【発明の詳細な説明】リダクションプロセッサにおける能動記憶装置発明の背景コンピュータは１９４０年代に発明された。それ以来、革命的なスピードで発達してきた。それにもかかわらず、今日のコンピュータは初期のものとほとんど同じ構造を育している。
多くの改良がハードウェアにおいてなされた。ＶＬＳＩの導入とりソグラフィ技術の改善によって、はんの５年前にはスーパコンピュータと呼ばれたものが１チツプで製造できるようになった。線幅は指数関数的に細くなり、今や１ミクロン以下である。能動トランジスタの数やクロック速度は数桁増大した。しかし、物理的な制約から線幅は多分０．２ミクロンに＃限されるだろう。
同じ期間を通じて、コンピュータアーキテクチャはシリコンの使用においては変更がなかった。それどころか、多くのコンピュータはより高速を目指して最適量以上のシリコンを用いてきた。
これら両方の事実のために今後５年間のシングル・プロセッサの演算速度の発展は停止するだろう。パラレル（並列）プロセッサが導入されているが、増大する複雑さのためにハードウェアコストが増大し、多くのプログラムに対してはプログラミングコストが桁はずれに増大する。
お互いの関係をみると、ハードウェアコストは減少しているが新しいシステムのプログラミングコストはかなり増大し、やがて禁止的レベルに達するであろう。
コンピュータはソフトウェア、ハードウェア両面で種種のユニットの複雑な組立体である。発展段階における種々のわく組、段階によりシステムに（その場かぎりの、および確立された）発展した基準が創造された。この不規則性のために多くのインターフェースが存在する。
異なった性質、形式のこれら全ての、インタフェースおよびわく組のために、ユーザまたはプログラマはマシンを用いるのが困難になり（多くの知識を必要とする）、また複雑さのために思わぬエラーを導入するかもしれなかった。
しかし、最近、いわゆるリダクシヨン（簡約）プロセッサが発達してきている。
リダクションプロセッサは算術式を含む一定の構造を有するプログラムを実行する。
そしてこの構造は多くのりダクションステップに簡約される。従って、プログラムは他の種類のコンピュータのように所定の順序では実行されない。
限定されたサイズを越えるリダクションプロセッサを開発するにはいくつかの困難が存在した。
プログラミング言語の発展初期のコンピュータの開発は、この形式のコンピュータに適合するいくつかのプログラミング言語（たとえば、フォートラン、コボル、アルガル、ベーシック、パスカルなど）の開発を伴なった。これらの言語は命令型言語と呼ばれ、以下では、主に、従来のコンピュータ（すなわちジョン・フォノ・ノイマンによって開発された原理に基づいて設計されたコンピュータ）によって順番に実行されるべき一連のコマンド又はインストラフシコン（命令）からなるプログラムを通常与えるという事実のために、従来言語と呼ばれる。これらの言語の増大する不便さのために、他の一連の言語（ＬＩＳＰ、 ＩＳＷＩＭ。
５ｃｈｅｎｅ （ＬＩＳＰの一種） 、ＭＬ、 Ｈｏｐｅ、 ５ＡＳＬなど）が開発された。これらの言語の開発を推進したのは単純化という概念であり、どのマシンも設計に影響を与えていない。
関数型言語が注目を浴びるには少し時間がかかった。関数型言語の実行が遅かったのが一つの理由である。
これらの関数プログラムがこの形式のコンピュータによって実行されるようになっていなくとも最近の発展により、いくつかのケースにおいて、実行速度は、従来のコンピュータによって実行される従来の（命令型）言語プログラムに対するものに近いかそれと同じとなってき関数型言語を開発するのに多大の努力を要したのは命令的形式言語の増大する不便さのためであった。人々は１９７０年頃ソフトウェア危機について語り始めた。プログラムは増々複雑になり、しばしば多くのエラーを含み、読みにくく、理解しにくく、また特に修正しにくかった。一つの理由は、高水準命令型言語はプログラミングを簡単にするであろうという期待が高かったにもかかわらず、これらの言語が思った程高水準でなかったということである。命令型言語は今だに初期のコンピュータ概念、すなわちフすン・ノイマン型コンピュータに適合するようになっており、プログラミングのレベルは今だにマシンレベルにかなり近い。関数型プログラミング言語は、従来のプログラミング言語の欠点のい（つかを緩和するいくつかの特徴を有している。
追加的な情報、理解のために、“ＦｕｎｃｔｉｏｎａｌＰｒｏｇｒａｍｍｉｎｇ Ｌｌｓｉｎｇ ５ｔａｎｄａｒｄ ＭＬ”人ｋｅ ＷｉｋｓｔｒｏＯｍ。
Ｐｒｅｎｔｉｃｅ Ｈａｌｌ、 Ｉ ９８７を参照。
本発明の目的および利点を完全に理解するためには、計算の際、関数的アプローチを含むものを理解することが重要である。特に、歴史的に主流であった命令的アプローチとの比較において理解することか重要である。
「関数的アプローチ」という用語は、プログラムが関数型言語で書かれ、記憶され、このような言語に特に適したハードウェアを含むコンピュータで実行されることを意味する。等価的に、「命令的アプローチ」という用語は、プログラムが命令型言語で書かれ、記憶され、命令型言語に適したハードウェアを含むコンピュータで実行されることを意味する。
しかしながら、関数型言語で書かれたプログラムを従来のコンピュータで記憶、実行することも可能である。
逆に、命令型言語で書かれたプログラムを、関数型言語で書かれたプログラムを実行するのに適したコンピュータで実行することも可能である。
的）の特性の−組みの定義および計算規則とみることができる。定義は宣言部であり、計算規則（すなわち簡約または書換規則）は、コンピュータが実行中に用いる演算部である関数型言語はコンピュータに高水準のインタフェースを与え、それによってプログラマはコンピュータのハードウェア関連の細部から抽出できるようになる。
付加的な効果として、関数型プログラムはしばしば短かくなり、従来の命令型プログラムより理解しやすい。関数型言語の主たる欠点の一つは、関数型プログラムを従来のコンピュータで実行するためには従来言語に翻訳しなければならないことである。これはコンＩ（イラ又はインタープリタ−プログラムで行われてきた。関数的アブーチのいくつかの利点が、関数型プログラムを効果的な方法で記憶、実行するタスクのための専用の／％−ドウエアが存在しないという事実によって阻害されてしまうことは明らかであろう。
定義本明細書で用いられる用語とその意味のリストを次に示す。
要 素・・・データ構造においてより大きいものの一部リスト・・・要素（各要素はリストであり得る）の指示された順序挿入リスト・・・リストの一部であって、その全体が１クロージヤ（閉包）に記憶されるのに十分小さい。任意の長リストを表現することを可能にする。
閉 包・・・プロセスを定義する階層的に構成された実体。
全ての閉包は閉包を一義的に定義する根（ルーート）を育する。
リダクションマシーンにおけるリダクシヨン（簡約）作業は閉包上でなされる。
マシンの全体の状態はりダクションによって変換される。
オブジェクト記憶・・・オブジェクトを記憶する記憶セルを含むメモリ。たとえば、連想メモリ。
記憶セル・・・オブジェクト記憶内のセル。セル閉包を記憶し、他の記憶セルに記憶された他のセル閉包を指すこともある。
セル閉包・・・記憶セル内の内容、記憶セルフイールド・・・記憶セル内のフィールド閉包要素・・・記憶セルフイールドに記憶されたデータ要素閉包識別子−・・閉包を一義的に指す閉包セル要素基準閉包・・・さらに簡約できない閉包、すなわち、当該セル閉包が簡約されるべき態様で簡約されるかもしれない他のいくつかのセル閉包を指す閉包識別子を含まないセル閉包。
ゴール・・・実行すなわち簡約されるべき閉包父 親・・・価／指定フィールドにおいて少なくとも１つの閉包識別子を有する閉包息 子・・・閉包識別子を介して他の閉包と結びついた閉包で、息子を指定する。
息子は父親ともなり、また父親は息子ともなり得る。息子は２Å以上の父親を有することがあり、また父親は２Å以上の息子を育することがある。
閉包位置・・・当該閉包が根か節かどうかを表わす。
根・・・閉包木における最上の閉包セル節・・−閉包木における根ではない閉包セルホエア（ｗｈｅｒｅ）−・・閉包位置を含む記憶セルフイールド型・・・セル閉包における型コード、すなわち目的の性質を表わすビットパターン。たとえば命令コード。
レイジー・・・実行可能か、延期された評価か、不活性であるかを示すセル閉包の要素識別子・・・記憶セルに記憶された目的を示すのに用いられる特別の種類の閉包要素。
環 境・・・目的はそれに同一の環境を与えることによって分類できる価／指定・・・単純な値（すなわち、直接表現）、無、別の閉包に対する指示（すなわち間接表現）のいずれかを記憶する閉包要素コアセル・・・本発明による構造的演算装置。コアセルは閉包簡約化を含む構造演算を実行できる。
数値ＡＬＵ・・・基本的な数値・論理演算を実行できる数値ＡＬＵ、コアセルは数値演算用の数値ＡＬＵを利用する。
フル・レジスタ・・・コアセル内で全てのブレーンを通って延びるレジスタ。
コア・ワード・・・コアセル内のフル・レジスタの内容制限レジスタ・・・価／指定型の閉包セル要素を含むような寸法の制限された量のブレーンを介して延びるコアセル内のレジスタ。
要素ワード・・・制限レジスタの内容またはその制限レジスタと同じ波長を有するフルレジスタの一部の内容ナム（ｎｕｍ）ワード・・・一つの値または指定を表わす要素ワードの部分タグ（ｔａｇ）ワード・・・ナムヮードにおける表現の特徴を示すタグを有する要素ワードの部分リダクション（簡約）・・・利用される特定のプログラミング言語の規則に従って閉包を書換え／再構築すること。
ビヘービア（行動）・・・系列または一点で統一された系列の代案のような時間構造。“１″は原則として行動でありうるというような集合理論における数学的用Ｍｒ空集合Ｊとの類似において変質して用いられる。
発明の目的本発明の目的は宣言的プログラミング言語を存する計算装置を提供することである。
本発明の他の目的はりダクシタンプロセッサとして働く計算装置を提供することである。
本発明の更に他の目的は、簡単で、プログラマに、全てのハードウェア関連の細部から抽出させ、書くのに時間がかからず、エラーも少ない、プログラミング言語を有する計算装置を提供することである。
本発明の更に他の目的は、プログラミング言語のような一つの言語、オペレーティングシステムおよび通信プロトコルを有する計算装置を提供することである。
本発明の更に他の目的は、その結合方法として単一化を存する関数型言語を実行できる計算装置を提供することである。
上記目的は、計算装置を構成することによって実質的に達成され、その計算装置は以下のものを含む。
イ） 各演算性能の向上を与えることができる情報を各各が育する複数の記憶セル手段を含む能動記憶手段、口） 前記能動記憶装置に接続された少なくとも１個のボート手段、およびハ） 前記少なくとも１個のボート手段に接続された少なくとも１個の環境手段。
好ましくは、上記計算装置は、ボート手段に与えられた信号系列と能動記憶手段内の少なくとも１個の記憶セルに記憶された系列（記憶系列は未定義の系列要素を育する）を比較する手段、および、比較の結果が明らかな差異を示す場合は比較系列を「無Ｊすなわち矛盾を表わす何かに書換え、他の場合には、上記比較系列を特定の系列に書換える手段を含むのが望ましい。比較手段は一定数のリスト要素のうち少なくとも２つの要素を含むグループについて比較をなすくことができるであろう。
信号系列は、個々のサンプリング期間を有する時間とともに変化するサンプリングされた信号として与えられるのが望ましく、その信号系列は要素のグループのリストであり、各グループは持続時間とその時間の間の少なくとも一つの信号量を含む。各グループにおける所定の数のリスト要素は、各対が時間と信号量の組合せを含む、対を２つ与えるのが適当である。
上記ボート手段の１つを少なくとも他のものと同期させ、各持続時間の間に上記ボートからの信号量の並列表示をなす手段を備えることができる。別々のボート上の信号量は同時に取出してお互いに比較できる。
記憶セル手段は、抽象構文の明示または暗示の符号化の形式でコンピュータプログラムを記憶するようになっている能動記憶構造に備えるのが望ましい。この場合、構文は式の助けを借りていくつかの抽象オブジェクトを表現し、各記憶セル手段は、適当なデータおよび／またはプログラム構造の形式で一度に前記１つの構文式の少なくとも一部を記憶できる。
各種の式はまた、それがプログラム形式であることを示す、それに対応する種類の式を存することができる。
この場合、全てのプログラム形式はそれ自身に簡約されるようになっており、従ってそのままになっている式である。これによって、任意の種類の他の言語に対してインタプリタおよびコンパイラを書くことが可能になる。
構文式を含む上記記憶セルと協同する書換え手段は所定の書換え規則に従がって構文式を書換える。
発明の要約本発明による計算装置は、ハードウェアで作られた、機械語でもある宣言型プログラミング言語を有するコンピュータであることが望ましい。しかし、全ての電子装置と同様、今日では本発明による計算装置の配線もまた、インタプリタまたはコンパイラを備えた一般型のコンピュータでシミュレートできた。このような機械の例は、Ｍ６８０００プロセツサ（たとえば５ｕｎ３）を基礎とした機械である。しかし、本発明に従がって、その機械は単一化（ユニフィケーション）能力が備わっているボートを存する。
リダクションの実行実行されるプログラムは閉包の方向グラフによって表現できる（この場合、プログラムの各部は閉包によって表現される）。実行の間に、閉包の方向グラフは用いられる言語のりダクション規則に従って徐々に簡約（リダクション）される。
実行可能な閉包がなくなったとき、プログラムの実行が終了する。閉包の方向グラフは本構造とみなすことができる（木の各節点が閉包で、最上の節は根と呼ばれる）。この場合、リダクションの実行は通常、逆さの木構造を簡約すること、すなわち根から最も遠く離れ、かつ根に向かって働く木の部分を簡約することによって遂行される。この種の実行は、要求駆動実行と呼ばれる。すなわち、プログラムの他の部分の実行結果に依存するある部分の実行はその結果が得られるまで延期される。
図面の簡単な説明本発明のより完全な理解、および本発明の他の目的、利点のために、添付図面に関連した次の既述を参照する。
第１図は、本発明による計算装置の概略図である。
第２図は、ボートでの信号列を示す図である。
第３図は、本発明による計算装置の一実施例の概略ブロック図を示す。
第４図は、第３図に示された実施例におけるオブジェクト記憶の記憶セル内の種々のフィールドの使用態様を概略的に示す。
第５図は、オブジェクト記憶の記憶セル内で関数を記憶する方法の例を示す。
第６図は、環境に至るボートの一実施例を示す。
第７図は、いわゆるＨ−ボートの一実施例を示す。
第８Ａ図、８Ｂ図および８０図は、第３図に示された計算装置の実施例における構造演算装置内の種々のレジスタを示す。
第８Ｄ図は、構造演算装置の一実施例を示す。
第９Ａ図〜９Ｆ図は構造演算装置における種々のデータ記憶形式を示す。
第１０Ａ図〜ＩＯＨ図、ＩＩＡ図〜ＩＩＧ図および１２図図〜１２８図は本発明による計算装置の動作の例を第１図に概略的に示された本発明による計算装置は以下では能動オブジェクト記憶と呼ぶ能動メモリＵ１を含む。複数の記憶セルを含むのでその記憶は能動的であり、各記憶セルは演算性能を向上する機会を存する。各オブジェクト記憶セルはいくつかの記憶フィールドに分割されていることが望ましく、オブジェクト記憶を介したの連想サーチが記憶フィールドの内容についてなされてもよい。１つの記憶セルは１つのセル閉包を記憶できる。
１つのセル閉包は閉包要素として他のセル閉包に対する指定を記憶できる。関数は、互いを指定するいくつかのセル閉包を含む閉包（トリー）木として記憶されることができる。これらの特徴を以下にさらに示す。
オブジェクト（目的）記憶は本発明による計算装置の内部行動を与える。オブジェクト記憶において、各ボートに対するいくつかの内部動作ＰＲＩ、ＰＲ２，・・・ＰＲｎが異なった場所、すなわち異なった記憶セルに記憶される。多数のボートＵ２〜ＵＳが能動オブジェクト記憶Ｕ１に接続されている。複数のボートＵ２に対する入力信号ＲＷ、２〜ＲＷＩＩｓはセンサによって提供され、あるいは情報は計算装置の外部の装置すなわち実世界の環境にある装置によって与えることができるであろう。
ビヘービア（行動）ビヘービアは時間とともに変化することがある基本要素の構造である。従って、ビヘービアは時間構造であるが構造が変化する理由を示すものではない。時間構造は組立てられたプロセスの状態と考えてもよい。本発明による計算装置は特に宣言型プログラミング言語以下（Ｈという）に適合する。宣言型言語は命令型言語と同様、状態および遷移の明示の特定はない。代りに、全てのビヘービアは表現によって特定される。従って、ビヘービアという用語は、時間構造、すなわち系列または系列の代替物である。それはまた、数学的集合理論における空集合の使用法と比較して、全ての可能な値に対して、変質した形質で用いられる。
ボートは入力信号を能動オブジェクト記憶に適合した形式、たとえばディジタル形式に変換し、能動オブジェクト記憶内の情報と比較できる形式で、入力信号を提供する。この情報は問題としているボートに対してはローカルであり、１個または数個の代替的なビヘービアＰＲ１、ＰＲ２−＝ＰＲｎを含む。
ボートＵｉ （ｉは２〜５）はビヘービアとして与えられた実世界の環境の各部を見ており、そのビヘービアは値の果しない時間的系列によって構成される。系列は、以下に述べるように、計算装置内に木構造形式で記憶可能である。このような系列の例が第２図に示されている。
サンプリングされた信号の系列は時間とともに変化しつる。すなわち、サンプリング期間は、第２図から明らかなように、コンピュータプログラムによって選択された場合でも、周辺物又は環境によって与えられた場合でも、別々でありうる。信号系列はここでは要素対のリストとして与えられる。各要素対は持続時間とその間の信号量からなる。時間間隔あたり２個以上の信号量を有することも可能である。これはたとえば、持続時間あたり２個以上の信号量を扱う可能性のあるボートまたは持続時間あたり１個の信号量を扱う可能性を各々が有する複数個の並列ボートによって実現できる。この場合、各ボートは互いに同期している。
ビヘービアの単一化（統一化）本発明によれば、ボートを介しての周辺物又は環境に至る入力および出力はその両側すなわち計算装置内での内部ビヘービアおよびその周辺物又は環境での外部ビヘービアに与えられたプロセスの単一化によって遂行される。能動オブジェクト記憶内に与えられた関数型言語Ｈで書かれたプログラムは局部ビヘービアを生成する。実世界のビヘービアは実時間で１プロトコルを記述する。
従って、周辺物へ向う計算装置のボートはその計算装置から見える周辺物の実際の行動（ビヘービア）を登録する。それがコンピュータ内で記述されたプロトコルで単一化される。これが本発明による計算装置内でどのようになされかを以下に説明する。計算装置の内部ビヘービアおよび外部ビヘービアの両方がこうして同様の態様でモデル化される。従って、この方法は、計算装置を実時間動作をなすのに極めて適したものにする動作の非常に秀れたやり方である。
こうして、計算装置は、周辺物へ向うボート上に与えられた信号系列を、能動オブジェクト記憶内の少な（とも１つの記憶セル（たいていの場合、複数個の記憶セル）に記憶された系列と比較するための少なくとも１つの比較可能性を含む。
単一化動作の際、実世界の環境のビヘービアと合致しない代替的内部ビヘービアは削除される。正しいプログラムは、単一化動作の後桟された代替ビヘービアのうちの１つだけを有すべきであり、このビヘービアは問題にしているボートでのビヘービアと一致しなければならない。代替的内部ビヘービアのいずれもが、問題のボートでの実世界環境と対応しない場合、単一化動作はその結果として何も与えず、プログラミングエラーと見なされる。
Ｈボート上記人力／出力ボートの記述は、デユアリング（ｄｕｒｉｎｇ）構造以外のデータ構造の入力および出力を扱うことが可能なように一般化できる。この場合、持続時間と信号量を統一することによって内部ビヘービアを外部ビヘービアで統一する代りに、ビットパターンの単一化をなすことか可能である。入力信号はディジタル信号でよい。また、入力信号は、Ｈ言語プログラムのような、データ構造またはプログラム構造を表現できる。たとえば、１ボートの記憶セル内の記憶セルフイールドをそのボートの入力でのビットパターンに統一できる。
例：内部構造、アプライ（ａｐｐｌｙ）（＄ １と＄２）はその入力でのビットパターンで統一できるので、最終の単一化された内部構造はアプライ（ａｐｐｌｙ） （＋ １ｉｓｔ （１２））となる（これは第１１Ａ図および第１１Ｂ図に示された構造である。ここで＄１および＄２は任意のビットパターンを表わす。＄１は“＋”に対する命令コードを表わすビットパターンと統一され、＄２は”１ｉｓｔ （１２）“を表わすビットパターンと統一される。
Ｈボート（これはＨ言語コードを受けるものである）を介して、プログラムをオブジェクト記憶にロードできる。Ｈポートはまたプロセッサ間で用いることができるので、プロセッサはプログラムまたはデータまたはその両方を転送できる。
転送プログラムコードは最初にデータとして識別され、それの即時実行が防止される。Ｈボートはまた、本発明による計算装置と従来から公知で、従って従来のものでもよい他の種類の計算装置との間のインタフェースとしても利用できる。
オブジェクト記憶第３図に示された計算装置の実施例において、オブジェクト記憶ｌは、以下に説明するように、各々がいくつかの記憶フィールドに分割された多数の記憶セル２を含む。オブジェクト記憶の正確な構造は実際の発明の一部ではないので、詳細には説明しない。オブジェクト記憶ｌとして与えることのできるオブジェクト記憶は同時係属のＰＣＴ／ＳＥ ９１１００５１３に記載されている。
構造演算装置オブジェクト記憶の各記憶セルはいくつかの閉包要素を含むセル閉包を記憶できる。ｌ記憶セル内の各ビットセルを構造演算装置３に接続するために十分な輻をもったメモリバス配列ＢＵＳ、−ＢＵＳ、を介して、上記オブジェクト記憶１は上記構造演算装置３に接続されている。各記憶セルの各ビットは、バス配列を介して他の全ての記憶セルの対応ビットに接続されている。構造演算装置３は、簡約されるべき閉包がリダクション（簡約）動作の間に一時的に移動させられるオブジェクト記憶１の特定の一部でもよい。しかし、以下に説明するように演算装置３の特定の構造をもつことも可能であり、それによって高速かつ直接のりダクション動作が可能となる。
演算装置３の正確な構造は実際の発明の一部ではないので、詳細には説明しない。演算装置３として与えるのが望ましい装置は同時係属出願ＰＣＴ／ＳＥ ９１１００５１４に記載されている。
第３図に示された計算装置はメモリバス配列ＢＵＳ。
〜ＢＵＳ、の周囲に形成されるので、実際上は全てのデータ演算装置がその計算装置に直接アクセスできる。このようにして、演算装置３とボートは能動オブジェクト記憶に属するものとして、すなわちその内部の特別のセルとして見なすことができる。
中央制御装置中央制御装置ＣＵはオブジェクト記憶および装置３の両方を制御する。同様に中央制御装置ＣＵによって制御されるいくつかのボート４，５．６および１１は装置３に接続されている。ボート４，５０２つは、環境に接続された単一化ボートとして示されている。センサすなわち計算装置によって１１１１１Ｅ＋され、および／またはそれを制御する装置のような外部装置７，８はそれぞれ各ボートに接続されている。ボート６は別の計算装置９に接続されたＨ−ボートであり、その計算装置に導入されるべきプログラムを転送する。ボート１１は、別の計算装置１２（たとえば、連絡されている計算装置１〜６．１０゜１１、ＣＵと同一種類）に接続されたＨボートである。
第３図に示された種類のいくつかの計算装置は、そのメモリバス装置と各装置内の一時的記憶閉包（図示せず）の間の伝送に直接内部接続され、多並列計算装置を構成することができる。このようにして、全体的探索可能性を維持できる。しかし、適用分野によっては、２，３個の計算装置または多並列計算装置をＨボート１１によって接続して、各計算装置が個別の計算装置として働き、かつ個別の処理の間にそれらの間でプログラムおよび／またはデータを交換するようにするのが便利である。Ｈボー）１１は別の種類のプロセッサに対するインタフェースとして用いることもできる。Ｈポートがプログラムを伝送するとき、その伝送はデータ伝送と同一であり、計算装置はそれらを同一の態様で扱う。
数値ＡＬＵ特別の種類の特別の動作をなすための余分の装置ＩＯを装置３に接続することもできる。このような装置の例は、数値演算装置で、以下では数値ＡＬＵと呼ぶ。
しかし、余分の装置は比較目的その他にも利用できる。数値ＡＬＵは技術的には一般的なほとんど任意のＡＬＵでよいが、本発明による計算装置に特に適した数値ＡＬＵは同時係属出願ＰＣＴ／ＳＥ ９１１００５１５に記載され装置３を含む能動記憶３は、ボートの１つ（たとえば４）に与えられた信号系列と他のボートの少なくとも１つ（たとえば６）に与えられた少なくとも１つの系列を比較する少なくとも１つの比較可能性を有する。この比較可能性は、持続時間（デユアリングタイム）と信号量の形式の値を有する間隔対のような値を存する閉包を備えることによって記憶またはボートが直接備えることができる。しかし、余分の装置１０において単なる比較をなすことも可能である。また、２つの外部ビヘービアを比較するとき、その比較が差を与える場合（すなわち環境へのボートでの持続時間または信号量が等しくない場合）比較系列はｎｏｔｈｉｎｇ （無）に書換られる。他の場合には、比較系列はｉｌｌでかつ同一の特定系列に書換えられる。
こうして、能動オブジェクト記憶】、３は、抽象構文の明示または暗示の符号化形式のコンピュータプログラムを記憶、実行できる構造を有することになる。構文は表現の助けを借りて多数の異なった抽象オブジェクトを記述する。各記憶セルは、適当なデータおよび／またはプログラム構造の形式で構文表現の少なくとも一部を一度に記憶できる。構文について以下でより詳細に説明する。
オブジェクト記憶能力オブジェクト記憶１は通常のＲＡＭ型メモリよりかなり秀れた知能を育する。それは連想的であって、通常のＲＡＭ型メモリによって与えられる「読み」、ｒ書き１以上のサービスを与えることを可能にする。
上述したように、オブジェクト記憶は、各々が数個の記憶フィールドを含む記憶セル２に分割されている。与えられたサービスは高水準にある。たとえば、特定のデータ要素が個々の記憶セルのどこにあってもそれの全ての出現を発見し、その発見された特定のデータ要素を全体的に（すなわちオブジェクト記憶全体の内部で）、唯一のメモリ命令を用いた新しい値に書換えることが可能である。オブジェクト記憶は連想的であるから、この書換え動作は影響を受ける記憶セルの数に関係なく、２つの物理的メモリサイクルで実行できるだろう。
記憶セル記憶セル２の実施例が第４図に概略的に示されている。
それは２種類の要素を記憶でき、記憶されるべき要素に特に適合した記憶フィールドを含む。第４図においてこれらのフィールドは記憶されるべき要素と同じ名前が与えられている。
各記憶セルは、次のリストの性質のうち少なくともいくつかを記憶するようになっている。
・ 上記セルの表現（式）が簡約されるべきかどうかを示すマーク。
・ その表現が、それの種々の性質を表わす木のメンバであるかどうかを示すマーク。
・ その表現がいかに生成されるかを示すマーク。
・ その表現が多数の繰返しビヘービアとなるかどうかを示すマーク。
・ その表現だけが、別の記憶セルに記憶された他のりストメンバを有するリストの一部であるかどうかを示すマーク。
最初の種類の要素（以下、属性要素と呼ぶ）は記憶セルの異なった状態を記述する。この種類の１つの要素は、ＬＡＳＹでセルが「遊んでいる」 （この場合、セルの内容の残りは受動的な情報とみなされ、すなわち実行可能な状態にある）か、それとも「待っている」 （セルの評価が延期され、実行可能前の結果を待っている）ことを示す。
他の属性要素はＴＹＰＥで、ＵＤ−ド（ｐａｒ、 ｓｅｑ、 ａｐｐｌｙ。
１ｉｓｔ、 ｕｎｉｆＹなど）を含む。
第２番目の種類の要素（以下、オブジェクト要素と呼ぶ）は、識別子、環境または値を記述する。すなわち１、ｍｔＬラノ！素＋ｔｌＤＥＮＴＩＦＩＥＲ，ＥＮＶＩＲＯＮＭＥＮＴ、 ＶＡＬＵＥ／ＤＥＳテある。これらのオブジェクト要素は、プレーンＨＥＡＤおよびＮＵＭに備えられたコアレジスタ（第７Ｂ図、７Ｃ図参照）の部分に記憶されるようになっている。これらの要素の各々は要素ワード（これはナム（ｕｎｍ）ワードとタグ（ｔａｇ）ワードに分割される）を含む。
タグワード第２の種類の閉包要素はナムワードの特徴を示すタグワードを有する。タグには間接タグと直接クダの２種類あり、間接タグは識別子および環境用に用いられ、直接タグは単純な値などのために用いられる。
間接タグの例は、ｃｌｓ ｃａｎｏｎおよびｏｐｅｎである。タグワードがｃｌｓならば、ナムワードが、簡約可能であるかもしれない閉包を表わすことを意味する。タグワード場合、ナムワードが、挿入リストである閉包を表わすことを意味する。
直接タグの例はｄｉｓＣｒ、Ｃ０ｎｔ、１」ｎｕＳｅｄおよびｎｏｔｈｉｎｇである。タグワードがｄｉｓｃｒである場合、ナムワードが整数であることを意味する。タグワードがｃｏｎｔである場合、ナムワードが浮動小数点値であることを意味する。
タグワードがｕｎｕｓｅｄである場合、ナムワードが意味を欠いていることを意味する。タグワードがｎｏｔｈｉｎｇである場合、ナムワードが何も表わさない、すなわち記憶セル内の識別子フィールドが識別子要素を含む場合、その記憶セルの状態は構造演算装置３（以下、コアセルと呼ぶ）に転送できる。記憶セルフイールドＶＡＬＵＥ／ＤＥＳの各々は別のセル閉包を示す識別子を含み、この他のセル閉包へのリンクを与えることができる。環境フィールドは、閉包の環境を与える綱部すなわち木の根閉包を示す識別子を含むことができる。しかし、環境フィールドはまた、他の使用も可能である。環境は、生成された全てのセル閉包の環境における生成子の識別子を記憶することによって、構造の生成子を追跡できる。
たとえば、副木（サブツリー）（ここでは同一の名前を育する全ての記号は同じ事を表わす）の全ての閉包セルは同じ環境をもつことによって分類可能である。
このようにして、全体の構造が、根を介して、たった−回の操作で木の１つの閉包からアクセス可能となる。
指定機能は父親から息子への指揮されたリンクとみなすことができる。すなわち、閉包要素はセル閉包を一義的に表わす。こうして、連想型の目的記憶を有するマシンの動作は閉包の方向性グラフとして表わすことができる。
従って、１つの閉包の環境が与えられると、この環境内の根閉包を見つけることができる。環境の根閉包は、その記憶セルのフィールドＷＨＥ ＲＥにおいて特定のマーク（たとえば“１“）を備えている。環境の節点閉包はフィールドＷＨＥＲＥに別のマーク（たとえば“０”）を備えている。
例２つの並列の値組合である表現、ｉｄｔ ＝ｌｉｓｔ（ｐａｒ（１２３）ｐａｒ（４５６）を記憶する記憶セルの例が第５図に示されている。第１の並列組合せｐａｒ（１２３）はアイデンティティ（識別子） ｘｄｚを存し、第２の並列組合せｐａｒ（４５６）はアイデンティティｉｄ、を有する。水内でアイデンティティｌｄ２を有するセル閉包を包む根記憶セルはｃｌｓがタッグされており、ＬＡＳＹフィールドに表示ｅＸｅＣを存し、ＷＨＥ ＲＥフィールドに設定されたｌ″を存し、ＴＹＰＥフィールドに表示１ｉｓｔを育し、最初の２つのＶＡＬＵＥ／Ｄ Ｅ Ｓフィールドにｉｄｔおよびｘｄｓを育する。これらのフィールドのタグは、それらの内容が正規的（ｃａｎｏｎｊｃａｌ）閉包セルと間接的にリンクされているか故にｃａｎｏｎマークである。アイデンティティｉｄ、を有するセル閉包を含む節点記憶セルは、ＷＨＥＲＥフィールドに設定された“０”を存しＴＹＰＥフィールドに表示ｐａｒを存し、最初の３つのＶＡＬＵＥ／ＤＥＳフィールドに記憶された別々の値１．２および３を有する。従って、これらのフィールドのタグはｄｉｓｅｒマークである。
アイデンティティｔｄｓを有するセル閉包を含む節点記憶セルは、ＷＨＥＲＥフィールドに設定された“０”を有し、ＴＹＰＥフィールドに表示ｐａｒを有し、最初の３つのＶＡＬＵＥ／ＤＥＳフィールドに記憶された別々の値４．５および６を有する。従って、これらのフィールドのタグもまたｄｉｓｃｒマークである。
外界へのインタフェイスとしてのボート上述したように、本発明による処理装置は、それに対するデータ入力／ＩＯＨ力用の１個または数個のボートを備えている。各ボートは、処理装置の外部環境への連絡を与える装置である。ボートはオブジェクト記憶１（第３図参照）における変換インタフェース（図示せず）に接続されていることが望ましい。ボートは、それが望ましくは機能が似た４個の記憶セルを含み、かつオブジェクト記憶セル２（第４図参照）と両立し、故に、オブジェクト記憶の延長とみることができる。ボートは統一化を通して入力／出力動作を実行する。
内部ビヘービアオブジェクト記憶は、各ボートに１個のビヘービアが与えられている、プロセッサの内部ビヘービアを与える。
ビヘービアは時間構造の意味論的意味で、閉包構造で表わすことができる。時間構造は、終りのない時間系列の値によって構成されたプロセスの状態とみてもよい。
外部ビヘービアボートに対する入力信号はセンサまたは、プロセッサの外部すなわち現実の環境にある装置によって与えることができる。ボートは入力信号をオブジェクト記憶フォーマットに適応したディジタル形式、すなわち閉包表示に変換する。この閉包表示はプロセッサの内部ビヘービアと共通性のある時間構造すなわちビヘービアである。
従かって、プロセッサの観点からは、この時間構造は外部ビヘービアと見ることができる。
ボートを介しての入力および出力は、その両側に与えられたプロセス、すなわちプロセッサの内部ビヘービアおよびその環境の外部ビヘービアの統一化によって遂行される。内部ビヘービ了、外部ビヘービアの両方とも同じ態様でモデル化される。これは、プロセッサを実時間動作させるのに極めて適したものにする非常に秀れた方法である。
外部ビヘービア、すなわち時間系列の例か第２図に示されている。抽出された信号系列は時間とともに変化しつる。すなわちサンプリング周期は第２図から明らかなように異なることがあり得る。ここで信号系列は、要素対のリストとして与えられる。各対は持続時間とその間の信号量を含む。信号量はｇｉで表示され、持続時間はｔｉで表示される（ここでｉは１〜６の数である）。
第３図のボート４のような環境へのボートはたとえばセンサ７に接続できる。このボートでのインタフェースは一般的な観点から全ての形式の信号を扱うことができる。しかし、このような種類のインタフェースは複雑で、しばしばシステムに外乱をもたらす。したがって、望ましいインタフェースは次の性質を有しているべきである。
１、信号は一定時間間隔で測定される。測定された信号は次の測定まで一定であるとみなされる。
２、 ボートによって決定される一定周期、マシンのプログラムによって決定される一定周期、プログラムまたは外部信号によって決定される一定間隔で時間を与えることができる。
３、 測定信号はマシンにディジタル形式で与えられる。
４、 ディジタル化信号は論理であるか、整数か浮動小数点数を示すことのできるディジタル形式に符号化される。
こうして、本発明による計算装置は、通常のプロセッサと同様、値を挿入も出力もしない。本発明のプロセッサにおいては、ボートはプロセッサ内のプログラムとプロセッサに対する環境とみなされる。計算装置は関数型言ＭＨに適合する。
インタフェースは、その一方側で信号として他方側でプロセッサプログラムのＨ構造として現われる一連の事象が与えられるようなものである。環境は物理的ピクチャの一部を設定し、プロセッサもその一部を設定する。これはボートまたはインタフェースの両側から同時になされるので両方とも同じ事象のピクチャとなって、計算装置は、接近することか可能な正確な実時間に近い程、実時間を描くことになる。
プログラムは能動オブジェクト記憶に記憶され、内部ビヘービアを生成する。プログラムの実行は、計算装置内のプログラム、および環境の両方とも、インタフェースにおける同じ実時間系列の事象を見ることに基づいている。
プログラムは、値と持続時間の対の終りのない長いリスト（すなわち各信号値は持続時間の間継続する）としてインタフェースを記述する。従って、各間隔の間に、１対の信号値と持続時間を含みながら、インタフェースはその持続時間長とその信号値を記述する。これら全ての対が連続的に与えられ、ボートは実時間ビヘービアを同じ形式のリストに変換する。
計算装置に対する入力および出力は統一化によって遂行される。このことは、各間隔内の持続時間と信号値はボートの両側で同様に作られることを意味する。
プログラムは特定の信号量値を特定することができる。
さもなければ、全ての可能な値を示す特定の記号、たとえば＄を用いることによってその信号量値を特定しないままにすることができる。
正しいプログラムは、統一化動作の後に残された代替ビヘービアのうちのたった１つを育すべきであり、このビヘービアは問題にしているボートでのビヘービアと一致しなければならない。代り内部ビヘービアのいずれもか当該ボートでの実世界の環境と対応しない場合、統一化動作はその結果としてｎｏｔｈｉｎｇ（無）を与え、これはプログラミングエラーとみなされる（ｎｏｔｈｉｎｇは矛盾を意味するため）。統一化動作の後、２個以上の代替ビヘービアが残される場合も、プログラミングエラーとみなされる。
内部ビヘービアが特定の信号値（信号量とも呼ばれる）を特定するとき、この特定信号値は環境に出力される。内部ビヘービアが信号値を未特定のまま、特定の信号値は環境から入力される。
内部ビヘービアが間隔内の特定の持続時間を特定する場合、環境は任意の持続時間長を許容する。内部ビヘービアが持続時間を不特定のままにするとき、環境は持続時間を決定する。
こうして仕組みは対称的になる。
量を含む。
ラムに記述される。
３、環境はこのような間隔を上記したように種々の態様で記載してもよい。
４、 ボートはその両側で信号量を画定する。このことは、信号量が決定されなければならないことを意味する。
計算装置のプログラムは計算装置に向けられたボート側で持続時間または信号量を設定する。出力は一定の持続時間の間になされ、かつ（または）信号量が環境の方に向いた側でボートの導体に送られる。
環境へのボートの実施例間隔の入力および／または出力用のボートの一実施例が第６図に示されている。
ボートは、バス配列ＤＵを用いて、構造演算装置３またはオブジェクト記憶ｌへ直接に接続される。バス配列ＤＵの各バスはたとえば３８本のワイヤを育するバスを表わす。ボートは中実装置ＣＵによって制御される。ボートは識別子レジスタＰ ＩＤを含む。レジスタＰ＋ｏに記憶された識別子はオブジェクト記憶ｌ内の識別子として用いることができる。すなわち、ボートをオブジェクト記憶内のセル閉包にリンクするために用いることができる。この識別子は、プロセッサ内で内部的に用いられるだけである。ボートはまた、レジスタＰＩＤと同様に用いることができる識別子レジスタＣＥ、。を含む。ボートはまた、各々本来的に構成されオブジェクト記憶ｌ内の記憶セルと同様に動作するいくつかの記憶セルＣＥ ｏｕ、 ＣＥ Ｌ−ＩＴ、ＣＥ、１．ｔＴおよびＣＥＩＤを含む。
各記憶セルは、少なくとも３つの閉包要素（たとえば、ｄｕｒｉｎｇ、持続時間および信号量）を記憶するための少なくとも３つの記憶フィールドを記憶できる。
少なくとも上記最後２つの閉包要素はＶＡＬＵＥ／ＤＥＳ（値／指定）型の記憶フィールドに記憶できる。表−ルドは省略できる。
しかし、第６図に示された実施例では、ｄｕｒｉｎｇは、所定の機能名（ｄｕｒｉｎｇコード）とともにＴＹＰＥフィールドにあるＴＹＰＥ ’ａｐｐｌｙ （’＠）の形式になっている。機能名はボート記憶セルの最初のＶＡＬＵＥ／ＤＥＳフィールドに記憶される（全ての機能名（たとえば＋−＊１）はＴＹＰＥ ’ａｐｐｔｙに属する） ｏ ｄｕｒｉｎｇコードは機能定義を示す識別子であり得、それはオブジェクト記憶に記憶される。
識別子ｉｄはＶＡＬＵＥ／ＤＥＳフィールドにも記憶することができる。この識別子はボート構造をオブジェクト記憶内のｄｕｒ ｉｎｇ構造にリンクする。
識別子を含むフィールドが必要でない場合、３つの■ＡＬＵＥ／ＤＥＳフィールドのみが第６＠の実施例において必要となる。しかし、ｕｎｕｓｅｄとマークされた第４のＶＡＬＵＥ／ＤＥＳフィールドを与えてボートレジスタを計算装置の他の記憶セルと両立させることができる。
しかし、ＶＡＬＵＥ ｌＮ１０ＵＴ用の余分の装置を第４のＶＡＬＵＥ／ＤＥＳレジスタを接続することもできる。これによって、１グループの値すなわち持続時間と２種類の信号量に対するボート−ボートが形成される。
ボート内の各記憶セルはまた属性フィールドも存する。
少なくともＬＡＳ前記憶セルはバスＷ＠＋ 、 Ｗｌｌ、 ＷＴＩＷ ｖｌ、 Ｗａｌを内部接続できる（各バスは、たとえば３８本のワイアを存し、各レジスタのビットセルにビット態様で接続される）。指標■はレジスタのｄｕｒｉｎｇコードフィールドに接続可能なバスを示し、指標Ｔはレジスタの接続時間ＶＡＬＵＥ／ＤＥＳフィールドに接続可能なバスを示し、指標Ｖはレジスタの信号量ＶＡＬＵＥ／ＤＥＳフィールドに接続可能なバスを示し、指ｆｆＥはレジスタの余分のＶＡＬＵＥ／ＤＥＳフィールドに接続可能なバスを示す。指標２は環境へ向かって接続されたバスを示し、指標ｌは場合によっては変換インタフェース（図示せず）を介して能動オブジェクト記憶１．３に接続されたバスを示す。
′９を含むＴＭＰＨフィールドおよび実際は省略されるｄｕｒｉｎｇコードを含む第１のＶＡＬＵＥ／ＤＥＳフィールドをもつことが可能であることに注意すべきである（それらの情報は常に同一で、この事実は中央制御装置ＣＵで実現されるから）。従って、２つのＶＡＬＵＥ／ＤＢＳフィールド（１個は持続時間用およびもう１個は信号量用（図示せず）を含むだけの記憶セルを有するボートを備えることが可能である。
ボートの図示された実施例の４個の記憶セルは、次の先行閉包、実際の閉包、次の閉包および将来の閉包に対する識別子を記憶する。記憶セルは所定の場所を占めることが可能で、その場合、それらの全体の内容はそれらの間で転送可能である。レジスタ内の各ビットセルの適当な構造は構造３のビットセルと同一の構造をもつことか可能で、同時係属出願ＰＣＴ／ＳＥ９１１００５１２およびＰＣＴ／ＳＥ ９１１００５ Ｉ ３に示されている。
しかし、３個の第１記憶セルをそれらの名前を変更すること（これは中央制御装置ＣＵからの制御によってなされる）によってお互いに位置を変えることができるように配列することも可能である。
前記ボートはいくつかの記憶セル（たとえば１個）を備えることができる。
タイムカウンタおよびタイムコンパレータボートはタイムカウンタＴ０゜１を含む。それは中央制御装置ＣＵからのクロック信号ＣＬＯＣＫ、によって制御され、時間を測定するものである。それは外部リセット信号、制御装置ＣＵからのリセット信号のいずれかによってリセットできる。タイムカウンタＴｏｏｌ、、ｌＴは第１のセレクタ５ＥＬＩに接続され、その第１セレクタは中央制御装置ＣＵによって制御されて、タイムカウンタＴ ｃｏいアの出力を記憶セルの時間記憶フィールドに接続可能なバスＷＴｔに直接接続するかタイムコンパレータＴ ｃａｍｐの第１人力に接続する。タイムコンパレータＴ ＣＯＭＦの第２人力は外部時間出力である。タイムコンパレータの出力は１ｉＩｆｒＩＩＪ装置ＣＵにも転送される。
前記ボートはまた、外部値入力出力ボートビンＶＡＬＵＥ ｌＮ１０ＵＴを存する。そのビンは出力信号用の変換器Ｃ０ＮＶ、、（たとえばディジタル／アナログ変換器）に接続される。ビンＶＡＬＵＥ ｌＮ１０ＵＴビンは入力信号用の変換器（たとえば、入力信号のサンプリングをなすアナログ／ディジタル変換器）にも接続される。サンプリング時刻は、タイムコンパレータＴ ｅＯＭＦの出力またはタイムカウンタＴ ０ＯＬＩＮ？ （図示せず）へのリセット信号によって与えることができる。記憶セルＣＥＤｕ１ＣＥＬ１．Ｔ、およびＣＥＮｔＸＴの信号量レジスタにｆｌｉｌＢ可能に接続可能なバスＷＶＩに接続されたセレクタＳＥＬ、は、信号量がボートとの間で出入れされるべき場合、中央制御装置ＣＵの制御の下に選択動作をなす。制御装置ＣＵは最初に、環境に接続されるべきレジスタを含む記憶セル内のレジスタの内容を読み、それがレジスタ内の値が随意で、任意の可能な値と交換できるということを意味する特定の記号＄を含むかどうかを確認する。
その場合、制御装置ＣＵはそれに応じてレジスタに結合されたボートセレクタを制御する。
より複雑なボートを形成することも可能である。たとえばＶＡＬＵＥ ｌＮ１０ＵＴの信号量は、入力値用の変換回路Ｃ０ＮＶ、、および出力値用の変換回路Ｃ０ＮＶＯυ丁に記憶された表現によって変換できる。変換機能は、たとえば、各々が別の種類の信号量信号値その他に対するいくつかの積分であり得る。
各持続時間内に２つの値（１つは持続時間の最初でもう１つはその最後）を取り、その１つをＶＡＬＵＥ／ＤＥＳフィールドに直接記憶し、傾斜計算装置（図示せず）に２つの測定値と持続時間を供給することも可能である。傾斜計算装置の出力は、たとえば、余分のＶＡＬＵＥ／ＤＥＳフ（−Ａ、ド（図示せず）すなｔ）ちＶＡＬＵＥ ｌＮ１０ＵＴ用の余分のセレクタ装置に記憶できる。
信号量の出力取出されるべき情報が記憶セルＣＥ、、に与えられている。従って、セルは情報ｄｕｒｉｎｇ 持続時間、信号量を有する。このレジスタ内の信号量は周知であり、従って取出されるべきである。その信号量は記憶セル内の信号量レジスタから取出され、かつ駆動ステージとして作用するセレクタＳＥＬ、および変換器Ｃ０ＮＶ、、Ｔを介して出力される。
信号量の入力記憶セルＣＥＤＩ＋の情報は、ｄｕｒｉｎｇ 持続時間、ｉである。このレジスタの信号量はまだ知られておらず、そのレジスタは信号量を受ける用意がなされている。信号量は入力／出力のボート信号量から取られ、Ａ／Ｄ変換器Ｃ０ＮＶ、ＩＩにおいてディジタル化され、記憶セルＣＥ： ＤＵの信号量レジスタに供給される。
持続時間は計算装置プログラムによって設定される記憶セルＣＥ、、内の情報は、ｄｕｒｉｎｇ 持続時間、信号量である。従って、持続時間は既知である。タイムカウンタＴ ｃｏｕアは持続時間の始めに中央制御装置ｔｃＵによってリセットされる。カウンタＴ Ｃｏ１ｔ？の連続的に上昇する時間が、記憶セルＣＥ、、内の時間レジスタ内の時間とタイムコンパレータＴ ｃｏ□と比較される。持続時間はこれらの時間が同じ時に終了する。
記憶セルＣＥい、は空になり、記憶セルＣＥｓｍｘｔはこの持続時間の間に満たされる。次の期間へ移行する際、記憶セルＣＥＤＩ＋の内容は記憶セルＣＥＬＡＩＴへ移され、記憶セルＣＥ□。内の信号量は記憶セルＣＥＩ、ｏに移される。
持続時間は環境によって設定される記憶セルＣＥ□の情報はｄｕｒｉｎｇ ＄、信号量である。従って、持続時間は未知であり、環境がこれを決定する。タイムカウンタＴ Ｃ０ｆｆ１ｌアは持続時間の最初に外部１１ｍによってリセットされる。
タイムカウンタＴ ｃｏい、内の連続的に上昇する時間は記憶セルＣＥＤｌ、の時間レジスタに供給される。環境が次の外部リセットを与えるとき、持続時間が終了する。従って、外部リセット信号はセレクタＳＥＬ＋を制御しながら、タイムカウンタへの接続を直接にまたはタイムカウンタからのゼロ信号によって分離する。
この持続時間の間に、記憶セルＣＥ ＬＡ、アは空になり、記憶セルＣＥ□１は満たされる。次の期間へ移行する際、記憶セルＣＥ０の内容は記憶セルＣＥＬＡＩＴへ移され、記憶セルＣＥ□、アの内容は記憶セルＣＨＤ、へ移される。
簡単な例ボートの動作を説明するために、簡単な例を以下に示す。我々が今、２つの異なった系列、（第１の系列は秒毎の所定の信号量（たとえば値″１７″）および全て所定の持続時間（たとえば１秒）を有し、第２の系列は全て所定の信号量（たとえば１．２，３．４など）を有するが所定の持続時間を有しない）を検出するものとする。
利用されるボートは、ボート１と呼ばれる。閉包表示はｕｎｉｆｙ （ｐｏｒｔ、 ｒ内部ビヘービア」）ここで「内部ビヘービア」は全ての代替系列を示すａｔｔ動作すなわちａｆｔ （ｓｅｑ （ｄｕｒｉｎｇ （ｉｓ １７） ｄｕｒｉｎｇ （Ｉｓ ＄） ｄｕｒｉｎｇ形式の大きなデータ構造である。
今、入力信号系列が上記構造と統一できる場合、その入力が受取られ、適当な動作を取ることができる。受取られた系列の一つの例は（（Ｉｓ １７）（ＩＳ ０）（Ｉｓ １７）（Ｉｓ ９９）（Ｉｓ １７））で、これは上記内部ビヘービアの第１系列と統一できる系列である。受取られる別の系列は（（２Ｓ １）（４Ｓ ２）（Ｉｓ ３））で、これは内部ビヘービアの第２の系列と統一される。受取られない系列の例は、（Ｉｓ ２）・・・・・・である。その理由は、信号量、すなわち２か内部ビヘービアの２つの系列に与えられた信号量と統一できないからである。
Ｈポートの実施例第７図に示されたＨボートの実施例は、本発明による２つの別々に計算を行なう計算装置を互いに結合するものである。ＩＩｆの計算装置に属するＨポートの半分はＴＹＰＥ］イールドＴＹＰＥ１１．４個（７）ＶＡ Ｌ Ｕ Ｅ／Ｄ ＥＳフィールドＶ／ Ｄ ｚ、Ｖ／ Ｄ Ｉ！、Ｖ／ Ｄ １１ Ｖ／ Ｄ Ｉ＜および識別子レジスタＩＤ−＋＋を含む。第２の計算装置に属するＨボートの半分はＴＹＰＥフィールドＴＹＰ Ｅ！！、４個（７）ＶＡＬＵＥ／ＤＥＳフィールドＶ／Ｄ、、。
Ｖ／Ｄｔｔ、Ｖ／Ｄ、＊、Ｖ／Ｄ、４および識別子レジスタ■Ｄｐｚ＋を含む。
第７図に示された実施例において、２つのボート半分部のＴＹＰＥフィールドとＶＡＬＵＥ／ＤＥＳフィールドはバスで互いに内部接続されている。伝送は連続バスを通して行なわれる。
物理的内部接続はできなるだけ少ないのが便利であるから、最も秀れた動作態様は、ただ一本の連続バスを通じてボート半分部間でデータを転送することであろう。
しかし、このような転送方法は、記憶フィールド当り１本のバスを用いて転送を行なう場合よりも、中央制御装置ｔＣＵ内の内部制御回路が複雑になってしまう。並列データを直列データに（またはその逆）変換するインタフェースは第７図には示されていない。それは当業者にとってごくなじみのものと思われるのでここでは説明を省略する。
Ｈボートの各半分は、自己が属する計算装置を制御する制御装置ＣＵ、およびＣＵ、にそれぞれ接続されている。一方の制御装置ＣＵＩは他方の制御装置ＣＵ、と同期する同期信号５ＹＮＣを与える。伝送がなされるべきときは、Ｈボートの一方の半分は識別子レジスタ以外の全てのレジスタに特定の信号＄を含み、それは制御装置によって示される。その場合０．その信号は他方の半分部の対応レジスタの内容を引継ぐ。
一方の計算装置から他方の計算装置へＨポートを介して大容量のプログラムデータを転送する際、識別子は、同じ番号の二重使用を避けるために、識別子番号の内部割当てに適合するようになっている受信計算装置内で変更しなければならない。従って、転送された閉包の各識別子を新しいものに交換し、それを目的記憶内に記憶しながら、木が根から葉へ（これが望ましい）か、または葉から根へ転送される。
Ｈ言語ビヘービアプログラミング言ＭＨは形式ｐｔａ（ｐ、ｔ、ａは３個の別々のモデリング変数）の３つのアスペクトを存するビヘービアを利用する。パラメータｐ、ｔ、ａはそれぞれ、並列性、遂次時間、代替動作を形成する。それらは、それぞれ、異なった並列動作、異なった事情および代替ビヘービアを表示する指標とみなすことができる。これら３個のアスペクトは、命令型言語の特別な構成体によって記述された数種のビヘービアを遂行するのに存益である。それらはともに、Ｈ言語ビヘービアの中心概念、すなわち核となる。こうして、本発明による計算装置の構成は、これら３個のアスペクトを有するビヘービアを処理するようになる。応用分野によっては、モデリング変数ａは、２個以上の値でもよい。すなわち数個の代替事象が同時に起こることがあることに注意すべきである。
構造演算装置（コアセル）上述したように、リダクションがなされるべきに限られた木のセル閉包が転送される特定の構造演算装置３で、リダクション動作を行なうのが望ましい。
構造演算装置３（コアセル）の実施例を簡単に説明する。目的記憶内に表現および値が記憶されるどのように記憶されるかコアセル３内のレジスタに対応物を有しオブジェクト記憶１とコアセルの間には協同がある。
コアセル内のレジスタコアセルの実施例において用いることのできるレジスタが、第８Ａ図〜第８Ｃ図に示されており、そのレジスタの構造が第８Ｄ図に示されている。
第８Ａ図にレジスタが示されている。レジスタはいくつかのレジスタセルから構成され、各セルは１ビツト情報を記憶できることを図は示している。レジスタが描かれている態様は、レジスタがコアセル内の別々のプレーンを通って延び、各レジスタセルが１ブレーンに位置していることを示す。
第８図はコアセルの全てのブレーンを通って延びるレジスタすなわちフルレジスタを示す。この種のレジスタは、コアセルのＮＵＭブレーンおよびＨＥＡＤブレーンに位置したレジスタセル内に識別子または値を保持できる。また、コアセルのＴＹＰＥ、ＷＨＥＲＥ、ＬＡＳＹおよびＣＬＯＳ／Ｓ ＩＭＰＬＥブレーンに位置するレジスタセル内に上述した状態を保持できる。
第８Ｃ図は、コアセルのＮＵＭブレーンおよびＨＥＡＤブレーンのみを通って延びるレジスタ、すなわち制限レジスタを示す。
第８Ｄ図はコアセルの実施例におけるレジスタの可能な構造を示す。コアセルは、ペースレジスタマトリックスと呼ばれる、望ましくは四角に配列されたペースレジスタを有する。ペースレジスタはその側面の１つに沿う主たる行（メインレジスタという）を有する。各々が底部に１個のメインレジスタを有する、ペースレジスタの列は、従属レジスタと呼ばれる。コアセルはまた、識別子レジスタおよび環境レジスタを備えることもできる。
−列の補助レジスタがペースレジスタマトリックスの側面に配置される。
コアセルの実施例において、従属レジスタは第８Ｃ図に示されたもの、すなわち制限レジスタでよい。残りのレジスタは第８Ｂ図に示されたもの、すなわちフルレジスタでよい。
コアセルのハードウェア構造のより詳細な記述は同時係属出願ＰＣＴ／ＳＥ ９ Ｉｌｏ Ｏ５１４にある。第９Ａ図〜第９Ｆ図を参照して種々のデータ記憶形式で簡単に・ 説明する。動作のいくつかの例を第１０Ａ図〜第１０Ｈ図、第１１Ａ図〜第１１Ｇ図および第１２Ａ図〜第１２Ｇ図を参照して説明する。
単純値第９図に示されるように、リダクションの結果である単純値２５がメインレジスタのうちの特定のレジスタに存在する。この結果はセル閉包の一部分であり得る。
ルベル構造ゴールは簡約されるためにコアセルにロードされるものである。第９Ｂ図に示されるように、ルベルだけを含むゴール（典型的には他のセル閉包と関係のないセル閉包）がメインレジスタに記憶されている。例は、簡単な数値動作、すなわち、値１．２および３の加算を示している。数値命令（＋）が第１のメインレジスタに記憶され、処理されるべき要素は他のメインレジスタに記憶されている。
２レベル構造第９図に示されているように、２レベル構造を含む木は、メインレジスタに水平方向に記憶された父親である根リスト、およびペースレジスタに垂直方向に記憶された息子であるリストを存してよい。この例では、リスト表現（（１２）（３４））を有する構造がペースレジスタマトリックスに記憶されている。根リストすなわちサブリストの第１要素である１、３がメインレジスタに記憶され、息子リストすなわち（１２）および（３４）が従属レジスタに垂直方向に記憶されている。この形式の記憶を用いる例を以下に示す（第９Ａ図〜第９Ｈ図参第９Ｅ図に示されるように、３レベル構造を有するゴール木は補助レジスタの１つに記憶された根を有し、その唯一の息子がメインレジスタに記憶されている。第９Ｄ図において、ゴール本の根（置換命令）が補助レジスタの１つに記憶され、その息子（リスト（ｉｄ １． ｉｄ ２゜ｉｄ ７））がメインレジスタに記憶されている。このリストの各要素が今度は息子を有する父親となる。第９Ｅ図において、これらの息子はペースレジスタに垂直方向にロードされる。ここでは、ｉｄ ｌはそれが表わすリスト（１２３）と置換えられ、ｉｄ ２はそれが表わすリスト（１１゜１２．１３）と置換えられ、ｉｄ ７はそれが表わすリスト（２１，２２，２３）と置換えられる。
パイプラインモード第９Ｆ図に示されるように、パイプラインモードで記憶された木は、メインレジスタのゴールリストでロードされ、補助レジスタのゴールの父親でロードされる。両種類のレジスタに記憶された命令と処理されるべき要素を存する。パイプラインモードの動作は数値的表現を簡約するときに用いるのが望ましい。一つの利点は、中間の結果が、目的記憶でなくコアセルに一時的に記憶できることである。
従って、ゴール木の根リストは、木構造のレベルおよび遂行されるべき動作に依存して、コアセルのレジスタの別々の場所に記憶するのが望ましい。
Ｈ言語構成および関連ハードウェア本発明による計算装置に特に適応した言語はＨ言語と呼ばれる。複雑さの問題に伝統的な解答は、全ての複雑な事項を隠すことによって複雑さを増大することおよび簡単な事項を見えるようにすることであった。本発明による計算装置は逆の方法を用いる。全ての不要なソフトウェアレベルは除去されている。Ｈ言語は、マシンにおける全てのために、マシン言語、プログラミング言語、オペレーティング・システムおよび通信プロトコルとして用いられる。しかし、全ての電子装置と同様、今日では、本発明による計算装置の配線は、ある程度までインタプリタまたはコンパイラを備えたコンピュータにおいてシミュレートできる。このようなマシンの例は５ｕｎ３である。しかし、このマシンは統一化可能性が与えられるボートを育していなければならない。
従来の論理プログラミング言語は主たる意味論的特性として解像度と統一化を有している。Ｈ言語を備えた本発明による計算装置は、解像度および自由変数に対するパターンマツチングおよびリダクション言語における統一化に対するパターンマツチングを利用する。記憶セルのフィールドに記憶されたＨ言語における目的は、並列的存在、直列的存在および代替的存在という特性を育している。
ゴール木の根は、ｕｎｉｔｙ、 ａｔｔ、 ａｐｐｌ）’ 、ある意味ではｐａｒ−および虱（これらはしばしば「無」に簡約可能である）のような簡約可能な種類の閉包である。関数適用ａｐｐｌｙ （＠とも呼ばれる）において、第１の要素はハードウェアに直接解釈された命令（＋ −＊ ／ｄｕｒｉｎｇ）か関数定義として用いられた閉包構造を間接的に指示する識別子であり、要素の残りは命令／関数定義に対する引数である。上述したように、本発明による計算装置は、抽象構文および意味論によって定義されたＨと呼ばれる宣言型言語を処理するようになっている。
構文は、表現の助けを借りていくつかの異なった抽象オブジェクトを記述する。
次の基本的な表現、すなわちｐｏｒｔ、 ｎｏｔｈｉｎｇ、 ａｌｔ（ｌｉｓｔ）、 ｐａｒ（ｌｉｓｔ）、 ５ｅｑ（ｌｉｓｔ）、ｕｎｉｆｙ （ｌｉｓｔ） 、ｄｕｒｉｎｇ （ｌｉｓｔ） 、ｃｏｎｔ （ｖ） 、ｐｅｒｉｄ（Ｖ）（ここで（１ｉｓｔ）は、それが属する式を含む目的記憶セルにおけるデータ要素（ｅｌ、・・・ｅ、）の形式で特定され、■は実数を表わす）を用いることができる。
本発明のワイヤード適用における各記憶セルは制限された数のＶＡＬＵＥ／ＤＥＳフィールドを育するから、リストはいくつかの記憶セルに記憶できる。オブジェクト記憶の構造が一般型のコンピュータにおけるプログラムによってシミュレートされる場合、シミュレートされた記憶セルは変化する数の記憶フィールドを有することかできることに注意すべきである。
Ｐｏｒｔ ・・・物理的ポート、すなわち一連のｄｕｒｉｎｇを表わし、特別の種類の間接要素である。
ＮＯｔｈｉｒｌｇ・・・矛盾を表わす特別の種類の値。
Ａｌｔ ・・・この式を含む記憶セルは代替要素と考えられるリスト要素を含む。
Ｐａｒ −−−この式を含む記憶セルは並列要素と考えられるリスト要素を含む。
≦３− ・・・この式を含む記憶セルは直列要素と考えられるリスト要素を含む。
［Ｊｎｉｆｙ ・・・この式を含む記憶セルは統一化されるべき要素と考えられるリスト要素を含む。
Ｄｕｒｉｎｇまたは＠・・・この式を含む記憶セルは、その間に何何かが起る持続時間を与えるリスト要素を含む。
ｃｏｎｔ ・・・長さＶを有する距離に沿って無限定の数の極小ビヘービアを有する空間量を示す。
ｐｅｒｉｄ ・・・持続時間Ｖを有する期間の間のいくつかの極短ビヘービアを有する持続時間を示す。
上記リストの要素はＶＡＬＵＥ／Ｄｌｌ：Ｓフィールドに値として記憶される。
書換え機能は記憶セルと協同する中央制御装置ＣＵに組込まれている。従って、この制御装置が書換え規則を具現する。それは、所定の書換え規則に従がって上記構文式を書換える。
中央制御装置は論理ゲートアレイが望ましく、それは記憶された式を読むために、そして組み込み規則に従がって書換え動作を与えるために接続される。その場合、木の一部のみが必要となるにすぎない。組合せ入力に作用して組込みプロトコルに従がって組合せ出力を与える論理ゲートアレイの構造は、Ｃａｒｖｅｒ Ｍｅａｄ 、 ＬｙｎｎＣｏｎｗａｙ ’ Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ ＶＬＳＩ Ｓｙｓｔｅｍｓ″ＡｄｄｉｓｏｎＷｅｓｌｅｙ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏｍｐａｎｙ 、１９８０に記載されている。
書換え規則書換え規則は次のとおりである。
（すなわち値ｎｏｔｈｉｎｇは省略）Ｃ＠ −−ｅ＠ ）ずれかかｎｏｔｈｉｎｇならばｎｏｔｈｉｎｇ別のやり方でずれかがｆｌｏｔｈｉｌ’１ｇならばｎｏｔｈｉｎｇｓｅｑ ｃｅ、、、ｅｍ ） −＋ ｓｅｑ ｃｅｌ、、 ｅ、 ）別のやり方でか同一ならばｅｌｕｎｉｆｙ （ｅｌ 、、、、ｅｍ ） −ｅｌ 〜ｅ＋＋のいずれかが他と異なるならばｎｏｔｈｉｎｇｕｎｉｆｙ（ｅ ＋ ｅ ｔ ｅ ａ、、−ｅ −） −ｕｎｉｆｙ （ｅｌ ｅｘ）ｅｓ、。
ずれかがｎｏｔｈｉｎｇならばｎｏｔｈｉｎｇオブジェクト記憶に記憶された木構造のりダクションがなされる際、その木構造の少なくとも一部が演算装置３に転送される。装置３において本構造を処理する他の可能性については第３図の配列の特定の実施例に関連して次に示す。
制御装置ＣＵは装置３に記憶されたセル閉包のＴＹＰＥフィールドを読み、上記した書換え規則に従がって装置３内のセル閉包の内容を書換え（すなわち再配置し）、書換え結果をオブジェクト記憶１に再び記憶されるように転送する。書換え結果がある値またはｎｏｔｈｉｎｇ （無）に簡約されるとき、制御装置ＣＵはオブジェクト記憶の全体的な探索をなし、簡約された構造の父親を示す記憶フィールドの内容をリダクションが生じた値と交換する。
これらの構文規則を用いた動作の方法を以下例証する。
以下に示す例に示されない構文規則は、例示されたものと極めて似ているからそれらを参照することによって当業者にとっては容易に理解できるであろう。
例 １第１０Ａ図〜第１０Ｈ図に示された第１の例は、簡約可能な閉包ｕｎｉｆｙ（ｐａｒ（ｌ ｐａｒ（１） ３） ｐａｒ（ｔ ｐａｒ（１’） ２）１（これはいくつかの並列の統一化がなされるべき簡約可能な閉包である）として与えられた並列値の統一化である。この簡約可能な閉包は統一化の並列構造として書換えられるべきである。
第１０Ａ図は最初の簡約可能閉包を示す。第１０Ｂ図は、この簡約可能な閉包がオブジェクト記憶に記憶される様子を示す。簡約可能な閉包の種々の部分が記憶される記憶セルが第１０Ａ図にマークされている。要素閉包とセル閉包のとのつながりが第１０Ｂ図にマークされている。識別子ｌｄ、を育するセル閉包はｃｌｓがタグされている（付けられている）。ＴＹＰＥフィールドにＴＹＰＥコードｕｎｉｆｙを育し、識別子ｉｄｚ 、＋ｄｊ、 ｊ（Ｌを育するセル閉包はそのＴＹＰＥフィールドにＴＹＰＥコードｐａｒを存する。識別子ｉｄ＋を育するセル閉包はその最初の２つのＶＡＬＵＥ／Ｄｌｌ：Ｓ閉包要素として識別子ｉｄ、およびｉｄ４を有するセル閉包を育する。これらのセル閉包はｃａｎｏｎがタグされている。識別子１ｄ２を有するセル閉包は、タグｄｊｓｃｒを存する別々の値を備えた第１、第３のＶＡＬＵＥ ／ＤＥＳ閉包要素および識別子ｉｄｓを有しｃａｎｏｎがタグされたセル閉包を示す第２のＶＡＬＵＥ／ＤＥＳ閉包要素を含む。識別子ｘｄｘを有するセル閉包は整数を備え、従って、ｄｉｓｃｒがタグされている第１のＶＡＬＵＥ／ＤＥＳ閉包要素を存する。識別子ｉｄ４を有するセル閉包はタグｄｉｓｃｒを有する別々の値を備えた第１、第３のＶＡＬＵＥ／ＤＥＳ閉包要素と、識別子ｉｄｓを育し、従がってｃａｎｏｎでタグされたセル閉包を示す第２のＶＡＬＵＥ／ＤＥＳ閉包要素を含む。
第１０ｃ図に示されるように、識別子ｉｄ＋を存するセル閉包をもった記憶セルの内容が最初にコアセルにロードされ、その結果第１動作段階においてその識別子を閉包のＴＹＰＥコードｕｎｉｆｙを含むｉｄｌ として識別子レジスタに置かれ、ゴールとしてのＶＡＬＵＥ／ＤＥＳ要素がメインレジスタに置かれる。
第１０Ｄ図に示されるように、識別子ｉｄｚとｉｄ４を有する息子はペースレジスタに垂直方向にロードされ、その第１のＶＡＬＵＥ／ＤＢＳ要素は識別子でマークされたメインレジスタに置かれ、残りのＶＡＬＩＪＥ／ＤＥＳ要素は垂直方向の列のレジスタに配置される。これらの息子のＴＹＰＥコ−Ｆｐａｒもメインレジスタにロードされる。ＴＹＰＥコードはＴＹＰＥブレーンに位置したレジスタセルにロードされる。
第１０Ｅｆｆｌに示されるように、ペースレジスタの内容が９０°置換され、その結果ペースレジスタの第１垂直方向列かメインレジスタに配置され、第２垂直方向列がメインレジスタに平行なペースレジスタの行に配置される。識別レジスタおよびメインレジスタにあるＴＹＰＥコードｐａｒとｕｎｉｆｙかこれによって交換される。これは、制御装置によって自動的に行なわれる。こうして、ペースレジスタは列に置かれた３人（個）の息子を存する父を含むことになる。
各息子は命令ｍａｋｅを用いてオブジェクト記憶に再びロードされる。そのオブジェクト記憶からの応答として、記憶された息子の識別子が与えられ、メインレジスタに記憶される。一種のゲートアレイである制御装置ＣＵか特にＣＬＯＳ／ Ｓ ＩＭＰＬＥ −ＴＹＰＥプレーンにあるレジスタの内容を検知し、そこで発見された情報に従がって命令を与えている（すなわちスイッチおよびゲートを制御する）ことに注意すべきである。息子はｉｄｌの後、一連の順序で名付けられ、既に占育された名前は使用されない。名前の順序は重要でないから任意でよい。
第１０Ｆ図に示されるように、第１の息子は識別子ｉｄ２を得、識別子ｉｄ８を占める要素閉包を含む第２の息子は識別子ｘｄ４を得、第３の息子は識別子ｉｄしを得る。
識別子１ｄｚ 、ｉｄａ 、ｌｄａを有するセル閉包と結びついた要素閉包を有する父親はその識別子ｘｄ＋を維持したままで、オブジェクト記憶に記憶される。
第１０Ｇ図は、簡約可能な閉包ｐａｒ（ｕｎ ｉｆ ｙ（１１）ｕｎ １ｆｙ（ｐａｒ（１） ｐａｒ（１）） ｕｎ １ｆｙ（２，３））を記憶する記憶セルを図示する。
簡約可能な閉包自身は第１０Ｈ図に示されている。第１０Ｇ図、第１０Ｈ図は第１０Ａ図、第１０Ｂ図と同じ態様で示されているから、説明を要しないであろう。
第１０Ｇ図においては、ＴＹＰＥコードｕｎｉｆｙを育するセル閉包ｕｎｉｆＹを育するセル閉包はＬＡＺＹフィールドにｅＸｅｃ表記が与えられ、識別子ｉｄ＋を有するセル閉包はｗａｉｔ表記が与えられていることも示されている。そしてこのことは、１１４ＸｅＣでマークされたセル閉包は、識別子ｉｄ＋のりいたセル閉包の前に実行してその内容を値に簡約すべきであることを意味する。
第１０Ｈ図の閉包は、後の時点で、さらなる処理のためにコアセルに再びロードできる。たとえば、識別子ｉｄｚを有するセル閉包は、それのＶＡＬＵＥ！／ＤＢＳ表示の値１と１が同一であるが故に値ＩＪｆ−育することになり、識別子ｊｄｓを育するセル閉包は、それのＶＡＬＵＥ／ＤＢＳ要素の値２と３が同一でないからｎｏｔｈｉｎｇとなる。
好適実施例における各統一化は、コンパレータの値を比較し、その比較結果を制御装置ＣＵに与える数値ＡＬＵにおいて行なわれる。従って、その際、制御装置はコアセル第１メインレジスタの情報を与えるようその論理ゲートアレイを設定する。リダクションが正規表示（単純値）または無になったとき、それは、第２の種類の要素閉包を記憶するよう動作可能なオブジェクト記憶の全ての記憶フィールドに全体的に分配され、簡約された閉包に対する各間接表示が上記値の直接表示に変更されるよこの例は、セル閉包が挿入リストを含むことを意味するハードウェア命令１ｉＳｔ ｅＸｐａｎｓｉｏｒｌである。この種の命令は他のりダクションでは補助ステップである。
マシンはｅｘ、 ｔｙｐｅと呼ばれる実証命令のりダクションを行なう。この命令は次の形式％式％）））を有する、値とリストを含む任意の種類の命令でよい。
この形式は第１１Ａ図に示されており、そのセル閉包は第１１Ｂ図に示されている。第１１Ａ図、第１１Ｂ図は第１０Ａ図、第１０Ｂ図と同様の態様で表示がなされているから、自明であろう。
第１１ｃ図に示されているように、識別子ｉｄ１を有するセル閉包はその識別子を育するコアセルのメインレジスタにロードされ、ＴＹＰＥコードは識別子レジスタにロードされる。第２のメインレジスタの内容は間接要素ｏｐｅｎでマークされているから、それがリンクしているセル閉包ｉｄｚは、第１１Ｄ図から明らかなようにペースレジスタに垂直方向に息子としてロードされる。
ハードウェア命令１ｉｓｔ ｅｘｐａｎｄは次に第３メインレジスタの個別の値７を第３ベース列のｉｄ４のそばの位置に移動させ、第２のメインレジスタの上の第２列のリストの部分を第３列に移しその最下位要素（値３）を第３メインレジスタに置き、それにＴＹＰＥコードｔｉｓｔを与える（第１１Ｅ図）。第２メインレジスタの内容は個別の値を存するからタグｄｉｓｃｒを有する。
次に新たなリスト拡大が実行され、第３メインレジスタ上の第３列の内容を第４列に移してそれに１ｉｓｔをタイプする。個別の値である、第３メインレジスタの内容は、第１１Ｆ図から明らかなようにｄｉｓｃｒとタグされる。
次に、第４列のリストがハードウェア命令ｍａｋｅを用いてオブジェクト記憶に記憶される。それは、遊びになっているから識別子ｉｄ２を有する記憶セルに記憶され、識別子ｉｄｚの供給は、第１１Ｇ図に示されるように、第４メインレジスタに記憶されるようにコアセルに戻される。
以後、ｅｘ、 ｔｙｐｅについてさらにリダクションが行なわれ、正規の結果が与えられるとき、リダクション結果がオブジェクト記憶に再ロードされる。
実際例−第１の方法第３図に戻って、ボートで動作に対する本発明の基本的な考え方は、各持続時間の信号量が単一の定義値を共通に得るということになる統一化として環境７，８と能動オブジェクト記憶１．３の相互動作を見ることである。
動作の態様を理解するために、次の例を与える。入力ポートと出力ポートを存する機械は、二乗された入力信号量を出力に与えるものである。従って、この機械に記憶されるべきプログラムはア”）ここで“マシーンビヘービア′とは入力と出力の考え得る対の全ての連続、すなわち次の種類の大データ構造を示すａｌｔ動作を指す。
Ｃ以■血ム凹（ｉｓ ３）血ム題（Ｉｓ ９））・・・）（瓜（剋ム凹（ｉｇ ２）剋ム騙（ｌｓａ ４））入力ポートがその値を転送し始めると、コアセルで行なわれるリダクション動作は、ｎｏｔｈｉｎｇに変る代替動作における全てのブランチ、すなわち適合しないブランチを連続的に削除する。
次のりダクション規則がコアセルで実行される。すなわち次のような形式の式（２症（血ム凹（ｑｋｌ ｔ）０・・・血麩匹（ｑｋｎ ｔｋ）・・・・）環境からの信号とその表現の比較に応じて、ｎｏｔｈｉｎｇまたは側温（店と（史匡社環（（ｉｌｌ ｔｌ）・１．虫匡幻迫（（Ｚｌ□ｔ１］）Ｃ以１血ム皿１ｑｋｌ ｔｋ）・・・虫仄ぶ瓜（ｑｋｎ ｔｋｌ・・・・）同一の時間を取る。全てのｄｕｒｉｎｇ動作を同時に開始、停止させるためには同期が必要である。上記式の書換えをなす別の方法は、環境からの信号とその式の比較に応じて、ｎｏｔｈｉｎｇまたはＭＭＣ血ム匹（ｓｍ（ｑｌｌ−・・ｑｘｎ） ｔｌ）（血ム凹（以匡（ｑｋｌ・・・ｑ）ｃｎ） ｔｋ）・・・・）に書換えるものである・上記例の第１の書換え規則を用いることによって次のりダクシジン規則が関係するニー＞Ｉｃ式出奴＠工ｈ１） ・・・１立＠ｎ％）およびｓｅｑの対応物。
入力値がマシン（機械）の対応値と統一化されない。すなわち同一でない場合、結果はｎｏｔｈｉｎｇ （無）である。
これがａｌｔ動作まで全ての道程を伝搬し、ブランチ全体がａｌｔ式から削除される。
外界との連絡外部信号が定義されているかどうかまたはマシン値が定義されているかいないか（値＄を存する）に応じてマシンとの間で値をやりとりできるようにボートを構成することの利点は、マシンが上記した単純な入力ボート・出力ボートシステムに限定されないことである。従って、その機械に対してボートを交互に読み、書きできるようプログラムを書くことができる。これについての例は次のプログラムである。
凹」上（ｐｏｒｔ−マシンビヘービア０）すなわち（射１（自−１し一四ｔ ｌ （鈎」１１冗ｔｐｏｔ ｌ （由仄−扉津ｔ ｌ （虫広ム逗ｏｕｔｐｕｔ ｒこのマシンビヘービアにおいて、環境は１つの値を与え、次の間隔の間にマシンはその二乗を与えることによって応答する。この方法によって、データを簡単な手段で流す完全な制御が得られる。
装置３はボートと連絡し、オブジェクト記憶のボートからの入力を連続的に記憶するようになっている。入力は次のような式％式％）として与えられる。この式が簡約されるとき、中央制御装置ＣＵのプロトコルはこの式を、それと環境からの信号との比較に応じてｎｏｔｈｉｏｇまたは式％式％）に書換える。式ｒｌｅｗ ｔ＋は新持続時間、ｎｅ！Ｗｑ＋は値対の連続（第２図参照）おけるｉ番目の間隔の新信号量である。
ボートでの信号が第２図に示された形式を有する場合において、信号の値ｑ、がｕｎｉｆｙ式中の対応量ｑ、と異なるか、または信号の値ｔｌがｕｎｉｆｙ式中の対応ｔ１と異なるならば、上記式は装置ｔ３でｎｏｔｈｉｎｇに書換えられる。そうでないならば、ｕｎｉｆｙ式ｓｅｑ式に書換えられる。
上記したように特定の信号＄をｕｎｉｆｙ式に与えることができ、それは値が任意であることを示す。
式中の値ｔ、またはｑ＋ （ｉは任意の整数）が＄ならば、対応するｎｅｗｔ＋ またはｎｅＷｑ＋は測定値を挿入して書換えられる。
これに対応して、環境からの信号が未定義で、他方、ｕｎｉｆｙ式の値ｔ１およびｑ、が特定の値ならば、信号強度は時間ｔ、の間のボート（第６図参照）のディジタル／アナログ変換器Ｃｏｎｔｅｓｔによってｑ、として与えられ、他方５ｅｑ一式のｎｅＪｆ＋および口ｅ！Ｗｑ＋ｌよｕｎｉｆｙ式の値１、およびｑ、と同じになる。
付加的Ｈ言語構成存在可能な全てのビヘービアを上述したシステムに従がって記述することが可能である。残念ながら、プログラムが極めて大きくなることがある。このような事態を処理するために、さらに大きな言語構成を挿入することがある。それらのうちで最も重要なのは、ｓｙｍｂ、 ｌａｍｂｄａ。
およびａｐｐｔｙである。
Ｈ言語に宵月な完全構文は次の構文式：％式％）らの構文式は記憶セルのＴＹＰＥフィールドに符号化形式で演算子として与えられる。
従がって、各式はオブジェクト記憶セルに式として記憶された演算子であり、（ｌｉｓｔ）における各要素はビヘービアを示すリスト要素、ｎは整数、■は実数である。各要素は当該リストが属する上記式を含む記憶セル内の記憶フィールドに記憶可能である。
式ｃｏｎｔ（ｖ） （ｖは実数）は、長さＶを有する距離に沿った無限の数の微少のビヘービアを有する空間量を示す。
式ｐｅｒｉｏｄ（ｖ） （ｖは実数）は、持続時間Ｖの期間の無限の数の極短のビヘービアを有する持続時間である。
式ｄｅｌｔａは空間的に極小（原子）の拡大と無限の持続時間を有するビヘービアを示す。式ａｅｔｔａｔは時間的に極小（原子）の拡大と無限の空間的拡大を有する。
組合せとして量を表現すること空間の整数的拡大はｄｅｌｔａのｐａｒとして次の方法で符号化できる。
０ｌ−ｚ（）２１Ｘｚ（ｄｅｌｔａ ｄｓｌｔａ）５％（ｄｅｌｔａ１ ｄｅｌｔａ ｄｅｌｔａｔ ｄｅｌｔａ ｄｅｌｔａ）時間の整数的拡大はｄｅｆｅａｔの凹として同様に符号化できる。
こうして、整数（ｄｉｓｅｒ（ｎ））は一種の原子単位ｄｅｌｔａの一律の組合せとして表現される。
量の非常に重要な用法はｄｕｒｉｎｇ動作における要素としてである。この動作において、量は時間と空間の両方を指すために用いられる。従って、ｄｅｌｔａｔと呼ばれるｄｅｌｔａの時間対応が用いられる。
ｄｅｌｔａは空間的には原子的だが時間的には無限、ｄｅｌｔａｔは空間的には無限だが、時間的には原子的、である。
上記式が構文式と同様の態様でオブジェクト記憶に記憶される。
「言語」としてのプログラム、ａ′を有する式機械は挿入されている全ての表現をほとんどＩｌｒ／！Ｉ的にその値に簡約する。たとえば、式ａｐｐｌｙ （＊ｐａｒ（２４） ）は直接、値６に簡約される。このため、プログラムがインストールされるとすぐにそれにアクセフすることができない。そのプログラムをいくつかの部分に分解して、その部分について計算をなすことができない。
このような方策を可能にするために、基本言語に対応する受動構文が導入される。これらはプログラム形式と呼ばれる。それらは自身に簡約され（正規的）で、従ってそのままである。従って、いくつかの部分に分解できし る 。
関数ｐ１ｕｓｒｅｖａｒｇは次のように定義できる。
（上記プログラムに対応するプログラム形式で与えられれば、’ ａｐｐｘｙ （＋ｐａｒ （２４） ）は逆順序ｐａｒ（４２）で設定された十の引数を与える）。
記憶されたプログラム形式を対応するプログラムに変換するために、標準的な関数ｅｖａｌが用いられる。こうして、プログラムがコピーされ、ブリップ（ｂｌｉｐ）が除去される。それからプログラムは自然にその値にさらに簡約される。
１匹１！（１！墓ｈ（ｅｖａｌ）’Ｊ４ｕ！（＋ ｍ（２４）））亀息逃１ｙ（十Ｗ（２４）））−６プログラム形式を分解する可能性のために、プログラムを“ｒｅａｓｏｎ ｏｖｅｒ”する（筋道だでる）のを簡単にし、これによって、その基本言語としてＨ−言語を有する機械を用いて任意の種類の他の言語に対するインタプリタおよびコンパイラを書くのが簡単になる。
一般的規則として、全ての生成関数（ｃｏｎｓｔｒｕｃｔｏｒ ）（たとえば、ｄｅｌｔａ 、 ｐａｒ ）はプログラム形式を特定する１つの語い的要素（たとえばｄｅｃａ 、 ’ ｐａｒ ）として４″が先立つ第２の形式を有する。
実際の構成物だけがプログラム形式であり、木全体がそうでないことは重要である。木全体をプログラム形式として特定するためには、全ての生成関数を“”でマークする必要がある。
プログラム形式（ｈａｖｉｎｇ ａ ’ ）のリストがｎｏｔｈｉｎｇを含むならば、式はｎｏｔｈｉｎｇに変換される。
プログラムを形成することｓｑｒの定義のような定義をするのに必要な仕組みは上述したとおりである。しかし、小さな定義の組合せとしてプログラムを形成する都合のよい仕組みが必要である。
我々はいくつかの補助定義を有する主たる式としてプログラムを確立したい。これはｃａｎ （ｌｉｓｔ）を助けを借りて行なわれる。
■とｎの同の整数）Ｃｏｉｌ （Ｙｅｔ ｅｘ ｅｓ 、、、ｅ、 ）この構造は第１の要素Ｖに等しい値を有している。しかし、リストが空か、そのリストの要素のいずれかが不可視要素が、自由変数に対する結合値、ｎｏｔｈｉｎｇに対する統−値のいずれかの強制するものとして使用できる。
ｃａｎに対する書換え規則は、全ての規則に関してもこの規則が能動記憶１．３と中央＃１！ｌＩ装置ＣＵの間の協同として組込まれる。
な［他の何かが前動でない（ｎｏｔｈｉｎｇである）ならば何かが前動であることを示すためには、上記いずれの構成も利用できない、式の「消極的」態様はしばしば式の「積極的」態様よりずっと単純だから、式の「消極的」態様に対する構成ｐｒｉが加えられる。
ｐｒｉに対する簡約規則は、程ツエの値はｎｏｔｈｉｎｇとは異なる第１の要素であるというものである。このような要素がない場合、匹はｎｏｔｈｉｎｇである。従ってｐｒｉ （ｎｏｔｈｉｎｇ ｎｏｔｈｉｎｇ ９ ｎｏｔｈｉｎｇ ７８）＝ｐｒｉ （ｅ＋ ｅｘ）という構成は、ｅｌが前動でない場合は、ｅ、が用いられることになると解釈できる。
ｐｒｉ構成はａｌｔ構成に似ている。それは−組みのビヘービアであるが、しかし肛りではビヘービアは順序づけられた組の中にある。第１のビヘービアはリストの第１であり、第２のビヘービアは第２、その他のものである。
プロセルスケジューリング用の従来の言語および機械において用いられる優先順位という概念と同様ｐｒｉはｎｏｔｈｉｎｇを有することに注目することが重要である。その代りに、失敗によって否定を履行するのに用いられる。
ｐｒｆに対する書換え規則は次のとおりである。
凪０ −＞ｒｕ３ｔＭｎｇ匡（閲ｔｈｉｊ１９ｚ −−−ｎｏｔｈｉｎｇ、） −＞ｎｏｔｈｉｎ９凪（ｎｏｔｈｉｎｇｌ−−−ｎ１３ｔｈｉｊ１９に−１＠に、 、 、＠ｎ） −＞＠に全ての規則に関しても、この規則が能動記憶１．３と中央制卸装置ＣＵの間の協同として組込まれる。
範囲（スコープ）規則範囲は、同一の記号の全ての出現が同一の意味論的実体を表わす文字環境である。範囲規則は、ある生成関数が新範囲を導入するかどうか、導入する場合はその方法を記述する。Ｈ−言語は次のような範囲規則を有する。
１、 生成関数ｐａｒ 、 ｓｅｑ 、 ａｌｔ 、 ＠およびｕｎｉｆｙは新範囲を導入しない。これは、ある式における同じ記号の全ての出現が同じ実体を表わすことを意味する。
２、 生成関数ｌａｍｂｄａ （代替パターン）は新従属範囲を導入する。上位範囲において言及されない、その規則における記号の全ての出現は新範囲に属する。
は、ｈｉｄｅ生成関数を取り巻く規則生成関数において同じ記号が出現することと同じ実体を表わす。
ｉｄｅ拡大プログラムが生じるときには、異なった意味で同一の記号を用いることが必要になる。これは、分離範囲を導入する生成関数（ｈｉｄｅ）を与えることによって実現される。
ｈｉｄｉｎｇ （隠蔽）の最も重要な概念は主に、目的の使用とその目的の定義を分離するために用いられる。本発明による計算装置のユーザは、このことをプログラムパッケージ、ライブラリおよび履行の概念に見出すであろう。
Ｈ言語はｈｉｄｅ生成関数ｈｉｄｅ （ｅ ）を定義する。それはビヘービアを定義する。その関数の内外で用いられる自由関数は分離される。すなわちお互いから見えないようになる。Ｈ言語のこの特徴は、一般にデータ形式といくつかの記号名を輸出する他の種類の言語と異なる。このような名前はパッケージ内では使用できない。このことは、広範囲の記号領域は全てのパッケージにとって実際に広範囲であって、完全なまたは限定されたセットのそれら内部で見える。
典型的なプログラムパッケージはｍ（ＩＬＪｋｑＳ Ｓ ） 、―（、、、ｌ０ｃＪＩＩ 坤１ａｍｎｔａｔｉｏｎ、 、 、 ） ；のように特定される。それはｐｋｇで始まるパターンを育する規則を定義し、残りは未定義のままにしておく。これは、代替規則に対して局部的な記号が未知である規則の定義にすぎない。
ライブラリは１個または数個の規則を選択するパラメータを用いるＨ言語概念におけるパッケージである。それは、次のように実行される。すなわち、ｈ裏は空（塁上１（ｌａａｉｄａ −ｒｕｌｅ ａ−、ａ−ｓｐｅｃｌａｕａｂｄａ ”ｒｕｌｍ ｂ−−ｂ−ｓｐｅｃライブラリは規則を含む代替物である。パターン“ｒｕｌｅａ”がプログラムａ ５ｐｅＣを選択するのに用いられる。それは任意の生成関数として定義してもよいが、一般には、抽象化また規則である。
上で実証したように、Ｈ言語は必要なソフトウェア・エンジニアリング概念を特定するための洗練された方法である。Ｈ言語はこの目的で新しい言語生成関数を導入する必要はない。
“旧ｄｅ″のみが範囲の扱い方に影響を与えることに注意すべきである。
ａｍｂｄａ式ｌａｍｂｄａ （ｅ ｇ ｅ ｐｉ ・・・ｅ ｐ−）は要素ｅ、がｅｐ＋”・・ｅ、、に取って代ることを表現する規則である。ｅ。
（ｅ ｒ ｅ ｍｒｇｌ ” ” ” ｅ ｍｒｇｌ）は、各ｅｐ＋が対応するｅ 、、、、と統一するならば簡約動作においてｅ、によって置換えられ、さもなければｎｏｔｈｉｎｇによって置換えられる適用である。
数値的命令が実行されるものとする。数値的命令は＋。
−、＊、 ／、 ｄｕｒｉｎｇなどである。命令の後に引数が続く。
この例では、リストにおける数の加算がなされる。
マシンはａｐｐｌｙ （＋１ｉｓｔ （１２） ）という形式をａｐｐｌｙ （適用）というリダクション行なう。
その適用は第１２Ａ図に示され、そのセル閉包は第１２Ｂ図に示されている。第１２Ａ図および第１２Ｂ図は第１０Ａ図および第１０Ｂ図と同じ態様で描かれているから説明を要しないだろう。
第１２Ｃ図に示されるように、識別子ｉｄ＋を有するセル閉包はその識別子を有するコアセルのメインレジスタにコードされ、ＴＹＰＥコードは識別子レジスタにロードされる。数値命令（＋）は１ｎｓｔｒｕｃｔｉｏｎがマークされている。第２のメインレジスタの内容は間接要素凹としてタグされているので、それがリンクされているセル閉包は、第１２Ｄ図から明らかなようにペースレジスタに垂直方向に息子としてロードされる。
次にリスト拡大がなされ、第２メインレジスタの個別は、識別子ｉｄｔを育するリストが２．３．４個いずれの要素を有しても同じ動作を機械がするからである。新しいリストには、ただ１個の要素があるから、機械はマーク１ｉｓｔを、第１２Ｆ図に示されるように、ｄｉｓｒである値をメインレジスタが含むという指示で置換える。
そのとき、メインレジスタは命令マーク（＋）と２つの別々の値を有し、これによって、命令が記憶されている制御装置が数値ＡＬＵを制御して命令（加算）を行ない、数値動作の結果を、第１２Ｇ図に示されるように第１のメインレジスタに正規値として転送する。ＴＹＰＥコードフィールドの表記ａｐｐｔｙは関数適用がなされることをマークしていることに注意すべきである。結果値、今の場合は単純値３が、識別子ｉｄ＋の各出現とこの値を交換するために、全体的に分配される。
書換え規則書換え規則は同じある式を特定する。書換え方向はこれらの規則と関連がある。
より簡単な式は書換え方向に続くときに生じる。式がより簡単な式に書換えることができないとき、それは正規的なものである。こうして、本発明による計算装置は、式をより正規的な形式に書換えるために書換え規則を用いることになる。
上記書換え規則の他に、中央処理装置ＣＵは次のような書換え規則も具体化する。
ストについての式を表わし・ｅｌ、、 ｅｍはリスト要素である。
ｔｙｐｅ ｃｅｌ、、、 ａＨ（Ｃｉ−−、ｃｋ ）−、、Ｌ ） →ａｌｔ （匣Ｃｅｒ−−−Ｃｒ−−−ｅｍ ）−９，匣（ｅｌ、、、 Ｃ，、、、ｅ、 ））ここで匣はｐａｒ （ｌｉｓｔ）からｕｎｉｔｙ （ｌｉｓｔ） （ａｌｔ （ｌｉｓｔ）を除く）までのリストについての式でｅ １． ｅ 、、 ｃ ｌ＋ ｃ 。
はりスト要素である。
式である場合）ｓｅｔ （ａｌｔ （ｅｌ、、、 ｅｍ ）） −＋ ’ａｌｔ （ｅ、 、、、ｅ、 ）ここで、ｅｌ、、 ｅ、は任意の特定順序で与えられた要素で、ｅｌ−ｅａｒは割当順序で与えられる。
ｌａｍｂｄａ（ｅｌ、、、ｅ、 ） ” ｐａｒ （ｅｌ、、、ｅ、 ）ａｐｐｌｙ （’ａｔｔ （ｂｌ、、、 ｂ、）ａ＝、、ａ、 ）→ ａｐｐｌｙ （吐１１．ｔ・ 凹（ｂｌ、、、ｂ、 ）ａｇ、、、ａ、 ）ａｐｐｌｙ （ｐａｒ （ｂｌ、、、 ｂ、 ）ａｔ、、ａ、 ）−＋ ｎｏｔｈｉｎｇ、上記式ＩＪ ス）において全てのｂｌおよびあり、ｎ＃ｍまたは任意のａｔ ｇ ｂｌ （ｉｌｌに対して）の場合ａｐｐｘｙ （ｐａｒ ＜ｂｌ、−ｈａ ）ａｍ、、ａ、 ）→ ｂｌ、上記式リストにおいて全てのす、およびａｌが肌（ｌｉｓｔ）からａｐｐｘｙ（ｌｉｓｔ）に至る式であり、ｎ’ｓまたは全てａ、＝ｂ。
（ｉ〉１に対して）の場合ａｐｐｔｙ （ｓｅｑ （ｔ）＋、、、 ｂ、 ）ａ＝、、ａ、 ）において全てのｂｌおよびあり、ｎ＃ｍまたは任意のａｔ ＃ ｂｌ （ｉ＞１に対して）の場合ａｐｐｔｙ （ｓｅｑ ｃｂｌ、、、ｂ、 ）ａｍ、、ａ、 ）→ ｂｌ、上記式リストにおいて全てのす、およびａｌがｐａｒ （ｌｉｓｔ）から’ａｐｐｘｙ（ｌｉｓｔ）に至る式であり、ｎ＃ｍまたは全てａｌ＝Ｉ）１（ｉ〉１に対して）の場合えている）の式を値形式（“′”がない）に変換する。
最も高い構造のみが ′を除去される。
ｅｖａｌ−＊＋、’ｔｙｐｅ（ａ） →ｔｙｐｅ（ａ）、ここでｔｙｐｅはｐａｒ （ｌｉｓｔ）からｕｎｉｆＹ（ｌｉｓｔ）に至る（ａｌｔ（ｌｉｓｔ）を除いて）上記リストについての式を表わす要素Ｓを含み、その要素Ｓは上記記憶セルの異なった記憶セルに属する記憶フィールドに記憶されている可能性を有し、その記憶セルは種々の範囲に配列され、全ての識別子Ｓが同じビヘービアを示す各範囲内にある。
Ｄｉｓｃｒ ｐｕｌｓｅｓｎが整数である式ｄｉｓｃｒ （ｎ）はｎ個の原子的ビヘービアを有する並列ビヘービアを示す。ｎが整数である式ｐｕｌｓｅｓ（ｎ）はｎ個の原子的ビヘービアの時間的連鎖を示す。
次のような書換え規則が用いられるべきである。
拡張構文を用いることができる方法を実証するために、同じボートでの代替的な読み・書き用のプログラムをより簡単な形で与えることができる。始めに、個別の値ｌ。
２および３についての表記５ｑｕａｒ（ｓｑｒ）は次の短かいプログラムによって定義される。
１息（肛嘘（ａｑｒ）虱以ｎ瞼ム（１１３Ｌ！嘘包（４２）−嘘包（９３］ ］（オブジェクト記憶１の閉包の木に記憶されている）。
”マシンビヘービア”は唯一のｓｅｑとして書くことができる。
！４１；！（”””９（” ”）”””；（” 鮎吃匠（ｓｙｍｂ（ｓｑｒ） ”）（ｄｕｒｉｎｇ（ｉｓ ｘ）ｄｕｒｉｎｇ（Ｉｓ 藝躯衣（８ｙｍｂ（８ｑｒ） り 、 、 、 ）このｓｅｑ動作は実行中に上記ａｌｔ動作に書換えられる。
こめプログラムでさえ入力データと同じ長さである。これを洗練された態様で扱う方法は、い（つかの関数および標準的な代替手段をハードウェアにおいて、または問題のプログラムとともにロードされたソフトウェアとして備えることである。
例は乗算（Ｘ）で、この標準的な動作の助けを借りて値ａの二乗が簡単なプログラムとして書くことができる。
ｕｎｉｆｙ（ｓｙｏ＋ｂ（ｓｑｒ） ｌａｍｂｄａ（ｓｙｍｂ（ａ） ａｐｐｌｙ（ｚ ｐａｒ（ｓｙｍｂ（ａ）ｓｙｍｂ（ａ）））））このプログラムはハードウェアによって定義された全ての数を二乗する。
リダクション規則に従った書換えの間に上記大きな１見構成に展開される小さな回帰的プログラムを書くために上記規則を用いてもよい。ハードウェアは不必要な展開は省略されるようになっている。これは同時係属出願ＰＣＴ／ＳＥ ９１１００５１４に記載された形式の１ コアセルを用いることによって行なうのがよい。
記載された書換え規則を実行する機会を育し、ビヘービアの統一化を用いることによる宣言的方法を伴なう計算装置のビヘービアは明示的に特定する経過時間順序によって特定される。時間的記述はいくぶん記号言語のようだ。
プログラムをより読みやすくすること抽象構文は極めて簡単である。しかし残念なからこれで特に読み易くなるわけではない。プログラムを読み易くするために、より複雑な構文が導入される（人間はあまりにも低い複雑さを欲している訳ではないから）。
この変換は多くの方法で行なうことができる。しかし、文字かつ図示的な形式をもつのが自然である。
ａｕｌｔハードウェアが、ある値が正しくないことを、たとえば、計算値のパリティピットその他をチェックすることによって検出する時、誤り指示が与えられる。その場合、式ｂａｃｋｕｐが用いられる。
このような要素がそこにない場合、ｂａｃｈｕｐはｎｏｔｈｉｎｇ（無）となる。
ｂａｃｋｕｐに対する書換え規則は、−曲四□ −＞ｆａｕｌｔ−儲四（ｆａｕｌｔｌ −−−ｆａｕｌｔ、） −＞ｆａｕｌｔ雇ハ凹（ｆａｕｌｔｌ−−−ｆａｕｌｔ ｋ−１ｅｋ””ｎ） −＞ｅｋ全ての規則に関しても、これらの規則か能動記憶ｌ。
３と中央制御装置１１ＣＵの協同として組込まれる。
種々の言語表示上述したところから明らかなように、Ｈ言語はいくつかの表示を有している。−集合の表示が用いられる抽象言語であるコアＨａ ｋ ａをＨ言語は存している。主な言語表示は次のとおりである。
Ｈ１５８・・・この言語表示は正式な定義外で利用できる最も基本的なものである。これは完全に宣言的である。しかし、ユーザが読むことの可能な構文を育しない。
ＨＩ ａ ｓ ｌ ｌ・・・この言語表示は、計算装置におけるハードウェア誤りを形成する構成によって拡大されたＨ ａ ｂ ａである。この言語表示は宣言的でない。
その代わりに、結果は確率的な値であるこの表示は他の残りの全ての言語表示が基礎とする根言語表示である。ユーザが可読の構文を有しない。
Ｈｓ ｍ ａ ｒ ・・・この言語表示は、整数かつ現実の演算に対しては確立されたセットで、かつ数値かつ構造の演算に対してはオペレータで増強されたＨ Ｔａｍ１１である。言語表示Ｈｗ ｓ ＊ ｒはユーザが可読の構文を育していない。この表示は、ユーザに見える抽象言語である。
Ｈａ ａ ｅ ｌ １・・・挿入構文を用いた最も一般的な式以外の全ての構文に対して通常のアスキー文字および接題辞表記を用いた言語表示である。
本発明は特定の実施例について説明したけれども、本発明の真の精神、ＩＸ［から逸脱することなく、種々の変更が可能であり、等漬物でその要素を置換ることが可能であるということが当業者に理解されるであろう。また、本発明の主たる教示内容から離れることなしに変形をなしてもよい。
ＦＩＧ２ ”ＦＩＧ、８Ａ全レジスタ ＦＩＧ、８ＢＩＩ＠レジスタ ＦＩＧ、８Ｃ単純Ｉまたは機械ｌ刺子 ルベルＩＩ ２Ｌ、ベル構造ＦＩＧ、 ６ＦＩＧ、７ＦＩＧ、１０ＢＦＩＧ、１０ＣＦＩＧ、１０ＤＦｌ（３，１０Ｅ Ｆｌ（３，１０Ｆし［［−ＦＩＧ、 １０ＧＦ旧１１ＢＦＩＧ １１ＣＦＩＧ、１１Ｄオブジエクト配憧へ／ｌうＦＩＧ、 １２ＡＦＩＧ、 １２Ｂ要 約 書本発明は、各々が動作の実行を生じさせることのできる情報を育する複数個の記憶セル手段（２）を含む能動記憶手段（ｃｕ、１）、前記能動記憶手段に接続された少なくとも１個のボート装置（４，５，６）および前記少なくとも１個のポート手段に接続された少なくとも１個の環境手段（７，８，９）を備えた計算装置。
国際調査報告ｌ”−−Ａ−−−に・ ＰＣＴ／ＳＥ ９１１００５１７Ｉ、ｌｋｒ＊ｍｒ−＾−１―、動ＰＣＴ／ＳＥ ９１１０Ｏ５１７