【０００１】[0001]
【産業上の利用分野】本発明は、薄膜基板のパターンカ
ット構造に係り、特にセラミック等の基板に各層毎にパ
ターンを有する多層の絶縁層が形成された薄膜基板を、
当該絶縁層の表面層に形成されたパターンを設計変更，
または修復等によってレーザ光を用いてカットする薄膜
基板のパターンカット構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern cut structure of a thin film substrate, and more particularly to a thin film substrate in which a multilayer insulating layer having a pattern for each layer is formed on a substrate such as ceramics.
Design change of the pattern formed on the surface layer of the insulating layer,
The present invention also relates to a pattern cut structure of a thin film substrate that is cut by using a laser beam for repair or the like.
【０００２】近年では、コンピュータの高速化に伴い、
これに使用する回路基板はますます高密度化となり基板
の材料もガラスエポキシやフェノール樹脂板からポリイ
ミド薄膜基板へと変わってきた。In recent years, as computers have become faster,
The circuit boards used for this are becoming more and more dense, and the board materials have changed from glass epoxy and phenol resin boards to polyimide thin film boards.
【０００３】一方、一旦形成された配線パターンを設計
変更または修復等の理由により、配線を変える必要が生
ずると、前のパターンをカットし、新たにワイヤ等で接
続することで新しいパターンを形成することが行われ
る。On the other hand, when it is necessary to change the wiring for a reason such as a design change or repair of the once formed wiring pattern, the previous pattern is cut and a new pattern is formed by newly connecting with a wire or the like. Is done.
【０００４】ガラスエポキシやフェノール樹脂板等は機
械的強度の強い基板でのパターンカットは、ドリルやカ
ットナイフのような機械的切断が容易であったが、薄膜
基板に使用されているポリイミド薄膜基板はパターンが
形成されてきる部分が薄くて且つ柔らかいため機械的切
断方法は使用することができない。Pattern cuts on substrates with strong mechanical strength, such as glass epoxy and phenol resin plates, were easy to cut mechanically with a drill or cut knife, but polyimide thin film substrates used as thin film substrates. Since the part where the pattern is formed is thin and soft, the mechanical cutting method cannot be used.
【０００５】このため、カットされるべき部分にレーザ
光を照射して、このレーザ光によってパターンをカット
することが行われている。For this reason, it is practiced to irradiate a portion to be cut with laser light and cut the pattern with this laser light.
【０００６】[0006]
【従来の技術】従来は図４に示すように、セラミック等
の基板４０の表面に各層毎にパターンニング（パターン
４５，４２）された絶縁層４１，４３が形成されてお
り、その絶縁層４１，４３のうち表面層４３に形成され
たハンダ４４を有するパターン４５をカットする必要が
生ずると、カット部分Ａにレーザ光を照射し、かかるカ
ット部分Ａをカットしていた。2. Description of the Related Art Conventionally, as shown in FIG. 4, insulating layers 41 and 43 which are patterned (patterns 45 and 42) for each layer are formed on the surface of a substrate 40 made of ceramic or the like. , 43, the pattern 45 having the solder 44 formed on the surface layer 43 needs to be cut, the cut portion A is irradiated with laser light to cut the cut portion A.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来で
はカット部分Ａをカットする際、その下層になんら加工
処理を施していなかったためと、レーザ光のエネルギ量
を適宜調整することが困難であることから、図５に示す
ように、レーザ光のエネルギ量が大きい場合は、下層に
形成されたパターンおよび下層までもカットしてしまう
恐れがある（図５Ｃで示す）。However, when the cut portion A is cut in the prior art, no processing is applied to the underlying layer, and it is difficult to appropriately adjust the energy amount of the laser light. As shown in FIG. 5, when the amount of energy of laser light is large, the pattern formed in the lower layer and even the lower layer may be cut (shown in FIG. 5C).
【０００８】逆にあまりにもエネルギ量が小さいと、カ
ットの対象となるパターンを完全にカットすることがで
きなくなり、配線異常を起こす恐れがある（図５Ｂで示
す）。On the other hand, if the amount of energy is too small, the pattern to be cut cannot be completely cut, and there is a risk of wiring abnormality (shown in FIG. 5B).
【０００９】従って、本発明は、基板の表面にパターン
ニングされた絶縁層が形成された薄膜基板のパターンを
カットする場合、レーザ光のエネルギ量に左右されるこ
となくパターンカットが行われるようにすることを目的
とするものである。Therefore, according to the present invention, when the pattern of the thin film substrate having the patterned insulating layer formed on the surface of the substrate is cut, the pattern cutting is performed without being influenced by the energy amount of the laser beam. The purpose is to do.
【００１０】[0010]
【課題を解決するための手段】上記目的は、その表面に
多層の絶縁層２を有し、該絶縁層２の表面に形成された
パターン１０を必要に応じてレーザ光にてカットする薄
膜基板のパターンカット構造において、前記パターン１
０が形成された層Ｌ３の下層Ｌ２に、当該パターン１０
の形成位置に対応してレーザ光の反射率の高い、または
吸収率の高いダミーパターン４を形成したことを特徴と
する薄膜基板のパターンカット構造、によって達成する
ことができる。The above object is to provide a thin film substrate having a multi-layered insulating layer 2 on its surface and cutting a pattern 10 formed on the surface of the insulating layer 2 with laser light as necessary. In the pattern cut structure of
The pattern 10 is formed on the lower layer L2 of the layer L3 in which 0 is formed.
The pattern cut structure of the thin film substrate is characterized in that the dummy pattern 4 having a high reflectance or an absorptance of the laser beam is formed corresponding to the formation position.
【００１１】[0011]
【作用】即ち、本発明によればカット対象となるパター
ンの下層の対応する位置にレーザ光の反射率の高いまた
は吸収率の高いダミーパターンを形成するようにしてい
るため、レーザ光のエネルギ量が多少大きくとも、この
ダミーパターンにそれ以上レーザ光がパ下層パターンお
よび下層の絶縁層をカットするようなことがなくなる。That is, according to the present invention, since a dummy pattern having a high reflectance or an absorptance of the laser beam is formed at a corresponding position in the lower layer of the pattern to be cut, the energy amount of the laser beam is increased. However, the laser light will not further cut the dummy pattern to the lower layer pattern and the lower insulating layer.
【００１２】[0012]
【実施例】以下、本発明の望ましい実施例を図面を用い
て説明する。図１は、本発明の実施例を示す図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of the present invention.
【００１３】図２は、本発明の作用を示す図である。図
３は本発明の他の実施例を示す図である。尚、図１乃至
図３において同一符号を付したものは同一対象物をそれ
ぞれ示すものである。FIG. 2 is a diagram showing the operation of the present invention. FIG. 3 is a diagram showing another embodiment of the present invention. The same reference numerals in FIGS. 1 to 3 denote the same objects.
【００１４】図１に示すように、セラミック等の基板の
表面に、各層毎にパターンニングされた絶縁層２が形成
され薄膜基板が形成されており、この絶縁層２には、第
１層Ｌ１には内層パターン３が、第２層Ｌ２にはレーザ
光を反射または吸収するダミーパターンが部分的に、そ
して、第３層（表面層）Ｌ３には、パッド５およびその
パッド５と接続されるパターン１０がそれぞれ形成され
ている。パッド５上には、図示しない入出力端子を接続
するハンダ７が塗布されている。As shown in FIG. 1, a thin film substrate is formed by forming an insulating layer 2 patterned for each layer on the surface of a substrate such as ceramics. The insulating layer 2 has a first layer L1. Is partially connected to the inner layer pattern 3, the second layer L2 is partially connected to a dummy pattern for reflecting or absorbing laser light, and the third layer (surface layer) L3 is connected to the pad 5 and the pad 5 thereof. Each pattern 10 is formed. Solder 7 for connecting input / output terminals (not shown) is applied onto the pad 5.
【００１５】尚、図示はしていないが、第３層Ｌ３に形
成されたパッド５，パターン１０および第１層Ｌ１に形
成された内層パターン３は、基板内の配線とビア等によ
って接続されている。Although not shown, the pad 5, pattern 10 formed on the third layer L3 and the inner layer pattern 3 formed on the first layer L1 are connected to the wiring in the substrate by a via or the like. There is.
【００１６】今、第３層Ｌ３のパターンに変更が生じ、
パターンカットする必要が生ずると、レーザ光によって
図１のカット部６（斜線部分）をカットする。この時カ
ットされるパターン１０（カット部６）の下層（Ｌ２）
には、少なくともそのカットされる部分にダミーパター
ン４が形成されており、このダミーパターン４によって
それ以上レーザ光のエネルギが内層パターン３および第
１層Ｌ１には達することがない（図２の符号８を参
照）。Now, a change occurs in the pattern of the third layer L3,
When it becomes necessary to perform pattern cutting, the cutting portion 6 (hatched portion) in FIG. 1 is cut by laser light. Lower layer (L2) of the pattern 10 (cut portion 6) to be cut at this time
Has a dummy pattern 4 formed at least in its cut portion, and the dummy pattern 4 prevents the energy of the laser light from reaching the inner layer pattern 3 and the first layer L1 any more (reference numeral in FIG. 2). 8).
【００１７】このようにダミーパターン４を設けること
で、これまではカットの際のレーザ光が必要以上に達さ
ないようにコントロールする必要があったが、エネルギ
ーコントロールをラフすにすることができる。By providing the dummy pattern 4 in this way, it has been necessary to control the laser light during cutting so that it does not reach more than necessary, but the energy control can be roughened. ..
【００１８】尚、上記ダミーパターンは部分的なパター
ンにて構成される他、第２層Ｌ２の全体にベタ層にて形
成してもよい。特には図３に示すように、絶縁層２内に
はグランド（ＧＮＤ）層またはシグナル層９が必ず設け
られていおり、且つこのグランド（ＧＮＤ）層またはシ
グナル層９は層全体にベタ印刷にて構成されるものであ
るため、このグランド（ＧＮＤ）層またはシグナル層９
をダミーパターンとするのも有効である。尚、グランド
（ＧＮＤ）層またはシグナル層９をダミーパターンとし
ても、層間を接続するためのビア等を設ければ特に問題
はない。The dummy pattern may be a partial pattern or may be a solid layer over the entire second layer L2. In particular, as shown in FIG. 3, a ground (GND) layer or a signal layer 9 is always provided in the insulating layer 2, and the ground (GND) layer or the signal layer 9 is solid-printed on the entire layer. Since it is configured, this ground (GND) layer or signal layer 9
Is also effective as a dummy pattern. Even if the ground (GND) layer or the signal layer 9 is used as a dummy pattern, there is no particular problem as long as a via or the like for connecting the layers is provided.
【００１９】[0019]
【発明の効果】以上説明したように本発明によれば、薄
膜基板のパターンカットを高品質で実現することがで
き、発明に寄与するところが大きい。As described above, according to the present invention, the pattern cutting of the thin film substrate can be realized with high quality, which greatly contributes to the invention.
【図１】本発明の実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図２】本発明の作用を示す図である。FIG. 2 is a diagram showing an operation of the present invention.
【図３】本発明の他の実施例を示す図である。FIG. 3 is a diagram showing another embodiment of the present invention.
【図４】従来例を示す図である。FIG. 4 is a diagram showing a conventional example.
【図５】課題を示す図である。FIG. 5 is a diagram showing a problem.
１ 薄膜基板， ２ 絶縁層， ３ 内層パターン， ４ ダミーパターン， ５ パッド， ６ カット部， ９ グランド（ＧＮＤ）層またはシグナル層， 1 thin film substrate, 2 insulating layer, 3 inner layer pattern, 4 dummy pattern, 5 pads, 6 cut parts, 9 ground (GND) layer or signal layer,
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039293AJPH05235556A (en) | 1992-02-26 | 1992-02-26 | Pattern cut structure of thin film substrate |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039293AJPH05235556A (en) | 1992-02-26 | 1992-02-26 | Pattern cut structure of thin film substrate |
| Publication Number | Publication Date |
|---|---|
| JPH05235556Atrue JPH05235556A (en) | 1993-09-10 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039293AWithdrawnJPH05235556A (en) | 1992-02-26 | 1992-02-26 | Pattern cut structure of thin film substrate |
| Country | Link |
|---|---|
| JP (1) | JPH05235556A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123902A (en)* | 2005-10-28 | 2007-05-17 | Samsung Electro Mech Co Ltd | Method of manufacturing rigid flexible printed circuit board |
| WO2010078611A1 (en) | 2009-01-09 | 2010-07-15 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Printed circuit board element having at least one laser beam stop element and method for producing a printed circuit board element |
| CN111061102A (en)* | 2019-12-17 | 2020-04-24 | Tcl华星光电技术有限公司 | Array substrate and display panel |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123902A (en)* | 2005-10-28 | 2007-05-17 | Samsung Electro Mech Co Ltd | Method of manufacturing rigid flexible printed circuit board |
| WO2010078611A1 (en) | 2009-01-09 | 2010-07-15 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Printed circuit board element having at least one laser beam stop element and method for producing a printed circuit board element |
| CN111061102A (en)* | 2019-12-17 | 2020-04-24 | Tcl华星光电技术有限公司 | Array substrate and display panel |
| CN111061102B (en)* | 2019-12-17 | 2022-12-23 | Tcl华星光电技术有限公司 | Array substrate and display panel |
| Publication | Publication Date | Title |
|---|---|---|
| US5378313A (en) | Hybrid circuits and a method of manufacture | |
| US4622058A (en) | Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate | |
| JP3407274B2 (en) | Improved polytetrafluoroethylene thin film chip carrier | |
| KR100213955B1 (en) | Organic chip carriers for wire bond-type chips | |
| JPH0213949B2 (en) | ||
| EP0483979B1 (en) | Method for producing printed circuit boards | |
| JPS60148188A (en) | Method of forming contact on flexible board part | |
| JPH05235556A (en) | Pattern cut structure of thin film substrate | |
| JP3370393B2 (en) | Printed circuit board | |
| JPH0710029B2 (en) | Method for manufacturing laminated circuit board | |
| JP2539287B2 (en) | Manufacturing method of circuit board with circuit component mounting terminals | |
| JP2685443B2 (en) | Processing method of printed circuit board | |
| JP2787640B2 (en) | Conductor cutting method for printed wiring boards | |
| JP2713282B2 (en) | Manufacturing method of printed wiring board | |
| KR100305570B1 (en) | A printed circuit board and a method of manufacturing there of | |
| JPH11298144A (en) | Manufacture of multilayered printed wiring board | |
| JPH1117315A (en) | Manufacture of flexible circuit board | |
| JP3136682B2 (en) | Method for manufacturing multilayer wiring board | |
| JPH0487391A (en) | Thin film circuit board and its manufacturing method | |
| JPS5818950A (en) | Multilayer wiring substrate | |
| JPH0734445B2 (en) | Method of manufacturing flexible circuit board for mounting IC | |
| JPH11126975A (en) | Multilayered printed board and its manufacture | |
| JPH0548269A (en) | Manufacture of multilayer circuit board | |
| JPH05327186A (en) | Method for cutting pattern | |
| JP2001313466A (en) | Method of manufacturing laminate ceramic electronic component |
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination | Free format text:JAPANESE INTERMEDIATE CODE: A300 Effective date:19990518 |