【０００１】0001
【産業上の利用分野】本発明は、高信頼性の配線を形成
する半導体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device forming highly reliable wiring and a method of manufacturing the same.
【０００２】0002
【従来の技術】近年、半導体集積回路が微細化するにつ
れて、層間絶縁膜中に含まれる不純物が配線やシリコン
基板に及ぼす影響も無視できなくなってきている。従っ
て、配線を形成する際に、層間絶縁膜中に含まれる不純
物が配線やシリコン基板に影響を与えないような半導体
装置の製造方法が切望されている。2. Description of the Related Art In recent years, as semiconductor integrated circuits have become smaller, the influence of impurities contained in interlayer insulating films on wiring and silicon substrates cannot be ignored. Therefore, there is a strong need for a method of manufacturing a semiconductor device in which impurities contained in an interlayer insulating film do not affect the wiring or the silicon substrate when wiring is formed.
【０００３】図２（ａ）〜（ｆ）は従来の半導体装置の
製造方法の工程断面図を示すものである。まず図２（ａ
）に示すようにシリコン基板１上に酸化シリコン膜２、
窒化シリコン膜３、ボロンおよび燐あるいはその一方を
含む酸化シリコン膜４をこの順に成長させて、熱処理を
行い、図２（ｂ），（ｃ）に示すようにフォトレジスト
パターン５を介してコンタクトホールを形成する。次に、フォトレジストパターン５を除去後、図２（ｄ）
〜（ｆ）に示すようにアルミニウム合金膜６を蒸着し、
フォトレジストパターン７を介してこのアルミニウム合
金膜６をドライエッチングして配線を形成するものであ
り、層間絶縁膜を構成するボロンおよび燐あるいはその
一方を含む酸化シリコン膜４と配線を構成するアルミニ
ウム合金膜６は直接接触していた。FIGS. 2A to 2F are cross-sectional views showing steps in a conventional method for manufacturing a semiconductor device. First, Figure 2 (a
), a silicon oxide film 2,
A silicon nitride film 3 and a silicon oxide film 4 containing boron and/or phosphorus are grown in this order, heat treated, and a contact hole is formed through a photoresist pattern 5 as shown in FIGS. 2(b) and 2(c). form. Next, after removing the photoresist pattern 5, as shown in FIG.
As shown in ~(f), an aluminum alloy film 6 is deposited,
Wiring is formed by dry etching this aluminum alloy film 6 through a photoresist pattern 7, and the silicon oxide film 4 containing boron and/or phosphorus forming an interlayer insulating film and the aluminum alloy forming the wiring. Membrane 6 was in direct contact.
【０００４】0004
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置の製造方法においては、ボロン
および燐あるいはその一方を含む酸化シリコン膜４に含
まれる不純物が、アルミニウム合金膜６に拡散し、アル
ミニウム合金膜６のボイドを引き起こしたり、またこの
アルミニウム合金膜６を通してシリコン基板１中に拡散
してトランジスタの特性を変動させるという課題があっ
た。However, in the conventional semiconductor device manufacturing method as described above, impurities contained in the silicon oxide film 4 containing boron and/or phosphorus diffuse into the aluminum alloy film 6. However, there are problems in that it causes voids in the aluminum alloy film 6 and also diffuses into the silicon substrate 1 through the aluminum alloy film 6, causing variations in the characteristics of the transistor.
【０００５】本発明は、上記従来の課題を解決しようと
するもので、ボロンおよび燐あるいはその一方を含む酸
化シリコン膜４に含まれる不純物が、アルミニウム合金
膜６に拡散することを抑えることができる優れた半導体
装置およびその製造方法を提供することを目的としてい
る。The present invention is an attempt to solve the above-mentioned conventional problems, and is capable of suppressing impurities contained in the silicon oxide film 4 containing boron and/or phosphorus from diffusing into the aluminum alloy film 6. The purpose is to provide an excellent semiconductor device and its manufacturing method.
【０００６】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、第１酸化シリコン膜、第１窒
化シリコン膜、ボロンおよび燐のうち少なくとも一つを
含む酸化シリコン膜および第２窒化シリコン膜、ボロン
および燐のうち少なくとも一つを含む酸化シリコン膜お
よび第２窒化シリコン膜の４層の層間絶縁膜構成よりな
る半導体装置とその層間絶縁膜に形成したコンタクトホ
ールと、そのコンタクトホール側壁に形成された第３窒
化シリコン膜および第２酸化シリコン膜からなる側壁絶
縁膜と、前述の層間絶縁膜上に形成され前述のコンタク
トホールを介して半導体基板表面に接続された配線とを
有する構成の半導体装置等よりなる。Means for Solving the Problems In order to achieve this object, a semiconductor device of the present invention includes a first silicon oxide film, a first silicon nitride film, a silicon oxide film containing at least one of boron and phosphorus, and a first silicon oxide film containing at least one of boron and phosphorus. A semiconductor device having a four-layer interlayer insulating film structure including a second silicon nitride film, a silicon oxide film containing at least one of boron and phosphorus, and a second silicon nitride film, a contact hole formed in the interlayer insulating film, and the contact. A side wall insulating film made of a third silicon nitride film and a second silicon oxide film formed on the side wall of the hole, and a wiring formed on the above-mentioned interlayer insulating film and connected to the surface of the semiconductor substrate through the above-mentioned contact hole. It consists of a semiconductor device, etc. having a configuration as follows.
【０００７】[0007]
【作用】この構成によって、ボロンおよび燐のうち少な
くとも一つを含む酸化シリコン膜上部は第２窒化シリコ
ン膜で覆われ、またコンタクトホールの側壁は第３窒化
シリコン膜と第２酸化シリコン膜からなる側壁絶縁膜で
覆われているために、ボロンおよび燐のうち少なくとも
一つを含む酸化シリコン膜中に含まれる不純物が、アル
ミニウム合金膜あるいはシリコン基板へ拡散することを
抑えることが可能となる。[Operation] With this configuration, the upper part of the silicon oxide film containing at least one of boron and phosphorus is covered with the second silicon nitride film, and the sidewall of the contact hole is made of the third silicon nitride film and the second silicon oxide film. Being covered with the sidewall insulating film makes it possible to suppress impurities contained in the silicon oxide film containing at least one of boron and phosphorus from diffusing into the aluminum alloy film or the silicon substrate.
【０００８】[0008]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１（ａ）〜（ｉ）は、本発明の
一実施例における半導体装置の製造方法の断面図を示す
ものである。まず図１（ａ）に示すようにトランジスタ
等がすでに形成されたシリコン基板８上に膜厚５〜３０
ｎｍの第１酸化シリコン膜、膜厚１０〜６０ｎｍの第１
窒化シリコン膜１０、膜厚４００〜１，０００ｎｍのボ
ロン及び燐あるいはその一方を含む酸化シリコン膜１１
をこの順に成長させた後に、８００〜９５０℃で熱処理
を行う。続いて図１（ｂ）に示すように第２窒化シリコ
ン膜１２を成長させて、上記の４層から構成される層間
絶縁膜を形成し、図１（Ｃ）に示すフォトレジストパタ
ーン１３を介して、弗素系ガスにより４層から構成され
る層間絶縁膜をドライエッチングして、図１（ｄ）に示
すようにコンタクトホールを形成する。次に図１（ｅ）
に示すように、膜厚５０〜１００ｎｍの第３窒化シリコ
ン膜１４、膜厚５０〜２００ｎｍの第２酸化シリコン膜
１５をこの順に成長させて、弗素系ガスを用いてコンタ
クトホール底部の第３窒化シリコン膜１４と第２酸化シ
リコン膜１５がエッチングされてシリコン基板８が露出
するまで異方性ドライエッチングを行い、図１（ｆ）に
示すような、コンタクトホールの側壁に第３窒化シリコ
ン膜１４と第２酸化シリコン膜１５からなる側壁絶縁膜
を形成し、図１（ｇ）〜（ｉ）に示すように膜厚６００
〜１，０００ｎｍのアルミニウム合金膜１６を蒸着し、
フォトレジストパターン１７を介してアルミニウム合金
膜１６を塩素および臭素系ガスを用いてドライエッチン
グして配線を形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIGS. 1A to 1I show cross-sectional views of a method for manufacturing a semiconductor device according to an embodiment of the present invention. First, as shown in FIG. 1(a), a film with a thickness of 5 to 30 mm is coated on a silicon substrate 8 on which transistors and the like have already been formed.
first silicon oxide film with a thickness of 10 to 60 nm;
a silicon nitride film 10; a silicon oxide film 11 containing boron and/or phosphorus with a film thickness of 400 to 1,000 nm;
After growing in this order, heat treatment is performed at 800 to 950°C. Subsequently, as shown in FIG. 1(b), a second silicon nitride film 12 is grown to form an interlayer insulating film composed of the four layers described above, and a second silicon nitride film 12 is grown through a photoresist pattern 13 as shown in FIG. 1(c). Then, the interlayer insulating film composed of four layers is dry-etched using a fluorine-based gas to form a contact hole as shown in FIG. 1(d). Next, Figure 1(e)
As shown in the figure, a third silicon nitride film 14 with a thickness of 50 to 100 nm and a second silicon oxide film 15 with a thickness of 50 to 200 nm are grown in this order, and a third nitride film at the bottom of the contact hole is grown using a fluorine-based gas. Anisotropic dry etching is performed until the silicon film 14 and the second silicon oxide film 15 are etched and the silicon substrate 8 is exposed, and a third silicon nitride film 14 is formed on the side wall of the contact hole as shown in FIG. 1(f). A sidewall insulating film consisting of a second silicon oxide film 15 is formed to have a film thickness of 600 mm as shown in FIGS. 1(g) to 1(i).
Depositing an aluminum alloy film 16 of ~1,000 nm,
Wiring is formed by dry etching the aluminum alloy film 16 through the photoresist pattern 17 using chlorine and bromine gas.
【０００９】以上のように本実施例によれば、ボロンお
よび燐あるいはその一方を含む酸化シリコン膜１１上部
は第２窒化シリコン膜１２で覆われ、またコンタクトホ
ールの側壁は第３窒化シリコン膜１４と第２酸化シリコ
ン膜１５からなる側壁絶縁膜で覆われているために、ボ
ロンおよび燐あるいはその一方を含む酸化シリコン膜１
１中に含まれる不純物が、アルミニウム合金膜１６ある
いはシリコン基板８へ拡散することを抑えることができ
、これによりアルミニウム合金膜１６のボイドやシリコ
ン基板８に形成されたトランジスタへの影響を抑えるこ
とができる。As described above, according to this embodiment, the upper part of the silicon oxide film 11 containing boron and/or phosphorus is covered with the second silicon nitride film 12, and the side wall of the contact hole is covered with the third silicon nitride film 14. Since the silicon oxide film 1 containing boron and/or phosphorus is covered with the sidewall insulating film made of the second silicon oxide film 15
1 can be suppressed from diffusing into the aluminum alloy film 16 or the silicon substrate 8, thereby suppressing the effect on voids in the aluminum alloy film 16 and the transistors formed on the silicon substrate 8. can.
【００１０】なお、上記実施例では配線はアルミニウム
合金膜の一層から構成されるとしたが、バリアメタル合
金とアルミニウム合金から構成される配線を適用しても
よい。[0010] In the above embodiment, the wiring is made up of a single layer of an aluminum alloy film, but wiring made of a barrier metal alloy and an aluminum alloy may also be used.
【００１１】またアルミニウム合金膜以外の配線でもよ
い。[0011] Also, wiring other than an aluminum alloy film may be used.
【００１２】0012
【発明の効果】以上のように本発明は第１酸化シリコン
膜、第１窒化シリコン膜、ボロンおよび燐のうち少なく
とも一つを含む酸化シリコン膜、第２窒化シリコン膜の
４層から構成される層間絶縁膜と、その層間絶縁膜に形
成されたコンタクトホールと、そのコンタクトホールの
側壁に形成された第３窒化シリコン膜と第２酸化シリコ
ン膜からなる側壁絶縁膜と、コンタクトホールを介して
半導体基板表面に接続して形成されたアルミニウム合金
膜等の配線とを有する構成であるのでボロンおよび燐の
うち少なくとも一つを含む酸化シリコン膜中に含まれる
不純物が、アルミニウム合金膜等あるいはシリコン基板
へ拡散することを抑えることができ、これによりアルミ
ニウム合金膜等のボイドやシリコン基板に形成されたト
ランジスタへの影響を抑えることができる優れた半導体
装置およびその製造方法を提供できる。As described above, the present invention is composed of four layers: a first silicon oxide film, a first silicon nitride film, a silicon oxide film containing at least one of boron and phosphorus, and a second silicon nitride film. An interlayer insulating film, a contact hole formed in the interlayer insulating film, a sidewall insulating film made of a third silicon nitride film and a second silicon oxide film formed on the sidewall of the contact hole, and a semiconductor through the contact hole. Since the structure has a wiring such as an aluminum alloy film connected to the substrate surface, impurities contained in the silicon oxide film containing at least one of boron and phosphorus may be transferred to the aluminum alloy film or the silicon substrate. It is possible to provide an excellent semiconductor device and a method for manufacturing the same, which can suppress diffusion, thereby suppressing effects on voids in an aluminum alloy film, etc., and transistors formed on a silicon substrate.
【図１】本発明の一実施例における半導体装置の製造方
法の工程順の断面図FIG. 1 is a cross-sectional view of the process order of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図２】従来の半導体装置の製造方法の工程順の断面図
[Figure 2] Cross-sectional view of the process order of a conventional semiconductor device manufacturing method
８ シリコン基板（半導体基板）９ 第１
酸化シリコン膜１０ 第１窒化シリコン膜１１ ボロンおよび燐のうち少なくとも一つを含む酸
化シリコン膜１２ 第２窒化シリコン膜１３ フォトレジストパターン１４ 第３窒化シリコン膜１５ 第２酸化シリコン膜１６ アルミニウム合金膜（配線）１７ フォトレジストパターン8 Silicon substrate (semiconductor substrate) 9 1st
Silicon oxide film 10 First silicon nitride film 11 Silicon oxide film 12 containing at least one of boron and phosphorus Second silicon nitride film 13 Photoresist pattern 14 Third silicon nitride film 15 Second silicon oxide film 16 Aluminum alloy film ( Wiring) 17 Photoresist pattern
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091491AJPH04356944A (en) | 1991-04-03 | 1991-04-03 | Semiconductor device and its manufacture |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091491AJPH04356944A (en) | 1991-04-03 | 1991-04-03 | Semiconductor device and its manufacture |
| Publication Number | Publication Date |
|---|---|
| JPH04356944Atrue JPH04356944A (en) | 1992-12-10 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7091491APendingJPH04356944A (en) | 1991-04-03 | 1991-04-03 | Semiconductor device and its manufacture |
| Country | Link |
|---|---|
| JP (1) | JPH04356944A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158765A (en)* | 2015-04-24 | 2016-11-23 | 旺宏电子股份有限公司 | Semiconductor device and method for manufacturing the same |
| US10607848B2 (en) | 2015-05-08 | 2020-03-31 | Macronix International Co., Ltd. | Method of fabricating semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236317A (en)* | 1987-03-25 | 1988-10-03 | Toshiba Corp | Manufacturing method of semiconductor device |
| JPS6482653A (en)* | 1987-09-25 | 1989-03-28 | Nec Corp | Semiconductor integrated circuit |
| JPH01122139A (en)* | 1987-11-05 | 1989-05-15 | Fujitsu Ltd | Semiconductor device |
| JPH0225026A (en)* | 1988-06-06 | 1990-01-26 | Philips Gloeilampenfab:Nv | Manufacture of semiconductor device |
| JPH02239625A (en)* | 1989-03-13 | 1990-09-21 | Sharp Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236317A (en)* | 1987-03-25 | 1988-10-03 | Toshiba Corp | Manufacturing method of semiconductor device |
| JPS6482653A (en)* | 1987-09-25 | 1989-03-28 | Nec Corp | Semiconductor integrated circuit |
| JPH01122139A (en)* | 1987-11-05 | 1989-05-15 | Fujitsu Ltd | Semiconductor device |
| JPH0225026A (en)* | 1988-06-06 | 1990-01-26 | Philips Gloeilampenfab:Nv | Manufacture of semiconductor device |
| JPH02239625A (en)* | 1989-03-13 | 1990-09-21 | Sharp Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158765A (en)* | 2015-04-24 | 2016-11-23 | 旺宏电子股份有限公司 | Semiconductor device and method for manufacturing the same |
| US10607848B2 (en) | 2015-05-08 | 2020-03-31 | Macronix International Co., Ltd. | Method of fabricating semiconductor device |
| Publication | Publication Date | Title |
|---|---|---|
| US4966870A (en) | Method for making borderless contacts | |
| US5110712A (en) | Incorporation of dielectric layers in a semiconductor | |
| US5256564A (en) | Method for manufacturing semiconductor device having a contact structure | |
| JP2896072B2 (en) | Method for forming field oxide film of semiconductor device | |
| EP0296707A1 (en) | Incorporation of dielectric layers in a semiconductor | |
| JPH04356944A (en) | Semiconductor device and its manufacture | |
| JP2702010B2 (en) | Method for manufacturing semiconductor device | |
| JP2545450B2 (en) | Method for manufacturing semiconductor device | |
| JPH05226333A (en) | Manufacture of semiconductor device | |
| JPH0570301B2 (en) | ||
| KR100338091B1 (en) | Semiconductor device manufacturing method | |
| JPH0313745B2 (en) | ||
| JPS62216343A (en) | Manufacturing method of semiconductor device | |
| KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| JPH02156537A (en) | Manufacturing method of semiconductor device | |
| JPS6265426A (en) | Method of making grooves or holes in semiconductors | |
| JPH04326553A (en) | Manufacture of semiconductor device | |
| JPS63170922A (en) | Wiring method | |
| JPH03248533A (en) | Semiconductor integrated circuit device | |
| JPH05152444A (en) | Manufacture of semiconductor device | |
| JPS6358373B2 (en) | ||
| JPS61216344A (en) | Manufacture of semiconductor device | |
| JPH0287621A (en) | Manufacture of semiconductor device | |
| JPH0621095A (en) | Manufacture of semiconductor device | |
| JPS59211249A (en) | Wirings forming method |