【発明の詳細な説明】アナログ−デジタルデータ記憶システム発明の分野本発明は通信システムに関し、より特定的に成る速度でのアナログ信号の伝送、デジタル記憶のために伝送されたアナログ信号をデジタルに変換、ならびに伝送されたデータを異なるスピードでプレイバックするために検索およびこのような信号をアナログフォーマットに再変換するためのシステムに関する。[Detailed description of the invention]Analog-Digital Data Storage System Field of InventionThe present invention relates to a communication system, and more particularly to the transmission of analog signals at speeds comprising;Converts and transmits analog signals to digital for digital storageSearch and use suchRelating to a system for reconverting signals to analog format.
発明の背景先行技術は多様な種類のベージングシステムおよび電波動作されたシステムで充満しており、そこではメツセージは何らかの理由によって直接接触することができない個人に対して残すことができる。たとえば、多くのベージングシステムは大型の複雑な中央処理機能で動作し、そこでメツセージは待ち行列にされて、普通はデジタルの形で加入者のアドレスコードとともに加入者に伝送される。サービスに対する加入者は、ベージングユニットに対するアドレスコードが先行するメツセージを受取ることによって活性化するように予めプログラムされているベージングユニットを持つ。ページャは加入者にメツセージが受取られてその人のためにストアされていることを知らせるために可聴音を発する。メツセージはページャメモリに入れられて、メツセージは普通はＬＥＤまたはＬＣＤディスプレイ画面でディスプレイメツセージの形で引出される。このようなシステムは有効でありデジタルメツセージを送るのに非常に少ない伝送時間（ａｉｒ ｔｉｍｅ）を必要とするが、伝送されるメツセージは必ず制限された持続期間があり、一般に加入者が最寄の電話に行ってメツセージ発信者を呼出す必要があるタイプである。さらに、伝送されるメツセージが厳密に数字、すなわち電話番号およびその他同種のものでなければ、英数文字メツセージは伝送されるべきこの英数文字メツセージを入力するために特別な端末を必要とし、このタイプのベージングシステムは高価なコンピユータ化された中央メツセージ設備を必要とする。Background of the inventionThe prior art is replete with a wide variety of paging systems and radio-operated systems.where the message cannot be directly contacted for any reason.can be left for individuals who cannot afford it. For example, many paging systemsIt operates on a large, complex central processing facility where messages are queued and sent toThe message is transmitted to the subscriber in digital form together with the subscriber's address code. sirSubscribers to the service are preceded by an address code for the paging unit.A base that is pre-programmed to be activated by receiving a message.It has a managing unit. A pager is a pager that allows a subscriber to receive a message andIt emits an audible tone to let you know that it is being stored. The message isMessages are stored in the controller memory and are usually displayed on an LED or LCD display.It is pulled out in the form of a display message on the screen. Such a system is effectiveIt takes very little transmission time (air time) to send a digital message.), but the messages transmitted always have a limited duration and areA type that generally requires the subscriber to go to the nearest telephone and call the message sender.be. Furthermore, the messages being transmitted are strictly numeric, i.e. telephone numbers andAn alphanumeric message must be transmitted using this alphanumeric character, unless it is of the same type.This type of paging system requires a special terminal to enter the message.The system requires an expensive computerized central messaging facility.
予めプログラムされた受信器で受取られるアドレスコードが先行する音声メツセージを、アナログの形で伝送する送信器を使用する他のベージングシステムが利用可能である。メツセージは受信されると直ちに再生され、ユニットによっては、メツセージは再度再生のためにテープカセットに記録することができる。このタイプのページャは普通比較的扱いにくく、またテープレコーダの機械的部分を駆動させるために実質的に高い電力要求を必要とする。An audio message preceded by an address code received by a pre-programmed receiver.Other paging systems using transmitters that transmit the page in analog form can be used.Available for use. Messages are played as soon as they are received, and some units, the message can be recorded on a tape cassette for replay. thistype pagers are usually relatively cumbersome and require no mechanical parts of the tape recorder.Requires substantially higher power requirements to drive.
電話通信の分野において、呼出入にメツセージを流して呼出した相手方が電話に応答することができないことを知らせて、後でプレイバックするためにメツセージを記録するために、１つ以上のテープカセットが設けられている応答装置が利用可能である。応答装置は単線の使用で簡単に利用可能であり、その価格は徐々に高くなくなってきているが、このような装置は電話回路自身の一部として普通は利用可能ではなく、既存の応答装置のほとんどはかさばって実質的な量の卓上スペースを必要とする。さらに、応答装置は多重線業務電話および結合ライン記録で容易に利用可能ではない。In the field of telephone communications, a message is sent to the caller and the called party answers the phone.Let me know that you are unable to respond and send me a message to play back later.A response device equipped with one or more tape cassettes is used to record theAvailable for use. Transponders are readily available in single wire use and their prices are gradually decreasing.Although increasingly expensive, such devices are commonly used as part of the telephone circuit itself.is not available, and most of the existing response devices are bulky and require a substantial amount of desktopRequires space. In addition, answering equipment can be used for multiline business calls and combined line records.not readily available in the record.
メツセージサービスの別の形はいわゆる音声記憶検索システム（ＶＭＳ）であり、音声メツセージが中央メツセージ記憶設備に残されて、加入者は特定コードを使用して中央コンピュータのメモリをアクセスしてメツセージを引出すことができる。これらのシステムは、メツセージを処理およびストアするために中央システム設備で強力なコンピュータを必要とする点から動作するのが高価であり、さらに加入者はメツセージを受取るために電話を捜さなければならないので使用するのにも不便である。その上、受信人はうっかりしてメツセージをチニツクしないためにメツセージが折良く受取られないかもしれない。Another form of message service is the so-called voice storage and retrieval system (VMS)., a voice message is left in a central message storage facility and the subscriber enters a specific code.can be used to access central computer memory and retrieve messages.Wear. These systems rely on a central system to process and store messages.It is expensive to operate in that it requires powerful computers in system equipment, andFurthermore, subscribers have to search for their phones to receive messages, soIt is also inconvenient to move around. Moreover, the recipient may inadvertently tick the message.The message may not be received in a timely manner due to
警察および火災通信、緊急通信およびその他同種のもののような双方向（ｔｗｏ−ｗａｙ）無線通信の分野では、受信人は時に応じて移動ユニットから離れている場合、多くのシステムは手持ち受信器、すなわちウオーキートーキーの使用を採用し、これはオペレータがユニットから離れている間に入来メツセージを受取ることができるように移動受信器に当てられる。このような装置は高価であり、多くの場合、信頼性のある安価なメツセージ記憶システムが移動ユニットで利用可能であるのなら全く不必要である。two-way communications such as police and fire communications, emergency communications and the like;-way) In the field of wireless communications, the receiver is sometimes separated from the mobile unit.If theThis allows the operator to receive incoming messages while away from the unit.be applied to a mobile receiver so that it can be used. Such equipment is expensive;Reliable and inexpensive message storage systems are often available on mobile units.If it were possible, it would be completely unnecessary.
予め記録されたメツセージを伝送するために、またオペレータが移動ユニットにいないときに入来メツセージを記録するために、電話応答装置に類似したシステムも利用可能である。これらのシステムはかさばり、信頼性がなく、また無線通信との接続において柔軟性がないことがわかった。The operator also sends a message to the mobile unit to transmit a prerecorded message.A system similar to a telephone answering machine to record incoming messages when you are notAlso available. These systems are bulky, unreliable, and lack wireless communication.It was found that there was no flexibility in connecting with the network.
より高度なシステムがパーク（Ｂｕｒｋｅ）などの米国特許第４．４６８．８１３号、およびパークなどの米国特許第４，４９５，６４７号に公表されている。A more advanced system is described in U.S. Pat. No. 4.468.81 by Burke et al.No. 3, and US Pat. No. 4,495,647 to Park et al.
このシステムはベースユニットを必要とし、デジタルの形でコマンドプログラムパケットを移動ユニットに送り、これはメツセージをアナログの形で受取るようにコマンドプログラムに応答するようにプログラムされている。コマンドプログラムに応答して、移動ユニットは記憶のためにメツセージをデジタルの形に変換し、ベースユニットによってデジタルの形で送られる終了コマンドに応答して、移動ユニット記録システムは不活性にされる。移動ユニットでのオペレータは次にデジタルメツセージをアナログの形で再生することができる。前述の米国特許で開示されるシステムは、ベース送信器において高度なコード化システムを必要とし、コマンドプログラムパケットおよび終了コード信号を発生することができなければならない。さらに、ベース送信器はコマンドパケットを前述の特許で説明した形で伝送することができなければならない。移動ユニットはコマンドプログラムパケットを受取りおよびデコードし、自分のコマンドプログラムパケットを逆にベースユニットに伝送することができなければならない。このようなシステムに使われる移動ユニットは２つの別々の電源を必要とし、これはページャおよびその他同種のもののような携帯用手持ち受信器に対して適切でなくならせる。This system requires a base unit and a command program in digital form.sends the packet to the mobile unit, which receives the message in analog form.is programmed to respond to command programs. command progIn response to the ram, the mobile unit converts the message into digital form for storage.and in response to a termination command sent in digital form by the base unit.The mobile unit recording system is deactivated. Operators on mobile units:digital messages can be played back in analog form. The aforementioned U.S. patentThe system disclosed in requires a sophisticated coding system in the base transmitter.and can generate command program packets and exit code signals.There must be. Additionally, the base transmitter transmits command packets as described in the aforementioned patent.It must be possible to transmit the information in a clear manner. The mobile unit is Command Pro.Receives and decodes the program packet and generates its own command program packet.must be able to be transmitted reversely to the base unit. This kind of systemThe mobile unit used in the system requires two separate power supplies, whichmaking them unsuitable for portable hand-held receivers such as.
さらに、通信の分野、特に無線通信において、伝送時間は望ましくは最小に保たれる。無線通信において、利用できるチャンネルは混んでいるので、伝送時間に対してかなりの競合がある。このため、はとんどのベージングシステムは、デジタルフォーマットが伝送するのにより少ない時間を必要とするので、デジタルの形でメツセージの伝送にかかわる。しかし、受取られたメツセージは小さなＬＥＤおよびＬＣＤディスプレイ画面に表示される短い書込メツセージに限定され、またメツセージは加入者が電話まで行ってメツセージ発信者を呼出すことを必要とする種類のものに普通は限られる。このようなシステムの制限されたメツセージ機能に加えて、伝送コンポーネントは高価であり、デジタルデータを伝送して加入者のためにアナログメツセージをストアするために中央化されたコンピュータメツセ・−ジ設備を普通は必要とする。Furthermore, in the field of communications, especially wireless communications, transmission times are preferably kept to a minimum.It will be done. In wireless communication, the available channels are busy, so the transmission timeThere is considerable competition for it. For this reason, most paging systems areThe digital format requires less time to transmit.It is involved in the transmission of messages in the form of However, the received message is a small LED and limited to short written messages displayed on the LCD display screen;Message also requires the subscriber to go to the telephone and call the message sender.It is usually limited to the types of The limited message of such systemsIn addition to the digital functionality, transmission components are expensive and cannot be used to transmit digital data.A centralized computer to store analog messages for subscribers.Tametsu-ji equipment is usually required.
したがって、アナログメツセージを直接遠隔ユニットに伝送し、そのアナログメツセージは伝送時間を節約するために高速度率で伝送され、遠隔ユニットで受取りおよび記録されて、メツセージをその可聴状態に戻すためにより遅い速度率でプレイバックできるシステムを与えることが強く望ましい。当然の結果、特定アナログデータを遅い速度率で伝送して、再びその可聴フォーマットに戻すためにより高い速度率でメツセージを再生することも望ましい。このような伝送手順は音楽および電話回線を介する他の高い忠実度アナログデータの伝送において便宜的に行なわれ、これは伝送されるデータの忠実度を普通は悪い方向に影響する。Therefore, you can transmit analog messages directly to a remote unit andThe messages are transmitted at a high speed rate to save transmission time and are received by the remote unit.is recorded and recorded at a slower rate to restore the message to its audible state.It is highly desirable to provide a system that allows playback. As a natural result, certainTo transmit analog data at a slow rate and back to its audible formatIt is also desirable to play messages at higher speed rates. Such a transmission procedure isUseful in transmitting music and other high fidelity analog data over telephone linesThis usually adversely affects the fidelity of the transmitted data.
このような場合、忠実度を維持しかつ忠実度の損失なく通常の速度で再生するために、データを遅い速度率で伝送するのが望ましい。In such cases, in order to maintain fidelity and play at normal speed without loss of fidelity,Therefore, it is desirable to transmit data at a slow rate.
発明の要約本発明に従って、デジタル音声記憶通信システムが与えられ、音声メツセージが後に続くアドレスコードを含む通信パケットを選択的にアドレスおよび伝送する少なくとも１つの伝送ステーションと、各々が対応する予め定められたストアされたアドレスを有する少なくとも２つの受取ステーションとを含み、各々は（１）前記通信パケットに応答する受取回路、（２）前記受取回路に接続されかつ前記通信パケットに応答して記録能動信号を発生するデコーダ、および（３）第１のデータ速度において前記記録能動信号に応答して前記通信パケットの前記音声メツセージをストアするだめのデジタルメモリを含み、その改良点はデジタルデータをアナログデータに変換するための信号変換回路と、前記第１のデータ速度と異なる第２のデータ速度において前記デジタルメモリからの前記ストアされた音声メツセージを表わすデータをクロック動作するためのタイミング回路とを含むことを特徴とする。Summary of the inventionIn accordance with the present invention, a digital voice storage and communication system is provided, in which voice messages areselectively addressing and transmitting communication packets containing subsequent address codes;at least one transmission station and each corresponding predetermined store;at least two receiving stations, each having (1) a receiving circuit responsive to said communication packet; (2) a receiving circuit connected to said receiving circuit and connected to said receiving circuit;a decoder for generating a recording active signal in response to the recording communication packet; and (3) a firstthe audio of the communication packet in response to the recording active signal at a data rate ofIt includes a digital memory for storing messages, and its improvements include digital memory for storing messages.a signal conversion circuit for converting the data into analog data; and the first data rate.the stored data rate from the digital memory at a second data rate different fromand a timing circuit for clocking data representing a voice message.It is characterized by
本発明に従って、ページングシステム、電話、多重線電話、セルラ電話、内線通話、テレメトリシステム、双方向無線およびその他同種のものの通信システムで容易に使用することができるアナログ−デジタルデータ記憶システムが与えられ、音声メツセージを含むアナログ信号は第１の速度で伝送され、受取られ、デジタルフォーマットに変換されてデジタルフォーマットでメモリにストアされ、検索およびアナログフォーマットに再変換されて第２の速度でプレイバックされる。In accordance with the present invention, paging systems, telephones, multiline telephones, cellular telephones, extension telephones, etc.communications systems, telemetry systems, two-way radios and the like.Provided is an analog-to-digital data storage system that is easy to use., an analog signal containing a voice message is transmitted at a first rate, is received, and a digital signal is transmitted at a first rate.digital format, stored in memory in digital format, and scanned.converted back to analog format and played back at a second speed..
データ記憶システムは低いコストで既存の電話および無線装置に簡単に設置され、非常に低い電力要求で動作する。Data storage systems are easily installed into existing telephone and radio equipment at low cost., operate with very low power requirements.
データ記憶システムはたとえばデジタルコード、信号音、デュアルトーン多周波（ＤＴＭＦ）のようなどの従来的アナログまたはデジタルアドレスエンコーダによっても活性化されるように適用され、また音声活性化（ＶＯＸ）されることもできる。本発明のシステムの使用に対して特に修正された送信器は必要ない。さらに、メツセージの受取りの後で回路を非活性化するための手段はデータ記憶システム自身に含まれており、（好ましいが重要ではない）アドレスコードを除いて、受取ユニットでメツセージの受信および記録を制御するためにコマンドデータのパケットと、受取ユニットを非活性化するためにメツセージの終わりの終了コードとを、伝送する必要がなくなる。Data storage systems are e.g. digital codes, signal tones, dual tone multi-frequency(DTMF) to any conventional analog or digital address encoder such asIt is also applied to be activated by voice activation (VOX).can. No specially modified transmitter is required for use with the system of the present invention. differenceAdditionally, means for deactivating the circuit after receipt of a message are provided in the data storage system.Contained in the stem itself, except for the (preferred but unimportant) address code.command data to control message reception and recording on the receiving unit.end of the message to deactivate the receiving unit.There is no need to transmit the code.
本発明に従って、アナログ−デジタルデータ記憶システムは適切な送信器からアナログコンポーネントを運ぶ入来信号を受取るための受信器手段を含む。アナログ信号は特定のデータメモリシステムに特有である指定されたアドレスコードによって好ましくは先行される。システムは入来信号によって活性化される能動手段をさらに含み、能動信号（論理ハイ）を発して、以降で説明および図示されるように、システム回路を活性化する。能動手段は、特定の受信器または受信器のグループに対して特有であるアドレスコードを認識するようにプログラムされたデコーダを含んでもよい。能動手段はｖＯＸ回路の場合のように、アドレスコードなしの入来信号によって活性化されて能動信号を発することができる。システムは入来アナログデータをデジタルフォーマットに変換するための変換手段と、変換されたデジタルデータをストアするためのメモリ手段とを含む。変換手段はさらにデジタル信号をアナログフォーマットに再変換するための回路を含む。制御手段はデコーダ手段からの能動信号に応答して変換手段およびデジタルメモリ記憶手段を活性化するために設けられている。好ましい実施例では、制御手段はメツセージの完了で、または予め定められた期間の後で、変換手段およびメモリ手段を非活性化するようにも働く。スイッチング手段は、ストアされたメツセージをアナログフォーマットでプレイバックするために、変換手段およびメモリ手段を活性化するために含まれる。システムは記録およびプレイバックモードを手動的に活性化するためのスイッチング手段と、入来アナログ信号を聴取し、ストアされたメツセージをプレイバックするための増幅器手段とを含む。In accordance with the invention, an analog-digital data storage system is accessed from a suitable transmitter.Receiver means are included for receiving an incoming signal carrying an analog component. analogsignal to a specified address code that is specific to a particular data memory system.Therefore, it is preferably preceded. The system is active, activated by incoming signals.further comprising a stage and emitting an active signal (logic high) as described and illustrated hereinafter.to activate the system circuits. The active means is the specific receiver orprogrammed to recognize address codes that are unique to the groupIt may also include a decoder. The active means, as in the case of vOX circuits,It can be activated by an incoming signal without a code to issue an active signal. systemThe system includes a conversion means for converting incoming analog data into digital format;and memory means for storing the converted digital data. The conversion meansIt also includes circuitry for converting the digital signal back to analog format. systemThe control means is responsive to the active signal from the decoder means to convert the conversion means and the digital memory.It is provided for activating the storage means. In a preferred embodiment, the control meansUpon completion of the message or after a predetermined period of time, the conversion means and memoryIt also works to deactivate the means. The switching meansconversion means and memory hand to play back the video in analog format.Included to activate the stage. The system handles record and playback modes.Switching means for dynamically activating and listening to incoming analog signals andand amplifier means for playing back the recorded messages.
本発明のシステムは単線および多重線電話システム、内線通信システムおよび無線通信のようなワイヤ通信システムで容易に使用することができる。したがって、本発明のシステムはページングシステム、双方向無線通信、セルラ電話、従来的電話内線通信システムおよびテレメトリシステムに対して有用である。この発明の好ましい形では、システムは高速で伝送されるアナログメツセージを受取るために、またメツセージが移動オペレータによって理解されることができるように、メモリから引出した後でこのようなメツセージを遅い速度でプレイバックするために適用される。この態様で、空中伝送時間は実質的に減じられ、これは指定された周波数が制限されるページングシステムにおいて、またシステムを使用する加入者がたくさんいるような、無線の周波数が混んでいる領域において決定的に重要である。The system of the present invention includes single line and multiline telephone systems, internal communication systems and wirelessIt can be easily used in wire communication systems such as line communication. therefore, the system of the present invention can be used in paging systems, two-way radio communications, cellular telephones, conventionalis useful for internal telephone communication systems and telemetry systems. This issueIn a preferred form, the system receives analog messages transmitted at high speed.and so that the message can be understood by the mobile operator.If you want to play back such messages at a slower speed after pulling them from memory,Applies to In this manner, the air transmission time is substantially reduced, which isThe system is also used in paging systems where the specified frequencies are limited.In areas where radio frequencies are crowded, where there are many subscribersimportant.
本発明の１つの実施例に従って、システムはデータの入力のための制御ターミナルおよびアナログメツセージを送るための送信器と通信する伝送バッファを含む送信器手段を備える。システムは伝送された信号を受取るために送信器と互換性を有する受信器を含む受信器グループをさらに含み、受取られた信号をメモリにストアしかつメモリがら信号を引出してそれを使用可能なフォーマットに変換するための回路を含む。信号速度変換は信号をメモリにストアする前に、またはメモリからの信号検索の後でしかしプレイバックの前に、起こることができるのは理解される。さらに、信号は成る速度で伝送され、第２の速度で記録され、そして第３の速度でプレイバックされることができる。好ましくは、送信器バッファでのコード化手段は、メツセージが特定の受信器に送られることができるように受信器グループによって認識されることができるアドレスコードをコード化する。According to one embodiment of the invention, the system includes a control terminal for inputting data.Contains a transmission buffer that communicates with a transmitter for sending analog and analog messages.comprising transmitter means. The system is compatible with the transmitter to receive the transmitted signalfurther comprising a receiver group including a receiver having aStore and extract the signal from memory and convert it to a usable format.Contains circuitry for Signal speed conversion is performed before the signal is stored in memory orAfter signal retrieval from the harpoon but before playback, what can happen isbe understood. Further, the signal is transmitted at a second rate, recorded at a second rate, andcan be played back at a third speed. Preferably the transmitter bufferThe encoding means in so that the message can be sent to a specific receiverEncode an address code that can be recognized by a receiver group.
本発明のシステムは単線および多重線電話システムや内線通信システムのようなワイヤ通信システムだけでなく、無線通信にも使用するために適用できる。システムはページングシステムおよびテレメトリシステムに対して特に有用であり、また高い忠実度が必要である音楽およびその他のデータを伝送するシステムに対しても有用である。この発明のシステムは、商業的に入手可能なページング装置のような従来の伝送および受取装置と容易に設置される回路を使用する。The system of the present invention is suitable for use in single line and multiline telephone systems, as well as extension communication systems.Applicable for use in wire communication systems as well as wireless communication. SithThe system is particularly useful for paging and telemetry systems,and for systems that transmit music and other data where high fidelity is required.It is also useful. The system of this invention uses commercially available paging devices.Using circuits that are easily installed with conventional transmitting and receiving equipment such as
本発明は添付の図面と関連してとられると、以下の説明によってよりよく理解されるであろう。The invention will be better understood by the following description when taken in conjunction with the accompanying drawings.It will be.
第１図は本発明に従ったデジタル音声記憶システムのブロック図である。FIG. 1 is a block diagram of a digital audio storage system according to the present invention.
第２図は第１図の可聴変換、スイッチングおよび制御回路の概略図である。FIG. 2 is a schematic diagram of the audio conversion, switching and control circuit of FIG.
第３図はより詳細にスイッチング回路を示す概略図である。FIG. 3 is a schematic diagram showing the switching circuit in more detail.
第４図はメツセージ速度制御回路を示す第２図のスイッチング部分の一部の概略図である。Figure 4 is a schematic diagram of a portion of the switching section of Figure 2 showing the message speed control circuit.It is a diagram.
第５図は本発明の音声記憶メモリシステムを使用する内線通信システムのブロック図である。FIG. 5 is a block diagram of an extension communication system using the voice storage memory system of the present invention.This is a diagram.
第６図は記録機能の手動活性化のための回路を示す第２図のスイッチング回路の概略図である。Figure 6 shows the switching circuit of Figure 2 showing the circuit for manual activation of the recording function.It is a schematic diagram.
第７図は増やされたランダムアクセスメモリ（ＲＡＭ）を示す第２図と類似した回路の概略図である。Figure 7 is similar to Figure 2 showing increased random access memory (RAM).FIG. 2 is a schematic diagram of a circuit.
第８図は本発明の可変速度伝送およびプレイバック機能を組込むアナログメツセージページングシステムのブロック図である。FIG. 8 shows an analog system incorporating the variable speed transmission and playback functions of the present invention.1 is a block diagram of a page paging system.
第９図は本発明に従った伝送グループのブロック図である。FIG. 9 is a block diagram of a transmission group according to the invention.
第１０図は本発明に従った受信器グループのブロック図である。FIG. 10 is a block diagram of a receiver group according to the invention.
第１１図は送信器グループおよび受信器グループの両方によって使用される変調プロセッサ回路のブロック図である。Figure 11 shows the modulation used by both transmitter and receiver groups.FIG. 2 is a block diagram of a processor circuit.
第１２図は変調プロセッサの回路の概略図である。FIG. 12 is a schematic diagram of the modulation processor circuit.
第１３図は受信器グループデコーダ回路の概略図である。FIG. 13 is a schematic diagram of a receiver group decoder circuit.
好ましい実施例の詳細な説明第１図を参照すると、包括的に１０と示されるアナログ−デジタルデータメモリシステムが示され、電源１２および入来信号を受取るための受信器手段１４を含んで本発明に従って構成される。受信器手段１４は可聴ベージングシスムまたは双方向無線通信システムで使用されるような無線通信受信器を含むことができる、または電話もしくは類似した種類の装置であってもよい。それなりに、送信器（示されていない）はシステム１０に含まれる。受取手段によって受取られる入来信号は互換性のある伝送装置（示されていない）から伝送され、これは後で説明するように、音声記憶システム１０の受信器手段１４で使用するために特に修正する必要はない。伝送媒体はハードワイヤまたはたとえば無線通信、赤外またはファイバオブチックのようなワイヤレスであってもよい。能動手段１６はデコーダ回路に設けられて、入来信号をデコーダアドレスと比較して、入来メツセージ信号がシステム１０にアトし・スされ乙かどうかを決定する。能動手段１６はたとえばデジタルコード、信号音コード、またはデュアルトーン多周波数（ＤＴＭＦ）のような多様な種類のコード化されたアドレスをモニタするように適用されることができる。受取られた信号コードがデコーダアドレスと整合すると、デコーダ１６は能動信号（パルスまたは連続信号）を発行し、これが音声記憶システム１０の記録／ストア機能を活性化する。入来メツセージに伴うアドレスコードの使用は重要ではなく、また望ましいなら、オーディオメツセージを受取ると能動信号を発行する音声活性化装置であってもよい。この発明の１つの実施例では、デコーダ１６は入来アナログ信号の持続期間の間連続能動信号を発するように設計され、信号はアナログ信号の終わりで終了する。デコーダ１６からの能動信号の終了は、システム１０の回路を非活性化しかつそれを待機モードに戻すために以下でより詳細に説明される態様で回路の他の部分に使用される。この発明の別の実施例では、デコーダ１６はシステム１０にアドレスされた入来メツセージを検知すると単一のパルスを発行し、タイマ手段が設けられて最初の能動パルスから予め定められた期間が経過し′Ｃからシステムを待機モードに戻す。DETAILED DESCRIPTION OF PREFERRED EMBODIMENTSReferring to FIG. 1, an analog-to-digital data memory indicated collectively as 10A system is shown and includes a power source 12 and receiver means 14 for receiving an incoming signal.and is constructed in accordance with the present invention. The receiver means 14 is an audible paging system orCan include a wireless communication receiver such as used in two-way wireless communication systems, or a telephone or similar type of device. As it is, the transmitter(not shown) are included in system 10. Inputs received by receiving meansThe next signal is transmitted from a compatible transmission device (not shown), which will be explained later.As will be seen, it has been specifically modified for use in the receiver means 14 of the audio storage system 10.There's no need to correct it. The transmission medium can be hardwired or e.g. wireless, infrared ormay be wireless such as a fiber optic. The active means 16 is decois provided in the decoder circuit to compare the incoming signal with the decoder address and determine the incoming message.A signal is sent to the system 10 to determine whether the signal is present or not. The active means 16 isFor example, digital codes, signal tone codes, or dual-tone multifrequency (DT)MF) can be applied to monitor various types of coded addresses such ascan be When the received signal code matches the decoder address, the decoderThe coder 16 emits an active signal (pulse or continuous signal) that is used by the audio storage system.Activate the record/store function of system 10. Address code accompanying incoming messageThe use of audio messages is not critical and, if desired,It may also be a voice activation device that issues an active signal. In one embodiment of this inventionThe decoder 16 is configured to provide a continuous active signal for the duration of the incoming analog signal.The signal is terminated at the end of the analog signal. Active from decoder 16Termination of the signal deactivates the circuitry of system 10 and returns it to standby mode.for use in other parts of the circuit in a manner described in more detail below. this inventionIn another embodiment, decoder 16 receives incoming messages addressed to system 10.A single pulse is issued upon detection of an active pulse, and timer means are provided toAfter a predetermined period of time has elapsed, the system returns to standby mode from 'C'.
システム１０の回路をスイッチ、リセット、および制御するための制御手段１８はデコーダ１６からの能動信号に応答して反応し、音声記憶システム１０の種々の回路を制御および活性化する。入来信号は信号変換手段２Ｃにわたされ、アナログからデジタルのフォーマットに変換され、メモリ手段２２に渡されてデジタルフォーマットでメモリに記憶される。制御手段１８はスイッチング回路も含み、能動信号と独立して音声記憶システム１０を活性化してメモリからストアされたメツセージを呼出し、再生のためにメツセージをデジタルからアナログのフォーマットに再変換する。Control means 18 for switching, resetting and controlling circuits of system 10is responsive to active signals from decoder 16 and is responsive to various signals in audio storage system 10.control and activate circuits. The incoming signal is passed to the signal converting means 2C,The log is converted into a digital format and passed to the memory means 22 for digital storage.stored in memory in file format. The control means 18 also includes a switching circuit., activates the audio storage system 10 independently of the active signal to store data from memory.Recall messages that have been recorded and transfer messages from digital to analog format for playback.- reconvert to matte.
可聴増幅器手段２４が設けられて入来のおよびメモリから引出された音声メツセージをモニタする。入力手段１７が設けられて、受信器オペレータによる変換および記憶のためにメツセージを制御手段１８に直接式れる。Audible amplifier means 24 are provided to detect incoming and memory-derived audio signals.monitor the page. Input means 17 are provided to allow conversion and input by the receiver operator.Messages can be sent directly to the control means 18 for reading and storage.
第２図を参照すると、制御手段１８、信号変換手段２０および第１図で示されるデータメモリシステム１０のメモリ手段２２で使用される回路の概略図が示される。第２図で示されるように、システム１０の特定の任意の機能は仮想線で示され、システム１０は任意の機能なしで動作可能であり、回路に組込まれる特定の任意の機能の選択は、システムが設置される受信器の性質、およびシステムに対する選択された動作パラメータに依存した選択の問題であることは理解されるべきである。Referring to FIG. 2, the control means 18, the signal conversion means 20 and theA schematic diagram of a circuit used in memory means 22 of data memory system 10 is shown.Ru. As shown in FIG. 2, certain optional features of system 10 are shown in phantom.system 10 is capable of operating without any functionality and with no specific features incorporated into the circuit.The selection of any feature will depend on the nature of the receiver in which the system will be installed, and theIt should be understood that it is a matter of choice depending on the operating parameters selected.It is possible.
電源１２は何らかの適切な電力の源を含み、好ましくは少なくとも３ボルトの電位を存する。制御手段１８は入力論理バッファ２６および論理ブロッキング回路５６を介してデコーダ１６（示されていない）と電気的に通信する。Power supply 12 includes any suitable source of electrical power, preferably at least 3 volts.Exists in rank. The control means 18 includes an input logic buffer 26 and a logic blocking circuit.It is in electrical communication with decoder 16 (not shown) via 56.
従来的ダイオード設計である論理ブロッキング回路５６は、能動信号（論理ハイ）を開始ライン３０および記録／プレイライン３１を介してマイクロプロセッサ３２に分布する。Logic blocking circuit 56, which is a conventional diode design, accepts active signals (logic high).) to the microprocessor via the start line 30 and the record/play line 31.It is distributed in 32.
能動手段１６がアナログ信号の持続期間の間連続した論理ハイを発行する種類のものであると、論理ハイの終了によって示されるように、アナログ信号の完了によってシステム１０番自動的に待機モードに戻すための回路を含むことが強く好まれる。このため、後縁検出器４２が論理インバータ４６に接続され、これが停止ライン４８を介してマイクロプロセッサ３２に接続され、その目的および動作は以下でより詳細に説明される。出力アナログ信号は従来的設計のアナログ出力結合９５を介してマイクロプロセッサ３２から出力される。オーディオスイッチ６６はライン９８によってマイクロプロセッサ３２に接続され、記録モードの間入来アナログ信号をモニタする。送信側が既にメモリに入っているメツセージの上に記録することができるようにシステム１０を自動的にリセットするため、正縁検出器３６を含むことができ、ここに論理ハイが論理ブロッキング回路５６からライン３４によって搬送される。前縁検出器３６は従来的設計であり、リセットスイッチ３８、キャパシタ３９およびリセットライン４０を介してマイクロプロセッサ３２に接続される。of the kind in which the active means 16 issues a continuous logic high for the duration of the analog signal.on completion of the analog signal, as indicated by a logic high termination.Therefore, it is strongly preferred that system No. 10 include a circuit to automatically return to standby mode.be caught. To this end, trailing edge detector 42 is connected to logic inverter 46, whichis connected to the microprocessor 32 via a stop line 48 and isis explained in more detail below. The output analog signal is a conventionally designed analog outputOutput from microprocessor 32 via connection 95. audio switch66 is connected to the microprocessor 32 by line 98 and is connected to the microprocessor 32 during the recording mode.Monitor incoming analog signals. of a message that the sender already has in memory.To automatically reset the system 10 so that it can record onAn edge detector 36 may be included where a logic high indicates whether a logic blocking circuit 56It is conveyed by a line 34. Leading edge detector 36 is of conventional design and is resettable.microcontroller via reset switch 38, capacitor 39 and reset line 40.The processor 32 is connected to the processor 32 .
プレイバックスイッチ５８はスイッチングコントローラ６０に接続される。第３図でよりはっきりと示されるスイッチングコントローラ６０は、従来的設計の二安定（２つの安定状態）回路において抵抗器１１６および１１８によって結合されるインバータ１１２およびインバータ１１４からなり、そのライン１０２および１６０での出力は、プレイバックモードを開始させるためにスイッチ５８の活性化によって反転されるまで通常はローである。スイッチングコントローラ６０の出力は、リセットスイッチ１０８によってその正常のローに反転されるまでハイのままである。Playback switch 58 is connected to switching controller 60. ThirdThe switching controller 60, shown more clearly in the figure, is of a conventional design.coupled by resistors 116 and 118 in a stable (two steady state) circuit.The line 102 and the inverter 114 are connected to each other.The outputs at 160 and 160 activate switch 58 to initiate playback mode.Normally low until reversed by sexualization. switching controller 60output remains high until it is reversed to its normal low level by reset switch 108.It remains as is.
デジタル−アナログ変換およびアナログ−デジタル再変換はマイクロプロセッサ３２によって達成される。マイクロプロセッサ３２は商業的に入手可能な設計、たとえば東芝によってモデル番号Ｔ６６６８として製造されるようなものであり、アナログ−デジタル変換およびデジタル−アナログ再変換のために回路に設けられている。このような変換回路は当該技術において周知であり、内部時間ベースを発生させて、各時間ベースセグメントの成る所定の点でアナログ信号入力をサンプリングし、次にサンプリング期間の間に得られたサンプルレベルに応答するデジタル出力を発生させることによって動作する。マイクロプロセッサ３２は４個までの２５６にビットチップ７８と通信するように適用されて、合計１０２４にビットメモリを有する。Digital-to-analog conversion and analog-to-digital reconversion are performed by a microprocessorThis is achieved by 32. Microprocessor 32 is of a commercially available design;For example, one manufactured by Toshiba with model number T6668., provided in the circuit for analog-to-digital conversion and digital-to-analog reconversion.It is being Such conversion circuits are well known in the art and are based on internal time bases.the analog signal input at predetermined points in each time-based segment.sample and then respond to the sample level obtained during the sampling period.It operates by generating a digital output. The microprocessor 32Applied to communicate with up to four 256 bit chips 78, totaling 102It has 4 bit memory.
第２図で示される発明の実施例において、システム１０はすべての４つのＲＡＭチップ７８を使用すると、８Ｋ ｂｐｓのビット速度で１２８秒までの音声メツセージをストアすることができる。特に受信器オペレータが大量のメツセージ記録を行なう予定である、たとえばシステム１０が口述ユニットとして使用される場合に、所望または必要に応じて付加的メモリバンクを加えることができる。In the embodiment of the invention shown in FIG.Chip 78 allows you to record up to 128 seconds of audio data at a bit rate of 8K bps.You can store sage. Especially when receiver operators record a large number of messages.for example, the system 10 is used as a dictation unit.In some cases, additional memory banks can be added as desired or needed.
動作において、アナログメツセージ、オーディオまたはデータは送信器（示されていない）から受信器手段１４に伝送される（第１図で示される）。メツセージはワイヤまたはワイヤレスのような何らかの適切な手段によって伝送することができ、好ましくは信号音、ＤＴＭＦ、デジタルまたはその他同種のもののような一般的に使用されている種類の指定されたアドレスコードによって好ましくは先行される。受信器手段１４によって受取られたアナログ信号は能動手段１６に伝送され、適切な指定コードが存在するまたは能動手段１６がＶＯＸ回路であるなら、能動信号（論理ハイ）を入力論理バッファ２６を通って論理ブロッキング回路５６に発する。これまで説明した発明の実施例では、デコーダ１６は入来アナログ信号の持続期間に対して連続する論理ハイを発する種類のものである。論理ハイは論理ブロッキング回路５６を介して、開始ライン３０および記録／プレイバックライン３１からマイクロプロセッサ３２に搬送される。さらに、論理ブロッキング回路５６は論理ハイをライン３４を介して前縁検出器３６に搬送し、パルスを発してリセットスイッチ３８を閉じる。閉じた状態で、リセットスイッチ３８は回路を完了させてキャパシタ３９を放電させ、リセットライン４０を瞬間的に論理ローに引張って、新しいメツセージを受取るためにマイクロプロセッサ３２を初期化してメモリをリセットする。図示の目的のため音声メツセージとして説明される入来アナログ信号は、入力オーディオ結合９６を介してマイクロプロセッサ３２のアナログ−デジタル変換回路に伝送される。In operation, analog messages, audio or data are sent to the transmitter (as shown).(not shown) to receiver means 14 (as shown in FIG. 1). messagemay be transmitted by any suitable means such as wire or wirelesspossible, preferably such as signal tone, DTMF, digital or other similarPreferably preceded by a specified address code of the type commonly used.will be carried out. The analog signal received by receiver means 14 is transmitted to active means 16.the active means 16 is a VOX circuit., the active signal (logic high) is passed through the input logic buffer 26 to the logic blocking circuit.It originates on Road 56. In the embodiments of the invention described so far, the decoder 16It is of the type that emits a continuous logic high for the duration of the log signal. logicA high is passed through logic blocking circuit 56 to start line 30 and record/playIt is transferred from the back line 31 to the microprocessor 32. In addition, logical blockThe tracking circuit 56 conveys a logic high via line 34 to the leading edge detector 36 andand closes the reset switch 38. In the closed position, reset switch38 completes the circuit, discharging capacitor 39 and momentarily disconnecting reset line 40.microprocessor by pulling it to logic low to receive new messages.32 and reset the memory. As a voice message for illustration purposes.The incoming analog signal, described asThe signal is transmitted to the analog-to-digital conversion circuit of the processor 32.
アナログ信号がデジタルフォーマットに変換された後、変換された信号は次にＲＡＭチップ７８に搬送されてメモリに記憶される。アナログ信号の受取りが止まると、能動は論理ハイを終了させて後縁検出器４２を活性化し、それを論理ローにする。論理ローはライン４４を介して論理インバータ４６に示され、論理インバータ４６はローを論理ハイに反転して、これが停止ライン４８を介してマイクロプロセッサ３２に搬送されて変換および記録処理を終了させる。論理ハイの終了は開始ライン３０および記録／プレイライン３１をその元の待機論理ロー状態に戻し、システム１０を非常に少ない電力が必要である待機モードに置く。After the analog signal is converted to digital format, the converted signal is then converted to RThe data is transferred to the AM chip 78 and stored in memory. Analog signal reception stopsThe active then terminates a logic high, activating the trailing edge detector 42 and forcing it to a logic low.Make it. A logic low is indicated via line 44 to logic inverter 46, whichThe converter 46 inverts the low to a logic high which is connected to the microphone via the stop line 48.The data is then conveyed to processor 32 to complete the conversion and recording process. The end of logic highThe end returns the start line 30 and record/play line 31 to their original standby logic low state., and puts the system 10 into standby mode, which requires very little power.
ＲＡ Ｍ７８にストアされるデジタルメツセージを引出しまたプレイバックするために、受信器オペレータはプレイバックスイッチ５８を活性化して、スイッチングコントローラ６０が論理ハイをライン１６０、論理ブロッキング回路１００、ライン１０４および開始ライン３０を介してマイクロプロセッサ３２に発行してプレイバック再現機能を活性化する。Pull out and play back digital messages stored in RA M78, the receiver operator activates the playback switch 58 toThe blocking controller 60 outputs a logic high to the line 160 and the logic blocking circuit 100., to microprocessor 32 via line 104 and start line 30.to activate the playback reproduction function.
同時に、システムコントローラ６０はライン１０２を介して論理ハイを出力して同時にスイッチ６２および６６を閉じる。アナログフォーマット・に再変換された信号は、ライン９８によってマイクロプロセッサ３２からオーディオスイッチ６６および出力オーディオ結合９５を介して増幅器手段２４（第１図に示される）に向けられる。メツセージ再現およびプレイバックが完了した上で、マイクロプロセッサ３２はライン１１０を介して論理ノ＼イをリセットスイッチ１０８に送る。リセットスイッチ１０８はスイッチングコントローラ６０をその元の状態にリセットし、その出力を論理ローに戻して、スイッチ６６および６２を開いた状態に戻す。この時点で、システム１０は待機モードにあり、変換および記憶のために新しい入来信号を受取ることができる。At the same time, system controller 60 outputs a logic high via line 102.Switches 62 and 66 are closed at the same time. reconverted to analog formatThe signal is sent from the microprocessor 32 by line 98 to the audio switch.66 and output audio coupling 95 to amplifier means 24 (shown in FIG.). After the message reproduction and playback are completed, the microProcessor 32 sends a logic signal to reset switch 108 via line 110.send. Reset switch 108 returns switching controller 60 to its original state., returning its output to a logic low and opening switches 66 and 62.Return to state. At this point, system 10 is in standby mode for conversion and storage.new incoming signals can be received.
これまで説明したこの発明の実施例において、メモリにおけるメツセージを保護するための手段はないことが理解され、適切にアドレスされた入来の信号を受取ると、システムは自動的にリセットされ、入来信号は変換されてメモリに既にあるメツセージまたはデータの上にストアされる。In the embodiments of the invention described so far, messages in memory are protected.It is understood that there is no means for receiving properly addressed incoming signals.the system will automatically reset and the incoming signal will be converted to the one already in memory.stored on top of the message or data.
しかし、メモリが再生されないメツセージまたはデータで一杯になった後でメツセージ記録および変換モードを開始させるために活性化されなければならない選択的リセット回路または手動リセット回路によって、メモリアドレス選択回路の付加によって、およびメモリの拡張によって、システム１０はメモリにおける連続メツセージの記録およびストアされたメツセージの保護のために容易に適合される。However, after the memory is full of messages or data that will not be played back,Selections that must be activated to initiate message recording and conversion mode.A selective reset circuit or a manual reset circuit allows the memory address selection circuit to beBy adding and by expanding memory, system 10 increasesEasily adapted for recording follow-up messages and protecting stored messages.It will be done.
第２図で示されるように、正縁検出器３６はシステム１Ｏから除去され、リセソトスイ・ソチ３８は既にメモリにストアされている材料の上に記録するためにメモリをリセットするように既に説明された態様で、マイクロプロセッサ３２を再初期化するために手動的に活性化される。３個までの付加的ＲＡＭチップ７ｇ （ＲＡＭ ２、ＲＡＪｉ３、おびＲＡＭ ４としてラベルされる）を拡張メモリに加えることができる。第３図で最もはっきりと示されるように、標準の４ビツトコードカウンタ回路であるメモリアドレスセレクタ５０はマイクロプロセッサ３２に接続され、１６の異なる４ビツトアドレスの組合わせの選択を可能にする。As shown in FIG. 2, the positive edge detector 36 is removed from the system 1O and the recessThe Tosui Sochi 38 uses a memory to record on top of material already stored in memory.Restart microprocessor 32 in the manner previously described to reset the memory.Manually activated to initialize. Up to 3 additional RAM chips 7gExpanded memory (labeled as RAM 2, RAJi3, and RAM 4)can be added to. As shown most clearly in Figure 3, the standard 4-bitThe memory address selector 50, which is a code counter circuit, is a microprocessor.32, allowing selection of 16 different 4-bit address combinations.
し、かじ、当該技術において周知であるように、２ビツトカウンタ回路または手動セレクタのような他のアドレスセレクタ回路を使用することができるのは理解される。メツセージアドレスセレクタ５０は開始タイマ３０に接続されて論理ブロッキング回路５６から論理ハイを受取る。システム１０はそれぞれのメモリバンクが一杯になるまで複数メツセージを記録するためにさらなるリセットを必要とせず、一杯になれば停止能動がマイクロプロセッサ３２内で発生して、そのバンクに対するメモリはリセットされるまで保護される。メモリにストアされるメツセージのブレ・イバツクのために、メゾヒ・ジアドレスをその初期アドレス設定にリセットするために手動リセットスイッチ７５が設けられる。メツセージのプレイバックは既に説明した態様で起こるが、前縁検出器３６が回路にないと、新しい入来アナログ信号を受取りまた既にＲＡ Ｍにあるメツセージの上に記録するために、マイクロプロセッサ３２をリセットするのに既に説明した態様でリセットスイッチ３８は手動的に活性化されてリセットライン４０を放電しなければならない。However, as is well known in the art, a two-bit counter circuit or manualI understand that other address selector circuits such as dynamic selectors can be used.be done. The message address selector 50 is connected to the start timer 30 and is a logic block.Receives a logic high from locking circuit 56. System 10 has each memoryRequires further resets to record multiple messages until the link is fullIf the buffer is not full, a stop active is generated within the microprocessor 32 and the buffer is filled.memory for the link is protected until reset. Memories stored in memoryFor tsage's bure ibatsuku, set the mesohi diaddress to its initial address setting.A manual reset switch 75 is provided for constant reset. message'sPlayback occurs in the manner previously described, but without leading edge detector 36 in the circuit.Receives new incoming analog signals and records them on top of messages already in RAMTo reset the microprocessor 32, use the reset method described above to reset the microprocessor 32.Set switch 38 must be manually activated to discharge reset line 40.Must be.
この発明の代替の形では（第３図で示される）、システム１０は後縁検出器４２の代わりにタイマ５２を任意に使用してもよい。タイマの使用は、デコーダ１６が適切にアドレスされた入来信号に応答して単一のパルスを発する種類のものであるときに特に必要である。In an alternative form of the invention (shown in FIG. 3), system 10 includes trailing edge detector 42.A timer 52 may optionally be used instead. To use the timer, decoder 16is of the type that emits a single pulse in response to an appropriately addressed incoming signal.It is especially necessary at certain times.
入力論理バッファ２６から論理ハイを受取るためにライン５３をライン４３に接続することによって、タイマ５２は論理ハイによって開始され、予め定められた期間が満了すると、タイマ５２は論理インバータ４６に負のパルスを発行して、これが停止ライン４８に論理ハイを発行し、システム１０を既に説明した態様で待機モードに置く。Connect line 53 to line 43 to receive a logic high from input logic buffer 26.By continuing, timer 52 is started by a logic high and a predeterminedUpon expiration of the period, timer 52 issues a negative pulse to logic inverter 46;This issues a logic high on stop line 48, causing system 10 to operate in the manner previously described.Put it in standby mode.
第２図で示されるように、システム１０は信号の到着を示し、またメモリスペースが満杯であることも示すことができるメツセージインジケータ５４を含んでもよい。メツセージインジケータ５４は灯、ＬＥＤまたは可聴信号音を発生するための装置であってもよい。このような装置は当該技術において周知であり、それ自体はこの発明の一部をなさない。As shown in FIG. 2, system 10 indicates the arrival of a signal and also indicates memory space.may also include a message indicator 54 that may also indicate that the space is full.good. The message indicator 54 may be a light, LED or an audible signal.It may be a similar device. Such devices are well known in the art anditself does not form part of this invention.
第２図および第３図で示されるシステム１０の実施例は、記録／プレイバック速度回路を任意に含み、これはシステムが１ビツト伝送速出でメツセージを受取り、変換および記録し、メツセージを異なるビット伝送速度でプレイバックすることができる。１秒あたりの最大ビット速度はシステムに使用される特定マイクロプロセッサによって決定される。The embodiment of system 10 shown in FIGS. 2 and 3 has a recording/playback speed.optionally includes a delay circuit that allows the system to receive messages at a rate of 1 bit transmission., convert and record and play back messages at different bit rates.I can do it. The maximum bit rate per second depends on the specific microDetermined by the processor.
第４図で最もはっきりと示されるように、速度回路はインバータ６８および７０を含み、これはそれぞれライン７４および７６によってマイクロプロセッサ３２に接続される。速度セレクタスイッチ７２ａおよび７２ｂを含む速度セレクタ７２は、インバータ６８および７０に接続される。As shown most clearly in FIG., which connects microprocessor 32 by lines 74 and 76, respectively.connected to. Speed selector 7 including speed selector switches 72a and 72b2 are connected to inverters 68 and 70.
第３図で最もよくわかるように、速度セレクタ７２はプレイバック速度の制御のために、ライン７９によってライン１６０においてスイッチングコントローラ６０の出力に接続される。As best seen in FIG. 3, speed selector 72 controls the playback speed.for switching controller 6 in line 160 by line 79.Connected to the output of 0.
示されるように、速度セレクタスイッチ７２ａおよび７２ｂは両方とも開いており、ライン７４および７６の両方がハイであるように、インバータ６８および７０でロー人力およびハイ出力を発生させる。この状態で、マイクロプロセッサは同じ速度、この場合は３２Ｋ ｂｐｓで記録およびプレイバックする。プレイバックスイッチ５８（第２図および第３図で示される）が閉じられると、スイッチングコントローラ６０からのハイ出力はライン７９を介して速度セレクタにわたされ、これが速度セレクタスイッチ７２ａを活性化して閉じさせ、インバータ６８でハイの出力を引き起こす。この形状で、インバータ６８の出力はローであり、ライン７４をローにし、その間インバータ７０の出力はハイであり、ライン７６をハイにする。この形状で、マイクロプロセッサは１６Ｋｂｐｓの速度でメツセージをプレイバックする。ビット速度出力は２とットコードによって選択されて、記録およびプレイバックの開速度セレクタスイッチ７２ａおよび７２ｂ（ライン７９および８１）の位置づけに依存して４つの速度が選択可能である。As shown, speed selector switches 72a and 72b are both open.and inverters 68 and 7 such that both lines 74 and 76 are high.At 0, low power and high power are generated. In this state, the microprocessorRecord and playback at the same speed, in this case 32K bps. play barWhen the lock switch 58 (shown in FIGS. 2 and 3) is closed, the switchThe high output from the switching controller 60 is passed to the speed selector via line 79.This activates and closes the speed selector switch 72a, causing the inverter 68 causes a high output. In this configuration, the output of inverter 68 is low., line 74 low, while the output of inverter 70 is high and line 7Set 6 to high. In this configuration, the microprocessor can run at speeds of 16Kbps.Play back Sage. The bit rate output is selected by the 2 and t code.record and playback opening speed selector switches 72a and 72b (labelFour speeds are selectable depending on the positioning of the inputs 79 and 81).
システム〕０の動作モードを手動的に制御して、受信器オペレータがメツセージをプレイバックして、付加的メツセージまたはデータを受取るためにシステム１０を待機モードに戻すために、どの点においてもプレイバックを中断させることができる。The receiver operator can manually control the operating mode of System] 0 and send messages.system 1 to playback and receive additional messages or data.Interrupt playback at any point to return 0 to standby mode.Can be done.
第６図を参照すると、典型的な設計の容量性メモリ回路３００はキャパシタ３０１および抵抗器３０２からなる。Referring to FIG. 6, a typical design capacitive memory circuit 300 includes a capacitor 301 and a resistor 302.
容量性メモリ回路３００は、ライン１６０の出力がスイッチ５８の瞬間的な各閉鎖によって状態を変えさせるような態様で、プレイバックスイッチ５８とスイッチングコントローラ６０に接続される。プレイバックスイッチ５８が閉じられると、スイッチングコントローラ６０のライン１６０はハイとなり、ライン１０４およびライン３０で論理ハイをマイクロプロセッサ３２（第２図で示される）に分布して、システムをプレイバックモードに活性化する。スイッチ５８の第２の閉鎖はハイからローのライン遷移を発生させて、これは後縁検出器４２に搬送される。後縁検出器４２は信号を論理インバータ４６に開始させて、信号を論理ハイに反転させ、これが停止ライン４８を介してマイクロプロセッサ３２に搬送されて記録およびデータ変換モードを終了させ、システム１０を上記で説明した態様で待機モードに戻す。Capacitive memory circuit 300 indicates that the output of line 160 is connected to each momentary closure of switch 58.The playback switch 58 and the switch are connected in such a manner that the chain causes the switch to change state.is connected to the switching controller 60. Playback switch 58 is closed, line 160 of switching controller 60 goes high and line 104 goes high.and a logic high on line 30 to microprocessor 32 (shown in FIG. 2).and activate the system into playback mode. The second of switch 58The closure generates a high to low line transition, which is conveyed to trailing edge detector 42.It will be done. Trailing edge detector 42 initiates the signal into logic inverter 46 to convert the signal to logic high.This is transferred to the microprocessor 32 via the stop line 48.to exit the recording and data conversion mode and return system 10 to the state described above.to return to standby mode.
前述のように、本発明のシステムは、オペレータによるプレイバックのために、またはシステムが双方向通信で使用される後の同報通信のどちらかのために、オペレータがメモリにメツセージを口述することができるように、「電子スクラッチパッド」として使用するのに役立つ。手動記録機能は第２の容量性メモリ回路３００′によって与えられ、これは手動記録スイッチ５９、第２のスイッチングコントーラ６０′、および第２のリセットスイッチ１０８′に接続される。示されるように、手動記録回路は手動プレイバック回路を補足する。しかし、手動記録スイッチを閉じることは、スイッチング回路がハイ信号をライン３４を介して前縁検出器３６に発行するのを引き起こし、それがパルスを開始させてマイクロプロセッサが前に説明したようにメツセージを受取るために初期化されるのを引き起こす。メツセージはマイクロフォン１７（第１図で示される）によって入力され、これは制御回路１８と通信する。As mentioned above, the system of the present invention provides for playback by an operator.or for later broadcast communications when the system is used in two-way communications.``Electronic Scratch'' allows the narrator to dictate messages into memory.Useful for use as a "chipad". Manual recording function is provided by a second capacitive memory circuit300', which is a manual recording switch 59, a second switchingIt is connected to the controller 60' and the second reset switch 108'. shownThe manual recording circuitry complements the manual playback circuitry as described above. However, manualClosing the recorder switch causes the switching circuit to send a high signal via line 34.leading edge detector 36, which initiates a pulse to detect the microTrigger the processor to be initialized to receive messages as described previously.wake up The message is input by microphone 17 (shown in Figure 1)., which communicates with control circuit 18 .
第７図はシステム１０のＲＡＭ７８の好ましい構成のブロック図である。ＲＡＭ７８は４つのバンク３１１．３１２．３１３および３１４を含み、各々は従来的設計の４つのＲＡＭチップを含む。しかし、メモリ容量を増やすために、付加的ＲＡＭバンクを加えることは、付加的ＲＡＭチップをＲＡ Ｍバンクに加えることができるのと同様に理解される。カウンタ回路３２０およびＲＡＭバンクセレクタ３３０は、ＲＡＭに入来データおよびメツセージをアドレスしかつＲＡＭからストアされた材料を呼出すために設けられる。FIG. 7 is a block diagram of a preferred configuration of RAM 78 of system 10. RAM78 includes four banks 311, 312, 313 and 314, each of which is conventionalThe design includes four RAM chips. However, to increase memory capacity, additionalAdding a RAM bank means adding additional RAM chips to the RAM bank.is understood in the same way as can be. Counter circuit 320 and RAM bank selectThe controller 330 addresses incoming data and messages to and from RAM.provided for recalling stored materials.
示されるカウンタ回路３２０はアップ−ダウンカウンタであり、２進出力がバンクセレクタ３３０に結合される。The counter circuit 320 shown is an up-down counter in which the binary output isis coupled to selector 330 .
バンクセレクタ３３０はＣＡＳＩライン（ライン３３２）でマイクロプロセッサに接続され、またライン３４Ｌ３４２．３４３および３４４によってそれぞれＲＡＭバンク３１１．３１２．３１３および３１４に接続される。付加的ＣＡＳライン３３３．３３４および３３５はＣＡＳＩライン（ライン３３２）と同じ態様で、メモリの拡張のために付加的ＲＡＭバンクセレクタに構成されてもよい。Bank selector 330 is connected to the microprocessor on the CASI line (line 332).and R by lines 34L342, 343 and 344, respectively.Connected to AM banks 311, 312, 313 and 314. Additional CAS LaLines 333, 334 and 335 are in the same manner as the CASI line (line 332)and may be configured with an additional RAM bank selector for memory expansion.
好ましい実施例において、カウンタ３２０は、記録および変換モードに応答するアップカウントと、プレイバック機能に応答するダウンカウントとを発生させる態様で構成される。このような構成で、最後に記録されるメツセージがプレイバックにおいて最初に再現されるメツセージである。したがって、記録および変換動作の間、カウンタ３２０は記録および変換モードの開始において制御回路１８がらパルスを受取り、これはカウンタ３２０が各受取られたパルスに応答して２進コードでカウントアツプさせる。２進コードのカウントはバンクセレクタ３３０に搬送され、それに応答して、バンクセレクタ３３０はカウンタ３２０からの各カウントによって第１のＲＡＭバンク３１１を選択し、第２のＲＡ Ｍバンク３１２が続く。プレイバックモードの開始で、カウンタはダウン入力端子でパルスを受取り、これはカウンタ３２０が２進コードでカウントダウンさせ、これはバンクセレクタ３３０に搬送される。プレイバックに対するＲＡＭバンク選択はメツセージを受取る最後のＲＡＭバンクで始まる。記録またはプレイバック機能の間、マイクロプロセッサ３２のＣＡＳＩライン３３２は指定されたＲＡＭバンクにスイッチされる。In the preferred embodiment, counter 320 is responsive to recording and conversion modes.Generates an up count and a down count in response to the playback functionIt consists of aspects. With this configuration, the last message recorded will beThis is the first message that is reproduced in the message. Therefore, recording and convertingDuring operation, counter 320 is activated by control circuit 18 at the beginning of the recording and conversion mode.the counter 320 receives two pulses in response to each received pulse.Count up using a decimal code. Bank selector 33 counts binary codes.0 from counter 320 and in response, bank selector 330The first RAM bank 311 is selected by each count, and the second RAM bank 311 is selected by each count.312 follows. At the start of playback mode, the counter pulses at the down input terminal.counter 320 counts down in binary code, which isIt is conveyed to the bank selector 330. RAM bank selection for playbackIt begins with the last RAM bank that receives the message. Record or playback functionDuring this time, the CASI line 332 of the microprocessor 32 is connected to the specified RAM bank.is switched to
動作において、複数のメツセージを各バンクの各メモリにストアすることができる。使用されるマイクロプロセッサは静的または動的タイプであってもよい。マイクロプロセッサの静的バージョンはＲＡＭの静的バージョンで構成され、マイクロプロセッサの動的バージョンはＲＡＭの動的バージョンで構成されるのが好ましい。In operation, multiple messages can be stored in each memory in each bank.Ru. The microprocessor used may be of static or dynamic type. MaThe static version of the microprocessor consists of a static version of RAM;The dynamic version of the processor is preferably configured with a dynamic version of the RAM.Delicious.
第５図を参照すると、この発明に従ったアナログ−デジタルデータ記憶システムを組込んだ電話システムが示される。示された実施例で、包括的に２０２および２０２′として示される２つの送信器／受信器は、相互接続のためにワイヤ２０４および共通接地２０５によって接続される。Referring to FIG. 5, an analog-to-digital data storage system according to the present inventionA telephone system incorporating the is shown. In the example shown, generically 202 andTwo transmitters/receivers, shown as 202', connect wires 20 for interconnection.4 and common ground 205.
各送信器／受信器２０２および２０２′は、従来的電話のように、電源２１２、受信器手段２１４および送信器手段２１０を含む。送信／受信スイッチ２１６（通話のために押す）は各送信器／受信器２０２および２０２′に設けられて、伝送の間は送信器回路を構成し、メツセージの受信の間は送信器回路２２２を遮断して受信器２１４への回路を完成させる。送信／受信スイッチ２１６は図示の目的のためにのみ示されており、内線通信または電話システムの動作のためにこのようなスイッチを必要としない完全な二重内線通信システム、電話システムおよび電話内線通信システムが利用可能であることは理解される。Each transmitter/receiver 202 and 202' is connected to a power source 212, as in a conventional telephone.Includes receiver means 214 and transmitter means 210. Transmission/reception switch 216 (Press for calling) is provided on each transmitter/receiver 202 and 202' toConfigures the transmitter circuit 222 during message transmission, and shuts off the transmitter circuit 222 during message reception.to complete the circuit to receiver 214. The transmit/receive switch 216 isfor internal communication or telephone system operation.A complete dual extension communication system, telephone system andIt is understood that telephone and extension telephone communication systems are available.
エンコーダ２１８およびエンコーダスイッチ２１９はライン２４０を介して送信器２１０に接続される。エンコーダ２１８は前に説明したどのタイプであってもよく、好ましくはほとんでの電話システムで使われるＤＴＭＦタイプである。受信器送信器２０２および２０２′は、上記の第１図、第２図および第３図と関連して前に説明した種類のアナログ−デジタルデータ記憶システム２２２に接続されるデコーダ２２０を含む。送信器／受信器２０２および２０２′は、メツセージが受取られてメモリに置かれたことを示すために活性化されるメツセージインジケータ２２４を含む。プレイバックスイッチ２２６およびリセットスイッチ２２８は各回路２２２に対して設けられ、記録されるメツセージが記録される間は聞かれないように、機密スイッチ２３０が送信器／受信器２０２および２０２′の受信器２１４を回路からスイッチアウトさせる働きをする。プレイバックスイッチ２２６は、電話のキーバッド（示されていない）によって個人の識別コードを入力することによってプレイバック機能が活性化されるように、余分の能動出力（示されていない）と置換してもよい。Encoder 218 and encoder switch 219 transmit via line 240210. Encoder 218 may be any of the types previously described.It is often of the DTMF type used in most telephone systems. ReceivingThe signal transmitters 202 and 202' are shown in conjunction with FIGS. 1, 2, and 3 above.and connected to an analog-to-digital data storage system 222 of the type previously described.The decoder 220 includes a decoder 220. Transmitter/receivers 202 and 202'A message input that is activated to indicate that a message has been received and placed in memory.indicator 224. Playback switch 226 and reset switch 228 is provided for each circuit 222, and while the message to be recorded is being recorded,A secure switch 230 protects transmitters/receivers 202 and 202' from being overheard.receiver 214 is switched out of the circuit. playback suiswitch 226 enters a personal identification code via a telephone keypad (not shown).an extra active output so that the playback function is activated by inputtingMay be replaced by force (not shown).
内線通信システムの動作は第５図で示されており、送信器／受信器２０２はスイッチ２１６で伝送するようにセットされ、ワイヤ２０４を介して送信器／受信器２０２の送信器２１０と送信器／受信器２０２′の受信器２１４間の回路を完成させる。送信器／受信器２０２′は、送信／受信スイッチ２１６がライン２１７経由でワイヤ２０４がらアナログ−デジタル記憶回路２２２への回路を完成させて、受信モードにある。メツセージを記録のために送信器／受信器２０２から送信器／受信器２０２′に送るために、送信側は送信器／受信器２０２のエンコーダスイッチ２１９を活性化して、エンコーダ２１８を活性化させ、送信器／受信器２０２′への伝送のためのコードを発行する。前述のように、エンコーダスイッチ２１９は、送信側が送信器／受信器２０２′に対して予めプログラムされたコードを入力することができるように、類似した装置の電話のキーバッドを好ましくは備える。送信器／受信器２０２′は、送信／受信スイッチが送信器回路を遮断して受信器回路を構成して、受信のためにセットされる。示されるように、機密スイッチ２３０は開いた状態にあり、回路２２２で受取られたメツセージは受信器２１４でプレイバックされるのではなく、以降で説明されるような態様でのみ記録される。The operation of the extension communication system is illustrated in FIG.transmitter/receiver via wire 204.Complete the circuit between transmitter 210 of 202 and receiver 214 of transmitter/receiver 202'let The transmitter/receiver 202' has a transmit/receive switch 216 connected to line 217.Complete the circuit from wire 204 to analog-to-digital storage circuit 222 viaand is in receive mode. Messages are sent from transmitter/receiver 202 for recording.The transmitter encodes the encoder of the transmitter/receiver 202 to send it to the transmitter/receiver 202'.Activate switch 219 to activate encoder 218 and transmit/receiveissue a code for transmission to device 202'. As mentioned above, the encoder switchswitch 219 is preprogrammed by the transmitter to transmitter/receiver 202'.Prefer a phone keypad for a similar device so you can enter the code.Or be prepared. Transmitter/receiver 202' has a transmit/receive switch that connects the transmitter circuit.It is shut off to configure the receiver circuit and set for reception. As shown,Security switch 230 is in the open state and messages received on circuit 222 arerather than being played back at receiver 214 in the manner described below.only recorded.
能動２２０はメツセージアドレスを検知し、もし送信器／受信器２０２′にアドレスされているのなら、論理ハイを発行して能動ライン２２１を介してデータ記憶回路２２２に伝送し、これは第２図および第３図に関連して説明した態様で回路２２２を活性化する。アナログメツセージのデジタルの形への変換および記録は、第２図および第３図に関連して上記で説明した態様で、回路２２２によって行なわれる。メツセージの終わりで、ライン１１０はその正常のハイ状態に戻り、スイッチ２３０は閉じられて受信器回路を再構成する。メツセージはプレイバックスイッチ２２６を活性化することによってプレイバックすることができ、プレイバック回路を開始させてメモリのメツセージがアナログの形に再変換され受信器２１４に出力される。Active 220 detects the message address and if sender/receiver 202'If so, issue a logic high and write the data via active line 221.to storage circuit 222, which is rotated in the manner described in connection with FIGS. 2 and 3.222. Conversion and recording of analog messages into digital formis performed by circuit 222 in the manner described above in connection with FIGS. 2 and 3.It is done. At the end of the message, line 110 returns to its normal high state., switch 230 is closed to reconfigure the receiver circuit. The message is the playbackPlayback is possible by activating the playback switch 226.Initiates the layback circuit so that the message in memory is reconverted to analog form and received.The signal is output to the transmitter 214.
遠隔ユニットのユーザが能動２２０を活性化する適切なコードを与えられている限り、メツセージはいがなる遠隔ユニットからでも送信器／受信器２０２または２０２′において伝送、ストア、およびプレイバックできることは理解される。The user of the remote unit is given the appropriate code to activate active 220.As long as messages are sent even from a remote unit to transmitter/receiver 202 orIt is understood that transmission, storage, and playback can occur at 202'.
前述のように、送信器／受信器２０２および２０２′ は双方向無線通信または光学的に動作するような他のワイヤレス送信器／受信器も含むことができるのは理解され、第１図ないし第３図に関連して示されまた説明されたように、音声記憶システム１０はこのような送信器／受信器に簡単に設置することができる。As previously mentioned, transmitters/receivers 202 and 202' can communicate via two-way wireless communication orIt can also include other wireless transmitters/receivers, such as those that operate optically.As understood and shown and explained in connection with FIGS.Storage system 10 can be easily installed in such a transmitter/receiver.
ここで説明されるように、本発明の音声記憶システムは双方向無線通信、電話、内線通信、移動電話およびその他同種のもののような種々の通信システムに組込むことができる。本発明の音声記憶システムは、ベージングシステムに加えて、電子ノートパッドおよび同種のもののように、医療記録、産業モニタにおいて応用を見つけるだろう。本発明のシステムは、製造時において種々の受信器および送信器／受信器に容易に組込むことができる、または付加的項目として既存の従来的受信器および送信器／受信器に組込んでもよい。本発明のシステムは低い電力要求を有し、遠隔受信器が小さくまた軽量であり、かつ必然的に制限された電源を有するベージングシステムにおいて特に適する。As described herein, the audio storage system of the present invention can be used for two-way wireless communication, telephone,Incorporated into various communication systems such as internal communications, mobile telephones and the likeYou can In addition to the paging system, the audio storage system of the present invention also includes:Applications in medical records, industrial monitors, such as electronic notepads and similarI'll find a use for it. The system of the present invention has a variety of receivers andCan be easily integrated into the transmitter/receiver or as an additional itemIt may be incorporated into conventional receivers and transmitters/receivers. The system of the present inventionpower requirements, the remote receiver is small and lightweight, and the necessarily limited powerParticularly suitable in vaging systems with sources.
第８図を参照すると、データをアナログの形で成る速度で伝送し、異なる速度でメツセージを受取りまたプレイバックするためのアナログ通信システムが示される。システムはデータの入力のために制御ターミナル３５２を備える送信器グループ３５０を含み、アドレスデータおよびメツセージ伝送速度データ、メツセージ変調およびコード発生手段３５４、εよび送信器手段３５６を含む。データは制御ターミナル３５２からメツセージ変調およびコード発生手段３５４に入力され、ここで入ツノメソセージは一時的にストアされ、アドレスおよび速度コードデータが発生されて、アナログメツセージは選択された伝送速度に変調される。Referring to Figure 8, data can be transmitted at speeds in analog form and at different speeds.An analog communication system is shown for receiving and playing back messages.Ru. The system includes a transmitter group with a control terminal 352 for inputting data.350, including address data and message transmission rate data,modulation and code generation means 354, ε and transmitter means 356. Data isAn input from control terminal 352 to message modulation and code generation means 354, where the incoming message is temporarily stored and the address and speed codeData is generated and the analog message is modulated to the selected transmission rate.
変調されたアナログメツセージを含み、アドレスコードならびにメソセージの記憶およびプレイバック速度を制御するためのコードによって先行される伝送バｌットは、伝送のために送信器手段３５６に送られる。送信器手段３５６は、たとえば無線周波数、赤外または可視周波数での伝送のようにワイヤレス、または電話のようにハードクイヤであることができる。Contains modulated analog messages, including address code and message recording.Transmission valve preceded by code to control storage and playback speedThe cut is sent to transmitter means 356 for transmission. The transmitter means 356 includeswireless, such as transmission at radio frequencies, infrared or visible frequencies;You can be as hard-to-queer as the story.
伝送されたデータは、送信器手段３５６からの信号を受取ることができる受信器手段１４を含む受信器グループ３５８によって捕えられる。信号は受取られるとデコーディングおよび変調手段１６に搬送され、記録およびプレイバック速度コードが処理され、伝送されたアドレスコードは予めプログラムされたアドレスコードと比較される。伝送されたアドレスコードデータが受信器グループ３５８の予めセットされたアドレスコードと整合すると、後の記録および再生速度の制御のために、速度コードが速度メモリに入力される。上記で説明したような受信器グルー・ブ３５８は、記録されたデータのブレ・イバックのために増幅器およびスピーカ手段２４を含む。The transmitted data is transferred to a receiver capable of receiving signals from transmitter means 356.is captured by receiver group 358 including means 14. Once the signal is receivedThe recording and playback speed code is conveyed to the decoding and modulating means 16.The address code is processed and the transmitted address code is the pre-programmed address code.compared to the code. The transmitted address code data is transmitted to the receiver group 358.When matched with preset address code, later control of recording and playback speedFor this purpose, a speed code is entered into the speed memory. receiver as described aboveGroove 358 includes an amplifier andIt includes speaker means 24 .
送信器グループ３５０および受信器グループ３５８の両方に対するコーディング、デコーディングおよび信号変調機能は類似しているが、送信器グループ３５８に対する信号入力および制御コマンドは制御ターミナル３５２から引出され、受信器グループに対する信号入力は受信器１４から引出され、制御コマンドはデコーディングおよび変調手段１６の回路から引出される。送信器グループ３５０のコード化回路は従来的設計であるので、たとえばデジタルコード発生器、信号音コードまたはデュアルトーン多周波数（ＤＴＭＦ）コード発生器のような種々のコード発生器は良い結果をもらたして使用される。受信器グループ３５８のデコーダ回路は送信器グループ３５０のコード発生器回路と互換性を有することのみが重要である。前述のように、伝送されるコードは、メツセージが特定の指定された受信器グループ３５８で受取りおよびストアされるように、制御ターミナル３５２から入力されるアドレスを含んでもよい。しかし、伝送された信号に伴うアドレスコードの使用は重要ではなく、受信器グループ３５８は、前に説明したように、受信器グループ３５８の記録回路を活性化する音声活性化装置で機能することができる。Coding for both transmitter group 350 and receiver group 358, the decoding and signal modulation functions are similar, but the transmitter group 358Signal input and control commands for theSignal inputs for the signal group are derived from the receiver 14 and control commands are provided by the decoder.from the circuit of the modulating and modulating means 16. transmitter group 350The coding circuit is of conventional design, so for example digital code generators, signal tones, etc.code or various types such as dual-tone multi-frequency (DTMF) code generators.Code generators are used with good results. Receiver group 358 decoThe code generator circuit must only be compatible with the code generator circuit of transmitter group 350.is important. As mentioned above, the code transmitted iscontrol terminals to be received and stored by receiver group 358352 may also be included. However, along with the transmitted signalThe use of the address code is not important; the receiver group 358 isfunction with an audio activation device that activates the recording circuitry of receiver group 358.can be done.
送信器グループ３５０の動作は第９図と関連して最もよく理解され、メツセージ変調およびコード発生回路３５４はメツセージ変調プロセッサ３５４ａおよびコード発生器３５４ｂの回路を含むものとして概略的に示される。いくつかのページングメツセージが待ち行列にあるコンピュータであるかもしれない制御ターミナル３５２は、変調プロセッサ３５４ａにアナログメツセージを、またアドレスおよび速度コードをコード発生器３５４ｂに発行する。メツセージが変調プロセッサ３５４ａに保持される間、コード発生器３５４ｂは記録および速度のための適切なコードを発生して、伝送のために送信器３５６に発行する。制御ターミナル３５２はコマンドを変調プロセッサ３５４ａに発行して、アナログメツセージが伝送される速度を決定し、アトＬ／スおよびプレイバック速度コードの伝送のすぐ後に、アナログメツセージは指定された速度で伝送のために送信器に搬送される。第１０図で最もはっきり示されるように、受信器グループ３５８は受信器１４で伝送されたアドレスコードを受取り、それをデコーダ回路１６に搬送し１．アドレスコードが整合するなら活性化コマンドを変調プロセッサ３５４ａに発行する。デコーダ回路１６は記録速度コマンドに対応する信号を変調プロセッサ回路３５４ａに送って記録速度を制御する。伝送されたアナログメツセージ信号は受信器１４から変調プロセッサ３５４ａに搬送され、データは好ましくはデジタルフォーマットに変換されてメモリに記憶される。受信器グループオペレータによるプレイバック機能の活性化によって、プレイバック速度コマンドは以降で説明されるような態様でデコーダ１６によって発行され、メツセージはメモリから呼出され、アナログフォーマットに再フォ−マツト化され、増幅器およびスピーカ手段２４を介してコマンド速度で再生される。The operation of transmitter group 350 is best understood in conjunction with FIG.Modulation and code generation circuit 354 includes message modulation processor 354a and code generation circuit 354.is shown schematically as including the circuitry of a code generator 354b. some pagesA control terminal that may be a computer on which messages are queued.Null 352 sends analog messages and addresses to modulation processor 354a.and issues a speed code to code generator 354b. The message is modulatedWhile retained in processor 354a, code generator 354b is used for recording and speed.An appropriate code is generated and issued to transmitter 356 for transmission. control terminalmodule 352 issues a command to modulation processor 354a to generate an analog message.determines the speed at which the at L/S and playback speed codes are transmitted.Immediately after, the analog message is conveyed to the transmitter for transmission at the specified rate.It will be done. As shown most clearly in FIG. 10, receiver group 358 includes receivers14 receives the transmitted address code and conveys it to the decoder circuit 16.．． If the address codes match, an activation command is issued to the modulation processor 354a.go The decoder circuit 16 modulates the signal corresponding to the recording speed command to a processor.The signal is sent to circuit 354a to control the recording speed. Transmitted analog message signalis conveyed from receiver 14 to modulation processor 354a, where the data is preferably digital.converted to a digital format and stored in memory. receiver group operatorBy activating the playback function withissued by decoder 16 in the manner described, the message is stored in memory oris called up, reformatted to analog format, and loaded with amplifiers and speakers.It is played back at the command speed via the marker means 24.
送信器グループ３５０の変調プロセッサ３５４ａおよび受信器グループ３５８の変調プロセッサ３５４ａは非常に類似しており、伝送または受取りのどちらで使用されているにもかかわらず、実質的に同じ態様で動作する。回路は本質的に３つの機能、回路制御およびスイッチング、メモリ変換、および信号変換を行なう。第１１図で示されるように、変調プロセッサ回路はメモリ２２、制御論理コマンドに応答するスイッチング、リセットおよび制御機能を行なうための制御回路１８、および信号に含まれるデータを記憶のためにアナログからデジタルに変換するため、また上記で詳細に説明したように伝送またはプレイバックのためにデジタルからアナログに変換するための信号変換回路２０を含む。Modulation processor 354a of transmitter group 350 and receiver group 358Modulation processor 354a is very similar and can be used for either transmit or receive.Although used, they operate in substantially the same manner. The circuit is essentially 3performs multiple functions, circuit control and switching, memory conversion, and signal conversion. As shown in FIG. 11, the modulation processor circuit includes memory 22, control logiccontrol circuitry for switching, resetting and control functions in response to commands;18, and converting the data contained in the signal from analog to digital for storage.and for transmission or playback as detailed above.It includes a signal conversion circuit 20 for converting from digital to analog.
第１２図および第１３図を参照すると、第９図および第１０図で示される変調プロセッサ回路３５４ａの制御手段１８、信号変換手段２０およびメモリ手段２２で使用される回路の概略図が示される。「音声」の言葉は処理されるデータを指定するために至るところで使用されるが、この発明は音声メツセージの伝送のみに制限されるのではなく、システムにおいて他のデータタイプおよびプレイバックの形が同様に使われるのは理解される。Referring to FIGS. 12 and 13, the modulation profile shown in FIGS.Control means 18, signal conversion means 20 and memory means 22 of processor circuit 354aA schematic diagram of the circuit used in is shown. The word “audio” refers to the data being processed.Although used ubiquitously for the transmission of voice messages, this invention isThe system is not limited to other data types and playbacks.It is understood that the ku form is used similarly.
第１２図および第１３図で示されるように、送信器グループ３５０の変調プロセッサ回路３５４ａでは使用されない特定の機能が、受信器グループ３５８の変調プロセッサ回路３５４ａにある。変調プロセッサ回路の以下の記述は、受信器グループ３５８の変調プロセッサ３５４ａと関連して説明される。しかし、特に指定していない限り、説明は送信器グループ３５０の変調プロセッサ３５４ａの回路に等しく適合する。As shown in FIGS. 12 and 13, the modulation process of transmitter group 350Certain functions not used in receiver circuit 354a provide modulation for receiver group 358.located in processor circuit 354a. The following description of the modulation processor circuit is based on the receiver group.Loop 358 will be described in conjunction with modulation processor 354a. However, especially the fingersUnless otherwise specified, the description is based on the circuitry of modulation processor 354a of transmitter group 350.Equally suitable for roads.
システムが異なるビット速度でメツセージを受取り、記録し、プレイバックすることを可能にする前に説明したプレイバック速度回路は、第１２図において最もはっきりと示されており、以下でより詳細に説明される。速度回路はライン７４および７６によってマイクロプロセッサ３２に接続される速度スイッチ（インバータ）６８および７０を含む。速度セレクタ７２はインバータ６８および７０の出力によって動作される。速度セレクタ７２は、プレイバック速度を制御するために、ライン７９および８１によってスイッチングコントローラ６０の出力に接続される。送信器グループ３５０の変調プロセッサ３５４ａでは、（伝送速度である）プレイバック速度は制御ターミナル３５２の制御の下にあり、したがってインバータ６８および７０゜速度セレクタ７２ならびに関連する回路は使われていない。The system receives, records, and plays back messages at different bit ratesThe playback speed circuit previously described that allowsclearly indicated and explained in more detail below. Speed circuit is line 74and a speed switch (inverter) connected to microprocessor 32 by 76.data) 68 and 70. Speed selector 72 controls the speed of inverters 68 and 70.Operated by output. A speed selector 72 is used to control the playback speed.For this purpose, lines 79 and 81 connect the output of switching controller 60.Continued. In the modulation processor 354a of the transmitter group 350,) The playback speed is under the control of control terminal 352 and thereforeInverter 68 and 70° speed selector 72 and associated circuitry are not used.not present.
メツセージが常に同じ速度で伝送されて、記録およびプレイバック速度を固定できる場合のように、デコーダ１６は固定した記録およびプレイバック速度コードを発行するように予めセットすることができる。しかし、最大限の柔軟性のため、同じ受信器グループが異なる速度で伝送された別のメツセージを受取り、記録およびプレイバックすることができるように、デコーダ１６が異なる記録およびプレイバック速度コードを発行するために適合されるのが好ましい。Messages are always transmitted at the same speed, allowing fixed recording and playback speeds.decoder 16 has a fixed recording and playback speed code.can be set in advance to issue. However, for maximum flexibility, the same receiver group receives and records another message transmitted at a different rate.and playback so that the decoder 16 can record and play back differentPreferably, it is adapted to issue a playback speed code.
動作において、伝送されるべきデータは送信器グループ３５０の変調プロセッサ３５４ａのメモリ２２に入力され、伝送コマンドを待機させて保たれる。伝送コマンドはアドレスコードおよび速度コードを含み、これはコード発生器３５４ｂに送られ、次に送信器３５６に送られる。速度コードおよび伝送コマンドのすぐ後で、コマンドはマイクロプロセッサ３２に送られ、メツセージはメモリ２２から引出され、コマンドされたプレイバック速度で送信器にプレイバックされる。In operation, data to be transmitted is sent to the modulation processor of transmitter group 350.354a, and is held there waiting for a transmission command. transmissionThe command includes an address code and a speed code, which is generated by code generator 354b.and then to transmitter 356. Speed code and transmission commands immediatelyLater, the command is sent to the microprocessor 32 and the message is sent to the memory 22.and played back to the transmitter at the commanded playback speed.
メツセージデータをデジタル化フォーマットでメモリにストアするように使用される信号変換回路２０では、送信器３５６に搬送される前にデータをアナログフォーマットに再変換するために同じ回路が使用されるのは理解される。Used to store message data in digitized format in memory.The signal conversion circuit 20 converts the data into an analog file before being conveyed to the transmitter 356.It is understood that the same circuitry is used to convert back to format.
音声またはデータのアナログメツセージは送信器３５６によって受信器１４に伝送される。メツセージは信号音、ＤＴＭＦ、デジタルまたは同種のような一般的に使われるタイプの指定されたアドレスコードによって先行され、速度コードを含み、またメツセージ終了コードを含んでもよい。Analog messages, voice or data, are transmitted to receiver 14 by transmitter 356.sent. Messages can be generic such as tone, DTMF, digital or the like.preceded by a specified address code of the type used forand may also include a message termination code.
同じ番号が同じ部分を指す第１３図を参照すると、デコーダ１６がライン３７１ないし３７４によって通信する速度メモリ３７０の提供によって、メモリにストアされる各個別のメツセージに対して異なる記録およびプレイバック速度コードを発行すたるめにデコーダ１６が用いられる。Referring to FIG. 13, where like numbers refer to like parts, decoder 16 is connected to line 371.By providing speed memory 370 that communicates withDifferent recording and playback speed codes for each individual messageA decoder 16 is used to issue the .
ライン３７１は能動ラインであり、ライン３７３および３７４を介してデコーダ１６から出力されるプレイバック速度コードを受取るために速度メモリ３７０を活性化する。Line 371 is an active line and is connected to the decoder via lines 373 and 374.speed memory 370 to receive the playback speed code output from 16;Activate.
プレイバック速度コードはカウンタ３２０によって指定される速度メモリ３７０のセクタにストアされ、これはメツセージをストアするＲＡＭ７８の対応するセクタも選択する。プレイバック速度コードがデコードされてメモリ３７０にストアされると、ライン３７１は不能化され、ライン３７２は能動化される。デコーダ１６は記録速度率をデコードし、このコマンドはライン３７３および３７４を介して速度メモリ３７０の記録速度メモリセクタに結合される。The playback speed code is specified by counter 320 in speed memory 370.This is stored in the corresponding sector of RAM 78 where the message is stored.Also select Kuta. The playback speed code is decoded and stored in memory 370.When activated, line 371 is disabled and line 372 is enabled. deco16 decodes the recording speed rate and this command causes lines 373 and 374 toand a recording speed memory sector of speed memory 370.
次にライン３７２は不能化され、デコーダ１６からのライン３８１が能動化される。ライン３８１は、第１２図と関連して示されたように機能する入力論理バッファ２６を介してシステムの記録およびプレイバック回路を活性化する。Line 372 is then disabled and line 381 from decoder 16 is enabled.Ru. Line 381 is an input logic buffer that functions as shown in connection with FIG.Activates the system's record and playback circuitry via the buffer 26.
ライン３８０は速度メモリ３７０を能動ライン３８１に結合して、ライン３８１が能動化されたときにメモリから記録速度を選択するために速度メモリ３７０を活性化する。Line 380 couples speed memory 370 to active line 381 to connect speed memory 370 to active line 381.Speed memory 370 to select recording speed from memory when activated.Activate.
記録速度コードはバス３９０を介してメモリからマイクロプロセッサ３２の速度入力に搬送される。記録コマンドが前に説明したようにデコーダ１６によって発行されると、ライン３８１は不能化される。The recording speed code is transferred from memory to microprocessor 32 via bus 390.conveyed to the input. The record command is issued by decoder 16 as previously described.line 381 is disabled.
プレイバックのため、カウンタ３２０は前に説明した態様でＲＡＭ７８から適切なセクタを、速度メモリ３７０からの対応するプレイバック速度コードとともに選択する。For playback, counter 320 is loaded from RAM 78 in the manner previously described.sector along with the corresponding playback speed code from speed memory 370.select.
プレイバックの間、ライン３８０は不能化され、速度メモリ３７０がプレイバック速度コードを発生するのを引起こし、これはライン３９０を介してプレイバック速度をセットするためにマイクロプロセッサ３２の速度回路に搬送される。During playback, line 380 is disabled and speed memory 370 isThis causes the playback speed code to be generated via line 390.is conveyed to the speed circuit of microprocessor 32 to set the speed.
プレイバック速度コードはＲＡＭ７８のセクタと対応する速度メモリ３７０のセクタにストアされ、コードが関連するメツセージがストアされる。この態様で、メツセージが適切な速度で再生されるように、ストアされたメツセージは対応するプレイバック速度コードと整合される。The playback speed code is stored in a sector of RAM 78 and a corresponding sector of speed memory 370.messages to which codes are associated. In this manner,Stored messages are played back at the appropriate speed.playback speed code.
送信器グループの変調プロセッサ３５４ａに対してメモリアドレス回路は必要でないが、これはメツセージ記憶が制御ターミナル３５２の制御の下にあるからである。No memory address circuit is required for the transmitter group modulation processor 354a.No, because message storage is under control of control terminal 352.be.
異なる速度で伝送およびプレイバックできることは伝送時間を実質的に減少させ、アナログメツセージベージングを実用的にする。さらに、電話回線を介して伝送されなければならないデータは、メツセージの忠実度を維持するためにより遅い速度で伝送して、忠実度を失うことなく正常の速度で後でプレイバックすることができる。Being able to transmit and playback at different speeds substantially reduces transmission time., making analog message browsing practical. In addition, transmission is carried out over telephone lines.Data that must be sent is sent more slowly to maintain message fidelity.transmission at a higher speed and later playback at normal speed without loss of fidelity.I can do it.
特定の好ましい実施例に関連してこの発明を説明したことにより、多（の修正および変更が可能であることは理解でき、すべてはこの発明の真の精神および範囲内に入る。Having described the invention in connection with specific preferred embodiments, it is clear that many (modifications) andIt is understood that modifications and variations may be made, all reflecting the true spirit and scope of the invention.Go inside.
〜〜補正書の写しく翻訳刀提出書（特許法第１８４条の８）平成２年 １月２４日~~Copy of amendment and submission of translation (Article 184-8 of the Patent Law) January 24, 1990
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US077,496 | 1987-07-24 | ||
| US07/077,496US4905003A (en) | 1987-07-24 | 1987-07-24 | Analog/digital data storage system |
| US11000287A | 1987-10-19 | 1987-10-19 | |
| US110,002 | 1987-10-19 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6161663ADivisionJPH07240723A (en) | 1987-07-24 | 1994-07-14 | Digital audio-memory communication system |
| JP9062638ADivisionJPH1075261A (en) | 1987-07-24 | 1997-03-17 | Digital voice storage communication system |
| Publication Number | Publication Date |
|---|---|
| JPH03501192Atrue JPH03501192A (en) | 1991-03-14 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63506454APendingJPH03501192A (en) | 1987-07-24 | 1988-07-22 | Analog-digital data storage system |
| JP6161663AWithdrawnJPH07240723A (en) | 1987-07-24 | 1994-07-14 | Digital audio-memory communication system |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6161663AWithdrawnJPH07240723A (en) | 1987-07-24 | 1994-07-14 | Digital audio-memory communication system |
| Country | Link |
|---|---|
| JP (2) | JPH03501192A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468813A (en)* | 1982-12-06 | 1984-08-28 | Motorola, Inc. | Digital voice storage system |
| JPS6141264A (en)* | 1984-07-31 | 1986-02-27 | Omron Tateisi Electronics Co | Reception system using telephone line |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468813A (en)* | 1982-12-06 | 1984-08-28 | Motorola, Inc. | Digital voice storage system |
| JPS6141264A (en)* | 1984-07-31 | 1986-02-27 | Omron Tateisi Electronics Co | Reception system using telephone line |
| Publication number | Publication date |
|---|---|
| JPH07240723A (en) | 1995-09-12 |
| Publication | Publication Date | Title |
|---|---|---|
| US4905003A (en) | Analog/digital data storage system | |
| CA2051388C (en) | Analog/digital voice storage cellular telephone | |
| US4495647A (en) | Digital voice storage mobile | |
| US4468813A (en) | Digital voice storage system | |
| USRE34976E (en) | Analog/digital voice storage cellular telephone | |
| US4949085A (en) | Prioritization of stored messages in a digital voice paging receiver | |
| US5008835A (en) | Method and apparatus for storing and forwarding voice signals and generating replies | |
| US4864301A (en) | Variable speed transmission recording and retrieval of data | |
| USRE37618E1 (en) | Analog/digital data storage system | |
| EP0377581B1 (en) | Analog/digital data storage system | |
| US6434362B1 (en) | Method of receiving messages, and electrical appliance for implementing the method | |
| JPH03501192A (en) | Analog-digital data storage system | |
| US6252517B1 (en) | System and method for the transmission of voice messages as code over a wireless messaging network | |
| EP0297366A2 (en) | Prioritization of stored messages in a digital voice paging receiver | |
| JP2767745B2 (en) | Receiver | |
| HK1000080B (en) | Analog/digital data storage system | |
| US20010031041A1 (en) | Call recording device for recording important messages | |
| JPH0340645A (en) | Device and method for sorting telephone call |