【発明の詳細な説明】〔産業上の利用分野〕本発明は、コンピュータシステムに関し、特に不要電磁
波の送出レベルを低減できるコンピュータシステムや、
クロック発生回路、ディジタル回路、マイクロコンピュ
ータ応用機器などに関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a computer system, and in particular to a computer system that can reduce the transmission level of unnecessary electromagnetic waves;
Related to clock generation circuits, digital circuits, microcomputer application equipment, etc.
従来、各種電子機器において不要電磁波を低減させるた
めには、例えば特開昭５７−１０９６４８号公報に記載
のラジオ受信装置のように、受信周波数帯域内に自装置
の発生するディジタル信号の基本波及び高調波が入らな
いように、制御クロックの周波数を受信周波数に応じて
可変するようにしていた。Conventionally, in order to reduce unnecessary electromagnetic waves in various electronic devices, for example, the radio receiving device described in JP-A-57-109648, the fundamental wave and the digital signal generated by the device within the receiving frequency band have been used. To prevent harmonics from entering, the frequency of the control clock was varied according to the receiving frequency.
或いは、特開昭５７−１７９５５３号公報に記載のよう
に、自装置内にディジタル・アナログ回路が存在する場
合において、自装置の音響回路に漏えいするディジタル
信号の周波数成分を拡散することによって、音響帯域内
のきわめて狭い帯域における漏えい残音レベルを低減さ
せていた。Alternatively, as described in Japanese Patent Application Laid-Open No. 57-179553, when a digital/analog circuit is present in the own device, the acoustic The level of leaked sound in an extremely narrow band within the band was reduced.
さらにまた、特開昭６２−６５３６号公報に記載のよう
に、自装置内にディジタル・アナログ回路が存在し、デ
ィジタル・アナログ変換量に２つの制御クロックを入力
する場合において、一方の制御クロックにジッタを混入
する事で、２つのクロックのビートノイズの周波数成分
を拡散し、音響帯域内のきわめて狭い帯域における漏え
い残音レベルを低減していた。Furthermore, as described in Japanese Patent Application Laid-Open No. 62-6536, when there is a digital/analog circuit in the device and two control clocks are input to the digital/analog conversion amount, one control clock By adding jitter, the frequency components of the beat noise of the two clocks were spread, reducing the level of leaked sound in an extremely narrow band within the acoustic band.
これらの従来技術は、コンピュータシステムの不要電磁
波の送出レベル低減の点については何等配慮がされてな
く、以下に示す問題があった。These conventional techniques do not give any consideration to reducing the level of unnecessary electromagnetic waves transmitted from computer systems, and have the following problems.
特開昭５７−１０９６４８号公報に記載のものは、自装
置への影響は回避できるが、送出レベルを低減していな
いので、他の機器に対して雑音源となる虞れがあった。The device described in Japanese Patent Application Laid-Open No. 57-109648 can avoid the effect on the device itself, but since the output level is not reduced, there is a risk that it will become a noise source for other devices.
また、特開昭５７−１７９５５３号公報に記載のものは
、コンピュータシステムの動作に必要な制御クロックの
平均周波数の安定化について配慮がされてなく、コンピ
ュータシステムが誤動作する虞れがあった・また、特開昭６２−６５３６号公報に記載のものは、ジ
ッタ混入手段が複雑かつ高価なものになる問題があった
。Furthermore, the method described in JP-A-57-179553 does not take into account stabilization of the average frequency of the control clock necessary for the operation of the computer system, and there is a risk that the computer system may malfunction. , Japanese Patent Application Laid-Open No. 62-6536 has the problem that the jitter mixing means is complicated and expensive.
本発明の目的は、コンピュータシステムの不要電磁波の
送出レベルを低減する事により他の機器に対する影響を
低減し、コンピュータシステムの動作を確実かつ安定的
なものにする為に制御クロックの平均周波数の安定化を
計り、これらを単純かつ安価に実現することにある。The purpose of the present invention is to stabilize the average frequency of the control clock in order to reduce the influence on other equipment by reducing the level of unnecessary electromagnetic waves emitted by the computer system, and to ensure reliable and stable operation of the computer system. The objective is to realize these functions simply and inexpensively.
上記目的を達成する為、コンピュータシステムに入力さ
れる制御用クロックの基本周波数スペクトラムの半値幅
を１２０ＫＨｚ以上とすることで送出レベルを低減し、
かつ平均周波数を一定に゛保つことで動作の安定化を計
ったものである。In order to achieve the above objective, the half width of the fundamental frequency spectrum of the control clock input to the computer system is set to 120 KHz or more to reduce the output level.
Moreover, by keeping the average frequency constant, the operation is stabilized.
またこの場合、制御用クロックを生成するに位相変調手
段を用いて平均周波数を一定に保つようにしたものであ
る。Further, in this case, a phase modulation means is used to generate the control clock to keep the average frequency constant.
またさらにこの場合に、制御用クロックを生成するクロ
ック発生手段を付加したものである。Furthermore, in this case, a clock generating means for generating a control clock is added.
またさらにこの場合に、制御用クロックを生成するに、
周波数変調手段を用いると共にＰＬＬ回路により平均周
波数を一定に保つようにしたものである。Furthermore, in this case, to generate the control clock,
In addition to using frequency modulation means, the average frequency is kept constant by a PLL circuit.
またさらにこの場合に、制御用クロックを生成するに、
被ＦＭ変調波の発生手段を付加したものである。Furthermore, in this case, to generate the control clock,
A means for generating an FM modulated wave is added.
また、コンピュータシステムに入力される制御用クロッ
クの高調波成分の周波数スペクトラムの半値幅を１２０
ＫＨｚ以上とすることで送出レベルを低減し、かつ平均
周波数を一定に保つようにしたものである。In addition, the half width of the frequency spectrum of the harmonic component of the control clock input to the computer system is 120
By setting the frequency to KHz or higher, the transmission level is reduced and the average frequency is kept constant.
また、この場合においても制御用クロックを生成するに
、被ＦＭ変調波の発生手段とＦＭ変調手段とを付加した
ものである。Also in this case, in order to generate the control clock, FM modulated wave generation means and FM modulation means are added.
またさらにこの場合に、制御用クロックを生成するに被
パルス幅変調波の発生手段と、パルス幅変調手段とを付
加したものである６また。上述した各制御クロックを発生する回路のみとし
たものである。Furthermore, in this case, a pulse width modulated wave generating means and a pulse width modulating means are added to generate the control clock. The circuit includes only the circuits that generate the above-mentioned control clocks.
またこの場合に、制御クロックをマイクロコンピュータ
の制御クロックとして用いたものである。Also, in this case, the control clock is used as a control clock for the microcomputer.
またさらにこの場合に、制御クロックをディジタル回路
の制御クロックとして用いたものである。Furthermore, in this case, the control clock is used as a control clock for the digital circuit.
また、上述した各制御クロックの周波数スペクトラムの
半値幅をプログラマブルにしたものである。Further, the half width of the frequency spectrum of each of the control clocks mentioned above is made programmable.
コンピュータシステムは、基本波や高調波の周波数スペ
クトラムが１２０ＫＨｚ以上に拡散され、また平均周波
数が一定に保たれた制御クロックを入力として動作する
。それによって、不要電磁波の一定周波数帯域における
送出レベルが低減でき、平均周波数が一定に保たれてい
るのでコンピュータシステムが誤動作することがない。A computer system operates using as input a control clock in which the frequency spectrum of the fundamental wave and harmonics is spread over 120 KHz and the average frequency is kept constant. As a result, the level of unnecessary electromagnetic waves transmitted in a certain frequency band can be reduced, and since the average frequency is kept constant, the computer system will not malfunction.
また、周波数スペクトラムの拡散を行う回路は集積化に
適している為、簡素かつ安価に構成できる。Furthermore, since the circuit that spreads the frequency spectrum is suitable for integration, it can be configured simply and inexpensively.
以下１本発明の第１の実施例を第１図及び第２図を参照
して説明する。A first embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
第１図において、１は搬送波発生回路を示し、搬送波ｆ
、の２倍の周波数信号２ｆＯを出力する。In FIG. 1, 1 indicates a carrier wave generation circuit, and the carrier wave f
, outputs a frequency signal 2fO twice that of .
この周波数信号２ｆ、をＤフリップフロップ２に供給し
、このＤフリップフロップ２で２分周して搬送波ｆＯを
得る。そして、Ｄフリップフロップ２が出力する搬送波
ｆＯを分周器３に供給し、Ｎ分周する。この場合、分周
比Ｎは後述するプログラマブルレジスタ１６により設定
される。そして、Ｎ分周した信号ｆｏ／Ｎを、擬似ラン
ダム符号発生器４に基本クロックとして供給する。この
擬似ランダム符号発生器４は、この基本クロックｆ。This frequency signal 2f is supplied to a D flip-flop 2, which divides the frequency by two to obtain a carrier wave fO. Then, the carrier wave fO output from the D flip-flop 2 is supplied to the frequency divider 3, and the frequency is divided by N. In this case, the frequency division ratio N is set by a programmable register 16, which will be described later. Then, the N-divided signal fo/N is supplied to the pseudo-random code generator 4 as a basic clock. This pseudo-random code generator 4 uses this basic clock f.
／Ｎを基に、周波数スペクトルの半値幅が６０Ｋ）Ｉｚ
以上となる被変調波を出力する。/N, the half width of the frequency spectrum is 60K)Iz
A modulated wave having the above value is output.
そして、Ｄフリップフロップ２が出力する搬送波ｆＯと
、擬似ランダム符号発生器４が出力する被変調波とを、
Ｅｘ−ＯＲゲート回路よりなる位相変調器５に供給し、
搬送波ｆ、を被変調波により変調し、変調波を得る。そ
して、この変調波をＤフリップフロップ６のＤ入力端子
に供給する。Then, the carrier wave fO outputted by the D flip-flop 2 and the modulated wave outputted by the pseudorandom code generator 4 are
Supplied to a phase modulator 5 consisting of an Ex-OR gate circuit,
The carrier wave f is modulated by a modulated wave to obtain a modulated wave. This modulated wave is then supplied to the D input terminal of the D flip-flop 6.
このＤフリップフロップ６は、波形整形回路を構成する
もので、搬送波発生回路１が出力する周波数信号２ｆ、
をクロックとして供給する。そして、このＤフリップフ
ロップ６で、変調により生じた１／（２ｆｏ）以下のパ
ルスを除却し、処理された変調波を制御クロックとして
コンピュータ装置の中央処理袋ｗ７に供給する。そして
、中央処理装置７は、プログラマブルレジスタ１６に分
周比Ｎを設定させるための制御信号を供給する。このＤ
フリップフロップ６での処理により、中央処理装置７の
誤動作が防止できる。This D flip-flop 6 constitutes a waveform shaping circuit, and the frequency signal 2f output from the carrier wave generation circuit 1,
is supplied as a clock. Then, this D flip-flop 6 eliminates pulses of 1/(2fo) or less generated by the modulation, and supplies the processed modulated wave to the central processing bag w7 of the computer device as a control clock. Then, the central processing unit 7 supplies a control signal for setting the frequency division ratio N to the programmable register 16. This D
The processing in the flip-flop 6 can prevent the central processing unit 7 from malfunctioning.
このように構成したことで、制御クロックの平均周波数
は、ｆｏ （１１／Ｎ／４）で求められ、かつ一定であ
り、中央処理装置１７のシステム的な誤動作を防止でき
る。又、プログラマブルレジスタ１６にあらかじめ分周
比Ｎを設定する事で、変調の停止又は周波数スペクトラ
ムの半値幅を容易に変更することができる。又１本実施
例は、全てディジタル回路として構成できるので集積化
が容易である。With this configuration, the average frequency of the control clock is determined by fo (11/N/4) and is constant, making it possible to prevent system malfunctions of the central processing unit 17. Furthermore, by setting the frequency division ratio N in the programmable register 16 in advance, it is possible to easily stop modulation or change the half-width of the frequency spectrum. Furthermore, since this embodiment can be constructed entirely as a digital circuit, integration is easy.
第２図は、第１図例の回路により発生する周波数スペク
トラムを示す図で、Ｄフリップフロップ２の出力の周波
数スペクトラムＡは、ｆＯの他にｆＯの整数倍の高調波
を持つ。また、擬似ランダム符号発生器４が出力する被
変調波の周波数スペクトラムＢの電力の約９０％は、擬
似ランダム符号発生器４に供給される基本クロックの周
波数ｆＯ／Ｎまでの範囲で拡散したものとなる。そして
、制御クロックの周波数スペクトラムＣは、ｆ、の奇数
倍の周波数成分が±ｆｏ／Ｎの範囲で拡散する。この様
にして周波数スペクトラムが拡散することで、不要電磁
波の一定帯域内における送出レベルが低減する。FIG. 2 is a diagram showing a frequency spectrum generated by the circuit of the example shown in FIG. 1, and the frequency spectrum A of the output of the D flip-flop 2 has harmonics that are integral multiples of fO in addition to fO. Further, approximately 90% of the power of the frequency spectrum B of the modulated wave outputted by the pseudorandom code generator 4 is spread within the range up to the frequency fO/N of the basic clock supplied to the pseudorandom code generator 4. becomes. In the frequency spectrum C of the control clock, frequency components that are odd multiples of f are spread within a range of ±fo/N. By spreading the frequency spectrum in this manner, the transmission level of unnecessary electromagnetic waves within a certain band is reduced.
実験を行った結果、ｆ ｏ ” １６ＭＨｚ、 Ｎ ＝
１６、受信機の受信帯域帯を１２０ＫＨｚとし、１０
ｍ法にて不要輻射電力を測定し、奇数次高調波において
ほぼ１０ｄＢの低減効果を確認することができた。As a result of the experiment, f o ” 16MHz, N =
16. The reception band of the receiver is 120KHz, and 10
Unnecessary radiated power was measured using the m method, and a reduction effect of approximately 10 dB was confirmed for odd harmonics.
次に、本発明の第２の実施例を第３図及び第４図を参照
して説明する。Next, a second embodiment of the present invention will be described with reference to FIGS. 3 and 4.
第３図において、８は被ＦＭ変調波発生器を示し、被Ｆ
Ｍ変調波を出力する。この被ＦＭ変調波発生器８の出力
を、加算器８ａにて後述する積分器１２の積分出力と加
算し、加算出力を電圧制御発振器９に供給する。この電
圧制御発振器９は、入力電圧により発振周波数を可変し
、ＦＭ変調を行う。そして、この電圧制御発振器９の出
力するクロックを、中央処理装置ｉ７に供給すると共に
位相比較器１１に供給する。そして、基準クロック発生
器１０の出力クロックを位相比較器１１に供給し、この
位相比較器１１で両クロックの位相比較を行い、差信号
を積分器１２に供給する。この場合、位相比較器１１は
分周器を内蔵するようにしても良い。In FIG. 3, numeral 8 indicates an FM modulated wave generator;
Outputs M modulated waves. The output of this FM modulated wave generator 8 is added to the integral output of an integrator 12, which will be described later, in an adder 8a, and the added output is supplied to a voltage controlled oscillator 9. This voltage controlled oscillator 9 varies the oscillation frequency depending on the input voltage and performs FM modulation. The clock output from the voltage controlled oscillator 9 is supplied to the central processing unit i7 and also to the phase comparator 11. Then, the output clock of the reference clock generator 10 is supplied to a phase comparator 11, which compares the phases of both clocks, and supplies a difference signal to an integrator 12. In this case, the phase comparator 11 may have a built-in frequency divider.
このように構成したことで、フェーズロックドループが
構成され、平均周波数を一定に保つことで中央処理装置
７の動作の安定化に寄与する。With this configuration, a phase-locked loop is configured, and by keeping the average frequency constant, it contributes to stabilizing the operation of the central processing unit 7.
本実施例では、集積化が可能である。In this embodiment, integration is possible.
第４図は、第３図例の回路により発生する周波数スペク
トラムを示す図で、９の出力の周波数スペクトラムＤは
、ｆ、の整数倍の周波数成分が拡散し、高次高調波はど
拡散の度合が高い。この様にして周波数スペクトラムが
拡散することで、不要電磁波の一定帯域内における送出
レベルが低減する。FIG. 4 is a diagram showing the frequency spectrum generated by the circuit shown in the example in FIG. High degree. By spreading the frequency spectrum in this manner, the transmission level of unnecessary electromagnetic waves within a certain band is reduced.
実験を行った結果、ｆ （１＝ １１ＭＨｚ、受信機の
受信帯域帯を１２０Ｋ）ｌｚとし、制御クロックの周波
数スペクトラムを測定し、１１ＭＨｚ帯で４ｄＢ、２２
ＭＨｚ及び３３ＭＨｚ帯で８ｄＢ、 ４４ＭＨｚ及び５
５ＭＨｚ帯で１０ｄＢの低減効果を確認することができ
た。As a result of the experiment, we set f (1 = 11MHz, receiver reception band is 120K)lz, measured the frequency spectrum of the control clock, and found that it was 4dB in the 11MHz band, 22
8dB in MHz and 33MHz bands, 44MHz and 5
We were able to confirm a 10 dB reduction effect in the 5 MHz band.
次に、本発明の第３の実施例を第５図及び第６図を参照
して説明する。Next, a third embodiment of the present invention will be described with reference to FIGS. 5 and 6.
第５図において、１３は正弦波発振器、１４は被パルス
幅変調波発生器を示し、この正弦波発振器１３及び被パ
ルス幅変調波発生器１４の出力を、抵抗器Ｒ，及びＲ２
を介してシュミットトリガゲート１５に供給する。この
場合、抵抗器Ｒ１ｅ Ｒ２とシュミットトリガゲート１
５とでパルス幅変調器が構成され、シュミットトリガゲ
ート１５の出力を中央処理装置７に制御クロックとして
供給する。In FIG. 5, 13 is a sine wave oscillator, 14 is a pulse width modulated wave generator, and the outputs of the sine wave oscillator 13 and the pulse width modulated wave generator 14 are connected to resistors R and R2.
The signal is supplied to the Schmitt trigger gate 15 via. In this case, resistor R1e R2 and Schmitt trigger gate 1
5 constitutes a pulse width modulator, and the output of the Schmitt trigger gate 15 is supplied to the central processing unit 7 as a control clock.
このように構成したことで、パルス幅変調器としてのシ
ュミットトリガゲート１５の出力は、平均周波数が一定
に保たれ、中央処理装置７の誤動作が防止できる。そし
て、本例においては構成が簡素であり、集積化が容易に
行え、安価に構成できる。With this configuration, the average frequency of the output of the Schmitt trigger gate 15 as a pulse width modulator is kept constant, and malfunctions of the central processing unit 7 can be prevented. Further, this example has a simple configuration, can be easily integrated, and can be configured at low cost.
第６図は、第５図例の回路により発生する周波数スペク
トラムを示す図で、シュミットトリガゲート１５の出力
の周波数スペクトラムＥは、ｆ、の高調波のみが主に拡
散し、高次高調波はど拡散の度合いが高い。この様にし
て周波数スペクトラムが拡散することで、不要電磁波の
一定帯域内における送出レベルが低減する。FIG. 6 is a diagram showing the frequency spectrum generated by the circuit of the example in FIG. The degree of diffusion is high. By spreading the frequency spectrum in this manner, the transmission level of unnecessary electromagnetic waves within a certain band is reduced.
なお、第７図に示したクロック波形Ａ、Ｃ，Ｄ。Note that the clock waveforms A, C, and D shown in FIG.
Ｅは、上述した各実施例における搬送波ｆＯの波形Ａと
、中央制御装置７に供給されるクロックＣ２Ｄ、Ｅとを
比較して示す図である。E is a diagram showing a comparison between the waveform A of the carrier wave fO in each of the embodiments described above and the clocks C2D and E supplied to the central control device 7.
なお、上述実施例においては、変調器を１組ずつ設けた
が、同一変調方式あるいは異なる変調方式の変調器を２
組以上設けるようにしても良い。In the above embodiment, one set of modulators was provided, but two sets of modulators with the same modulation method or different modulation methods were provided.
More than one set may be provided.
また、上述した各実施例では、コンピュータ装置の中央
処理装置にクロックを供給するようにしたが、各種マイ
クロコンピュータ応用機器の中央処理装置に適用できる
ことは勿論である０例えば。Further, in each of the embodiments described above, the clock is supplied to the central processing unit of a computer device, but it goes without saying that the present invention can be applied to the central processing unit of various microcomputer application devices, for example.
ファクシミリ、パーソナルコンピュータ、電話機、各種
オーディオ・ビジュアル機器に適用できる。Applicable to facsimiles, personal computers, telephones, and various audio/visual equipment.
本発明によると、生成されるクロックの周波数スペクト
ラムを拡散することで、不要電磁波の一定の帯域内にお
ける送出レベルを容易に低減でき、コンピュータシステ
ムの動作を確実かつ安定的なものにすることができ、し
かも集積化が容易で安価に実現することができる。According to the present invention, by spreading the frequency spectrum of the generated clock, the transmission level of unnecessary electromagnetic waves within a certain band can be easily reduced, and the operation of the computer system can be made reliable and stable. Moreover, it is easy to integrate and can be realized at low cost.
従って、コンピュータシステム・マイクロコンピュータ
応用機器におけるＥＭＣ（エレクトロマグネティック・
コンパチビリティ）を確保できる。Therefore, EMC (electromagnetic) in computer systems and microcomputer application equipment is
compatibility) can be ensured.
第１図は本発明の第１の実施例を示す回路構成図、第２
図は第１の実施例の周波数スペクトラムを示す特性図、
第３図は本発明の第２の実施例を示す回路構成図、第４
図は第２の実施例の周波数スペクトラムを示す特性図、
第５図は本発明の第３の実施例を示す回路構成図、第６
図は第３の実施例の周波数スペクトラムを示す特性図、
第７図は本発明の各実施例のクロック波形を比較した特
性図である。１・・・搬送波発生回路、２，６・・・Ｄフリップフロ
ップ、３・・・分周器、４・・・擬似ランダム符号発生
器、５・・・位相変調器、７・・・中央処理装置、８・
・・被ＦＭ変調波発生器、９・・・電圧制御発振器、１
０・・・基準クロック発生器、１１・・・位相比較器、
１２・・・積分器、１３・・・正弦波発振器、１４・・
・被パルス幅変調波発生器、１５・・・シュミットトリ
ガゲート、１６・・・プログラマブルレジスタ。FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention;
The figure is a characteristic diagram showing the frequency spectrum of the first embodiment,
FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention, and FIG.
The figure is a characteristic diagram showing the frequency spectrum of the second embodiment,
FIG. 5 is a circuit configuration diagram showing a third embodiment of the present invention, and FIG.
The figure is a characteristic diagram showing the frequency spectrum of the third embodiment,
FIG. 7 is a characteristic diagram comparing clock waveforms of each embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Carrier wave generation circuit, 2, 6... D flip-flop, 3... Frequency divider, 4... Pseudo-random code generator, 5... Phase modulator, 7... Central processing device, 8.
...FM modulated wave generator, 9...Voltage controlled oscillator, 1
0... Reference clock generator, 11... Phase comparator,
12... Integrator, 13... Sine wave oscillator, 14...
- Pulse width modulated wave generator, 15... Schmitt trigger gate, 16... programmable register.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062670AJPH03265014A (en) | 1990-03-15 | 1990-03-15 | Computer system |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062670AJPH03265014A (en) | 1990-03-15 | 1990-03-15 | Computer system |
| Publication Number | Publication Date |
|---|---|
| JPH03265014Atrue JPH03265014A (en) | 1991-11-26 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062670APendingJPH03265014A (en) | 1990-03-15 | 1990-03-15 | Computer system |
| Country | Link |
|---|---|
| JP (1) | JPH03265014A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488627A (en)* | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| US5872807A (en)* | 1993-11-29 | 1999-02-16 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| EP0823801A3 (en)* | 1996-08-08 | 2000-06-21 | Hewlett-Packard Company | Clock distribution via suppressed carrier to reduce EMI |
| JP2006516367A (en)* | 2002-03-14 | 2006-06-29 | ジェネシス・マイクロチップ・インコーポレーテッド | Method and apparatus for reducing EMI in a digital display device |
| US8508795B2 (en) | 2009-03-16 | 2013-08-13 | Ricoh Company, Limited | Information processing apparatus, information processing method, and computer program product for inserting information into in image data |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488627A (en)* | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| US5867524A (en)* | 1993-11-29 | 1999-02-02 | Lexmark International Inc. | Spread spectrum clock generator and associated method |
| US5872807A (en)* | 1993-11-29 | 1999-02-16 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
| EP0823801A3 (en)* | 1996-08-08 | 2000-06-21 | Hewlett-Packard Company | Clock distribution via suppressed carrier to reduce EMI |
| JP2006516367A (en)* | 2002-03-14 | 2006-06-29 | ジェネシス・マイクロチップ・インコーポレーテッド | Method and apparatus for reducing EMI in a digital display device |
| US8508795B2 (en) | 2009-03-16 | 2013-08-13 | Ricoh Company, Limited | Information processing apparatus, information processing method, and computer program product for inserting information into in image data |
| Publication | Publication Date | Title |
|---|---|---|
| US7508278B2 (en) | Asymmetry triangular frequency modulation profiles for spread spectrum clock generations | |
| US5736893A (en) | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems | |
| JP3997248B2 (en) | Extended spectrum clock generator and related methods | |
| JP2526847B2 (en) | Digital wireless telephone | |
| US5506545A (en) | Electronic apparatus having low radio frequency interference from controlled excursion noise-modulated system clock signal | |
| US9397647B2 (en) | Clock spurs reduction technique | |
| US8817841B2 (en) | System and method of controlling modulation frequency of spread-spectrum signal | |
| US9280928B2 (en) | Apparatus and method for driving LED display | |
| EP1345375A3 (en) | Method and apparatus for frequency modulation | |
| US7394885B2 (en) | Spread-spectrum clock signal generator | |
| US8531214B2 (en) | Spread spectrum clock generators | |
| CN103490777A (en) | Low spurious frequency synthesizer | |
| US6697416B1 (en) | Digital programmable, spread spectrum clock generator | |
| US7313161B2 (en) | Spread spectrum clock generator and method of generating spread spectrum clock | |
| KR20100077548A (en) | Phase locked loop circuit | |
| US9596038B2 (en) | Random spread spectrum modulation | |
| US9628262B1 (en) | Spur reduction in phase locked loops using reference clock dithering | |
| US8644441B2 (en) | Clock generators and clock generation methods thereof | |
| JP5190028B2 (en) | Spread spectrum clock generator | |
| JPH03265014A (en) | Computer system | |
| CN106941351B (en) | Dual Calibration Loops for Random Spread Spectrum Modulators | |
| CN211239828U (en) | X-waveband 10Hz stepping low-stray-frequency source | |
| US8422536B2 (en) | Spread spectrum clock signal generator method and system | |
| JP2002246900A (en) | Clock signal circuit and electronic equipment mounted equipment mounted with the same circuit | |
| US6897687B2 (en) | Method and apparatus for reconfigurable frequency generation |