【発明の詳細な説明】［産業上の利用分野１本発明は、多層セラミックス基板に設けられたパッドに
外部引出し端子が固着されてなる半導体パッケージ及び
その製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application 1] The present invention relates to a semiconductor package in which external lead terminals are fixed to pads provided on a multilayer ceramic substrate, and a method for manufacturing the same.
［従来の技術］従来、例えばビングリッドアレイ等の半導体パッケージ
においては第４図に示すように、０．１〜０．２ｍｍ径
のスルーホール２１が形成されると共に、そのスルーホ
ール２１内及び表面に導体回路２２が形成されたグリー
ンノート２３を複数枚積層して焼成することにより、パ
ッケージの本体たる積層配線板２４を形成していた。そ
して、その積層配線板２４の下面に、あらためてタング
ステンを主成分とするメクライズペーストによってパタ
ーン印刷を施し、その印刷部位を局部焼成することによ
ってピンパッド２５を形成していた。[Prior Art] Conventionally, as shown in FIG. 4, in a semiconductor package such as a bin grid array, a through hole 21 with a diameter of 0.1 to 0.2 mm is formed, and a A laminated wiring board 24, which is the main body of the package, is formed by stacking and firing a plurality of green notebooks 23 on which conductor circuits 22 are formed. Then, a pattern was printed on the lower surface of the laminated wiring board 24 again using Mekrise paste containing tungsten as a main component, and the printed portions were locally fired to form pin pads 25.
その後、このビンパッド２５上にビン状の外部引出し端
子２６をロウ付けによって固着することにより、ビング
リッドアレイを形成していた。Thereafter, a bin-shaped external lead terminal 26 is fixed onto the bin pad 25 by brazing, thereby forming a bin grid array.
［発明が解決しようとする課題］しかし、上記パッケージにおいては、ピンパッド２５は
積層配線板２４を形成した後の別工程にて局部焼成によ
り形成されていたため、ピンパッド２５と積層配線板２
４との間の接合強度が充分でなかった。しかも複数のピ
ンパッド２５間で接合強度のハラ付きが大きいために、
接合強度の弱い部分ではピンパッドの脱落を生しる虞れ
があった。[Problems to be Solved by the Invention] However, in the above package, since the pin pads 25 were formed by local firing in a separate process after forming the laminated wiring board 24, the pin pads 25 and the laminated wiring board 2
The bonding strength between 4 and 4 was not sufficient. Moreover, since there is a large variation in bonding strength between multiple pin pads 25,
There was a risk that the pin pad would fall off in areas where the bonding strength was weak.
また、ロウ付は時の熱は、前記ピンパッド２５を介して
積層配線板２４の最下層に位置するセラミックス基材の
スルーホール２１内に伝達される。Further, the heat during brazing is transmitted through the pin pad 25 into the through hole 21 of the ceramic base material located at the bottom layer of the laminated wiring board 24.
そのスルーホール径は比較的小さいために、該スルーホ
ール２１の周辺部が集中的に加熱され、当該部位Ｓ（第
４図参照）にクランクが発生し、外部引出し端子２６及
びピンパッド２５の剥離脱落の原因となっていた。Since the diameter of the through hole is relatively small, the peripheral area of the through hole 21 is heated intensively, and a crank occurs in the area S (see FIG. 4), causing the external lead terminal 26 and the pin pad 25 to peel off and fall. It was causing this.
本発明は上記事情に鑑みなされたものであって、その目
的は、外部引出し端子を固着するためのバットとパッケ
ージ本体との接合強度が強く、パッド及び外部引出し端
子の脱落がない半導体パッケージを提供することにある
。また、従来の製造工程に大きな変化を加えることなく
、パッドとパッケージ本体との間の接合強度の強い半導
体パッケージの製造方法を提供することにある。The present invention has been made in view of the above circumstances, and its purpose is to provide a semiconductor package in which the bonding strength between a bat for fixing external lead-out terminals and the package body is strong, and the pads and external lead-out terminals do not fall off. It's about doing. Another object of the present invention is to provide a method for manufacturing a semiconductor package with strong bonding strength between the pad and the package body without making any major changes to the conventional manufacturing process.
１課題を解決するための手段及び作用］上記課題を解決
するために本発明は、本体と、その本体内に形成された
内装回路と、外部引出し端子と、前記内装回路及び外部
引出し端子に電気的に接続されると共に、前記外部引出
し端子を本体に固定するためのパッドとを備えてなる半
導体パッケージであって、前記本体は複数のセラミック
ス基板が積層成形されてなるものであり、前記バットは
少なくとも一つのセラミックス基板の一部分に埋設され
てなるものである。Means and Effects for Solving the Problem] In order to solve the above problems, the present invention provides a main body, an internal circuit formed in the main body, an external lead terminal, and an electrical connection to the internal circuit and the external lead terminal. and a pad for fixing the external lead terminal to the main body, the main body is formed by laminating and molding a plurality of ceramic substrates, and the bat is It is embedded in a portion of at least one ceramic substrate.
この構成によれば、パッドは本体を構成するセラミック
ス基板の一部分に埋設されるため、バ。According to this configuration, since the pad is embedded in a portion of the ceramic substrate constituting the main body, the pad is buried in a portion of the ceramic substrate that constitutes the main body.
ドは本体に対し非常に強固に接合される。従って、従来
とは異なり、パッド及び外部引出し端子が本体から脱落
することがない。The board is very firmly connected to the main body. Therefore, unlike the conventional case, the pad and the external lead terminal do not fall off from the main body.
本発明の半導体パッケージの製造方法は、主としてセラ
ミックスからなるグリーンシートに、外部引出し端子を
半導体パッケージの本体に固定するためのパッドの大き
さに相当するホールを形成する工程と、前記グリーンシ
ートのホール内に導体材料を充填する工程と、前記ホー
ル形成工程及び充填工程を経て形成されたグリーンシー
トを含む複数のグリーンシートを積層して同時焼成する
工程とを備えている。The method for manufacturing a semiconductor package of the present invention includes the steps of forming a hole corresponding to the size of a pad for fixing an external lead terminal to the main body of the semiconductor package in a green sheet mainly made of ceramics, and forming a hole in the green sheet. and a step of laminating and simultaneously firing a plurality of green sheets including the green sheet formed through the hole forming step and the filling step.
この方法によれば、複数のグリーンシートを積層し同時
焼成してパッケージ本体を形成する際に、導体材料によ
って構成されるパッドがパッケージ本体内に埋設される
形で一体形成されるため、パッケージ本体とパッドとが
強固に接合される。従って、そのパッドを介して外部引
出し端子がパッケージ本体に強固に固着されることにな
り、外部引出し端子の本体からの脱落が防止される。According to this method, when multiple green sheets are laminated and simultaneously fired to form the package body, the pads made of conductive material are embedded in the package body and are integrally formed. and the pad are firmly joined. Therefore, the external lead terminal is firmly fixed to the package main body via the pad, and the external lead terminal is prevented from falling off from the main body.
さて、前記セラミックスとしては、窒化アルミニウム、
アルミナ、ムライト、コージェライト等があげられるが
、特に、半導体パッケージ本体の構成材料としては熱伝
導性に優れる窒化アルミニウムが好ましい。そして、こ
れらセラミックスに有機樹脂バインダーや有機溶剤等を
配合し、シート状に成形することによりグリーンシート
が形成される。Now, as the ceramics, aluminum nitride,
Examples include alumina, mullite, cordierite, etc., and aluminum nitride, which has excellent thermal conductivity, is particularly preferred as a constituent material of the semiconductor package body. Then, a green sheet is formed by blending an organic resin binder, an organic solvent, etc. with these ceramics and molding it into a sheet shape.
パッドを設けるためのホールが形成されるグリーンソー
トの厚さは０．２〜１．０ｍｍの範囲が好適である。こ
の厚さが０．２ｍｍ未満ではパッドとセラミックス基板
との接合強度の向上が図れず、１、Ｏｎ＋ｍを超えると
印刷によるホール内への導体材料の充填が困難となる。The thickness of the green sort in which holes for providing pads are formed is preferably in the range of 0.2 to 1.0 mm. If the thickness is less than 0.2 mm, the bonding strength between the pad and the ceramic substrate cannot be improved, and if it exceeds 1.On+m, it becomes difficult to fill the holes with conductive material by printing.
また、パッドを設けるためのホールの断面形状は特定さ
れず、円形状、矩形状等いずれの形状でもよい。仮にホ
ールの断面形状が矩形状の場合、その幅は０．１〜１．
０闘、長さは０． １〜１０ａｍの範囲が好適である。Further, the cross-sectional shape of the hole for providing the pad is not specified, and may be any shape such as circular or rectangular. If the cross-sectional shape of the hole is rectangular, its width is 0.1 to 1.
0 fights, length 0. A range of 1 to 10 am is preferred.
この幅及び長さが０．１■未満では導体材料の充填が困
難となり、また当該パッドに外部引出しピンを固着する
ごとが困難となる。一方、前記幅が１．０ｍｍを−超え
るとパッドに取り付けられる各外部引出し端子の間隔が
不要に大きくなり、パッケージの実装効率を低下させる
。また、ホールの断面形状が円形状の場合、その内径は
０．８〜１．５ｍｍの範囲が好適である。If the width and length are less than 0.1 square centimeters, it will be difficult to fill the pad with conductive material, and it will also be difficult to fix the external pull-out pin to the pad. On the other hand, if the width exceeds 1.0 mm, the distance between the external lead terminals attached to the pads becomes unnecessarily large, reducing the packaging efficiency of the package. Further, when the cross-sectional shape of the hole is circular, the inner diameter is preferably in the range of 0.8 to 1.5 mm.
パッドが設けられるホール内には、導体材料を主成分と
するペーストがスクリーン印刷等によって充填される。The hole in which the pad is provided is filled with a paste mainly composed of a conductive material by screen printing or the like.
この導体材料としては、タングステン、モリブデン等が
使用される。Tungsten, molybdenum, etc. are used as the conductor material.
続いて、前述のようにホールが形成され、かつその内部
に導体材料が充填されてなるグリーンシート、及び通常
の大きさのスルーホールが形成され、かつその内部に導
体材料が充填されてなるグリーンシートの各表面には、
それぞれ前述のようなペーストによって所定パターンの
導体回路がスクリーン印刷等によって形成される。Next, a green sheet with a hole formed therein and filled with a conductive material as described above, and a green sheet formed with a normal-sized through hole formed with a conductive material filled inside it. Each surface of the sheet has
A conductive circuit in a predetermined pattern is formed by screen printing or the like using the paste as described above.
その後、これらグリーンシートは、前記ホールが形成さ
れてなるグリーンシートが最外層に位置するように積層
される。そして、この積層成形体には、仮焼及び脱脂を
経て本焼成が施され、多層セラミックス基板からなる半
導体パッケージの本体が形成される。これと同時に、そ
の本体内には導体材料からなるパッドが埋設されるが如
く一体形成される。Thereafter, these green sheets are stacked such that the green sheet in which the holes are formed is located in the outermost layer. Then, this laminated molded body is subjected to calcination and degreasing, and then main firing to form a main body of a semiconductor package made of a multilayer ceramic substrate. At the same time, a pad made of a conductive material is integrally formed so as to be embedded within the main body.
その後、各パッド上には、外部引出しピン又は外部引出
しリード等の外部引出し端子がロウ付は等によって固着
され、半導体パッケージが完成される。Thereafter, an external extraction terminal such as an external extraction pin or an external extraction lead is fixed onto each pad by soldering or the like, and the semiconductor package is completed.
以下に、本発明を具２体化した第１及び第２実施例につ
いて説明する。First and second embodiments that embody the present invention will be described below.
「第１実施例コ本発明を半導体パッケージの一形態であるピングリッド
アレイに具体化した実施例を図面に従って説明する。First Embodiment An embodiment in which the present invention is embodied in a pin grid array, which is one form of a semiconductor package, will be described with reference to the drawings.
第１図に示すように、ピングリッドアレイの製造に際し
、複数枚の窒化アルミニウム製グリーンシート２をラミ
２−トした状態で焼成することにより、本体としての積
層配線板３を形成している。As shown in FIG. 1, when manufacturing a pin grid array, a laminated wiring board 3 as a main body is formed by laminating and firing a plurality of aluminum nitride green sheets 2.
各グリーンシート２は、純度９９．９％、平均粒径１μ
ｍの窒化アルミニウム粉末１００重量部に、トルエン及
びエタノールを溶媒としたアクリル系バインダー１０〜
１５重量部を添加し混練してなる原料組成物を、シート
形状に成形して乾燥したものであり、各グリーンシート
２には０． ２ｍ ｍ 径０） ス／Ｌ／ −ホール４
を多数形成している。ここで、積層配線板３の最下層に
配置されるグリーンシーｈ２ａには、断面円形状で内径
が１．０ｍｍのスルーホール６（以下、パッド孔６とい
う）を所定間隔を隔てて複数形成している。Each green sheet 2 has a purity of 99.9% and an average particle size of 1μ
100 parts by weight of aluminum nitride powder, 10 to 10 parts by weight of an acrylic binder using toluene and ethanol as a solvent.
A raw material composition obtained by adding and kneading 15 parts by weight is formed into a sheet shape and dried, and each green sheet 2 contains 0. 2mm Diameter 0) S/L/-Hole 4
It forms a large number of Here, in the green sea h2a arranged at the bottom layer of the laminated wiring board 3, a plurality of through holes 6 (hereinafter referred to as pad holes 6) each having a circular cross section and an inner diameter of 1.0 mm are formed at predetermined intervals. ing.
続いて、各グリーンシート２．２ａに対し、平均粒径１
．１μｍのタングステンを主成分とするメタライズペー
ストにてパターン印刷を施すことにより、各スルーホー
ル４及びパッド孔６内に該ペーストを充填すると共に、
各グリーンシート２２ａの表面に導体回路５を形成して
いる。そして、各シー）２．２ａをラミネート後、加熱
乾燥してバインダー及びメタライズペーストに含まれる
溶媒を除去することにより、各グリーンシート２２ａの
スルーホール４内及びシート表面に導体回路５を定着さ
せると共に、最下層のグリーンシート２ａのパッド孔６
内にビンパッド８を形成している。Subsequently, for each green sheet 2.2a, an average particle size of 1
．． By printing a pattern with a 1 μm metallized paste mainly composed of tungsten, each through hole 4 and pad hole 6 are filled with the paste,
A conductor circuit 5 is formed on the surface of each green sheet 22a. After laminating each green sheet 2.2a, the conductor circuits 5 are fixed in the through holes 4 and on the sheet surface of each green sheet 22a by heating and drying to remove the binder and the solvent contained in the metallizing paste. , pad hole 6 of the lowest green sheet 2a
A bin pad 8 is formed inside.
次いで、各シーｈ２，２ａを積層してなる積層成形体を
常圧窒素雰囲気下、所定の温度条件（３５０〜１５５０
°Ｃ）にて加熱することにより、グリーンシート２．２
ａ中のバインダーを分解除去して該積層成形体に仮焼及
び脱脂を施している。Next, the laminated molded body formed by laminating each seam h2, 2a is heated under a normal pressure nitrogen atmosphere under predetermined temperature conditions (350 to 1550
Green sheet 2.2 by heating at
The binder in a is decomposed and removed, and the laminated molded product is calcined and degreased.
引き続き、この積層成形体を１８５０°Ｃまで加熱して
本焼成することにより、積層配線板３を得た。Subsequently, this laminated molded body was heated to 1850° C. for main firing to obtain a laminated wiring board 3.
更乙こ、この積層配線板３の上面には、前述のようなメ
タライズペーストによるパターン印刷及びその印刷部位
の局部焼成により、又はスパッタリング等のバターニン
グにより導体回路５を形成している。また、積層配線板
３の上面側には、ＩＣチップ等の電子部品を搭載するた
めのキャビティ９が超音波ザグリ加工によって形成され
る。そして、この積層配線板３を洗浄した後、前記メタ
ライズペースト等を使用し前記と同様にして、キャビテ
ィ９内に導体回路（図示略）を形成している。Furthermore, a conductor circuit 5 is formed on the upper surface of the laminated wiring board 3 by pattern printing using metallization paste as described above and local firing of the printed portion, or by patterning such as sputtering. Further, a cavity 9 for mounting electronic components such as an IC chip is formed on the upper surface side of the laminated wiring board 3 by ultrasonic counterboring. After cleaning the laminated wiring board 3, a conductive circuit (not shown) is formed in the cavity 9 using the metallizing paste or the like in the same manner as described above.
このようにして、キャビティ９内の導体回路と前記ピン
パッド８とは積層配線板３内の導体回路５を介して電気
的に接続される。In this way, the conductor circuit in the cavity 9 and the pin pad 8 are electrically connected via the conductor circuit 5 in the laminated wiring board 3.
次いで、各ピンパッド８上にそれぞれ断面円形状の外部
引出Ｌ２ビン１０（ピン径０． ４ｍｍ）を配置し、そ
の取付は端面をビンパッド８の表面に当接させる。そし
て、銀ロウ１１を溶融状態で供給した後、冷却固化させ
ることにより、外部引出しピン１０を各ピンパッド８に
それぞれ固着して、ピングリントアレイを完成した。Next, an external drawer L2 bottle 10 (pin diameter: 0.4 mm) having a circular cross section is placed on each pin pad 8, and the end face is brought into contact with the surface of the bottle pad 8 when attached. Then, after supplying the silver wax 11 in a molten state, it was cooled and solidified to fix the external pull-out pins 10 to each pin pad 8, thereby completing a pin print array.
尚、前記ビンパッド８やキャビティ９内の導体回路に対
し外部引出しピン１０や各種電子部品を銀ロウ１１によ
って確実に接続固定するために、ピンバット８に配線リ
ードを接続すると共に、この配線リードを介してキャビ
ティ９内の導体回路、積層配線板３０表裏に露出する導
体回路５及びビンパッド８の各露出面に電解ニッケルメ
ンキを施すことができる。このメツキ層の厚さは２μｍ
であることが好ましく、更にメツキ層の結合度を高める
ため、積層配線板３を水素雰囲気下、９３０°Ｃにて１
時間保持することにより、表面に付着されたニッケルを
導体回路等の内部に拡散させることができる。In order to securely connect and fix the external lead pin 10 and various electronic components to the conductor circuit in the pin pad 8 and the cavity 9 using the silver solder 11, a wiring lead is connected to the pin butt 8, and a wiring lead is inserted through the wiring lead. Electrolytic nickel coating can then be applied to the conductor circuits in the cavity 9, the conductor circuits 5 exposed on the front and back sides of the laminated wiring board 30, and the exposed surfaces of the pin pads 8. The thickness of this plating layer is 2μm
In order to further increase the degree of bonding of the plating layer, the laminated wiring board 3 is heated to
By holding it for a certain period of time, the nickel attached to the surface can be diffused into the conductor circuit and the like.
このように本実施例によれば、積層配線板３が一体成形
される過程において、同時にビンパッド８が積層配線板
３内に形成される。そのため、ビンパッド８が積層配線
板３内に強固に固着されると共に、ピンパッド８間にお
ける接着強度のバラ付きがほとんどなくなる。As described above, according to this embodiment, in the process of integrally molding the laminated wiring board 3, the bin pads 8 are formed in the laminated wiring board 3 at the same time. Therefore, the pin pads 8 are firmly fixed within the laminated wiring board 3, and there is almost no variation in adhesive strength between the pin pads 8.
また、パッド孔６の内径は窒化アルミニウム配線板のス
ルーホール４の内径及び外部引出しピン１０の外径より
も大きいため、ロウ付は時の熱がバット孔６内のビンパ
ッド８に伝達されても、その熱がビンパ・ノド８内に全
体的に分散される。そのため、ピンパッド８周辺のセラ
ミックス基材が集中的に加熱されることがなく、セラミ
ックス基材に従来のようなりラックが生ずる心配がない
。In addition, since the inner diameter of the pad hole 6 is larger than the inner diameter of the through hole 4 of the aluminum nitride wiring board and the outer diameter of the external pull-out pin 10, the heat during brazing may not be transferred to the pin pad 8 in the butt hole 6. , the heat is distributed throughout the binpa throat 8. Therefore, the ceramic base material around the pin pad 8 is not heated intensively, and there is no fear that a rack will occur in the ceramic base material as in the conventional case.
従って、本実施例のピングリッドアレイにおいては、ビ
ンパッド８及び外部引出しピン１ｏの剥離脱落が極めて
生じ難い。Therefore, in the pin grid array of this embodiment, peeling and falling of the bin pad 8 and the external pull-out pin 1o is extremely unlikely to occur.
［第２実施例］°本発明を半導体パッケージの一形態であるクワットフ
ラットパッケージ（ＱＦＰ）に具体化した実施例を図面
に従って説明する。[Second Embodiment] An embodiment in which the present invention is embodied in a quad flat package (QFP), which is one form of a semiconductor package, will be described with reference to the drawings.
第２図に示すように、前記第１実施例同様、複数枚の窒
化アルミニウム製グリーンシート２をラミネートした状
態で焼成することにより、本体としての積層配線板１３
を形成している。As shown in FIG. 2, as in the first embodiment, a laminated wiring board 13 as a main body is formed by laminating and firing a plurality of aluminum nitride green sheets 2.
is formed.
各グリーンシート２は、前記第１実施例と同様にして形
成されたものである。ここで、第２，３図に示すように
、積層配線板１３の最下層に配置されるグリーンシート
２ｂの辺縁部には、平面矩形状のバイアホール１６（幅
０．４６ｍｍＸ長さ１．４５ｍｍ）を所定間隔を隔てて
複数形成している。Each green sheet 2 is formed in the same manner as in the first embodiment. Here, as shown in FIGS. 2 and 3, a via hole 16 (width: 0.46 mm x length: 1.5 mm) having a rectangular plan shape is provided at the edge of the green sheet 2b disposed at the bottom layer of the laminated wiring board 13. 45 mm) are formed at predetermined intervals.
続いて、各グリーンシート２，２ｂに対し、粒径３．８
μｍのタングステンを主成分とするメタライズペースト
にてパターン印刷を施し、各スルーホール４及びバイア
ホール１６内に該ベーストを充填すると共に、各グリー
ンシーｔ−２，２ｂの表面には導体回路５を形成ｔ７て
いる。そして２、各シート２，２ｂをラミネート後、加
熱乾燥してバインダー及びメタライズペーストに含まれ
る溶媒を除去することにより、各グリ・−ンシート２，
２ｂのスルーボール４内及びシート表面に導体回路５を
定着させると共に、ＨｔＴ層のグリーンシート２ｂのバ
イアホール１６内にリード用パノ１゛１８を形成してい
る。Next, for each green sheet 2, 2b, a particle size of 3.8
A pattern is printed using a metallized paste whose main component is tungsten, and each through hole 4 and via hole 16 are filled with the base, and a conductive circuit 5 is formed on the surface of each green sheet t-2, 2b. Formation t7. 2. After laminating each sheet 2, 2b, each green sheet 2,
A conductive circuit 5 is fixed in the through ball 4 of the HtT layer 2b and on the sheet surface, and a lead pan 18 is formed in the via hole 16 of the green sheet 2b of the HtT layer.
次いで、前記第１実施例と同様にして、各シート２，２
ｂを積層してなる積層成形体に仮焼及び脱脂を施した後
、本焼成を施すことにより、積層配線板１３を得た。Next, in the same manner as in the first embodiment, each sheet 2, 2
A laminated wiring board 13 was obtained by performing calcination and degreasing on the laminated molded body formed by laminating B and then performing main firing.
この積層配線板１３の上面側（，１６よ、前記第１実施
例と同様にして導体回路５やキャビティ９が形成される
。また、第２，３図に下すよ−）に、各リード用バット
１８の−Ｌには外部引出しり一部２０が、前記第１実施
例と同様にり、 −（Ｘ ５１（Ｃ１つ１１によって固
着され、クワットフラットパッケージが完成される。こ
のリード２０は断面長−１形状の金属材料からなり、そ
の端部には取付部２０ａが屈曲形成されている。この取
付部？、 Ｏａの取付面積は前記パッド１８の表面より
も小さく設定されている。従って、取付部２０ａをパッ
ド１８上に固定するために多量の銀ロウ１１を使用して
も、その恨ロウ１１がパッド１８の表面から流れ落ちる
ことはない。On the upper surface side of this laminated wiring board 13 (16, conductor circuits 5 and cavities 9 are formed in the same manner as in the first embodiment. Also, as shown in FIGS. 2 and 3), each lead An external drawer part 20 is attached to -L of the bat 18 in the same way as in the first embodiment, and - It is made of a long-shaped metal material, and a mounting portion 20a is bent at the end thereof.The mounting area of this mounting portion 20a is set to be smaller than the surface of the pad 18.Therefore, Even if a large amount of silver solder 11 is used to fix the mounting portion 20a on the pad 18, the silver solder 11 will not run off the surface of the pad 18.
尚、このパッケージにおいても、前記第１実施例同様、
導体回路５やリード用パッドｌ ８の露出部に電解ニン
ケルメノキを施してもよい。Note that in this package as well, as in the first embodiment,
Electrolytic nickel acetate may be applied to the exposed portions of the conductor circuit 5 and lead pads 18.
このようにして形成されたクワットフラットパッケージ
においても、積層配線板１３が一体成形される過程にお
いて、同時にリード用パッド１８が積層配線板１３内に
形成されるため、リード用パッド１８が従来のような剥
離脱落を生巳ることがない。Even in the quad flat package formed in this way, the lead pads 18 are formed in the laminated wiring board 13 at the same time in the process of integrally molding the laminated wiring board 13. There will be no peeling or flaking.
［発明の効果；以上詳述したように本発明の半導体パッケージによれば
、外部引出し端子を固着Ｊるためのバフ・ドとパッケー
ジ本体との接合強度が強く、パント及び外部引出し端子
の脱落がないとい・）優れた効果を発揮する。また、本
発明の半導体パッケージの製造方法によれば、従来の製
造工程に大きな変化を加えることなく、パッドとパッケ
ージ本体との間の接合強度の強い半導体パッケージを確
実に製造することができる。[Effects of the Invention; As detailed above, according to the semiconductor package of the present invention, the bonding strength between the buffed pad for fixing the external lead-out terminal and the package body is strong, and the punt and the external lead-out terminal are prevented from falling off. It shows excellent effects. Further, according to the semiconductor package manufacturing method of the present invention, a semiconductor package with strong bonding strength between the pad and the package body can be reliably manufactured without making any major changes to the conventional manufacturing process.
第１図は本発明をピングリッドアレイに具体化した第１
実施例における本体の積層状態を示す説明図、第２図は
本発明をクワットフラットパッケージに具体化した第２
実施例における本体の積層状態を示す説明図、第３図は
同しくパッケージ本体の一部を示す底面図、第４図は従
来例におけるパッケージ本体の積層状態を示す説明図で
ある。２ ２ａ ２ｂ・・・グリーンシート、３，１３・・
・本体としての積層配線板、５・・・内装回路としての
導体回路、６・・・スルーボールたるパッド孔、８・・
・ピンパッド、１０・・・外部引出し端子としての外部
引出しビン、１６・・・バイアホール、１８・・・リー
ド用パッド、２０・・・外部引出し端子としての外部引
出しリード。Figure 1 shows a first embodiment of the present invention in a pin grid array.
FIG. 2 is an explanatory diagram showing the laminated state of the main body in the embodiment, and FIG.
FIG. 3 is a bottom view showing a part of the package body, and FIG. 4 is an explanatory diagram showing the stacked state of the package body in the conventional example. 2 2a 2b... Green sheet, 3, 13...
- Laminated wiring board as main body, 5... Conductor circuit as internal circuit, 6... Pad hole as through ball, 8...
- Pin pad, 10... External drawer pin as an external drawer terminal, 16... Via hole, 18... Lead pad, 20... External drawer lead as an external drawer terminal.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337785AJP3034022B2 (en) | 1989-12-11 | 1990-11-30 | Semiconductor package |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32117589 | 1989-12-11 | ||
| JP1-321175 | 1989-12-11 | ||
| JP2337785AJP3034022B2 (en) | 1989-12-11 | 1990-11-30 | Semiconductor package |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11324219ADivisionJP3117967B2 (en) | 1989-12-11 | 1999-11-15 | Multilayer ceramic substrate |
| Publication Number | Publication Date |
|---|---|
| JPH03232256Atrue JPH03232256A (en) | 1991-10-16 |
| JP3034022B2 JP3034022B2 (en) | 2000-04-17 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337785AExpired - LifetimeJP3034022B2 (en) | 1989-12-11 | 1990-11-30 | Semiconductor package |
| Country | Link |
|---|---|
| JP (1) | JP3034022B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847448A (en)* | 1990-12-11 | 1998-12-08 | Thomson-Csf | Method and device for interconnecting integrated circuits in three dimensions |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847448A (en)* | 1990-12-11 | 1998-12-08 | Thomson-Csf | Method and device for interconnecting integrated circuits in three dimensions |
| Publication number | Publication date |
|---|---|
| JP3034022B2 (en) | 2000-04-17 |
| Publication | Publication Date | Title |
|---|---|---|
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| EP0594427B1 (en) | A printed circuit board mounted with electric elements thereon | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| WO1994022168A1 (en) | Ball grid array electronic package | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JP2681327B2 (en) | Method for manufacturing bumped circuit board | |
| JP2002289747A (en) | Ceramic substrate, composite substrate and manufacturing method of the ceramic substrate | |
| JPH03232256A (en) | Semiconductor package and manufacture thereof | |
| JP3117967B2 (en) | Multilayer ceramic substrate | |
| JP3330104B2 (en) | Manufacturing method of multi-cavity ceramic wiring board | |
| CN109923950B (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
| JP3495773B2 (en) | Circuit board | |
| JP3950950B2 (en) | Manufacturing method of ceramic wiring board | |
| JP2001077511A (en) | Manufacture of ceramic board | |
| JP3645744B2 (en) | Ceramic wiring board | |
| JP3787232B2 (en) | Manufacturing method of semiconductor package | |
| JPH0636601Y2 (en) | Circuit board | |
| JP2004056082A (en) | Wiring board and its manufacturing method | |
| JPS60180151A (en) | Substrate with bump and manufacture thereof | |
| JPH04137752A (en) | Manufacture of ceramic substrate having metallized layer | |
| JP2866512B2 (en) | Wiring board | |
| JPH08191122A (en) | Ceramic package with heat spreader and manufacture thereof | |
| JPS6175596A (en) | Manufacture of through hole multilayer circuit board | |
| JPH08274422A (en) | Circuit board | |
| JP2007201165A (en) | Wiring board |
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090218 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090218 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100218 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110218 Year of fee payment:11 | |
| EXPY | Cancellation because of completion of term |