【発明の詳細な説明】〔産業上の利用分野〕この発明は、伝送装置、特にデジタル画像信号の帯域幅
をサブサンプリングによって圧縮して伝送する伝送装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transmission device, and particularly to a transmission device that compresses the bandwidth of a digital image signal by subsampling and transmits the compressed signal.
この発明では、伝送装置において、入力された画素デー
タを動画処理した信号と、静止画処理した信号とを、制
御信号に応じて合成してサブサンプル出力を得る手段と
、このサブサンプル出力が所定単位期間、遅延せしめら
れた信号と、入力された画素データを動画処理した信号
及び静止画処理した信号とを、夫々、比較する手段と、
この比較する手段からの出力をブロック単位で集計し、
制御信号を発生する手段とを備えたことにより、動き判
定の誤りが後続のフレーム或いはブロックに伝播するこ
とを防止でき、画質劣化を防止できるようにしたもので
ある。In the present invention, the transmission device includes a means for synthesizing a signal obtained by processing a moving image of input pixel data and a signal obtained by processing a still image according to a control signal to obtain a subsample output, means for comparing the delayed signal for a unit period with a signal obtained by processing a moving image and a signal obtained by processing a still image of input pixel data, respectively;
The output from this comparison means is aggregated in block units,
By providing a means for generating a control signal, it is possible to prevent errors in motion determination from propagating to subsequent frames or blocks, thereby preventing deterioration in image quality.
デジタル画像信号を伝送する場合に、伝送するデータ量
を圧縮する技術として、フレームオフセットサブサンプ
リングによって画素を間引くものが知られている。この
種の技術では、伝送するデータを良好に補間すると共に
データ量を圧縮するため、静止画、動画の判別が必要と
される。When transmitting digital image signals, a known technique for compressing the amount of data to be transmitted is to thin out pixels by frame offset subsampling. This type of technology requires discrimination between still images and moving images in order to interpolate data to be transmitted well and compress the amount of data.
従来の画像の動き判定に際しては、単純なフレーム差分
が用いられていた。即ち、フレームを複数のプロ、ツタ
に分割すると共に、動画処理或いは静止画処理される前
で且つ空間的に対応する位置にあるブロック間での画素
データのレベル差、・つまりフレーム差分を検出し、こ
のブロック毎のフレーム差分を絶対値化して集計し、こ
の集計されたフレーム差分が所定値を越えた場合には動
画と判断するものである。In conventional image motion determination, simple frame differences have been used. That is, it divides a frame into multiple blocks and detects the level difference in pixel data between blocks at spatially corresponding positions before video processing or still image processing, that is, the frame difference. , the frame differences for each block are converted into absolute values and totaled, and if the totaled frame differences exceed a predetermined value, it is determined that the video is a moving image.
しかしながら、このような従来の技術では、動き判定が
、動画処理或いは静止画処理される前の画素データＤＰ
のみの比較に基づいてなされるため、実際にデコーダ側
で受信するデータを考慮した動き検出は、エンコーダ側
では行えないという問題点があった。このため、デコー
ダ側に於いて画質劣化が発生するという問題点があった
。However, in such conventional techniques, motion determination is performed using pixel data DP before being subjected to video processing or still image processing.
Therefore, there is a problem in that the encoder cannot perform motion detection that takes into account the data actually received by the decoder. Therefore, there was a problem in that image quality deteriorated on the decoder side.
即ち、デコーダ側では、エンコーダ側から伝送される動
き判定結果と、画素データの復元に必要なデータに基づ
いて、画素データＤＰの再生と非伝送画素の補間がなさ
れる。この補間に於いて、前フレームが動きフレームと
判定され、現在のフレームが静止フレームと判定されて
いる場合には、現在の静止フレームの非伝送画素の補間
値として、前フレームの画素データＤＰが用いられるこ
とになる。従って、現在のフレームの静止画像には、動
画処理の施された画素データＵＰと、静止画処理の施さ
れた画素データＤＰとが混在している状態になり、この
ため画質が劣化してしまうものである。That is, on the decoder side, pixel data DP is reproduced and non-transmitted pixels are interpolated based on the motion determination result transmitted from the encoder side and data necessary for restoring pixel data. In this interpolation, if the previous frame is determined to be a moving frame and the current frame is determined to be a still frame, the pixel data DP of the previous frame is used as the interpolated value of the non-transmission pixels of the current still frame. It will be used. Therefore, the still image of the current frame contains a mixture of pixel data UP that has undergone video processing and pixel data DP that has undergone still image processing, resulting in deterioration of image quality. It is something.
そこで、このような画質劣化を防止するために、第７図
に示されるような技術が提案されている。Therefore, in order to prevent such image quality deterioration, a technique as shown in FIG. 7 has been proposed.
第７図に示される構成に於いて、入力端子４１の前段に
は、図示せぬブロック化回路が配されており、このブロ
ック化回路で、１フレームの画像が所定の画素数を有す
る複数のブロックに分割される。従って、入力端子４１
には画素データＤＰが各ブロック毎に供給される。この
画素データＤＰは、減算器４２、動画用ブリフィルタ４
４、静止画用ブリフィルタ４５に、夫々、供給される。In the configuration shown in FIG. 7, a blocking circuit (not shown) is arranged before the input terminal 41, and in this blocking circuit, one frame image is divided into a plurality of blocks having a predetermined number of pixels. divided into blocks. Therefore, the input terminal 41
Pixel data DP is supplied to each block. This pixel data DP is processed by a subtracter 42, a video filter 4
4. They are supplied to the still image briny filter 45, respectively.
一方、フレームメモリ４３からは、動き判定に基づいて
選択された前フレームのブロックの画素データＤＰが、
減算器４２に供給される。On the other hand, from the frame memory 43, the pixel data DP of the block of the previous frame selected based on the motion determination is
It is supplied to a subtracter 42.
減算器４２では、入力端子４１から供給される現在のフ
レームのブロック内の画素データＤＰから、前フレーム
のブロック内で対応する位置の画素の画素データＤＰが
減算される。減算器４２の出力、即ち、フレーム差分が
判定回路４６に供給される。The subtracter 42 subtracts the pixel data DP of the pixel at the corresponding position in the block of the previous frame from the pixel data DP of the block of the current frame supplied from the input terminal 41 . The output of the subtracter 42, ie, the frame difference, is supplied to a determination circuit 46.
判定回路４６では、上述のフレーム差分の絶対値がとら
れ、ブロック単位で集計される。そして、このブロック
単位で集計され絶対値化されたフレーム差分が所定の閾
値と比較され、フレーム差分が闇値よりも大きい時は動
きブロックと判断され、動きブロックに対応する制御信
号ＳＣが合成回路４７に供給される。また、フレーム差
分が闇値よりも小さい時は静止ブロックと判断され、静
止ブロックに対応する制御信号ＳＣが合成回路４７に供
給される。また、この制御信号ＳＣが、動き判定の結果
を表す信号として端子４８から取出され、図示せぬ伝送
路を介してデコーダ側に供給される。The determination circuit 46 takes the absolute value of the above-mentioned frame difference and totals it in units of blocks. Then, the frame difference that has been aggregated and converted into an absolute value for each block is compared with a predetermined threshold value, and when the frame difference is larger than the dark value, it is determined to be a motion block, and the control signal SC corresponding to the motion block is sent to the synthesis circuit. 47. Furthermore, when the frame difference is smaller than the darkness value, it is determined that the block is a still block, and a control signal SC corresponding to the still block is supplied to the synthesis circuit 47. Further, this control signal SC is taken out from the terminal 48 as a signal representing the result of the motion determination, and is supplied to the decoder side via a transmission path (not shown).
前述の動画用ブリフィルタ４４では、画素データＤＰの
２次元周波数特性が動き領域に適合するように帯域制限
され、この動画用ブリフィルタ４４を通過した画素デー
タＤＰは、サブサンプリング回路４９に供給される。In the above-described moving picture blurring filter 44, the two-dimensional frequency characteristics of the pixel data DP are band-limited so as to match the motion area, and the pixel data DP that has passed through the moving picture blurring filter 44 is supplied to a sub-sampling circuit 49. Ru.
静止画用ブリフィルタ４５は、弱い時空間のフィルタ特
性〔即ち、あまり帯域制限のきつくない特性〕を有して
おり、この静止画用ブリフィルタ４５を通過した画素デ
ータＤＰは、サブサンプリング回路５０に供給される。The still image bristle filter 45 has weak spatiotemporal filter characteristics (i.e., a characteristic that does not have a very strict band limit), and the pixel data DP that has passed through the still image burr filter 45 is sent to the subsampling circuit 50. is supplied to
サブサンプリング回路４９．５０では、夫々、フレーム
オフセット、例えば、水平方向に画素数が（１／２）に
間引かれる、いわゆる水平（１／２）サブサンプリング
が行われる。The subsampling circuits 49 and 50 each perform frame offset, for example, so-called horizontal (1/2) subsampling in which the number of pixels is thinned out to (1/2) in the horizontal direction.
サブサンプリング回路４９．５０からは、上述の伝送画
素の画素データＤＰが合成回路４７に、夫々、供給され
る。From the sub-sampling circuits 49 and 50, the above-mentioned pixel data DP of the transmitted pixels are supplied to the combining circuit 47, respectively.
合成回路４７では、上述の制御信号ＳＣに基づいて、サ
ブサンプリング後の画素データＤＰが選択される。即ち
、判定回路４６に於いて、動きブロックと判断される場
合には、制御信号Ｓｃによりサブサンプリング回路４９
から供給された画素データＤＰが選択される。また、判
定回路４６に於いて、静止ブロックと判断される場合に
は、制御信号５ｃａｒｆよりサブサンプリング回路５０
から供給された画素データＤＰが選択される。このよう
にして、選択された画素データＤＰは、フレームメモリ
４３及び＾ＤＲＣエンコーダ５１に供給される。In the synthesis circuit 47, the pixel data DP after subsampling is selected based on the above-mentioned control signal SC. That is, when the determination circuit 46 determines that the block is a motion block, the sub-sampling circuit 49 uses the control signal Sc.
The pixel data DP supplied from is selected. In addition, when the determination circuit 46 determines that the block is a stationary block, the sub-sampling circuit 50 uses the control signal 5carf.
The pixel data DP supplied from is selected. In this way, the selected pixel data DP is supplied to the frame memory 43 and the ^DRC encoder 51.
このＡＤＲＣエンコーダ５１は、２次元ＡＤＲＣエンコ
ーダであり、１ブロツクＢＬＫ内の画素データＤＰに基
づいて、最小値ＭＩＮ、ダイナミックレンジＤＲ、コー
ド信号ＤＴが求められ、端子５２から取出される。上述
のダイナξツクレンジＤＲ，最小（ｔｉＭＩＮ、コード
信号ＤＴは、図示せぬ伝送路を介してデコーダ側に供給
される。図示せぬもののデコーダ側では、ダイナミック
レンジＤＲ，最小値ＭＩＮ、コード信号ＤＴに基づいて
画素データの復元がなされる。This ADRC encoder 51 is a two-dimensional ADRC encoder, and the minimum value MIN, dynamic range DR, and code signal DT are determined based on the pixel data DP within one block BLK, and are taken out from the terminal 52. The above-mentioned dynamic range DR, minimum value MIN, and code signal DT are supplied to the decoder side via a transmission line (not shown).On the decoder side (not shown), the dynamic range DR, minimum value MIN, and code signal DT The pixel data is restored based on the .
上述のようにして行われる動き検出では、動き検出に判
定誤りを生じた場合、動き判定の誤りが伝播し、画質劣
化が発生するという問題点があった。The motion detection performed as described above has a problem in that if a judgment error occurs in the motion detection, the error in the motion judgment propagates and deterioration of image quality occurs.
即ち、第９図は、フレームオフセットサブサンプリング
格子を有するブロックの断面を概念的に示す図である。That is, FIG. 9 is a diagram conceptually showing a cross section of a block having a frame offset subsampling grid.
第９図上側ＪＡには各ブロック毎の本来なされるべき動
き判定の結果が示され、第９図下側ＪＢには各ブロック
毎の実際になされる動き判定の結果が示されている。The upper JA of FIG. 9 shows the results of the motion determination that should be made for each block, and the lower JB of FIG. 9 shows the results of the motion determination that is actually performed for each block.
例えば、第９図に示されるようにフレームＦＢが、フレ
ームＦＡとの比較によって、動きブロックと判定される
と、フレームメモリ４３に保持されているフレームＦＢ
のＩＨ（Ｈはｌ水平走査線を表す）分の画素データＤＰ
は、動画処理されているため、レベル的には第８図破線
に示されるような、なまった波形Ｗ１となる。For example, as shown in FIG. 9, when frame FB is determined to be a motion block by comparison with frame FA, frame FB held in frame memory 43 is
Pixel data DP for IH (H represents 1 horizontal scanning line) of
Since it has been processed as a moving image, it has a distorted waveform W1 as shown by the broken line in FIG. 8 in terms of level.
フレームＦＣのタイミングにて、フレームＦＢと同一の
画素データＤＰが、端子４１を介して減算器４２に供給
されると、この画素データＤＰは動画処理が施されてい
ないため、第８図実線にて示されるような波形Ｗ２とな
る。この場合、波形Ｗ１、Ｗ２間では、第８図中、矢示
にて示されるように、レベル差があるため、フレームＦ
Ｃは動きブロックと判定される。When the same pixel data DP as that of frame FB is supplied to the subtracter 42 via the terminal 41 at the timing of frame FC, this pixel data DP has not been subjected to video processing, so the solid line in FIG. The waveform W2 is as shown in FIG. In this case, there is a level difference between the waveforms W1 and W2 as shown by the arrow in FIG.
C is determined to be a motion block.
上述のように、フレームＦＣとフレームＦＢの画素デー
タＤＰは同一であるため、本来ならば、フレ、−ムＦＣ
は静止ブロックと判定されなければならないのに対し、
実際には、上述のように波形Ｗ１、Ｗ２間のレベル差に
よって、動きブロックと判定される。As mentioned above, since the pixel data DP of frame FC and frame FB are the same, originally, frame FC
must be determined to be a stationary block, whereas
In reality, a motion block is determined based on the level difference between the waveforms W1 and W2 as described above.
これによって合成回路４７では、フレームＦＣのタイミ
ングに於いて、動画処理の施された画素データＤＰが選
択され、フレームメモリ４３及びＡＤＲＣエンコーダ５
１に供給される。As a result, in the synthesis circuit 47, the pixel data DP subjected to the moving image processing is selected at the timing of the frame FC, and the pixel data DP subjected to the video processing is
1.
以下、フレームＦＤ、 ＦＥの画素データＤＰは、フレ
ームＦＣと同一で、静止フレームであるとした場合、本
来ならば、フレームＦＣ以後は全て静止ブロックと判定
されなければならないのに対し、実際には、上述したよ
うに波形Ｗｂ Ｗ２間でのレベル差によって、全て動き
ブロックと判定され、動き判定の誤りが後続のブロック
に伝播するという問題点があった。Below, if the pixel data DP of frames FD and FE are the same as frame FC and are still frames, originally, everything after frame FC should be determined to be a still block, but in reality, As described above, there is a problem in that all blocks are determined to be motion blocks due to the level difference between the waveforms Wb and W2, and an error in motion determination propagates to subsequent blocks.
また、上述の動き判定の誤りが伝播すると、例えば、本
来、静止フレームであるはずのブロックの画素データＤ
Ｐが、動画処理の施された画素データＤＰで代替されて
しまうので、画質劣化が発生するという問題点があった
。Furthermore, if the error in motion determination described above propagates, for example, pixel data D of a block that should originally be a still frame.
Since P is replaced by pixel data DP that has been subjected to video processing, there is a problem in that image quality deteriorates.
従って、この発明の目的は、動き判定の誤りの伝播を防
止でき、画質劣化を防止できるようにした伝送装置を提
供することにある。Therefore, an object of the present invention is to provide a transmission device that can prevent propagation of motion determination errors and prevent image quality deterioration.
この発明は、ブロック化された画素データを時間方向に
連続する所定単位期間毎に反転する位相でサブサンプル
し、間引かれない画素データを、ブロック単位で符号化
して伝送する伝送装置に於いて、入力された画素データ
を動画処理した信号と、静止画処理した信号とを、制御
信号に応じて合成してサブサンプル出力を得る手段と、
このサブサンプル出力が所定単位期間、遅延せしめられ
た信号と、入力された画素データを動画処理した信号及
び静止画処理した信号とを、夫々、比較する手段と、こ
の比較する手段からの出力をブロック単位で集計し、制
御信号を発生する手段とを備えた構成とされている。The present invention provides a transmission device that subsamples blocked pixel data with a phase that is reversed every predetermined unit period that is continuous in the time direction, and encodes and transmits the pixel data that is not thinned out in units of blocks. , means for synthesizing a signal obtained by processing a moving image of input pixel data and a signal obtained by processing a still image according to a control signal to obtain a subsample output;
Means for comparing the signal obtained by delaying the sub-sample output for a predetermined unit period with a signal obtained by video processing and a signal obtained by processing still image of the input pixel data, and an output from the comparing means. The configuration includes means for calculating the total in block units and generating a control signal.
この発明では、入力された画素データから動画処理した
信号と、静止画処理した信号とが形成される。そして、
制御信号に応じて、上述の動画処理した信号と、静止画
処理した信号とが合成されて、ブロック毎にサブサンプ
リング出力が求められる。In this invention, a signal subjected to moving image processing and a signal subjected to still image processing are formed from input pixel data. and,
In accordance with the control signal, the above-described moving image processed signal and still image processed signal are combined, and a subsampling output is obtained for each block.
所定単位期間、遅延せしめられた上述のブロック毎のサ
ブサンプリング出力と、入力された画素データを動画処
理した信号及び静止画処理した信号とが、夫々、比較さ
れ、この比較出力がブロック単位で集計される。The above-mentioned sub-sampling output for each block, which has been delayed for a predetermined unit period, is compared with a signal obtained by video processing and a signal obtained by processing still image of the input pixel data, and this comparison output is aggregated for each block. be done.
ブロック単位の集計結果が、所定のレベルと比較され、
動き判定がなされる。そして、動き判定の結果に対応す
る制御信号が発生され、これによって、ブロック毎に動
き判定の結果に対応する画素データが選択され、保持さ
れる。The block-by-block aggregation results are compared with a predetermined level,
A motion determination is made. Then, a control signal corresponding to the result of the motion determination is generated, and pixel data corresponding to the result of the motion determination is selected and held for each block.
以下、この発明の一実施例について第１図乃至第６図を
参照して説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 6.
第１図に示される構成に於いて、入力端子１の前段には
、図示せぬもののブロック化回路が配されており、この
ブロック化回路にて、１フレームの画像が所定の画素数
を有する複数のブロックＢＬＫに分割される。従って、
入力端子１には画素データＤＰが各ブロックＢＬＫ毎に
供給される。この画素データＤＰは、動画用ブリフィル
タ３、静止画用ブリフィルタ４に、夫々、供給される。In the configuration shown in FIG. 1, a blocking circuit (not shown) is arranged before the input terminal 1, and this blocking circuit allows one frame of image to have a predetermined number of pixels. It is divided into multiple blocks BLK. Therefore,
Pixel data DP is supplied to the input terminal 1 for each block BLK. This pixel data DP is supplied to the moving image blur filter 3 and the still image blur filter 4, respectively.
動画用ブリフィルタ３では、画素データＤＰの２次元周
波数特性が動き領域に適合するように帯域制限され、こ
の動画用ブリフィルタ３を通過した画素データＤＰは、
減算器２及びサブサンプリング回路９に供給される。In the moving picture blurring filter 3, the two-dimensional frequency characteristics of the pixel data DP are band-limited so as to match the motion area, and the pixel data DP that has passed through the moving picture blurring filter 3 is
The signal is supplied to a subtracter 2 and a subsampling circuit 9.
静止画用ブリフィルタ４は、弱い時空間のフィルタ特性
［即ち、あまり帯域制限のきつくない特性］を有してお
り、この静止画用ブリフィルタ４を通過した画素データ
ＤＰは、減算器１１及びサブサンプリング回路１０に供
給される。The still image bristle filter 4 has weak spatiotemporal filter characteristics [i.e., characteristics that do not have a very severe band limit], and the pixel data DP that has passed through the still image buri filter 4 is passed through the subtracter 11 and The signal is supplied to a sub-sampling circuit 10.
サブサンプリング回路９．１０では、夫々、フレーム相
補型のサブサンプリングが行われる。上述のフレーム相
補型のサブサンプリングの例として第２図及び第３図に
は、各ブロックＢＬＫＩ、ＢＬＫ２が（６ライン×６サ
ンプル一３６Ｍ素）とされているフレームオフセットサ
ブサンプリング、この実施例では、水平（１／２）サブ
サンプリングのサンプリング格子が示されている。Each of the subsampling circuits 9 and 10 performs frame complementary subsampling. As an example of the frame complementary type subsampling described above, FIGS. 2 and 3 show frame offset subsampling in which each block BLKI, BLK2 is (6 lines x 6 samples - 36M elements), and in this embodiment, , a horizontal (1/2) subsampling sampling grid is shown.
第２図及び第３図に示されるように、時間方向に順次配
された前フレームＦ１、現在のフレームＦ２の夫々にブ
ロックＢＬＫＩ、 ＢＬＫ２が形成されており、このブ
ロックＢＬＫＩ、ＢＬＫ２内では、データの伝送される
伝送画素（１８画素）が○印で示され、サブサンプリン
グで間引かれる非伝送画素（１８画素）が×印で夫々示
されている。更に、第１フイールドの走査線が実線で示
され、第２フイールドの走査線が破線で示されている。As shown in FIGS. 2 and 3, blocks BLKI and BLK2 are formed in the previous frame F1 and the current frame F2, respectively, which are arranged sequentially in the time direction, and within these blocks BLKI and BLK2, the data Transmission pixels (18 pixels) that are transmitted are indicated by O marks, and non-transmission pixels (18 pixels) that are thinned out by subsampling are indicated by × marks. Furthermore, the scanning lines of the first field are shown as solid lines, and the scanning lines of the second field are shown as broken lines.
サブサンプリング回路９、ＩＯからは、伝送画素の画素
データＤＰが合成回路７に、夫々、供給される。Pixel data DP of the transmission pixels are supplied from the sub-sampling circuit 9 and IO to the synthesis circuit 7, respectively.
一方、フレームメモリ５からは、前フレームＦ１のブロ
ックＢＬＫＩの画素データＤＰが減算器２．１１に供給
される。On the other hand, from the frame memory 5, the pixel data DP of the block BLKI of the previous frame F1 is supplied to the subtracter 2.11.
前述の減算器２では、入力端子１から供給され動画用ブ
リフィルタ３にて動画処理の施されている現在のフレー
ムＦ２のブロックＢＬＫＺ内の画素データＤＰと、前フ
レームＦ１のブロックＢＬＸＩ内で対応する位置にある
画素データＤＰとの減算がなされる。そして、減算器２
から減算出力ｃｐが誤差検出回路１４に供給される。The subtracter 2 described above corresponds to the pixel data DP in the block BLKZ of the current frame F2, which is supplied from the input terminal 1 and is subjected to video processing by the video filter 3, and the block BLXI of the previous frame F1. Subtraction is performed with the pixel data DP at the position. And subtractor 2
The subtraction output cp is supplied to the error detection circuit 14.
減算器ＩＩでは、入力端子Ｉから供給され静止両用ブリ
フィルタ４にて静止画処理の施されている現在のフレー
ムＦ２のブロックＢＬＫ２内の画素データＤＰと、前フ
レームＦ１のブロックＢＬＫＩ内で対応する位置にある
画素データＤＰとの減算がなされる。そして、減算器１
１から減算出力ｃｐが誤差検出回路１５に供給される。In the subtracter II, the pixel data DP in the block BLK2 of the current frame F2, which is supplied from the input terminal I and subjected to still image processing in the still dual-purpose filter 4, corresponds to the pixel data DP in the block BLKI of the previous frame F1. Subtraction is performed with the pixel data DP at the position. And subtractor 1
The subtracted output cp from 1 is supplied to the error detection circuit 15.
誤差検出回路１４．１５では、供給される減算器２．１
゛１からの減算出力ｃｐの絶対値がとられ、この絶対値
化された減算出力ｃｐに基づいて誤差ＥＲ１、εＲ２が
ブロックＢＬＫ単位で求められ、判定回路６に供給され
る。尚、以上及び以下の説明では特にことわらない限り
減算出力ｃｐは絶対値化されたものを意味するものであ
る。In the error detection circuit 14.15, the subtracter 2.1 supplied
The absolute value of the subtraction output cp from 1 is taken, and errors ER1 and εR2 are determined for each block BLK based on the absolute value of the subtraction output cp, and are supplied to the determination circuit 6. In the above and following explanations, unless otherwise specified, the subtraction output cp means an absolute value.
判定回路６では、誤差検出回路１４．１５から供給され
るブロックＢＬＫ単位の誤差ＥＲＩ、εＲ２の値が参考
にされて、正しい動き判定が可能とされる。The determination circuit 6 refers to the values of the error ERI and εR2 in units of blocks BLK supplied from the error detection circuits 14 and 15 to enable accurate motion determination.
この動き判定の基準の一例として、誤差ＥＲＩ、εＲ２
の内の少なくとも一方が闇値を下回った場合には、静止
ブロックと判定することが考えられる。As an example of the criteria for this motion determination, the error ERI, εR2
If at least one of the values is below the darkness value, it may be determined that the block is a stationary block.
例えば、第３図に示される前フレームＦ１のブロックＢ
ＬＫＩが、動きブロックと判定されているとすると、動
画用ブリフィルタ３及びサブサンプリング回路９を経た
画素データロＰがフレームメモリ５に保持されている。For example, block B of the previous frame F1 shown in FIG.
Assuming that LKI is determined to be a motion block, pixel data P that has passed through the moving picture filter 3 and the subsampling circuit 9 is held in the frame memory 5.
この画素データＤＰは、動画処理されているため、第６
図Ｂに示されるような波形ＷＭ５となる。Since this pixel data DP has been subjected to video processing,
A waveform WM5 as shown in FIG. B is obtained.
次いで、前フレームＦ１のブロックＢＩＪＩと同一の画
素データＤＰを有し、第２図に示される現在のフレーム
Ｆ２のブロックＢＬＫ２の画素データＤＰが端子１に供
給されると、この画素データＤＰは、一方では、動画用
ブリフィルタ３を経て第６図Ｃに示される波形ＷＭ３と
され、また他方では、静止画用ブリフィルタ４を経て第
６図りに示される波形ＷＳとされる。尚、第６図Ａには
、入力端子１に供給される段階での画素データＤＰの信
号の波形ＷＩＮが示されている。Next, when the pixel data DP of the block BLK2 of the current frame F2 shown in FIG. 2, which has the same pixel data DP as the block BIJI of the previous frame F1, is supplied to the terminal 1, this pixel data DP becomes On the one hand, the waveform WM3 shown in FIG. 6C is obtained after passing through the motion picture blur filter 3, and on the other hand, the waveform WS shown in FIG. 6 is obtained after passing through the still image blur filter 4. Incidentally, FIG. 6A shows the waveform WIN of the signal of the pixel data DP at the stage of being supplied to the input terminal 1.
フレームメモリ５からは、動画処理の施されている前フ
レームＦ１のブロックＢＬＫＩの画素データＤＰが、減
算器２．１１に供給される。From the frame memory 5, pixel data DP of the block BLKI of the previous frame F1, which has been subjected to video processing, is supplied to the subtracter 2.11.
減算器２．１１にて、波形ＷＭ５と、波形ＷＭ３、ＷＳ
との比較がなされる。波形ＷＭ５、ＷＭ３間では、レベ
ル差は殆どないため、誤差ＥＲ１は小とされ、また、波
形ＷＭ５、ＷＳ間では、レベル差が発生するため、誤差
ＥＲ２は、誤差ＥＲＩより大となる。しかし、この誤差
ＥＲ２は、動きブロックの場合と比しては小さい。In subtracter 2.11, waveform WM5, waveform WM3, WS
A comparison is made with Since there is almost no level difference between the waveforms WM5 and WM3, the error ER1 is small, and since a level difference occurs between the waveforms WM5 and WS, the error ER2 is larger than the error ERI. However, this error ER2 is small compared to the case of a motion block.
判定回路６では、誤差ＥＲＩ、εＲ２の双方を参照する
ことにより、現在のフレームＦ２のブロックＢＬＫ２は
静止ブロックと判定され、静止画処理の施された画素デ
ータＤＰを選択するための制御信号ＳＣが合成回路７に
供給される。In the determination circuit 6, by referring to both the error ERI and εR2, the block BLK2 of the current frame F2 is determined to be a still block, and the control signal SC for selecting the pixel data DP subjected to still image processing is sent. The signal is supplied to a synthesis circuit 7.
尚、動き判定の基準は、これに限定されるものではなく
、任意に設定できるもので、例えば、誤差ＥＲＩ、εＲ
２を夫々、闇値と比較して動き判定をしたり、或いは、
誤差ＥＲＩ、ＥＲ２を加えて闇値と比較し、動き判定を
するようにしてもよい。Note that the criteria for motion determination are not limited to these, and can be set arbitrarily; for example, the error ERI, εR
2 to the darkness value to determine movement, or
The motion may be determined by adding the errors ERI and ER2 and comparing them with the darkness value.
また、この制御信号ＳＣが、動き判定の結果を表す信号
として端子８から取出され、図示せぬ伝送路を介してデ
コーダ側に供給される。Further, this control signal SC is taken out from the terminal 8 as a signal representing the result of the motion determination, and is supplied to the decoder side via a transmission path (not shown).
これによって、動き判定の誤りが後続のブロックに伝播
することを防止でき、画質劣化を防止できる。This can prevent motion determination errors from propagating to subsequent blocks, and can prevent image quality deterioration.
合成回路７では、上述の制御信号ＳＣに基づいて、現在
のブロックＢＬＫ２のサブサンプリング後の画素データ
ＤＰが選択される。即ち、判定回路６に於いて、現在の
ブロックＢＩＪ２が動きブロックと判断される場合には
、制御信号ＳＣによりサブサンプリング回路９から供給
された画素データＤＰが選択される。また、判定回路６
に於いて、現在のブロックＢＬＫ２が静止ブロックと判
断される場合には、制御信号ＳＣによりサブサンプリン
グ回路１０から供給された画素データＤＰが選択される
。このようにして、選択された画素データＤＰは、フレ
ームメモリ５及びＡＤＲＣエンコーダ１３に供給される
。In the synthesis circuit 7, the subsampled pixel data DP of the current block BLK2 is selected based on the above-mentioned control signal SC. That is, when the determination circuit 6 determines that the current block BIJ2 is a motion block, the pixel data DP supplied from the sub-sampling circuit 9 is selected by the control signal SC. In addition, the determination circuit 6
In this case, if the current block BLK2 is determined to be a static block, the pixel data DP supplied from the sub-sampling circuit 10 is selected by the control signal SC. In this way, the selected pixel data DP is supplied to the frame memory 5 and the ADRC encoder 13.
尚、この実施例の説明では、ブロックＢＬＫ毎の誤差Ｅ
ＲＬ、ＥＲ２の集計結果と閾値との比較によって、サブ
サンプリング回路９．１０から供給される画素データＤ
Ｐの内、一方が選択されるものとしているが、これに代
えて、上述の誤差ＥＲＩ、ＥＲ２に基づいて混合比を設
定し、この混合比に基づいて、新たな画素データＤＰＯ
を形成するようにしてもよい。In addition, in the explanation of this embodiment, the error E for each block BLK is
The pixel data D supplied from the sub-sampling circuit 9.10 is determined by comparing the total results of RL and ER2 with the threshold value.
It is assumed that one of P is selected, but instead of this, a mixing ratio is set based on the above-mentioned errors ERI and ER2, and new pixel data DPO is set based on this mixing ratio.
may be formed.
この場合には、例えば、判定回路６から合成回路７に混
合比αが供給されると、合成回路７では、上述の混合比
αに基づいて、サブサンプリング回路９．１０から出力
される画素データＤＰが合成されることによって新たな
画素データＤＰＯが形成され、この画素データＤＰＯが
フレームメモリ５及びＡＤＲＣエンコーダ１３に供給さ
れる。In this case, for example, when the mixing ratio α is supplied from the determination circuit 6 to the combining circuit 7, the combining circuit 7 uses the pixel data output from the sub-sampling circuit 9.10 based on the above-mentioned mixing ratio α. New pixel data DPO is formed by combining the DPs, and this pixel data DPO is supplied to the frame memory 5 and the ADRC encoder 13.
ＡＤＲＣエンコーダ１３の構成が第４図に示されている
。このＡＤＲＣエンコーダ１３は、２次元ＡＤＲＣエン
コーダであり、端子２１から供給される画素データＤＰ
、 ＤＰＯが、最大値及び最小値検出回路〔以下、単に
検出回路と称する。〕２２及び遅延回路２３に供給され
る。The configuration of the ADRC encoder 13 is shown in FIG. This ADRC encoder 13 is a two-dimensional ADRC encoder, and the pixel data DP supplied from the terminal 21
, DPO is a maximum value and minimum value detection circuit (hereinafter simply referred to as a detection circuit). ] 22 and the delay circuit 23.
検出回路２２では、１ブロツクＢＬＫに含まれる１８個
の画素データＤＰの中の最大値ＭＡＸと、最小値ＭＩＮ
が検出される。そして、最大値ＭＡＸが減算器２４に供
給され、最小値ＭＩＮが減算器２４．２５及び端子２９
に、夫々、供給される。The detection circuit 22 detects the maximum value MAX and minimum value MIN of the 18 pixel data DP included in one block BLK.
is detected. Then, the maximum value MAX is supplied to the subtracter 24, and the minimum value MIN is supplied to the subtractor 24.25 and the terminal 29.
, respectively.
遅延回路２３では、検出回路２２にて最大値ＭＡＸ及び
最小値ＭＩＮが検出される時間、供給される画素データ
ＤＰ、ＤＰＯが遅延される。In the delay circuit 23, the supplied pixel data DP and DPO are delayed by the time that the detection circuit 22 detects the maximum value MAX and the minimum value MIN.
減算器２４では、（ＭＡＸ−ＭＩＮ）が求められること
によって、ダイナくツクレンジＤＲが得られる。このダ
イナミックレンジＤＲがＲＯＭ２６及び端子３０に供給
される。ダイナもツクレンジＤＲがＲＯＭ２６及び端子
３０に供給されることによって、例えば、４ビツトのコ
ード信号ＤＴを得る時にはダイナｆｉ ７クレンジＤＲ
は（１／１６）とされる。このＲＯＭ２６からは量子化
ステップΔが得られ、量子化回路２７に供給される。The subtracter 24 obtains the dynamic range DR by finding (MAX-MIN). This dynamic range DR is supplied to the ROM 26 and the terminal 30. By supplying the dyna fi 7 range DR to the ROM 26 and the terminal 30, for example, when obtaining a 4-bit code signal DT, the dyna fi 7 range DR is supplied to the ROM 26 and the terminal 30.
is (1/16). A quantization step Δ is obtained from this ROM 26 and supplied to a quantization circuit 27.
減算器２５では、遅延回路２３からの画素データＯＰか
ら最小値ＭＩＮが減算され、この減算器２５からは最小
（＋！！ＭＩＮの除去された画素データＰＤＩが得られ
る。減算器２５に於ける最小値除去によって正規化され
た画素データＰＤｒ及び量子化ステップΔが、量子化回
路２７に供給される。In the subtracter 25, the minimum value MIN is subtracted from the pixel data OP from the delay circuit 23, and from this subtracter 25, pixel data PDI from which the minimum (+!! MIN has been removed) is obtained. The pixel data PDr normalized by minimum value removal and the quantization step Δ are supplied to the quantization circuit 27.
量子化回路２７では、ダイナｌ ７クレンジＤＲに適応
した量子化が行われることによって、元の画素データＤ
Ｐのビット数（８ビツト）より少ないビット数のコード
信号ＤＴが、端子２８から得られる。In the quantization circuit 27, the original pixel data D is converted by performing quantization adapted to the Dyna I7 clean range DR.
A code signal DT having a smaller number of bits than the number of bits of P (8 bits) is obtained from the terminal 28.
例えば、コード信号ＤＴのビット数を２ビツトとすると
、ダイナミックレンジＤＲを（２”＝４）等分した量子
化ステップΔで、最小値ＭＩＮの除去された画素データ
叶が除算され、得られた商の小数部分を切り捨てて整数
化された値がコード信号ＤＴとされる。この量子化回路
２７は、除算回路或いはＲＯＭで構成できる。第５図で
示されるＬＯ，ＬＬ、Ｌ２、Ｌ３が復号レベルとされる
。For example, if the number of bits of the code signal DT is 2 bits, the pixel data from which the minimum value MIN has been removed is divided by the quantization step Δ, which equally divides the dynamic range DR (2''=4), and the result is The value obtained by rounding down the decimal part of the quotient and converting it into an integer is used as the code signal DT.This quantization circuit 27 can be configured with a division circuit or a ROM.LO, LL, L2, and L3 shown in FIG. 5 are used for decoding. level.
上述のようにして形成されたダイナ旦ツクレンジＤＲ１
最小値ＭＩＮ、コード信号ＤＴは、ＡＤＲＣエンコーダ
１３から図示せぬ伝送路を介してデコーダ側に供給され
る。図示せぬもののデコーダ側では、ダイナミックレン
ジＤＲ，最小値Ｍ Ｉ Ｎ。Dynatan Clean Range DR1 formed as described above
The minimum value MIN and code signal DT are supplied from the ADRC encoder 13 to the decoder side via a transmission path (not shown). On the decoder side (not shown), the dynamic range DR and the minimum value MIN.
コード信号ＤＴ、及び前述の制御信号Ｓｃに基づいて画
素データの復元がなされる。Pixel data is restored based on the code signal DT and the aforementioned control signal Sc.
この実施例の説明では、２次元ブロックＢＬＫの単位で
動き検出が行なわれる例について説明されているが、こ
れに限定されるものではなく、３次元ブロック単位での
動き検出を行う場合についても同様に適用できる。また
、この発明では、ＡＤＲＣ以外の高能率符号例えばＤＣ
Ｔ （ディスクリート・コサイン変換）を用いても良い
。しかしながら、圧縮符号を行うことは、必ずしも必要
ない。In the description of this embodiment, an example in which motion detection is performed in units of two-dimensional blocks BLK is explained, but the invention is not limited to this, and the same applies to the case where motion detection is performed in units of three-dimensional blocks. Applicable to Further, in this invention, high efficiency codes other than ADRC, such as DC
T (discrete cosine transformation) may also be used. However, it is not necessary to perform compression encoding.
また、実施例の説明では、フレームオフセットサブサン
プリングの例として、水平（１／２）サブサンプリング
を説明しているが、これに限定されるものではなく、他
のフレームオフセットサブサンプリング、例えば五の目
格子型のサンプリングパターンに対しても通用し得るも
のである。In addition, in the description of the embodiment, horizontal (1/2) subsampling is explained as an example of frame offset subsampling, but the invention is not limited to this, and other frame offset subsampling, for example, five This can also be applied to grid-type sampling patterns.
この発明によれば、動き判定の誤りが後続のフレーム或
いはブロックに伝播することを防止でき、画質劣化を防
止できるという効果がある。According to the present invention, it is possible to prevent errors in motion determination from propagating to subsequent frames or blocks, and it is possible to prevent image quality deterioration.
第１図はこの発明の一実施例のブロック図、第２図及び
第３図は夫々フレーム相補型（水平１／２）のサブサン
プリング格子を示す路線図、第４図はＡＤＲＣエンコー
ダの詳細を示すブロック図、第５図はダイナミックレン
ジと量子化ステップの関係を示す路線図、第６図は夫々
動画処理による信号レベルの変化を示す図、第７図は従
来例のブロック図、第８図は動画処理の施されていない
波形と動画処理の施された波形を示す図、第９図は各ブ
ロックのサブサンプリング回路と動き検出の判定結果を
示す路線図である。図面における主要な符号の説明２．４２：減算器、３．４４：動画用ブリフィルタ、
４．４５：静止画用ブリフィルタ、５：フレームメモリ
、６：判定回路、７：合成回路、９．１０．４９．１４
．１５：誤差検出回路、５０：サブサンプリング回路、
ＳＣ：制御信号、ＥＲＩ、ＥＲ２：誤差、ＤＰ、 ＤＰ
ＯｌＰＤＩ：画素データ、Ｂ、Ｌに、ＢＬＫＩ、ＢＬＫ
２ ニブロック。FIG. 1 is a block diagram of an embodiment of the present invention, FIGS. 2 and 3 are route diagrams showing a frame complementary type (horizontal 1/2) subsampling grid, and FIG. 4 shows details of the ADRC encoder. 5 is a route diagram showing the relationship between dynamic range and quantization step, FIG. 6 is a diagram showing changes in signal level due to video processing, FIG. 7 is a block diagram of a conventional example, and FIG. 9 is a diagram showing a waveform without moving image processing and a waveform subjected to moving image processing, and FIG. 9 is a route map showing the subsampling circuit of each block and the determination result of motion detection. Explanation of main symbols in the drawings 2.42: Subtractor, 3.44: Video filter,
4.45: Still image filter, 5: Frame memory, 6: Judgment circuit, 7: Synthesis circuit, 9.10.49.14
．． 15: error detection circuit, 50: subsampling circuit,
SC: control signal, ERI, ER2: error, DP, DP
OlPDI: Pixel data, B, L, BLKI, BLK
2 Ni block.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34309289AJP2959007B2 (en) | 1989-12-28 | 1989-12-28 | Transmission device and transmission method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34309289AJP2959007B2 (en) | 1989-12-28 | 1989-12-28 | Transmission device and transmission method |
| Publication Number | Publication Date |
|---|---|
| JPH03201890Atrue JPH03201890A (en) | 1991-09-03 |
| JP2959007B2 JP2959007B2 (en) | 1999-10-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34309289AExpired - Fee RelatedJP2959007B2 (en) | 1989-12-28 | 1989-12-28 | Transmission device and transmission method |
| Country | Link |
|---|---|
| JP (1) | JP2959007B2 (en) |
| Publication number | Publication date |
|---|---|
| JP2959007B2 (en) | 1999-10-06 |
| Publication | Publication Date | Title |
|---|---|---|
| US5091782A (en) | Apparatus and method for adaptively compressing successive blocks of digital video | |
| JP2540809B2 (en) | High efficiency encoder | |
| HK1008410B (en) | Apparatus and method for adaptively compressing successive blocks of digital video | |
| JPH04233385A (en) | Method and apparatus for compensating adaptive operation of digital television and system therefor | |
| US5418620A (en) | Video signals recorder and player including interframe calculating means | |
| JP3864444B2 (en) | Image signal processing apparatus and method | |
| KR100238829B1 (en) | Image signal processing device and image signal processing method | |
| EP0390471B1 (en) | Predictive coding device | |
| JPH03201890A (en) | Transmitter | |
| JP3906770B2 (en) | Digital image signal processing apparatus and method | |
| JP2590865B2 (en) | High-efficiency encoded image signal decoding apparatus | |
| JP3480461B2 (en) | Digital image signal processing apparatus and processing method | |
| JP2959008B2 (en) | Transmission device and transmission method | |
| US6366324B1 (en) | Transmitting sequentially scanned images through a channel intended for interlaced images | |
| JP2827357B2 (en) | Image signal transmission apparatus and method | |
| JP2814482B2 (en) | High efficiency code decoding apparatus and decoding method | |
| JP3831960B2 (en) | Interpolation apparatus and interpolation method for compressed high resolution video signal | |
| JPH07162849A (en) | Processor for digital image signal | |
| JPH03204289A (en) | Receiver | |
| JPS63313978A (en) | High efficient code decoder | |
| JPH04150283A (en) | High efficient coder | |
| JPS63250987A (en) | Highly efficient coding device for picture signal | |
| JPH0759060A (en) | Interpolation device for compressed high resolution video signal | |
| JPH0229179A (en) | High efficiency coding device for picture signal | |
| JPH012486A (en) | High efficiency code decoding device |
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |