【発明の詳細な説明】［産業上の利用分野］本発明は、コンピュータ装置のデバッグ作業に好適なプ
ログラム実行モニタに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program execution monitor suitable for debugging a computer device.
［従来の技術］特開昭５９−１４８９６２＠公報は、メモリアドレスが
アクセスされる回数をメモリアドレス毎にカウントして
表示し、デバッグに供している。[Prior Art] Japanese Patent Laid-Open No. 59-148962@ discloses counting and displaying the number of times a memory address is accessed for each memory address for debugging purposes.
また、ライフボードＫＫ製のプログラムＰＣ−ＰＲＯＦ
Ｉ ＬＥＲは、実行中のプログラムへ一定時間毎に検査
サブルーチンを割込ませ、この検査サブルーチンにより
割込み時点においてプログラムのどの部分が実行中であ
るかを判別し、定期的にサンプリング観測したプログラ
ム各部の実行頻度を表示している。In addition, the program PC-PROF made by Lifeboard KK
I LER interrupts a running program at regular intervals with a test subroutine, and uses this test subroutine to determine which part of the program is being executed at the time of the interrupt, and to check each part of the program that has been sampled and observed periodically. Shows the execution frequency.
［発明が解決しようとする課題］しかしながら上記した各従来技術のものは、単に各メモ
リアドレス又はステップの発生頻度を検出するものでお
り、デバッグ情報として不十分であった。[Problems to be Solved by the Invention] However, the above-mentioned conventional techniques simply detect the frequency of occurrence of each memory address or step, and are insufficient as debugging information.
例えば、プログラム実行時間の短縮を図る場合において
、メモリアドレスのアクセス回数を計測したり、又は、
定期的に割込みを掛けたりするだけでは、どのサブルー
チンが実際にどれだけの累積処理時間だけ実行されたか
を正確かつ明瞭に判別することができず、どのサブルー
チンの短縮が重要であるかを正確に知ることができなか
った。For example, when trying to shorten program execution time, you can measure the number of accesses to a memory address, or
Simply by periodically interrupting, it is not possible to accurately and clearly determine which subroutine actually executed for how much cumulative processing time, and it is not possible to accurately and clearly determine which subroutine is important to shorten. I couldn't know.
また、定期的に割込みを掛ける場合、割込み頻度が少な
いと検出精度が不正確になり、割込み頻度が多いと実際
のプログラムの実行に支障をきたす場合（例えば、入出
力信号などとの関係により一定の絶対時間内にルーチン
の実行を終了せねばならない場合）がある。In addition, when interrupts are applied periodically, if the interrupt frequency is low, the detection accuracy will be inaccurate, and if the interrupt frequency is high, it will interfere with the actual program execution (for example, if the interrupt frequency is There are cases where execution of a routine must be completed within an absolute time of .
本発明はこのような課題に鑑みなされたものであり、プ
ログラムの実行に支障をきたすことなく、各サブルーチ
ンの処理回数及び累積処理時間を観測可能としたプログ
ラム実行モニタを提供することをその解決すべき課題と
している。The present invention has been made in view of these problems, and an object of the present invention is to provide a program execution monitor that allows the number of processing times and cumulative processing time of each subroutine to be observed without interfering with program execution. This is an issue that should be addressed.
［課題を解決するための手段］本発明のプログラム実行モニタは、ルーチンの開始及び
終了を示す開始アドレス及び終了アドレスが入力される
データ入力部と、モニタされるコンピュータ装置のアド
レスバスから入力される被検査アドレスと、前記データ
入力部から入力される前記開始アドレス及び終了アドレ
スとを比較して、被検査アドレスが開始アドレスと一致
する場合にルーチン開始信号を出力し、被検査アドレス
が終了アドレスと一致する場合にルーチン終了信号を出
力するアドレス一致回路部と、前記ルーチン開始信号が
出力されるルーチン開始時点から、前記ルーチン終了信
号が出力されるルーチン終了時点までのルーチン処理時
間を同一ルーチン毎に累積して累積処理時間を粋出する
ルーチン累積処理時間計数部と、同一ルーチンにかかわ
る前記ルーチン開始信号及び前記ルーチン終了信号の少
なくとも一方の発生回数をカウントしてルーチンの処理
回数を検出するルーチン処理回数計数部と、前記累積処
理時間及び前記処理回数を各ルーチン毎に個別表示する
表示部とを備えることを特徴としている。[Means for Solving the Problems] The program execution monitor of the present invention includes a data input section into which a start address and an end address indicating the start and end of a routine are input, and input from an address bus of a computer device to be monitored. The address to be tested is compared with the start address and end address inputted from the data input section, and if the address to be tested matches the start address, a routine start signal is output, and the address to be tested is the end address. an address matching circuit unit that outputs a routine end signal when they match; and a routine processing time for each routine from the routine start point where the routine start signal is output to the routine end point where the routine end signal is outputted. A routine cumulative processing time counting unit that accumulates and determines the cumulative processing time, and a routine processing that detects the number of routine processing times by counting the number of occurrences of at least one of the routine start signal and the routine end signal related to the same routine. The present invention is characterized by comprising a number counting section and a display section that individually displays the cumulative processing time and the number of processing times for each routine.
開始アドレス及び終了アドレスはデータ入力部に直接入
力してもよく、また、サブルーチン名（関数名）をデー
タ入力部に入力することもできる。サブルーチン名が入
力される場合、マイコンを用いて入力されたサブルーチ
ン名から開始アドレス及び終了アドレスが抽出される。The start address and end address may be directly input into the data input section, or the subroutine name (function name) may also be input into the data input section. When a subroutine name is input, a start address and an end address are extracted from the input subroutine name using a microcomputer.
［作用］本発明のプログラム実行モニタにおいて、開始アドレス
及び終了アドレスは、データ入力部からアドレス一致回
路部へ送られ、アドレス一致回路部で被検査アドレスと
比較される。アドレス一致回路部は、被検査アドレスと
開始アドレスとの一致によりルーチン開始信号を出力し
、被検査アドレスと終了アドレスとの一致によりルーチ
ン終了信号を出力する。[Operation] In the program execution monitor of the present invention, the start address and end address are sent from the data input section to the address matching circuit section, where they are compared with the address to be tested. The address matching circuit section outputs a routine start signal when the address to be tested matches the start address, and outputs a routine end signal when the address to be tested matches the end address.
ルーチン累積処理時間計数部は、ルーチン開始信号発生
時点から、ルーチン終了信号発生時点までの経過時間を
カウントして得たルーチン処理時間を各ルーチン毎に累
積加算する。The routine cumulative processing time counting section cumulatively adds the routine processing time obtained by counting the elapsed time from the time when the routine start signal is generated to the time when the routine end signal is generated for each routine.
ルーチン処理回数計数部は、同一ルーチンにかかわるル
ーチン開始信号及び前記ルーチン終了信号の少なくとも
一方の発生回数をカウントしてルーチンの処理回数を検
出する。The routine processing number counting section detects the number of routine processings by counting the number of times at least one of a routine start signal and the routine end signal related to the same routine is generated.
表示部は、累積された経過時間及び処理回数を各ルーチ
ン毎に個別表示する。The display unit individually displays the accumulated elapsed time and the number of processing times for each routine.
［実施例］本発明のプログラム実行モニタの一実施例を、第１図及
び第３図により説明する。[Embodiment] An embodiment of the program execution monitor of the present invention will be described with reference to FIGS. 1 and 3.
このプログラム実行モニタは、ケース１００に格納され
ていて、ケース１００の上面に液晶表示部（本発明でい
う表示部＞２００と、キーボードからなるデータ入力部
３００とが設けられており、ケース１００の側面からコ
ード４００が伸びている。コード４００の先端にはコネ
クタ（図示せず）が設けられていて、コネクタはデパッ
クされるコンピュータ装置１０のアドレスバス（図示せ
ず）に接続されている。This program execution monitor is housed in a case 100, and has a liquid crystal display section (display section in the present invention >200) and a data input section 300 consisting of a keyboard on the top surface of the case 100. A cord 400 extends from the side. A connector (not shown) is provided at the end of the cord 400, and the connector is connected to an address bus (not shown) of the computer device 10 to be depacked.
ケース１００の内部に格納された回路部は、入力バッフ
ァ２０と、３セツトのアドレス一致回路部ＣＨＯ−ＣＨ
２と、マイコン４０とからなる。The circuitry housed inside the case 100 includes an input buffer 20 and three sets of address matching circuitry CHO-CH.
2 and a microcomputer 40.
入力バッファ２０はコンピュータ装置１０のアドレスバ
スから受取った信号を規定レベルに増幅して内部バス５
０を介してアドレス一致回路部ＣＨＯ〜ＣＨ３に送り、
また、アドレス一致回路部ＣＨＯ−ＣＨ２は内部バス６
０を介してマイコン４０から開始アドレス及び終了アド
レスを受取るとともに、一致信号ＴＲＧＯ１，０２，１
１，１２，２１，２２を専用信号線６１〜６６を介して
マイコン４０に出力する。更に、マイコン４０は、バス
により液晶表示部２００及びデータ入力部３００に接続
されている。The input buffer 20 amplifies the signal received from the address bus of the computer device 10 to a specified level and sends it to the internal bus 5.
0 to the address matching circuit units CHO to CH3,
In addition, the address matching circuit section CHO-CH2 is connected to the internal bus 6.
It receives the start address and end address from the microcomputer 40 via
1, 12, 21, and 22 are output to the microcomputer 40 via dedicated signal lines 61 to 66. Further, the microcomputer 40 is connected to a liquid crystal display section 200 and a data input section 300 via a bus.
アドレス一致回路部ＣＨＯ−ＣＨ３は共通回路構成とな
っており、それぞれ、開始アドレスラッチ３ａ、開始ア
ドレス比較器３ｂ、終了アドレスラッチ３Ｃ１終了アド
レス比較器３ｄからなる。The address matching circuit section CHO-CH3 has a common circuit configuration, and each includes a start address latch 3a, a start address comparator 3b, an end address latch 3C1, and an end address comparator 3d.
開始アドレスラッチ３ａ及び終了アドレスラッチ３Ｃは
マイコン４０から入力される開始アドレス及び終了アド
レスを個別にラッチする。開始アドレス比較器３ｂは、
被検査アドレスと、開始アドレスラッチ３ａのラッチア
ドレスとを比較して、一致信号すなわちルーチン開始信
号ＴＲＧＯＩ、１１．２１をマイコン４０に出力する。The start address latch 3a and the end address latch 3C individually latch the start address and end address input from the microcomputer 40. The start address comparator 3b is
The address to be inspected is compared with the latch address of the start address latch 3a, and a match signal, that is, a routine start signal TRGOI, 11.21, is output to the microcomputer 40.
同様に、終了アドレス比較器３ｄは、被検査アドレスと
、終了アドレスランチ３Ｃのラッチアドレスとを比較し
て、一致信号すなわちルーチン終了信号ＴＲＧＯ２，１
２，２２をマイコン４０に出力する。Similarly, the end address comparator 3d compares the address to be inspected with the latch address of the end address launch 3C and outputs a match signal, that is, a routine end signal TRGO2, 1.
2 and 22 are output to the microcomputer 40.
マイコ“ン４０は、本発明でいうルーチン処理時間累積
部及びルーチン処理回数計数部を構成しており、ルーチ
ン開始信号出力時点からルーチン終了信号出力時点まで
のルーチン処理時間を同一ルーチン毎に累積して累積処
理時間を算出する、更に、同一ルーチンにかかわるルー
チン終了信号の発生回数をカウントしてルーチンの実行
回数を検出し、液晶表示部２００に累積経過時間及び実
行回数を各ルーチン毎に個別表示させる。The microcomputer 40 constitutes a routine processing time accumulating section and a routine processing number counting section in the present invention, and accumulates the routine processing time for each routine from the time when the routine start signal is output to the time when the routine end signal is output. Furthermore, the number of times the routine has been executed is detected by counting the number of occurrences of a routine end signal related to the same routine, and the cumulative elapsed time and number of executions are individually displayed for each routine on the liquid crystal display section 200. let
以下、このモニタの動作を第２図のフローチャート、第
４図のメモリマツプ図、第５図のタイミングチャートを
参照して説明する。The operation of this monitor will be described below with reference to the flowchart of FIG. 2, the memory map of FIG. 4, and the timing chart of FIG. 5.
まず、アドレス設定モードが、関数名（すなわち、サブ
ルーチン名）により開始、終了アドレスの設定を行う間
接モードであるか、若しくは、開始、終了アドレス名を
直接入力する直接モードであるかを判断する（ＳＩＯ）
。このアドレス設定モードの判断は、データ入力部３０
０のモード選択キースイッチ（図示せず）により入力さ
れたモード選択信号の状態により判断する。First, determine whether the address setting mode is indirect mode, in which start and end addresses are set using function names (i.e., subroutine names), or direct mode, in which start and end address names are directly entered ( SIO)
. This address setting mode is determined by the data input section 30.
The determination is made based on the state of the mode selection signal inputted by the mode selection key switch (not shown).
直接モードが選択されていれば、データ入力部３００よ
り開始アドレス及び終了アドレスを受取り（３１２）、
間接モードが選択されていれば、データ入力部３００よ
り関数名を受取り（３１４）、受取った関数名からその
開始アドレス及び終了アドレスを抽出しく８１６）、得
た各アドレスを各ラッチ３ａ、３Ｃにラッチする（３１
８）。If the direct mode is selected, the start address and end address are received from the data input unit 300 (312);
If the indirect mode is selected, a function name is received from the data input unit 300 (314), its start address and end address are extracted from the received function name (816), and each obtained address is input to each latch 3a, 3C. Latch (31
8).
次に、モニタされるコンピュータ装置１０が起動され、
この起動に伴って最初にコンピュータ装置１０から最初
のアドレス（メインルーチン開始アドレスＭａ ｉ ｎ
Ｓ）が入力されたならば（Ｓ２０）、一致信号ＴＲＧＯ
１の出力により、メインルーチンが始動したとしてマイ
コン４０の内部タイマをスタート（メインルーチンの処
理時間のカウントを開始）させる（Ｓ２２）。Next, the computer device 10 to be monitored is started up,
Along with this startup, the computer device 10 first receives the first address (main routine start address Ma in
S) is input (S20), the match signal TRGO
1, the main routine is started and the internal timer of the microcomputer 40 is started (starts counting the processing time of the main routine) (S22).
その後、一致信号（以下、トリガという）が入力される
まで待ち（Ｓ２４）、トリガが入力されるならば、一致
信号の種類、及びその入力時刻をメモリする（Ｓ２６）
。After that, wait until a coincidence signal (hereinafter referred to as a trigger) is input (S24), and if a trigger is input, the type of coincidence signal and its input time are memorized (S26).
.
次に、メインルーチンの終了アドレスＭａ ｉｎＥが入
力したかどうかを検出する（Ｓ２８）。メインルーチン
の終了アドレスが入力していなければ、Ｓ２４にリター
ンして次のトリガの入来に備える。Next, it is detected whether the end address MainE of the main routine has been input (S28). If the end address of the main routine has not been input, the process returns to S24 to prepare for the next trigger.
メインルーチンの終了アドレスが入力すれば、今までに
メモリした各トリガの種類とその発生時刻を集計して、
各ルーチンの累積処理時間及びその処理回数を痒出しく
５３０）、液晶表示部３００に表示する。なお、各トリ
ガの種類は、一致信号が発生する専用信号線６１〜６６
の種類により判定する。各ルーチンの一回の処理時間は
、ルーチン開始信号入力時刻とルーチン終了信号入力時
刻との差により求められ、各ルーチンの累積処理時間は
、同一ルーチンの処理時間の合計により求められる。第
４図にメインプログラムの一例を、第５図にトリガのタ
イミングを、第１図にその表示結果を示す。Ｔはメイン
ルーチン処理時間、Ｔ１ Ｌ Ｔ１２はサブルーチン１
の処理時間、Ｔ２１はサブルーチン２の処理時間を表す
。５ｕｂ１Ｓはサブルーチン１の開始信号、５ｕｂ１Ｅ
はその終了信号、５ｕｂ２Ｓはサブルーチン２の開始信
号、５ｕｂ２Ｅはその終了信号を示す。Once the end address of the main routine is entered, the types of triggers stored so far and their occurrence times are totaled, and
The cumulative processing time of each routine and the number of processing times are displayed on the liquid crystal display section 300. Note that the type of each trigger is the dedicated signal line 61 to 66 where the coincidence signal is generated.
Judgment is based on the type of The processing time of each routine is determined by the difference between the routine start signal input time and the routine end signal input time, and the cumulative processing time of each routine is determined by the sum of the processing times of the same routine. FIG. 4 shows an example of the main program, FIG. 5 shows the trigger timing, and FIG. 1 shows the display results. T is main routine processing time, T1 L T12 is subroutine 1
T21 represents the processing time of subroutine 2. 5ub1S is the start signal of subroutine 1, 5ub1E
5ub2S shows the start signal of subroutine 2, and 5ub2E shows the end signal.
なお、この実施例はデバッグされるコンピュータ装置１
０に対して用いられているが、デバッグ以外の用途に用
いることもできる。Note that this embodiment uses the computer device 1 to be debugged.
Although it is used for 0, it can also be used for purposes other than debugging.
また、この実施例はメインルーチン１回における集計を
行うものであるが、一定時間内において集計を行い、こ
の期間内に何回のメインルーチンが実行されたか、かつ
、各メインルーチンにおいて各サブルーチンの累積処理
時間及び処理回数がどれくらいでおるかを検出する場合
にも用いることができる。In addition, although this embodiment performs aggregation for one main routine, it also performs aggregation within a certain period of time to determine how many times the main routine has been executed within this period, and how many subroutines have been executed in each main routine. It can also be used to detect the cumulative processing time and the number of processing times.
（変形態様）この実施例の変形態様を第６図〜第９図により説明する
。(Modifications) Modifications of this embodiment will be explained with reference to FIGS. 6 to 9.
コンピュータ装置１０のプログラムが第６図に示すよう
なブリフェッチ構造となっている場合には、複数のサブ
ルーチンが連続的にアクセスされるために、第７図に示
すように、サブルーチン１の終了アドレスに連続してサ
ブルーチン２の開始アドレスがアドレスバスにブリフェ
ッチされ、サブルーチン２の実際処理時間Ｔ２の代りに
、贋の処理時間Ｔ２＝が算出されてしまう。When the program of the computer device 10 has a briefetch structure as shown in FIG. 6, a plurality of subroutines are accessed consecutively, so that the end address of subroutine 1 is accessed as shown in FIG. The start address of subroutine 2 is continuously briefetched onto the address bus, and instead of the actual processing time T2 of subroutine 2, a false processing time T2= is calculated.
この問題を解決するために、この実施例では、ブリフェ
ッチに要する時間を超える所定時間へＴだけ、各サブル
ーチンの開始から遅延して出力される所定のアドレスＰ
ＵＳＨＣをサブルーチン開始アドレスとしている（第８
図、第９図参照）。In order to solve this problem, in this embodiment, a predetermined address P is output with a delay of T from the start of each subroutine to a predetermined time that exceeds the time required for briefetch.
USHC is the subroutine start address (8th
(See Figure 9).
そして、上記方法で算出した各サブルーチンの処理時間
（例えば、Ｔ１１、Ｔ２１＞に、所定時間へＴをそれぞ
れ力０算してサブルーチンの正しい処理時間ＴＩ、Ｔ２
を算出している。Then, the processing time of each subroutine calculated by the above method (for example, T11, T21>, the correct processing time TI, T2 of the subroutine is calculated by subtracting T to the predetermined time to 0).
is being calculated.
このようにすれば各サブルーチン２の開始アドレス５ｕ
ｂ２Ｓの重複出力による処理時間の誤検出を回避するこ
とができる。In this way, the start address 5u of each subroutine 2
Erroneous detection of processing time due to duplicate output of b2S can be avoided.
なお、第７図に示すように、サブルーチン開始信号５ｕ
ｂ２Ｓが順次に重複出力される場合、後発のサブルーチ
ン開始信号５ｕｂ２Ｓを選択して、サブルーヂン処理時
間を算出してもよい。Note that, as shown in FIG. 7, the subroutine start signal 5u
If b2S is sequentially and repeatedly output, the subroutine processing time may be calculated by selecting the subsequent subroutine start signal 5ub2S.
［発明の効果］以上説明したように本発明のプログラム実行モニタは、
被検査アドレスと開始アドレス及び終了アドレスとを比
較してそれらの差によりルーチン処理時間を求め、求め
たルーチン処理時間を同一ルーチン毎に累積して累積処
理時間を算出するルーチン累積処理時間計数部と、同一
ルーチンにかかわるルーチン開始信号及び前記ルーチン
終了信号の少なくとも一方の発生回数をカウントしてル
ーチンの処理回数を検出するルーチン処理回数計数部と
を有しているので、所定時間における各サブルーチンの
処理回数及び累積処理時間を観測することができ、プロ
グラムの時間短縮作業などに非常に有益となる。また、
従来技術の項で説明したソフトウェア的にサブルーチン
利用頻度を知る場合に比べて、ルーチン累積処理時間を
正確に算出することができ、かつ、モニタされるコンピ
ュータ装置のプログラムの実行に支障をきたすこともな
い。[Effects of the Invention] As explained above, the program execution monitor of the present invention has the following advantages:
a routine cumulative processing time counter that compares the address to be inspected with the start address and the end address, determines the routine processing time based on the difference between them, and calculates the cumulative processing time by accumulating the determined routine processing time for each routine; , a routine processing number counter for detecting the number of routine processings by counting the number of occurrences of at least one of the routine start signal and the routine end signal related to the same routine, so that the processing of each subroutine in a predetermined time The number of times and cumulative processing time can be observed, which is very useful for reducing program time. Also,
Compared to the case where the frequency of subroutine usage is known through software as explained in the prior art section, the routine cumulative processing time can be calculated more accurately, and there is no problem in the execution of the program of the computer device being monitored. do not have.
第１図は本発明のプログラム実行モニタの一実施例を示
すブロック図、第２図はそのフローチャート、第３図は
上記モニタの模式斜視図、第４図はモニタするプログラ
ムを示すメモリマツプ図、第５図はトリガのタイミング
図である。第６図はブリフェッチ形式のプログラムを示
すメモリマツプ図、第７図はこのプログラムをモニタし
た場合に得られるトリガのタイミング図、第８図はサブ
ルーチンの開始アドレスをＰＵＳＨＣとしたことを示す
上記ブリフェッチ形式のプログラムのメモリマツプ図、
第９図はその場合に１ｑられるトリガのタイミング図で
ある。２００・・・データ入力部ＣＨＯ−ＣＨ２・・・アドレス一致回路部４０・・・マ
イコン（ルーチン累積処理時間計数部）（ルーチン処理回数計数部）３００・・・液晶表示部（表示部）FIG. 1 is a block diagram showing an embodiment of the program execution monitor of the present invention, FIG. 2 is a flowchart thereof, FIG. 3 is a schematic perspective view of the monitor, FIG. 4 is a memory map diagram showing a program to be monitored, and FIG. FIG. 5 is a timing diagram of the trigger. Fig. 6 is a memory map diagram showing a brifetch format program, Fig. 7 is a timing diagram of a trigger obtained when this program is monitored, and Fig. 8 is a diagram of the brifetch format program, showing that the start address of the subroutine is set to PUSHC. Program memory map diagram,
FIG. 9 is a timing chart of the trigger 1q in that case. 200...Data input section CHO-CH2...Address matching circuit section 40...Microcomputer (routine cumulative processing time counting section) (routine processing number counting section) 300...Liquid crystal display section (display section)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255760AJPH03118644A (en) | 1989-09-29 | 1989-09-29 | Program execution monitor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255760AJPH03118644A (en) | 1989-09-29 | 1989-09-29 | Program execution monitor |
| Publication Number | Publication Date |
|---|---|
| JPH03118644Atrue JPH03118644A (en) | 1991-05-21 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1255760APendingJPH03118644A (en) | 1989-09-29 | 1989-09-29 | Program execution monitor |
| Country | Link |
|---|---|
| JP (1) | JPH03118644A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007249534A (en)* | 2006-03-15 | 2007-09-27 | Fujitsu Ltd | Performance analysis apparatus, performance analysis method, performance analysis program, and recording medium |
| JP2009193093A (en)* | 2008-02-12 | 2009-08-27 | Fujitsu Ltd | Memory shared data processing system, memory access amount measuring apparatus, and memory access amount measuring method |
| JP2010244393A (en)* | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | Performance evaluation apparatus and performance evaluation method |
| JP2011048413A (en)* | 2009-08-25 | 2011-03-10 | Fujitsu Ltd | Recording device, recording method, and recording program |
| JP2012133752A (en)* | 2010-11-29 | 2012-07-12 | Denso Corp | Microcomputer |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007249534A (en)* | 2006-03-15 | 2007-09-27 | Fujitsu Ltd | Performance analysis apparatus, performance analysis method, performance analysis program, and recording medium |
| JP2009193093A (en)* | 2008-02-12 | 2009-08-27 | Fujitsu Ltd | Memory shared data processing system, memory access amount measuring apparatus, and memory access amount measuring method |
| JP2010244393A (en)* | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | Performance evaluation apparatus and performance evaluation method |
| JP2011048413A (en)* | 2009-08-25 | 2011-03-10 | Fujitsu Ltd | Recording device, recording method, and recording program |
| JP2012133752A (en)* | 2010-11-29 | 2012-07-12 | Denso Corp | Microcomputer |
| DE102011086991A1 (en) | 2010-11-29 | 2012-07-19 | Denso Corporation | microcomputer |
| US8700956B2 (en) | 2010-11-29 | 2014-04-15 | Denso Corporation | Microcomputer |
| Publication | Publication Date | Title |
|---|---|---|
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| US5740451A (en) | Microcomputer having function of measuring maximum interrupt-disabled time period | |
| US6321341B1 (en) | Method and apparatus for measuring the power consumption of a computer | |
| KR20040068971A (en) | High accuracy method for determining the frequency of a pulse input signal over a wide frequency range | |
| JPH03118644A (en) | Program execution monitor | |
| CN112181744A (en) | Fault detection method, system, terminal and storage medium of converter interface | |
| CN100426234C (en) | Method for self turn-on test time for measuring basic input and output system | |
| JP2761306B2 (en) | Test method of interval timer | |
| JPH04178840A (en) | Performance measuring system | |
| SU1328713A1 (en) | Installation for testing i.c.engines | |
| JPH11102306A (en) | emulator | |
| JPS63150050A (en) | Heart rate operatioanal processing system | |
| JPH06195245A (en) | Monitor timer device | |
| KR100281973B1 (en) | Load measuring device of central processing unit | |
| JPS6393053A (en) | Program test device | |
| JPS6031062A (en) | Pulse cycle measuring circuit | |
| JPH0756777A (en) | Program development support device | |
| JPS6175439A (en) | Program evaluating device | |
| JPH0278981A (en) | Logic analysis method | |
| JPH0619753A (en) | Program development support device | |
| JP3064687B2 (en) | Data memory controller | |
| JP3212214B2 (en) | State transition test equipment | |
| JP4009925B2 (en) | Digital oscilloscope | |
| JPS6010660B2 (en) | Operation end signal generation circuit | |
| JP2001014190A (en) | Information processor |