【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体や電子デバイス基板上にリングラフィ技
術を用いて微小なコンタクトホールを形成する際に、ホ
ール径及びホールの断面プロファイルを高精度かつ安定
して制御する方法に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides highly accurate control of the hole diameter and cross-sectional profile when forming minute contact holes on semiconductor or electronic device substrates using phosphorography technology. It also relates to a method for stable control.
高性能で大規模なＬＳＩを製造するには、サブミクロン
オーダの微小なコンタクトホールノ量ターンを再現性よ
く形成する技術が必要であるが、現在上として使用され
ている光露光技術では、はぼ微細化限界に達しつつある
。第４図は、これを説明するための図で６２て、露光装
置にレンズの開口数０．４２の１１５倍ｇ線（波長４３
６ｎｍ）ウエーハステッパヲ使用し、ホトレジスト膜に
塗布膜厚約１．５μｍの汎用の高解像度タイプレジスト
を使用して、５ＩＯ２層間絶縁膜上に微小なコンタクト
ホールを形成した場合のホール径とステラａ４のフォー
カスマージンの関係を両対数グラフで示したものである
。ここでのフォーカスマージンとは、ホール径が設計値
に対して、±０．１μｍの精度で形成できるフォーカス
範囲を意味している。この図に示すようにコンタクトホ
ール径が１μｍから０．８μｍＫなるとフォーカスマー
ジンが±１．５μｍから±１μｍへと大幅に低下し、０
．７μｍ径以下のコンタクトホールでは、ここに示した
従来の汎用技術で安定して形成するのは極めて困難にな
る。In order to manufacture high-performance, large-scale LSIs, a technology that can form microscopic contact holes and turns on the order of submicrons with good reproducibility is required, but the light exposure technology currently in use is insufficient. We are reaching the limit of miniaturization. FIG. 4 is a diagram for explaining this.
6nm) Hole diameter and Stellar A4 when a minute contact hole is formed on the 5IO2 interlayer insulating film using a wafer stepper and using a general-purpose high-resolution type resist with a coating thickness of about 1.5 μm on the photoresist film. This is a logarithmic graph showing the relationship between focus margins. The focus margin here means the focus range in which the hole diameter can be formed with an accuracy of ±0.1 μm with respect to the design value. As shown in this figure, when the contact hole diameter increases from 1 μm to 0.8 μm, the focus margin decreases significantly from ±1.5 μm to ±1 μm, and
．． Contact holes with a diameter of 7 μm or less are extremely difficult to stably form using the conventional general-purpose techniques shown here.
また、通常使用している半導体基板の平面度を考慮すれ
ば、０．８μｍ径程度であっても基板全面にわたりて均
一かつ再現性よく形成することはかなシ困難であるとい
わざるを得ない。Furthermore, considering the flatness of commonly used semiconductor substrates, it must be said that it is difficult to form uniformly and reproducibly over the entire surface of the substrate even if the diameter is about 0.8 μm. .
これを解決する方法として、従来主として穏々の多層レ
ジストプロセスが開発されているが、この方法は従来の
単層レジストプロセスに比ベニ程が複雑で、工程数が多
い上、パターンの欠陥レベルが多いなどの欠点が指摘さ
れておｊ５．ＶＬＳＩの量産技術として使用するには解
決すべき技術的問題が多い。As a method to solve this problem, a mild multilayer resist process has been developed, but this method is much more complex than the conventional single layer resist process, requires a large number of steps, and has a low pattern defect level. It has been pointed out that there are many shortcomings such as: There are many technical problems that need to be solved before it can be used as a mass production technology for VLSI.
他方、コンタクトホールの微小化に伴って、もう一つの
大きな技術的問題点が生じてきている。On the other hand, with the miniaturization of contact holes, another major technical problem has arisen.
コンタクトホールの役割は下層に位置する半導体基板、
ポリシリコン層又は金属配線層と、これらと電気的に絶
縁するために設けられる眉間絶縁膜を介して、上層に位
置するプリシリコン層あるいは金属配線層とを電気的に
接続するためのものである。コンタクトホールが加工さ
れるＬＳＩの眉間絶縁膜の厚さは、十分な電気絶縁性を
保証するため、最小でも０．５μｍ、典型的な例では１
μｍ程度の厚さが必要である。したがって、絶縁膜に加
工される０、８μｍ径のコンタクトホールを想定した場
合、そのアスペクト比（絶縁膜の厚さ／コンタクトホー
ル径）は１以上となシ、コンタクトホールを介しての電
気的接続を良好に保持するには、絶縁膜に加工するコン
タクトホール形状に工夫を要する。すなわち、コンタク
トホールを介して上層配線層を下層と十分な電気的接触
を得るためには、コンタクトホールの上部開孔部を拡げ
た。いわゆるテーパ状プロファイルに加工する方法が採
られている。このような形状を実現する手段として、第
５図に示す如く、プラズマエツチングによる加工法があ
る。図中、１は基板、２は眉間絶縁膜、３はレジスト膜
である。この方法は原理的に等方性エツチングであるた
め、エツチングマスクであるレジスト膜３の裏側の一部
もエツチングされる（いわゆるアンダーカッティング）
。したがって得られる断面形状は、上部が拡ったすシば
ち状になるが、等方性エツチングという原理的制約から
、アスペクト比が１以上のサラミクロンコンタクトホー
ルを精度よく加工するということは困難である。The role of the contact hole is to connect the underlying semiconductor substrate,
It is for electrically connecting a polysilicon layer or a metal wiring layer to an overlying pre-silicon layer or a metal wiring layer via a glabella insulating film provided to electrically insulate the polysilicon layer or metal wiring layer. . The thickness of the glabella insulating film of the LSI on which the contact hole is processed is at least 0.5 μm, typically 1 μm, to ensure sufficient electrical insulation.
A thickness of approximately μm is required. Therefore, when assuming a contact hole with a diameter of 0.8 μm to be processed into an insulating film, its aspect ratio (insulating film thickness/contact hole diameter) must be 1 or more, and electrical connection through the contact hole. In order to maintain good retention, the shape of the contact hole formed in the insulating film must be devised. That is, in order to obtain sufficient electrical contact between the upper wiring layer and the lower layer through the contact hole, the upper opening of the contact hole is enlarged. A method of processing into a so-called tapered profile has been adopted. As a means for realizing such a shape, there is a processing method using plasma etching, as shown in FIG. In the figure, 1 is a substrate, 2 is an insulating film between the eyebrows, and 3 is a resist film. Since this method is basically isotropic etching, a part of the back side of the resist film 3, which is an etching mask, is also etched (so-called undercutting).
. Therefore, the resulting cross-sectional shape is a dovetail shape with a widened upper part, but due to the principle of isotropic etching, it is difficult to accurately process a Saramicron contact hole with an aspect ratio of 1 or more. It is.
次によく知られている方法に、ＲＩＥ（リアクティブイ
オンエツチング）によるテーパエツチング加工法がある
。この原理は第６図に示すように。The next well-known method is taper etching using RIE (reactive ion etching). This principle is shown in Figure 6.
絶縁膜のエツチング時に、エツチングマスクを同時に工
、チングするととに、よって、エツチングマスクのエツ
ジ部をエツチング量に応じて後退させることによって、
チーΔ状のプロファイルを有するコンタクトホールを得
るものでちる。この方法でのテーパエツチング形状はエ
ツチングマスクとして用いるレゾスト膜と被エツチング
材の絶縁膜の工、チング速度の比、並びにレジストパタ
ーンのプロファイル、とくＫその傾斜角に依存する。When etching the insulating film, the etching mask is etched and etched at the same time, and the edges of the etching mask are moved back according to the amount of etching.
This method is used to obtain a contact hole having a chi-Δ profile. The shape of the taper etching in this method depends on the structure of the resist film used as an etching mask and the insulating film of the material to be etched, the ratio of etching speeds, and the profile of the resist pattern, especially its inclination angle.
従って、十分良好なチーバエ、チング形状を再現性よく
得るためには、レジスト／母ターンの傾斜角を４５°〜
７０°程度の範囲内で精密に制御することが必須となる
。ところが１μｍ径以下の微小なコンタクトホールのレ
ジストノ々ターンプロファイルを、幾何学的な寸法を維
持したまま上述した傾斜角に精密に制御する技術を実現
することが困難であるという欠点がある。Therefore, in order to obtain a sufficiently good chipping shape with good reproducibility, the inclination angle of the resist/mother turn should be set to 45° or more.
Precise control within a range of about 70° is essential. However, there is a drawback that it is difficult to realize a technique for precisely controlling the resist no-turn profile of a minute contact hole with a diameter of 1 μm or less to the above-mentioned inclination angle while maintaining the geometric dimensions.
さらにまた、コンタクトホールの幾何学的形状を制御す
る代シに、第７図に示す如く、コンタクトホール内に金
属を埋め込むことにょシ、埋め込み層４を設ける技術が
開発されている。これを実現する方法として、タングス
テンの選択ｃｖＤ技術が研究されている。これは、コン
タクトホール内のみにタングステンを選択的に堆積させ
ようとするものであるが、タングステン堆積の選択性の
安定化、再現性、スループット等に難点があるため、現
在までのところ研究段階に留っており、実用に供される
までに至っていない。Furthermore, in order to control the geometric shape of the contact hole, a technique has been developed in which a buried layer 4 is provided by burying metal in the contact hole, as shown in FIG. As a method for realizing this, tungsten selective CVD technology is being researched. This is an attempt to selectively deposit tungsten only within the contact hole, but it is currently at the research stage due to difficulties in stabilizing the selectivity of tungsten deposition, reproducibility, throughput, etc. However, it has not yet been put into practical use.
本発明は従来のコンタクトホール形成技術の２つの大き
な欠点を１つの簡単な処理によって同時に解決するコン
タクトホール形成法を提供することにおる。すなわち、
（１）従来露光装置と単層レジストプロセスで形成が困
難な微小なコンタクトホールを簡単かつ安定して実現す
ると同時に、（２） ＲＩＥによるチーΔエツチング加
工技術に必要なレジストノ昔ターングロファイルの精密
制御方法を、レジス）Ｊ［の光硬化反応と熱変形性を利
用して実現することにある。The present invention provides a contact hole forming method that simultaneously solves two major drawbacks of conventional contact hole forming techniques through one simple process. That is,
(1) Easily and stably realizes minute contact holes that are difficult to form using conventional exposure equipment and a single-layer resist process, and (2) Precision turn profile of the resist required for Chi-Delta etching processing technology using RIE. The objective is to realize a control method by utilizing the photocuring reaction and thermal deformability of Regis) J[.
現在使用されているポジ製ホトレジスト材料はクレゾー
ルノ？ラック樹脂とＯ−す７トキノンゾアジド感光剤か
ら構成されている。このレジスト材料を加熱すると、１
２０℃前後で軟化し、１４０℃以上でノボラック樹脂と
感光剤、あるいはツメう、り樹脂同志が熱架橋反応を生
じ、いわゆる熱硬化することが知られている。ただし、
これらの温度はレジストの品種によって若干前後する０
例えばレジストの軟化点温度はジグレイ（５ｈｌｐｌａ
ｙ）社のＭＰＳ １４００で約１２０℃、東京応化社製
ＴＳＭＲ−８８００で約１００℃、同じ（ＴＳＭＲ−８
９００で約１４０℃である。またこれらのレジスト材料
に波長３６５ ｎｍ以短の紫外線を照射すると、熱架橋
と同様に紫外線硬化反応を起こして、耐熱性並びに耐ド
ライエツチング性が著しく向上することが知られている
。Is the positive photoresist material currently used cresolono? It is composed of a lac resin and an O-su7toquinonzoazide photosensitizer. When this resist material is heated, 1
It is known that the novolac resin softens at around 20°C, and at 140°C or higher, a thermal crosslinking reaction occurs between the novolak resin and the photosensitizer or the nail polishing resin, resulting in so-called thermosetting. however,
These temperatures vary slightly depending on the type of resist.
For example, the softening point temperature of the resist is 5hlpla
y) MPS 1400 at about 120℃, Tokyo Ohka Co., Ltd. TSMR-8800 at about 100℃, the same (TSMR-8
900 and approximately 140°C. It is also known that when these resist materials are irradiated with ultraviolet rays having a wavelength of 365 nm or less, an ultraviolet curing reaction occurs similar to thermal crosslinking, and the heat resistance and dry etching resistance are significantly improved.
本発明は、当該レジスト材料の上記物性変化を利用して
、コンタクトホール径の精萱制御とレジストグロファイ
ル傾斜角の精密制御を行うもので、具体的方法はつぎの
とおシである。すなわち、上記レジスト材料を軟化点以
上に加熱すると、レジストパターンに急激な塑性変形を
生じるが、この状態で、そのレジストパターン形状を精
密に制御することは極めて困難である。ところが、レジ
ストパターンを軟化点以上に加熱する前に、その表層に
約０．２μｍの厚さに、あらかじめ紫外線照射によって
光硬化被膜を形成しておくこと罠よって、その後の高温
加熱による塑性変形を徐々に生じせしめ、かつ、その形
状の制御を高い再現性で精度よく実現できることを見い
出した０本発明はこの原理を利用してコンタクトホール
径の制御とプロファイルの制御を行なおうとするもので
ある。The present invention utilizes the above physical property changes of the resist material to precisely control the contact hole diameter and the resist profile inclination angle, and the specific method is as follows. That is, when the resist material is heated above its softening point, rapid plastic deformation occurs in the resist pattern, but it is extremely difficult to precisely control the shape of the resist pattern in this state. However, before heating the resist pattern above its softening point, it is necessary to form a photocured film on the surface layer to a thickness of about 0.2 μm by irradiating it with ultraviolet rays, thereby preventing plastic deformation due to subsequent high-temperature heating. It has been discovered that the contact hole diameter and profile can be controlled gradually and with high reproducibility and precision.The present invention utilizes this principle to control the contact hole diameter and profile. .
以下に具体的実施例にもとすいて説明する。Specific examples will be explained below.
〔実施例１〕第１図は本発明の第１の実施例を説明するためのコンタ
クトホールレジスト／ぐターン断面図であって、１は基
板、３はホトレジスト膜、５はレジスト表面硬化層、３
０はレジスト現像処理直後のコンタクトホールレジスト
パターン断面プロファイル、３１及び３２は本発明の処
理を実施したのちのコンタクトホールレジストパターン
断ＷＪ ｆ 。[Example 1] FIG. 1 is a cross-sectional view of a contact hole resist/gutter for explaining the first example of the present invention, in which 1 is a substrate, 3 is a photoresist film, 5 is a resist surface hardening layer, 3
0 is the cross-sectional profile of the contact hole resist pattern immediately after the resist development process, and 31 and 32 are the cross-sectional profiles of the contact hole resist pattern WJ f after the process of the present invention has been carried out.
ファイルである。It is a file.
次に本発明の実施例とその効果について、処理工程に従
って順次説明する。まず、Ｕ合金膜を付着せしめた半導
体基板上にさらに厚さ約１μｍの５ｉｎ２膜で被覆せし
めたものを基板として使用する。Next, embodiments of the present invention and their effects will be sequentially explained according to the processing steps. First, a semiconductor substrate on which a U alloy film is attached is further coated with a 5in2 film having a thickness of about 1 μm, and this is used as a substrate.
当該基板上に市販デジ型ホトレノストマイクロポジット
５１４００−８Ｄ３ （シブレイ社製、略称ＭＰＳ１４
００−８Ｄ３）を厚さ１．２５，１．６５．及び１．８
５μｍの３水準になるよう回転塗布する。次に開ロ数Ｎ
Ａ０．４５，１１５倍ｇ線縮小投影露光装置を使用し、
上記レジスト膜に孔径Ｄ・が０．８μｍ又は１μｍ（第
１図参照）なるコンタクトホールを形成する。これには
、レジスト膜厚に応じてあらかじめ求められた最適露光
条件にて露光したのち、レジスト現像液ＭＦ−３１９（
ジグレイ社製商品名）Ｋよって約９０秒間現像すること
Ｋよりて得る。これによりてレジスト断面グロファイル
３０が得られ、この時の断面の傾斜角はレジスト膜厚水
準にかかわらず約８０°であることが、断面Ｓ双観察か
ら確認されている。A commercially available digital photorenost microposit 51400-8D3 (manufactured by Sibley, abbreviated as MPS14) was placed on the substrate.
00-8D3) with a thickness of 1.25, 1.65. and 1.8
Spin coating to achieve 3 levels of 5 μm. Next, the opening number N
Using A0.45, 115x g-line reduction projection exposure equipment,
A contact hole having a hole diameter D of 0.8 μm or 1 μm (see FIG. 1) is formed in the resist film. For this purpose, after exposing under the optimum exposure conditions determined in advance according to the resist film thickness, resist developer MF-319 (
It can be obtained by developing for about 90 seconds with K (trade name, manufactured by GiGray Co., Ltd.). As a result, a resist cross-sectional profile 30 is obtained, and it has been confirmed from cross-sectional S double observation that the inclination angle of the cross-section at this time is approximately 80° regardless of the resist film thickness level.
続いて、基板昇温／降温調節機構を備えた紫外線照射装
置にて、当該基板を加熱しながら、紫外線照射処理を行
なう、この場合、光源には２灯から成る定格入力４ｋＷ
の高圧水銀灯を使用し、入力電圧の調整とフィルタによ
って出力を調整することが可能である。レジスト膜の紫
外線硬化に最も効果的に作用する波長２２０〜３２０
ｎｍの波長帯の紫外光の強度は最大約６５０ ｍＷ／ｄ
である。Next, the substrate is heated and subjected to ultraviolet irradiation using an ultraviolet irradiation device equipped with a substrate temperature increase/decrease control mechanism.In this case, the light source consists of two lamps with a rated input of 4kW.
It uses a high-pressure mercury lamp, and the output can be adjusted by adjusting the input voltage and filtering. Wavelength 220-320 most effective for UV curing of resist film
The maximum intensity of ultraviolet light in the nm wavelength band is approximately 650 mW/d.
It is.
また、基板の加熱には真空吸着式のホットプレートによ
シ０．１〜２℃／秒の範囲内で、最高２５０℃の温度ま
で任意の条件で昇温／降温か可能である。Further, the substrate can be heated by using a vacuum adsorption type hot plate, and the temperature can be increased/decreased under arbitrary conditions up to a maximum temperature of 250° C. within the range of 0.1 to 2° C./sec.
上記紫外線レジスト硬化装置を使用し、基板温度の初期
値を１１０℃に設定し、１℃／Ｓの昇温レートで基板温
度を上げながら、コンタクトホールレゾストノやターン
を有する試料表面に約３００ｍＷ／ｊ （２２０〜３２
０ ｎｍの波長帯において）の強度の紫外線を５秒間照
射した。この試料を酢酸イソアミル液中に約６０秒間浸
漬してレジストの非硬化層を溶解したのち、断面８１Ｍ
写真から、この溶剤に溶けないレジスト表面の硬化層５
の厚さを測定したところ、レジスト塗布膜厚にかかわら
ず約０．２μｍであることが確認できた。Using the above ultraviolet resist curing equipment, the initial value of the substrate temperature was set to 110°C, and while increasing the substrate temperature at a temperature increase rate of 1°C/S, approximately 300 mW/W was applied to the surface of the sample having contact holes and turns. j (220~32
Ultraviolet rays with an intensity of 0 nm) were irradiated for 5 seconds. This sample was immersed in isoamyl acetate solution for about 60 seconds to dissolve the unhardened layer of the resist, and then
From the photo, the hardened layer 5 on the resist surface that does not dissolve in this solvent
When the thickness was measured, it was confirmed that it was approximately 0.2 μm regardless of the resist coating film thickness.
次に、基板初期設定温度を１１０ＤＫ、レジスト表層硬
化処理のための紫外線強度を３００ｍＷ／ａｌ、同処理
時間を５秒それぞれ一定とした。Next, the initial temperature of the substrate was set at 110 DK, the intensity of ultraviolet rays for curing the resist surface layer was set at 300 mW/al, and the processing time was set at a constant value of 5 seconds.
その後、約６００ ｍＷ／ｃｌ！の強度の紫外線を照射
しながら基板を一定の昇温速度で１８０℃まで加熱して
、コンタクトホールレジストパターンをわずかに熱変形
させるのに引き続き、レジスト膜の中心部まで紫外線硬
化させて、耐熱性と耐ドライエツチ性を大幅に向上させ
る。ここで、レジスト塗布膜厚をパラメータとし、基板
昇温速度を変えて、コンタクトホールレジストパターン
の孔径りと断面の傾斜角θの変化する様子を断面８１Ｍ
写真から評価した。第１図のコンタクトホールレジスト
パターンの断面模式図に示すように、孔径りは基板昇温
レートΔＴ、又は強照射（６００ｍｗｌ／＋り開始基板
温度Ｔ、を１．２℃／ｌ又は１１６℃とした場合、レジ
スト膜厚１．６５μｍで、露光・勇像後の孔径Ｄ０が１
．０μｍ及び０．８μｍであったものが、処理後には孔
径り、が０，９μｍ及び０．７μｍに縮小した。また、
断面の傾斜角θｏ＝８０°であったものが、処理後には
、傾斜角０重はいずれも６５６に低下していることが確
認できた一統いて、ΔＴ、又はＴＩＫをそれぞれ２．０
℃／１又は１２０℃の条件で処理したものでは、ｐ、＋
＝１μｍ及び０．８μｍの孔径はそれぞれり、〜０．８
２μｍ及びＤ！＝０．６２μｍＫ縮小するとともに、傾
斜角θ、はθ。−８０’から５５°に低下していること
がわかった。After that, about 600 mW/cl! The contact hole resist pattern is slightly thermally deformed by heating the substrate to 180°C at a constant temperature increase rate while irradiating ultraviolet rays with an intensity of and greatly improves dry etch resistance. Here, by using the resist coating film thickness as a parameter and changing the substrate temperature rise rate, we will examine how the diameter of the contact hole resist pattern and the inclination angle θ of the cross section change.
Evaluated from photos. As shown in the schematic cross-sectional view of the contact hole resist pattern in Figure 1, the hole diameter is determined by the substrate temperature increase rate ΔT or the intense irradiation (600 mwl/+ starting substrate temperature T of 1.2°C/l or 116°C). In this case, the resist film thickness is 1.65 μm and the pore diameter D0 after exposure and imaging is 1.
．． The pore diameters, which were 0 μm and 0.8 μm, were reduced to 0.9 μm and 0.7 μm after treatment. Also,
It was confirmed that the inclination angle θo of the cross section was 80°, but after the treatment, the inclination angle 0 fold decreased to 656.In general, ΔT or TIK was reduced to 2.0°, respectively.
For those treated at ℃/1 or 120℃, p, +
= 1 μm and 0.8 μm pore diameters are respectively ~0.8
2 μm and D! =0.62 μmK, and the inclination angle θ is θ. It was found that the angle decreased from -80' to 55°.
そこで、種々の処理条件に対する孔径の縮小寸法り、−
Ｄと傾斜角θの関係を調べたところ、これらはΔＴ８及
びＴＩＫに対し、明確な依存性があることがわかった。Therefore, the reduction size of the pore diameter for various processing conditions is -
When the relationship between D and the inclination angle θ was investigated, it was found that these have a clear dependence on ΔT8 and TIK.
第２図には、レジス） （ＭＰＳ１４００−８Ｄ３）の
塗布膜厚をパラメータとし、基板加熱開始温度を１１０
℃、レジスト表層の硬化処理時間を５秒間シ定とした場
合の、強照射開始基板温度Ｔ、又は基板昇温レートΔＴ
、とコンタクトホール径の縮小寸法り、−Ｄとの関係を
示す、また、第３ 図１ｃハ、同様にコンタクトホール
のレジストプロファイルの傾斜角θとの関係、並びに、
後述する条件にて眉間絶縁膜をチーｚ４エツチング加工
して得られたチーΔ工、チングの幅Ｗ、の関係を示す＠
第２図並びに第３図から明らかなように、コンタクトホ
ール径の縮小寸法とそのレジストプロファイルの傾斜角
は、レジスト塗布膜厚と強照射開始基板温度Ｔｍ （又
は基板昇温レートΔＴ、 ）に直接依存して決定される
。例えば、レジスト塗布膜厚を１．８５ ｊｌｍ とし
、Ｔ、を１１８℃（ΔＴ、＝１．６℃／思）に設定すれ
ば、 Ｄ＠ −Ｄ＝０．２ ｆｉｍ 、 ａ＝５０°
が得られる。従って、本発明の方法を用いれば、通常の
光露光技術で直接形成が困難な孔径０．６μｍのコンタ
クトホールであっても、あらかじめ０．８μｍ径ｏコン
タクトホールレジストパターンヲ形成したのち、上記処
理を施すことＫより、容易に実現できる。また、通常の
光露光でも形成が可能な０．８μｍ径のコンタクトホー
ルパターンであっても、それよシ孔径の大きなコンタク
“トホールパターンを露光することによシ形成できるた
め、第４図に示したコンタクトホール径とフォーカスマ
ージンの関係からも明らかなように、本発明の使用によ
って広いマージンで安定してコンタクトホールパターン
を形成できる。In Figure 2, the coating film thickness of Regis (MPS1400-8D3) is used as a parameter, and the substrate heating start temperature is set to 110°C.
℃, intense irradiation start substrate temperature T, or substrate temperature increase rate ΔT when curing treatment time of resist surface layer is set at 5 seconds
, and the reduced size of the contact hole diameter, -D. Similarly, FIG.
Showing the relationship between the chi Δ process and the etching width W obtained by etching the glabella insulating film under the conditions described below.
As is clear from FIGS. 2 and 3, the reduced size of the contact hole diameter and the inclination angle of its resist profile directly affect the resist coating thickness and the substrate temperature Tm (or substrate temperature rise rate ΔT) at the start of intense irradiation. Depends on the decision. For example, if the resist coating thickness is 1.85 jlm and T is set to 118°C (ΔT, = 1.6°C/thought), then D@-D=0.2 fim, a=50°
is obtained. Therefore, if the method of the present invention is used, even if the contact hole has a diameter of 0.6 μm, which is difficult to directly form using ordinary light exposure technology, it is possible to form a contact hole resist pattern with a diameter of 0.8 μm in advance, and then apply the above-mentioned treatment. This can be easily realized by applying K. In addition, even if a contact hole pattern with a diameter of 0.8 μm can be formed by ordinary light exposure, it can be formed by exposing a contact hole pattern with a larger hole diameter, as shown in Fig. 4. As is clear from the relationship between the contact hole diameter and the focus margin, a contact hole pattern can be stably formed with a wide margin by using the present invention.
〔実施例２〕実施例１で述べた方法によシ、孔径と傾斜角θを精密に
制御されたコンタクトホールレジスト／４ターンで被覆
されている５ｌｏ２層間絶縁膜（膜厚的１μｍｎ）つき
半導体基板を、ＲＩＥ（リアクティブイオンエツチング
）装置を用いて、孔開は加工を以下の条件で実施した。[Example 2] According to the method described in Example 1, a semiconductor with a 5lo2 interlayer insulating film (1 μm in film thickness) covered with a contact hole resist/4 turns whose hole diameter and inclination angle θ were precisely controlled was prepared. Holes were formed on the substrate using an RIE (reactive ion etching) device under the following conditions.
（１） ス？、プｉ−ｙ ス流量： ０２９ Ｓ Ｃ
ＣＭ／ｃＩ（Ｆ′３７５ ＳＣＣＭ 、圧カニ ５０
ｍＴｏｒｒ 、 ＲＦパワー：１ｋＷの条件にて、５Ｉ
Ｏ２膜を約０．６５μｍの深さまで加工する。この工、
チング条件におけるＳ ｔＯ２とレジスト膜とのエツチ
ング選択比は約４．３である。(1) Su? ,Place flow rate: 029 S C
CM/cI (F'375 SCCM, pressure crab 50
mTorr, RF power: 5I under the conditions of 1kW
The O2 film is processed to a depth of approximately 0.65 μm. This work,
The etching selectivity between StO2 and the resist film under etching conditions is approximately 4.3.
（２）ステップ２−、ｆｆ 、Ｘ流量 ： ０２５０
ＳＣＣＭ／Ｃ：ＨＦ。(2) Step 2-, ff, X flow rate: 0250
SCCM/C:HF.
５０ ＳＣＣＭ 、圧カニ ５０ ｍＴｏｒｒ 、 Ｒ
Ｆパワーニア５゜Ｗの条件にて５１０２膜を約０．３５
μｍの厚さ分まで加工する。このステ、プでのレジスト
の膜ベシは約０．９５μｍである（エツチング選択比：
０．３７）。50 SCCM, pressure crab 50 mTorr, R
Approximately 0.35 for 5102 film under F power near 5°W condition
Process up to a thickness of μm. The resist film thickness in this step is approximately 0.95 μm (etching selectivity:
0.37).
（３） ステｙ ｆ ３−ｇ ｘ流量： ０２１５
ＳＣＣＭ／ＣＥＰ。(3) Stay f 3-g x flow rate: 0215
SCCM/CEP.
７５ ＳＣＣＭ 、圧カニ ５０ ｍＴｏｒｒ 、 Ｒ
Ｆ／４ヮー： ５００Ｗの条件にて５ｔＯ２膜を約０．
２５μｍの厚さ分まで加工する。この条件での工、チン
グ選択比は約２．１である。75 SCCM, pressure crab 50 mTorr, R
F/4ヮ: At 500W, the 5tO2 film was heated to about 0.
Process to a thickness of 25 μm. Under these conditions, the selectivity ratio is about 2.1.
ステップ（１）〜（３）を連続して実施することにょシ
、、第３図の断面図に示すチーバエ、チングコンタクト
ホールが得られる。この場合、テーパエツチング部分の
幅ｗＴはＲＩＢ加工前のレジス） ノ４ターンの傾斜角
θと密接に関連する。すなわち、θ夕８０°でＷＴ ＝
０．１７μｍ、θ〜７０°でＷＴ ＝０．４μｍ。By carrying out steps (1) to (3) in succession, a deep contact hole shown in the cross-sectional view of FIG. 3 is obtained. In this case, the width wT of the tapered etched portion is closely related to the inclination angle θ of the four turns of the resist before RIB processing. That is, at θ=80°, WT =
0.17 μm, WT = 0.4 μm at θ ~ 70°.
θり６５°でＷｙ ＝ ０．５ Ａ ｍ 、θ〜６０°
でＷｙ ＝ ０．６ ｔｓｍが得られる。これらの関係
は、レジス） ｉ４ターンエ、ジの後退量で決まるテー
ノ臂工、チング幅Ｗ−ｒがレジスト膜のエツチング量ｄ
とレジストパターンの傾斜角θの正接との比、すなわち
Ｗｔ＝ｄ／ｌｕθなる関係式によく一致している。従っ
て、ＷＴの幅はθの他、エツチングマスクとして用いる
レジスト膜のエツチング量、換言すればレジスト膜のエ
ツチング速度と絶縁膜のエツチング速度の比（選択比）
を変えることＫよりても調節できるのは言うまでもない
０本実施例では、ステラｆ２において上記選択比を０．
３７に調節してチーバエ。Wy = 0.5 A m at θ 65°, θ ~ 60°
Wy = 0.6 tsm is obtained. These relationships are determined by the amount of retraction of the resist film (i4) and the etching width (W-r), which is determined by the amount of etching of the resist film (d).
and the tangent of the inclination angle θ of the resist pattern, that is, the relational expression Wt=d/luθ. Therefore, the width of the WT is determined not only by θ but also by the etching amount of the resist film used as an etching mask, in other words, the ratio of the etching speed of the resist film to the etching speed of the insulating film (selectivity).
Needless to say, the selection ratio can be adjusted more than K by changing K. In this embodiment, the selection ratio is set to 0.0 in Stella f2.
Adjust to 37 and fly.
チングを実施しているが、０２／ＣＨＦ３工、チングガ
スの０２成分比を増やして上記選択比を低下させればｗ
Ｔをさらに大きくすることが可能であるが、レジストの
膜ベシが増大するので得策とは言えない。I am carrying out ching, but if I increase the 02 component ratio of 02/CHF3 and ching gas and lower the above selection ratio lol
Although it is possible to further increase T, it is not a good idea because the thickness of the resist film increases.
〔実施例３〕厚さ０．６５μｍ Ｏｙｆロンリンガラス層間絶縁膜で
被覆された半導体基板上に膜厚１．６５μｍのＭＰＳ１
４００レジストを塗布したのち、孔径０．８μｍのコン
タクトホールレジスト−９ターンを形成したのち、実施
例ＩＫ述べた方法によ’）、Ｔｙｘ””１２０°（ΔＴ
、＝２℃／８）の条件で処理を行なった。[Example 3] MPS1 with a thickness of 1.65 μm was deposited on a semiconductor substrate covered with an Oyf Ronlin glass interlayer insulating film with a thickness of 0.65 μm.
After coating 400° resist and forming 9 turns of contact hole resist with a hole diameter of 0.8 μm, Tyx""120° (ΔT
, =2°C/8).
処理後の孔径は０．６２μｍＫ縮小していることがわか
った。この試料を実施例２に述べたステ、プ１の条件に
てエツチング加工を行なった結果、基板界面でのコンタ
クトホール径０．６２μｍ、絶縁膜表面での孔径０．８
５μｍ（コンタクトホール側壁の傾斜角〜８０°）が得
られた０本実施例に示すように被工、チング材とレジス
トマスク材の選択比の高いＲＩＥ条件で加工することに
よシ側壁が垂直に近い形状で、光露光で形成が困難な微
小な寸法のコンタクトホールを簡単かつ安定して形成す
ることができる。また１本発明は所定の寸法のコンタク
トホールを得るための孔径の精密調節法としても利ｊ用
できることは言うまでもない、また、本実施例ではホト
レジストにＭＰＳ１４００又はＭＰＳ１４００−８Ｄ３
を使用したが、他の同種のポジ型ホトレジストを用いて
も同様の効果が得られる。It was found that the pore size after treatment was reduced by 0.62 μmK. As a result of etching this sample under the conditions of Step 1 described in Example 2, the contact hole diameter at the substrate interface was 0.62 μm, and the hole diameter at the insulating film surface was 0.8 μm.
5 μm (angle of inclination of the contact hole side wall ~80°) was obtained.As shown in this example, the side wall is vertical by processing under RIE conditions with a high selectivity of the workpiece, the coating material and the resist mask material. It is possible to easily and stably form contact holes with minute dimensions that are difficult to form by light exposure. It goes without saying that the present invention can also be used as a method for precisely adjusting the diameter of a contact hole to obtain a contact hole of a predetermined size.
was used, but similar effects can be obtained by using other positive photoresists of the same type.
ただし、前述したようにレジストの種類によりて軟化点
が異なるので、それに合せて基板昇温開始温度と昇温速
度を変える必要がある。However, as mentioned above, since the softening point differs depending on the type of resist, it is necessary to change the substrate heating start temperature and heating rate accordingly.
以上説明したように、本発明の方法を使用することによ
シ、単層のホトレジスト膜を使用し、通常の紫外線露光
では形成が困難な微小なコンタクトホールを簡単かつ安
定して製作できる。また、ＲＩＥ加工技術によるチーバ
エ、チング加工法に最適なコンタクトホールレジストノ
ｆターンプロファイルを制御性よく形成することができ
る。これによって、大規模ＬＳＩの製造に必要な微小な
孔径と任意のテーパエツチング形状を工程の簡単な単層
レジストプロセスで制御性よく形成できることから、よ
シ大規模で、よシ微細な寸法を有する半導体集積回路並
びに電子デバイスを安価でかつ歩留シよく製造できる利
点がある。As explained above, by using the method of the present invention, it is possible to easily and stably produce minute contact holes, which are difficult to form by ordinary ultraviolet exposure, using a single-layer photoresist film. Furthermore, it is possible to form a contact hole resist f-turn profile that is optimal for the chipping process using the RIE process technique with good controllability. As a result, it is possible to form fine pores and arbitrary taper etching shapes necessary for manufacturing large-scale LSIs with good controllability in a simple single-layer resist process. It has the advantage that semiconductor integrated circuits and electronic devices can be manufactured at low cost and with high yield.
第１図は本発明の詳細な説明するためのコンタクトホー
ルレジストパターンの一例を示す断面図、第２図は本発
明によるコンタクトホール径制御条件とコンタクトホー
ル径の縮小寸法の関係の一例を示す特性図、第３図は本
発明によるコンタクトホール径制御条件とコンタクトホ
ールレジストパターンの傾斜角並びにチーバエ、チング
によって得られるテーパ部の幅の関係の一例を示す特性
図、第４図は光露光技術で微小なコンタクトホールを形
成する場合の孔径とフォーカスマージンの関係を示す特
性図、第５図〜第７図は従来のコンタクトホール加工方
法の代表例を説明するための断面図であって、第５図は
プラズマエツチング加工法、第６図はりアクティブイオ
ンエツチングによるチーバエ、チング加工法、第７図は
コンタクトホール埋め込み法である。１・・・基板、２・・・層間絶縁膜、３・・・レジスト
膜、４・・・埋め込み層、５・・・レジスト表面硬化層
、３０・・・レジスト現像処理直後のコンタクトホール
レジストパターン断面フロファイル、３１．３２・・・
本発明の処理を実施した後のコンタクトホールレジスト
パターン断面フロファイル。FIG. 1 is a cross-sectional view showing an example of a contact hole resist pattern for explaining the present invention in detail, and FIG. 2 is a characteristic showing an example of the relationship between the contact hole diameter control conditions and the reduced dimension of the contact hole diameter according to the present invention. Figure 3 is a characteristic diagram showing an example of the relationship between the contact hole diameter control conditions according to the present invention, the inclination angle of the contact hole resist pattern, and the width of the tapered part obtained by chipping and chipping. Characteristic diagrams showing the relationship between hole diameter and focus margin when forming minute contact holes; FIGS. 5 to 7 are cross-sectional views for explaining typical examples of conventional contact hole processing methods; The figure shows the plasma etching method, FIG. 6 shows the active ion etching process, and FIG. 7 shows the contact hole filling method. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Interlayer insulating film, 3... Resist film, 4... Buried layer, 5... Resist surface hardening layer, 30... Contact hole resist pattern immediately after resist development processing Cross-sectional flow file, 31.32...
A cross-sectional flow file of a contact hole resist pattern after carrying out the process of the present invention.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15764088AJPH027413A (en) | 1988-06-25 | 1988-06-25 | Contact hole formation method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15764088AJPH027413A (en) | 1988-06-25 | 1988-06-25 | Contact hole formation method |
| Publication Number | Publication Date |
|---|---|
| JPH027413Atrue JPH027413A (en) | 1990-01-11 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15764088APendingJPH027413A (en) | 1988-06-25 | 1988-06-25 | Contact hole formation method |
| Country | Link |
|---|---|
| JP (1) | JPH027413A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669119A (en)* | 1992-06-18 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | Method for holding of line width of photosensitive polyimide pattern |
| JPH09120954A (en)* | 1995-10-25 | 1997-05-06 | Nec Corp | Manufacture of semiconductor device |
| US6589718B2 (en) | 2000-01-14 | 2003-07-08 | Nec Electronics Corporation | Method of making resist pattern |
| JP2012059956A (en)* | 2010-09-09 | 2012-03-22 | Tokyo Electron Ltd | Resist pattern forming method and device for the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162746A (en)* | 1980-05-20 | 1981-12-14 | Fujitsu Ltd | Developer for positive type photoresist |
| JPS6151825A (en)* | 1984-08-21 | 1986-03-14 | Sony Corp | Forming method of resist pattern |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162746A (en)* | 1980-05-20 | 1981-12-14 | Fujitsu Ltd | Developer for positive type photoresist |
| JPS6151825A (en)* | 1984-08-21 | 1986-03-14 | Sony Corp | Forming method of resist pattern |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669119A (en)* | 1992-06-18 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | Method for holding of line width of photosensitive polyimide pattern |
| JPH09120954A (en)* | 1995-10-25 | 1997-05-06 | Nec Corp | Manufacture of semiconductor device |
| US6589718B2 (en) | 2000-01-14 | 2003-07-08 | Nec Electronics Corporation | Method of making resist pattern |
| JP2012059956A (en)* | 2010-09-09 | 2012-03-22 | Tokyo Electron Ltd | Resist pattern forming method and device for the same |
| Publication | Publication Date | Title |
|---|---|---|
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| KR20100134418A (en) | Contact hole formation method using spacer patterning process | |
| JPH0210362A (en) | Fine pattern forming method | |
| JPH027413A (en) | Contact hole formation method | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0513384A (en) | Fine pattern formation method | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH04348030A (en) | Inclined etching method | |
| JPH0458167B2 (en) | ||
| KR960012630B1 (en) | Method for forming fine pattern of semiconductor device | |
| JP2004014652A (en) | Method of forming fine pattern | |
| JPS60161621A (en) | Manufacture of semiconductor device | |
| JPS63115337A (en) | Processing of photoresist | |
| KR100811410B1 (en) | Method for manufacturing a semiconductor device comprising a resist flow process and a coating film forming process | |
| JPS6236827A (en) | Method for selective etching | |
| JP2932462B1 (en) | Surface patterning method for semiconductor manufacturing | |
| CN118778164A (en) | A method for preparing a sub-wavelength multi-step diffractive optical element | |
| JPS63301521A (en) | Formation of pattern | |
| KR100464654B1 (en) | Method for forming contact hole of semiconductor device | |
| JPS60110124A (en) | Processing method of fine pattern | |
| KR100192932B1 (en) | Method for forming semiconductor device | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JP3441439B2 (en) | Method of forming fine resist pattern and method of manufacturing semiconductor device | |
| KR20030070653A (en) | A method for forming contact hole of semiconductor device | |
| JPS61184828A (en) | Manufacture of semiconductor device |