【発明の詳細な説明】〔産業上の利用分野〕本発明は、２次電池等の被充Ｎ電池への充電制御に係り
、特に満充電状態を検知する充電制御回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to charging control of a rechargeable N battery such as a secondary battery, and particularly relates to a charging control circuit that detects a fully charged state.
Ｎ１−Ｃｄ電池等の被充電電池は充電が開始されると電
池電圧が上昇し、はぼ満充電に至ったときから電池電圧
が下降するといった特性を有する。A battery to be charged such as an N1-Cd battery has a characteristic that the battery voltage increases when charging is started, and the battery voltage decreases after reaching almost full charge.
この下降特性を利用して被充［′１１池を短時間に、か
つ、過充電することなく充電する手段としては、従来か
らＡ−Ｄ変換機能を備えたマイクロプロセッサを用いて
充電制御を行う手段がある。すなわち、上記マイクロプ
ロセッサにより充電中の被充電電池の電池電圧を一定時
間毎に測定し、この電圧がピークに達し、さらに、その
後、所定電圧値以上低下したときに満充電と判定して充
電電流を停止または減少するように充電制御する。Conventionally, as a means to charge a charged battery in a short time and without overcharging by utilizing this falling characteristic, charging control is performed using a microprocessor equipped with an A-D conversion function. There is a means. That is, the microprocessor measures the battery voltage of the battery being charged at regular intervals, and when this voltage reaches a peak and then drops by a predetermined voltage value or more, it is determined that the battery is fully charged and the charging current is changed. Control charging to stop or decrease.
この充電制御手段の動作例を第６図のフローチャートに
示す。An example of the operation of this charging control means is shown in the flowchart of FIG.
被充電電池への充電が開始されると、ステップＳ ５１
でカウンタｔａＣがリセットされ、ステップＳ ５２で
ピーク記憶値■Ｐがリセットされる。次いで、ステップ
Ｓ ５３でマイクロプロセッサのＡ−Ｄ変換手段により
補充ｍ＊池の電池電圧ＶＢがサンプリング（抽出）され
てデジタル値Ｖ （ｎ）として取り込まれる。When charging of the battery to be charged is started, step S51
The counter taC is reset at step S52, and the peak storage value ■P is reset at step S52. Next, in step S53, the battery voltage VB of the replenishing m* battery is sampled (extracted) by the A/D conversion means of the microprocessor and taken in as a digital value V (n).
ステップ８５４でピーク記憶値■Ｐと今回の抽出電圧で
あるデジタル値Ｖ （ｎ）とが比較され、デジタル値Ｖ
（ｎ）がピーク記憶値ｖＰよりも等しいか、あるいは
大きければ、ステップＳ ５５でデジタル値Ｖ （ｎ）
がピーク記憶ｉｖｐとして新たに配憶される。この状態
は電池電圧ｖ８が上昇している期間に該当する。なお、
ステップ８５４による最初の処理のとき、ステップ８５
２でピーク記憶値■Ｐがｌｉ Ｏｔ＋にリセットされて
おり、また、電池電圧ＶＢはある程度の電圧を有してい
るので、最初の抽出電圧であるデジタル値Ｖ（ｎ）がピ
ーク記＋ＲＩＩＶＰとして記憶される（ステップ＄５５
）。In step 854, the peak memory value ■P is compared with the digital value V (n), which is the current extraction voltage, and the digital value V
(n) is equal to or greater than the peak storage value vP, in step S55 the digital value V (n)
is newly allocated as the peak storage ivp. This state corresponds to a period in which the battery voltage v8 is rising. In addition,
When first processed by step 854, step 85
2, the peak memory value ■P is reset to li Ot+, and the battery voltage VB has a certain level of voltage, so the digital value V(n), which is the first extracted voltage, is stored as the peak value + RIIVP. (Step $55
).
電池電圧ＶＢが上昇している期間、すなわち、ステップ
Ｓ５４でデジタル値Ｖ （ｎ）がピーク記憶値ＶＰより
も小さいときは、ステップ８５６でピーク記憶１ｉｖｐ
と所定電圧値ΔＶとの差分と、デジタル値Ｖ （ｎ）と
が比較され、デジタル値Ｖ （ｎ）がピーク記憶１１Ｖ
Ｐよりも所定電圧値Δ以上低下したかどうかが判定され
る。電池電圧ＶＢの上昇期間中はステップ８５５におい
てＶＰ−Ｖ（ｒｌ）としているので、デジタル値Ｖ （
ｎ）が上記差分よりも必ず大きくなり、ステップＳ５７
でカウンタ値Ｃがリセットされて再びステップ８５３に
戻り、ステップ８５３以降の処理が繰り返される。During the period when the battery voltage VB is rising, that is, when the digital value V (n) is smaller than the peak storage value VP in step S54, the peak storage value 1ivp is set in step 856.
The difference between the predetermined voltage value ΔV and the digital value V (n) are compared, and the digital value V (n) is the peak memory value 11V.
It is determined whether the voltage has decreased by a predetermined voltage value Δ or more below P. During the rising period of battery voltage VB, VP-V(rl) is set in step 855, so the digital value V (
n) is always larger than the above difference, and step S57
Then, the counter value C is reset and the process returns to step 853, and the processing from step 853 onwards is repeated.
また、電池電圧ＶＢがピークに達した後の下降期間中に
おいてはくステップ８５４でＹＥＳ） 、ステップＳ５
５の処理を行うことなく、ステップ８５６に移行する。In addition, during the falling period after the battery voltage VB reaches its peak (YES in step 854), step S5
The process moves to step 856 without performing the process of step 5.
ステップ８５６でデジタル値Ｖ （ｎ）が上記差分より
も等しいか、あるいは大きければ、すなわち、デジタル
！Ｉ Ｖ （ｎ）が未だピーク記憶値ＶＰよりル所定電
圧値ΔＶ以上低下していなければ、ステップ８５７でカ
ウンタｉｃがリセットされて再びステップＳ ５３に戻
る。その後、デジタル値Ｖ （ｎ）がピーク記憶値ＶＰ
よりも所定電圧値６７以上低下するとくステップＳ５６
でＹＥＳ）、ステップＳｓａでカウンタＩＧに１″が加
算される。In step 856, if the digital value V (n) is equal to or greater than the difference, that is, digital! If I V (n) has not yet fallen by a predetermined voltage value ΔV or more from the peak storage value VP, the counter IC is reset in step 857 and the process returns to step S53. After that, the digital value V (n) becomes the peak storage value VP
Step S56
(YES), 1'' is added to the counter IG in step Ssa.
次いで、ステップ８５９でカウンタ値Ｃと値にとが比較
され、デジタル値Ｖ （ｎ）がピーク記憶値■Ｐよりも
所定電圧値Δ■以上低下した状態が所定回（値にの回数
）連続したかどうかが判定される。Next, in step 859, the counter value C and the value are compared, and it is determined that the digital value V (n) has decreased by a predetermined voltage value Δ■ or more from the peak memory value P for a predetermined number of times (the number of times the value has changed). It is determined whether
そして、カウンタ値Ｃが値に未満であれば、電池電圧■
８が下降期間中であるかどうかを確認すべく再びステッ
プ８５３に戻り、ステップＳ５３以降の処理が繰り返さ
れる。If the counter value C is less than the value, the battery voltage ■
8 is in the falling period, the process returns to step 853 again, and the processes from step S53 onwards are repeated.
一方、ステップＳ５９でカウンタＩＩＣが１ｉｌＫ以上
のときは、電池電圧ＶＢはピークを経過して下降期間中
にある、すなわち満充電状態と判断してステップＳ ａ
ｏで被充電電池への充電Ｎ流を停止または減少させる（
以下、満充電１１］ｌという）。On the other hand, when the counter IIC is equal to or higher than 1ilK in step S59, it is determined that the battery voltage VB has passed its peak and is in the falling period, that is, it is in a fully charged state, and the process proceeds to step S a
Stop or reduce the charging N flow to the battery to be charged at o (
(hereinafter referred to as full charge 11]l).
ところが、従来の充電制御手段にあっては、例えば、充
電中に瞬時停電が起こると、１！源回路からの供給電圧
が低下し、この供給電圧に基づいて設定されるＡ−Ｄ変
換手段の基準電圧も低下する。However, with conventional charging control means, if a momentary power outage occurs during charging, for example, 1! The supply voltage from the source circuit decreases, and the reference voltage of the A-D conversion means, which is set based on this supply voltage, also decreases.
そのため、被充電電池の電池電圧ＶＢが変化しないにも
かかわらず上記基準電圧の低下により相対的にデジタル
ＩＩ Ｖ （ｎ）が拡大されて抽出される。Therefore, even though the battery voltage VB of the battery to be charged does not change, the digital II V (n) is relatively enlarged and extracted due to the decrease in the reference voltage.
そして、瞬時停電から回復した後に抽出されるデジタル
値Ｖ （ｎ）は正常値に落ち着くため、結果的に瞬時停
電におけるデジタル値Ｖ （ｎ）はピークを生じること
になる。Then, the digital value V (n) extracted after recovery from the instantaneous power outage settles to a normal value, and as a result, the digital value V (n) at the instantaneous power outage reaches a peak.
その結果、被充電電池が満充電でないにもかかわらず電
池電圧ＶＢがピーク値に達して満充電されたと誤判定し
て満充電制御が行われることになる。As a result, even though the battery to be charged is not fully charged, the battery voltage VB reaches the peak value and it is erroneously determined that the battery is fully charged, and full charge control is performed.
また、充電１１１１１回路の外部からのノイズあるいは
サージ電圧等により、瞬間的に被充電電池の電池電圧Ｖ
Ｂが上昇することがある。この場合も被充電電池が満充
電でないにもかかわらず電池電圧ＶＢがピーク値に達し
て満充電されたたと誤判定し、満充電制御が行われると
いった問題がある。In addition, due to noise or surge voltage from outside the charging circuit, the battery voltage V of the battery to be charged may momentarily decrease.
B may increase. In this case as well, there is a problem in that even though the battery to be charged is not fully charged, the battery voltage VB reaches the peak value and it is erroneously determined to be fully charged, and full charge control is performed.
本発明は、上記問題を解消するもので、ノイズ等による
ピークが生じても満充電と誤検知することがないととも
に、過充電の防止ができる充電制御回路を提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and aims to provide a charge control circuit that does not erroneously detect full charge even if a peak due to noise or the like occurs, and can prevent overcharge.
上記目的を達成するために、本発明は、被充電電池に充
電電流を供給して充電を行うとともに、該電池電圧を逐
次抽出してピーク値を検出し、該ピーク値検出後の抽出
電圧の変化状況から満充電を検知して上記充電電流を停
止または減少する制御信号を出力する充１制御回路にお
いて、上記ピーク値検出後の抽出電圧が所定回連続して
該ピーク値以下であるか否かを判別する第１の判別手段
と、上記抽出電圧が所定回連続してピーク値以下である
ときは上記所定回目の抽出電圧をピーク値に更新する更
新手段と、上記更Ｆｒ後の抽出電圧が所定回連続してピ
ーク値以下であるか否かを判別する第２の判別手段とを
備え、上記更新後の抽出電圧が所定回連続してピーク値
以下であるときに上記１１１ｔｌｌｌ信号を出力するよ
うにしたものである。In order to achieve the above object, the present invention supplies a charging current to a battery to be charged to charge the battery, sequentially extracts the battery voltage to detect a peak value, and adjusts the extracted voltage after detecting the peak value. In a charge 1 control circuit that detects full charge from changing conditions and outputs a control signal to stop or reduce the charging current, whether or not the extracted voltage after detecting the peak value is continuously equal to or lower than the peak value a predetermined number of times. a first determining means for determining whether the extracted voltage is lower than the peak value for a predetermined number of consecutive times; an updating means for updating the predetermined extraction voltage to the peak value when the extracted voltage is below the peak value for a predetermined number of consecutive times; and a second determining means for determining whether or not the updated voltage is below the peak value consecutively for a predetermined number of times, and outputs the 111tllll signal when the extracted voltage after the update is below the peak value for a predetermined number of consecutive times. It was designed to do so.
（作用）上記構成の充電制御回路によれば、充電中の被充電電池
の電池電圧を逐次抽出してピーク値を検出し、このピー
ク値検出後の抽出電圧が所定回連続してピーク値以下で
あるときに上記所定回目の抽出電圧をピーク値に更新し
、その更新後の抽出電圧が再び所定回連続してピーク値
以下であるときに補充Ｎ電池への充電電流が停止または
減少される。(Function) According to the charging control circuit configured as described above, the battery voltage of the battery to be charged is sequentially extracted during charging, the peak value is detected, and the extracted voltage after detecting the peak value is continuously lower than or equal to the peak value for a predetermined number of times. When the extracted voltage is updated to the peak value for the predetermined time, and the extracted voltage after the update is again less than the peak value for the predetermined number of consecutive times, the charging current to the supplementary N battery is stopped or reduced. .
第１図は本発明に係る充電制御回路の一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a charging control circuit according to the present invention.
本充電制御回路は商用電源１からの交流電圧を整流し、
平滑する整流回路２、スイッチング回路３、トランス４
、このトランス４からの交流出力電圧を整流し、平滑し
て補充ｌ！電池６に充Ｎ１流を供給する整流回路５、Ａ
−Ｄ変換部７、第１の判別手段、更新手段および第２の
判別手段としての手段を備えた中央制御部８、記憶部９
、およびＰＷＭＩＩ制御回路１０から構成されている。This charging control circuit rectifies the AC voltage from the commercial power supply 1,
Smoothing rectifier circuit 2, switching circuit 3, transformer 4
, the AC output voltage from this transformer 4 is rectified, smoothed and supplemented l! Rectifier circuit 5, A that supplies charging N1 current to battery 6
-D conversion section 7, central control section 8 equipped with means as a first discrimination means, an updating means, and a second discrimination means, and a storage section 9
, and a PWMII control circuit 10.
スイッチング回路３はＰ Ｗ Ｍ ＩＩＩ １１１回路
１０からの制御信号に基づいて整流回路２の出力電圧を
オン、オフすることによりバルスデ“・ニーティを変化
するものである。トランス４は一次側に入力されたスイ
ッチング回路３の出力電圧を所定の電圧に降圧するもの
である。Ａ−Ｄ変換部７は被充電電池６の電池電圧を逐
次抽出するとともに、この電池電圧をデジタル値に変換
して中央制御部８へ出力するものである。中央制御部８
はＡ−ＤＩＥ換部７からの入力信号に基づいて後述の処
理を実行し、ＰＷＭ制−回１１０１．：ＩＩＪｔｌｌ信
号を出力するものである。The switching circuit 3 changes the voltage value by turning on and off the output voltage of the rectifier circuit 2 based on the control signal from the PWM III 111 circuit 10. The output voltage of the switching circuit 3 is stepped down to a predetermined voltage.The A-D converter 7 sequentially extracts the battery voltage of the battery 6 to be charged, and converts this battery voltage into a digital value for central control. 8. Central control section 8
executes the processing described below based on the input signal from the A-DIE converter 7, and the PWM control circuit 1101. :IIJtll signal is output.
記憶部９は中央ｌ１ｌＷＪ部８を制御するためのプログ
ラム、および中央制御部８からの処理データ等を記憶す
るものである。ＰＷＭ制御回路１０は中央制御部８から
の制御信号に対応するパルスデューティ制御信号を出力
するものである。The storage unit 9 stores programs for controlling the central l1lWJ unit 8, processing data from the central control unit 8, and the like. The PWM control circuit 10 outputs a pulse duty control signal corresponding to the control signal from the central control section 8.
次に、本発明に係る充１！１１１１１１１回路のより具
体的な回路図の一例を第２図を用いて説明する。なお、
図中、第１図と同一番号物は同一物を示す。同図におい
て、本充電制御回路は整流回路２、スイッチング部３１
、高周波トランス４、整流回路５、ＰＷＭ制御回路１０
および制御部８１から構成されている。Next, an example of a more specific circuit diagram of the 1!1111111 circuit according to the present invention will be explained using FIG. 2. In addition,
In the figure, the same numbers as in FIG. 1 indicate the same parts. In the same figure, this charging control circuit includes a rectifier circuit 2, a switching section 31
, high frequency transformer 4, rectifier circuit 5, PWM control circuit 10
and a control section 81.
整流回路２はヒユーズ２１、雑音遮断回路２２および入
力整流平滑回路２３からなり、商用ｍ源１からの交流電
圧はヒユーズ２１および雑音遮断回路２２を介して入力
整流平滑回路２３に入力される。雑音遮断回路２２はス
イッチング部３１でのスイッチング動作に伴って発生す
るノイズを商用電源１１１１１に漏らさないようにする
ものである。The rectifier circuit 2 includes a fuse 21, a noise cutoff circuit 22, and an input rectification and smoothing circuit 23, and the AC voltage from the commercial m source 1 is inputted to the input rectification and smoothing circuit 23 via the fuse 21 and the noise cutoff circuit 22. The noise cutoff circuit 22 prevents noise generated due to the switching operation of the switching unit 31 from leaking to the commercial power supply 11111.
入力整流平滑回路２３は入力された交流電圧を整流し、
平滑するものである。The input rectifying and smoothing circuit 23 rectifies the input AC voltage,
It smooths the surface.
スイッチング部３１はスイッチング回路３、補助電源３
２およびスナバ回路３３がらなり、補助型［３２は商用
電源１が接続されたときに入力整流平滑回路２３の出力
電圧の一部をスイッチング回路３に給電してスイッチン
グ回路３を始動させるものである。なお、始動後のスイ
ッチング回路３は一次−制御部電源１１からの給電によ
り動作が継続される。スナバ回路３３はスイッチング回
路３内のスイッチング素子（図示せず）が、スイッチン
グ動作に伴って発生する過渡的な過電圧で破壊されない
ように保護するものである。The switching section 31 includes a switching circuit 3 and an auxiliary power supply 3.
2 and a snubber circuit 33, and the auxiliary type [32 is a type that supplies a part of the output voltage of the input rectifying and smoothing circuit 23 to the switching circuit 3 to start the switching circuit 3 when the commercial power supply 1 is connected. . Note that after starting, the switching circuit 3 continues to operate by being supplied with power from the primary control unit power supply 11. The snubber circuit 33 protects a switching element (not shown) in the switching circuit 3 from being destroyed by a transient overvoltage generated due to a switching operation.
高周波トランス４は整流回路５に変圧比に応じた交流出
力電圧を出力するとともに、一部を一次側制御部電源１
１に出力する。The high frequency transformer 4 outputs an AC output voltage according to the transformation ratio to the rectifier circuit 5, and also outputs a part of the AC output voltage to the primary side control unit power supply 1.
Output to 1.
整流回路５は出力整流器５１および出力平滑回路５２か
らなり、出力整流器５１は高周波トランス４からの交流
出力電圧を整流するものである。The rectifier circuit 5 includes an output rectifier 51 and an output smoothing circuit 52, and the output rectifier 51 rectifies the AC output voltage from the high frequency transformer 4.
出力平滑回路５２は出力整流器５１により整流された電
圧を平滑し、コネクタ６１を介して被充電電池６に給電
するものである。また、出力平滑回路５２からの出力電
圧の一部はＰ Ｗ Ｍ ＩＩ ｔｉ１１回路１０および
制御部８１に給電する二次側制御部電源１２に入力され
る。The output smoothing circuit 52 smoothes the voltage rectified by the output rectifier 51 and supplies power to the battery 6 to be charged via the connector 61. Further, a part of the output voltage from the output smoothing circuit 52 is input to the secondary side control unit power supply 12 that supplies power to the PWM II ti11 circuit 10 and the control unit 81.
Ｐ Ｗ Ｍ ＩＩＩ １０回路１０は出力過電圧制御回
路１０１、出力定電流制御回路１０２および一次二次絶
縁回路１０３からなる。出力過電圧制御回路１゜１は整
流回路５の出力電圧を検出し、例えば、補充Ｉｌ！池６
が接続されずに商用電源１が接続されて整流回路５の出
力電圧が所定電圧より高くなったときにスイッチング回
路３のスイッチング動作を制御してパルスデューティを
変化させ、整流回路５の出力電圧を低下させるものであ
る。出力定電流制御回路１０２は整流回路５の出力電流
を検出し、充電中に電源電圧、雰囲気温度あるいは被充
電電池６の電池電圧等の変動によっても充電電流が一定
値になるようにスイッチング回路３のスイッチング動作
を制御してパルスデューティを変化させるものである。The PWM III 10 circuit 10 includes an output overvoltage control circuit 101, an output constant current control circuit 102, and a primary/secondary insulation circuit 103. The output overvoltage control circuit 1゜1 detects the output voltage of the rectifier circuit 5 and, for example, supplements Il! Pond 6
When the commercial power supply 1 is connected without being connected and the output voltage of the rectifier circuit 5 becomes higher than a predetermined voltage, the switching operation of the switching circuit 3 is controlled to change the pulse duty, and the output voltage of the rectifier circuit 5 is changed. It lowers the The output constant current control circuit 102 detects the output current of the rectifier circuit 5, and controls the switching circuit 3 so that the charging current remains at a constant value even if the power supply voltage, ambient temperature, or battery voltage of the battery 6 to be charged changes during charging. The pulse duty is changed by controlling the switching operation of the pulse generator.
−次二次絶縁回路１０３は出力過電圧制御回路１０１、
出力定電流制御回路１０２および制御部８１からの信号
をスイッチング回路３と電気的に絶縁したうえで伝達し
、パルスデューティ制御信号を出力するものである。- The secondary insulation circuit 103 is the output overvoltage control circuit 101,
Signals from the output constant current control circuit 102 and the control section 81 are transmitted after being electrically insulated from the switching circuit 3, and a pulse duty control signal is output.
中央制御部８１は制御部８２、リセット回路８３および
クロック回路８４からなり、制御部８２はクロック回路
８４からのクロック信号に基づいた（分周した）タイミ
ングで、被充電電池６の電池電圧をコネクタ６２を介し
て逐次抽出してデジタル値に変換するＡ−Ｄ変換手段、
制御部８２を制御するためのプログラムや、上記デジタ
ル値等のデータを記憶する記憶手段、および作動手順の
繰り返し回数をカウントするカウンタ手段等を有するも
のである。リセット回路８３は電源投入時に制御部８２
を初期化するものである。なお、上記Ａ−Ｄ変換手段は
第１図のＡ−Ｄｔ換部７に、記憶手段、は記憶部９に対
応する。The central control unit 81 includes a control unit 82, a reset circuit 83, and a clock circuit 84, and the control unit 82 controls the battery voltage of the battery 6 to be charged at the timing based on (frequency-divided) the clock signal from the clock circuit 84. A-D conversion means for sequentially extracting and converting into digital values via 62;
It has a program for controlling the control section 82, a storage means for storing data such as the digital values, and a counter means for counting the number of times the operation procedure is repeated. The reset circuit 83 resets the control unit 82 when the power is turned on.
This initializes the . Note that the A-D conversion means corresponds to the A-Dt conversion section 7 in FIG. 1, and the storage means corresponds to the storage section 9.
次に、本発明に係る充電制御回路の動作を第３図のフロ
ーチャートおよび第５図に示す被充電電池６の電池電圧
ＶＢのタイムチャートを用いて説明する。なお、第５図
のタイムチャートでは、充電時間に対して、ＴＩ 、Ｔ
２の期間を説明の便宜上拡張して表わしているが、実際
には充電時間全体からみると非常に短い時間である。Next, the operation of the charging control circuit according to the present invention will be explained using the flowchart of FIG. 3 and the time chart of the battery voltage VB of the battery to be charged 6 shown in FIG. In addition, in the time chart of FIG. 5, TI, T
Although period 2 is shown as expanded for convenience of explanation, it is actually a very short period of time when viewed from the entire charging time.
まず、ステップＳ１乃至ステップＳ３でカウンタ値Ｃ，
Ｏ，Ｘがそれぞれリセットされ、ステップＳ４でピーク
記憶値■Ｐがリセットされる。次いで、ステップＳ５で
Ａ−Ｄ変換部７（第２図ではＡ−Ｄ変換手段）により電
池電圧ＶＢが抽出され、デジタル値Ｖ （ｎ）として取
り込まれる。以下、第５図に示す電池電圧ＶＢの上昇期
間（〜ｔｚ）までと下降期間（ｔ３〜）とに分けて説明
する。First, in steps S1 to S3, the counter value C,
O and X are each reset, and the peak storage value ■P is reset in step S4. Next, in step S5, the battery voltage VB is extracted by the AD converter 7 (AD converter in FIG. 2) and taken in as a digital value V (n). Hereinafter, the period up to the rise period (~tz) and the fall period (t3~) of the battery voltage VB shown in FIG. 5 will be explained separately.
（１）上昇期間（〜ｔｚ）について、ステップＳ８でピーク記憶値■Ｐと今回のデジタル値Ｖ
（ｎ）とが比較され、デジタル値Ｖ （ｎ）がピーク
記憶値■Ｐよりも等しいか、あるいは大きければ（ステ
ップＳ６でＮｏ） 、ステップＳ７でデジタルｆｉｌ
Ｖ （ｎ）がピーク記憶値■Ｐとして新たに記憶される
。(1) Regarding the rising period (~tz), in step S8, the peak memory value ■P and the current digital value V
(n) is compared, and if the digital value V (n) is equal to or larger than the peak memory value ■P (No in step S6), the digital value V (n) is compared with
V (n) is newly stored as the peak storage value ■P.
ステップＳ８ではピーク記憶ｍｖｐと所定電圧値ΔＶと
の差分と、デジタルｌ Ｖ （ｎ）とが比較される。ス
テップＳ７においてＶＰ−Ｖ（ｎｌとしているので、デ
ジタル値Ｖ （ｎ）が上記差分よりも必ず大きくなり、
（ステップＳ８でＮｏ）、ステップＳ９でカウンタ値Ｃ
がリセットされる。In step S8, the difference between the peak memory mvp and the predetermined voltage value ΔV is compared with the digital l V (n). Since VP-V (nl) is set in step S7, the digital value V (n) is always larger than the above difference,
(No in step S8), counter value C in step S9
is reset.
次いで、ステップＳ１ｏでカウンタ値りが“１ｎかどう
かが判定され、“１″でないので（ステップＳｖ″ｔ”
Ｎｏ＞ 、ステップ＄５に戻って再び電池電圧ＶＢが抽
出され、この値がデジタル値Ｖ （ｎ）として取り込ま
れたのち、ステップＳ６以降の処理が行われる。Next, in step S1o, it is determined whether the counter value is "1n", and since it is not "1" (step Sv"t"
No>, the process returns to step $5, the battery voltage VB is extracted again, and after this value is taken in as a digital value V (n), the processes from step S6 onwards are performed.
その後、時刻ｔ１において、ノイズＮ１が発生し、これ
がデジタル１ｉｌＶ（ｎ）として抽出され、取り込まれ
ると、デジタルａｍ Ｖ （ｎ）がピーク記憶値ｖＰよ
り大きくなり（ステップＳ６でＮｏ＞ 、ステップＳ７
において、このノイズＮ１に対するデジタル値・Ｖ （
ｎ）がピーク記憶値■Ｐとして新たに記憶される。そし
て、この直後に抽出されるデジタル値Ｖ （ｎ）はピー
ク記憶値ＶＰよりも小さいので（ステップ＄８でＹＥＳ
）、ステップＳ７の処理を行うことなく、ステップＳ８
に移行する。After that, at time t1, noise N1 occurs, and when this is extracted as digital 1ilV(n) and taken in, digital am V(n) becomes larger than the peak memory value vP (No in step S6>, step S7
, the digital value V (
n) is newly stored as the peak storage value ■P. Then, since the digital value V (n) extracted immediately after this is smaller than the peak memory value VP (YES at step $8).
), without performing the process of step S7, step S8
to move to.
ステップＳ８ではデジタルＩ Ｖ （ｎ）は上記差分よ
りも小さいので（ステップＳ８でＹＥＳ） 、ステップ
Ｓ ｎでカウンタ値Ｃに１″が加算され、ステップＳ１
２でカウンタｌＩＸがリセットされる。In step S8, the digital I V (n) is smaller than the above difference (YES in step S8), so 1'' is added to the counter value C in step Sn, and step S1
2, the counter IIX is reset.
次いで、ステップＳｔ３でカウンタ値Ｃと値にとが比較
され、カウンタ値Ｃが値に以下であれば（ステップＳｏ
でＮｏ＞、ステップＳｔｏに戻り、カウンタ値りは“０
″′であるので（ステップＳ１０でＮＯ）、ステップＳ
５に戻り、ステップＳ５以障の処理が繰り返される。Next, in step St3, the counter value C is compared with the value, and if the counter value C is less than or equal to the value (step So
No>, the process returns to step Sto, and the counter value is “0”.
″′ (NO in step S10), step S
The process returns to step S5, and the processing from step S5 onward is repeated.
係る処理が繰り返されてステップＳＴ３でカウンタ値Ｃ
が値Ｋに達すると（ステップＳＯでＹＥＳ）、ステップ
Ｓ １４でカウンタ値Ｃがリセットされ、ステップＳ５
でカウンタ値りに“１″が加算されてカウンタ値りが１
″になる。次いで、ステップＳｍでカウンタ値りが“２
”かどうかが判定され、カウンタ値りが“１″であるの
で（ステップＳｓでＮｏ＞、Ｃ−にのときに抽出された
デジタル値Ｖ （ｎ）がステップＳｔ７でピーク記憶値
■Ｐとして更新されるとともに、ステップＳ１８で再び
電池電圧ＶＢの抽出が行なわれて、ステップＳ８以降の
処理が繰り返される。Such processing is repeated and in step ST3, the counter value C
When reaches the value K (YES in step SO), the counter value C is reset in step S14, and the counter value C is reset in step S5.
"1" is added to the counter value and the counter value becomes 1.
". Then, in step Sm, the counter value becomes "2".
” and the counter value is “1” (No > C- in step Ss, the digital value V (n) extracted is updated as the peak memory value ■P in step St7. At the same time, the battery voltage VB is extracted again in step S18, and the processing from step S8 onwards is repeated.
この後、デジタル値Ｖ （ｎ）が上記差分よりも小さい
間（ステップＳ８でＹＥＳ）は、再びカウンタ値Ｃが“
０”からある値まで加算される（ステップ５１１）が、
値Ｋに達するまでには上記デジタル値Ｖ （ｎ）は上記
差分と等しいか、あるいは大きくなって（ステップＳ８
でＮｏ） 、ステップＳ９でカウンタＩＩＣがリセット
される。After this, while the digital value V (n) is smaller than the above difference (YES in step S8), the counter value C is “
0'' to a certain value (step 511),
By the time it reaches the value K, the digital value V (n) is equal to or larger than the difference (step S8).
(No), the counter IIC is reset in step S9.
この時、ステップＳ１ｏでカウンタ！ＩＤが“１″であ
るから（ステップＳｍでＹＥＳ）、ステップ８１ｇでカ
ウンタ値Ｘに“１″が加算され、ステップ８２０でカウ
ンタ！Ｉ×と値Ｍとが比較される。At this time, counter at step S1o! Since the ID is "1" (YES in step Sm), "1" is added to the counter value X in step 81g, and in step 820, the counter value X is increased. Ix and the value M are compared.
ステップ８２０でカウンタ値Ｘがｌ［Ｍに等しいか、あ
るいはそれ以下のときは、ステップＳｍで電池電圧ＶＢ
が抽出され、デジタル！Ｉ Ｖ （ｎ）として取込まれ
る。そののち、ステップＳ８以降の処理が繰り返される
。そして、カウンタ値Ｘが値Ｍを越えるとくステップ８
２０でＹＥＳ） 、ステップ８２１でカウンタ１ｉｌＤ
がリセットされる。次いで、ステップＳ１７でその時の
デジタル値Ｖ （ｎ）がピーク記憶値■Ｐとして更新さ
れる。そして、ステップＳ１８で電池電圧ＶＢが再び抽
出され、デジタル値Ｖ （ｎ）として取り込まれる。そ
ののち、ステップＳ８に戻り、ステップＳ８以降の処理
が繰り返される。If the counter value X is equal to or less than l[M in step 820, then in step Sm the battery voltage VB
is extracted and digitalized! I V (n). Thereafter, the processing from step S8 onwards is repeated. Then, when the counter value X exceeds the value M, step 8
20 (YES), counter 1ilD in step 821
is reset. Next, in step S17, the digital value V (n) at that time is updated as the peak storage value ■P. Then, in step S18, the battery voltage VB is extracted again and taken in as a digital value V (n). After that, the process returns to step S8, and the processes from step S8 onwards are repeated.
すなわち、−旦ピークが検出されて、カウンタ値りが“
１”に変化しても、その後の電池電圧ＶＢの抽出により
、デジタル値Ｖ （ｎ）かに回連続して上記差分より小
さくならず、さらに、その後にデジタル値Ｖ （ｎ）が
Ｍ回上昇傾向を示すときは、１回目のピーク検出はノイ
ズによるものと判断してカウンタ値りは“Ｏ″にリセッ
トされる。この結果、ピーク検出は初期状！！！（ステ
ップＳ５以降）に戻り、次にノイズが発生しても上述と
同様な処理が行われ、ノイズの検出が可能になる。In other words, the peak is detected on -1, and the counter value becomes “
1", the subsequent extraction of the battery voltage VB shows that the digital value V (n) does not become smaller than the above difference consecutively, and then the digital value V (n) increases M times. When a trend is indicated, the first peak detection is determined to be due to noise and the counter value is reset to "O".As a result, the peak detection returns to the initial state!!! (from step S5), Next, even if noise occurs, the same processing as described above is performed, making it possible to detect the noise.
（２）下降期間（ｔｓ〜）について、時刻ｔ３において、電池電圧ＶＢのピークが抽出され、
ピーク記憶値■Ｐとして記憶される（ステップ８７）と
、その後に抽出される電池電圧ＶＢに対するデジタル値
Ｖ （ｎ）はステップＳ８で該デジタル値Ｖ （ｎ）と
上記差分との比較が行われる。そして、何回目かの抽出
の後、デジタル値Ｖ （ｎ）が上記差分よりも等しいか
、小さくなると（ステップＳ８でＹＥＳ） 、カウンタ
ｌＩＣが１”だけ加算され（ステップ５１１）、ステッ
プＳｔ３゜Ｓｖを経て再びステップＳ５の抽出処理が行
われ、ステップＳ５以降の処理が繰り返される。(2) Regarding the falling period (ts~), the peak of battery voltage VB is extracted at time t3,
Once stored as the peak memory value ■P (step 87), the digital value V (n) for the battery voltage VB extracted thereafter is compared with the above-mentioned difference in step S8. . After several extractions, if the digital value V (n) is equal to or smaller than the above difference (YES in step S8), the counter lIC is incremented by 1" (step 511), and the step St3°Sv After that, the extraction process in step S5 is performed again, and the processes from step S5 onwards are repeated.
また、係る処理が繰り返されてステップＳｒ３でカウン
タｌＩＣが１ｉｌＫに達すると（ステップＳ１３でＹＥ
Ｓ）、ステップ＄１４でカウンタｉＩＣがリセツトされ
、ステップ＄１５でカウンタ値りが加算されて′１″に
なる。次いで、ステップ５ＩＩ５でカウンタ１ｉｌＤが
“２”かどうかが判定され、カウンタ値りが１“である
ので（ステップ＄１６でＮｏ）、Ｃ−にのときに抽出さ
れたデジタル値Ｖ （ｎ）がステップＳワでピーク記憶
値■Ｐとして更新されるとともに、ステップＳｗで再び
電池電圧ＶＢの抽出が行なわれて、ステップ＄８以降の
処理が繰り返される。Further, when the above process is repeated and the counter lIC reaches 1ilK in step Sr3 (YE in step S13),
S), the counter iIC is reset in step $14, and the counter value is added to '1' in step $15. Next, in step 5II5, it is determined whether the counter 1ilD is "2", and the counter value is is 1" (No in step $16), the digital value V (n) extracted at C- is updated as the peak memory value ■P in step S, and the battery is reset again in step Sw. The voltage VB is extracted, and the processing from step $8 onwards is repeated.
この後、デジタル値Ｖ （ｎ）が上記差分よりも小さく
なる（ステップＳ８でＹＥＳ）と、再びカウンタ［ｌＩ
Ｃが＃ ＯＨから加算され（ステップ５１１）、ｌＩＫ
に達するとくステップＳｔ３でＹＥＳ）、ステップＳｓ
でカウンタ値Ｃがリセットされるとともに、ステップＳ
ｙａでカウンタｌ！１０が加算されて“２′′になる。After this, when the digital value V (n) becomes smaller than the above difference (YES in step S8), the counter [lI
C is added from #OH (step 511), lIK
When reaching YES in step St3), step Ss
At the same time, the counter value C is reset at step S.
Counter with ya! 10 is added to become "2''.
次いで、ステップＳ１６でカウンタ値りが２”かどうか
が判定され、カウンタ１ｉｌＤが“２″であるので（ス
テップ５１１５でＹＥＳ）。Next, in step S16, it is determined whether the counter value is 2'', and since the counter 1ilD is 2'' (YES in step 5115).
ステップ８２２に移行し、満充電制御が行われる。The process moves to step 822, and full charge control is performed.
なお、値には電池電圧ＶＢの変化状態が把握できるのに
好適な値であり、また、ＩｇｉＭは少なくともデジタル
値Ｖ （ｎ）の低下が所定電圧値ΔＶ以上低下するまで
の電池電圧ｖ８の抽出回数よりも大きく、かつ、ノイズ
等であることの把握ができるのに充分程度な値に設定さ
れている。Note that the value is a suitable value for grasping the change state of the battery voltage VB, and IgiM is a value that is suitable for understanding the change state of the battery voltage VB. The value is set to a value that is larger than the number of times and is sufficient to identify noise.
次に、本発明の他の実施例について第４図のフローチャ
ートを用いて説明する。Next, another embodiment of the present invention will be described using the flowchart of FIG.
まず、ステップＳ３１．Ｓ３２でカウンタ値Ｃ１Ｄがそ
れぞれリセットされ、ステップＳ１３でピーク記憶値■
Ｐがリセットされる。次いで、ステップ８３４で補充Ｎ
ＩＩ池６の電池電圧ＶＢが抽出され、デジタル値■（０
）として取り込まれる。First, step S31. The counter value C1D is reset in S32, and the peak memory value ■ is reset in step S13.
P is reset. Then, in step 834, the replenishment N
The battery voltage VB of the II battery 6 is extracted, and the digital value ■(0
).
ステップ８３５でデジタル値Ｖ （ｎ）とピーク記憶値
ＶＰとが比較され、デジタル値Ｖ （ｎ）がピーク記憶
値■Ｐよりも等しいか、あるいは大きければ（ステップ
８３５でＮＯ）、ステップ８３６でデジタル値Ｖ （ｎ
）がピーク記憶値ｖＰとして新たに記憶される。In step 835, the digital value V (n) and the peak storage value VP are compared, and if the digital value V (n) is equal to or larger than the peak storage value ■P (NO in step 835), in step 836 the digital value Value V (n
) is newly stored as the peak storage value vP.
一方、ステップ８３５でピーク記憶値■Ｐがデジタル値
Ｖ （ｎ）よりも小さければ（ステップＳ ３５でＹＥ
Ｓ）、ステップ８３６の処理を行うことなく、ステップ
８３７に移行する。ステップＳ ３７ではピーク記憶値
ｖＰと所定電圧値Δ■との差分と、デジタル値Ｖ （ｎ
）とが比較される。そして、デジタルＭＩ Ｖ （ｎ）
が上記差分よりも等しいか、あるいは大きければ（ステ
ップＳ ３７でＮｏ）、ステップ８３５１でカウンタｌ
ＩＣがリセットされたのち、ステップＳ ３４に戻り、
ステップＳ３４以降の処理が繰り返される。On the other hand, if the peak memory value ■P is smaller than the digital value V (n) in step 835 (YES in step S35)
S), the process proceeds to step 837 without performing the process of step 836. In step S37, the difference between the peak memory value vP and the predetermined voltage value Δ■ and the digital value V (n
) are compared. And digital MI V (n)
is equal to or larger than the above difference (No at step S37), the counter l is set at step 8351.
After the IC is reset, the process returns to step S34.
The processing from step S34 onwards is repeated.
そして、ステップ８３７でデジタルｍ Ｖ （ｎ）が上
記差分よりも小さくなると（ステップＳ３７でＹＥＳ）
、ステップ８３９でカウンタ値Ｃに“１″′が加算され
、ステップＳ４ｏでカウンタＩＩＣと値にとが比較され
、カウンタ値Ｃが値に未満であれば（ステップ３４０で
Ｎｏ）、ステップ８３４に戻り、ステップ８３４以降の
処理が繰り返される。Then, in step 837, if the digital m V (n) is smaller than the above difference (YES in step S37)
, "1"' is added to the counter value C in step 839, and the counter IIC is compared with the value in step S4o, and if the counter value C is less than the value (No in step 340), the process returns to step 834. , the processing from step 834 onwards is repeated.
一方、ステップＳ ４０でカウンタ値Ｃが値に以上のと
きは（ステップＳ４０でＹＥＳ） 、ステップＳ ４１
でカウンタ値Ｃがリセットされ、ステップＳ ４２でカ
ウンタ値りに“１“が加算される。次いで、ステップＳ
４３でカウンタ値りが“２″′かどうかが判定され、
カウンタｌＩＤが２″であれば（ステップＳ ４３でＹ
ＥＳ） 、ステップ＄４５で満充電制御が行われる。On the other hand, if the counter value C is greater than or equal to the value in step S40 (YES in step S40), step S41
The counter value C is reset in step S42, and "1" is added to the counter value in step S42. Then, step S
At step 43, it is determined whether the counter value is "2"'.
If the counter lID is 2'' (Y in step S43)
ES), full charge control is performed at step $45.
また、ステップ８４３でカウンタ値りが１”であれば（
ステップＳ ４３でＮｏ＞ 、ステップＳ４４でデジタ
ル値Ｖ （ｎ）がピーク記憶値ｖＰとして更新され、ス
テップ８３４に戻り、ステップ８３４以降の処理が繰り
返される。Also, if the counter value is 1” in step 843 (
If No> in step S43, the digital value V (n) is updated as the peak storage value vP in step S44, and the process returns to step 834, and the processes from step 834 onwards are repeated.
このように、本フＯ−チャートでも、充電開始後に、ピ
ーク記憶値■Ｐよりもデジタル値Ｖ （ｎ）が所定電圧
値ΔＶ以上低下した状態（ステップ８３７でＹＥＳ）が
所定回（値にの回数）連続して抽出されると（ステップ
８４０でＹＥＳ）、１回目のピーク値検出としてカウン
タ＠Ｄが加算されて１″になる（ステップ５４２）。さ
らに、上記所定回目のときのデジタル値Ｖ （ｎ）をピ
ーク記憶値■Ｐとして更新する（ステップ５４４）。In this way, in this flowchart as well, after the start of charging, a state in which the digital value V (n) has decreased by more than the predetermined voltage value ΔV than the peak memory value ■P (YES in step 837) occurs for a predetermined number of times If the extraction is performed continuously (step 840: YES), the counter @D is added to 1'' as the first peak value detection (step 542).Furthermore, the digital value V at the predetermined time is (n) is updated as the peak storage value ■P (step 544).
また、その後に抽出されたデジタル値Ｖ （ｎ）（ステ
ップ５３４）がピーク記憶＊ｖｐよりも所定電圧値Δ■
以上低下した状態（ステップＳ ３７でＹＥＳ）が所定
回連続して抽出されるとくステップ８４０でＹＥＳ）、
２回目のピーク値検出としてカウンタ値りが加算されて
２”になり（ステップ８４２）、満充電制御が行われる
（ステップ５４５）。Further, the digital value V (n) (step 534) extracted after that is lower than the peak memory *vp by the predetermined voltage value Δ■
or more (YES in step S37) is extracted a predetermined number of times in succession (YES in step S840);
As the second peak value detection, the counter value is added to 2'' (step 842), and full charge control is performed (step 545).
すなわち、上述した第５図に示すように、充電開始後に
時刻ｔ１でノイズＮ１が発生し、このピーク値がデジタ
ルｌＩ Ｖ （ｎ）として抽出されると、ノイズ等の消
滅後、期間Ｔ１で所定電圧値Δ■以上低下した状態が所
定回連続して抽出され１期間Ｔ１の終了時刻ｔ２でのデ
ジタル値Ｖ （ｎ）がピーク記憶ｍｖｐとして更新され
る。被充電電池６はまだ満充電に至ってないので、電池
電圧ｖ８はさらに上昇し、満充電の時刻ｔ３から低下し
、所定電圧値ΔＶ以上低下した状態が所定回連続して抽
出されたのちに（期間Ｔ２）１充電制御が行われる。That is, as shown in FIG. 5 described above, when noise N1 occurs at time t1 after charging starts, and this peak value is extracted as digital lI V (n), a predetermined value is generated in period T1 after the noise etc. disappears. A state in which the voltage value has decreased by more than Δ■ is continuously extracted a predetermined number of times, and the digital value V (n) at the end time t2 of one period T1 is updated as the peak memory mvp. Since the battery 6 to be charged has not yet reached full charge, the battery voltage v8 further increases and decreases from time t3 of full charge, and after a state in which the voltage has decreased by more than a predetermined voltage value ΔV has been extracted a predetermined number of times ( Period T2) 1 charging control is performed.
なお、ノイズＮ１が発生せずに正常に充電された場合は
、１回目のピーク値検出としての期間Ｔ２の終了後、こ
の期間Ｔ２の終了時刻のデジタル値Ｖ （ｎ）がピーク
記憶値ｖＰとして更新され、この終了時刻のデジタル値
Ｖ （ｎ）より所定電圧値Δ■以上低下した状態が２回
目のピーク値検出として所定回連続して抽出されると、
満充電制御が行われる。Note that if charging is normal without noise N1 occurring, after the end of period T2 as the first peak value detection, the digital value V (n) at the end time of this period T2 will be used as the peak storage value vP. When the state in which the voltage has been updated and the voltage has decreased by a predetermined voltage value Δ■ or more from the digital value V (n) at the end time is extracted a predetermined number of times in succession as the second peak value detection,
Full charge control is performed.
また、所定電圧値ΔＶはＡ−Ｄ変換するときの変換誤差
の影響を受けない程度の大きさに設定すれば、過充電す
ることなく、適正に充電電流を停止または減少させるこ
とができる。したがって、所定電圧値Δ■をほぼ０■に
設定してもよい。Furthermore, if the predetermined voltage value ΔV is set to a value that is not affected by conversion errors during A-D conversion, the charging current can be stopped or reduced appropriately without overcharging. Therefore, the predetermined voltage value Δ■ may be set to approximately 0■.
本発明は、充電中の被充電電池の電池電圧を逐次抽出し
てピーク値を抽出し、このピーク値抽出後の抽出電圧が
所定回連続してピーク値以下であるときに上記所定回目
の抽出電圧をピーク値に更新し、その更新後の抽出電圧
が再び所定回連続してピーク値以下であるときに被充電
電池への充電電流を停止または減少させるので、満充電
に至るまでにノイズ等により、所定電圧値以上の振幅を
もつピークが生じても、満充電と誤検知することがなく
、過充電の防止を図るとともに、充電制御回路の信頼性
の向上を図ることができる。The present invention sequentially extracts the battery voltage of a battery to be charged during charging to extract a peak value, and when the extracted voltage after extracting the peak value is less than or equal to the peak value for a predetermined number of consecutive times, the predetermined extraction is performed. The voltage is updated to the peak value, and when the extracted voltage after the update is again below the peak value for a predetermined number of consecutive times, the charging current to the battery to be charged is stopped or reduced, so noise etc. are eliminated before the battery is fully charged. Therefore, even if a peak with an amplitude equal to or higher than a predetermined voltage value occurs, it is not falsely detected as a full charge, and it is possible to prevent overcharging and improve the reliability of the charging control circuit.
第１図は本発明に係る充電制御回路の一実施例を示すプ
ロ・ツク図、第２図は本発明に係る充１！ＩＩＩ御回路
のより具体的な回路図、第３図は本発明に係る充電制御
回路の動作を説明するフローチャート、第４図は他の実
施例を示すフローチャート、第５図は満充電に至るまで
にノイズ等によりピークが生じた場合を説明するタイム
チャート、第６図は従来の充電１１１１２手段の動作例
を示すフローチャートである。６・・・被充電電池、７・・・Ａ−Ｄ変換部、８，８１
・・・中央制御部、８２・・・制御部。特許出願人 松下電工株式会社代 理 人 弁理士 小谷 悦司同
弁理士 長１） １同 弁理士 伊藤 孝夫第図Ｖ第図FIG. 1 is a block diagram showing an embodiment of the charging control circuit according to the present invention, and FIG. 2 is a block diagram showing an embodiment of the charging control circuit according to the present invention. A more specific circuit diagram of the III control circuit, FIG. 3 is a flowchart explaining the operation of the charging control circuit according to the present invention, FIG. 4 is a flowchart showing another embodiment, and FIG. 5 is a diagram showing the process up to full charging. FIG. 6 is a time chart illustrating a case where a peak occurs due to noise or the like, and FIG. 6 is a flow chart illustrating an example of the operation of the conventional charging 11112 means. 6... Battery to be charged, 7... A-D conversion unit, 8, 81
... central control section, 82 ... control section. Patent applicant Matsushita Electric Works Co., Ltd. Representative Patent attorney Etsushi Kotani
Chief Patent Attorney 1) 1 Patent Attorney Takao Ito Figure V Figure
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717288AJPH0274127A (en) | 1988-09-10 | 1988-09-10 | Charge controller |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717288AJPH0274127A (en) | 1988-09-10 | 1988-09-10 | Charge controller |
| Publication Number | Publication Date |
|---|---|
| JPH0274127Atrue JPH0274127A (en) | 1990-03-14 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22717288APendingJPH0274127A (en) | 1988-09-10 | 1988-09-10 | Charge controller |
| Country | Link |
|---|---|
| JP (1) | JPH0274127A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177427A (en)* | 1991-03-22 | 1993-01-05 | H. M. Electronics, Inc. | Battery charging system and method for preventing false switching from fast charge to trickle charge |
| JPH0549183A (en)* | 1991-08-12 | 1993-02-26 | Pfu Ltd | Secondary battery charge control circuit |
| US5212439A (en)* | 1990-04-05 | 1993-05-18 | Sanyo Electric Co., Ltd. | Charging apparatus with battery voltage monitoring circuitry |
| JPH07250435A (en)* | 1993-05-05 | 1995-09-26 | Sgs Thomsom Microelectron Pte Ltd | Battery charger |
| JP2018517386A (en)* | 2016-02-05 | 2018-06-28 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド | Charging system for terminal, charging method and power adapter |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212439A (en)* | 1990-04-05 | 1993-05-18 | Sanyo Electric Co., Ltd. | Charging apparatus with battery voltage monitoring circuitry |
| US5177427A (en)* | 1991-03-22 | 1993-01-05 | H. M. Electronics, Inc. | Battery charging system and method for preventing false switching from fast charge to trickle charge |
| US5349281A (en)* | 1991-03-22 | 1994-09-20 | Hm Electronics, Inc. | Battery charging system and method of using same |
| JPH0549183A (en)* | 1991-08-12 | 1993-02-26 | Pfu Ltd | Secondary battery charge control circuit |
| JPH07250435A (en)* | 1993-05-05 | 1995-09-26 | Sgs Thomsom Microelectron Pte Ltd | Battery charger |
| US6208148B1 (en) | 1993-05-05 | 2001-03-27 | Sgs-Thomson Microelectronics Pte Ltd | Battery charger |
| JP2018517386A (en)* | 2016-02-05 | 2018-06-28 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド | Charging system for terminal, charging method and power adapter |
| US10340717B2 (en) | 2016-02-05 | 2019-07-02 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and power adapter |
| Publication | Publication Date | Title |
|---|---|---|
| JP3776880B2 (en) | Uninterruptible power system | |
| TWI448046B (en) | Uninterruptible power supply unit | |
| JP6047330B2 (en) | Power supply monitoring circuit, AC / DC converter, and control method for power supply monitoring circuit | |
| US20140015496A1 (en) | Charging device | |
| US20160380529A1 (en) | Pulse width modulation controller architectures | |
| US5570277A (en) | Switching power supply apparatus | |
| EP1408594B1 (en) | DC ground fault detector and system-interconnected generation device using the DC ground fault detector | |
| JP2001186767A (en) | Portable generator | |
| JPH0274127A (en) | Charge controller | |
| US5111131A (en) | Compact low noise low power dual mode battery charging circuit | |
| CN117686963A (en) | Current transformer wiring detection method and device | |
| JP5565574B2 (en) | Charger | |
| US11942786B2 (en) | Power supply circuit, compensation circuit and harmonic distortion compensation method thereof | |
| JP2000184739A (en) | Power converter control method | |
| JP3107605B2 (en) | Battery charger | |
| US20250007310A1 (en) | Adaptive control circuit for controlling a power supply voltage and control method thereof | |
| US11495985B1 (en) | Constant current constant voltage charger by means of a pulse skipping boost converter | |
| JPH0226241A (en) | Detecting method for voltage drop of momentary voltage drop compensator | |
| JPS63124967A (en) | Power outage detection circuit | |
| JP6229777B1 (en) | Electric power leveling device | |
| JP2001286076A (en) | Control method of system stabilization device | |
| JPH1051954A (en) | Power failure detection method and power failure detection device for electronic equipment | |
| EP2408098A1 (en) | Power-dependant mains under-voltage protection | |
| CN119210156A (en) | Power supply voltage control circuit and control method thereof | |
| JPS58204724A (en) | Instantaneous power interruption detecting circuit |