【発明の詳細な説明】〔産業上の利用分野〕本発明はアクティブマトリクス液晶ディスプレイに係１
、特に表示画像の高品質化２表示ライン数の増大等に好
適なアクティブマトリクス液晶ディスプレイに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an active matrix liquid crystal display.
In particular, the present invention relates to an active matrix liquid crystal display suitable for increasing the quality of displayed images and increasing the number of display lines.
従来、アクティブマトリクス液晶ディスプレイの構成は
例えば「ジャパン ディスプレイ ８６年ダイジェスト
ページ６２−６７Ｊ ｒＪａｐａｎＤｉｓｐｌａｙ
’ ８６ ｄｉｇ、ｐｐ６２−６７Ｊ ）に記載の構
成、即ち第２図のような構成であった。第２図を見ると
わかるように、一画素に１つのｎチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が付
いている。Conventionally, the configuration of an active matrix liquid crystal display was, for example, "Japan Display 1986 Digest Pages 62-67J
'86 dig, pp62-67J), that is, the configuration as shown in FIG. As can be seen from Figure 2, one n-channel type T F T per pixel
(Thin Film Transistor) is included.
動作としては一つの走査ラインＱ、（ここで、Ｉｌｌ、
は任意の走査ライン）のみに選択電圧を印加することに
よ１、Ｑヨラインに接続されているＴＦＴのみがオン状
態にな１、Ｑ１１ラインの表示信号をＴＦＴを通してＱ
、ラインの液晶端子に書込む。この動作を全走査ライン
に行うことにより表示画像が得られる。As an operation, one scanning line Q, (here, Ill,
By applying a selection voltage only to an arbitrary scanning line (1), only the TFT connected to the Q line is turned on1, and the display signal of the Q line is passed through the TFT to
, write to the LCD terminal of the line. A display image is obtained by performing this operation on all scanning lines.
ところで、液晶を駆動する際に一番注意しなければいけ
ないことは液晶にＤ Ｃ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎ
ｔ）成分を印加させないことである。これは液晶にＤＣ
成分が印加されると液晶自身が劣化してしまうからであ
る。By the way, the most important thing to be careful about when driving a liquid crystal is to apply direct current (DC) to the liquid crystal.
t) No component is applied. This is DC to LCD
This is because the liquid crystal itself deteriorates when the component is applied.
しかしながら、上記従来技術は以下の理由によ１、液晶
自身にＤＣ成分が印加される。However, in the prior art described above, a DC component is applied to the liquid crystal itself for the following reasons.
１）例えば、集積回路工学（２）、コロナ社、昭和５４
年、第１１章に記載されているようにＭＩＳＴＦＴ（Ｍ
ｅｔａｌ Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ Ｔ Ｆ Ｔ）の動作原理上、信号を充電する場
合と放電する場合では時間が約１ケタ異なる。このこと
によ１、液晶にＤＣ成分が印加される。1) For example, Integrated Circuit Engineering (2), Coronasha, 1974
MISTFT (M
etal In5lator Sem1conduc
Due to the operating principle of the tor T F T), the time required for charging and discharging a signal differs by approximately one order of magnitude. As a result, 1. A DC component is applied to the liquid crystal.
２）例えば、Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８６
ｄｉｇ、ｐｐ、 １９２−１９５に記載されているよう
に第２図のような構成だと任意の走査ラインの選択電圧
Ｖ ａ ＋＋を非選択電圧Ｖａｚにする際に、ＴＦＴの
ゲート、ソース間容量ＣＧ５と液晶容量Ｃｔｃの直列容
量によ１、液晶端子にはΔＶｔｃ＝（Ｖａｈ Ｖａｔ）・Ｃａｓ／（Ｃａｓ＋
ｅｔｃ）だけ、さらに印加される。このことによ１、液
晶端子間電圧が変動するので、液晶にＤＣ成分が印加さ
れる。2) For example, Japan Display '86
dig, pp. 192-195, in the configuration shown in Figure 2, when changing the selection voltage V a ++ of any scanning line to the non-selection voltage Vaz, the capacitance between the gate and source of the TFT is Due to the series capacitance between CG5 and the liquid crystal capacitor Ctc, ΔVtc=(Vah Vat)・Cas/(Cas+
etc) are further applied. As a result of this, 1. Since the voltage between the liquid crystal terminals fluctuates, a DC component is applied to the liquid crystal.
本発明の目的は液晶をアクティブマトリクス駆動する際
に液晶のＤＣ成分を除去することにある。An object of the present invention is to remove the DC component of liquid crystal when driving the liquid crystal in an active matrix manner.
上記目的はアクティブマトリクス液晶ディスプレイの一
画素の構成において、一画素の前後にある２つの走査線
の内、前段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、Ｑ
１＋Ｑ２のゲートを接続し、Ｑｌのトレインには信号
線、Ｑｌのソースには液晶端子、Ｑ２のドレインには次
段の走査線をおのおの接続し、Ｑ２のソースにはＰチャ
ネル形Ｔ Ｆ Ｔ Ｑ ｓのゲートを接続し、Ｑ８のド
レインには信号線、Ｑ３のソースには液晶端子を接続し
た構成で、前段と次段の走査波形の一部が必ず重なり合
うことにより達成される。The above purpose is to use two N-channel TFTs in the front scanning line of the two scanning lines before and after one pixel in the configuration of one pixel of an active matrix liquid crystal display.
(Thin Film Transistor), Q
1+Q2 gates are connected, the signal line is connected to the Ql train, the liquid crystal terminal is connected to the Ql source, the next stage scanning line is connected to the Q2 drain, and the Q2 source is a P-channel type T F T Q. This is achieved by connecting the gate of s to the drain of Q8, the signal line to the drain of Q8, and the liquid crystal terminal to the source of Q3, so that a part of the scanning waveforms of the previous stage and the next stage always overlap.
上記回路構成だと、例えば任意の走査ラインＱ１に選択
電圧Ｖ ａ ＋＋が印加されたとすると、Ｖ Ｇ ＋＋
が印加されたことによ１、Ｑ、ラインに接続されている
ＴＦＴＱｌはオン状態にな１、表示信号はＱｌを通して
液晶端子に書込まれる。一方、ＱヨにＶａｈが印加され
ることによりＱ２もオン状態にな１、その結果、Ｑ２を
通して、Ｑ３のゲートにＮチャネル形ＴＦＴにとって非
選択電圧Ｖａｔが印加される。しかし、Ｑ３はＰチャネ
ル形ＴＦＴなのでＶａｔがＱ３のゲートに印加されたこ
とによりＱ３がオン状態にな１、表示信号はＱ３をも通
って液晶粒子に書込まれる。即ち、上記Ｑｉ、Ｑ３の動
作はＣＭＯＳトランスファゲートトランジスタ動作と等
価である。このことによ１、表示信号をＴＦＴを通して
液晶粒子に充電、或は放電する時間がほぼ等しくなる。With the above circuit configuration, for example, if a selection voltage V a ++ is applied to an arbitrary scanning line Q1, V G ++
As a result of this application, the TFT Ql connected to the 1, Q and line is turned on, and the display signal is written to the liquid crystal terminal through Ql. On the other hand, by applying Vah to Qy, Q2 is also turned on, and as a result, a non-selection voltage Vat for the N-channel TFT is applied to the gate of Q3 through Q2. However, since Q3 is a P-channel TFT, when Vat is applied to the gate of Q3, Q3 is turned on and the display signal is written into the liquid crystal particles through Q3 as well. That is, the operations of Qi and Q3 described above are equivalent to the operations of a CMOS transfer gate transistor. As a result, 1. The time required to charge or discharge the display signal to the liquid crystal particles through the TFT becomes almost equal.
即ち、液晶に印加されるＤＣ成分が除去される。That is, the DC component applied to the liquid crystal is removed.
次にＱ、ラインに印加している電圧がＶａｈからＶａｔ
に変化する直前にＱヨ＋１ラインにＶａｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ−ＶＴｎ（Ｎチャネルのしきい値電
圧）が印加される。これによ１、Ｑａはオフ状態にな１
、又、Ｑａのゲート、ソース間容量Ｃｃ ｓ ３を通し
て液晶端子には一ΔＶｔｃｓ＝ （Ｖｃｈ−’ＶＴ’
Ｖａｔ）′Ｃａ５ａ／（Ｃｃｓ３＋ｅｔｃ）だけ印
加される。Next, Q, the voltage applied to the line changes from Vah to Vat.
Immediately before the change to , Vah is applied to the Qyo+1 line. At this time, Ql is still on, so Ql passes through Ql.
Vah-VTn (N-channel threshold voltage) is applied to the gate of a. This turns 1, Qa into off state 1
, and - ΔVtcs = (Vch - 'VT'
Vat)'Ca5a/(Ccs3+etc) is applied.
次にＱ、ラインは完全にＶＯｈからＶ ａ ｔに変化す
るのでＱｌ、Ｑｚはオフ状態になる。これによ１、Ｑｌ
のゲート、ソース間容量Ｃａ５ｓを通して液晶端子にはΔＶｔｃｔ＝ （Ｖａｈ−Ｖａｔ） ｌｌＣａ５ｔ／
（Ｃａｓｔ＋Ｃａｃ）が印加される。Next, the Q line completely changes from VOh to V a t, so Ql and Qz are turned off. This is 1, Ql
ΔVtct = (Vah-Vat) llCa5t/
(Cast+Cac) is applied.
よって、上記駆動方式だとライン選択電圧が切替わる際
に液晶端子に印加される電圧はΔＶａｃ、ａａａ＝ΔＶ
ｔｃｔ−ΔＶｔｃａとな１、これは従来方式と比べると
ΔＶ 糞ｃ ａだけ小さくなる。これによ１、液晶端子
に印加されるＤＣ成分はほとんど０になる。Therefore, with the above driving method, the voltage applied to the liquid crystal terminal when the line selection voltage is switched is ΔVac, aaa=ΔV
tct - ΔVtca, which is smaller than the conventional method by ΔV ca. As a result, the DC component applied to the liquid crystal terminal becomes almost zero.
又、表示部内のＴＦＴは疑似ＣＭＯＳ駆動なので、電流
駆動能力は極めて高い。よって、表示ライン数を大幅に
増大することが可能である。Furthermore, since the TFTs in the display section are driven by pseudo CMOS, the current driving ability is extremely high. Therefore, it is possible to significantly increase the number of display lines.
以下、本発明の一実施例を第１図により説明する。An embodiment of the present invention will be described below with reference to FIG.
第１図は本発明を用いた時のアクティブマトリクスディ
スプレイの構成を示したものである。FIG. 1 shows the configuration of an active matrix display using the present invention.
構成としては一画素の前後にある２つの走査線の内、前
段の走査線には２つのＮチャネル形Ｔ Ｆ Ｔ Ｑｔ、
Ｑｚのゲートを接続し、Ｑｌのドレインには信号線、
Ｑｌのソースには液晶端子、 Ｑｌのドレインには次段
の走査線をおのおの接続し、ＱｌのソースにはＰチャネ
ル形Ｔ Ｆ Ｔ Ｑ ３のゲートを接続し、Ｑａのドレ
インには信号線、Ｑａのソースには液晶端子を接続して
いる。As for the configuration, among the two scanning lines before and after one pixel, the previous scanning line has two N-channel type T F T Qt,
Connect the gate of Qz, and connect the signal line to the drain of Ql.
The source of Ql is connected to the liquid crystal terminal, the drain of Ql is connected to the scanning line of the next stage, the source of Ql is connected to the gate of P-channel type T F T Q 3, and the drain of Qa is connected to the signal line, A liquid crystal terminal is connected to the source of Qa.
又、第１図の下部にデータ信号ＤＡＴＡと走査線Ｑ、に
印加される走査波形のタイミングチャートを示す。Further, a timing chart of scanning waveforms applied to the data signal DATA and the scanning line Q is shown at the bottom of FIG.
動作としては、例えば走査ラインＱ、に選択電圧Ｖｃｈ
が印加されたとすると、Ｖａｈが印加されたことによ１
、Ｑ、ラインに接続されているＴＦＴＱＩはオン状態に
な１、表示信号はＱｌを通して液晶端子に書込まれる。In operation, for example, a selection voltage Vch is applied to the scanning line Q.
If Vah is applied, 1
, Q, the TFT QI connected to the line is turned on and the display signal is written to the liquid crystal terminal through Ql.
一方、ＱｌにＶａｈが印加されることによりＱｌもオン
状態にな１、その結果、Ｑｌを通して、Ｑａのゲートに
ｎＮヤネル形ＴＦＴにとって非選択電圧Ｖａｔが印加さ
れる。しがし、ＱａはＰチャネル形ＴＦＴなのでＶｏｗ
がＱａのゲートに印加されたことによりＱａがオン状態
になり表示信号はＱａをも通って液晶端子に書込まれる
。即ち、上記Ｑｔ、Ｑａの動作はｃＭｏｓトランスフア
ゲ−１−トランジスタ動作と等価である。このことによ
１、表示信号をＴＦＴを通して液晶端子に充電、或は放
電する時間がほぼ等しくなる。On the other hand, by applying Vah to Ql, Ql is also turned on (1), and as a result, a non-selection voltage Vat for the nN Jarnell type TFT is applied to the gate of Qa through Ql. However, since Qa is a P-channel TFT, Vow
is applied to the gate of Qa, so that Qa is turned on, and the display signal is written to the liquid crystal terminal through Qa as well. That is, the operations of Qt and Qa described above are equivalent to the operations of a cMOS transfer gate transistor. As a result, 1. The time required to charge or discharge the display signal to the liquid crystal terminal through the TFT becomes approximately equal.
即ち、液晶に印加されるＤＣ成分が除去される。That is, the DC component applied to the liquid crystal is removed.
次にＱ、ラインに印加している電圧がＶｃｈからＶａａ
に変化する直前にＱ、÷１ラインにＶＧｈが印加される
。この時、まだＱｌはオン状態なので、Ｑｌを通ってＱ
ａのゲートにＶａｈ −Ｖｔ” （Ｎチャネルのしきい
値電圧）が印加される。これによ１、Ｑａはオフ状態に
な１、又、Ｑａのゲート、ソース間容量ＣＯ５３を通し
て液晶端子には一へＶ乏ｃｓ＝ −（Ｖａｈ −ＶＴ” −ＶａＱ）
■Ｃａ５ｓ／ ＣＣａ５３＋Ｃｔｃ）だけ印加される。Next, Q, the voltage applied to the line changes from Vch to Vaa.
VGh is applied to the Q,÷1 line immediately before the line changes to . At this time, Ql is still on, so Ql passes through Ql.
Vah -Vt" (threshold voltage of N channel) is applied to the gate of a. As a result, 1 and Qa are turned off, and a voltage is applied to the liquid crystal terminal through the capacitance CO53 between the gate and source of Qa. To V cs = −(Vah −VT” −VaQ)
■Ca5s/CCa53+Ctc) is applied.
次にＱ、ラインは完全にＶａｈからｖＧ克に変化するの
でＱｌ、Ｑｌはオフ状態になる。これによ１、Ｑｚのゲ
ート、ソース間容量Ｃａ５ｔを通して液晶端子にはΔＶｔｃｘ＝ （Ｖｏｈ Ｖａｔ） ・Ｃａ５ｔ／
（Ｃａｓｔ＋ Ｃｔｃ）が印加される。Next, the Q and line completely change from Vah to vG, so Ql and Ql are turned off. As a result, ΔVtcx = (Voh Vat) ・Ca5t/
(Cast+Ctc) is applied.
よって、上記駆動方式だとライン選択電圧が切替わる際
に液晶端子に印加される電圧はΔ Ｖｇｃ、 ａｍａ
＝ Δ Ｖ ｔ Ｃ１−Δ Ｖ ｔ ｃ ｓとなる。こ
れは、従来方式だとライン選択電圧が切替わる際に液晶
端子に印加される電圧はΔＶｍｃｔだが、本発明だとΔ
Ｖ ｔ ｃ ｉ−ΔＶｔｃｓとなるので、液晶端子に印
加されるＤＣ成分は極めて小さくなる。これによ１、液
晶端子に印加されるＤＣ成分は、はとんど０になる。Therefore, with the above driving method, the voltage applied to the liquid crystal terminal when the line selection voltage is switched is ΔVgc, ama
= ΔVtC1-ΔVtcs. This is because in the conventional method, the voltage applied to the liquid crystal terminal when the line selection voltage is switched is ΔVmct, but in the present invention, the voltage is ΔVmct.
Since V t c i -ΔVtcs, the DC component applied to the liquid crystal terminal becomes extremely small. As a result, the DC component applied to the liquid crystal terminal becomes almost zero.
ところで、上記駆動が完結した時には、一画面の表示信
号の書込みが終了し、再びＱ、ラインにＶ ｏ ｈが印
加されるまで、Ｑｌ、Ｑ２はオフ状態である。即ち、Ｑ
ｌがオフ状態なのでＱｌを通してＱ、ライン以外の表示
信号はＱ、ラインの液晶端子に書込まれることはない。By the way, when the above driving is completed, Ql and Q2 are in the off state until writing of display signals for one screen is completed and V o h is applied to the Q line again. That is, Q
Since l is in the off state, display signals other than those for the Q and line are not written to the liquid crystal terminals of the Q and line through Ql.
又、Ｑ２がオフ状態なのでＱＢがオフ状態になる電圧（
＝ＶＧ１．−ｖＴｒｌ）が保持されている。よって、Ｑ
Ｂを通してＱ、ライン以外の表示信号はｐ、ラインの液
晶端子に書き込まれることはない。Also, since Q2 is in the off state, the voltage at which QB becomes in the off state (
=VG1. -vTrl) is retained. Therefore, Q
Display signals other than the Q line are not written to the liquid crystal terminal of the P line through the B line.
以下、上記駆動を順次行うことにより表示画像が得られ
る。Thereafter, a display image is obtained by sequentially performing the above driving.
第３図は本発明を用いた時のアクティブマトリクスディ
スプレイの構成の変形例を示したものである。FIG. 3 shows a modification of the configuration of an active matrix display using the present invention.
構成としては一画素の前後にある２つの走査線の内、前
段の走査線には２つのＰチャネル形ＴＦＴＱ４．Ｑｌｌ
のゲートを接続し、Ｑ４のドレインには信号線、Ｑ４の
ソースには液晶端子、Ｑｓのトレインには次段の走査線
をおのおの接続し、ＱｓのソースにはＮチャネル形ＴＦ
ＴＱｅのゲートを接続し、ＱＢのドレインには信号線、
Ｑａのソースには液晶端子を接続している。As for the configuration, of the two scanning lines before and after one pixel, two P-channel type TFTs Q4. Qll
, the drain of Q4 is connected to a signal line, the source of Q4 is connected to a liquid crystal terminal, the train of Qs is connected to the next scanning line, and the source of Qs is an N-channel TF.
Connect the gate of TQe, and connect the signal line to the drain of QB.
A liquid crystal terminal is connected to the source of Qa.
又、第３図の下部にデータ信号ＤＡＴＡと走査線Ｑ１に
印加される走査波形のタイミングチャートを示す。Further, a timing chart of the data signal DATA and the scanning waveform applied to the scanning line Q1 is shown at the bottom of FIG.
動作としては選択電圧がＶ ａ ｔ 、非選択電圧がＶ
ｃｈとなつ、が以外は第１図の構成の動作と同しである
。In operation, the selection voltage is V a t and the non-selection voltage is V
The operation is the same as that of the configuration shown in FIG. 1 except for ch, natsu, and .
第４図は本発明をカメラ、ワープロ、パソコン等の表示
システムに用いた場合の液晶ディスプレイの構成を示し
たものである。ここで、１はガラス基板、２は本発明で
構成した表示部、３は走査側駆動回路、４は信号側駆動
回路、５は外部制御回路である。上記構成では表示部２
、走査側駆動回路３、信号側駆動回路４すべでＣＭＯ８
構成で製作されている。このことによ１、周辺回路の低
消費電力、高速動作２表示画像の高品質化が可能となる
。FIG. 4 shows the structure of a liquid crystal display when the present invention is used in a display system for a camera, a word processor, a personal computer, etc. Here, 1 is a glass substrate, 2 is a display section configured according to the present invention, 3 is a scanning side drive circuit, 4 is a signal side drive circuit, and 5 is an external control circuit. In the above configuration, display section 2
, scanning side drive circuit 3, signal side drive circuit 4 are all CMO8
It is made with a configuration. This enables 1. low power consumption of peripheral circuits, high speed operation, and 2. high quality of displayed images.
本発明によれば、表示部−画素内のＣＭＯ５ＴＦＴを疑
似ＣＭＯ５駆動させるので、液晶に印加されるＤＣ成分
がほとんどなくなる、表示部のライン数が増大できる等
の効果がある。According to the present invention, since the CMO5 TFTs in the pixels in the display section are driven by pseudo CMO5 drive, there are effects such as almost no DC component applied to the liquid crystal and the number of lines in the display section can be increased.
第１図は本発明の一実施例の２Ｘ２のマトリクス図、第
２図は従来技術の２×２のマトリクス図。第３図は第１図の変形例の２Ｘ２のマトリクス図、第４
図は本発明を用いた場合の液晶ディスプレイの構成図で
ある。Ｑｌ、Ｑ２・・Ｎチャネル形ＴＦＴ、ＱＢ・・・Ｐチャ
ネル形Ｔ Ｆ Ｔ 、 Ｑ ４１ Ｑ ５・・・Ｐチャ
ネル形ＴＦＴ、Ｑｓ・Ｎチャネル形ＴＦＴ、１・・・ガ
ラス基板、２・・・表示部、３・・・走査側駆動回路、
４・・・信号側駆動回路、ノ削２第１図ＤＡＴＡ。ｐＡＴＡｎ中ＤＡＴＡ（Ｈ４２ｌｍｔ２ＤＡＴＡｒ＋弔θＡＴＡｎｔ図ＤＡＴＡｎｔ２ノＭ１２第図FIG. 1 is a 2×2 matrix diagram of an embodiment of the present invention, and FIG. 2 is a 2×2 matrix diagram of the prior art. Figure 3 is a 2x2 matrix diagram of a modification of Figure 1;
The figure is a configuration diagram of a liquid crystal display when the present invention is used. Ql, Q2...N-channel type TFT, QB...P-channel type TFT, Q41 Q5...P-channel type TFT, Qs N-channel type TFT, 1...Glass substrate, 2... -Display section, 3...scanning side drive circuit,
4...Signal side drive circuit, notch 2 Fig. 1 DATA. DATA in pATAn (H42 lmt2 DATAr+ θATAnt Figure DATAnt2 M12 Figure
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199902AJPH0250132A (en) | 1988-08-12 | 1988-08-12 | active matrix lcd display |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63199902AJPH0250132A (en) | 1988-08-12 | 1988-08-12 | active matrix lcd display |
| Publication Number | Publication Date |
|---|---|
| JPH0250132Atrue JPH0250132A (en) | 1990-02-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63199902APendingJPH0250132A (en) | 1988-08-12 | 1988-08-12 | active matrix lcd display |
| Country | Link |
|---|---|
| JP (1) | JPH0250132A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5165075A (en)* | 1990-12-10 | 1992-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optic device having pairs of complementary transistors |
| EP0529831A3 (en)* | 1991-08-23 | 1994-02-09 | Rockwell International Corp | |
| US5303072A (en)* | 1990-07-05 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device |
| US5432527A (en)* | 1990-05-07 | 1995-07-11 | Fujitsu Limited | High quality active matrix-type display device |
| US5568163A (en)* | 1993-09-06 | 1996-10-22 | Nec Corporation | Apparatus for driving gate storage type liquid crystal, display panel capable of simultaneously driving two scan lines |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432527A (en)* | 1990-05-07 | 1995-07-11 | Fujitsu Limited | High quality active matrix-type display device |
| US5515072A (en)* | 1990-05-07 | 1996-05-07 | Fujitsu Limited | High quality active matrix-type display device |
| US5303072A (en)* | 1990-07-05 | 1994-04-12 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device |
| US5165075A (en)* | 1990-12-10 | 1992-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optic device having pairs of complementary transistors |
| US5572047A (en)* | 1990-12-10 | 1996-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-Optic device having pairs of complementary transistors |
| EP0529831A3 (en)* | 1991-08-23 | 1994-02-09 | Rockwell International Corp | |
| US5568163A (en)* | 1993-09-06 | 1996-10-22 | Nec Corporation | Apparatus for driving gate storage type liquid crystal, display panel capable of simultaneously driving two scan lines |
| Publication | Publication Date | Title |
|---|---|---|
| US6359608B1 (en) | Method and apparatus for driving flat screen displays using pixel precharging | |
| US6075505A (en) | Active matrix liquid crystal display | |
| JP3442449B2 (en) | Display device and its driving circuit | |
| US6266039B1 (en) | Liquid crystal device, method for driving the same, and projection display and electronic equipment made using the same | |
| JP3102666B2 (en) | Image display device | |
| JP3333138B2 (en) | Driving method of liquid crystal display device | |
| US8358292B2 (en) | Display device, its drive circuit, and drive method | |
| US10580379B2 (en) | Display panel and driving method therefor, and display apparatus | |
| US9786243B2 (en) | Gate driving circuit and display apparatus including the same | |
| JPS5875194A (en) | Matrix display device and driving method | |
| US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH09134152A (en) | Liquid crystal display | |
| JPS61180293A (en) | Driving of liquid crystal display panel | |
| US20190340995A1 (en) | Display device | |
| JPS62218943A (en) | Liquid crystal display device | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| JP3661324B2 (en) | Image display device, image display method, display drive device, and electronic apparatus using the same | |
| JPH0250132A (en) | active matrix lcd display | |
| KR20030033012A (en) | Active matrix display device | |
| JP2506582B2 (en) | Active liquid crystal display | |
| JP3064702B2 (en) | Active matrix type liquid crystal display | |
| KR20090113080A (en) | Gate driving circuit of liquid crystal display | |
| US20020080100A1 (en) | Method of driving liquid crystal display | |
| JP3160143B2 (en) | Liquid crystal display | |
| JPH05134627A (en) | Liquid crystal display drive |