JPH02277141A - Duplex system - Google Patents

Abstract

PURPOSE:To save time and labor to copy the contents of memories at the switch of systems by writing data into a memory of another system as well as a memory of its own system. CONSTITUTION:A working system consists of a CPU 1, a memory 2, and a CPU 4; while a spare system consists of a CPU 5, a memory 6, and a CPU 8 respectively. A common bus 3 secures connection among the CPU 1, the memory 2, and the CPU 4; while a common bus 7 secures connection among the CPU 5, the memory 6, and the CPU 8. The same form is applied between the CPU 1 and 5, the memories 2 and 6, and the CPU 4 and 8 respectively. The data written into the memory 2 is also written into the memory 6 since both memories are connected to each other via a local bus. The CPU 4 and 8 are connected to each other by a certain bus, and both systems are switched and the health check is controlled to the working system from the spare system via the bus.

Description

Translated fromJapanese

【発明の詳細な説明】（産業上の利用分野）本発明は二重化システムの改良に関し、特に系の切換え
時のメモリのデータに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to improvements in duplex systems, and particularly to memory data when switching systems.

（従来の技術）従来、この種の二重化システムでは系の切換え時にメモ
リ内容のデータのコピーが必要であった。(Prior Art) Conventionally, in this type of duplex system, it has been necessary to copy data in memory when switching systems.

・”汀２図は、従来方式による二重化システムの一列を
示すブロック１凶である。第２図に訃いて、９゜１３は
それぞれ中央部＝１１．ｌＪｉ！（以後、ＣＰＵと称す
る。）、１０．１４はそれぞれメモリ、１１゜１５はそ
れぞれ共通バス、１２．１６はそれぞれ周辺制御装置（
以後、ＰＣＵと称する。）である。・"Figure 2 shows block 1 showing one row of a conventional redundant system. Referring to Figure 2, 9°13 is the central part = 11.lJi! (hereinafter referred to as CPU), 10.14 are memories, 11.15 are common buses, and 12.16 are peripheral control devices (
Hereinafter, it will be referred to as PCU. ).

ここで、ＣＰＵ５、メモリ・１０、ならびにＰＣＵ１２
は運用系を形成し、（：’ｐＬＴ’１３、メモリ１４、
ならびにＰＣＵＩ　Ｂは待機系を形成する。Here, CPU5, memory 10, and PCU12
forms the operational system, (:'pLT'13, memory 14,
In addition, PCUI B forms a standby system.

通常動作の場合、運用系のメモリ９の内容は待機系のメ
モリ１４に反映されないので、系の切換え時にはＰＣＵ
Ｉ　２と、ＰＣＵＩ　８とを通してメモＩＪ　１０の内
容をメモリ１４に吸上げる必要がある。In normal operation, the contents of the active system memory 9 are not reflected in the standby system memory 14, so when switching systems, the PCU
It is necessary to download the contents of the memo IJ 10 to the memory 14 through the PCUI 8 and the PCUI 8.

（発明が解決しようとする課題）上述した従来の二重化システムでは、系の切換え時にメ
モリ内容のデータをコピーする手間が不可欠であるとい
う欠点がある。(Problems to be Solved by the Invention) The conventional duplex system described above has a drawback in that it is necessary to copy the data of the memory contents when switching systems.

本発明の目的は、自系のメモリにデータを書込むと同時
に１他系のメモリにもデータが書込まれるようにし、常
に自系と他系とでともにメモリ内容を同一にしておくこ
とにより上記欠点を除去し、系の切換え時にメメリ内容
をコピーする必要のないよう忙構成した二重化システム
を提供することにある。The purpose of the present invention is to write data to the memory of one system and another system at the same time as writing data to the memory of one system, and to always keep the memory contents the same between the system and the other system. It is an object of the present invention to provide a redundant system which eliminates the above-mentioned drawbacks and is configured so that there is no need to copy memory contents when switching systems.

（課題を解決するための手段）本発明による二重化システムは第１１および第２の系と
、データ送受信手段とを具備して構成したものである。(Means for Solving the Problems) A duplex system according to the present invention includes an eleventh system, a second system, and data transmitting/receiving means.

＠１の系は第１の中央処理装置と、第１のメモリと、第
１の周辺制御装置とを備え、第１の共通パスにより相互
ＫＷｅ続して構成したものである。The system @1 includes a first central processing unit, a first memory, and a first peripheral control unit, and is configured to be connected to each other by a first common path.

第２の系はｆａ２の中央処理装置と、第２のメモリと、
第１の周辺制御装置に接続されていて第１の周辺制御装
置との間で運用／待機系の切換えを行うことができる第
２の周辺制御装置とを備え、＠２の共通パスにより相互
に接続して構成し九ものである。The second system includes a central processing unit of fa2, a second memory,
and a second peripheral control device that is connected to the first peripheral control device and can switch between active and standby systems with the first peripheral control device, and mutually communicate via @2 common path. There are nine things that can be connected and configured.

データ送受信手段は、第１（あるいは第２）のメモリに
データを書込むと、同時に第２（あるいは第１）のメモ
リにデータが書込まれるように１第１および第２のメモ
リの相互間で制限なくデータを授受するためのものであ
る。The data transmitting/receiving means transmits data between the first and second memories so that when data is written to the first (or second) memory, the data is written to the second (or first) memory at the same time. It is used to send and receive data without restrictions.

（実権例）次に１本発明について図面を参照して説明する。(Example of actual power)Next, one embodiment of the present invention will be explained with reference to the drawings.

第１図は、本発明による二重化システムの一実施例を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a duplex system according to the present invention.

第１図において、１．ｓはそれぞれＣＰＵ、２゜８はそ
れぞれメモリ、３．７はそれぞれ共通パス、４．８はそ
れぞれＰＣＵである。In FIG. 1, 1. s is a CPU, 2.8 is a memory, 3.7 is a common path, and 4.8 is a PCU.

第１図において、ＣＰＵ１、メモリ２、ならびにＰＣＵ
４は運用系を形成し、ＣＰＵ５、メモリ８、ならびにＰ
ＣＵＳは待機系を形成する。共通パス３はＣＰＵＩと、
メモリ２と、ＰＣＵ４とを相互に接続し、共通パス７は
ＣＰＵ６と、メモリＢと、ＰＣＵ８とを相互に接続する
。In FIG. 1, CPU 1, memory 2, and PCU
4 forms the operational system, which includes the CPU 5, memory 8, and P
CUS forms a standby system. Common path 3 is CPUI,
The memory 2 and the PCU 4 are interconnected, and the common path 7 interconnects the CPU 6, the memory B, and the PCU 8.

ＣＰＵＩとＣＰＵ５とは同じ形式のものであり、メモリ
２とメモリ８とは同じ形式のものであり、ＰＣＵ４とＰ
ＣＵ８とは同じ形式のものである。CPUI and CPU5 are of the same format, memory 2 and memory 8 are of the same format, and PCU4 and PCU5 are of the same format.
It is of the same format as CU8.

メモリ２，６は相互にローカルパスによって接続されて
いるため、メモリ２に書込まれたデータはメモリ８にも
書込まれる。ＰＣＵ４とＰＣＵＩＩとは、同らかのパス
を介して相互に接続されており、このパスにより系の切
換えや、待機系から運用系へのヘルスチェックが制御さ
れる。Since memories 2 and 6 are connected to each other by a local path, data written to memory 2 is also written to memory 8. The PCU 4 and the PCU II are connected to each other via the same path, and this path controls system switching and health checks from the standby system to the active system.

通常の場合、運用系のメモリ２と待機系のメモリＢとの
内容は一致しているので、即座に系を切換えることがで
きる。Normally, the contents of the active memory 2 and the standby memory B are the same, so the systems can be switched immediately.

（発明の効果）以上説明したように本発明は、自系のメモリにデータを
書込むと同時に、他系のメモリにもデータが書込まれる
ようにすることにより、系の切換え時にメモリの内容を
コピーする手間を省く仁とができるという効果がある。(Effects of the Invention) As explained above, the present invention allows data to be written to the memory of the other system at the same time as data is written to the memory of the own system. This has the effect of saving you the trouble of copying.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明による二重化システムの一実施例を示
すブロック図である。第２図は、従来技術による二重化システムの一列を示す
ブロック図である。１．５，９．１３・・・ＣＰＵ２．８．１Ｇ、１４・拳・メモリ！、７，１１，１５・番・共通パス４．８．１２．１８−Φ・ＰＣＵ特許出頌人　日本電気株式会社代理人　弁理士　井ノ　ロ　　　　壽FIG. 1 is a block diagram showing an embodiment of a duplex system according to the present invention. FIG. 2 is a block diagram showing one row of a duplex system according to the prior art. 1.5, 9.13...CPU 2.8.1G, 14・Fist・Memory! , 7, 11, 15・Common path 4.8.12.18-Φ・PCU Patent issuer: NEC Corporation Representative Patent attorney: Hisashi Inoro

Claims (1)

Translated fromJapanese

【特許請求の範囲】[Claims]第１の中央処理装置、第１のメモリ、ならびに第１の周
辺制御装置を備え、第１の共通バスにより相互に接続し
て構成した第１の系と、第２の中央処理装置、第２のメ
モリ、ならびに前記第１の周辺制御装置に接続されてい
て前記第１の周辺制御装置との間で運用／待機の系の切
換えを行うことができる第２の周辺制御装置を備え、第
２の共通バスにより相互に接続して構成した第２の系と
、前記第１あるいは第２のメモリにデータを書込むと、
同時に前記第２あるいは第１のメモリにデータが書込ま
れるように前記第１および第２のメモリの相互間で制限
なくデータを授受するためのデータ送受信手段とを具備
して構成したことを特徴とする二重化システム。A first system comprising a first central processing unit, a first memory, and a first peripheral control unit, which are interconnected by a first common bus, a second central processing unit, and a second peripheral control unit; a second peripheral control device connected to the first peripheral control device and capable of switching between active and standby systems with the first peripheral control device; When data is written to the second system connected to each other by a common bus and the first or second memory,
It is characterized by comprising a data transmitting/receiving means for transmitting and receiving data between the first and second memories without restriction so that data is simultaneously written to the second or first memory. A redundant system.