【発明の詳細な説明】〔概 要）半導体装置の測定方法に係り、特にトレンチパターン深
さの測定方法に関し、トレンチパターン深さを非破壊測定する方法を提供し、
以てＩＣの製造コストの低減、スループットの向上を図
ることを目的とし、半導体ウェハに、トレンチパターンとともに該トレンチ
パターンよりも幅の広いトレンチ深さ測定用のモニタパ
ターンを形成し、トレンチエツチングを行う際に同時に
該モニタパターンをエツチングし、該モニタパターンの
エツチング深さを非破壊で測定し、次いで、該トレンチ
パターン深さと該モニタパターンのエツチング深さとの
間の予め測定された関係から該トレンチパターン深さを
知るように構成する。[Detailed Description of the Invention] [Summary] The present invention relates to a method of measuring a semiconductor device, particularly a method of measuring the depth of a trench pattern, and provides a method of non-destructively measuring the depth of a trench pattern.
With the aim of reducing IC manufacturing costs and improving throughput, a trench pattern and a monitor pattern for measuring trench depth, which is wider than the trench pattern, are formed on a semiconductor wafer, and trench etching is performed. simultaneously etching the monitor pattern, non-destructively measuring the etching depth of the monitor pattern, and then determining the trench pattern from the pre-measured relationship between the trench pattern depth and the monitor pattern etching depth. Configure to know depth.
本発明は、半導体装置の測定方法に係り、特にトレンチ
パターン深さの測定方法に関する。The present invention relates to a method for measuring a semiconductor device, and particularly to a method for measuring the depth of a trench pattern.
近年、ＩＣの高集積化に伴い、素子分離領域あるいはキ
ャパシタセル領域の面積を縮少する上で、Ｓｔウェハに
トレンチ（溝）パターンを形成する方法が有効に用いら
れているが、ＩＣ製造にあたつては、このトレンチパタ
ーン深さを高精度で管理することが要求される。In recent years, with the increasing integration of ICs, the method of forming trench patterns in St wafers has been effectively used to reduce the area of element isolation regions or capacitor cell regions. For now, it is required to control the depth of this trench pattern with high precision.
通常、Ｓｉウェハ表面にエツチング等によって生じた段
差は、段差測定器あるいは反射光を利用した光学測定器
で非破壊的にその深さを測定することができる。しかし
、素子分離領域あるいはキャパシタセル等の形成のため
に行われるトレンチエツチングによって生じたトレンチ
パターン深さを上記の測定器で直接正確に測定すること
は以下述べるような理由により困難である。Normally, the depth of a step formed on the surface of a Si wafer by etching or the like can be measured non-destructively using a step measuring device or an optical measuring device using reflected light. However, it is difficult to directly and accurately measure the depth of a trench pattern produced by trench etching for forming an element isolation region or a capacitor cell, etc., using the above-mentioned measuring instrument for the following reasons.
即ち、段差測定器は、エツチングによって生じた段差の
あるＳｉウェハ表面をプローブで走査し、該段差部にお
けるプローブの上下方向の変動距離からその深さを測定
するものであるが、第２図（ａ）に示したようにプロー
ブ１２の先端近傍の直径が通常十数μｍ程度なのに対し
、Ｓｉウェハ１１に形成されたトレンチパターンの幅は
通常１μｍ程度、その深さは５−以上となることもある
ため、プローブ１２の先端がトレンチパターンの底面１
３に達せず、そのため咳トレンチパターン深さを正確に
測定することができない、また、光学的な測定方法では
、第２図Φ）に示すように光ビーム１５を該トレンチパ
ターンの底面１３及び上面１４に照射したときの両反射
光ビームの位相差からトレンチパターン深さを測定する
ものであるが、該光ビームの直径がトレンチパターン幅
と同程度の広がりを持っているため該トレンチパターン
の斜め上方から底面１３へ照射した場合、光ビームの一
部のみしか底面に達せず、段差測定器を用いた場合と同
様に測定が不正確となる。In other words, the step measuring device uses a probe to scan the surface of a Si wafer with a step created by etching, and measures the depth from the vertical movement distance of the probe at the step. As shown in a), the diameter near the tip of the probe 12 is usually about 10-odd μm, whereas the width of the trench pattern formed in the Si wafer 11 is usually about 1 μm, and the depth can be 5 μm or more. Therefore, the tip of the probe 12 is on the bottom surface 1 of the trench pattern.
3, and therefore the depth of the trench pattern cannot be measured accurately.In addition, in the optical measurement method, the light beam 15 is directed to the bottom surface 13 and the top surface of the trench pattern, as shown in FIG. The depth of the trench pattern is measured from the phase difference between the two reflected light beams when irradiated on the trench pattern. If the bottom surface 13 is irradiated from above, only a portion of the light beam will reach the bottom surface, resulting in inaccurate measurements as in the case of using a step measuring device.
また、Ｓｉウェハに、充分幅の広い溝からなるモニタパ
ターンをトレンチパターンとともに形成し、トレンチエ
ツチング後に上記測定器で測定したモニタパターンのエ
ツチング深さをトレンチパターン深さとする方法は、エ
ツチング速度がトレンチパターンの幅等によって異なり
モニタパターンのエツチング深さとトレンチパターン深
さとが必ずしも一部しないため用いることができない。Furthermore, there is a method in which a monitor pattern consisting of sufficiently wide grooves is formed together with the trench pattern on a Si wafer, and the etching depth of the monitor pattern measured with the above-mentioned measuring instrument after trench etching is taken as the trench pattern depth. This method cannot be used because the etching depth of the monitor pattern and the depth of the trench pattern are not necessarily equal to each other depending on the width of the pattern.
従って、ＩＣ製造工程においてトレンチパターン深さを
測定・管理するために従来は次のような破壊検査が行わ
れてきた。即ち、製造ロフト用つヱハを製造工程に流す
前にパイロ７）ウェハを先行して流してトレンチエツチ
ングを行う。そして該パイロットウェハを切断し、その
断面を金属顕微鏡あるいは走査型電子顕微鏡で観察して
該トレンチパターン深さを測定しトレンチエツチング条
件を決めた後、はじめて前記製造ロット用ウェハを製造
工程に流す。さらに、製造工程を経た後、トレンチパタ
ーン深さを確認しかつ保証するため、任意に数枚のウェ
ハを抜き取って上記の破壊検査を行う。Therefore, in order to measure and manage the trench pattern depth in the IC manufacturing process, the following destructive inspection has conventionally been performed. That is, before the wafer for the manufacturing loft is sent to the manufacturing process, the pyro 7) wafer is sent in advance and trench etching is performed. After cutting the pilot wafer and observing its cross section with a metallurgical microscope or scanning electron microscope to measure the depth of the trench pattern and determining trench etching conditions, the wafers for the manufacturing lot are sent to the manufacturing process. Furthermore, after the manufacturing process, several wafers are arbitrarily extracted and subjected to the above-described destructive inspection in order to confirm and guarantee the depth of the trench pattern.
（発明が解決しようとする課題〕以上述べたように、製造ロット用ウェハのトレンチパタ
ーン深さを通常の測定器を用いて直接に非破壊測定する
ことができないため、従来はパイロットウェハを先行し
て流しかつ製造後の抜取検査を行う必要がある。そのた
め、工数の増加、ウェハの消耗等によりＩＣ製造コスト
の上昇、スループット減少等の問題が生じていた。(Problems to be Solved by the Invention) As stated above, since it is not possible to directly non-destructively measure the trench pattern depth of wafers for production lots using a normal measuring instrument, conventionally, pilot wafers are measured in advance. It is necessary to perform a sample inspection after the manufacturing process.This has caused problems such as an increase in IC manufacturing costs and a decrease in throughput due to an increase in the number of man-hours and consumption of wafers.
そこで本発明は、トレンチパターン深さを非破壊測定す
る方法を提供し、以てＩＣの製造コストの低減、スルー
ブツトの向上を図ることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for non-destructively measuring the depth of a trench pattern, thereby reducing IC manufacturing costs and improving throughput.
（課題を解決するための手段）上記課題の解決は、半導体ウェハに、トレンチパターン
とともに該トレンチパターンよりも幅の広いトレンチ深
さ測定用のモニタパターンを形成し、トレンチエツチン
グを行う際に同時に該モニタパターンをエツチングし、
該モニタパターンのエツチング深さを非破壊で測定し、
次いで、該トレンチパターン深さと：亥モニタパターン
のエツチング深さとの間の予め測定された関係から該ト
レンチパターン深さを知るようにしたことを特徴とする
半導体装置の測定方法によって達成される。(Means for Solving the Problem) The above problem can be solved by forming a monitor pattern for trench depth measurement, which is wider than the trench pattern, on the semiconductor wafer together with the trench pattern. Etch the monitor pattern,
non-destructively measuring the etching depth of the monitor pattern;
This is then achieved by a method for measuring a semiconductor device characterized in that the depth of the trench pattern is determined from a previously measured relationship between the depth of the trench pattern and the etching depth of the monitor pattern.
本発明では、予めトレンチパターンと非破壊測定の可能
な程度の幅と長さを有するモニタパターンとの間のエツ
チング深さの関係を示すデータを破壊測定によって得て
おく、その後、製造工程に流したウェハにトレンチエツ
チングを行った際、同時にエツチングされたモニタパタ
ーンのエツチング深さを非破壊で測定し、該測定値と先
に得たデータから直ちにトレンチパターン深さを知るこ
とができる。In the present invention, data indicating the etching depth relationship between the trench pattern and a monitor pattern having a width and length that can be measured non-destructively is obtained in advance by destructive measurement, and then data is applied to the manufacturing process. When trench etching is performed on the etched wafer, the etching depth of the simultaneously etched monitor pattern is measured nondestructively, and the trench pattern depth can be immediately determined from the measured value and the previously obtained data.
以下、本発明の実施例について説明する。Examples of the present invention will be described below.
まず、第１図（ａ）に示すように、Ｓｉウェハｌ上にお
いてトレンチパターンを含むＩＣ形成領域２外に、たと
えば幅３０−２長さ１００μｍ以上の溝状のモニタパタ
ーンを含むモニタ領域３を形成する。この工程は、ガラ
スマスクにトレンチパターンとともにモニタパターンを
挿入しておき、このガラスマスクを用いて通常のフォト
レジスト法によって行う。モニタパターンの挿入位置は
本実施例のようにＩＣ形成領域２外に限らず、モニタパ
ターンを挿入できるだけのスペースがあれば該ＩＣ形成
領域２内でもよく、また、１個以上複数個のモニタ領域
を形成してもよい。First, as shown in FIG. 1(a), a monitor area 3 including a groove-shaped monitor pattern with a width of 30-2 and a length of 100 μm or more is formed on a Si wafer l outside an IC forming area 2 including a trench pattern. Form. In this step, a monitor pattern is inserted into a glass mask together with a trench pattern, and a normal photoresist method is performed using this glass mask. The insertion position of the monitor pattern is not limited to outside the IC formation area 2 as in this embodiment, but may be inside the IC formation area 2 as long as there is enough space to insert the monitor pattern. may be formed.
次に、上記トレンチパターン及びモニタパターンにトレ
ンチエツチングを行い、該Ｓｉウェハをへき関してその
断面を走査型電子顕微鏡で観察し、モニタパターンのエ
ツチング深さとトレンチパターン深さとの関係を示すデ
ータを得る。このようにして得られたデータの一例を第
２図に示す。Next, trench etching is performed on the trench pattern and the monitor pattern, and the Si wafer is separated and its cross section is observed with a scanning electron microscope to obtain data showing the relationship between the etching depth of the monitor pattern and the trench pattern depth. . An example of data obtained in this way is shown in FIG.
以上の準備の後、多数のＳｉウェハを製造工程に流し、
その過程でトレンチエツチングを経たＳｉウェハのモニ
タパターンのエツチング深さを段差測定器、たとえばタ
ーリステップで非破壊的に測定する。このようにして得
られた測定値と第２図に示したデータから直ちにトレン
チパターン深さを知ることができる。After the above preparations, a large number of Si wafers are sent to the manufacturing process,
During this process, the etching depth of the monitor pattern on the Si wafer that has undergone trench etching is non-destructively measured using a step measuring device, such as a tarry step. The depth of the trench pattern can be immediately determined from the measured values thus obtained and the data shown in FIG.
本発明によれば、半導体ウェハに形成したトレンチパタ
ーンの深さを非破壊的に測定することができるため、製
造工程の管理が容易になるとともに工数を削減すること
もでき、ＩＣの製造コストの低減、スループットの向上
をはがる上で有益である。According to the present invention, the depth of a trench pattern formed on a semiconductor wafer can be measured non-destructively, making it easier to manage the manufacturing process and reducing the number of man-hours, thereby reducing IC manufacturing costs. This is useful for reducing the amount of noise and improving throughput.
第１図（ａ）〜（ハ）は本発明の詳細な説明するための
図、第２図（ａ）〜（ｂ）は従来例の問題点を説明するため
の断面図、である。図において、１．１１はＳｉウェハ、２はＩＣ形成領域、３はモニタ領域、１２はプローブ、１３はトレンチパターンの底面、１４はトレンチパターンの上面、１５は光ビーム、である。本発明の＊施イダ・ｌ説明図第 １２FIGS. 1(a) to (c) are diagrams for explaining the present invention in detail, and FIGS. 2(a) to (b) are sectional views for explaining the problems of the conventional example. In the figure, 1.11 is a Si wafer, 2 is an IC forming area, 3 is a monitor area, 12 is a probe, 13 is the bottom surface of the trench pattern, 14 is the top surface of the trench pattern, and 15 is a light beam. *Explanatory diagram of the present invention No. 12
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885289AJPH02208951A (en) | 1989-02-08 | 1989-02-08 | Measurement of semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885289AJPH02208951A (en) | 1989-02-08 | 1989-02-08 | Measurement of semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH02208951Atrue JPH02208951A (en) | 1990-08-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2885289APendingJPH02208951A (en) | 1989-02-08 | 1989-02-08 | Measurement of semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPH02208951A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en)* | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
| EP0889359A3 (en)* | 1997-06-27 | 2000-12-27 | Canon Kabushiki Kaisha | Etching method for manufacture of a phase-shift mask |
| JP2003209149A (en)* | 2001-11-02 | 2003-07-25 | Ebara Corp | Semiconductor manufacturing device integrated with inspector and method for manufacturing device using the manufacturing device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en)* | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
| EP0889359A3 (en)* | 1997-06-27 | 2000-12-27 | Canon Kabushiki Kaisha | Etching method for manufacture of a phase-shift mask |
| JP2003209149A (en)* | 2001-11-02 | 2003-07-25 | Ebara Corp | Semiconductor manufacturing device integrated with inspector and method for manufacturing device using the manufacturing device |
| Publication | Publication Date | Title |
|---|---|---|
| US4433911A (en) | Method of evaluating measure precision of patterns and photomask therefor | |
| US5804460A (en) | Linewidth metrology of integrated circuit structures | |
| US6250143B1 (en) | Method of mapping a surface using a probe for stylus nanoprofilometry having a non-circular cross-section | |
| CN109324278A (en) | Method for X-ray scattering measurement | |
| JP2005150340A (en) | Etching condition setting method and apparatus | |
| JP3260663B2 (en) | Method of detecting composition distribution on inner surface of hole | |
| JPH02208951A (en) | Measurement of semiconductor device | |
| JPH04282870A (en) | Manufacture of semiconductor acceleration sensor | |
| JP2002231780A (en) | Hole inspection method using charged particle beam | |
| JP3353051B2 (en) | Line width measurement of integrated circuit structures | |
| US7525089B2 (en) | Method of measuring a critical dimension of a semiconductor device and a related apparatus | |
| Tanaka et al. | Cross-sectional gate feature identification method using top-down SEM images | |
| US6368516B1 (en) | Semiconductor manufacturing methods | |
| US7966142B2 (en) | Multi-variable regression for metrology | |
| US20110037069A1 (en) | Method and apparatus for visually determining etch depth | |
| JP2783309B2 (en) | Method for evaluating trench depth and device structure for evaluating trench depth | |
| JPH0529424A (en) | Semiconductor device inspection method | |
| US7230241B2 (en) | Method for matching two measurement methods for measuring structure widths on a substrate | |
| KR100206873B1 (en) | Semiconductor device for surface property inspection and manufacturing method thereof | |
| JPH0744206B2 (en) | Inspection method for fine grooves | |
| Larrabee | Submicrometer optical linewidth metrology | |
| JP2003151961A (en) | Semiconductor device inspection method and inspection device | |
| KR920001876B1 (en) | Method of confirming stability of masking and etching process using sem waveshape | |
| JP3319744B2 (en) | How to measure the inner surface of the hall | |
| JP3319743B2 (en) | How to measure the inner surface of the hall |