【発明の詳細な説明】（概 要〕半導体装置製造用の半導体結晶ウェーハに関し、大型ウ
ェーハに対して、結晶方位を示す辺（オリエンテーショ
ンフラット）を外周に設けることによって生ずる半導体
チップの取数ロス及び搬送・運搬上の不具合を除去し、
然もウェーハの方向合わせを可能にすることを目的とし
、結晶力位を示す辺を有する所定形状所定寸法の孔か中央
部に設けられて、外周か円形をなすように構成する。[Detailed Description of the Invention] (Summary) Regarding semiconductor crystal wafers for manufacturing semiconductor devices, there is a loss in the number of semiconductor chips caused by providing a side (orientation flat) indicating crystal orientation on the outer periphery of a large wafer. Eliminate transportation and transportation problems,
However, for the purpose of making it possible to align the orientation of the wafer, a hole of a predetermined shape and predetermined size having sides indicating the crystalline stress position is provided in the center, and the outer periphery is circular.
本発明は、半導体装置製造用の半導体結晶つＪ−ハに関
する。The present invention relates to semiconductor crystals for manufacturing semiconductor devices.
従来、第２図の平面図に示すように、半導体ウェーハ１
１は、円形の一部を直線の辺１２に力・ントシた外周形
状に形成しである。この辺１２は、つ、ア一ハ１１の結
晶方位を示すものであり、通常オリエンテーションフラ
ツＩ−（略称オリフラ）と呼称されている。Conventionally, as shown in the plan view of FIG.
1 is formed by forming a part of a circle into an outer peripheral shape with a straight edge 12. This side 12 indicates the crystal orientation of A-HA 11, and is usually called orientation flat I- (orientation flat for short).
そして、半導体装置の製造では、ウエーノ＼１１にパタ
ーンを加工する際にそのパターンの方向と１＋７エーハ
１１の結晶方位が特定の関係になるようにウェーハ１１
の方向を合わせる場合があること、また、先行加エバタ
ーンに後続加エバターンを重ねる際にウェーハ１１の方
向合わせが必要であることのために、そのうエーハ方向
合わせの案内用としてメーリフラ１２が用いられている
。In manufacturing semiconductor devices, when processing a pattern on the wafer 11, the wafer 11 is processed so that the direction of the pattern and the crystal orientation of the 1+7 wafer 11 have a specific relationship.
Since the direction of the wafer 11 may be aligned in some cases, and the direction of the wafer 11 must be aligned when superimposing the preceding and subsequent evaporation turns, mail fler 12 is used to guide the wafer alignment. ing.
また、−枚のウエーノＸ１１に多数の半導体チノプを−
柄形成するのが一般的であり、生産性向上のため半導体
チップの散散を増やずようにウェーハ１１を大型化する
傾向にある。In addition, a large number of semiconductor chinops are mounted on one Ueno X11.
It is common to form a pattern on the wafer 11, and in order to improve productivity, there is a trend to increase the size of the wafer 11 so as not to increase scattering of semiconductor chips.
しかしながら、ウェーハ１１か大型になると、外周円弧
の曲率か小さくなることからオリフラ１２も必然的に長
くすることになり、次のような問題が生ずる。However, as the wafer 11 becomes larger, the curvature of the outer circumferential arc becomes smaller, so the orientation flat 12 must also be made longer, resulting in the following problem.
■ オリフラ１２によりカントされるウェーハ１１の面
積か増太し、その面積ロスにより半導体チップの散散ロ
スが増大する。(2) The area of the wafer 11 that is canted by the orientation flat 12 increases, and the area loss increases the scattering loss of semiconductor chips.
■ オリフラ１２の切込め寸法が大きくなることから、
製造装置におりるヘルド搬送などにおいて、ウェーハ１
１の向きが変わると搬送が困難になる。■ Since the depth of cut of orientation flat 12 becomes larger,
Wafer 1 is
If the orientation of 1 changes, transportation becomes difficult.
また、ウェーハ１１をウェーハキャリアに入れて運１般
する際に、キャリアの溝部分にオリフラ１２がくるとつ
丁−−ハ１１の支↑ろが不安定になり、欠りや傷などウ
ェーハ１１の破１員を引き起こす。In addition, when the wafer 11 is placed in a wafer carrier and transported, if the orientation flat 12 comes into contact with the groove of the carrier, the support of the wafer 11 becomes unstable, resulting in damage to the wafer 11 such as chips and scratches. Causes one member to break.
そこで本発明は、半導体装置製造用の半導体納品ウェー
ハにおいて、大型つｌ−ハに対して、結晶方位を示す辺
（オリフラ）を外周に設りることによって生ずる半導体
チップの散散ロス及び搬送運搬上の不具合を除去し、然
もウェーハの方向合わせを可能にすることを目的とする
。Therefore, the present invention aims to reduce the scattering loss of semiconductor chips caused by providing a side (orientation flat) indicating the crystal orientation on the outer periphery of a large-sized wafer in a semiconductor delivery wafer for semiconductor device manufacturing. The purpose of this method is to eliminate the above problems and still enable wafer orientation.
一ヒ記目的は、結晶方位を示す辺を有する所定形状所定
寸法の孔か中央部に設けられて、外周が円形をなす本発
明の半導体結晶ウェーハによって解決される。The above object is achieved by the semiconductor crystal wafer of the present invention, in which a hole of a predetermined shape and a predetermined size having sides indicating the crystal orientation is provided in the center, and the outer periphery is circular.
」二記孔の形状寸法かウェーハ間でｌ１ｉｉっているた
め、その孔に精度良く嵌合する部材でウェーハを案内す
ることにより、この孔を用いて先に述べたウェーハ方向
合わせを行うことが可能となる。Since the shape and size of the two holes are different between wafers, by guiding the wafer with a member that fits into the hole with high precision, the wafer orientation described above can be performed using this hole. It becomes possible.
このことがらウェーハの外周は、従来例のオリフラ１２
を設けない円形のままでよくなり、問題になった半導体
チンプの散散ロス及び搬送・運１殿Ｊ−の不具合の発生
を招かないようになる。Because of this, the outer periphery of the wafer is
It is possible to maintain a circular shape without providing a rim, and the problems of scattering loss of semiconductor chimps and problems with transportation and transport, which have been problems, will not occur.
一方、半導体チップの散散ロスに関して、上記孔かマイ
ナスに作用するか、後述のようにその孔の大きさか１０
ｍｍ程度で充分であることから、そのマイナス面は極め
て小さい。On the other hand, regarding the scattering loss of semiconductor chips, whether the holes mentioned above have a negative effect or whether the size of the holes is 10
The downside of this is extremely small, since a diameter of about mm is sufficient.
以下本発明の実施例について第１図の平面図を用いて説
明する。Embodiments of the present invention will be described below using the plan view of FIG.
第１図において、ごのウェーハ１は、その結晶力位を示
す１２２２を有する孔３が中央部に設けられて、外周は
従来例のオリフラ１２が設けられないで円形になってい
る。In FIG. 1, a wafer 1 is provided with a hole 3 having a hole 3 having 1222 indicative of its crystalline stress potential in the center, and the outer periphery is circular without the orientation flat 12 of the conventional example.
孔３は、円形の一部を直線の辺２にした形状になってお
り、その円の直径は１０±０．０１ｍｍであり、辺２は
従来例のオリフラと平行で上記円の中心から２．５±０
．０１ｍｍの距離に位置して長さが約６ｍｍである。そ
してこの孔３の形状寸法は、同種のウェハ１に対して共
通にしである。このような孔３は、ホトリソグラフィ技
術など公知の技術を用いて容易に形成することができる
。The hole 3 has a shape in which a part of a circle is made into a straight side 2, and the diameter of the circle is 10±0.01 mm, and the side 2 is parallel to the orientation flat of the conventional example and 2 from the center of the circle. .5±0
．． They are located at a distance of 0.01 mm and have a length of approximately 6 mm. The shape and dimensions of this hole 3 are common to wafers 1 of the same type. Such holes 3 can be easily formed using known techniques such as photolithography.
そして、孔３の寸法精度からして、孔３に精度良く嵌合
する部材でウェーハ１を案内することにより、先に述べ
たウェーハの方向合ねせをＩ−０，旧度の精度で行うこ
とができる。Then, considering the dimensional accuracy of the hole 3, by guiding the wafer 1 with a member that fits into the hole 3 with high precision, the orientation of the wafer described above is performed with the accuracy of I-0, the old method. be able to.
このようにして従来例のオリフラ１２が不要となり外周
を円形にしであることから、例えばウェーハサイズが５
：：′の場合、ウェーハ１を従来例のウェーハ１１（オ
リフラ１２の長さが約５０ｍｍ ）と比較Ｊると、計算
上のウェーハの面積ロスは約１／２程度の減少であるが
、半導体チップの散散ロスは、半導体チップの配列から
して」二記１／２よりも大幅に減少する。この効果は、
ウェーハサイズが大きくなるほど大きくなる。In this way, the orientation flat 12 of the conventional example becomes unnecessary and the outer circumference is made circular, so that the wafer size can be reduced to 5.
::', when comparing wafer 1 with conventional wafer 11 (the length of orientation flat 12 is about 50 mm), the calculated wafer area loss is reduced by about 1/2, but the semiconductor Chip dispersion loss is significantly reduced compared to 1/2 of the semiconductor chip arrangement due to the arrangement of the semiconductor chips. This effect is
It increases as the wafer size increases.
また、外周が円形であることから、このウェーハ】ば、
製造装置におＬ−するヘルド搬送など乙こおいて、向き
が変わっても搬送が不安定になることがなく、また、収
納時の向き如何にかかわらずウェーハキャリアに安定に
収納されて、欠けや傷などの破損を引き起こすことなく
運搬されるようになである。Also, since the outer circumference is circular, this wafer]
When using a heald conveyor that is connected to manufacturing equipment, the conveyance does not become unstable even if the orientation changes, and the wafers are stored stably in the carrier regardless of the orientation during storage, preventing chipping. Care should be taken to ensure that the product is transported without causing any damage such as scratches or scratches.
なお、孔３の形状寸法は、上記実施例に限定されるもの
ではなく、この孔を案内にしてうニームの方向合わせが
できるように選定されるならば適宜で良い。Note that the shape and dimensions of the hole 3 are not limited to those in the above embodiment, and may be selected as appropriate so long as the direction of the neem can be adjusted using the hole as a guide.
以上説明したように本発明の構成によれば、半導体装置
製造用の半導体結晶ウェーハにおいて、大型ウェーハに
対して、結晶方位を示す辺（オリフラ）を外周に没ＬＪ
ることによって生ずる半導体チップの散散ロス及び搬送
・運搬−ヒの不具合を除去し、然もウェーハの方向合わ
せを可能にすることができて、ウェーハからの半導体チ
ップの散散を増大させると共に、ウェーハの安定した取
扱いを容易にさせる効果がある。As explained above, according to the configuration of the present invention, in a semiconductor crystal wafer for manufacturing semiconductor devices, the side (orientation flat) indicating the crystal orientation is placed on the outer periphery of the large wafer.
It is possible to eliminate the scattering loss of semiconductor chips and troubles caused by transportation and transport, and also to enable alignment of the wafer, thereby increasing the scattering of semiconductor chips from the wafer. This has the effect of facilitating stable handling of wafers.
図において、１．１１は半導体結晶ウェーハ、２は結晶方位を示す辺、３は孔、１２はオリエンテーションフラット（結晶方位を示す辺）である。In the figure,1.11 is a semiconductor crystal wafer,2 is the side indicating the crystal orientation,3 is a hole,12 is orientation flat(Side indicating crystal orientation)It is.
第１図は実施例の平面図、第２図は従来例の平面図、Figure 1 is a plan view of the embodiment;Figure 2 is a plan view of the conventional example;
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP700389AJPH02186619A (en) | 1989-01-12 | 1989-01-12 | semiconductor crystal wafer |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP700389AJPH02186619A (en) | 1989-01-12 | 1989-01-12 | semiconductor crystal wafer |
| Publication Number | Publication Date |
|---|---|
| JPH02186619Atrue JPH02186619A (en) | 1990-07-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP700389APendingJPH02186619A (en) | 1989-01-12 | 1989-01-12 | semiconductor crystal wafer |
| Country | Link |
|---|---|
| JP (1) | JPH02186619A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996009167A1 (en)* | 1994-09-19 | 1996-03-28 | Karl Süss Kg Präzisionsgeräte Für Wissenschaft Und Industrie -Gmbh & Co. | Process and device for adjusting and connecting several vertically stacked wafers |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996009167A1 (en)* | 1994-09-19 | 1996-03-28 | Karl Süss Kg Präzisionsgeräte Für Wissenschaft Und Industrie -Gmbh & Co. | Process and device for adjusting and connecting several vertically stacked wafers |
| Publication | Publication Date | Title |
|---|---|---|
| US4783225A (en) | Wafer and method of working the same | |
| US20090057841A1 (en) | Wafer | |
| US5060043A (en) | Semiconductor wafer with notches | |
| US10919796B2 (en) | Method for producing glass plate | |
| US5230747A (en) | Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer | |
| JPH02186619A (en) | semiconductor crystal wafer | |
| US5279992A (en) | Method of producing a wafer having a curved notch | |
| JP2956665B2 (en) | Wafer transfer device | |
| JP3625376B2 (en) | Wafer grinding method and apparatus | |
| JP4440808B2 (en) | Perimeter grinding apparatus and bonded substrate grinding method | |
| CN107658211A (en) | A kind of preparation method of semiconductor wafer | |
| JPH0714756A (en) | Wafer | |
| JPH06298290A (en) | Chip tray and chip package using the same | |
| KR20040004997A (en) | Blade for moving wafer | |
| JPS61214421A (en) | Semiconductor wafer | |
| JPH01313953A (en) | Spatula apparatus for wafer transfer and method of arranging wafers | |
| JP2949724B2 (en) | Semiconductor substrate storage container | |
| JPH03256314A (en) | semiconductor wafer | |
| US4984954A (en) | Spatula for wafer transport | |
| JPH1092894A (en) | Substrate transport plate | |
| JPH034513A (en) | Semiconductor substrate | |
| KR920000571Y1 (en) | Non-contact Wafer Mount Chuck | |
| JPS62237744A (en) | Cassette containing ic substrate | |
| JPS5974645A (en) | Holder for wafer | |
| JPS60119709A (en) | Circular semiconductor wafer |