【発明の詳細な説明】［産業上の利用分野］本発明は半導体集積回路装置に関し、特に、ワイヤボン
ディング時に内部機能回路の動作モードを選択すること
のできる半導体集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device in which the operating mode of an internal functional circuit can be selected during wire bonding.
［従来の技術］半導体集積回路装置に対する需要は非常に大きいだけで
なく、ユーザの半導体集積回路装置の機能に対する要求
も高度で多種多様なものとなっている。それに応じて、
同一種類の機能を持った半導体集積回路装置においても
様々なものが開発されてきた。[Prior Art] Not only is there a great demand for semiconductor integrated circuit devices, but users' demands for the functions of semiconductor integrated circuit devices have also become sophisticated and diverse. Accordingly,
Various types of semiconductor integrated circuit devices having the same type of functions have been developed.
たとえば、メモリ装置の１つであるＤＲＡＭ（ダイナミ
ックランダムアクセスメモリ）について言えば次のよう
なものが開発されてきた。For example, regarding DRAM (dynamic random access memory), which is one type of memory device, the following types have been developed.
その１つは、スタティックコラムモードという動作モー
ドで動作するものである。これは、メモリセルへの情報
の書込および読出を、行アドレスで指定された１行のメ
モリセルに対し列アドレスのみを入力することによって
ランダムに行なうものである。また、ファーストページ
モードと呼ばれる動作モードで動作するものもある。こ
れは、メモリセルへの情報の読み書きを、行アドレスで
指定された１行のメモリセルに対し列アドレスとＣＡＳ
信号といわれるクロック信号を入力することによって行
なう。さらに、メモリセルへの情報の読み書きを、ＲＡ
Ｓ信号およびＣＡＳ信号と呼ばれるクロック信号を用い
て複数ビットについてシリアルに行なうニブルモードと
呼ばれる動作モードで動作するものもある。このような
種々の動作モードのＤＲＡＭの開発によって、ユーザの
選択の幅は広がったが、製造者側にとっては、同一の内
部回路部分を持ち動作モードだけが異なった製品が要求
されることも多くなった。この場合、上記のような異な
る動作モードごとに別々のＤＲＡＭチップを製造するの
は非常に効率が悪い。そこで、従来、一般に以下のよう
なことが行なわれていた。One of them operates in an operating mode called static column mode. This is to randomly write and read information to and from memory cells by inputting only a column address to one row of memory cells designated by a row address. Additionally, some devices operate in an operation mode called first page mode. This allows information to be read and written to memory cells using the column address and CAS for one row of memory cells specified by the row address.
This is done by inputting a clock signal called a signal. Furthermore, reading and writing information to memory cells is performed using RA.
Some devices operate in an operation mode called nibble mode in which multiple bits are serially processed using clock signals called S signals and CAS signals. Although the development of DRAMs with various operating modes has expanded the range of choices available to users, manufacturers often require products with the same internal circuitry but different operating modes. became. In this case, it is very inefficient to manufacture separate DRAM chips for each of the different operation modes as described above. Therefore, in the past, the following procedures were generally performed.
まず、いくつかの異なる動作モードを実現するための内
部機能回路と、これらの動作モードのうちのどれか１つ
を指定するための信号（動作モード切換用内部信号）を
発生させる回路（動作モード切換用内部信号発生回路）
が１つのＤＲＡＭチップ上に形成される。なお、この動
作モード切換用内部信号発生回路には、これと接続され
たポンディングパッドが設けられる。製造後半段階にお
いて、このチップはリードフレーム上にマウントされワ
イヤボンディングが施される。この際、指定したい動作
モードに応じて上記ポンディングパッドを所定のポンデ
ィングパッドに選択的にワイヤボンディングによって接
続するのである。これによって、このＤＲＡＭの動作モ
ードを選択的に設定することができる。First, there is an internal functional circuit for realizing several different operation modes, and a circuit (operation mode Internal signal generation circuit for switching)
are formed on one DRAM chip. Note that this internal signal generation circuit for operating mode switching is provided with a bonding pad connected thereto. In the later stages of manufacturing, the chip is mounted on a lead frame and wire bonded. At this time, the bonding pads are selectively connected to predetermined bonding pads by wire bonding depending on the desired operation mode. Thereby, the operation mode of this DRAM can be selectively set.
第４図は上記のようなりＲＡＭチップの構成の概略を示
すブロック図である。図を参照して、このＤＲＡＭチッ
プ２３は、そのチップ上にいくつかの異なる動作モード
を可能にする機能回路から構成される内部機能回路２４
と、電源電位ＶＣＣを印加するためのポンディングパッ
ドであるＶ。FIG. 4 is a block diagram schematically showing the configuration of the RAM chip as described above. Referring to the figure, this DRAM chip 23 has an internal functional circuit 24 comprised of functional circuits that enable several different operating modes on the chip.
and V, which is a bonding pad for applying the power supply potential VCC.
。用パッド４と、接地電位ＶＳＳを印加するためのポン
ディングパッドであるＶＳＳ用パッド１と、動作モード
を指定するための動作モード切換川内信号（以下、内部
信号と略す。）ＳｌおよびＳｌとＳ２およびＳ２とを発
生させるための動作モード切換用内部信号発生回路２５
および２６とを備える。ワイヤボンディング時に、ＶＳ
Ｓ用バッド１とＶＣＣ用パッド４はそれぞれ所定の、リ
ードフレームのリードに接続されることは言うまでもな
い。このとき、設定したい内部機能回路２４の動作モー
ドに応じて、動作モード切換用内部信号発生回路２５に
接続されたポンディングパッドはＶＣＣ用パッド４にワ
イヤボンディングによって選択的に接続される。同様に
、動作モード切換用内部信号発生回路２６に接続された
ポンディングパッドはｖ５．用パッド１にワイヤボンデ
ィングによって選択的に接続される。これによって、Ｄ
Ｒ／ＭＲＡＭチップ２３が投入されると動作モード切換
用内部信号発生回路２５および２６からは、ワイヤボン
ディング時に施された切換用パッドの接続に応じた内部
信号Ｓｌ、Ｓｌ、Ｓ２．およびＳ２が発生する。つまり
、内部機能回路２４はこれらの内部信号を受は設定され
た動作モードで動作する。 第５図は従来の動作モード
切換用内部信号発生回路の一例を示す回路図である。図
を参照して、この回路は内部信号Ｓ１およびＳｌを発生
させるための回路部分ａと、同じく内部信号Ｓ２および
Ｓ２を発生させるための回路部分すとから構成される。. pad 4 for VSS, pad 1 for VSS which is a bonding pad for applying ground potential VSS, and operation mode switching Sendai signal (hereinafter abbreviated as internal signal) Sl and Sl and S2 for specifying the operation mode. Internal signal generation circuit 25 for operating mode switching to generate S2 and S2.
and 26. When wire bonding, VS
It goes without saying that the S pad 1 and the VCC pad 4 are respectively connected to predetermined leads of the lead frame. At this time, depending on the desired operating mode of the internal functional circuit 24, the bonding pad connected to the internal signal generating circuit 25 for switching the operating mode is selectively connected to the VCC pad 4 by wire bonding. Similarly, the bonding pad connected to the operation mode switching internal signal generation circuit 26 is connected to the v5. It is selectively connected to the pad 1 by wire bonding. By this, D
When the R/MRAM chip 23 is inserted, the operation mode switching internal signal generation circuits 25 and 26 generate internal signals Sl, Sl, S2 . and S2 occur. In other words, the internal function circuit 24 receives these internal signals and operates in the set operation mode. FIG. 5 is a circuit diagram showing an example of a conventional internal signal generation circuit for switching operation modes. Referring to the figure, this circuit is comprised of a circuit portion a for generating internal signals S1 and Sl, and a circuit portion A for generating internal signals S2 and S2.
上記前者の回路部分ａは第４図における動作モード切換
用内部信号発生回路２６に相当し、ＰチャネルＭＯ３）
ランジスタフとＮチャネルＭＯ３トランジスタ８との直
列接続から構成されるインバータ１１１と、インバータ
！７と、切換用ポンディングパッド１７および１８とか
ら構成される。The former circuit portion a corresponds to the internal signal generation circuit 26 for operating mode switching in FIG. 4, and is P-channel MO3).
An inverter 111 consisting of a series connection of a Ranjistaf and an N-channel MO3 transistor 8, and an inverter! 7 and switching pads 17 and 18.
トランジスタ７と８とから構成されるインバータ１１１
は、電源電位ＶＣＣが印加されるラインと、接地電位Ｖ
ＳＳが印加されるラインとの間に設けられる。さらに、
インバータ１１１の入力端と出力端はそれぞれ、ポンデ
ィングパッド１７とインバータ１７の入力端とに接続さ
れる。さらに、ポンディングパッド１７および１８は回
路設計上、接地電位ＶＳＳを印加するために設けられる
ｖｓ、用パッド１の近傍に設けられ、ワイヤボンディン
グにより選択的にこれに接続可能である。Inverter 111 composed of transistors 7 and 8
is the line to which the power supply potential VCC is applied and the ground potential V
It is provided between the line to which SS is applied. moreover,
An input end and an output end of inverter 111 are connected to bonding pad 17 and an input end of inverter 17, respectively. Further, in terms of circuit design, the bonding pads 17 and 18 are provided near the vs pad 1 provided for applying the ground potential VSS, and can be selectively connected thereto by wire bonding.
上記後者の回路部分すは、第４図における動作モード切
換用内部信号発生回路２５に相当しＰチャネルＭＯＳト
ランジスタ９とＮチャネルＭＯＳトランジスタ１０との
直列接続から構成されるインバータ１１２と、インバー
タＩ８と、切換用ポンディングパッド１９および２０と
から構成される。インバータ１１２は、インバータ！１
１と同様に、電源電位ＶＣＣが印加されるラインと接地
電位ｖ、ｓが印加されるラインとの間に設けられる。さ
らに、インバータ１１２の入力端と出力端はそれぞれ、
ポンディングパッド２０とインバータ■８の入力端とに
接続される。さらに、ポンディングパッド１９および２
０は、回路設計上、電源電位ＶＣＣを印加するために設
けられるＶＣＣ用パッド４の近傍に設けられ、ワイヤボ
ンディングによりこれに選択的に接続可能である。The latter circuit portion corresponds to the internal signal generation circuit 25 for operating mode switching in FIG. , switching pads 19 and 20. The inverter 112 is an inverter! 1
1, it is provided between the line to which the power supply potential VCC is applied and the line to which the ground potentials v and s are applied. Furthermore, the input terminal and output terminal of the inverter 112 are respectively
It is connected to the bonding pad 20 and the input end of the inverter 8. Furthermore, the pounding pads 19 and 2
0 is provided near the VCC pad 4 provided for applying the power supply potential VCC in terms of circuit design, and can be selectively connected thereto by wire bonding.
さらに、ポンディングパッド１７と１９および、ポンデ
ィングパッド１８と２０はそれぞれチップ上に設けられ
るプリント配線によって接続される。Furthermore, the bonding pads 17 and 19 and the bonding pads 18 and 20 are connected by printed wiring provided on the chip, respectively.
したがって、ワイヤボンディング時にはプリント配線に
よって互いに接続されているポンディングパッドがそれ
ぞれ、Ｖｓｓ用パッド１とＶＣＣ用パッド４とに同時に
接続されるべきではない。なお、インバータＩ７の入力
端側の電位の論理値は、内部信号Ｓ１として、インバー
タＩ７の出力端側の論理値は内部信号Ｓ１として、内部
機能回路２４のモード切換のために用いられる。また、
インバータ■８の入力端側と出力端側の電位の論理値は
それぞれ、内部信号Ｓ２と８２として、内部回路２４の
モード切換のために用いられる。なお、これらの信号の
論理値の組合わせは全部で４通りであることは言うまで
もない。Therefore, during wire bonding, the bonding pads that are connected to each other by printed wiring should not be connected to the Vss pad 1 and the VCC pad 4 at the same time. The logical value of the potential at the input end of the inverter I7 is used as an internal signal S1, and the logical value at the output end of the inverter I7 is used as an internal signal S1 for mode switching of the internal functional circuit 24. Also,
The logical values of the potentials at the input end and output end of the inverter 8 are used as internal signals S2 and 82, respectively, for mode switching of the internal circuit 24. It goes without saying that there are a total of four combinations of logical values of these signals.
第２図は内部信号Ｓｌ、 Ｓｌ、 Ｓ２．およびＳ
２の論理値の組合わせと内部機能回路２４の動作モード
対応関係の一例を表にしたものである。この表を参照し
て、内部信号Ｓ１およびＳ２が共に論理値０であるとき
に設定される内部機能回路２４の動作モードをモードＡ
とする。同様に、内部信号Ｓ１の論理値が０で８２の論
理値が１の場合をモードＢとする。以下、同様に内部信
号Ｓ１の論理値が１で８２の論理値が０の場合をモード
Ｃ１内部信号Ｓ１およびＳ２の論理値が共に１の場合を
モードＤとする。以下、これらの各動作モードにおける
、第５図の回路の動作について説明する。FIG. 2 shows internal signals Sl, Sl, S2. and S
2 is a table showing an example of the correspondence between the combinations of logical values of 2 and the operation modes of the internal functional circuit 24. With reference to this table, the operation mode of the internal function circuit 24 that is set when both internal signals S1 and S2 have a logic value of 0 is set to mode A.
shall be. Similarly, a case where the logic value of internal signal S1 is 0 and the logic value of 82 is 1 is defined as mode B. Hereinafter, similarly, the case where the logic value of internal signal S1 is 1 and the logic value of 82 is 0 will be referred to as mode C1, and the case where both the logic values of internal signals S1 and S2 are 1 will be referred to as mode D. The operation of the circuit shown in FIG. 5 in each of these operation modes will be described below.
説明にあたっては第６図も参照する。第６図は、内部機
能回路２４を上記各動作モードに設定する場合のポンデ
ィングパッド１７．１８，１９．および２０と、ＶＳＳ
用バッド１およびＶＣＣ用バッド４とのワイヤボンディ
ングによる接続関係を示した表である。Also refer to FIG. 6 for the explanation. FIG. 6 shows the bonding pads 17, 18, 19, . and 20, VSS
2 is a table showing the connection relationship between the VCC pad 1 and the VCC pad 4 by wire bonding.
内部機能回路２４の動作モードをＡに設定する場合には
、ポンディングパッド１８と１９はそれぞれＶＣＣ用バ
ッド４とＶＳＳ用パッド１とにワイヤボンディングによ
って接続する。なお、ポンディングパッド１７および２
０はどこにも接続しないオーブン状態としておく。この
場合、電源電圧が印加されると、ポンディングパッド１
７および１９の電位は共に電ｉ電位ＶＣＣとなり、ポン
ディングパッド１８および２０の電位は共に接地電位Ｖ
ＳＳとなる。したがって、電源電位ＶＣＣはポンディン
グパッド１７に接続されている、インバータ１１１によ
って反転され、接地電位Ｖ。When the operation mode of the internal functional circuit 24 is set to A, the bonding pads 18 and 19 are connected to the VCC pad 4 and the VSS pad 1, respectively, by wire bonding. In addition, the pounding pads 17 and 2
0 is an oven state where it is not connected to anything. In this case, when the power supply voltage is applied, the bonding pad 1
The potentials of pads 7 and 19 are both the potential VCC, and the potentials of pads 18 and 20 are both the ground potential VCC.
It becomes SS. Therefore, the power supply potential VCC is inverted by the inverter 111 connected to the bonding pad 17 and becomes the ground potential V.
、としてインバータＩ７に入力される。（ここで、電源
電位ＶＣＣと接地電位ＶＳＳの論理値はそれぞれ１と０
とする）。したがって、内部信号Ｓ１の論理値は０とな
り、その反転信号であるＳｌの論理値は１となる。同様
に、接地電位ＶＳＳはボンディングパッド２０に接続さ
れている、インバータ１１２によって反転され、電源電
位ＶＣＣとしてインバータＩ８に入力される。したがっ
て、内部信号Ｓ２の論理値は１となり、その反転信号で
あるＳ２の論理値は０となる。, is input to the inverter I7 as . (Here, the logical values of power supply potential VCC and ground potential VSS are 1 and 0, respectively.
). Therefore, the logical value of the internal signal S1 is 0, and the logical value of its inverted signal S1 is 1. Similarly, ground potential VSS is inverted by inverter 112 connected to bonding pad 20, and is input to inverter I8 as power supply potential VCC. Therefore, the logical value of internal signal S2 is 1, and the logical value of S2, which is its inverted signal, is 0.
次に、内部機能回路２４の動作モードをＢに設定する場
合には、ポンディングパッド１９および２０は共にワイ
ヤボンディングによってＶＣＣ用パッド４に接続する。Next, when the operation mode of the internal functional circuit 24 is set to B, the bonding pads 19 and 20 are both connected to the VCC pad 4 by wire bonding.
なお、ポンディングパッド１７および１８は共にどこに
も接続しないオーブン状態としておく。この場合、電源
電圧の印加によって、ポンディングパッド１７．１ｇ、
１９゜および２０の電位はすべて電源電位ＶＣＣとなる
。Note that both the bonding pads 17 and 18 are kept in an oven state in which they are not connected to anything. In this case, by applying the power supply voltage, the bonding pad 17.1g,
The potentials at 19° and 20 are all the power supply potential VCC.
したがって、電源電位ＶＣＣはインバータ１１１と、イ
ンバータ１１２とによって反転出力される。Therefore, power supply potential VCC is inverted and output by inverter 111 and inverter 112.
そのため、これらの２つのインバータの出力電位はそれ
ぞれ、接地電位ＶＳＳとなりインバータＩ７と■８とに
人力される。その結果、内部信号Ｓ１の論理値は０、Ｓ
ｌの論理値は１、Ｓ２の論理値は１、Ｓ２の論理値は０
となる。Therefore, the output potentials of these two inverters each become the ground potential VSS, which is applied to inverters I7 and 18. As a result, the logical value of internal signal S1 is 0, S
The logical value of l is 1, the logical value of S2 is 1, the logical value of S2 is 0
becomes.
次に、デバイスの動作モードをＣに設定する場合にはポ
ンディングパッド１７および１８を共にワイヤボンディ
ングによってＶＳ５用パッド１に接続する。なお、ポン
ディングパッド１９および２０はオーブン状態としてお
く。この場合、電源電圧印加時にはポンディングパッド
１７．１８゜１９、および２０の電位はすべて接地電位
ＶＳＳとなる。したがって、接地電位ＶＳＳはインバー
タ１１１とインバータ１１２とによって反転出力される
。そのため、これら２つのインバータの出力電位はそれ
ぞれ、電源電位ＶＣＣとなりインバータ■７と１８とに
入力される。その結果、内部信号Ｓｌ、 ＳＬ、
Ｓ２．およびＳ２の論理値はそれぞれ、１． Ｏ，Ｏ，
および１となる。Next, when setting the device operation mode to C, both bonding pads 17 and 18 are connected to the VS5 pad 1 by wire bonding. Note that the bonding pads 19 and 20 are kept in an oven state. In this case, when the power supply voltage is applied, the potentials of the bonding pads 17, 18, 19, and 20 all become the ground potential VSS. Therefore, ground potential VSS is inverted and output by inverter 111 and inverter 112. Therefore, the output potentials of these two inverters become the power supply potential VCC and are input to inverters 7 and 18, respectively. As a result, the internal signals Sl, SL,
S2. The logical values of S2 and S2 are respectively 1. O, O,
and 1.
最後に、デバイスの動作モードをＤに設定する場合には
ポンディングパッド１７と２０をそれぞれワイヤボンデ
ィングによってＶＳＳ用パッド１とＶＣＣ用パヅド４と
に接続する。なお、ポンディングパッド１８および１９
は共にオーブン状態としておく。この場合、電源電圧の
印加によって、ポンディングパッド１７および１９の電
位は共に接地電位ＶＳＳとなり、ポンディングパッド１
８および２０の電位は共に電源電位ＶＣＣとなる。Finally, when setting the device operation mode to D, bonding pads 17 and 20 are connected to VSS pad 1 and VCC pad 4 by wire bonding, respectively. In addition, the pounding pads 18 and 19
Leave both in the oven. In this case, by applying the power supply voltage, the potentials of the bonding pads 17 and 19 both become the ground potential VSS, and the bonding pad 1
Both the potentials 8 and 20 become the power supply potential VCC.
、したがって、接地電位ＶＳＳはインバータ１１１によ
って反転出力され、電源電位Ｖ。Ｃとなりインバータ！
７に入力される。同時に、電源電位Ｖ。Ｃはインバータ
１１２によって反転出力され接地電位ＶＳＳとなり、イ
ンバータＩ８に入力される。この結果、内部信号Ｓ１、
Ｓｌ、Ｓ２．およびＳ２の論理値それぞれ、１． ０．
１．および０となる。, Therefore, the ground potential VSS is inverted and outputted by the inverter 111 to become the power supply potential V. C becomes an inverter!
7 is input. At the same time, the power supply potential V. C is inverted and output by the inverter 112, becomes the ground potential VSS, and is input to the inverter I8. As a result, the internal signal S1,
Sl, S2. and the logical value of S2, respectively, 1. 0.
1. and becomes 0.
第７図は従来の動作モード切換用内部信号発生回路の他
の例を示す回路図である。図を参照して、この回路は、
やはり、内部信号Ｓ１およびＳｌを発生させるための回
路部分ａと、内部信号Ｓ２およびＳ２を発生させるため
の回路部分すとから構成される。FIG. 7 is a circuit diagram showing another example of the conventional internal signal generation circuit for switching operation modes. Referring to the figure, this circuit is
Again, it is comprised of a circuit part a for generating internal signals S1 and Sl, and a circuit part A for generating internal signals S2 and S2.
上記前者の回路部分ａは第４図における動作モード切換
用内部信号発生回路２６に相当し、ＰチャネルＭＯＳ）
ランジスタ１１と、ＰチャネルＭＯＳトランジスタ１２
とＮチャネルＭＯＳトランジスタ１３との直列接続から
構成されるインバータ１１３と、インバータＩ９と、切
換用ポンディングパッド２１とから構成される。インバ
ータ１１３は電Ｆｉ、電位ＶＣＣが印加されるラインと
、接地５Ｆｓｔｎｖｓｓが印加されるラインとの間に設
けられる。さらに、インバータＴ１３の入力端と出力端
はそれぞれ、ポンディングパッド２１とインバータ１９
の入力端とに接続される。さらに、ポンディングパッド
２１と電源電位ＶＣＣが印加されるラインとの間にはＰ
チャネルＭＯＳ）ランジスタ１１が設けられる。ここで
、ポンディングパッド２１は接地電位ＶＳＳを印加する
ためのＶＳＳ用バッド１の近傍に設けられワイヤボンデ
ィングによって選択的にこれに接続される。なお、トラ
ンジスタ１１のＯＮ抵抗はトランジスタ１２のＯＮ抵抗
よりも小さく設定される。The former circuit portion a corresponds to the internal signal generation circuit 26 for operating mode switching in FIG. 4, and is a P-channel MOS).
transistor 11 and P channel MOS transistor 12
The inverter 113 includes an inverter I9 and an N-channel MOS transistor 13 connected in series, an inverter I9, and a switching bonding pad 21. The inverter 113 is provided between a line to which electric potential Fi and potential VCC are applied and a line to which ground 5Fstnvss is applied. Further, the input end and the output end of the inverter T13 are connected to the bonding pad 21 and the inverter 19, respectively.
is connected to the input terminal of Furthermore, there is a P between the bonding pad 21 and the line to which the power supply potential VCC is applied.
A channel MOS) transistor 11 is provided. Here, the bonding pad 21 is provided near the VSS pad 1 for applying the ground potential VSS, and is selectively connected thereto by wire bonding. Note that the ON resistance of the transistor 11 is set smaller than that of the transistor 12.
上記後者の回路部分すは、第４図における動作モード切
換用内部信号発生回路２５にトロ当し、ＮチャネルＭＯ
Ｓトランジスタ１４と、ＰチャネルＭＯＳトランジスタ
１５とＮチャネルＭＯＳトランジスタ１６とから構成さ
れるインバータ１１４と、インバータ１１０と、切換用
ポンディングパッド２２とから構成される。インバータ
１１４は電源電位ＶＣＣが印加されるラインと接地電位
Ｖ、！が印加されるラインとの間に設けられる。インバ
ータ１１４の入力端と出力端はそれぞれ、ポンディング
パッド２２とインバータ１１０の入力端とに接続される
。さらに、ポンディングパッド２２と接地電位ｖ５．が
印加されるラインとの間にはＮチャネルＭＯＳ）ランジ
スタ１４が設けられる。ここで、ポンディングパッド２
２は電源電位ＶＣＣを印加するためのＶＣＣ用バッド４
の近傍に設けられワイヤボンディングによってこれに選
択的に接続される。The latter circuit section corresponds to the internal signal generation circuit 25 for operating mode switching in FIG.
It is composed of an S transistor 14, an inverter 114 composed of a P channel MOS transistor 15 and an N channel MOS transistor 16, an inverter 110, and a switching bonding pad 22. Inverter 114 connects a line to which power supply potential VCC is applied and ground potential V, ! is provided between the line to which the voltage is applied. An input end and an output end of inverter 114 are connected to bonding pad 22 and an input end of inverter 110, respectively. Further, the bonding pad 22 and the ground potential v5. An N-channel MOS transistor 14 is provided between the line to which is applied. Here, pounding pad 2
2 is a VCC pad 4 for applying the power supply potential VCC.
and selectively connected thereto by wire bonding.
なお、インバータＩ９の入力端と出力端の電位の論理値
はそれぞれ内部信号Ｓ１と８１として内部機能回路２４
の動作モード切換のために用いられる。同様に、インバ
ータ１１０の入力端と出力端の電位の論理値はそれぞれ
内部信号Ｓ２とＳ２として用いられる。これらの内部信
号の論理値の組合わせとそれによって特定される内部機
能回路２４の動作モードとの対応関係は先と同じく第２
図の表に示されているものとする。以下、各動作モード
に設定された場合のこの回路の動作について説明する。Note that the logical values of the potentials at the input terminal and output terminal of the inverter I9 are transmitted to the internal functional circuit 24 as internal signals S1 and 81, respectively.
This is used to switch the operating mode. Similarly, the logical values of the potentials at the input and output ends of inverter 110 are used as internal signals S2 and S2, respectively. As before, the correspondence relationship between the combination of logical values of these internal signals and the operation mode of the internal functional circuit 24 specified thereby is the same as the second one.
As shown in the table in the figure. The operation of this circuit when set to each operation mode will be explained below.
説明にあたっては第８図も参照する。In the explanation, also refer to FIG. 8.
第８図は上記各動作モードにおけるポンディングパッド
２１および２２と、■５．用パッド１およびＶＣＣ用バ
ッド４との接続関係を示した表である。FIG. 8 shows the bonding pads 21 and 22 in each of the above operation modes, and 5. 2 is a table showing the connection relationship between the VCC pad 1 and the VCC pad 4.
第８図を参照して、内部機能回路２４の動作モードをＡ
に設定するには、ワイヤボンディング時にポンディング
パッド２１および２２を共にどこにも接続せずオーブン
状態とする。したがって、電源電圧が印加されてもポン
ディングパッド２１および２２には接地電位ＶＩｇと電
源電位ＶＣＣのどちらの電位も与えられない。ところが
、電源電圧印加前には接続ラインＬｌ、Ｌ２．Ｌ３．お
よびＬ４の電位は共に接地電位ｖ６．に近い低電位とな
っていることは予想される。したがって、電源電圧が印
加されることによってトランジスタ１２は接続ラインＬ
１の低電位をゲートに受けＯＮ状態になろうとする。同
時に、接続ラインＬ２の低電位をゲートに受けたトラン
ジスタ１１もＯＮ状態なろうとする。ところが、トラン
ジスタ１１のＯＮ抵抗はトランジスタ１２のＯＮ抵抗よ
りも小さい。したがって、接続ラインＬ１の電位によっ
てトランジスタ１２がＯＮ状態になるよりも先に接続ラ
インＬ２の電位によってトランジスタ１１がＯＮ状態と
なる。このため、接続ラインＬ１の電位は電源電位ＶＣ
Ｃとなり、この高電位によって今度はトランジスタ１３
がＯＮ状態となる。Referring to FIG. 8, the operation mode of the internal functional circuit 24 is set to A.
In order to set the bonding pads 21 and 22 to each other during wire bonding, the bonding pads 21 and 22 are not connected to anything and are placed in an oven state. Therefore, even if the power supply voltage is applied, neither the ground potential VIg nor the power supply potential VCC is applied to the bonding pads 21 and 22. However, before the power supply voltage is applied, the connection lines Ll, L2 . L3. and L4 are both ground potential v6. It is expected that the potential will be low, close to . Therefore, by applying the power supply voltage, the transistor 12 is connected to the connection line L.
It receives a low potential of 1 on its gate and attempts to turn on. At the same time, the transistor 11 whose gate receives the low potential of the connection line L2 also tries to turn on. However, the ON resistance of transistor 11 is smaller than that of transistor 12. Therefore, the transistor 11 is turned on by the potential of the connection line L2 before the transistor 12 is turned on by the potential of the connection line L1. Therefore, the potential of the connection line L1 is the power supply potential VC
C, and due to this high potential, the transistor 13
becomes ON state.
この結果、接続ラインＬ２には接地電位ＶＳＳが与えら
れ、この電位がインバータＩ９に入力される。つまり、
電源電圧印加によって内部信号Ｓ１の論理値は０となり
その反転信号Ｓ１の論理値は１となる。As a result, the ground potential VSS is applied to the connection line L2, and this potential is input to the inverter I9. In other words,
By applying the power supply voltage, the logic value of the internal signal S1 becomes 0, and the logic value of the inverted signal S1 becomes 1.
一方、電源電圧印加によって接続ラインＬ３の低電位を
そのゲートに受けるトランジスタ１５はＯＮ状態になろ
うとする。このとき、接続ラインＬ４の低電位をそのゲ
ートに受けるトランジスタ１４はＮチャネルＭＯＳトラ
ンジスタであるがら、ＯＦＦ状態のままである。したが
って、接続ラインＬ４の電位は電源電位ｖｃｃとなる。On the other hand, the transistor 15, which receives the low potential of the connection line L3 at its gate by the application of the power supply voltage, attempts to turn on. At this time, although the transistor 14, which receives the low potential of the connection line L4 at its gate, is an N-channel MOS transistor, it remains in the OFF state. Therefore, the potential of the connection line L4 becomes the power supply potential vcc.
これによって、この電位ＶＣＣをそのゲートに受けたト
ランジスタ１４はＯＮ状態となり、接続ラインＬ３、す
なわち、ポンディングパッド２２には接地電位ＶＳＳが
与えられる。さらに、ラインＬ４の電位ＶＣＣはインバ
ータ！１０に入力される。つまり、電ａｉｉｊ電圧印加
によって内部信号Ｓ２の論理値は１となりその反転信号
Ｓ２の論理値は０となる。As a result, the transistor 14 which receives this potential VCC at its gate is turned on, and the ground potential VSS is applied to the connection line L3, that is, the bonding pad 22. Furthermore, the potential VCC of line L4 is inverter! 10 is input. That is, by applying the electric voltage, the logic value of the internal signal S2 becomes 1, and the logic value of the inverted signal S2 becomes 0.
次に、内部機能回路２４の動作モードをＢに設定するに
は、ワイヤボンディング時に、ポンディングパッド２２
だけをＶＣＣ用バッド４に接続しポンディングパッド２
１はオーブン状態としておく。この場合、電源電圧印加
によってポンディングパッド２１、すなわち、接続ライ
ンＬ１の電位が電源電位ＶＣＣとなることは先に述べた
。このときの内部信号Ｓ１と８１の論理値がそれぞれ０
と１であった。一方、電源電圧印加によってボンディン
グパッド２２の電位、すなわち、接続ラインＬ３の電位
は電源電位ＶＣＣとなる。したがって、この電位ＶＣＣ
をゲートに受けたトランジスタ１６がＯＮとなり、接続
ラインＬ４の電位は接地電位ＶＳＳとなり、これがイン
バータ１１０に入力される。よって、内部信号Ｓ２と８
２の論理値はそれぞれ０と１となる。Next, in order to set the operation mode of the internal functional circuit 24 to B, the bonding pad 22 is
Connect only to VCC pad 4 and bonding pad 2
1 is left in the oven. In this case, as described above, the potential of the bonding pad 21, that is, the connection line L1 becomes the power supply potential VCC by applying the power supply voltage. At this time, the logical values of internal signals S1 and 81 are respectively 0.
and 1. On the other hand, by applying the power supply voltage, the potential of the bonding pad 22, that is, the potential of the connection line L3 becomes the power supply potential VCC. Therefore, this potential VCC
The transistor 16 that receives the voltage at its gate is turned on, and the potential of the connection line L4 becomes the ground potential VSS, which is input to the inverter 110. Therefore, internal signals S2 and 8
The logical values of 2 are 0 and 1, respectively.
次に、内部機能回路２４の動作モードをＣに設定する場
合には、ワイヤボンディング時に、ポンディングパッド
２１だけをＶＳＳ用パッド１に接続しポンディングパッ
ド２２はオーブン状態としておく。この場合、電源電圧
印加によってポンディングパッド２２の電位が接地電位
ＶＳＳとなることは先に述べた。このときの内部信号Ｓ
２と８２の論理値はそれぞれ１と０であった。一方、電
源電圧印加によってポンディングパッド２１の電位、す
なわち、接続ラインＬ１の電位は接地電位ＶＳＳとなる
。これによって、トランジスタ１２はＯＮＬ、接続ライ
ンＬ２には電源電位ＶＣＣが与えられこれがインバータ
Ｉ９に入力される。よって、内部信号Ｓ１と８１の論理
値はそれぞれ１と０となる。Next, when setting the operation mode of the internal functional circuit 24 to C, only the bonding pad 21 is connected to the VSS pad 1 during wire bonding, and the bonding pad 22 is left in an oven state. In this case, as described above, the potential of the bonding pad 22 becomes the ground potential VSS by applying the power supply voltage. Internal signal S at this time
The logical values of 2 and 82 were 1 and 0, respectively. On the other hand, by applying the power supply voltage, the potential of the bonding pad 21, that is, the potential of the connection line L1 becomes the ground potential VSS. As a result, transistor 12 is ONL, and power supply potential VCC is applied to connection line L2, which is input to inverter I9. Therefore, the logical values of internal signals S1 and 81 are 1 and 0, respectively.
最後に、内部機能回路２４の動作モードをＤに設定する
場合には、ワイヤボンディング時に、ポンディングパッ
ド２１と２２をそれぞれＶＳＳ用バッド１とＶＣＣ用バ
ッド４とに接続する。この場合、電源電圧の印加によっ
てポンディングパッド２１と２２の電位はそれぞれ接地
電位ＶＳＳ電源電位ＶＣＣとなる。したがって、先に述
べたとおり内部信号Ｓｌ、 Ｓｌ、 Ｓ２．およびＳ
２の論理値はそれぞれ、１．ｏ、 １ｍよび０となる
。Finally, when setting the operation mode of the internal functional circuit 24 to D, the bonding pads 21 and 22 are connected to the VSS pad 1 and the VCC pad 4, respectively, during wire bonding. In this case, by applying the power supply voltage, the potentials of the bonding pads 21 and 22 become the ground potential VSS and the power supply potential VCC, respectively. Therefore, as mentioned earlier, the internal signals Sl, Sl, S2 . and S
The logical values of 2 are 1. o, 1m and 0.
［発明が解決しようとする課題］従来の動作モード切換用内部信号発生回路は以上のよう
に構成されており、ワイヤボンディングによって電源電
位印加用パッドおよび接地電位印加用パッドに選択的に
接続するための切換用ポンディングパッドが必要である
。一方、ワイヤボンディングによる接続では接続するべ
き２つの部分の間隔には制限がありそれほど長くできな
い。このため、上記切換用ポンディングパッドのうち電
ｉ［２１位を選択的に印加したいものは電源電位印加用
パッドの近傍に、接地電位を選択的に印加したいものは
接地電位印加用パッドの近傍に設けられる。[Problem to be Solved by the Invention] The conventional internal signal generation circuit for operating mode switching is configured as described above, and is connected selectively to the power supply potential application pad and the ground potential application pad by wire bonding. A switching pad is required. On the other hand, when connecting by wire bonding, there is a limit to the distance between the two parts to be connected, and it cannot be made that long. For this reason, among the switching pads, the one to which it is desired to selectively apply the voltage i[21st position is located near the power supply potential application pad, and the one to which it is desired to selectively apply the ground potential is located near the ground potential application pad. established in
ところで、ＩＣチップをパッケージに組込んだ場合、パ
ッケージから出ているピン、すなわち、リードフレーム
の各リードの配列は規格によって規定されている。それ
によると、電源電位用ピンと接地電位用ビンとは対角線
に位置する。このため、一般に、これらのビンに接続さ
れる（ワイヤボンディングによって）べき電源電位印加
用パッドと接地電位印加用パッドとは、ＩＣチップ上に
おいて対角線に設けられる。したがって、ｉＴ５図に示
すような動作モード切換用内部信号発生回路の場合は次
のような問題が生じる。By the way, when an IC chip is assembled into a package, the arrangement of pins protruding from the package, that is, each lead of a lead frame, is defined by standards. According to this, the power supply potential pin and the ground potential bin are located diagonally. Therefore, in general, the power supply potential application pad and the ground potential application pad that are to be connected to these bins (by wire bonding) are provided diagonally on the IC chip. Therefore, in the case of an internal signal generation circuit for operating mode switching as shown in FIG. iT5, the following problem occurs.
電源電位印加用パッドに選択的に接続されるポンディン
グパッドと、接地電位印加用パッドに選択的に接続され
るポンディングパッドとはチップ上のプリント配線によ
って接続しなければならない。（第５図）これは、チッ
プ上に少なくともその対角線の長さのプリント配線が必
要であることを意味する。ところが、このような長いプ
リント配線はチップ上の面積を多く占有してしまう。こ
のため必然的に、他の信号配線が占有し得るチップ上の
面積は減少する。これは、“ＩＣチップ内の回路の高集
積化°という観点から好ましくない。The bonding pads selectively connected to the pads for applying a power supply potential and the pads selectively connected to the pads for applying the ground potential must be connected by printed wiring on the chip. (FIG. 5) This means that printed wiring on the chip is required at least as long as its diagonal. However, such long printed wiring occupies a large area on the chip. This inevitably reduces the area on the chip that can be occupied by other signal wiring. This is undesirable from the viewpoint of "high integration of circuits within an IC chip."
一方、第７図に示すような動作モード切換用内部信号発
生回路ではこのような問題は解消されているが次のよう
な問題を有していた。On the other hand, although this problem has been solved in the internal signal generation circuit for operating mode switching as shown in FIG. 7, it still has the following problem.
電源電位印加用パッドおよび接地電位印加用パッドに、
これらのパッドのそれぞれの近傍に設けた切換用ポンデ
ィングパッドを接続するか否かによってデバイスの動作
モードを選択する。したがって、成る動作モードを選択
した場合に、上記切換用ポンディングパッドは電源投入
直後には、どのような電位にも固定されていない、いわ
ゆるフローティング状態となる。一般に、このようなフ
ローティング状態となっている部分の電位は電源投入時
のスイッチングによるノイズ等により変動しやすい。先
に説明したように、上記切換用ボンディングパッドの電
位が接地電位に十分近い低電位となっていることが第７
図の動作モード切換用内部信号発生回路の動作前提であ
った。したがって、上記切換用ポンディングパッドの電
位が何らかの原因で電源投入直後に予想していた値と異
なった値になると、この動作モード切換用内部信号発生
回路からの内部信号も本来の値と異なったものとなる危
険性が大きい。その結果、本来選択した動作モードと異
なる動作モードで内部機能回路が動作する可能性がある
。The pad for applying power supply potential and the pad for applying ground potential,
The operating mode of the device is selected depending on whether or not the switching pads provided near each of these pads are connected. Therefore, when the following operation mode is selected, the switching bonding pad is not fixed at any potential, and is in a so-called floating state immediately after the power is turned on. Generally, the potential of such a floating portion is likely to fluctuate due to noise caused by switching when the power is turned on. As explained earlier, the seventh point is that the potential of the switching bonding pad is a low potential sufficiently close to the ground potential.
This is the operating premise of the internal signal generation circuit for operating mode switching shown in the figure. Therefore, if the potential of the switching bonding pad becomes a value different from the expected value immediately after the power is turned on for some reason, the internal signal from the internal signal generation circuit for operating mode switching will also differ from the original value. There is a high risk that it will become a thing. As a result, the internal functional circuit may operate in an operation mode different from the originally selected operation mode.
本発明の目的は上記のような問題点を解消し、ノイズ等
による誤動作の危険性がなく、かつ、チップ上のプリン
ト配線面積の小さい動作モード切換用内部信号発生回路
を備えた半導体集積回路装置を提供することである。An object of the present invention is to solve the above-mentioned problems, and to provide a semiconductor integrated circuit device that is free from the risk of malfunction due to noise, etc., and that is equipped with an internal signal generation circuit for operating mode switching that requires a small printed wiring area on a chip. The goal is to provide the following.
［課題を解決するための手段］上記半導体集積回路装置は、各々が所定の電位を受ける
１または複数の電位印加用パッドと、これに対応して設
けられる、第１および第２の端子を有する１または複数
の保持手段と、これに対応して設けられ第１と第２の端
子にそれぞれ接続される１または複数の第１と第２の保
持手段用パッドと、１または複数の保持手段に対応して
設けられる１または複数のボンディングワイヤと、複数
の動作モードををし第１または第２の端子の電位に応答
して複数の動作モードのいずれかの動作モードに設定さ
れる内部機能手段とを備えた。さらに１または複数の保
持手段の各々は第１と第２の端子との間に逆並列して接
続される２つの反転手段を含む。また、１または複数の
保持手段に対応して設けられる１または複数のボンディ
ングワイヤの各々は対応する第１または第２の保持手段
用パッドと対応する電位印加用パッドとの間に接続され
る。[Means for Solving the Problems] The semiconductor integrated circuit device has one or more potential application pads each receiving a predetermined potential, and first and second terminals provided correspondingly. one or more holding means; one or more first and second holding means pads provided correspondingly and connected to the first and second terminals; and one or more holding means; one or more bonding wires provided correspondingly, and an internal functional means that operates in a plurality of operating modes and is set to one of the plurality of operating modes in response to the potential of the first or second terminal. Equipped with. Furthermore, each of the one or more holding means includes two inverting means connected in antiparallel between the first and second terminals. Furthermore, each of the one or more bonding wires provided corresponding to the one or more holding means is connected between the corresponding first or second holding means pad and the corresponding potential application pad.
［作用］本発明に係る半導体集積回路装置は上記のように構成し
た。このため、ワイヤボンディングによって上記第１ま
たは第２の保持手段用パッドが対応する上記電位印加用
パッドに接続されることにより、電源印加時には上記保
持手段の反転手段によって、ワイヤボンディングにより
どこにも接続されない他方の保持手段用パッドの電位が
固定される。すなわち、上記第１または第２の保持手段
用パッドに与えられる電位は上記反転手段によって反転
され他方の保持手段用パッドに与えられる。[Function] The semiconductor integrated circuit device according to the present invention is configured as described above. Therefore, by wire bonding, the first or second holding means pad is connected to the corresponding potential application pad, and when power is applied, the holding means is inverted so that it is not connected to anywhere by wire bonding. The potential of the other holding means pad is fixed. That is, the potential applied to the first or second holding means pad is inverted by the inverting means and applied to the other holding means pad.
さらに、上記保持手段に含まれる２つの反転手段は逆並
列に接続されているため、上記他方の保持手段用パッド
に与えられた電位はこれを入力端に受ける反転手段によ
って反転され上記第１または第２の保持手段用パッドに
フィードバックされる。Further, since the two inverting means included in the holding means are connected in anti-parallel, the potential applied to the other holding means pad is inverted by the inverting means which receives this at its input terminal. This is fed back to the second holding means pad.
このように、上記保持手段によって、上記第１および第
２の保持手段用パッドの電位は電源印加によって所定の
電位に固定される。In this manner, the holding means fixes the potentials of the first and second holding means pads to a predetermined potential by applying power.
［実施例］第１図は本発明の一実施例の半導体集積回路装置におけ
る動作モード切換用内部信号発生回路の回路図である。[Embodiment] FIG. 1 is a circuit diagram of an internal signal generation circuit for operating mode switching in a semiconductor integrated circuit device according to an embodiment of the present invention.
なお、本実施例の半導体集積回路装置の構成は第４図に
示されるものと同様である。Note that the configuration of the semiconductor integrated circuit device of this example is similar to that shown in FIG. 4.
図を参照して、この回路は内部信号Ｓ１およびＳｌを発
生させるための回路部分ａと内部信号Ｓ２およびＳ２を
発生させるための回路部分すとがら構成される。Referring to the figure, this circuit is comprised of a circuit section a for generating internal signals S1 and Sl and a circuit section for generating internal signals S2 and S2.
上記前者の回路部分ａは第４図における動作モード切換
用内部信号発生回路２６に相当しインバータ１１，１２
．および夏３と、切換用ポンディングパッド２および３
とから構成される。インバータ１１と１２とはその入力
端と出力端とが互いに接続されたいわゆるラッチ回路を
構成している。The former circuit section a corresponds to the internal signal generation circuit 26 for operating mode switching in FIG.
．． and summer 3, switching pads 2 and 3
It consists of Inverters 11 and 12 constitute a so-called latch circuit whose input ends and output ends are connected to each other.
さらに、インバータ１１の入力端と出力端はそれぞれポ
ンディングパッド３と２とに接続される。Furthermore, the input and output ends of the inverter 11 are connected to the bonding pads 3 and 2, respectively.
インバータ１１の出力端は、さらに、インバータ夏３の
入力端に接続される。ここで、ポンディングパッド２お
よび３は、共に、接地電位ＶＳＳを印加するためのＶＳ
Ｓ用バッド１の近傍に設けられる。そして、これらのポ
ンディングパッドはワイヤボンディングによってＶＳＳ
用パッド１に選択的に接続される。なお、インバータ■
３の入力電位と出力電位の論理値はそれぞれ内部信号Ｓ
１とＳｌとしで内部機能回路２４の動作モードを切換え
るために用いられる。The output end of the inverter 11 is further connected to the input end of the inverter summer 3. Here, both the bonding pads 2 and 3 are connected to the ground potential VSS for applying the ground potential VSS.
It is provided near the S pad 1. These bonding pads are connected to VSS by wire bonding.
selectively connected to pad 1 for use. In addition, the inverter ■
The logical values of the input potential and output potential of No. 3 are each internal signal S.
1 and Sl are used to switch the operation mode of the internal functional circuit 24.
上記後者の回路部分すは第４図における動作モード切換
用内部信号発生回路２５に相当しインバータ１４，１５
．および！６と、切換用ポンディングパッド５および６
とから構成される。インバータ１４とＩ５とは、その入
力端と出力端とが互いに接続されたいわゆるラッチ回路
を構成している。さらに、インバータＩ４の入力端と出
力端はそれぞれポンディングパッド５と６とに接続され
る。インバータ１４の出力端はさらにインバータ■６の
入力端に接続される。ここで、ポンディングパッド５お
よび６は共に電源電位ｖｃｅを印加するためのｖｃｃ用
パッド４の近傍に設けられる。The latter circuit portion corresponds to the internal signal generation circuit 25 for operating mode switching in FIG.
．． and! 6, and switching pads 5 and 6.
It consists of The inverters 14 and I5 constitute a so-called latch circuit whose input ends and output ends are connected to each other. Furthermore, the input and output ends of inverter I4 are connected to bonding pads 5 and 6, respectively. The output terminal of the inverter 14 is further connected to the input terminal of the inverter 6. Here, both of the bonding pads 5 and 6 are provided near the vcc pad 4 for applying the power supply potential vce.
そして、これらポンディングパッドはＶＣＣ用バッド４
に選択的にワイヤボンディングによって接続される。な
お、インバータＩ６の入力電位と出力電位の論理値はそ
れぞれ内部信号Ｓ２と８２として動作モードの切換に用
いられる。And these bonding pads are VCC pads 4
selectively connected by wire bonding. Note that the logical values of the input potential and output potential of the inverter I6 are used as internal signals S2 and 82, respectively, to switch the operation mode.
今、上記内部信号Ｓｌ、Ｓｌ、Ｓ２．およびＳ２の論理
値の組合わせと、これによって特定される内部機能回路
２４の動作モードとの対応関係は従来例の説明の場合と
同一である（第２図）とする。以下、内部機能回路２４
を各動作モードに設定する場合のこの回路の動作につい
て説明する。Now, the internal signals Sl, Sl, S2 . It is assumed that the correspondence between the combination of logical values of S2 and S2 and the operation mode of the internal functional circuit 24 specified thereby is the same as in the description of the conventional example (FIG. 2). Below, the internal functional circuit 24
The operation of this circuit when set to each operation mode will be explained.
説明にあたっては第３図を参照する。第３図は、内部機
能回路２４の各動作モードにおけるポンディングパッド
２，３，５． および６と、ＶｔＳ用パッド１、および
ＶＣＣ用バッド４との接続関係を示す表である。Please refer to FIG. 3 for the explanation. FIG. 3 shows the bonding pads 2, 3, 5, . . . in each operation mode of the internal functional circuit 24. 6 is a table showing the connection relationship between VtS pad 1 and VCC pad 4.
まず、内部機能回路２４の動作モードをＡにする場合に
は、ワイヤボンディング時に、ポンディングパッド２と
６とをそれぞれＶｔＳ用パッド１とＶＣＣ用バッド４と
に接続する。なお、ポンディングパッド３および５はオ
ープン状態としておく。この場合、電源電圧印加によっ
てポンディングパッド２と６の電位はそれぞれ接地電位
ＶＳＳと電源電位ＶＣＣとになる。したがって、ポンデ
ィングパッド２と６に接続されるインバータ■３と１６
の人力電位はそれぞれ接地電位ＶＳＳと電源電位ＶＣＣ
とになる。よって、内部信号Ｓｌ。First, when the operation mode of the internal functional circuit 24 is set to A, the bonding pads 2 and 6 are connected to the VtS pad 1 and the VCC pad 4, respectively, during wire bonding. Note that the bonding pads 3 and 5 are left open. In this case, by applying the power supply voltage, the potentials of the bonding pads 2 and 6 become the ground potential VSS and the power supply potential VCC, respectively. Therefore, inverters ■3 and 16 connected to bonding pads 2 and 6
The human power potentials are ground potential VSS and power supply potential VCC, respectively.
It becomes. Therefore, the internal signal Sl.
１．０．および１となる。このとき、接地電位Ｖ、Ｓは
インバータＩ２によって反転出力されるためポンディン
グパッド３の電位は電Ｒ電位ＶＣＣとなっている。さら
に、ポンディングパッド３の電位はインバータ１１によ
って反転されポンディングパッド２にフィードバックさ
れる。同様に、電源電位ｖｅｃはインバータ１５によっ
て反転出力されるためポンディングパッド５の電位は接
地電位ＶＳＳとなる。さらに、ポンディングパッド５の
電位はインバータ１４によって、反転されポンディング
パッド６にフィードバックされる。1.0. and 1. At this time, since the ground potentials V and S are inverted and outputted by the inverter I2, the potential of the bonding pad 3 is the R potential VCC. Further, the potential of the bonding pad 3 is inverted by the inverter 11 and fed back to the bonding pad 2. Similarly, since the power supply potential vec is inverted and outputted by the inverter 15, the potential of the bonding pad 5 becomes the ground potential VSS. Further, the potential of the bonding pad 5 is inverted by the inverter 14 and fed back to the bonding pad 6.
次に、内部機能回路２４の動作モードをＢにするときに
は、ポンディングパッド２と５をそれぞれＶｔＳ用パッ
ド１とＶＣＣ用パッド５とに接続する。なお、ポンディ
ングパッド３および６は共にオーブン状態とする。この
場合、電源電圧印加によって、ポンディングパッド２と
５にはそれぞれ接地電位ＶＳＳと電源電位ＶＣＣとが与
えられる。したがって、インバータＩ３の入力電位は先
の場合と同じであるから、内部信号Ｓ１と８１の論理値
はそれぞれ０と１である。一方、ポンディングパッド５
の電源電位ｖｃｃはインバータＩ４により反転出力され
接地電位ＶＳＳとなりインバータＩ６に人力される。よ
って、内部信号ｓ２およびＳ２の論理値はそれぞれ１と
０となる。もちろんこのときインバータＩ４の出力によ
ってポンディングパッド６の電位は接地電位ＶＳＳとな
っている。さらにポンディングパッド６の電位はインバ
ータ■５によって反転されポンディングパッド２にフィ
ードバックされる。Next, when setting the operation mode of the internal functional circuit 24 to B, the bonding pads 2 and 5 are connected to the VtS pad 1 and the VCC pad 5, respectively. Note that both the bonding pads 3 and 6 are in an oven state. In this case, by applying the power supply voltage, the ground potential VSS and the power supply potential VCC are applied to the bonding pads 2 and 5, respectively. Therefore, since the input potential of inverter I3 is the same as in the previous case, the logical values of internal signals S1 and 81 are 0 and 1, respectively. On the other hand, pounding pad 5
The power supply potential VCC is inverted and outputted by the inverter I4 to become the ground potential VSS, which is input to the inverter I6. Therefore, the logical values of internal signals s2 and S2 are 1 and 0, respectively. Of course, at this time, the potential of the bonding pad 6 is set to the ground potential VSS by the output of the inverter I4. Further, the potential of the bonding pad 6 is inverted by the inverter 5 and fed back to the bonding pad 2.
次に、内部機能回路２４の動作モードをＣにするときに
はポンディングパッド３と６をそれぞれＶｔＳ用パッド
１とＶＣＣ用パッド４とにワイヤボンディングにより接
続する。この場合、電源電圧印加によってポンディング
パッド３と６とにはそれぞれ接地電位ＶＳＳと電源電位
■、。とが与えられる。インバータＩ６の人力電位は先
と同じであるから内部信号Ｓ２と８２の論理値はそれぞ
れ１とＯとなる。一方、ポンディングパッド３の接地電
位ＶＳＳはインバータ１１によって反転出力され電源電
位ＶＣＣとなりインバータＩ３に入力される。よって、
内部信号Ｓ１と８１の論理値はそれぞれ１と０となる。Next, when setting the operation mode of the internal functional circuit 24 to C, the bonding pads 3 and 6 are connected to the VtS pad 1 and the VCC pad 4, respectively, by wire bonding. In this case, by applying the power supply voltage, the ground potential VSS and the power supply potential 2 are applied to the bonding pads 3 and 6, respectively. is given. Since the human power potential of inverter I6 is the same as before, the logical values of internal signals S2 and 82 are 1 and O, respectively. On the other hand, the ground potential VSS of the bonding pad 3 is inverted and outputted by the inverter 11 to become the power supply potential VCC and input to the inverter I3. Therefore,
The logical values of internal signals S1 and 81 are 1 and 0, respectively.
このとき、インバータ亘１の出力によってポンディング
パッド２の電位は電源電位ＶＣＣとなっている。At this time, the potential of the bonding pad 2 is set to the power supply potential VCC by the output of the inverter 1.
最後に内部機能回路２４の動作モードをＤにするときに
はポンディングパッド３と５をそれぞれＶＳＳ用パッド
１とＶＣＣ用パッド４とにワイヤボンディングによって
接続する。この場合、電源電圧印加によってインバータ
■３と１６の入力電位はそれぞれ電源電位ＶＣＣと接地
電位ＶＳＳとなる。よって、内部信号Ｓ１．Ｓｌ、Ｓ２
．およびＳ２の論理値はそれぞれ１．０． １．および
０となる。もちろん、このとき、ワイヤボンディングさ
れていないポンディングパッド２と６の電位はそれぞれ
電源電位ＶＣＣと接地電位８．となっていることは言う
までもない。さらに、ポンディングパッド２と６の電位
はそれぞれ、インバータＩ２と１５とによってポンディ
ングパッド３と５にフィードバックされる。Finally, when the operation mode of the internal functional circuit 24 is set to D, the bonding pads 3 and 5 are connected to the VSS pad 1 and the VCC pad 4, respectively, by wire bonding. In this case, by applying the power supply voltage, the input potentials of inverters 3 and 16 become the power supply potential VCC and the ground potential VSS, respectively. Therefore, the internal signal S1. Sl, S2
．． and S2 have logical values of 1.0. 1. and becomes 0. Of course, at this time, the potentials of the bonding pads 2 and 6 that are not wire-bonded are the power supply potential VCC and the ground potential 8. Needless to say, this is the case. Furthermore, the potentials of bonding pads 2 and 6 are fed back to bonding pads 3 and 5 by inverters I2 and 15, respectively.
なお、本実施例においては内部機能回路の動作モードを
４通りとしたが、これは必ずしも４通りに限定するもの
ではない。たとえば、動作モードが２通りであれば、動
作モード切換用内部信号発生回路として第１図のａまた
はｂの回路部分のみで動作モードの切換えが可能である
。同様に動作モードが４通り以上であれば、動作モード
切換用内部信号発生回路として第１図に示す回路に加え
て第１図のａまたはｂと同一の回路部分をＶＳＳ用バッ
ド１またはＶＣＣ用パッド４の近傍に設ければよい。In this embodiment, the internal functional circuit operates in four modes, but this is not necessarily limited to four modes. For example, if there are two operating modes, the operating mode can be switched using only the circuit portion a or b in FIG. 1 as the internal signal generating circuit for switching the operating mode. Similarly, if there are four or more operation modes, in addition to the circuit shown in Figure 1, the same circuit part as a or b in Figure 1 is used as an internal signal generation circuit for switching operation modes. It may be provided near the pad 4.
［発明の効果］本発明にかかる半導体集積回路装置の動作モード切換用
内部信号発生回路は以上のように構成されており次のよ
うな効果がある。[Effects of the Invention] The internal signal generation circuit for operating mode switching of a semiconductor integrated circuit device according to the present invention is configured as described above, and has the following effects.
すべての切換用ポンディングパッドの電位は内部機能回
路の動作モードをどれに設定する場合にも接地電位また
は電源電位によって電源投入後固定される。したがって
、切換用ポンディングパッドの電位がノイズ等によって
変動しにくくなる。The potentials of all switching bonding pads are fixed at the ground potential or power supply potential after power is turned on, regardless of which operating mode the internal functional circuit is set to. Therefore, the potential of the switching bonding pad is less likely to fluctuate due to noise or the like.
その結果、上記半導体集積回路装置使用時に動作モード
切換用内部信号発生回路の出力信号は正しい論理値を示
す。つまり、上記半導体集積回路装置はワイヤボンディ
ング時に選択した所望の動作モードで動作しノイズ等に
よって誤った動作モードで動作する危険性が回避される
。すなわち、半導体集積回路装置の確実な動作モード切
換が行なえる。As a result, when the semiconductor integrated circuit device is used, the output signal of the internal signal generation circuit for operating mode switching shows a correct logical value. That is, the semiconductor integrated circuit device operates in the desired operation mode selected at the time of wire bonding, and the risk of operating in the wrong operation mode due to noise or the like is avoided. That is, the operation mode of the semiconductor integrated circuit device can be switched reliably.
さらに、ワイヤボンディング時に電源電位印加用パッド
に接続され得る切換用ポンディングパッドと接地電位印
加用パッドに接続され得る切換用ポンディングパッドと
の間にプリント配線を設ける必要がない。したがって、
その分、ＩＣチップ上に設けられ得る他の信号配線の数
が多くなる。Furthermore, there is no need to provide printed wiring between the switching bonding pad that can be connected to the power supply potential application pad and the switching bonding pad that can be connected to the ground potential application pad during wire bonding. therefore,
Correspondingly, the number of other signal wirings that can be provided on the IC chip increases accordingly.
その結果、ＩＣチップ上の回路の集枯度が向上される。As a result, the degree of depletion of the circuit on the IC chip is improved.
第１図は本発明の一実施例を示す回路図、第２図は従来
例および本発明の一実施例を説明するための動作モード
切換用内部信号と内部機能回路の動作モードの対応関係
を表にした図、第３図は本発明の一実施例を説明するた
めの、切換用ポンディングパッドの接続状態と内部機能
回路の動作モードの対応関係を表にした図である。さら
に、第４図は従来および本発明の一実施例を示す半導体
集積回路装置の一例を示す概略ブロック図、第５図は従
来例を示す動作モード切換用内部信号発生回路の回路図
、第６図は従来例を説明するための切換用ポンディング
パッドの接続状態と内部機能回路の動作モードの対応関
係を表にした図である。さらに、第７図は他の従来例を示す動作モード切換用内
部信号発生回路の回路図、第８図は前記能の従来例を説
明するための切換用ポンディングパッドの接続状態と内
部機能回路の動作モードの対応関係を表にした図である
。図において、１はＶＳＳ用パッド、４はＶＣＣ用パッド
、２，３，５，６．１７〜２２は切換用ポンディングパ
ッド、１１〜１１４はそれぞれインバータ、７．９．
１１． １２．および１５はＰチャネルＭＯＳ）ランジ
スタ、８，１０．１３゜１４゜および１６はＮチャネルＭＯＳトランジスタである。なお、図中、同一符号は同一または相当部分を示す。代理人大吉増雄簗２図第３図累１図αＩ４．Ｉｓ、 １ｂ ： イηく−７第４図萬Ｓ図第９図１１９−．１１０：インバー７２２ ： ＊７）ｉＪ％ｑｔ：；ｆ２＞７°７＼嗜、Ｖ
第６図第８図Fig. 1 is a circuit diagram showing an embodiment of the present invention, and Fig. 2 shows the correspondence between internal signals for operating mode switching and operating modes of internal functional circuits to explain a conventional example and an embodiment of the present invention. FIG. 3 is a table showing the correspondence between the connection state of the switching bonding pad and the operation mode of the internal functional circuit, for explaining one embodiment of the present invention. Furthermore, FIG. 4 is a schematic block diagram showing an example of a semiconductor integrated circuit device illustrating a conventional example and an embodiment of the present invention, FIG. 5 is a circuit diagram of an internal signal generation circuit for operating mode switching showing a conventional example, and FIG. The figure is a table showing the correspondence between the connection state of the switching bonding pad and the operation mode of the internal functional circuit to explain a conventional example. Furthermore, FIG. 7 is a circuit diagram of an internal signal generation circuit for operating mode switching showing another conventional example, and FIG. 8 is a connection state of switching bonding pads and an internal functional circuit to explain the conventional example of the above-mentioned function. FIG. 2 is a table showing the correspondence between operation modes of FIG. In the figure, 1 is a VSS pad, 4 is a VCC pad, 2, 3, 5, 6. 17-22 are switching pads, 11-114 are inverters, 7.9.
11. 12. and 15 are P-channel MOS transistors, and 8, 10.13°, 14° and 16 are N-channel MOS transistors. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Agent Daiyoshimasuyuan 2nd figure 3rd figure 1st figure α I4. Is, 1b: Iηku-7 Fig. 4 S Fig. 9 Fig. 119-. 110: Invar 7 22: *7) iJ%qt: ; f2>7°7\＼＼, V
Figure 6 Figure 8
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327026AJPH02170442A (en) | 1988-12-22 | 1988-12-22 | Semiconductor integrated circuit device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63327026AJPH02170442A (en) | 1988-12-22 | 1988-12-22 | Semiconductor integrated circuit device |
| Publication Number | Publication Date |
|---|---|
| JPH02170442Atrue JPH02170442A (en) | 1990-07-02 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63327026APendingJPH02170442A (en) | 1988-12-22 | 1988-12-22 | Semiconductor integrated circuit device |
| Country | Link |
|---|---|
| JP (1) | JPH02170442A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022137A (en)* | 2008-07-10 | 2010-01-28 | Sanyo Electric Co Ltd | Driving signal output circuit and multichip package |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022137A (en)* | 2008-07-10 | 2010-01-28 | Sanyo Electric Co Ltd | Driving signal output circuit and multichip package |
| Publication | Publication Date | Title |
|---|---|---|
| EP0143624B1 (en) | Dynamic semiconductor memory device having divided memory cell blocks | |
| US6362656B2 (en) | Integrated circuit memory devices having programmable output driver circuits therein | |
| US5537354A (en) | Semiconductor memory device and method of forming the same | |
| US5157635A (en) | Input signal redriver for semiconductor modules | |
| US5900021A (en) | Pad input select circuit for use with bond options | |
| US6272053B1 (en) | Semiconductor device with common pin for address and data | |
| US3986179A (en) | Fault-tolerant CCD memory chip | |
| US5239509A (en) | Semiconductor memory device | |
| US5896039A (en) | Configurable probe pads to facilitate parallel testing of integrated circuit devices | |
| US5287527A (en) | Logical signal output drivers for integrated circuit interconnection | |
| US5373470A (en) | Method and circuit for configuring I/O devices | |
| US5426432A (en) | IC card | |
| US4992983A (en) | Semiconductor memory device with an improved write control circuit | |
| EP0262413B1 (en) | Memory device employing address multiplexing | |
| US5177573A (en) | Semiconductor integrated circuit device | |
| JPH02170442A (en) | Semiconductor integrated circuit device | |
| US20040190328A1 (en) | Semiconductor memory integrated circuit | |
| KR950012026B1 (en) | Dual port storage | |
| US5323346A (en) | Semiconductor memory device with write-per-bit function | |
| US6147924A (en) | Arrangement of data input/output circuits for use in a semiconductor memory device | |
| KR100279293B1 (en) | Semiconductor device packaged by micro ball grid array package | |
| JPH0414437B2 (en) | ||
| JP3530402B2 (en) | Semiconductor integrated circuit device | |
| KR0175022B1 (en) | Data input / output mode converter of semiconductor memory device | |
| JP2792256B2 (en) | Semiconductor memory |