【発明の詳細な説明】〔産業上の利用分野〕本発明は混成集積回路に関し、特に、回路基板上に半導
体素子ベレットおよび薄膜受動素子ベレットあるいは電
子部品素片を、バンプ接続搭載してなる混成集積回路装
置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a hybrid integrated circuit, and particularly to a hybrid integrated circuit in which a semiconductor element pellet, a thin film passive element pellet, or an electronic component piece is mounted on a circuit board by bump connection. The present invention relates to integrated circuit devices.
従来、この種の混成集積回路装置は、第３図に示すよう
に、リードフレーム１″上に導体の回路パターン３″を
有する回路基板２″を設け、その上に半導体素子ベレッ
ト４″をマウント剤１０を用いて搭載し、半導体素子ベ
レット４″電極部と回路基板２″上の電極部とをボンデ
ィングワイヤーにより接続し、しかる後にトランスファ
モールド樹脂により封止している。Conventionally, this type of hybrid integrated circuit device, as shown in FIG. 3, has a circuit board 2'' having a conductor circuit pattern 3'' on a lead frame 1'', and a semiconductor element pellet 4'' mounted thereon. The semiconductor element pellet 4'' electrode section and the electrode section on the circuit board 2'' are connected by a bonding wire, and then sealed with a transfer mold resin.
上述した従来の混成集積回路は、小型化を図るためにト
ランスファモールドパッケージ化した一例であるが、こ
の従来例では、半導体素子ベレットあるいは薄膜素子ペ
レットの電極と、回路基板上の電極とをワイヤーボンデ
ィングにより接続を行なった場合に素子ペレット周辺に
ボンディングエリアを必要とする。このために、リード
フレーム上に設けなければならない回路基板が、大型化
し高集積化を困難にしているばかりでなく、リードフレ
ーム、回路基板、トランスファモールド樹脂相互間には
たらく熱応力によりパッケージに反りが発生しやすくな
り、クラック不良等の発生するケースも生じるという欠
点がある。The conventional hybrid integrated circuit described above is an example of a transfer mold package for miniaturization, but in this conventional example, the electrodes of the semiconductor element pellet or thin film element pellet and the electrodes on the circuit board are connected by wire bonding. When the connection is made using the method described above, a bonding area is required around the element pellet. For this reason, the circuit board that must be mounted on the lead frame not only becomes larger, making it difficult to achieve high integration, but also causes the package to warp due to thermal stress acting between the lead frame, circuit board, and transfer mold resin. This has the disadvantage that cracks are more likely to occur, and cracks and other defects may occur.
これらの問題を防止するためには、回路基板上の実装密
度を向上させ回路基板面積をできるだけ小さいものにす
る必要がある。In order to prevent these problems, it is necessary to improve the mounting density on the circuit board and to minimize the area of the circuit board.
素子ベレットと回路基板電極とをバンプ電極により接続
する方法は、ボンディングエリアか不要となりこれらの
問題を解決するための有用な方法と考えられている。し
かしながら、そうした場合でもバンプ電極接続を行なっ
て得た回路モジュールをトランスファモールドするため
にはいくつかの問題点が発生する。すなわち、トランス
ファモールドではモールド樹脂の注入時の温度が１７０
℃以上になることと注入された樹脂が一方向より素子ペ
レットを押す状態となるので特に共晶はんだにてバンプ
形成を行なった場合にはベレットハガレの発生する可能
性が生じる。また、バンプ接続を行なった素子ベレット
は、トランスファモールド樹脂がベレットと回路基板と
の間に入り込み素子ベレットおよびベレット下部基板に
応力を加えるために、半導体素子のクラック不良あるい
はバンプ接続部のオープン不良となる可能性が高いまた、半導体素子には素子の動作上の目的から前記した
実装上の問題点の他に、高熱伝導性、α線遮へい等の特
性を良好にする必要の生じてくるケースがある。これら
の特性もまたトランスファモールド樹脂により十分な効
果を得ることは困難となってくる。The method of connecting the element pellet and the circuit board electrode with a bump electrode eliminates the need for a bonding area and is considered to be a useful method for solving these problems. However, even in such a case, several problems occur when transfer molding a circuit module obtained by connecting bump electrodes. In other words, in transfer molding, the temperature at the time of injection of mold resin is 170°C.
℃ or more and the injected resin pushes the element pellet from one direction, so there is a possibility of pellet peeling, especially when bumps are formed with eutectic solder. In addition, with a device pellet that has been bump-connected, the transfer mold resin gets between the pellet and the circuit board and applies stress to the device pellet and the lower substrate of the pellet, resulting in cracks in the semiconductor device or open defects in the bump connection. In addition to the mounting problems mentioned above, there are cases where semiconductor devices need to have good characteristics such as high thermal conductivity and α-ray shielding due to the operational purpose of the device. be. These characteristics also make it difficult to obtain sufficient effects using transfer mold resin.
本発明の混成集積回路は、回路素子をバンプ電極を介し
て搭載した回路基板と該回路基板を封止した樹脂を少く
とも含む混成集積回路において、少くとも前記回路素子
を保護用のコーティング材で覆って成る。The hybrid integrated circuit of the present invention includes at least a circuit board on which circuit elements are mounted via bump electrodes and a resin that seals the circuit board, wherein at least the circuit elements are coated with a protective coating material. consists of covering
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例の断面図である。FIG. 1 is a sectional view of a first embodiment of the invention.
この実施例では、リードフレーム１上に回路基板２を搭
載し半導体素子ベレット４をバンプ電極５を介し回路基
板２上に搭載し表面保護コーティング樹脂６によりコー
ティングを行なっている。In this embodiment, a circuit board 2 is mounted on a lead frame 1, a semiconductor element pellet 4 is mounted on the circuit board 2 via bump electrodes 5, and the surface is coated with a surface protection coating resin 6.
ここでバンプ電極としてはＰｂ−８ｎ系のはんだバンプ
電極を用いる場合が多いが、これ以外の金属を含む溶融
接合可能なバンプ電極あるいは、圧着接続に多用される
Ａｕバンプ等も適用することが可能である。また、回路
基板２上の回路導体パターン３とリードフレーム１のリ
ードとの接続はボンディングワイヤ７によって行なわれ
、トランスファモールド樹脂８により全体が封止される
。Here, Pb-8n solder bump electrodes are often used as bump electrodes, but bump electrodes containing other metals that can be melted and bonded, or Au bumps that are often used for crimp connections can also be used. It is. Furthermore, the circuit conductor pattern 3 on the circuit board 2 and the leads of the lead frame 1 are connected by bonding wires 7, and the entire structure is sealed with a transfer mold resin 8.
シリコン半導体素子ベレット４の熱膨張係数は約３Ｘ１
０−６／’Ｃであるのに対しトランスファモールド樹脂
８として外装用エポキシ樹脂の熱膨張係数は１．５〜２
ｘｌＯ−’／℃であり約１桁の違いがあり、また、リー
ドフレームの熱膨張係数は７〜ｌ０ＸＩＯ−６／”Ｃで
あるために、約１７０〜１８０℃でトランスファモール
ド樹脂８が注入され冷却されるまでの間にこれらの相互
間に様々な応力が発生する。特にバンプ電極５の接続を
行なった場合、回路基板２の反りによる半導体素子ベレ
ット４中央部に加わる機械的応力によってベレットクラ
ック不良あるいはベレットの一端が持ち上げられて発生
するオーブン不良が発生するにれを防止するためには、
ベレット４と回路基板２間にトランスファモールド樹脂
８が入り込まないように表面保護コーティング材を注入
しておくことが効果がある９表面保護コーティング剤と
しては、低弾性率のシリコーン樹脂あるいは低熱膨張係
数のエポキシ系樹脂が良い。また、α線遮へいを必要と
する半導体素子を搭載する場合、高純度化の容易なシリ
コーン樹脂あるいはポリイミド樹脂を半導体素子と基板
との間に注入することが効果的である。The thermal expansion coefficient of the silicon semiconductor element pellet 4 is approximately 3X1
0-6/'C, whereas the thermal expansion coefficient of the exterior epoxy resin as transfer mold resin 8 is 1.5 to 2.
xlO-'/°C, which is about an order of magnitude difference, and the thermal expansion coefficient of the lead frame is 7 to 10XIO-6/'C, so the transfer mold resin 8 is injected at about 170 to 180°C. Various stresses are generated between these components until they are cooled. Especially when the bump electrodes 5 are connected, the mechanical stress applied to the center of the semiconductor element pellet 4 due to the warpage of the circuit board 2 may cause pellet cracks. In order to prevent cracking, which can result in oven defects or oven defects caused by lifting one end of the pellet,
It is effective to inject a surface protective coating material to prevent the transfer mold resin 8 from entering between the pellet 4 and the circuit board 2.9 As the surface protective coating material, silicone resin with a low elastic modulus or silicone resin with a low coefficient of thermal expansion is recommended. Epoxy resin is good. Furthermore, when mounting a semiconductor element that requires alpha ray shielding, it is effective to inject silicone resin or polyimide resin, which can be easily purified, between the semiconductor element and the substrate.
本発明の混成集積回路は、このようにトランスファモー
ルド樹脂で封入する前に表面保護コーティング材により
、回路基板上にバンプ電極によって搭載された半導体素
子ベレットあるいは受動素子ベレットをコーティングし
た構造となっている。The hybrid integrated circuit of the present invention has a structure in which the semiconductor element pellet or passive element pellet mounted on the circuit board by bump electrodes is coated with a surface protective coating material before being encapsulated with transfer molding resin. .
第２図は本発明の第２の実施例の断面図である。FIG. 2 is a sectional view of a second embodiment of the invention.
この実施例、回路基板２′上に半導体素子ペレット４′
を搭載し、表面保護用コーティング材６′によって覆い
、回路基板電極の回路導体パターン３′とリードフレー
ム１′のリード部をはんだ９によって接続した後トラン
スファモールド樹脂８で封止している。In this embodiment, a semiconductor element pellet 4' is placed on a circuit board 2'.
is mounted and covered with a surface protective coating material 6', and the circuit conductor pattern 3' of the circuit board electrode and the lead portion of the lead frame 1' are connected with solder 9, and then sealed with transfer mold resin 8.
この実施例では、回路基板２′上に搭載した半導体素子
ペレット４′をコーティングするときに、搭載後の回路
基板２′をはんだ付けによって接続する方法がとられて
いる。このような構造では、回路基板２′と半導体素子
ペレット４′がモールドのほぼ中央に配置されることと
、リード部と回路基板２′がはんだ接続されるために接
続部分の信頼性が非常に高くなる。In this embodiment, when coating the semiconductor element pellet 4' mounted on the circuit board 2', a method is used in which the mounted circuit board 2' is connected by soldering. In such a structure, the circuit board 2' and the semiconductor element pellet 4' are arranged almost in the center of the mold, and the lead part and the circuit board 2' are connected by solder, so the reliability of the connection part is extremely high. It gets expensive.
以上説明したように本発明は、リードフレーム上の回路
基板にバンプ接続搭載される半導体素子等を、）・ラン
スファモールド樹脂と異なる表面保護コーティング材を
コーティングすることにより、次のような効果を得るこ
とができる。As explained above, the present invention provides the following effects by coating semiconductor elements etc. mounted on a circuit board on a lead frame by bump connection with a surface protection coating material different from transfer mold resin. Obtainable.
ペレットと基板との間への樹脂の注入を防ぎ、基板の反
りにペレットクラック及びバンプ接続部の断線を防くこ
とができ、しかもコーティング樹脂の特性・種類を選択
することにより、ペレットとトランスファモールド樹脂
との応力を緩和することができて、接続部の信頼性が非
常に高くかつα線遮へい能力等も優れた混成集積回路を
提供できるという効果がある。It is possible to prevent resin from being injected between the pellet and the board, prevent warping of the board, pellet cracks, and disconnections at bump connections.Moreover, by selecting the characteristics and type of coating resin, the pellet and transfer mold can be prevented. This has the effect of being able to alleviate the stress with the resin, providing a hybrid integrated circuit with very high reliability of the connection part and excellent α-ray shielding ability.
また、トランスファモールドの注入されるときは樹脂に
よる圧力からペレットを機械的、熱的に保護し、ペレッ
ト剥れ不良の発生を防ぐことで製造工程不良を大幅に低
減できるという効果もある。Furthermore, when the pellets are injected into the transfer mold, the pellets are mechanically and thermally protected from the pressure of the resin, thereby preventing defects in the pellet from peeling off, thereby significantly reducing defects in the manufacturing process.
また、表面保護コーティング材によりペレット部分が保
護されるために後工程でのハンドリンクが容易なものと
なり、組立不良が大幅に低減できることにもなる。Furthermore, since the pellet portion is protected by the surface protective coating material, hand linking in subsequent processes becomes easier, and assembly defects can be significantly reduced.
第１図は本発明の第１の実施例を示す断面図、第２図は
本発明の第２の実施例を示す断面図、第３図は従来例を
示す断面図である。１．１”、１″・・・リードフレーム、２．２’。２″・・・回路基板、３．３’、３″・・・回路導体パ
ターン、４．４’、４”・・・半導体素子ベレット、５
゜５′・・・バンプ電極、６，６′・・・表面保護コー
ティング材、７・・・ボンディングワイヤ、８・・・ト
ランスファモールド樹脂、９・・・はんだ、１０・・・
マウント剤。乙表面イ尉１コーティ〕グ！オメ’＋ｉイ紅１コーティシズオオ第２図FIG. 1 is a sectional view showing a first embodiment of the present invention, FIG. 2 is a sectional view showing a second embodiment of the invention, and FIG. 3 is a sectional view showing a conventional example. 1.1", 1"...Lead frame, 2.2'. 2"...Circuit board, 3.3', 3"...Circuit conductor pattern, 4.4', 4"...Semiconductor element pellet, 5
゜5'... Bump electrode, 6,6'... Surface protection coating material, 7... Bonding wire, 8... Transfer mold resin, 9... Solder, 10...
mounting agent. Otsu surface I lieutenant 1 coatie] Gu! ome' + i red 1 coatisuo 2nd figure
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25867788AJPH02105446A (en) | 1988-10-13 | 1988-10-13 | Hybrid integrated circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25867788AJPH02105446A (en) | 1988-10-13 | 1988-10-13 | Hybrid integrated circuit |
| Publication Number | Publication Date |
|---|---|
| JPH02105446Atrue JPH02105446A (en) | 1990-04-18 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25867788APendingJPH02105446A (en) | 1988-10-13 | 1988-10-13 | Hybrid integrated circuit |
| Country | Link |
|---|---|
| JP (1) | JPH02105446A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0815615A4 (en)* | 1995-03-13 | 2000-12-06 | Intel Corp | A package housing multiple semiconductor dies |
| US6171887B1 (en) | 1996-02-28 | 2001-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same |
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| JP2006179538A (en)* | 2004-12-21 | 2006-07-06 | Hitachi Ltd | Semiconductor power module |
| JP2015115383A (en)* | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108554A (en)* | 1985-11-06 | 1987-05-19 | Nec Corp | Hybrid integrated circuit device and manufacture thereof |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108554A (en)* | 1985-11-06 | 1987-05-19 | Nec Corp | Hybrid integrated circuit device and manufacture thereof |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0815615A4 (en)* | 1995-03-13 | 2000-12-06 | Intel Corp | A package housing multiple semiconductor dies |
| US6171887B1 (en) | 1996-02-28 | 2001-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device for a face down bonding to a mounting substrate and a method of manufacturing the same |
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| US7347347B2 (en) | 1999-05-28 | 2008-03-25 | Fujitsu Limited | Head assembly, disk unit, and bonding method and apparatus |
| JP2006179538A (en)* | 2004-12-21 | 2006-07-06 | Hitachi Ltd | Semiconductor power module |
| JP2015115383A (en)* | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| Publication | Publication Date | Title |
|---|---|---|
| US5767447A (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| US5473512A (en) | Electronic device package having electronic device boonded, at a localized region thereof, to circuit board | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US6576993B2 (en) | Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
| US6534858B2 (en) | Assembly and methods for packaged die on pcb with heat sink encapsulant | |
| JP3437369B2 (en) | Chip carrier and semiconductor device using the same | |
| US7348218B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| KR100200254B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07321248A (en) | Ball grid array semiconductor device and manufacture thereof | |
| JPH02105446A (en) | Hybrid integrated circuit | |
| JP3339881B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR100541397B1 (en) | BGA package with insulated dummy solder ball | |
| JP2936819B2 (en) | IC chip mounting structure | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| JPH11204692A (en) | Semiconductor device | |
| JP2892055B2 (en) | Resin-sealed semiconductor device | |
| JP3672885B2 (en) | Semiconductor device | |
| JPS60100443A (en) | Structure for mounting semiconductor device | |
| KR100924543B1 (en) | Manufacturing method of semiconductor package | |
| KR100473015B1 (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| KR19980044255A (en) | Lead Finger Structure of Flip Chip Substrate | |
| JP3145892B2 (en) | Resin-sealed semiconductor device | |
| JP2815974B2 (en) | Semiconductor device | |
| JPH0493052A (en) | Semiconductor integrated circuit device | |
| KR930010070B1 (en) | Resin sealed type semiconductor device |