【発明の詳細な説明】（産業上の利用分野）この発明は半導体装置に係り、例えば負帰還増幅器の段
間回路に設けられる共振回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device, and relates to, for example, a resonant circuit provided in an interstage circuit of a negative feedback amplifier.
第３図は高域周波数での利得の劣化を防ぐために負帰還
増幅器の段間回路にピーキング回路を備えた従来の半導
体装置の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional semiconductor device in which a peaking circuit is provided in the interstage circuit of a negative feedback amplifier to prevent gain deterioration at high frequencies.
この図において、１は入力端子、２は信号増幅用ＦＥＴ
、３はインダクタ、４はキャパシタ、６はゲートバイア
ス抵抗器、７はドレインバイアス抵抗器、８は負帰還容
量、９は負帰還抵抗器、１０は出力端子である。In this figure, 1 is an input terminal, 2 is a signal amplification FET
, 3 is an inductor, 4 is a capacitor, 6 is a gate bias resistor, 7 is a drain bias resistor, 8 is a negative feedback capacitor, 9 is a negative feedback resistor, and 10 is an output terminal.
次に負帰還増幅器の段間回路にピーキング回路を設けた
場合の作用について説明する。Next, the effect when a peaking circuit is provided in the interstage circuit of the negative feedback amplifier will be explained.
負帰還増幅器は、一般に広帯域において利得か平坦であ
るが、さらに高域まで周波数帯域を伸ばしたい場合があ
る。このような場合には、第３図に示すように段間回路
にインダクタ３とキャパシタ４よりなるピーキング回路
を設け、その共振周波数を伸ばしたい周波数へ設定すれ
ば、設定した周波数における利得が増加して、負帰還増
幅器単独の場合よりもさらに広い周波数帯域を実現する
ことができる。Negative feedback amplifiers generally have a flat gain over a wide band, but there are cases where it is desired to extend the frequency band to higher frequencies. In such a case, as shown in Figure 3, if a peaking circuit consisting of an inductor 3 and a capacitor 4 is provided in the interstage circuit and the resonance frequency is set to the desired frequency, the gain at the set frequency will increase. As a result, a wider frequency band can be achieved than in the case of using only a negative feedback amplifier.
〔発明が解決しようとする課題）上記のような従来の半導体装置では、ピーキング回路を
構成するインダクタ３とキャパシタ４の値が特定の周波
数に対応するように固定されているため、他の周波数帯
域の増幅器に対して用いる場合には、再設計しなければ
ならないという問題点があった。[Problems to be Solved by the Invention] In the conventional semiconductor device as described above, the values of the inductor 3 and capacitor 4 constituting the peaking circuit are fixed to correspond to a specific frequency. When used for an amplifier, there was a problem in that the design had to be redesigned.
この発明は、かかる課題を解決するためになされたもの
で、負帰還増幅器の周波数帯域の上限を可変できる半導
体装置を得ることを目的とする。The present invention was made to solve this problem, and an object of the present invention is to obtain a semiconductor device in which the upper limit of the frequency band of a negative feedback amplifier can be varied.
〔課題を解決するための手段）この発明に係る半導体装置は、キャパシタと、インダク
タと、このインダクタと並列にソース・ドレインが接続
されたＦＥＴとからなる共振回路を備えたものである。[Means for Solving the Problems] A semiconductor device according to the present invention includes a resonant circuit including a capacitor, an inductor, and an FET whose source and drain are connected in parallel with the inductor.
〔作用）この発明においては、ゲートバイアスが変化するとＦＥ
Ｔのソース・ドレイン間容量が変化し、共振回路の共振
周波数も変化する。[Function] In this invention, when the gate bias changes, the FE
The source-drain capacitance of T changes, and the resonant frequency of the resonant circuit also changes.
第１図はこの発明の半導体装置の一実施例の構成を示す
図であり、第２図は、第１図に示した半導体装置の等価
回路図である。FIG. 1 is a diagram showing the configuration of an embodiment of the semiconductor device of the present invention, and FIG. 2 is an equivalent circuit diagram of the semiconductor device shown in FIG. 1.
これらの図において、第３図と同一符号は同一のものを
示し、５はこの発明におけるピーキング回路を構成する
ＦＥＴで、そのソース・ドレインがインダクタ３と並列
に接続されている。１１は半導体基板である。In these figures, the same reference numerals as in FIG. 3 indicate the same elements, and numeral 5 designates an FET constituting the peaking circuit of the present invention, the source and drain of which are connected in parallel with the inductor 3. 11 is a semiconductor substrate.
負帰還増幅器の段間回路にピーキング回路を設けた場合
の作用は前述したとおりであるが、この実施例ではピー
キング回路をキャパシタ４と、インダクタ３と、このイ
ンダクタ３と並列に接続されたＦＥＴ５とから構成して
おり、ＦＥＴ５のソース・ドレイン間容量が、ゲートバ
イアスにより可変であるので、ゲートバイアスを変化さ
せてピーキング回路の共振周波数を変化させることがで
きる。したがって、負帰還増幅器の周波数ｆ域（上限）
も回路部品を変更することなく、ゲートバイアスのみに
より変化させることができる。The effect when a peaking circuit is provided in the interstage circuit of a negative feedback amplifier is as described above, but in this embodiment, the peaking circuit is composed of a capacitor 4, an inductor 3, and an FET 5 connected in parallel with the inductor 3. Since the source-drain capacitance of the FET 5 is variable by changing the gate bias, the resonant frequency of the peaking circuit can be changed by changing the gate bias. Therefore, the frequency f range (upper limit) of the negative feedback amplifier
can be changed only by gate bias without changing circuit components.
なお、上記実施例では共振器周波数可変の共振回路を負
帰還増幅器の段間のピーキング回路に使用したが、この
発明は周波数帯域可変のスイッチやフィルタにも応用で
きることはいうまでもない。In the above embodiment, a resonant circuit with a variable resonator frequency is used as a peaking circuit between stages of a negative feedback amplifier, but it goes without saying that the present invention can also be applied to switches and filters with a variable frequency band.
この発明は以上説明したとおり、キャパシタと、インダ
クタと、このインダクタと並列にソース・ドレインが接
続されたＦＥＴとからなる共振回路を備えたので、共振
回路の共振周波数を容易に変化させることができ、１つ
の半導体装置で種々の用途に応じた周波数帯域が設定可
能となり、個別での開発が省略できるため装置が安価に
できるという効果がある。また、共振周波数が可変であ
るから、各半導体装置間のバラツキ等を取り去ることが
でき、常に安定した特性の半導体装置が得られるという
効果がある。As explained above, this invention includes a resonant circuit consisting of a capacitor, an inductor, and an FET whose source and drain are connected in parallel with the inductor, so the resonant frequency of the resonant circuit can be easily changed. , it is possible to set frequency bands according to various uses with one semiconductor device, and since individual development can be omitted, the device can be made inexpensive. Further, since the resonant frequency is variable, it is possible to eliminate variations among semiconductor devices, and there is an effect that a semiconductor device with stable characteristics can be obtained at all times.
第１図はこの発明の半導体装置の一実施例の構成を示す
図、第２図は、第１図に示した半導体装置の等価回路図
、第３図は従来の半導体装置の一例を示す回路図である
。図において、１は入力端子、２は信号増幅用ＦＥＴ、３
はインダクタ、４はキャパシタ、５はＦＥＴ、６はゲー
トバイアス抵抗器、７はドレインバイアス抵抗器、８は
負帰還容量、９は負帰還抵抗器、１０は出力端子、１１
は半導体基板である。なお、各図中の同一符号は同一または相当部分を示す。代理人 大 岩 増 雄 （外２名）第１図第２図FIG. 1 is a diagram showing the configuration of an embodiment of the semiconductor device of the present invention, FIG. 2 is an equivalent circuit diagram of the semiconductor device shown in FIG. 1, and FIG. 3 is a circuit diagram showing an example of a conventional semiconductor device. It is a diagram. In the figure, 1 is an input terminal, 2 is a signal amplification FET, and 3 is an input terminal.
is an inductor, 4 is a capacitor, 5 is a FET, 6 is a gate bias resistor, 7 is a drain bias resistor, 8 is a negative feedback capacitor, 9 is a negative feedback resistor, 10 is an output terminal, 11
is a semiconductor substrate. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent Masuo Oiwa (2 others) Figure 1 Figure 2
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093902AJPH01264404A (en) | 1988-04-15 | 1988-04-15 | Semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63093902AJPH01264404A (en) | 1988-04-15 | 1988-04-15 | Semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH01264404Atrue JPH01264404A (en) | 1989-10-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63093902APendingJPH01264404A (en) | 1988-04-15 | 1988-04-15 | Semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPH01264404A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313706B1 (en) | 1997-11-27 | 2001-11-06 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313706B1 (en) | 1997-11-27 | 2001-11-06 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| US6388527B1 (en) | 1997-11-27 | 2002-05-14 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| US6476679B2 (en) | 1997-11-27 | 2002-11-05 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| US6501335B2 (en) | 1997-11-27 | 2002-12-31 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| Publication | Publication Date | Title |
|---|---|---|
| JP3811557B2 (en) | Multiple frequency band high efficiency linear power amplifier | |
| KR20040048988A (en) | Operational amplifier with chopped input transistor pair | |
| US5177381A (en) | Distributed logarithmic amplifier and method | |
| JPH01264404A (en) | Semiconductor device | |
| KR960012697A (en) | Circuit device with controllable transmission characteristics | |
| JP2004521567A (en) | Linear amplifier using CMOS capacitors with non-linear characteristics | |
| JP3024714B2 (en) | Limiter amplifier | |
| JPH06104781A (en) | Receiver equipped with intermediate frequency amplifier circuit | |
| JPH01236811A (en) | Radio frequency oscillator | |
| JP3412292B2 (en) | Harmonic suppression circuit | |
| JP2002252550A (en) | Semiconductor integrated circuit and system using the same | |
| JPH0246011A (en) | High frequency high power hybrid integrated circuit | |
| JPS60140907A (en) | Semiconductor integrated circuit | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JP2000174570A (en) | Multi-function arithmetic and logic unit | |
| JPS63185213A (en) | input circuit | |
| JP2639808B2 (en) | Active filter | |
| JPH11298268A (en) | Variable gain amplifier | |
| JPH01318310A (en) | Matching circuit | |
| JPH0366201A (en) | semiconductor equipment | |
| JP3178271B2 (en) | Microwave semiconductor integrated circuit and multi-stage amplifier circuit | |
| JP2001148614A (en) | High frequency crystal oscillator | |
| JPH01269304A (en) | Output impedance control circuit | |
| JPH0380706A (en) | Operational amplifier | |
| GB2057803A (en) | Amplifiers |