【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はバンプ電極形成方法に関し、特に半導体工業で
使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for forming bump electrodes, particularly for use in the semiconductor industry.
（従来の技術）半導体装置のボンディング技術は、ワイヤーボンディン
グ技術と、ワイヤレスボンディング技術との、２つに大
別される。前者はワイヤーで半導体チップの電極にリー
ドフレームのリード端子とを接続する方法であるが、こ
の方法は接続数が少ない場合には十分対応できるものの
、素子の高集積化に伴い電極寸法が１００μｍＵ：Ｊ以
下となシ、かつ高密度となるにつれて特に信頼性の点で
問題が多くなる。(Prior Art) Bonding technology for semiconductor devices is roughly divided into two types: wire bonding technology and wireless bonding technology. The former is a method of connecting the lead terminals of a lead frame to the electrodes of a semiconductor chip using wires. Although this method is sufficient when the number of connections is small, the electrode size has increased to 100 μm as devices become highly integrated. J or less, and the higher the density, the more problems arise especially in terms of reliability.
これに対して、後者の方法は半導体チップの電極とリー
ドフレームのリード端子又はガラス、セラミック基板上
の電極を一括してボンディングするものであシ、素子の
高集積化に対応して信頼性を確保するために実用化がな
されている。On the other hand, the latter method involves bonding the electrodes of the semiconductor chip and the lead terminals of the lead frame or the electrodes on the glass or ceramic substrate all at once. It is being put into practical use to ensure this.
このワイヤレスボンディング技術としては１例えばテー
プオートメイティドボンディング方式（ＴＡＢ方式）、
フリラグチップ方式あるいはＣＯＢ方式などが知られて
おり、これらの方式では通常半導体テップの電極上にバ
ングを形成する。Examples of this wireless bonding technology include 1, for example, tape automated bonding method (TAB method);
A free lag chip method, a COB method, and the like are known, and in these methods, a bang is usually formed on the electrode of a semiconductor chip.
従来、半導体チップの電極上に形成されるバングの一例
であるハンダバングは第４図に示す様なものである。Conventionally, a solder bang, which is an example of a bang formed on an electrode of a semiconductor chip, is as shown in FIG.
第４図において、シリコン基板１上にはシリコン酸化膜
等の絶縁膜２を介して〜又はυ合金からなる電極３がパ
ターンニングされて形成され。In FIG. 4, an electrode 3 made of ~ or υ alloy is formed by patterning on a silicon substrate 1 via an insulating film 2 such as a silicon oxide film.
全面に窒化シリコン膜等のパッジページ冒ン膜４を被覆
した後、電極３上のパッジページ璽ン膜４を選択的にエ
ツチングして電極３を露出させている。露出した電極３
上にはＣｒ、 Ｎｉ、 Ｍｏ、 Ｃｕ、 Ａｕ、 ＡＰ
。After the entire surface is coated with a Padgepage etching film 4 such as a silicon nitride film, the Padgepage etching film 4 on the electrode 3 is selectively etched to expose the electrode 3. exposed electrode 3
On top are Cr, Ni, Mo, Cu, Au, AP
.
等からなる下地金属５が形成されている。更に。A base metal 5 consisting of the like is formed. Furthermore.
下地金属５上にはハンダバンプ６が形成されている。Solder bumps 6 are formed on the base metal 5.
ハンダバンプ６は通常蒸着によシ形成される。Solder bumps 6 are usually formed by vapor deposition.
例えば電極孔あけ工程が終了した後、電極上の自然酸化
膜を反応性イオンエツチングによシ除去し。For example, after the electrode drilling process is completed, the native oxide film on the electrode is removed by reactive ion etching.
全面に１〜３層の下地金属を蒸着し、パターンニングし
、更に電極上の下地金属上のみが開孔したレジストを被
覆した後、はんだを蒸着しレジスト除去と共に不要部の
はんだを除去するという工程がとられる。One to three layers of base metal are vapor-deposited over the entire surface, patterned, and a resist is coated with holes only on the base metal above the electrodes, then solder is vapor-deposited and the resist is removed as well as the solder in unnecessary areas. A process is taken.
またハンダバングに限らず例えば電解めっき法ｔ−用い
る湿式バンプにおいても、ハンダバンプの場合と同様に
下地金属を形成後その下地金属膜上にめっきを成長させ
ることが必要であった。Furthermore, not only solder bumps but also wet bumps using electrolytic plating, for example, require forming a base metal and then growing plating on the base metal film, as in the case of solder bumps.
いずれにしろ、これら従来の方法は、 ＰＥＰ工程を必
要とする下地金属層形成に際し、繁雑さが伴った。In any case, these conventional methods involve complexity in forming the underlying metal layer, which requires a PEP process.
これを改良するために簡易にバンプを形成する手段とし
てペーストを直接υ電極上に塗付してバング形成する方
法がある。In order to improve this problem, there is a method of forming a bump by applying paste directly onto the υ electrode as a means of easily forming a bump.
（発明が解決しようとする課題）しかしながら従来この方法では幻電極上を覆う酸化膜の
ために密着が不十分であるばかシでなく接続抵抗が高く
、素子を動作させるためには問題が多くあるものであっ
た。(Problem to be solved by the invention) However, in this conventional method, due to the oxide film covering the phantom electrode, the adhesion is not sufficient, but the connection resistance is high, and there are many problems in operating the device. It was something.
本発明はこの様な状況を考慮してなされたものであシ、
従来の工程とは全く異なった新しｂ方式％式％その目的とするところは電極部に対してスクリーン印刷
技術を用いてペーストを印刷することでバング形成を行
う際のバングの密着力あるいは接続抵抗を下げる半導体
装置の電極形成方法を提供するものである。The present invention has been made in consideration of this situation.
A new b method that is completely different from the conventional process.The purpose is to print paste on the electrode part using screen printing technology to improve the adhesion and connection of the bang when forming the bang. The present invention provides a method for forming electrodes of a semiconductor device that lowers resistance.
（課題を解決するための手段と作用）本発明は第１図に示す様に基板上の攬を主成分とする電
極部に対して、スクリーン印刷技術を用いてペーストに
よシバンプを形成する手段に於いてペーストを焼成ある
いは乾燥させる際に設定する温度が基板上の幻を主成分
とする金属及びペーストの導電体であるフィラを形成す
る金属との間に拡散が起こる温度以上であることと、焼
成あるいは乾燥する際に用いる雰囲気が還元雰囲気であ
ることに因るものである。(Means and Effects for Solving the Problems) As shown in FIG. 1, the present invention is a means of forming bumps using paste on an electrode portion on a substrate, the main component of which is yam, using screen printing technology. The temperature set when firing or drying the paste must be higher than the temperature at which diffusion occurs between the metal on the substrate, which is the main component, and the metal forming the filler, which is the conductor of the paste. This is due to the fact that the atmosphere used during firing or drying is a reducing atmosphere.
この様な上記挙げる条件下でスクリーン印刷したペース
トバンプを焼成あるいは乾燥させれば。If the screen-printed paste bumps are fired or dried under the above-mentioned conditions.
従来の空気中あるいはＮ、中で行う処理とは異なυ。υ, which is different from conventional processing performed in air or N.
基板上の幻を主成分とする電極上を覆う酸化膜が還元さ
れて除去できる。The oxide film covering the electrode, which is mainly composed of phantom on the substrate, is reduced and can be removed.
また電極金属とペースト中の金属とが金属拡散を起こす
ことで合金が形成され密着のあるバングを形成すること
ができる。Furthermore, an alloy is formed by metal diffusion between the electrode metal and the metal in the paste, making it possible to form a bang with close contact.
以上の様に本発明によれば、ペーストによシ容易にバン
プを形成することができるばかシでなく。As described above, according to the present invention, bumps can be easily formed using paste.
従来とは異なシ、信頼性あるバンプを形成することがで
きる。It is possible to form reliable bumps that are different from conventional ones.
（実施例）以下１本発明の実施例を図面を参照して説明する。(Example)An embodiment of the present invention will be described below with reference to the drawings.
先ず通常のウェノ・−プロセスによシ配線・電極の形成
を行なった後、全面にパッジページ璽ン膜を堆積し、更
にコンタクトパッド用の開孔部を形成したシリコンウェ
ノ５−１１を用意した。前記配線・電極はスパッタ装置
によシ形成された膜厚的１μｍのＡｌ−２チ５ｉ−２チ
Ｃｕからなシ、またノくツシペーション膜としては窒化
シリコン膜が用いられている。そしてこのシリコンウェ
ハー−１１に形成された各チップには８０ｐｍＯの電極
（コンタクトパッド）がそれぞれ６４個形成されている
。なお、このシリコンウェハー１１についてはブレード
ダイシングしてもよい。First, silicon wiring and electrodes were formed using the usual wafer process, and then a padding film was deposited on the entire surface, and a silicon wafer 5-11 was prepared in which openings for contact pads were formed. did. The wiring and electrodes are made of Al-2-5i-2-Cu with a thickness of 1 .mu.m formed by a sputtering device, and a silicon nitride film is used as the cutting film. Each chip formed on this silicon wafer 11 has 64 electrodes (contact pads) of 80 pmO formed thereon. Note that this silicon wafer 11 may be subjected to blade dicing.
このシリコンウェハー１１上に第２図で示す様なスクリ
ーン印刷機を用いてバンクを形成する。Banks are formed on this silicon wafer 11 using a screen printing machine as shown in FIG.
第２図においてスクリーンマスク２１は４００〜２７５
メツシ工程度のバイアス張りを用いたものである。In FIG. 2, the screen mask 21 is 400 to 275.
It uses bias tensioning in the Metsushi process.
このスクリーンマスク２１を通してスキージ２２でスク
リーンマスク２１の開孔部を通してペース）２３を流し
込む様にして印刷する。Printing is performed by pouring the paste 23 through the screen mask 21 using a squeegee 22 through the opening of the screen mask 21.
ここで第３図に示す様な還元炉中に、前記スクリーン印
刷されたウェハーを温度１００’Ｃ〜６００℃の範囲に
おいて加熱しながら水素を流す。Here, hydrogen is flowed into a reduction furnace as shown in FIG. 3 while heating the screen-printed wafer at a temperature in the range of 100'C to 600C.
こうすることで幻電極上に印刷されたペーストバンプと
Ａ−を電極界面における酸化膜は還元除去されて、 ｐ
ｕｒｅな攬表面上にペーストバンプが形成される。By doing this, the oxide film at the interface between the paste bump printed on the phantom electrode and the A- electrode is reduced and removed, and p
Paste bumps are formed on the urea surface.
なおペーストとして導電性の金属フィンを保持する役割
を果たすバインダーが樹脂系のものであっても良いし、
またセラミック等の無機物であっても良い。Note that the binder that serves to hold the conductive metal fins as a paste may be a resin-based binder,
Alternatively, it may be an inorganic material such as ceramic.
樹脂系の有機物のバインダーを用いる場合は乾燥温度が
樹脂の分解温度以下、無機物のバインダーを用いる場合
は〃合金が溶融されない温度以下で行う必要がある。When using a resin-based organic binder, the drying temperature must be below the decomposition temperature of the resin, and when using an inorganic binder, drying must be carried out at a temperature below which the alloy will not melt.
この操作で第１図に示す様にペーストバングが形成され
た。すなわち、スクリーン印刷前にはシリコン基板１上
に酸化膜２を介して電極３が形成されて全面を被覆する
パツシーベーシヲン膜４から電極３が露出しているが、
スクリーン印刷後にはこの電極３上にバンプ１５が小型
に形成された。Through this operation, a paste bang was formed as shown in FIG. That is, before screen printing, the electrode 3 is formed on the silicon substrate 1 through the oxide film 2, and the electrode 3 is exposed from the patchy basis film 4 covering the entire surface.
After screen printing, small bumps 15 were formed on this electrode 3.
このバンプ高さは２５μｍであった。The bump height was 25 μm.
次いでシリコンウェハー１１をブレードダイシングして
個々のチップに分割した。これとは別に銅リードフレー
ムが形成されその表面に金めつきが施されたＴＡＢ方式
のテープを用意した。そしてチップのバンプとテープの
リード端子とを位置合わせして１００℃〜２７０℃内に
おいて両者を熱圧着した。The silicon wafer 11 was then blade diced into individual chips. Separately, a TAB type tape was prepared in which a copper lead frame was formed and the surface thereof was gold plated. Then, the bumps of the chip and the lead terminals of the tape were aligned and bonded together by thermocompression at a temperature of 100°C to 270°C.
このインナーリードボンディング工程でも全く問題は生
じなかった。No problems occurred in this inner lead bonding process either.
また上記実施例は本発明をＴＡＢ方式のワイヤレスボン
ディングに適用した場合について説明したが、これに限
らず本発明はフリップチップ方式あるいはＣＯＧ方式他
等のワイヤレスボンディングにも同様に適用できる。Further, in the above embodiment, the present invention is applied to TAB type wireless bonding, but the present invention is not limited to this, and the present invention can be similarly applied to flip-chip type, COG type, and other wireless bonding.
以上詳しく述した如く本発明の電極形成方法によれば極
めて簡単な工程で電極上にバンプを形成することができ
、ワイヤレスボンディング技術の導入を容易にし、素子
の微細化に対応してボンディングの信頼性の高い半導体
装置を製造できる等産業上極めて顕著な効果を奏するも
のである。As described above in detail, according to the electrode forming method of the present invention, bumps can be formed on electrodes in an extremely simple process, making it easy to introduce wireless bonding technology, and improving bonding reliability in response to miniaturization of elements. This has extremely significant industrial effects, such as the ability to manufacture semiconductor devices with high performance.
第１図は本発明によシペーストバンプが形成されたシリ
コンウェハーの電極部近辺の断面図、第２図は本発明の
実施例１におけるペーストバンク電極の形成方法を示す
図、第３図は形成されたバンプ電極を乾燥あるいは焼成
する装置図、第４図は従来のバンプが形成されたシリコ
ンウェノ・−の電極部近辺の断面図である。１・・・シリコン基板１１・・・シリコンウェハー２・
・・シリコン酸（ＩＪ １５・・・ペーストバン
プ３・・・后電匝４・・・パッジベージ舊ン臓５・・・下地金属層６・・・ハンダバンプ２１・・・スクリーンマスク ３１・・・還元炉２２
・・・スキージｎ・・・ペースト代理人 弁理士 則 近 憲 佑同 松山光速第１図第２図第３図第４図FIG. 1 is a cross-sectional view of the vicinity of the electrode portion of a silicon wafer on which paste bumps are formed according to the present invention, FIG. 2 is a diagram showing a method for forming a paste bank electrode in Example 1 of the present invention, and FIG. FIG. 4 is a diagram of an apparatus for drying or firing the formed bump electrodes, and is a sectional view of the vicinity of the electrode portion of a conventional silicon wafer on which bumps are formed. 1... Silicon substrate 11... Silicon wafer 2.
・・Silicon acid (IJ 15 ・Paste bump 3 ・Past bump 4 ・Padge base 5 ・Underlying metal layer 6 ・Solder bump 21 ・Screen mask 31 ・Reduction Furnace 22
...Squeegee n...Paste Agent Patent Attorney Nori Chika Ken Yudo Matsuyama Light Speed Figure 1 Figure 2 Figure 3 Figure 4
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076086AJPH01251643A (en) | 1988-03-31 | 1988-03-31 | Electrode formation method for semiconductor devices |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076086AJPH01251643A (en) | 1988-03-31 | 1988-03-31 | Electrode formation method for semiconductor devices |
| Publication Number | Publication Date |
|---|---|
| JPH01251643Atrue JPH01251643A (en) | 1989-10-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076086APendingJPH01251643A (en) | 1988-03-31 | 1988-03-31 | Electrode formation method for semiconductor devices |
| Country | Link |
|---|---|
| JP (1) | JPH01251643A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196371A (en)* | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| US5879761A (en)* | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196371A (en)* | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| US5879761A (en)* | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| US5918364A (en)* | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US6138348A (en)* | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| Publication | Publication Date | Title |
|---|---|---|
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP3457348B2 (en) | Method for manufacturing semiconductor device | |
| KR940001149B1 (en) | Chip bonding method of semiconductor device | |
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| US6232666B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
| JPH0689919A (en) | Electric internal connection substrate provided with both wire bond and solder connection and manufacture | |
| JP2000183090A (en) | Chip-size package and its manufacture | |
| JP3648585B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10150119A (en) | Method for manufacturing semiconductor device | |
| JP3502056B2 (en) | Semiconductor device and laminated structure using the same | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JPH01251643A (en) | Electrode formation method for semiconductor devices | |
| JPH11145174A (en) | Semiconductor and manufacture of the same | |
| CN101211793A (en) | Chip Scale Package Structure and Its Manufacturing Method | |
| JPH09148331A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH08124930A (en) | Semiconductor device | |
| CN101335214A (en) | Semiconductor package substrate for forming pre-solder material and manufacturing method thereof | |
| JPH03101233A (en) | Electrode structure and its manufacture | |
| JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
| JPH09330932A (en) | Bump forming body and bump forming method | |
| JPS63168028A (en) | Micro-connected structure | |
| JPH05218039A (en) | Semiconductor device | |
| JPS5826175B2 (en) | Manufacturing method of semiconductor device | |
| JPH03132036A (en) | Manufacturing method of semiconductor device | |
| JPH0974096A (en) | Method for forming terminal electrodes for solder bump mounting |