【発明の詳細な説明】（産業上の利用分野）本発明は配線の形成方法に関する。
（従来の技術）半導体装置の配線は、表面を保護する絶縁膜にコンタク
トホールを開けて、その上に導体膜を堆積することによ
りなされる。最近のＬＳＩ等におけるコンタクトホール
の形成は、露光技術やドライエツチング技術の進歩によ
り、膜厚的１ｐｍの絶縁膜に約１１！ｍ角程度のものが
可能となっている。
しかし、ＬＳＩでのコンタクトホールは側面が急峻で段
差が大きいため、従来の平行平板型のスパッタ法あるい
は蒸着法によりアルミニウム膜（導体膜）５を急峻なコ
ンタクトホール３を有するシリコン基板１に堆積させる
と、第４図に示すようにコンタクトホール３の段差の肩
部分に多く堆積された導体膜５自身のシャドー効果のた
め段差被覆性が悪くなり、配線が切れたり薄くなったり
し易く、ＬＳＩの製造歩留りや信頼性が著しく低下する
。こうした欠点を防ぐため、最近では、バイアススパッ
タ法を用いてコンタクトホール部へ導体膜を堆積するこ
とにより、コンタクトホール内を導体膜により密に埋め
ることができ、かつ堆積導体膜の表面を平坦にできるこ
とが、最上らにより、第１６回イン９−−１−ショナル
コンファレンスオンソリツドステイトデバイスアンドマ
テリアルズ（１６ｔｈＩｎｔｅｒｎａｔｏｉｏｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ
Ｄｅｖｉｃｅｓａｎｄ Ｍａｔｅｒｉａｌｓ）のイク
ステンドアブストラクト（Ｅｘｔｅｎｄ Ａｂｓｔｒａ
ｃｔ）の４３頁〜４６頁に報告されている。
あるいはまた、コンタクトホール内に選択的に金属膜を
堆積し、コンタクトホール内を埋め込んだ後、平坦な基
板表面上にアルミニウム等の配線金属膜を堆積して配線
を形成する方法が９屋らにより、１９８３インターナシ
ヨナルエレクトロンデバイセズミーテイング（１９８３
Ｉｎｔｅｒｎａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖ
ｉｃｅｓ Ｍｅｅｔｉｎｇ）のテクニカルダイジェスト
（Ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）の５５０頁〜５
５３頁に報告されている。この方法では、以前にジュー
。エム・ショウ（Ｊ、Ｍ、Ｓｈａｗ）らにより、ＲＣＡ
レビ！ −（ＲＣＡＲ６ｖｉｅｗ）、（Ｊｕｎｅ １９
７０）、３０６頁に報告−されているように、六フッ化
タングステンガスを用いたタングステン膜のＣＶＤ法で
は、シリコン上とシリコン酸化膜上とでタングステン膜
の成長に選択性を持たせることができ、シリコン表面と
シリコン酸化膜表面とが混在した基板に対して、シリコ
ン上にのみタングステン膜を成長することが可能である
という特性を応用したものであった。
（発明が解決しようとする問題点）しかしながら、ＶＬＳＩの下層配線や３次元回路素子の
配線においては配線形成後に９００６Ｃ程度の熱処理を
施す必要がある。従って、配線材料として金属膜を用い
た場合には、熱処理中に下地シリコン基板と金属膜が反
応し、デバイスが破壊されるという問題があった。これ
に対して、配線材料として高融点金属シリサイド膜を用
いた場合には、前記のごとき問題点はない。また、バイ
アススパッタ法を用いた場合、コンタクトホールの埋め
込みにはコンタクトホールのアスペクト比（深さ！直径
）に対しぞ限界があり、コンタクトホールのアスペクト
比が１以上の場合には埋め込み後にコンタクトホール内
の導体膜中に空隙が残り、埋め込みが不完全となること
が、最上らにより、第２回インターナショナルブイエル
ニスアイマルチレベルインターコネクションコンファレ
ンス（２ｎｄＩｎｔｅｒｎａｔｉｏｎａｌ ＶＬＳＩ
Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏ
ｎＣｏｎｆｅｒｅｎｃｅ）プロシーディング（Ｐｒｏｃ
ｅｅｄｉｎｇｓ）１７頁〜２３頁に方向されている。
さらにまた、バイアススパッタ法を用い°た場合、堆積
膜の応力がバイアス電圧に依存し、特に高バイアス電圧
条件では、１０”ｄｙｎｅｓ／ｃｍ２程度の大きな圧縮
応力を持つ膜が形成されることが、メタロジカルトラン
ザクション（ＭｅｔａｌｌｕｒｇｉｃａｌＴｒａｎｓａ
ｃｔｉｏｎｓ）第２巻６９９頁〜７０９頁に報告されて
いる。このように大きな応力を有する薄膜を配線として
用いた場合には、熱処理時におけるはがれが生じ易く、
ＬＳＩの製造歩留りや信頼性が著しく低下する。
本発明の目的は、以上述べたごとき、従来の配線の形成
方法の問題点に関して、耐熱性のある高融点金属シリサ
イド膜を用い、微細なホール部の堆積膜中に空隙を残さ
ず、かつ応力の小さい膜を形成することにより、信頼性
の高い配線の形成方法を提供することにある。
（問題点を解決するための手段）本発明は、表面に堆積された絶縁膜に微細ホールが形成
された基板に対して、該微細ホール底部にのみタンタル
シリサイド膜を選択的に堆積し、該微細ホール深さの一
部をタンタルシリサイド膜で埋め込む第１の工程と、組
成が３．５〜４．５ケイ化モリブデンであるターゲット
を用いるバイアススパッタ法により、前記微細ホールの
いまだ埋め込まれていない部分と絶縁膜上に、モリブデ
ンシリサイド膜を堆積する第２の工程とを含むことを特
徴とする配線の形成方法である。
（作用）本発明は、発明者らが高周波バイアススパッタ法につい
て行なった詳細な実験に基づくものである。発明者らは
、配線材料としてモリブデンシリサイドを用い、ターゲ
ットとして種々の組成を有するモリブデンシリサイドを
用いて高周波バイアススパッタ法の実験を続けて来たが
、以下の事実を知るに到った。モリブデンシリサイドタ
ーゲットの組成比がＭｏＳｉ２． ＭｏＳｉ２．７．
ＭｏＳｉ４である３種類のターゲットを用いて、バイア
ススパッタ法により堆積した薄膜の応力のバイアス電圧
依存性を第３図に示す。ＭｏＳｉ２又はＭｏＳｉ２．７
の組成のターゲットを用いて形成した薄膜の応力は、負
のバイアス電圧が大きくなるにつれて増大し、−４００
ｖ以上では１０”ｄｙｎｅ／ａｍ２以上となる。これと
は逆に、ＭｏＳｉ４組成のターゲットを用いて形成した
薄膜の応力は、負のバイアス電圧が大きくなるにつれて
減少する。従って、ピアホール埋め込みが可能な高バイ
アス電圧条件での膜形成の際、ＭｏＳｉ４組成のターゲ
ットを用いることにより、低応力のシリサイド配線を形
成する。
さらにまた、本発明においては、化学的気相成長法（Ｃ
ＶＤ法）により、シリサイド膜を半導体面にのみ選択的
に堆積する。この結果、配線後の熱処理によってもデバ
イスを破壊することのないシリサイド配線を信頼性よく
形成できる。−（実施例）以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第一の実施例を及び第
２図（ａ）〜（ｄ）は、本発明の第二の実施例を、それ
ぞれ工程を順に示した模式的断面図である。
第１図（ａ）は、平坦な表面を持つ単結晶シリコン基板
１上にシリコン酸化膜２を厚さ約１μｍだけＣＶＤ法で
堆積した後、通常のフォトレジスト工程と異方性ドライ
エツチング工程を経て直径０．５ｐｍのコンタクトホー
ルを形成した状態を示す。
次いで、第１図（ｂ）に示すように、基板温度６５０°
Ｃ１真空度４００ｍＴｏｒｒ、水素をキャリアガスとし
た五塩化タンタルガスとジクロルシランガスの混合ガス
を用いた減圧ＣＶＤ法により、コンタクトホール部内の
シリコンが露出している底面のみにタンタルダイシリサ
イド膜４を約０．５ｐｍ堆積する。
次いで、第１図（ｅ）に示すように、アルゴンガス圧３
ｍＴｏｒｒ、電極間距離９５ｍｍ、ターゲット側電力密
度５．７Ｗ／Ｃｍ２、基板バイアス電圧−５００ｖなる
条件下において、組成が４ケイ化モリブデンであるター
ゲットを用いる高周波バイアススパッタ法により、モリ
ブデンシリサイド膜５を約０．８ｐｍ堆積する。この条
件では、ホール部内には約１．２ｐｍモリブデンシリサ
イド膜が堆積する。従って、コンタクトホール部を有す
るシリコン酸化膜上のモリブデンシリサイド膜は殆ど平
坦になる。膜の応力が小さいためこのあと９００８Ｃ程
度の熱処理を行っても膜のはがれは生じなかった。
３次元ＩＣ等の製造工程において、例えば第１層（最下
層）、その上の第２層までのデバイス層を形成したあと
に第２層から第１層へピアホールを形成して導体膜を埋
めこみ電気的に接続したいことがある。
このときはかなりアスペクト比が大きくなり完全に表面
が平坦になるようにすることが難しいので段差被覆性良
く埋めこむしかないが、本発明はこの場合でも適用でき
る。
また第２図（ａ）及び（ｂ）は、第１図（ａ）及び（ｂ
）と同じ工程を示す二次いで第２図（Ｃ）に示すごとく
、アルゴンガス圧３ｍＴｏｒｒ、電極間距離９５ｍｍ、
ターゲット側電力密度５．７Ｗ／ｃｍ２、基板バイアス
電圧−４００ｖなる条件下において、組成が４ケイ化モ
リブデンであるターゲットを用いる高周波バイアススパ
ッタ法により、モリブデンシリサイド膜を約０．５ｐｍ
堆積する。この条件ではモリブデンシリサイド膜は、コ
ンタクトホール部において段差被覆性良く堆積する。膜
の応力が小さいため、このあと９００°Ｃ程度の熱処理
を行っても膜のはがれは生じなかった。
前記実施例においては、バイアス電圧をパラメータとし
たが何もこれに限る必要はなく、ターゲット側電力密度
や電極間距離といった他のスパッタ条件をパラメータと
しても良い。ターゲット側電力密度を下げるとバイアス
電圧を上げるのと同じ効果があり、電極間距離を大きく
すると、バイアス電圧を上げたのと同じ効果がある。
（発明の効果）以上説明したように、本発明の方法を用いることにより
、急峻な側面を持つ微細なコンタクトホールにおいて、
シャドー効果を生じることなく、シリサイド膜で埋め込
むか、あるいは段差被覆性の良いシリサイド膜を堆積で
きる。この結果、配線として、低応力のシリサイド膜を
形成できるとともに、シリコン基板と反応しない高融点
金属シリサイド膜を用いることより、耐熱性のある配線
を形成できる。従って、これをＬＳＩに使用した場合、
信頼性、歩留まりを大幅に向上することができる。
【図面の簡単な説明】第１図（ａ＞〜（Ｃ）は、本発明の第１の実施例を工程
を追って順次水した模式的断面図、第２図（ａ）〜（ｃ
）は、本発明の第二の実施例を工程を追って順次水した
模式的断面図、第３図は、Ｍｏ８ｉ２． ＭｏＳｉ２，
７． Ｍｏ５ｉ４組成の３種類のターゲットを用いた高
周波バイアススノ°（ツタ法により堆積したモリブデン
シリサイド膜の応力のバイアス電圧依存性を説明するた
めの図、第４図は、従来のスパッタ法あるいは蒸着法に
より、導体膜を急峻な側面を有するコンタクトホールの
形成された基板上に堆積した場合のコンタクトホール部
の模式的断面図である′。１・・・シリコン基板２、・・シリコン酸化膜３・・・コンタクトホール４・・・タンタルシリサイド膜５・・・モリブデンシリサイド膜６・・・アルミニウム膜工業技術院長 飯塚幸三千 １ 面３、コンタクトホール４、タンクルクリサイ１４月−−（ｃ）子 ２ 図（ａ）（ｂ）（ｃ）