本発明は、多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法に関する。The present invention relates to a multilayer wiring board, a composite wiring board, a packaged device, and a method for manufacturing a multilayer wiring board.
近年、半導体装置の高速化及び高集積化が進む中で、半導体チップを搭載するフリップチップボールグリッドアレイ（Flip Chip-Ball Grid Array）用配線基板、即ち、ＦＣ－ＢＧＡ基板にも、半導体チップとの接合に使用する接合端子の狭ピッチ化及び基板内の配線の微細化が求められている。その一方で、ＦＣ－ＢＧＡ基板とマザーボードとの接合には、従来とほぼ変わらないピッチで配列した接合端子による接合が要求されている。これらの要求のもと、ＦＣ－ＢＧＡ基板と半導体チップとの間に、インターポーザとも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。In recent years, as semiconductor devices have become faster and more highly integrated, there is a demand for wiring boards for flip chip ball grid arrays (FC-BGA boards) on which semiconductor chips are mounted, with narrower pitches for the bonding terminals used to bond with the semiconductor chips and finer wiring within the board. On the other hand, bonding between FC-BGA boards and motherboards requires bonding with bonding terminals arranged at roughly the same pitch as before. In response to these demands, technology has been adopted to provide a multilayer wiring board containing fine wiring, also known as an interposer, between the FC-BGA board and the semiconductor chip.
その一つは、シリコンインターポーザ技術である。このシリコンインターポーザ技術は、シリコンウェハ上に、微細な配線を各々の層が含んだ多層配線構造を、半導体回路の製造技術を用いて形成することによりインターポーザを製造するというものである。One of these is silicon interposer technology. This technology manufactures interposers by forming a multi-layer wiring structure, each layer of which contains fine wiring, on a silicon wafer using semiconductor circuit manufacturing technology.
また、上記の多層配線構造をシリコンウェハ上に形成するのではなく、ＦＣ－ＢＧＡ基板に直接作り込む手法も開発されている。この手法は、コア層が例えばガラスエポキシ基板からなるＦＣ－ＢＧＡ基板の製造において、化学機械研磨（ＣＭＰ）などを利用して、上記の多層配線構造を形成するというものである。これについては、特許文献１に開示されている。A method has also been developed in which the above multi-layer wiring structure is directly built into the FC-BGA substrate, rather than being formed on a silicon wafer. This method involves forming the above multi-layer wiring structure using chemical mechanical polishing (CMP) or the like in the manufacture of an FC-BGA substrate whose core layer is made of, for example, a glass epoxy substrate. This is disclosed in Patent Document 1.
更に、インターポーザをガラス基板等の支持体の上に形成し、そのインターポーザをＦＣ－ＢＧＡ基板と接合させ、その後、インターポーザから支持体を剥離することで、上記の多層配線構造を、ＦＣ－ＢＧＡ基板上に設ける方式もある。これについては、特許文献２に開示されている。In addition, there is also a method in which an interposer is formed on a support such as a glass substrate, the interposer is bonded to an FC-BGA substrate, and then the support is peeled off from the interposer, thereby providing the above-mentioned multilayer wiring structure on the FC-BGA substrate. This is disclosed in Patent Document 2.
本発明は、絶縁信頼性が高い多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法を提供することを目的とする。The present invention aims to provide a multilayer wiring board, a composite wiring board, a packaged device, and a method for manufacturing a multilayer wiring board with high insulation reliability.
本発明の一態様によると、積層された２以上の層を備え、前記２以上の層の各々は、第１面とその裏面である第２面とを有した絶縁樹脂層であって、前記第１面で開口した第１凹部、前記第１面で開口した溝部、及び、前記第２面で開口し、前記第１凹部の１以上と連通した第２凹部が設けられ、厚さ方向に一体に形成された絶縁樹脂層と、前記絶縁樹脂層の前記第１凹部及び前記溝部をそれぞれ埋め込んだランド部及び配線部と、前記ランド部の位置で前記第１面から突出したビア部とを含み、前記ビア部は、前記第１面側で隣接した他の絶縁樹脂層の凹部を埋め込んだ導体層と、を含んだ多層配線基板が提供される。According to one aspect of the present invention, there is provided a multilayer wiring board including an insulating resin layer having two or more laminated layers, each of which has a first surface and a second surface that is the back surface of the insulating resin layer, and which is formed integrally in the thickness direction with a first recess that opens on the first surface, a groove that opens on the first surface, and a second recess that opens on the second surface and communicates with one or more of the first recesses, a land portion and a wiring portion that respectively fill the first recess and the groove portion of the insulating resin layer, and a via portion that protrudes from the first surface at the position of the land portion, and a conductor layer in which the via portion fills the recess of another insulating resin layer adjacent to the first surface side.
ここで、絶縁樹脂層が「厚さ方向に一体に形成され」ていることは、この絶縁樹脂層には、その厚さ方向に対して交差する界面が内部に存在していないこと、即ち、単層構造を有していることを意味している。なお、互いに積層された複数の絶縁層が同じ材料からなる場合であっても、その断面を走査電子顕微鏡などの電子顕微鏡で観察することにより、それらの界面を確認することができる。Here, the insulating resin layer being "integrally formed in the thickness direction" means that there are no internal interfaces that cross the thickness direction of the insulating resin layer, i.e., the insulating resin layer has a single-layer structure. Even if multiple insulating layers stacked on top of each other are made of the same material, their interfaces can be confirmed by observing the cross section with an electron microscope such as a scanning electron microscope.
本発明の他の態様によると、前記２以上の層の各々は、前記ランド部、前記ビア部及び前記配線部の側面、前記配線部のうち前記溝部の開口側の面、並びに、前記ランド部のうち前記第１面側の面の周縁部を被覆した第１金属含有層を更に含んだ上記態様に係る多層配線基板が提供される。According to another aspect of the present invention, there is provided a multilayer wiring board according to the above aspect, in which each of the two or more layers further includes a first metal-containing layer that covers the periphery of the land portion, the side surfaces of the via portion and the wiring portion, the surface of the wiring portion facing the opening side of the groove portion, and the surface of the land portion facing the first surface.
本発明の更に他の態様によると、前記２以上の層の各々は、前記第１金属含有層と前記導体層との間に介在し、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を更に含んだ上記態様に係る多層配線基板が提供される。According to yet another aspect of the present invention, there is provided a multilayer wiring board according to the above aspect, in which each of the two or more layers further includes a second metal-containing layer interposed between the first metal-containing layer and the conductor layer, the second metal-containing layer being made of the same material as the conductor layer or made of a metal material having a smaller ionization tendency than the material of the conductor layer.
本発明の更に他の態様によると、前記第１金属含有層は、チタンを含有した上記態様の何れかに係る多層配線基板が提供される。According to yet another aspect of the present invention, there is provided a multilayer wiring board according to any of the above aspects, in which the first metal-containing layer contains titanium.
本発明の更に他の態様によると、第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、上記態様の何れかに係る多層配線基板である複合配線基板が提供される。According to yet another aspect of the present invention, there is provided a composite wiring board comprising a first wiring board and a second wiring board joined to the first wiring board, the first and second wiring boards being electrically connected to each other via a joining electrode interposed between them, and the second wiring board being a multilayer wiring board according to any of the above aspects.
本発明の更に他の態様によると、前記第１配線基板は、フリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである上記態様に係る複合配線基板が提供される。According to yet another aspect of the present invention, there is provided a composite wiring board according to the above aspect, in which the first wiring board is a wiring board for a flip chip ball grid array, and the second wiring board is an interposer.
本発明の更に他の態様によると、上述態様の何れかに係る複合配線基板と、前記第２配線基板の前記第１配線基板とは反対側の面に実装された機能デバイスとを備えたパッケージ化デバイスが提供される。According to yet another aspect of the present invention, there is provided a packaged device comprising a composite wiring board according to any of the above aspects and a functional device mounted on a surface of the second wiring board opposite the first wiring board.
ここで、「機能デバイス」は、電力及び電気信号の少なくとも一方が供給されることにより動作するデバイス、外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイス、又は、電力及び電気信号の少なくとも一方が供給されることにより動作し且つ外部からの刺激により電力及び電気信号の少なくとも一方を出力するデバイスである。機能デバイスは、例えば、半導体チップや、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップのように、チップの形態にある。機能デバイスは、例えば、大規模集積回路（ＬＳＩ）、メモリ、撮像素子、発光素子、及びＭＥＭＳ（Micro Electro Mechanical Systems）の１以上を含むことができる。ＭＥＭＳは、例えば、圧力センサ、加速度センサ、ジャイロセンサ、傾斜センサ、マイクロフォン、及び音響センサの１以上である。一例によれば、機能デバイスは、ＬＳＩを含んだ半導体チップである。Here, a "functional device" is a device that operates when supplied with at least one of power and an electrical signal, a device that outputs at least one of power and an electrical signal in response to an external stimulus, or a device that operates when supplied with at least one of power and an electrical signal and outputs at least one of power and an electrical signal in response to an external stimulus. The functional device is in the form of a chip, such as a semiconductor chip or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate. The functional device may include, for example, one or more of a large scale integrated circuit (LSI), a memory, an imaging element, a light-emitting element, and a MEMS (Micro Electro Mechanical Systems). The MEMS is, for example, one or more of a pressure sensor, an acceleration sensor, a gyro sensor, a tilt sensor, a microphone, and an acoustic sensor. According to one example, the functional device is a semiconductor chip including an LSI.
本発明の更に他の態様によると、積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、凹部が設けられた下地層上に、溝と１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、前記凹部、前記溝又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、その後、前記ダミー層を除去することと、前記下地層及び前記導体層上に、前記ビア部、前記ランド部及び前記配線部を覆うとともに、それらの間の隙間を埋め込み、前記ランド部の１以上の位置に凹部が設けられた絶縁樹脂層を形成することとを含んだ多層配線基板の製造方法が提供される。According to yet another aspect of the present invention, a method for manufacturing a multilayer wiring board is provided, which includes forming two or more stacked layers, and each of the two or more layers is formed by forming a dummy layer having a groove and one or more through holes communicating with the recess on a base layer having a recess; forming a conductor layer on the dummy layer so as to fill the recess, the groove, and the through hole; polishing the conductor layer so as to remove the portion located outside the recess, the groove, or the through hole, to obtain the portion of the conductor layer in which the recess is filled, the portion in which the through hole is filled, and the portion in which the groove is filled as a via portion, a land portion, and a wiring portion, respectively; thereafter, removing the dummy layer; and forming an insulating resin layer on the base layer and the conductor layer, which covers the via portion, the land portion, and the wiring portion, fills the gaps between them, and has a recess provided at one or more positions of the land portion.
本発明の更に他の態様によると、前記２以上の層の各々の形成は、前記導体層を形成する前に、前記ダミー層の上面と、前記下地層の前記凹部の内面と、前記ダミー層の前記溝及び前記貫通孔の内面とを被覆した第１金属含有層を形成することを更に含んだ上記態様に係る多層配線基板の製造方法が提供される。According to yet another aspect of the present invention, a method for manufacturing a multilayer wiring board according to the above aspect is provided, in which the formation of each of the two or more layers further includes forming a first metal-containing layer that covers the upper surface of the dummy layer, the inner surface of the recess of the base layer, and the inner surfaces of the groove and the through hole of the dummy layer before forming the conductor layer.
本発明の更に他の態様によると、前記２以上の層の各々の形成は、前記導体層を形成する前に、前記第１金属含有層上に、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を形成することを更に含んだ上記態様に係る多層配線基板の製造方法が提供される。According to yet another aspect of the present invention, there is provided a method for manufacturing a multilayer wiring board according to the above aspect, in which the formation of each of the two or more layers further includes forming, on the first metal-containing layer, a second metal-containing layer made of the same material as the conductor layer or made of a metal material having a smaller ionization tendency than the material of the conductor layer, before forming the conductor layer.
本発明の更に他の態様によると、前記第１金属含有層は、チタンを含有した上記態様の何れかに係る多層配線基板の製造方法が提供される。According to yet another aspect of the present invention, there is provided a method for manufacturing a multilayer wiring board according to any of the above aspects, in which the first metal-containing layer contains titanium.
以下に、本発明の実施形態について、図面を参照しながら説明する。以下に説明する実施形態は、上記態様の何れかをより具体化したものである。以下に示す実施形態は、本発明の技術的思想を具体化した例を示すものであって、本発明の技術的思想を、以下に記載する構成要素の材質、形状、構造、及び配置等に限定するものではない。本発明の技術的思想には、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。Below, an embodiment of the present invention will be described with reference to the drawings. The embodiment described below is a more concrete embodiment of any of the above aspects. The embodiment described below shows an example of a concrete embodiment of the technical idea of the present invention, and does not limit the technical idea of the present invention to the materials, shapes, structures, arrangements, etc. of the components described below. Various modifications can be made to the technical idea of the present invention within the technical scope defined by the claims.
以下の説明において参照する図面では、同様又は類似した機能を有する構成要素に、同一の参照符号を付している。ここで、図面は模式的なものであり、厚さ方向の寸法と厚さ方向に垂直な方向、即ち面内方向の寸法との関係や、複数の層の厚さ方向における寸法の関係等は、現実のものとは異なり得ることに留意すべきである。従って、具体的な寸法は、以下の説明を参酌して判断すべきである。また、２以上の構成要素の寸法の関係が、複数の図面の間で異なっている可能性があることにも留意すべきである。更に、幾つかの図面では、同一の構造を、他の図面とは天地を逆にして描いていることにも留意すべきである。In the drawings referred to in the following description, components having the same or similar functions are given the same reference numerals. It should be noted that the drawings are schematic, and the relationship between the dimension in the thickness direction and the dimension perpendicular to the thickness direction, i.e., the in-plane direction, and the relationship between the dimensions in the thickness direction of multiple layers, etc., may differ from the actual ones. Therefore, the specific dimensions should be determined with reference to the following description. It should also be noted that the dimensional relationship between two or more components may differ between multiple drawings. Furthermore, it should be noted that the same structure is drawn upside down in some drawings compared to other drawings.
なお、本開示において、「上面」及び「下面」は、板状部材又はそれに含まれる層の表面のうち厚さ方向に垂直な面であって、図面において上向きの面と下向きの面とをそれぞれ意味している。また、「側面」とは、厚さ方向に対して平行であるか又は傾いた面を意味している。In this disclosure, the terms "upper surface" and "lower surface" refer to the surfaces of a plate-like member or a layer contained therein that are perpendicular to the thickness direction, and refer to the surfaces facing upward and downward, respectively, in the drawings. Additionally, a "side surface" refers to a surface that is parallel to or inclined relative to the thickness direction.
図１は、本発明の一実施形態に係るパッケージ化デバイス１を概略的に示す断面図である。Figure 1 is a cross-sectional view that shows a schematic diagram of a packaged device 1 according to one embodiment of the present invention.
図１に示すように、パッケージ化デバイス１は、複合配線基板１０と、機能デバイス２０と、第１のアンダーフィル層３０と、第１の接合電極４０とを備えている。As shown in FIG. 1, the packaged device 1 includes a composite wiring substrate 10, a functional device 20, a first underfill layer 30, and a first bonding electrode 40.
機能デバイス２０は、例えば、半導体チップ、又は、ガラス基板などの半導体以外の材料からなる基板上に回路や素子が形成されたチップである。ここでは、一例として、機能デバイス２０は半導体チップであるとする。即ち、ここでは、パッケージ化デバイス１は、半導体パッケージである。The functional device 20 is, for example, a semiconductor chip, or a chip in which circuits and elements are formed on a substrate made of a material other than a semiconductor, such as a glass substrate. Here, as an example, the functional device 20 is a semiconductor chip. That is, here, the packaged device 1 is a semiconductor package.
パッケージ化デバイス１は、例えば、複数の機能デバイス２０を備えている。パッケージ化デバイス１は、機能デバイス２０として、１つの機能デバイスのみを備えていてもよい。The packaged device 1 includes, for example, multiple functional devices 20. The packaged device 1 may include only one functional device as the functional device 20.
機能デバイス２０は、第１の接合電極４０を介して、複合配線基板１０へ接合されている。ここでは、複数の機能デバイス２０は、例えば、フリップチップボンディングによって、複合配線基板１０へ接合されている。機能デバイス２０の１以上は、ワイヤボンディングなどの他のボンディング法によって、複合配線基板１０へ接合されていてもよい。The functional device 20 is bonded to the composite wiring board 10 via the first bonding electrode 40. Here, the multiple functional devices 20 are bonded to the composite wiring board 10 by, for example, flip chip bonding. One or more of the functional devices 20 may be bonded to the composite wiring board 10 by other bonding methods such as wire bonding.
第１の接合電極４０は、複数の機能デバイス２０を、複合配線基板１０に接合している。第１の接合電極４０は、１つの機能デバイス２０に対して、複数設けられている。１つの機能デバイス２０を複合配線基板１０に接合する複数の第１の接合電極４０は、機能デバイス２０と複合配線基板１０との間で、狭いピッチで配列している。ここでいう、狭いピッチとは、複合配線基板１０の、後述する複数の第２の接合電極１４のピッチに比較して、狭いピッチであることである。The first bonding electrodes 40 bond the multiple functional devices 20 to the composite wiring board 10. Multiple first bonding electrodes 40 are provided for one functional device 20. The multiple first bonding electrodes 40 that bond one functional device 20 to the composite wiring board 10 are arranged at a narrow pitch between the functional device 20 and the composite wiring board 10. Here, the narrow pitch means a pitch that is narrower than the pitch of multiple second bonding electrodes 14 of the composite wiring board 10, which will be described later.
第１の接合電極４０は、例えば、はんだからなる。機能デバイス２０を、ワイヤボンディングによって複合配線基板１０へ接合する場合、例えば、金ワイヤを用いて機能デバイス２０と複合配線基板とを電気的に接続することができる。The first bonding electrode 40 is made of, for example, solder. When the functional device 20 is bonded to the composite wiring board 10 by wire bonding, for example, a gold wire can be used to electrically connect the functional device 20 and the composite wiring board.
第１のアンダーフィル層３０は、複合配線基板１０及び複数の機能デバイス２０を固定している。なお、パッケージ化デバイス１が機能デバイス２０を１つのみ備える構成である場合は、第１のアンダーフィル層３０は、複合配線基板１０へ１つの機能デバイス２０を固定する。本実施形態の例では、第１のアンダーフィル層３０は、機能デバイス２０及び複合配線基板１０の間にそれぞれ設けられている。第１のアンダーフィル層３０は、機能デバイス２０と複合配線基板１０との間に介在した部分と、機能デバイス２０の側面を少なくとも部分的に被覆した部分とを含んでいる。The first underfill layer 30 fixes the composite wiring board 10 and the multiple functional devices 20. When the packaged device 1 is configured to include only one functional device 20, the first underfill layer 30 fixes the single functional device 20 to the composite wiring board 10. In this embodiment, the first underfill layer 30 is provided between the functional device 20 and the composite wiring board 10. The first underfill layer 30 includes a portion interposed between the functional device 20 and the composite wiring board 10, and a portion that at least partially covers the side of the functional device 20.
複合配線基板１０は、第１配線基板、及び、これに接合される第２配線基板を備えている。ここでは、複合配線基板１０は、ＦＣ－ＢＧＡ基板１１と、多層配線基板１２と、第２のアンダーフィル層１３と、第２の接合電極１４とを備えている。The composite wiring board 10 comprises a first wiring board and a second wiring board joined thereto. Here, the composite wiring board 10 comprises an FC-BGA board 11, a multilayer wiring board 12, a second underfill layer 13, and a second joining electrode 14.
ＦＣ－ＢＧＡ基板１１は、第１配線基板の一例である。ＦＣ－ＢＧＡ基板１１は、例えば、図示しないマザーボードへ接合される。The FC-BGA substrate 11 is an example of a first wiring substrate. The FC-BGA substrate 11 is joined to, for example, a motherboard (not shown).
ＦＣ－ＢＧＡ基板１１は、コア層１１１と、樹脂層１１２と、導体層１１３と、樹脂層１１４と、接合用導体１１５とを含んでいる。The FC-BGA substrate 11 includes a core layer 111, a resin layer 112, a conductor layer 113, a resin layer 114, and a joining conductor 115.
コア層１１１は、樹脂層である。コア層１１１は、例えば、織布又は不織布に熱硬化性の絶縁樹脂を含浸させた繊維強化基板である。織布又は不織布としては、例えば、ガラス繊維、炭素繊維、又はアラミド繊維を使用することができる。絶縁樹脂としては、例えば、エポキシ樹脂を使用することができる。The core layer 111 is a resin layer. The core layer 111 is, for example, a fiber-reinforced substrate in which a woven or nonwoven fabric is impregnated with a thermosetting insulating resin. For example, glass fiber, carbon fiber, or aramid fiber can be used as the woven or nonwoven fabric. For example, epoxy resin can be used as the insulating resin.
コア層１１１には、貫通孔が形成されている。導体層１１３の一部は、貫通孔の側壁を被覆している。ここでは、導体層１１３の一部は、側壁が導体からなる貫通孔を生じるように、コア層１１１に設けられた貫通孔の側壁を被覆している。これら側壁が導体からなる貫通孔は、絶縁体で埋め込んでもよい。Through holes are formed in the core layer 111. Part of the conductor layer 113 covers the side walls of the through holes. Here, part of the conductor layer 113 covers the side walls of the through holes provided in the core layer 111 so as to produce through holes whose side walls are made of a conductor. These through holes whose side walls are made of a conductor may be filled with an insulator.
導体層１１３の残りと樹脂層１１２とは、コア層１１１の両主面上で多層配線構造を形成している。各多層配線構造は、交互に積層された導体層１１３及び樹脂層１１２を含んでいる。The remainder of the conductor layer 113 and the resin layer 112 form a multilayer wiring structure on both major surfaces of the core layer 111. Each multilayer wiring structure includes alternating stacks of conductor layers 113 and resin layers 112.
樹脂層１１２は、例えば、絶縁樹脂層である。樹脂層１１２には、貫通孔が設けられている。The resin layer 112 is, for example, an insulating resin layer. The resin layer 112 has a through hole.
導体層１１３は、銅などの金属又は合金からなる。導体層１１３は、単層構造を有していてもよく、多層構造を有していてもよい。The conductor layer 113 is made of a metal such as copper or an alloy. The conductor layer 113 may have a single-layer structure or a multi-layer structure.
導体層１１３は、配線部とランド部とを含んでいる。樹脂層１１２を間に挟んでコア層１１１と向き合った導体層１１３は、樹脂層１１２に設けられた貫通孔の側壁を被覆したビア部を更に含んでいる。The conductor layer 113 includes a wiring portion and a land portion. The conductor layer 113, which faces the core layer 111 with the resin layer 112 sandwiched therebetween, further includes a via portion that covers the sidewall of a through hole provided in the resin layer 112.
樹脂層１１４は、上記の多層配線構造上に設けられている。樹脂層１１４は、例えば、ソルダーレジストなどの絶縁樹脂層である。樹脂層１１４には、上記多層配線構造の最表面に位置した導体層１１３へ連通する貫通孔が設けられている。The resin layer 114 is provided on the multi-layer wiring structure. The resin layer 114 is, for example, an insulating resin layer such as a solder resist. The resin layer 114 has a through hole that communicates with the conductor layer 113 located on the outermost surface of the multi-layer wiring structure.
接合用導体１１５は、パッケージ化デバイス１を、他の基板などの構成品に電気的に接合可能に形成される。接合用導体１１５は、導体層１１３のうち樹脂層１１４の貫通孔の位置で露出した部分に設けられた、例えば金属バンプである。なお、接合用導体は、接合端子ともいう。接合用導体１１５は、例えば、はんだからなる。The joining conductor 115 is formed so that the packaged device 1 can be electrically joined to other components such as a substrate. The joining conductor 115 is, for example, a metal bump provided on the portion of the conductor layer 113 that is exposed at the position of the through hole of the resin layer 114. The joining conductor is also called a joining terminal. The joining conductor 115 is, for example, made of solder.
多層配線基板１２は、第２配線基板である。多層配線基板１２は、第１の接合電極４０を介して機能デバイス２０に接合されている。多層配線基板１２は、第２の接合電極１４を介してＦＣ－ＢＧＡ基板１１に接合されている。即ち、本実施形態の例では、多層配線基板１２は、機能デバイス２０とＦＣ－ＢＧＡ基板１１との接合を媒介するインターポーザである。多層配線基板１２の厚さは、例えば、１０μｍ以上３００μｍ以下の範囲内にある。多層配線基板１２については、後で詳述する。The multilayer wiring board 12 is a second wiring board. The multilayer wiring board 12 is bonded to the functional device 20 via a first bonding electrode 40. The multilayer wiring board 12 is bonded to the FC-BGA board 11 via a second bonding electrode 14. That is, in this embodiment, the multilayer wiring board 12 is an interposer that mediates the bonding between the functional device 20 and the FC-BGA board 11. The thickness of the multilayer wiring board 12 is, for example, in the range of 10 μm to 300 μm. The multilayer wiring board 12 will be described in detail later.
第２の接合電極１４は、多層配線基板１２と機能デバイス２０との間に配列されている。第２の接合電極１４のピッチは、第１の接合電極４０のピッチと比較してより広く、且つ、ＦＣ－ＢＧＡ基板１１の下面に位置した接合用導体１１５のピッチと比較してより狭い。第２の接合電極１４は、例えば、はんだからなる。The second bonding electrodes 14 are arranged between the multilayer wiring substrate 12 and the functional device 20. The pitch of the second bonding electrodes 14 is wider than the pitch of the first bonding electrodes 40, and narrower than the pitch of the bonding conductors 115 located on the underside of the FC-BGA substrate 11. The second bonding electrodes 14 are made of, for example, solder.
第２のアンダーフィル層１３は、ＦＣ－ＢＧＡ基板１１と多層配線基板１２との間に介在した部分を含んでいる。なお、アンダーフィル層は、封止樹脂層ともいう。第２のアンダーフィル層１３は、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ固定している。The second underfill layer 13 includes a portion interposed between the FC-BGA substrate 11 and the multilayer wiring substrate 12. The underfill layer is also called a sealing resin layer. The second underfill layer 13 fixes the multilayer wiring substrate 12 to the FC-BGA substrate 11.
多層配線基板１２について、図２及び図３を参照しながら、更に詳しく説明する。
図２は、多層配線基板１２の一部を概略的に示す断面図である。図３は、図２に示す多層配線基板１２の一部を拡大して概略的に示す断面図である。図３は、具体的には、第１層７０の一部及びその近傍を示している。 The multilayer wiring board 12 will be described in more detail with reference to FIGS.
Fig. 2 is a cross-sectional view that shows a schematic view of a portion of the multilayer wiring board 12. Fig. 3 is a cross-sectional view that shows an enlarged schematic view of a portion of the multilayer wiring board 12 shown in Fig. 2. Fig. 3 specifically shows a portion of the first layer 70 and its vicinity.
図２及び図３に示すように、多層配線基板１２は、積層された２以上の層５０と、絶縁樹脂層６１と、シード密着層１０１と、シード層１０２と、導体層１０３と、ソルダーレジスト層１０４と、表面処理層１０５と、絶縁樹脂層１０７と、導体層１０８とを備えている。As shown in Figures 2 and 3, the multilayer wiring board 12 includes two or more stacked layers 50, an insulating resin layer 61, a seed adhesion layer 101, a seed layer 102, a conductor layer 103, a solder resist layer 104, a surface treatment layer 105, an insulating resin layer 107, and a conductor layer 108.
層５０は、ここでは、２層設けられている。層５０の数は、３以上であってもよい。２つの層５０を、第１層７０及び第２層８０と称して説明する。
第１層７０は、絶縁樹脂層６１上に設けられている。第１層７０は、第１絶縁樹脂層７１と、第１配線層７２とを備えている。 Here, two layers 50 are provided. The number of layers 50 may be three or more. The two layers 50 will be described as a first layer 70 and a second layer 80.
The first layer 70 is provided on the insulating resin layer 61. The first layer 70 includes a first insulating resin layer 71 and a first wiring layer 72.
第１絶縁樹脂層７１は、絶縁性を有している。第１絶縁樹脂層７１は、絶縁樹脂層６１上に設けられている。第１絶縁樹脂層７１は、第１面７１ａ及びその裏面である第２面７１ｂを有している。本実施形態の例では、第１面７１ａは、絶縁樹脂層６１側の面である。第２面７１ｂは、第２層８０側の面である。また、第１絶縁樹脂層７１には、溝部７４と、第１凹部であるランド用凹部７５と、第２凹部であるビア用凹部７６とが形成されている。The first insulating resin layer 71 has insulating properties. The first insulating resin layer 71 is provided on the insulating resin layer 61. The first insulating resin layer 71 has a first surface 71a and a second surface 71b which is the reverse surface of the first surface 71a. In this embodiment, the first surface 71a is the surface on the insulating resin layer 61 side. The second surface 71b is the surface on the second layer 80 side. In addition, the first insulating resin layer 71 is formed with a groove portion 74, a land recess 75 which is a first recess, and a via recess 76 which is a second recess.
溝部７４は、第１絶縁樹脂層７１の第１面７１ａに形成されている。溝部７４は、第１面７１ａで開口している。溝部７４は、第１配線層７２の後述する配線部７２ｂを形成する為の溝である。溝部７４は、複数設けられている。溝部７４は、第１絶縁樹脂層７１の第２面７１ｂに到達しない深さを有している。The groove portion 74 is formed on the first surface 71a of the first insulating resin layer 71. The groove portion 74 is open on the first surface 71a. The groove portion 74 is a groove for forming the wiring portion 72b of the first wiring layer 72, which will be described later. A plurality of groove portions 74 are provided. The groove portion 74 has a depth that does not reach the second surface 71b of the first insulating resin layer 71.
溝部７４は、第１面７１ａに向かって幅が漸次狭くなる形状に形成されている。溝部７４は、側壁である内側面７４ａと、底面７４ｂとを有している。内側面７４ａは、第１面７１ａと底面７４ｂとの間で連続した面である。The groove portion 74 is formed in a shape in which the width gradually narrows toward the first surface 71a. The groove portion 74 has an inner surface 74a, which is a side wall, and a bottom surface 74b. The inner surface 74a is a continuous surface between the first surface 71a and the bottom surface 74b.
本実施形態の例では、溝部７４は、図２に示すように、溝部７４の延びる方向に直交する切断面に沿って切断した断面、すなわち溝部７４の幅方向に沿う断面が台形状となる形状に形成されている。具体的には、先の切断面における溝部７４の断面は、逆テーパ状である。この切断面における溝部７４の形状は、矩形状であってもよい。底面７４ｂは、例えば平面、具体例として第１絶縁樹脂層７１の厚さ方向に直交する平面に形成されている。In this embodiment, as shown in FIG. 2, the groove portion 74 is formed in a shape such that a cross section cut along a cutting surface perpendicular to the extension direction of the groove portion 74, i.e., a cross section along the width direction of the groove portion 74, is trapezoidal. Specifically, the cross section of the groove portion 74 at the cutting surface is inverted tapered. The shape of the groove portion 74 at this cutting surface may be rectangular. The bottom surface 74b is formed, for example, as a flat surface, specifically, as a flat surface perpendicular to the thickness direction of the first insulating resin layer 71.
ランド用凹部７５は、第１絶縁樹脂層７１の第１面７１ａに形成されている。ランド用凹部７５は、第１面７１ａで開口している。ランド用凹部７５は、第１配線層７２の後述するランド部７２ａを形成するための凹部である。ランド用凹部７５は、複数形成されている。複数のランド用凹部７５の各々は、溝部７４の１つと連通している。The land recesses 75 are formed on the first surface 71a of the first insulating resin layer 71. The land recesses 75 are open on the first surface 71a. The land recesses 75 are recesses for forming the land portions 72a (described later) of the first wiring layer 72. A plurality of land recesses 75 are formed. Each of the plurality of land recesses 75 communicates with one of the groove portions 74.
ランド用凹部７５は、厚さ方向に対して垂直な方向の寸法が第２面７１ｂから第１面７１ａに向かって漸次小さくなる形状に形成されている。即ち、ランド用凹部７５は、厚さ方向に対して垂直な断面が逆テーパ状である。ランド用凹部７５は、例えば、円錐台形状に形成される。ランド用凹部７５は、側壁である内側面７５ａと、底面７５ｂとを有している。内側面７５ａは、第１面７１ａと底面７５ｂとの間で連続した面である。底面７５ｂは、例えば平面、具体例として第１絶縁樹脂層７１の厚さ方向に直交する平面に形成されている。The land recess 75 is formed in a shape in which the dimension in a direction perpendicular to the thickness direction gradually decreases from the second surface 71b toward the first surface 71a. That is, the land recess 75 has a cross section perpendicular to the thickness direction that is inversely tapered. The land recess 75 is formed, for example, in a truncated cone shape. The land recess 75 has an inner surface 75a, which is a side wall, and a bottom surface 75b. The inner surface 75a is a surface that is continuous between the first surface 71a and the bottom surface 75b. The bottom surface 75b is formed, for example, as a flat surface, specifically, as a flat surface that is perpendicular to the thickness direction of the first insulating resin layer 71.
ビア用凹部７６は、第１絶縁樹脂層７１の第２面７１ｂに形成されている。ビア用凹部７６は、第２面７１ｂで開口している。ビア用凹部７６は、ビア部７３を形成する為の凹部である。ビア用凹部７６は、複数形成されている。ビア用凹部７６の各々は、ランド用凹部７５の何れかに連通している。ビア用凹部７６の幅は、ランド用凹部７５の幅よりも小さい。The via recess 76 is formed on the second surface 71b of the first insulating resin layer 71. The via recess 76 is open on the second surface 71b. The via recess 76 is a recess for forming the via portion 73. A plurality of via recesses 76 are formed. Each of the via recesses 76 is connected to one of the land recesses 75. The width of the via recess 76 is smaller than the width of the land recess 75.
ビア用凹部７６の各々の中心の位置は、第１絶縁樹脂層７１の厚さ方向で観察した場合に、そのビア用凹部７６と連通したランド用凹部７５の中心の位置と一致している。本実施形態の例では、ビア用凹部７６の、第１面７１ａ側の縁は、ランド用凹部７５の第２面７１ｂ側の縁の内側に配置されている。When observed in the thickness direction of the first insulating resin layer 71, the center position of each of the via recesses 76 coincides with the center position of the land recess 75 connected to that via recess 76. In this embodiment, the edge of the via recess 76 on the first surface 71a side is located inside the edge of the land recess 75 on the second surface 71b side.
ビア用凹部７６は、厚さ方向に対して垂直な方向の寸法が第２面７１ｂから第１面７１ａに向かって幅が漸次小さくなる形状に形成されている。即ち、ビア用凹部７６は、厚さ方向に対して垂直な断面が逆テーパ状である。ビア用凹部７６は、例えば、円錐台形状に形成される。The via recess 76 is formed in a shape in which the dimension perpendicular to the thickness direction gradually decreases from the second surface 71b to the first surface 71a. In other words, the via recess 76 has a cross section perpendicular to the thickness direction that is inversely tapered. The via recess 76 is formed, for example, in a truncated cone shape.
このように構成される第１絶縁樹脂層７１は、厚さ方向に一体に形成されている。ここで、絶縁樹脂層が「厚さ方向に一体に形成され」ていることは、この絶縁樹脂層には、その厚さ方向に対して交差する界面が内部に存在していないこと、即ち、単層構造を有していることを意味している。なお、互いに積層された複数の絶縁層が同じ材料からなる場合であっても、その断面を走査電子顕微鏡などの電子顕微鏡で観察することにより、それらの界面を確認することができる。The first insulating resin layer 71 thus configured is integrally formed in the thickness direction. Here, the fact that the insulating resin layer is "integrally formed in the thickness direction" means that there are no internal interfaces that cross the thickness direction of this insulating resin layer, i.e., it has a single-layer structure. Even if multiple insulating layers stacked on top of each other are made of the same material, their interfaces can be confirmed by observing the cross section with an electron microscope such as a scanning electron microscope.
第１配線層７２は、溝部７４、ランド用凹部７５、及び第１層７０に隣接する樹脂層の凹部を埋め込んでいる。ここで、第１層７０に隣接する樹脂層の凹部は、本実施形態の例では、絶縁樹脂層６１に形成される後述するビアホール６３である。
第１配線層７２は、シード密着層７８と、シード層７９と、導体層７７とを備えている。 The first wiring layer 72 fills the grooves 74, the land recesses 75, and the recesses of the resin layer adjacent to the first layer 70. Here, in the example of this embodiment, the recesses of the resin layer adjacent to the first layer 70 are via holes 63 (described later) formed in the insulating resin layer 61.
The first wiring layer 72 includes a seed adhesion layer 78 , a seed layer 79 , and a conductor layer 77 .
導体層７７は、第１絶縁樹脂層７１の溝部７４及びランド用凹部７５と、絶縁樹脂層６１のビアホール６３とを埋め込んでいる。導体層７７のうち溝部７４を埋め込んだ部分は、配線部７２ｂを構成している。導体層７７のうちランド用凹部７５を埋め込んだ部分は、ランド部７２ａを構成している。導体層７７のうち絶縁樹脂層６１のビアホール６３を埋め込んだ部分は、ビア部６２を構成している。ビア部６２は、ランド部７２ａの位置で第１面７１ａから突出している。導体層７７は、例えば銅からなる。The conductor layer 77 fills the grooves 74 and the land recesses 75 of the first insulating resin layer 71, and the via holes 63 of the insulating resin layer 61. The portion of the conductor layer 77 in which the grooves 74 are filled constitutes the wiring portion 72b. The portion of the conductor layer 77 in which the land recesses 75 are filled constitutes the land portion 72a. The portion of the conductor layer 77 in which the via holes 63 of the insulating resin layer 61 are filled constitutes the via portion 62. The via portion 62 protrudes from the first surface 71a at the position of the land portion 72a. The conductor layer 77 is made of, for example, copper.
シード密着層７８は、第１金属含有層である。シード密着層７８は、チタンを含有した層である。シード密着層７８の一部は、溝部７４の内側面７４ａ、及び、開口７４ｃに設けられている。開口７４ｃは、第１面７１ａ上の開口である。シード密着層７８の一部は、開口７４ｃを閉塞している。すなわち、シード密着層７８の一部は、配線部７２ｂの各々の側面と、開口７４ｃ側の面である下面を被覆している。The seed adhesion layer 78 is a first metal-containing layer. The seed adhesion layer 78 is a layer containing titanium. A portion of the seed adhesion layer 78 is provided on the inner side surface 74a of the groove portion 74 and on the opening 74c. The opening 74c is an opening on the first surface 71a. A portion of the seed adhesion layer 78 blocks the opening 74c. In other words, a portion of the seed adhesion layer 78 covers each side surface of the wiring portion 72b and the lower surface that faces the opening 74c.
シード密着層７８の他の一部は、ランド用凹部７５の内側面７５ａ、ランド用凹部７５の開口７５ｃの一部、絶縁樹脂層６１のビアホール６３の側壁である、後述する内側面６４、及びビアホール６３の開口６６に設けられている。なお、ここで、開口７５ｃは、第１面７１ａ上の開口である。ランド用凹部７５の開口７５ｃの一部とは、開口７５ｃの縁から、ビアホール６３の縁までの間の領域である。シード密着層７８の他の一部は、ビアホール６３の開口６６を閉塞している。開口６６は、ビアホール６３の、絶縁樹脂層６１の後述する第１面６１ａ上の開口である。すなわち、シード密着層７８の一部は、ランド部７２ａ及びビア部６２の各々の側面を被覆している。また、シード密着層７８は、ランド部７２ａの下面を被覆している。また、シード密着層７８は、ランド部７２ａのうち第１面６１ａ側の面である下面の周縁部を被覆している。Another part of the seed adhesion layer 78 is provided on the inner side surface 75a of the land recess 75, a part of the opening 75c of the land recess 75, the inner side surface 64, which is the side wall of the via hole 63 of the insulating resin layer 61, and the opening 66 of the via hole 63, which will be described later. Note that the opening 75c is an opening on the first surface 71a. The part of the opening 75c of the land recess 75 is the area between the edge of the opening 75c and the edge of the via hole 63. Another part of the seed adhesion layer 78 blocks the opening 66 of the via hole 63. The opening 66 is an opening of the via hole 63 on the first surface 61a of the insulating resin layer 61, which will be described later. That is, a part of the seed adhesion layer 78 covers each side surface of the land portion 72a and the via portion 62. The seed adhesion layer 78 also covers the lower surface of the land portion 72a. In addition, the seed adhesion layer 78 covers the peripheral portion of the lower surface of the land portion 72a, which is the surface on the first surface 61a side.
シード層７９は、第２金属含有層である。シード層７９は、シード密着層７８と導体層７７との間に介在した金属層である。シード層７９は、導体層７７と同じ材料からなるか又は導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる。シード層７９は、例えば、導体層７７を形成する金属材料と同じ材料である、例えば銅からなる。The seed layer 79 is a second metal-containing layer. The seed layer 79 is a metal layer interposed between the seed adhesion layer 78 and the conductor layer 77. The seed layer 79 is made of the same material as the conductor layer 77 or a metal material having a smaller ionization tendency than the material of the conductor layer 77. The seed layer 79 is made of, for example, the same material as the metal material forming the conductor layer 77, such as copper.
第２層８０は、図２に示すように、第１層７０上に設けられている。第２層８０は、第２絶縁樹脂層８１と、第２配線層８２とを備えている。As shown in FIG. 2, the second layer 80 is provided on the first layer 70. The second layer 80 includes a second insulating resin layer 81 and a second wiring layer 82.
第２絶縁樹脂層８１は、絶縁性を有している。第２絶縁樹脂層８１は、第１層７０上に設けられている。第２絶縁樹脂層８１は、第１面８１ａ及びその裏面である第２面８１ｂを有している。本実施形態の例では、第１面８１ａは、第１層７０側の面である。第２面８１ｂは、シード密着層１０１側の面である。また、第２絶縁樹脂層８１には、溝部８４と、第１凹部であるランド用凹部８５と、第２凹部であるビア用凹部８６とが形成されている。The second insulating resin layer 81 has insulating properties. The second insulating resin layer 81 is provided on the first layer 70. The second insulating resin layer 81 has a first surface 81a and a second surface 81b which is the reverse surface of the first surface 81a. In this embodiment, the first surface 81a is the surface on the first layer 70 side. The second surface 81b is the surface on the seed adhesion layer 101 side. In addition, the second insulating resin layer 81 is formed with a groove portion 84, a land recess 85 which is a first recess, and a via recess 86 which is a second recess.
溝部８４は、第２絶縁樹脂層８１の第１面８１ａに形成されている。溝部８４は、第１面８１ａで開口している。溝部８４は、第２配線層８２の後述する配線部８２ｂを形成するための溝である。溝部８４は、複数設けられている。溝部８４は、第２絶縁樹脂層８１の第２面８１ｂに到達しない深さを有している。The groove portion 84 is formed on the first surface 81a of the second insulating resin layer 81. The groove portion 84 is open on the first surface 81a. The groove portion 84 is a groove for forming the wiring portion 82b of the second wiring layer 82, which will be described later. A plurality of groove portions 84 are provided. The groove portion 84 has a depth that does not reach the second surface 81b of the second insulating resin layer 81.
溝部８４は、第１面８１ａに向かって幅が漸次狭くなる形状に形成されている。溝部８４は、側壁である内側面８４ａと、底面８４ｂとを有している。内側面８４ａは、第１面８１ａから底面８４ｂまで連続した面である。The groove portion 84 is formed in a shape in which its width gradually narrows toward the first surface 81a. The groove portion 84 has an inner surface 84a, which is a side wall, and a bottom surface 84b. The inner surface 84a is a continuous surface from the first surface 81a to the bottom surface 84b.
本実施形態の例では、溝部８４は、図２に示すように、溝部８４の延びる方向に直交する切断面に沿って切断した断面、すなわち溝部８４の幅方向に沿う断面が台形状となる形状に形成されている。具体的には、先の切断面における溝部８４の断面は、逆テーパ状である。この切断面における溝部８４の形状は、矩形状であってもよい。底面８４ｂは、例えば平面、具体例として第２絶縁樹脂層８１の厚さ方向に直交する平面に形成されている。In this embodiment, as shown in FIG. 2, the groove portion 84 is formed in a shape such that a cross section cut along a cutting surface perpendicular to the extension direction of the groove portion 84, i.e., a cross section along the width direction of the groove portion 84, is trapezoidal. Specifically, the cross section of the groove portion 84 at the cutting surface is inversely tapered. The shape of the groove portion 84 at this cutting surface may be rectangular. The bottom surface 84b is formed, for example, as a flat surface, specifically, as a flat surface perpendicular to the thickness direction of the second insulating resin layer 81.
ランド用凹部８５は、第２絶縁樹脂層８１の第１面８１ａに形成されている。ランド用凹部８５は、第１面８１ａで開口している。ランド用凹部８５は、第２配線層８２の後述するランド部８２ａを形成するための凹部である。ランド用凹部８５は、複数形成されている。複数のランド用凹部８５の各々は、溝部８４の１つと連通している。ランド用凹部８５は、第２面８１ｂに到達しない深さを有している。The land recesses 85 are formed on the first surface 81a of the second insulating resin layer 81. The land recesses 85 are open on the first surface 81a. The land recesses 85 are recesses for forming the land portions 82a (described later) of the second wiring layer 82. A plurality of land recesses 85 are formed. Each of the plurality of land recesses 85 communicates with one of the groove portions 84. The land recesses 85 have a depth that does not reach the second surface 81b.
ランド用凹部８５は、厚さ方向に対して垂直な方向の寸法が第２面８１ｂから第１面８１ａに向かって漸次小さくなる形状に形成されている。即ち、ランド用凹部８５は、厚さ方向に対して垂直な断面が逆テーパ状である。ランド用凹部８５は、例えば、円錐台形状に形成される。ランド用凹部８５は、側壁である内側面８５ａと、底面８５ｂとを有している。内側面８５ａは、第１面８１ａから底面８５ｂまで連続した面である。底面８５ｂは、例えば平面、具体例として第２絶縁樹脂層８１の厚さ方向に直交する平面に形成されている。The land recess 85 is formed in a shape in which the dimension in a direction perpendicular to the thickness direction gradually decreases from the second surface 81b toward the first surface 81a. That is, the land recess 85 has a cross section perpendicular to the thickness direction that is inversely tapered. The land recess 85 is formed, for example, in a truncated cone shape. The land recess 85 has an inner surface 85a, which is a side wall, and a bottom surface 85b. The inner surface 85a is a surface that is continuous from the first surface 81a to the bottom surface 85b. The bottom surface 85b is formed, for example, as a flat surface, specifically, as a flat surface that is perpendicular to the thickness direction of the second insulating resin layer 81.
ここで、ビア用凹部７６の各々は、ランド用凹部８５の何れかと連通している。ランド用凹部８５の各々の中心の位置は、第２絶縁樹脂層８１の厚さ方向で観察した場合に、そのランド用凹部８５と連通したビア用凹部７６の中心の位置と一致している。Here, each of the via recesses 76 communicates with one of the land recesses 85. When observed in the thickness direction of the second insulating resin layer 81, the center position of each land recess 85 coincides with the center position of the via recess 76 that communicates with that land recess 85.
ビア用凹部８６は、第２絶縁樹脂層８１の第２面８１ｂに形成されている。ビア用凹部８６は、第２面８１ｂで開口している。ビア用凹部８６は、導体層１０３の後述するビア部８３を形成する為の凹部である。ビア用凹部８６は、複数形成されている。ビア用凹部８６の各々は、ランド用凹部８５の何れかに連通している。ビア用凹部８６の幅は、ランド用凹部８５の幅よりも小さい。The via recess 86 is formed on the second surface 81b of the second insulating resin layer 81. The via recess 86 is open on the second surface 81b. The via recess 86 is a recess for forming a via portion 83 of the conductor layer 103, which will be described later. A plurality of via recesses 86 are formed. Each of the via recesses 86 is connected to one of the land recesses 85. The width of the via recess 86 is smaller than the width of the land recess 85.
ビア用凹部８６の各々の中心の位置は、第２絶縁樹脂層８１の厚さ方向で観察した場合に、そのビア用凹部８６と連通したランド用凹部８５の中心の位置と一致している。本実施形態の例では、ビア用凹部８６の、第１面８１ａ側の縁は、ランド用凹部８５の第２面７１ｂ側の縁の内側に配置されている。When observed in the thickness direction of the second insulating resin layer 81, the center position of each of the via recesses 86 coincides with the center position of the land recess 85 connected to that via recess 86. In this embodiment, the edge of the via recess 86 on the first surface 81a side is located inside the edge of the land recess 85 on the second surface 71b side.
ビア用凹部８６は、厚さ方向に対して垂直な方向の寸法が第２面８１ｂから第１面８１ａに向かって幅が漸次小さくなる形状に形成されている。即ち、ビア用凹部８６は、厚さ方向に対して垂直な断面が逆テーパ状である。ビア用凹部８６は、例えば、円錐台形状に形成される。
このように構成される第２絶縁樹脂層８１は、厚さ方向に一体に形成されている。 The via recess 86 is formed in a shape in which the dimension in a direction perpendicular to the thickness direction gradually decreases from the second surface 81b to the first surface 81a. That is, the via recess 86 has a cross section perpendicular to the thickness direction in an inverse tapered shape. The via recess 86 is formed in, for example, a truncated cone shape.
The second insulating resin layer 81 thus configured is integrally formed in the thickness direction.
第２配線層８２は、溝部８４、ランド用凹部８５、及び第２層８０に隣接する樹脂層の凹部を埋め込んでいる。ここで、第２層８０に隣接する樹脂層の凹部は、本実施形態の例では、第１層７０のビア用凹部７６である。
第２配線層８２は、シード密着層８８と、シード層８９と、導体層８７とを備えている。 The second wiring layer 82 fills the grooves 84, the land recesses 85, and the recesses of the resin layer adjacent to the second layer 80. Here, the recesses of the resin layer adjacent to the second layer 80 are the via recesses 76 of the first layer 70 in this embodiment.
The second wiring layer 82 includes a seed adhesion layer 88 , a seed layer 89 , and a conductor layer 87 .
導体層８７は、第２絶縁樹脂層８１の溝部８４及びランド用凹部８５と、第１絶縁樹脂層７１のビア用凹部７６とを埋め込んでいる。導体層８７のうち第２配線層８２の溝部８４を埋め込んだ部分は、配線部８２ｂを構成している。導体層８７のうち第２配線層８２のランド用凹部８５を埋め込んだ部分は、ランド部８２ａを構成している。導体層８７のうち第２配線層８２の第１層７０のビア用凹部７６を埋め込んだ部分は、ビア部７３を構成している。導体層８７は、例えば銅からなる。The conductor layer 87 fills the grooves 84 and land recesses 85 of the second insulating resin layer 81 and the via recesses 76 of the first insulating resin layer 71. The portion of the conductor layer 87 that fills the grooves 84 of the second wiring layer 82 constitutes the wiring portion 82b. The portion of the conductor layer 87 that fills the land recesses 85 of the second wiring layer 82 constitutes the land portion 82a. The portion of the conductor layer 87 that fills the via recesses 76 of the first layer 70 of the second wiring layer 82 constitutes the via portion 73. The conductor layer 87 is made of, for example, copper.
シード密着層８８は、チタンから形成されている。シード密着層８８の一部は、溝部８４の内側面８４ａ、及び、開口８４ｃに設けられている。開口８４ｃは、第１面８１ａ上の開口である。シード密着層８８の一部は、開口８４ｃを閉塞している。すなわち、シード密着層８８の一部は、配線部８２ｂの各々の下面と側面とを被覆している。The seed adhesion layer 88 is made of titanium. A portion of the seed adhesion layer 88 is provided on the inner surface 84a of the groove portion 84 and on the opening 84c. The opening 84c is an opening on the first surface 81a. A portion of the seed adhesion layer 88 blocks the opening 84c. In other words, a portion of the seed adhesion layer 88 covers the lower surface and side surfaces of each of the wiring portions 82b.
シード密着層８８の他の一部は、ランド用凹部８５の内側面８５ａ、ランド用凹部８５の開口８５ｃの一部、第１層７０のビア用凹部７６の側壁である内側面７６ａ、及びビア用凹部７６の開口７６ｃに設けられている。なお、ここで、開口８５ｃは、第１面８１ａ上の開口である。開口８５ｃの一部とは、開口８５ｃの縁から、ビア用凹部７６の縁までの間の領域である。開口７６ｃは、ビア用凹部７６の第１面７１ａ側の開口である。シード密着層８８の他の一部は、ビア用凹部７６の開口７６ｃを閉塞している。即ち、シード密着層８８の一部は、ランド部８２ａ及びビア部７３の各々の下面と側面とを被覆している。The other part of the seed adhesion layer 88 is provided on the inner surface 85a of the land recess 85, part of the opening 85c of the land recess 85, the inner surface 76a which is the side wall of the via recess 76 of the first layer 70, and the opening 76c of the via recess 76. Note that the opening 85c is an opening on the first surface 81a. The part of the opening 85c is the area between the edge of the opening 85c and the edge of the via recess 76. The opening 76c is an opening on the first surface 71a side of the via recess 76. The other part of the seed adhesion layer 88 blocks the opening 76c of the via recess 76. That is, the part of the seed adhesion layer 88 covers the lower surface and side surface of each of the land portion 82a and the via portion 73.
シード層８９は、シード密着層８８と導体層８７との間に介在した金属層である。シード層８９は、導体層８７と同じ材料からなるか又は導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる。シード層８９は、例えば、導体層８７を形成する金属材料と同じ材料である、例えば銅からなる。The seed layer 89 is a metal layer interposed between the seed adhesion layer 88 and the conductor layer 87. The seed layer 89 is made of the same material as the conductor layer 87 or a metal material that has a smaller ionization tendency than the material of the conductor layer 87. The seed layer 89 is made of, for example, the same material as the metal material that forms the conductor layer 87, such as copper.
絶縁樹脂層６０は、第１層７０の第１面７１ａ上に設けられている。絶縁樹脂層６１は、第１面６１ａと、第２面６１ｂとを有している。第１面６１ａは、第１層７０とは反対側の面である。第２面６１ｂは、第１層７０側の面である。The insulating resin layer 60 is provided on the first surface 71a of the first layer 70. The insulating resin layer 61 has a first surface 61a and a second surface 61b. The first surface 61a is the surface opposite the first layer 70. The second surface 61b is the surface on the first layer 70 side.
絶縁樹脂層６１には、ビアホール６３が形成されている。ビアホール６３は、絶縁樹脂層６１を厚さ方向に貫通する孔である。すなわち、ビアホール６３は、第１面６１ａ及び第２面６１ｂで開口している。ビアホール６３は、厚さ方向に対して垂直な方向の寸法が第２面６１ｂから第１面６１ａに向かって漸次小さくなる形状に形成されている。ビアホール６３は、例えば円錐台形状に形成される。ビアホール６３は、側壁である内側面６４を有している。A via hole 63 is formed in the insulating resin layer 61. The via hole 63 is a hole that penetrates the insulating resin layer 61 in the thickness direction. That is, the via hole 63 opens at the first surface 61a and the second surface 61b. The via hole 63 is formed in a shape such that the dimension in the direction perpendicular to the thickness direction gradually decreases from the second surface 61b toward the first surface 61a. The via hole 63 is formed, for example, in a truncated cone shape. The via hole 63 has an inner surface 64 that is a side wall.
上記の通り、ビアホール６３は、第１層７０の第１配線層７２の一部によって埋め込まれている。As described above, the via hole 63 is filled with a portion of the first wiring layer 72 of the first layer 70.
シード密着層１０１は、例えば第１金属含有層である。シード密着層１０１は、例えばチタンを含有した層である。シード密着層１０１は、第２絶縁樹脂層８１の第２面８１ｂの一部を被覆した部分と、第２絶縁樹脂層８１のビア用凹部８６の内面を被覆した部分とを含んでいる。シード密着層１０１は、ビア用凹部８６の開口を閉塞している。ここで、開口とは、ビア用凹部８６の第１面８１ａ側の開口であり、ランド用凹部８５と連通する開口である。The seed adhesion layer 101 is, for example, a first metal-containing layer. The seed adhesion layer 101 is, for example, a layer containing titanium. The seed adhesion layer 101 includes a portion that covers a part of the second surface 81b of the second insulating resin layer 81 and a portion that covers the inner surface of the via recess 86 of the second insulating resin layer 81. The seed adhesion layer 101 closes the opening of the via recess 86. Here, the opening is an opening on the first surface 81a side of the via recess 86, and is an opening that communicates with the land recess 85.
シード層１０２は、例えば、第２金属含有層である。シード層１０２は、シード密着層１０１上に設けられた金属層である。シード層１０２は、導体層１０３と同じ材料からなるか又は導体層１０３の材料と比較してイオン化傾向が小さい金属材料からなる。シード層１０２は、例えば、銅からなる。The seed layer 102 is, for example, a second metal-containing layer. The seed layer 102 is a metal layer provided on the seed adhesion layer 101. The seed layer 102 is made of the same material as the conductor layer 103 or a metal material having a smaller ionization tendency than the material of the conductor layer 103. The seed layer 102 is made of, for example, copper.
導体層１０３は、シード密着層１０１上に設けられている。導体層１０３は、ビア用凹部８６を埋め込んでいる。導体層１０３のビア用凹部８６を埋め込んでいる部分は、ビア部８３である。導体層１０３は、導体層７７と導体層８７とからなる層間接続導体層９０に、シード密着層１０１及びシード層１０２を介して電気的に接続されている。導体層１０３は、例えば、銅からなる。The conductor layer 103 is provided on the seed adhesion layer 101. The conductor layer 103 has a recess 86 for a via embedded therein. The portion of the conductor layer 103 in which the recess 86 for a via is embedded is the via portion 83. The conductor layer 103 is electrically connected to the interlayer connection conductor layer 90, which is made up of the conductor layer 77 and the conductor layer 87, via the seed adhesion layer 101 and the seed layer 102. The conductor layer 103 is made of, for example, copper.
ソルダーレジスト層１０４は、第２層８０及び導体層１０３上に設けられている。ソルダーレジスト層１０４は、導体層１０３の一部を露出させる貫通孔１０４ａを有している。これら貫通孔１０４ａは、第２の接合電極１４を介した多層配線基板１２とＦＣ－ＢＧＡ基板１１との電気的接続を可能としている。The solder resist layer 104 is provided on the second layer 80 and the conductor layer 103. The solder resist layer 104 has through holes 104a that expose parts of the conductor layer 103. These through holes 104a enable electrical connection between the multilayer wiring board 12 and the FC-BGA board 11 via the second bonding electrodes 14.
表面処理層１０５は、導体層１０３のうちソルダーレジスト層１０４の貫通孔１０４ａ内で露出した部分の上に設けられている。表面処理層１０５は、導体層１０３の表面の酸化を防止し、はんだに対する濡れ性を向上させている。The surface treatment layer 105 is provided on the portion of the conductor layer 103 that is exposed in the through hole 104a of the solder resist layer 104. The surface treatment layer 105 prevents oxidation of the surface of the conductor layer 103 and improves wettability to solder.
絶縁樹脂層１０７は、絶縁樹脂層６１の第１面６１ａ及び第１配線層７２の一部に設けられている。絶縁樹脂層１０７は、ビア部６２の位置に貫通孔を有している。The insulating resin layer 107 is provided on the first surface 61a of the insulating resin layer 61 and on a part of the first wiring layer 72. The insulating resin layer 107 has a through hole at the position of the via portion 62.
導体層１０８は、絶縁樹脂層１０７の貫通孔内に形成されている。導体層１０８は、例えば、銅からなる。導体層１０８には、図１に示す第１の接合電極４０が接続されている。The conductor layer 108 is formed in the through hole of the insulating resin layer 107. The conductor layer 108 is made of, for example, copper. The first bonding electrode 40 shown in FIG. 1 is connected to the conductor layer 108.
次に、多層配線基板１２の製造方法の一例を説明する。図４乃至図２３は、多層配線基板１２の製造方法の一例を概略的に示す断面図である。Next, an example of a method for manufacturing the multilayer wiring board 12 will be described. Figures 4 to 23 are cross-sectional views that show an example of a method for manufacturing the multilayer wiring board 12.
この製造方法の一例では、先ず、図５に示す構造を得る。以下に、図５の構造を得るための工程を順次説明する。In one example of this manufacturing method, the structure shown in Figure 5 is first obtained. Below, the steps for obtaining the structure in Figure 5 are explained in order.
先ず、図４に示すように、支持体２の一方の面に剥離層３を形成する。
支持体２は、支持体２を通じて剥離層３に光を照射させる場合もあるため、透明性を有することが好ましい。支持体２は、例えばガラス板を用いることができる。ガラス板は平坦性に優れており、また、剛性が高いため、支持体２上の多層配線基板１２の微細なパターン形成に向いている。また、ガラス板はＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。 First, as shown in FIG. 4, a release layer 3 is formed on one surface of a support 2 .
The support 2 is preferably transparent because light may be irradiated onto the peeling layer 3 through the support 2. The support 2 may be, for example, a glass plate. The glass plate has excellent flatness and high rigidity, and is therefore suitable for forming a fine pattern of the multilayer wiring board 12 on the support 2. In addition, the glass plate has a small CTE (coefficient of thermal expansion) and is not easily distorted, and is therefore excellent in ensuring pattern arrangement accuracy and flatness.
支持体２としてガラス板を用いる場合、ガラス板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．５ｍｍ以上、好ましくは１．２ｍｍ以上の厚さである。ガラス板のＣＴＥは３ｐｐｍ以上１６ｐｐｍ以下が好ましく、ＦＣ－ＢＧＡ基板１１、機能デバイス２０のＣＴＥの観点から１０ｐｐｍ程度がより好ましい。When a glass plate is used as the support 2, it is desirable for the glass plate to be thick in order to prevent warping during the manufacturing process, for example, at least 0.5 mm, and preferably at least 1.2 mm. The CTE of the glass plate is preferably 3 ppm to 16 ppm, and more preferably about 10 ppm in terms of the CTE of the FC-BGA substrate 11 and the functional device 20.
支持体２を形成する材料としてのガラスは、例えば、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。剥離層３に熱によって発泡する樹脂を用いる等、支持体２を剥離する際に支持体２に光の透過性が必要でない場合は、支持体２には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本実施形態の例では、支持体２には、ガラスが用いられる。As the glass material for forming the support 2, for example, quartz glass, borosilicate glass, alkali-free glass, soda glass, or sapphire glass is used. If the support 2 does not need to be transparent when peeling it off, such as when a resin that foams when heated is used for the peeling layer 3, a material with less distortion, such as metal or ceramics, can be used for the support 2. In the example of this embodiment, glass is used for the support 2.
剥離層３は、例えば、ＵＶ光などの光を吸収して発熱もしくは変質して剥離可能となる樹脂でもよく、又は、熱によって発泡して剥離可能となる樹脂でもよい。ＵＶ光などの光、例えばレーザ光によって剥離可能となる樹脂を用いる場合、剥離層３を設けた側とは反対側の面から支持体２に光を照射して、支持体２上の多層配線基板１２及びＦＣ－ＢＧＡ基板１１との接合体から、支持体２を取り去る。The peeling layer 3 may be, for example, a resin that absorbs light such as UV light, generates heat or changes in quality, and becomes peelable, or a resin that foams when heated and becomes peelable. When using a resin that becomes peelable when exposed to light such as UV light, for example laser light, light is irradiated onto the support 2 from the side opposite to the side on which the peeling layer 3 is provided, and the support 2 is removed from the bond between the multilayer wiring board 12 on the support 2 and the FC-BGA board 11.
剥離層３は、例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの有機樹脂や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことができる。剥離層３は、光分解促進剤、光吸収剤、増感剤、フィラー等の添加剤を更に含有してもよい。The peeling layer 3 can be selected from organic resins such as epoxy resin, polyimide resin, polyurethane resin, silicone resin, polyester resin, oxetane resin, maleimide resin, and acrylic resin, and inorganic layers such as amorphous silicon, gallium nitride, and metal oxide layers. The peeling layer 3 may further contain additives such as a photodecomposition promoter, a light absorber, a sensitizer, and a filler.
さらに、剥離層３は、単層構造を有していてもよく、多層構造を有していてもよい。例えば支持体２上に形成される多層配線基板１２の保護を目的として、剥離層３上にさらに保護層を設けてもよく、支持体２と剥離層３との間に、支持体２及び剥離層３の密着性を向上させる層を更に設けてもよい。さらに剥離層３と多層配線基板１２との間に、レーザ光反射層や金属層を設けてもよい。剥離層３の構成は、本実施形態に限定されない。本実施形態の例では、剥離層３は、ＵＶ光を吸収して剥離可能となる樹脂が用いられる。Furthermore, the peeling layer 3 may have a single-layer structure or a multi-layer structure. For example, a protective layer may be provided on the peeling layer 3 for the purpose of protecting the multilayer wiring board 12 formed on the support 2, and a layer for improving the adhesion between the support 2 and the peeling layer 3 may be provided between the support 2 and the peeling layer 3. Furthermore, a laser light reflecting layer or a metal layer may be provided between the peeling layer 3 and the multilayer wiring board 12. The configuration of the peeling layer 3 is not limited to this embodiment. In the example of this embodiment, the peeling layer 3 is made of a resin that absorbs UV light and becomes peelable.
次に、図５に示すように、剥離層３上に、例えば真空中で、シード密着層５及びシード層６を設ける。シード密着層５は、剥離層３に対するシード層６の密着性を向上させる層であり、シード層６の剥離を防止する層である。また、シード層６は、配線形成において、電解めっきの給電層として作用する。Next, as shown in FIG. 5, a seed adhesion layer 5 and a seed layer 6 are provided on the peeling layer 3, for example in a vacuum. The seed adhesion layer 5 is a layer that improves the adhesion of the seed layer 6 to the peeling layer 3 and prevents peeling of the seed layer 6. The seed layer 6 also acts as a power supply layer for electrolytic plating in forming the wiring.
シード密着層５及びシード層６は、例えば、スパッタリング法、または蒸着法などにより形成することができる。シード密着層５及びシード層６の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＡＺＯ（Aluminum-doped Zinc Oxide）、ＺｎＯ、ＰＺＴ（チタン酸ジルコン酸鉛）、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金、又はこれらを複数組み合わせたものを使用することができる。本実施形態の例では、電気特性、製造の容易性の観点、及び、コスト面を考慮して、シード密着層５にチタン層、続いてシード層６の銅層を順次スパッタリング法で形成する。 The seed adhesion layer 5 and the seed layer 6 can be formed by, for example, a sputtering method or a vapor deposition method. As the material of the seed adhesion layer 5 and the seed layer 6, for example, Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO (indium tin oxide), IZO (indium zinc oxide), AZO (aluminum-doped zinc oxide), ZnO, PZT (lead zirconate titanate), TiN, Cu3 N4 , Cu alloy, or a combination of a plurality of these can be used. In the example of this embodiment, in consideration of electrical characteristics, ease of manufacture, and cost, a titanium layer is formed on the seed adhesion layer 5, and then a copper layer of the seed layer 6 is formed in sequence by a sputtering method.
シード密着層５及びシード層６の合計膜厚は、１μｍ以下とすることが好ましい。ここでは、一例として、シード密着層５として厚さが５０ｎｍのチタン層を形成するとともに、シード層６として厚さが３００ｎｍの銅層を形成することとする。The total thickness of the seed adhesion layer 5 and the seed layer 6 is preferably 1 μm or less. In this example, a titanium layer with a thickness of 50 nm is formed as the seed adhesion layer 5, and a copper layer with a thickness of 300 nm is formed as the seed layer 6.
次に、図６に示すように、シード層６上にレジスト層１４０を設ける。レジスト層１４０の材料として液状のレジストを用いる場合は、レジスト層１４０は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートのいずれかの方法で形成できる。レジスト層１４０にフィルム状のレジストを用いる場合は、レジスト層１４０は、ラミネート、真空ラミネート、真空プレスなどのいずれかの方法でシード層６上に設けることができる。Next, as shown in FIG. 6, a resist layer 140 is provided on the seed layer 6. When a liquid resist is used as the material for the resist layer 140, the resist layer 140 can be formed by any of the following methods: slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and doctor coating. When a film-like resist is used for the resist layer 140, the resist layer 140 can be provided on the seed layer 6 by any of the following methods: lamination, vacuum lamination, vacuum pressing, etc.
次いで、例えばフォトリソグラフィーにより、レジスト層１４０に貫通孔１４１を形成する。貫通孔１４１に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。レジスト層１４０の厚さは、貫通孔１４１に形成する導体層１０８の厚さに応じて設定される。本実施形態の例では、レジスト層１４０の厚さは、例えば８μｍである。Next, through holes 141 are formed in the resist layer 140, for example, by photolithography. Plasma processing may be performed on the through holes 141 to remove residues from development. The thickness of the resist layer 140 is set according to the thickness of the conductor layer 108 to be formed in the through holes 141. In this embodiment, the thickness of the resist layer 140 is, for example, 8 μm.
貫通孔１４１の平面視の形状は、機能デバイス２０の接合電極のピッチや接合電極の形状に応じて設定される。本実施形態の例では、貫通孔１４１は、円形状であり、φ２５μｍの開口形状とし、ピッチは５５μｍである。なお、ここで、平面視とは、レジスト層１４０の厚さ方向に見た形状、換言すると貫通孔１４１の深さ方向に見た形状である。The shape of the through holes 141 in a plan view is set according to the pitch of the bonding electrodes of the functional device 20 and the shape of the bonding electrodes. In this embodiment, the through holes 141 are circular, have an opening shape of φ25 μm, and have a pitch of 55 μm. Note that here, a plan view refers to the shape seen in the thickness direction of the resist layer 140, in other words, the shape seen in the depth direction of the through holes 141.
次に、図７に示すように、シード層６上に、電解めっきにより導体層１０８を形成する。導体層１０８は、機能デバイス２０との接合用の電極を構成する。導体層１０８を形成する電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。Next, as shown in FIG. 7, a conductor layer 108 is formed on the seed layer 6 by electrolytic plating. The conductor layer 108 constitutes an electrode for bonding with the functional device 20. Electrolytic plating for forming the conductor layer 108 includes electrolytic nickel plating, electrolytic copper plating, electrolytic chromium plating, electrolytic Pd plating, electrolytic gold plating, electrolytic rhodium plating, and electrolytic iridium plating, among others, but electrolytic copper plating is preferable because it is simple, inexpensive, and has good electrical conductivity.
導体層１０８は、機能デバイス２０との接合用の電極となる為、導体層１０８の厚さは、はんだ接合の観点から１μｍ以上、且つ、生産性の観点から３０μｍ以下であることが望ましい。Since the conductor layer 108 serves as an electrode for bonding with the functional device 20, it is desirable that the thickness of the conductor layer 108 be 1 μm or more from the viewpoint of solder bonding, and 30 μm or less from the viewpoint of productivity.
次に、図８に示すように、レジスト層１４０を除去する。レジスト層１４０は、ドライエッチング法やアルカリ性の溶液や溶剤に浸漬することで溶解又は剥離できる。Next, as shown in FIG. 8, the resist layer 140 is removed. The resist layer 140 can be dissolved or peeled off by dry etching or by immersion in an alkaline solution or solvent.
次に、図９に示すように、導体層１０８を包埋するように、絶縁樹脂層１０７を設ける。絶縁樹脂層１０７は、感光性でもよく、非感光性でもよく、更に、後述する絶縁樹脂層６１、７１、８１と同一材料でなくてもよい。Next, as shown in FIG. 9, an insulating resin layer 107 is provided so as to encapsulate the conductor layer 108. The insulating resin layer 107 may be photosensitive or non-photosensitive, and may not be made of the same material as the insulating resin layers 61, 71, and 81 described below.
次に、図１０に示すように、物理研磨、もしくは物理研磨とＣＭＰ処理等の表面研磨により、導体層１０８の上面を露出させる。なお、導体層１０８は、セミアディティブ工法により作製してもよい。Next, as shown in FIG. 10, the upper surface of the conductor layer 108 is exposed by surface polishing such as physical polishing or physical polishing and CMP processing. The conductor layer 108 may be fabricated by a semi-additive process.
次に、図１１に示すように、導体層１０８及び絶縁樹脂層１０７上に、絶縁樹脂層６１を設ける。絶縁樹脂層６１は、例えば感光性の樹脂材料で形成する。Next, as shown in FIG. 11, an insulating resin layer 61 is provided on the conductor layer 108 and the insulating resin layer 107. The insulating resin layer 61 is formed, for example, from a photosensitive resin material.
感光性の樹脂材料として、例えば、感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂又はそれらの変性物を用いることが可能である。一例として、感光性樹脂として、感光性のエポキシ系樹脂を用いる。As the photosensitive resin material, for example, a photosensitive polyimide resin, a photosensitive benzocyclobutene resin, a photosensitive epoxy resin, or a modified product thereof can be used. As an example, a photosensitive epoxy resin is used as the photosensitive resin.
感光性樹脂は、液状であってもよく、フィルム状であってもよい。The photosensitive resin may be in liquid or film form.
液状の感光性樹脂を用いる場合、絶縁樹脂層６１は、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートから選ばれる方法により形成することができる。一例によれば、絶縁樹脂層６１は、感光性のエポキシ樹脂を用いて、例えばスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に有利である。When a liquid photosensitive resin is used, the insulating resin layer 61 can be formed by a method selected from, for example, slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and doctor coating. According to one example, the insulating resin layer 61 is formed by, for example, a spin coating method using a photosensitive epoxy resin. Photosensitive epoxy resin can be cured at a relatively low temperature and shrinks little due to curing after formation, which is advantageous for the subsequent formation of fine patterns.
絶縁樹脂層６１として、フィルム状の感光性樹脂を設ける場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。When a film-like photosensitive resin is used as the insulating resin layer 61, lamination, vacuum lamination, vacuum pressing, etc. can be used.
絶縁樹脂層６１の厚さは、例えば、導体層１０８上で２μｍになるように形成する。The insulating resin layer 61 is formed to a thickness of, for example, 2 μm on the conductor layer 108.
次いで、例えばフォトリソグラフィーにより、導体層１０８の位置で、絶縁樹脂層６１に、ビアホール６３を形成する。なお、非感光性樹脂を用いる場合、ビアホール６３は、例えば、レーザ光照射によって形成することができる。以上のようにして、絶縁樹脂層６１の露出面と導体層１０８の露出面とによって表面が構成された下地層を得る。Next, via holes 63 are formed in the insulating resin layer 61 at the positions of the conductor layer 108, for example, by photolithography. If a non-photosensitive resin is used, the via holes 63 can be formed, for example, by irradiating with laser light. In this manner, a base layer is obtained whose surface is constituted by the exposed surface of the insulating resin layer 61 and the exposed surface of the conductor layer 108.
次いで、図１２に示すように、絶縁樹脂層６１及び導体層１０８からなる下地層上に、レジスト層１４３を形成する。レジスト層１４３は、感光性樹脂を下地層へ塗布することにより形成することができる。感光性樹脂としては、例えば、絶縁樹脂層６１について例示したものを使用することができる。また、レジスト層１４３は、絶縁樹脂層６１と同様に、例えば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、及びドクターコートのいずれかの方法で形成することができる。ここでは、一例として、感光性エポキシ樹脂を使用し、スピンコート法によりレジスト層１４３を形成することとする。Next, as shown in FIG. 12, a resist layer 143 is formed on the base layer consisting of the insulating resin layer 61 and the conductor layer 108. The resist layer 143 can be formed by applying a photosensitive resin to the base layer. As the photosensitive resin, for example, the resin exemplified for the insulating resin layer 61 can be used. Similarly to the insulating resin layer 61, the resist layer 143 can be formed by any of the following methods: slit coating, curtain coating, die coating, spray coating, electrostatic coating, inkjet coating, gravure coating, screen printing, gravure offset printing, spin coating, and doctor coating. Here, as an example, a photosensitive epoxy resin is used, and the resist layer 143 is formed by the spin coating method.
次に、レジスト層１４３に、フォトリソグラフィーにより、溝部７４に対応した溝１４４、及び、ランド用凹部７５に対応した貫通孔１４５を形成する。ここでは、一例として、溝１４４は、長さ方向に垂直な断面が順テーパ形状を有するように形成する。また、貫通孔１４５も、順テーパ形状に形成する。溝１４４及び貫通孔１４５は、断面が矩形形状を有するように形成してもよいが。順テーパ形状に形成すると、溝１４４及び貫通孔１４５内で不連続部を生じさせることなく、シード密着層７８を形成することが容易になる。Next, a groove 144 corresponding to the groove portion 74 and a through hole 145 corresponding to the land recess 75 are formed in the resist layer 143 by photolithography. Here, as an example, the groove 144 is formed so that the cross section perpendicular to the length direction has a forward tapered shape. The through hole 145 is also formed in a forward tapered shape. The groove 144 and the through hole 145 may be formed so that the cross section has a rectangular shape. Forming them in a forward tapered shape makes it easier to form the seed adhesion layer 78 without creating discontinuous parts in the groove 144 and the through hole 145.
以上のようにして溝１４４及び貫通孔１４５を形成したレジスト層１４３は、ダミー層の一例である。貫通孔１４５の１以上は、ビアホール６３と連通する。貫通孔１４５のビアホール６３側の開口は、ビアホール６３の貫通孔１４５側の開口より大きい。ビアホール６３の貫通孔１４５側の開口は、貫通孔１４５側の開口内に配置される。The resist layer 143 in which the grooves 144 and through holes 145 are formed as described above is an example of a dummy layer. One or more of the through holes 145 communicate with the via holes 63. The opening of the through hole 145 on the via hole 63 side is larger than the opening of the via hole 63 on the through hole 145 side. The opening of the via hole 63 on the through hole 145 side is positioned within the opening on the through hole 145 side.
次に、図１３に示すように、レジスト層１４３、絶縁樹脂層６１、及び導体層１０８上に、例えば真空中で、シード密着層７８を形成する。続いて、シード密着層７８上に、例えば真空中で、シード層７９を形成する。13, a seed adhesion layer 78 is formed on the resist layer 143, the insulating resin layer 61, and the conductor layer 108, for example, in a vacuum. Then, a seed layer 79 is formed on the seed adhesion layer 78, for example, in a vacuum.
本実施形態の例では、電気特性、製造の容易性の観点およびコスト面、更には、銅の拡散防止層として機能させるため、シード密着層７８をチタンで形成する。また、電気特性、製造の容易性の観点およびコスト面を考慮して、シード層７９を銅で形成する。シード密着層７８及びシード層７９は、スパッタリング法で順次形成する。これら成膜に気相堆積法を利用すると、図１３に示すように、レジスト層１４３、絶縁樹脂層６１及び導体層１０８の露出面全体に、シード密着層７８及びシード層７９が設けられる。In this embodiment, the seed adhesion layer 78 is formed of titanium from the viewpoints of electrical properties, ease of manufacture, and cost, and also to function as a copper diffusion prevention layer. Also, the seed layer 79 is formed of copper, taking into consideration electrical properties, ease of manufacture, and cost. The seed adhesion layer 78 and the seed layer 79 are formed in sequence by a sputtering method. When a vapor phase deposition method is used for forming these films, the seed adhesion layer 78 and the seed layer 79 are provided on the entire exposed surfaces of the resist layer 143, the insulating resin layer 61, and the conductor layer 108, as shown in FIG. 13.
シード密着層７８及びシード層７９の合計の膜厚は、１μｍ以下とするのが好ましい。なお、シード密着層７８には、銅の拡散防止機能を有していれば、チタン以外の材料を使用することもできる。シード層７９の材料は、導体層７７と同じ材料であるか、または、導体層７７の材料よりイオン化傾向が小さい金属材料であればよい。The total thickness of the seed adhesion layer 78 and the seed layer 79 is preferably 1 μm or less. Note that materials other than titanium can be used for the seed adhesion layer 78 as long as they have the function of preventing copper diffusion. The material of the seed layer 79 may be the same as that of the conductor layer 77, or may be a metal material that has a smaller ionization tendency than the material of the conductor layer 77.
本実施形態の例では、シード密着層７８の厚さ５０ｎｍであり、シード層７９の厚さは、３００ｎｍである。In this embodiment, the seed adhesion layer 78 is 50 nm thick, and the seed layer 79 is 300 nm thick.
なお、シード密着層７８及びシード層７９の間には、金属材料から形成される別の層が１つまたは複数設けられてもよい。シード密着層７８及びシード層７９の間に設けられる層は、導体層７７と同じ材料からなるか又は導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる。One or more other layers made of a metal material may be provided between the seed adhesion layer 78 and the seed layer 79. The layer provided between the seed adhesion layer 78 and the seed layer 79 is made of the same material as the conductor layer 77 or is made of a metal material that has a smaller ionization tendency than the material of the conductor layer 77.
次に、図１４に示すように、シード層７９上に例えば電解めっきにより、導体層７７を形成する。導体層７７を形成するための電解めっきは、例えば、電解銅めっきである。この電解めっきは、図１４に示すように、ビアホール６３、貫通孔１４５及び溝１４４が導体層７７で完全に埋めこまれるように行う。Next, as shown in FIG. 14, a conductor layer 77 is formed on the seed layer 79 by, for example, electrolytic plating. The electrolytic plating for forming the conductor layer 77 is, for example, electrolytic copper plating. This electrolytic plating is performed so that the via hole 63, the through hole 145, and the groove 144 are completely filled with the conductor layer 77, as shown in FIG. 14.
次に、図１５に示すように、導体層７７及びシード層７９を物理研磨及びＣＭＰ（化学機械研磨）等の研磨に供し、導体層７７及びシード層７９のうち、ビアホール６３、貫通孔１４５及び溝１４４外に位置した部分を除去する。また、シード密着層７８も同様の研磨に供し、シード密着層７８のうち、ビアホール６３、貫通孔１４５及び溝１４４外に位置した部分を除去する。なお、この研磨に伴い、レジスト層１４３の上面近傍の部分も除去され得る。Next, as shown in FIG. 15, the conductor layer 77 and the seed layer 79 are subjected to polishing such as physical polishing and CMP (chemical mechanical polishing) to remove the portions of the conductor layer 77 and the seed layer 79 that are located outside the via holes 63, the through holes 145, and the grooves 144. The seed adhesion layer 78 is also subjected to the same polishing to remove the portions of the seed adhesion layer 78 that are located outside the via holes 63, the through holes 145, and the grooves 144. Note that this polishing may also remove the portions of the resist layer 143 near the top surface.
以上のようにして、ビアホール６３、貫通孔１４５及び溝１４４をそれぞれ埋め込んだビア部６２、ランド部７２ａ及び配線部７２ｂを得る。本工法では、従来のセミアディティブ工法と比較して、エッチングの工程を経ないため、平滑な導体表面を得ることができる。In this manner, the via portion 62, the land portion 72a, and the wiring portion 72b are obtained, in which the via hole 63, the through hole 145, and the groove 144 are filled, respectively. Compared to the conventional semi-additive method, this method does not require an etching process, and therefore can obtain a smooth conductor surface.
次に、図１６に示すように、レジスト層１４３を除去する。レジスト層１４３は、ドライエッチング法やアルカリ性の溶液や溶剤に浸漬することで除去できる。Next, as shown in FIG. 16, the resist layer 143 is removed. The resist layer 143 can be removed by dry etching or by immersion in an alkaline solution or solvent.
次に、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上に、例えば、絶縁樹脂層６１について上述したのと同様の方法により、図１７に示すように、ビア用凹部７６を有する第１絶縁樹脂層７１を形成する。Next, a first insulating resin layer 71 having a via recess 76 is formed on the insulating resin layer 61, the wiring portion 72b, and the land portion 72a, for example, by a method similar to that described above for the insulating resin layer 61, as shown in FIG. 17.
例えば、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上への感光性エポキシ樹脂材のスピンコートと、フォトリソグラフィーとにより、ランド部７２ａの１以上の位置にビア用凹部７６を有する第１絶縁樹脂層７１を得る。感光性樹脂は比較的低温で硬化させることができるため、形成後の硬化による収縮が少ない。それゆえ、その後の微細パターン形成に有利である。For example, a first insulating resin layer 71 having a recess 76 for a via at one or more positions on the land portion 72a is obtained by spin-coating a photosensitive epoxy resin material onto the insulating resin layer 61, the wiring portion 72b, and the land portion 72a, and then by photolithography. Since the photosensitive resin can be cured at a relatively low temperature, there is little shrinkage due to curing after formation. This is therefore advantageous for the subsequent formation of fine patterns.
第１絶縁樹脂層７１は、非感光性のポリイミド系絶縁樹脂などの非感光性樹脂で形成することもできる。例えば、絶縁樹脂層６１、配線部７２ｂ、及びランド部７２ａ上へ非感光性樹脂をスピンコートし、この樹脂層へのレーザ光照射を行うことにより、ランド部７２ａの１以上の位置にビア用凹部７６を有する第１絶縁樹脂層７１を得ることができる。ポリイミドなどの非感光性樹脂は、絶縁性及び機械特性に優れているのに加え、高い耐熱性を達成し得る。The first insulating resin layer 71 can also be formed of a non-photosensitive resin such as a non-photosensitive polyimide insulating resin. For example, a non-photosensitive resin can be spin-coated onto the insulating resin layer 61, the wiring portion 72b, and the land portion 72a, and then the resin layer can be irradiated with laser light to obtain a first insulating resin layer 71 having a via recess 76 at one or more positions on the land portion 72a. Non-photosensitive resins such as polyimide have excellent insulating properties and mechanical properties, and can also achieve high heat resistance.
以上のようにして、第１絶縁樹脂層７１と、導体層７７と、シード密着層７８と、シード層７９とを含んだ第１層７０を得る。In this manner, the first layer 70 is obtained, which includes the first insulating resin layer 71, the conductor layer 77, the seed adhesion layer 78, and the seed layer 79.
次に、図１８に示すように、図１１乃至図１７を参照しながら上述したのと同様の工程を順次実施することで、シード密着層８８と、シード層８９と、ランド部８２ａ、配線部８２ｂ及びビア部７３を含んだ導体層８７と、第２絶縁樹脂層８１とを形成する。ここで、第２絶縁樹脂層８１は、感光性の樹脂材料で形成される。第２絶縁樹脂層８１は、例えば、絶縁樹脂層６１及び第１絶縁樹脂層７１と同じ材料で形成される。Next, as shown in FIG. 18, steps similar to those described above with reference to FIG. 11 to FIG. 17 are sequentially performed to form a seed adhesion layer 88, a seed layer 89, a conductor layer 87 including a land portion 82a, a wiring portion 82b, and a via portion 73, and a second insulating resin layer 81. Here, the second insulating resin layer 81 is formed of a photosensitive resin material. The second insulating resin layer 81 is formed of, for example, the same material as the insulating resin layer 61 and the first insulating resin layer 71.
以上のようにして、第２絶縁樹脂層８１と、導体層８７と、シード密着層８８と、シード層８９とを含んだ第２層８０を得る。In this manner, the second layer 80 is obtained, which includes the second insulating resin layer 81, the conductor layer 87, the seed adhesion layer 88, and the seed layer 89.
なお、図１６の構造を完成してから第１絶縁樹脂層７１を形成するまでの期間内に、絶縁樹脂層６１の表面に対して、プラズマ処理又はドライエッチング等によるエッチングを行ってもよい。また、図１７の構造を完成してから第２絶縁樹脂層８１を形成するまでの期間内に、第１絶縁樹脂層７１の表面に対して、上記と同様の処理を行ってもよい。このようにすることで、絶縁樹脂層６１と第１絶縁樹脂層７１との接触面積や、第１絶縁樹脂層７１と第２絶縁樹脂層８１との接触面積が増え、樹脂／樹脂界面の密着性を向上させることができる。The surface of the insulating resin layer 61 may be etched by plasma processing or dry etching or the like during the period from when the structure of FIG. 16 is completed until when the first insulating resin layer 71 is formed. Also, during the period from when the structure of FIG. 17 is completed until when the second insulating resin layer 81 is formed, the surface of the first insulating resin layer 71 may be treated in the same manner as above. In this way, the contact area between the insulating resin layer 61 and the first insulating resin layer 71 and the contact area between the first insulating resin layer 71 and the second insulating resin layer 81 are increased, and the adhesion of the resin/resin interface can be improved.
次に、例えば、シード密着層７８及びシード層７９について上述したのと同様の方法により、図１９に示すように、第２絶縁樹脂層８１及びランド部８２ａ上に、シード密着層１０１とシード層１０２とを順次形成する。
次に、例えば、絶縁樹脂層１０７について上述したのと同様の方法により、図２０に示すように、シード層１０２上に、貫通孔１４７を有するレジスト層１４６を形成する。 Next, for example, by a method similar to that described above for the seed adhesion layer 78 and the seed layer 79, the seed adhesion layer 101 and the seed layer 102 are successively formed on the second insulating resin layer 81 and the land portion 82a, as shown in FIG.
Next, for example, by the same method as that described above for the insulating resin layer 107, a resist layer 146 having a through hole 147 is formed on the seed layer 102 as shown in FIG.
次に、図２１に示すように、シード層１０２上に導体層１０３を形成する。導体層１０３は、電解銅めっきにより形成することが望ましい。Next, as shown in FIG. 21, a conductor layer 103 is formed on the seed layer 102. It is preferable that the conductor layer 103 is formed by electrolytic copper plating.
次に、図２２に示すように、レジスト層１４６を除去する。次に、シード密着層１０１の露出部分を除去し、続いて、シード層１０２の露出部を除去する。レジスト層１４６は、例えば、溶液や溶剤により除去する。シード密着層１０１及びシード層１０２は、例えば、薬液に浸漬することで除去できる。シード密着層１０１を除去する薬液は、例えばアルカリ系のエッチング剤である。シード層１０２を除去する薬液は、例えば酸系のエッチング剤である。Next, as shown in FIG. 22, the resist layer 146 is removed. Next, the exposed portion of the seed adhesion layer 101 is removed, and then the exposed portion of the seed layer 102 is removed. The resist layer 146 is removed, for example, with a solution or solvent. The seed adhesion layer 101 and the seed layer 102 can be removed, for example, by immersion in a chemical solution. The chemical solution for removing the seed adhesion layer 101 is, for example, an alkaline etching agent. The chemical solution for removing the seed layer 102 is, for example, an acidic etching agent.
次に、図２３に示すように、第２絶縁樹脂層８１及び導体層１０３上に、ソルダーレジスト層１０４を設ける。次に、ソルダーレジスト層１０４に貫通孔１０４ａを形成する。ソルダーレジスト層１０４の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層１０４としてフィラーを含有した感光性エポキシ樹脂を使用する。23, a solder resist layer 104 is provided on the second insulating resin layer 81 and the conductor layer 103. Next, through holes 104a are formed in the solder resist layer 104. The material for the solder resist layer 104 may be, for example, an insulating resin such as an epoxy resin or an acrylic resin. In an embodiment of the present invention, a photosensitive epoxy resin containing a filler is used as the solder resist layer 104.
次に、図２４に示すように、導体層１０３のうちソルダーレジスト層１０４の貫通孔１０４ａで露出した部分の上に表面処理層１０５を形成する。本実施形態の例では、無電解Ｎｉ／Ｐｄ／Ａｕめっきにより、表面処理層１０５を成膜する。なお、表面処理層１０５としては、ＯＳＰ（Organic Solderability Preservative）膜、即ち、水溶性プレフラックスによる表面処理層を形成してもよい。或いは、表面処理層１０５として、無電解スズめっき、無電解Ｎｉ／Ａｕめっき層を形成してもよい。これにより、支持体２によって支持された多層配線基板１２、即ち、支持体付き多層配線基板が完成する。24, a surface treatment layer 105 is formed on the portion of the conductor layer 103 exposed by the through hole 104a of the solder resist layer 104. In this embodiment, the surface treatment layer 105 is formed by electroless Ni/Pd/Au plating. The surface treatment layer 105 may be an OSP (Organic Solderability Preservative) film, that is, a surface treatment layer made of a water-soluble preflux. Alternatively, the surface treatment layer 105 may be formed by electroless tin plating or electroless Ni/Au plating. This completes the multilayer wiring board 12 supported by the support 2, that is, the multilayer wiring board with support.
次に、表面処理層１０５上に、半田材料を搭載した後、一度溶融冷却して固着させることで、第２の接合電極１４を得る。Next, a solder material is placed on the surface treatment layer 105, and then melted, cooled, and solidified to obtain the second bonding electrode 14.
次いで、図２５に示すように、支持体２上の多層配線基板１２とＦＣ－ＢＧＡ基板１１を接合した後、それらの間に第２のアンダーフィル層１３を形成する。第２のアンダーフィル層１３の材料としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。第２のアンダーフィル層１３は、液状の樹脂を充填させることで形成する。Next, as shown in FIG. 25, the multilayer wiring board 12 on the support 2 and the FC-BGA board 11 are bonded together, and then a second underfill layer 13 is formed between them. The material for the second underfill layer 13 is, for example, a material in which one or more of epoxy resin, urethane resin, silicone resin, polyester resin, oxetane resin, and maleimide resin are mixed together, and a filler such as silica, titanium, aluminum oxide, magnesium oxide, or zinc oxide is added. The second underfill layer 13 is formed by filling with liquid resin.
次いで、図２６及び図２７に示すように、支持体２を除去する。除去の一例は、剥離である。例えば、図２６に示すように、支持体２の背面、すなわち、支持体２のＦＣ－ＢＧＡ基板１１とは逆側の面からレーザ光２３を、支持体２との界面に形成された剥離層３に照射する。レーザ光２３が照射されることで、図２７に示すように、多層配線基板１２から支持体２を取り外すことが可能となる。Then, as shown in Figures 26 and 27, the support 2 is removed. One example of removal is peeling. For example, as shown in Figure 26, laser light 23 is irradiated from the back surface of the support 2, i.e., the surface of the support 2 opposite the FC-BGA substrate 11, to the peeling layer 3 formed at the interface with the support 2. By irradiating the laser light 23, it becomes possible to remove the support 2 from the multilayer wiring board 12, as shown in Figure 27.
次に、剥離層３、シード密着層５及びシード層６を順次除去し、多層配線基板１２を得る。Next, the release layer 3, the seed adhesion layer 5, and the seed layer 6 are sequentially removed to obtain the multilayer wiring substrate 12.
次に、図１に示すように、機能デバイス２０を実装してパッケージ化デバイス１が完成する。この際、機能デバイス２０の実装に先立って、表面に露出した導体層上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。Next, as shown in FIG. 1, the functional device 20 is mounted to complete the packaged device 1. At this time, prior to mounting the functional device 20, the conductor layer exposed on the surface may be subjected to a surface treatment such as electroless Ni/Pd/Au plating, OSP, electroless tin plating, or electroless Ni/Au plating to prevent oxidation and improve the wettability of the solder bumps.
次に、それらの接合部を、第１のアンダーフィル層３０で封止する。
第１のアンダーフィル層３０の材料としては、例えば、第２のアンダーフィル層１３の材料として例示したものを使用することができる。第１のアンダーフィル層３０は、例えば、第２のアンダーフィル層１３について上述したのと同様の方法により形成することができる。
以上のようにして、図１に示すパッケージ化デバイス１が完成する。 The joints are then sealed with a first underfill layer 30 .
As the material of the first underfill layer 30, for example, the materials exemplified as the materials of the second underfill layer 13 can be used. The first underfill layer 30 can be formed, for example, by the same method as that described above for the second underfill layer 13.
In this manner, the packaged device 1 shown in FIG. 1 is completed.
上記の方法では、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合した後に、機能デバイス２０を多層配線基板１２へ接合している。その代わりに、機能デバイス２０を多層配線基板１２へ接合した後に、多層配線基板１２をＦＣ－ＢＧＡ基板１１へ接合してもよい。In the above method, the multilayer wiring board 12 is bonded to the FC-BGA board 11, and then the functional device 20 is bonded to the multilayer wiring board 12. Alternatively, the functional device 20 may be bonded to the multilayer wiring board 12, and then the multilayer wiring board 12 may be bonded to the FC-BGA board 11.
このように構成されたパッケージ化デバイス１の製造方法では、第１層７０を形成するに際し、レジスト層１４３を、ランド部７２ａ及び配線部７２ｂを形成するための型として利用する。このレジスト層１４３は、導体層７７の成膜及び研磨後に除去するダミー層である。また、この方法では、第２層の形成に際しても、同様のレジスト層を形成し、これを、ランド部８２ａ及び配線部８２ｂを形成するための型として利用する。このレジスト層も、導体層８７の成膜及び研磨後に除去するダミー層である。そして、この方法では、これらダミー層を多層配線基板１２の構成要素とする代わりに、第１絶縁樹脂層７１及び第２絶縁樹脂層８１を設ける。導体層７７及び８７等の成膜及び研磨工程では、ダミー層中に金属が拡散するおそれがあるが、上記の多層配線基板１２は、金属が拡散された可能性のあるダミー層を構成要素としていないので、この点でも高い絶縁信頼性を達成するうえで有利である。In the manufacturing method of the packaged device 1 configured as above, when forming the first layer 70, the resist layer 143 is used as a mold for forming the land portion 72a and the wiring portion 72b. This resist layer 143 is a dummy layer that is removed after the conductor layer 77 is formed and polished. In addition, in this method, a similar resist layer is formed when forming the second layer, and this is used as a mold for forming the land portion 82a and the wiring portion 82b. This resist layer is also a dummy layer that is removed after the conductor layer 87 is formed and polished. In this method, instead of using these dummy layers as components of the multilayer wiring board 12, the first insulating resin layer 71 and the second insulating resin layer 81 are provided. In the film formation and polishing process of the conductor layers 77 and 87, etc., there is a risk of metal diffusing into the dummy layer. However, the above-mentioned multilayer wiring board 12 does not use a dummy layer into which metal may have diffused as a component, which is advantageous in achieving high insulation reliability in this respect as well.
このように、厚さ方向に一体に形成された第１絶縁樹脂層７１及び第２絶縁樹脂層８１を備える多層配線基板１２は、優れた絶縁信頼性を達成する。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。In this way, the multilayer wiring board 12 having the first insulating resin layer 71 and the second insulating resin layer 81 formed integrally in the thickness direction achieves excellent insulation reliability. Therefore, the composite wiring board 10 and the packaged device 1 including the multilayer wiring board 12 also achieve excellent insulation reliability.
さらに、第１絶縁樹脂層７１及び第２絶縁樹脂層８１は、厚さ方向に一体に形成されており、界面が内部に存在しない。第１絶縁樹脂層７１及び第２絶縁樹脂層８１の各々が、互いに積層された複数の絶縁層からなる構成であると、これら複数の絶縁層間で剥離を生じる可能性がある。上記の多層配線基板１２では、第１絶縁樹脂層７１及び第２絶縁樹脂層８１の各々は、厚さ方向に一体に形成されており、内部に界面が存在しないことから、層間剥離を生じ難い。Furthermore, the first insulating resin layer 71 and the second insulating resin layer 81 are integrally formed in the thickness direction, and there is no interface inside. If the first insulating resin layer 71 and the second insulating resin layer 81 are each composed of multiple insulating layers stacked on top of each other, there is a possibility that delamination may occur between these multiple insulating layers. In the above multilayer wiring board 12, the first insulating resin layer 71 and the second insulating resin layer 81 are each integrally formed in the thickness direction, and there is no interface inside, so delamination is unlikely to occur.
さらに、多層配線基板１２の第１層７０では、ランド部７２ａ、配線部７２ｂ、及びビア部７３の側面及び上面は、チタンからなるシード密着層７８により被覆されている。シード密着層７８は、導体層７７から第１絶縁樹脂層７１への金属の拡散を生じ難くするバリア層として役割を果たす。第２層８０でも同様であり、シード密着層８８は、導体層８７から第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。Furthermore, in the first layer 70 of the multilayer wiring board 12, the side and top surfaces of the land portion 72a, wiring portion 72b, and via portion 73 are covered with a seed adhesion layer 78 made of titanium. The seed adhesion layer 78 serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 77 to the first insulating resin layer 71. The same is true for the second layer 80, where the seed adhesion layer 88 serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 87 to the second insulating resin layer 81. Therefore, the composite wiring board 10 and packaged device 1 including the multilayer wiring board 12 also achieve excellent insulation reliability.
さらに、第１層７０は、シード密着層７８及び導体層７７の間に金属層であるシード層７９が介在する。シード層７９は、導体層７７の材料と比較してイオン化傾向が小さい金属材料からなる場合、導体層７７から第１絶縁樹脂層７１への金属の拡散を生じ難くするバリア層としての役割を果たす。第２層８０でも同様であり、シード層８９は、導体層８７の材料と比較してイオン化傾向が小さい金属材料からなる場合、導体層８７から第２絶縁樹脂層８１への金属の拡散を生じ難くするバリア層としての役割を果たす。それ故、多層配線基板１２を含んだ複合配線基板１０及びパッケージ化デバイス１も、優れた絶縁信頼性を達成する。Furthermore, the first layer 70 has a seed layer 79, which is a metal layer, interposed between the seed adhesion layer 78 and the conductor layer 77. When the seed layer 79 is made of a metal material with a lower ionization tendency than the material of the conductor layer 77, it serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 77 to the first insulating resin layer 71. The same is true for the second layer 80, and when the seed layer 89 is made of a metal material with a lower ionization tendency than the material of the conductor layer 87, it serves as a barrier layer that makes it difficult for metal to diffuse from the conductor layer 87 to the second insulating resin layer 81. Therefore, the composite wiring board 10 and packaged device 1 including the multilayer wiring board 12 also achieve excellent insulation reliability.
次に、上述した多層配線基板１２、及び、多層配線基板１２の製造方法を用いた場合の作用効果について、比較例である図２８を参照して説明する。Next, the effects of using the multilayer wiring board 12 and the manufacturing method for the multilayer wiring board 12 described above will be described with reference to FIG. 28, which is a comparative example.
本実施形態の例では、図２に示すように、第１配線層７２において、ランド部７２ａ及び配線部７２ｂの間隙は第１絶縁樹脂層７１によって埋め込まれ、第１配線層７２の導体層７７の側面と第１絶縁樹脂層７１とは、シード密着層７８を介して接する。前記の通り、シード密着層７８の材料としてチタンを用いることにより、導体層７７から第１絶縁樹脂層７１への銅の拡散を防止することができ、これにより配線部７２ｂ間での絶縁信頼性を向上させることができる。In this embodiment, as shown in FIG. 2, in the first wiring layer 72, the gap between the land portion 72a and the wiring portion 72b is filled with the first insulating resin layer 71, and the side of the conductor layer 77 of the first wiring layer 72 and the first insulating resin layer 71 are in contact with each other via the seed adhesion layer 78. As described above, by using titanium as the material of the seed adhesion layer 78, it is possible to prevent the diffusion of copper from the conductor layer 77 to the first insulating resin layer 71, thereby improving the insulation reliability between the wiring portions 72b.
なお、上述では、第１層７０の作用効果について説明したが、第２層８０においても同様の作用効果が得られる。Although the above describes the effects of the first layer 70, the second layer 80 also provides the same effects.
また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１とシード密着層７８、８８を介して接する。第１絶縁樹脂層７１と密着性が良好なチタンをシード密着層７８、８８に用いることで、温度サイクル試験時の銅と樹脂の線膨張係数差による絶縁樹脂層７１、８１からの層間接続導体層９０の剥離を抑制することができる。The sides of the land portions 72a, 82a of the interlayer connection conductor layer 90 contact the insulating resin layers 71, 81 via the seed adhesion layers 78, 88. By using titanium, which has good adhesion to the first insulating resin layer 71, for the seed adhesion layers 78, 88, it is possible to suppress peeling of the interlayer connection conductor layer 90 from the insulating resin layers 71, 81 due to the difference in linear expansion coefficient between copper and resin during a temperature cycle test.
比較例は、図２８に示すように、内層の導体層及び層間接続導体層を公知技術であるセミアディティブ法により作製した多層配線基板１５０である。多層配線基板１５０は、本実施形態の多層配線基板１２と同様の構成であるが、下記点について異なる。なお、図２８は、多層配線基板１５０の第１層７０及びその近傍を示す断面図である。As shown in FIG. 28, the comparative example is a multilayer wiring board 150 in which the inner conductor layers and the interlayer connection conductor layers are fabricated by the semi-additive method, which is a known technique. The multilayer wiring board 150 has a similar configuration to the multilayer wiring board 12 of this embodiment, but differs in the following respects. Note that FIG. 28 is a cross-sectional view showing the first layer 70 of the multilayer wiring board 150 and its vicinity.
図２８に示すように、比較例の多層配線基板１５０は、本実施形態の多層配線基板１２に対して、第１配線層７２のシード密着層７８及びシード層７９が、導体層７７の側面を覆わない構造である点で異なる。また、図示していないが、比較例の多層配線基板１５０は、第２配線層８２のシード密着層８８及びシード層８９が、導体層８７の側面を覆わない構造である点において、異なる。他の構成は、多層配線基板１２と同様である。As shown in FIG. 28, the multilayer wiring board 150 of the comparative example differs from the multilayer wiring board 12 of the present embodiment in that the seed adhesion layer 78 and seed layer 79 of the first wiring layer 72 do not cover the side surfaces of the conductor layer 77. Also, although not shown, the multilayer wiring board 150 of the comparative example differs in that the seed adhesion layer 88 and seed layer 89 of the second wiring layer 82 do not cover the side surfaces of the conductor layer 87. The other configurations are the same as those of the multilayer wiring board 12.
比較例の多層配線基板１５０の説明として、第１層７０について説明する。図２８に示すように、比較例の多層配線基板１５０では、第１配線層７２の導体層７７の側面が第１絶縁樹脂層７１と接する。すなわち、本実施形態の多層配線基板１２に比較して、導体層７７の第１絶縁樹脂層７１との接触面積が大きい。このため、導体層７７の銅が第１絶縁樹脂層７１に拡散しやすい。結果、第１絶縁樹脂層７１の絶縁信頼性が低下しやすくなる。比較例の多層配線基板１５０は、第２層８０においても、第１層７０と同様であり、即ち、第２層８０の第２絶縁樹脂層８１の絶縁信頼性が低下しやすくなる。The first layer 70 will be described as an explanation of the comparative multilayer wiring board 150. As shown in FIG. 28, in the comparative multilayer wiring board 150, the side of the conductor layer 77 of the first wiring layer 72 contacts the first insulating resin layer 71. That is, compared to the multilayer wiring board 12 of the present embodiment, the contact area of the conductor layer 77 with the first insulating resin layer 71 is large. Therefore, the copper of the conductor layer 77 is likely to diffuse into the first insulating resin layer 71. As a result, the insulation reliability of the first insulating resin layer 71 is likely to decrease. In the comparative multilayer wiring board 150, the second layer 80 is similar to the first layer 70, that is, the insulation reliability of the second insulating resin layer 81 of the second layer 80 is likely to decrease.
また、層間接続導体層９０のランド部７２ａ、８２ａの側面は、絶縁樹脂層７１、８１に接する。このため、温度サイクル試験時の銅と樹脂の線膨張係数差により、ランド部７２ａ、８２ａ及び絶縁樹脂層７１、８１の界面で剥離が発生しやすくなる。In addition, the sides of the land portions 72a, 82a of the interlayer connection conductor layer 90 contact the insulating resin layers 71, 81. Therefore, peeling is likely to occur at the interfaces between the land portions 72a, 82a and the insulating resin layers 71, 81 due to the difference in linear expansion coefficient between copper and resin during temperature cycle testing.
本実施形態の効果の確認として、本実施形態の例で作製した多層配線基板１２と比較例で作製した多層配線基板１５０をＦＣ－ＢＧＡ基板１１に実装し、以下の評価を実施した。
＜評価方法＞
＜評価１＞絶縁信頼性評価
バイアス：３．３Ｖ、１３０℃／８５％ＲＨの環境下で１９２時間投入した。配線ルールはＬ／Ｓ＝２／２μｍとした。試験中、抵抗値が１０６Ω以上であることを合格条件とした。
＜評価２＞層間接続導体層と樹脂層との密着性評価
―５５℃及び１２５℃の間で、１０００サイクルの条件で環境試験を行った。環境試験後、断面観察により、層間接続導体層と樹脂間での剥離の有無を確認した。
＜評価結果＞
＜評価１＞絶縁信頼性評価
９２時間時点で、比較例で作製した多層配線基板１５０では、絶縁不良が確認された。一方、実施例で作製した多層配線基板１２では１９２時間後においても抵抗値が１０６以上を示し、良好な絶縁信頼性を示した。
＜評価２＞層間接続導体層と樹脂層との密着性評価
１０００サイクル後において、比較例で作製した配線基板では、層間接続導体層と樹脂界面で剥離が確認された。一方、実施例で作製した多層配線基板１２では層間接続導体層と樹脂界面で剥離は確認されなかった。 To confirm the effect of this embodiment, the multilayer wiring board 12 produced in the example of this embodiment and the multilayer wiring board 150 produced in the comparative example were mounted on the FC-BGA substrate 11, and the following evaluation was performed.
<Evaluation method>
<Evaluation 1> Insulation reliability evaluation: Bias: 3.3 V, 130° C./85% RH environment for 192 hours. The wiring rule was L/S=2/2 μm. During the test, a resistance value of 106 Ω or more was set as a passing condition.
<Evaluation 2> Evaluation of adhesion between interlayer connection conductor layer and resin layer - An environmental test was performed under the condition of 1000 cycles between 55° C. and 125° C. After the environmental test, the presence or absence of peeling between the interlayer connection conductor layer and the resin was confirmed by observing the cross section.
<Evaluation Results>
<Evaluation 1> Insulation reliability evaluation After 92 hours, insulation failure was confirmed in the multilayer wiring board 150 produced in the comparative example. On the other hand, the multilayer wiring board 12 produced in the example showed a resistance value of 106 or more even after 192 hours, indicating good insulation reliability.
<Evaluation 2> Evaluation of adhesion between interlayer connection conductor layer and resin layer After 1000 cycles, peeling was observed at the interface between the interlayer connection conductor layer and the resin in the wiring board produced in the comparative example, whereas no peeling was observed at the interface between the interlayer connection conductor layer and the resin in the multilayer wiring board 12 produced in the example.
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。The above-mentioned embodiment is merely an example, and other specific details of the structure can of course be modified as appropriate.
本発明は、主基板とＩＣチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。The present invention can be used in semiconductor devices having a wiring substrate with an interposer or the like interposed between a main substrate and an IC chip.
また、上述の例では、多層配線基板１２は、層７０、８０の配線層７２、８２は、導体層７７、８７の側面を被覆する層として、シード密着層７８、８８、及び、シード層７９、８９を備える構成が一例として説明されたが、これに限定されない。In the above example, the wiring layers 72, 82 of the layers 70, 80 of the multilayer wiring board 12 are configured to include seed adhesion layers 78, 88 and seed layers 79, 89 as layers that cover the sides of the conductor layers 77, 87, but this is not limiting.
他の例では、層７０、８０は、シード密着層７８、８８、及び、シード層７９、８９を備えない構成であっても、または、層７０、８０は、シード密着層７８、８８を備え、シード層７９、８９を備えない構成であってもよい。In other examples, layers 70, 80 may be configured without seed adhesion layers 78, 88 and seed layers 79, 89, or layers 70, 80 may be configured with seed adhesion layers 78, 88 and without seed layers 79, 89.
また、上述の例では、多層配線基板１２は、第１層７０及び第２層８０を含んでいるが、多層配線基板１２は、第１層７０及び第２層８０と同様の１以上の層を更に含んでいてもよい。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
積層された２以上の層を備え、前記２以上の層の各々は、
第１面とその裏面である第２面とを有した絶縁樹脂層であって、前記第１面で開口した第１凹部、前記第１面で開口した溝部、及び、前記第２面で開口し、前記第１凹部の１以上と連通した第２凹部が設けられ、厚さ方向に一体に形成された絶縁樹脂層と、
前記絶縁樹脂層の前記第１凹部及び前記溝部をそれぞれ埋め込んだランド部及び配線部と、前記ランド部の位置で前記第１面から突出したビア部とを含み、前記ビア部は、前記第１面側で隣接した他の絶縁樹脂層の凹部を埋め込んだ導体層と、
を含んだ多層配線基板。
［２］
前記２以上の層の各々は、前記ランド部、前記ビア部及び前記配線部の側面、前記配線部のうち前記溝部の開口側の面、並びに、前記ランド部のうち前記第１面側の面の周縁部を被覆した第１金属含有層を更に含んだ項１に記載の多層配線基板。
［３］
前記２以上の層の各々は、前記第１金属含有層と前記導体層との間に介在し、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を更に含んだ項２に記載の多層配線基板。
［４］
前記第１金属含有層は、チタンを含有した項２または項３に記載の多層配線基板。
［５］
第１配線基板と、前記第１配線基板に接合された第２配線基板とを備え、前記第１及び第２配線基板は、それらの間に介在した接合電極を介して互いに電気的に接続され、第２配線基板は、項１乃至４の何れか１項に記載の多層配線基板である複合配線基板。
［６］
前記第１配線基板は、フリップチップボールグリッドアレイ用配線基板であり、前記第２配線基板はインターポーザである項５に記載の複合配線基板。
［７］
項５又は６に記載の複合配線基板と、
前記第２配線基板の前記第１配線基板とは反対側の面に実装された機能デバイスと
を備えたパッケージ化デバイス。
［８］
積層された２以上の層を形成することを含み、前記２以上の層の各々の形成は、
凹部が設けられた下地層上に、溝と１以上が前記凹部と連通した貫通孔とを有するダミー層を形成することと、
前記ダミー層上に、前記凹部と前記溝と前記貫通孔とを埋め込むように、導体層を形成することと、
前記凹部、前記溝又は前記貫通孔外に位置した部分が除去されるように前記導体層を研磨して、前記導体層のうち、前記凹部を埋め込んだ部分、前記貫通孔を埋め込んだ部分、及び、前記溝を埋め込んだ部分を、それぞれ、ビア部、ランド部及び配線部として得ることと、
その後、前記ダミー層を除去することと、
前記下地層及び前記導体層上に、前記ビア部、前記ランド部及び前記配線部を覆うとともに、それらの間の隙間を埋め込み、前記ランド部の１以上の位置に凹部が設けられた絶縁樹脂層を形成することと
を含んだ多層配線基板の製造方法。
［９］
前記２以上の層の各々の形成は、前記導体層を形成する前に、前記ダミー層の上面と、前記下地層の前記凹部の内面と、前記ダミー層の前記溝及び前記貫通孔の内面とを被覆した第１金属含有層を形成することを更に含んだ項８に記載の多層配線基板の製造方法。
［１０］
前記２以上の層の各々の形成は、前記導体層を形成する前に、前記第１金属含有層上に、前記導体層と同じ材料からなるか又は前記導体層の材料と比較してイオン化傾向が小さい金属材料からなる第２金属含有層を形成することを更に含んだ項９に記載の多層配線基板の製造方法。
［１１］
前記第１金属含有層は、チタンを含有した項９または項１０に記載の多層配線基板の製造方法。 In addition, in the above example, the multilayer wiring board 12 includes the first layer 70 and the second layer 80, but the multilayer wiring board 12 may further include one or more layers similar to the first layer 70 and the second layer 80.
The invention as originally claimed is set forth below.
[1]
The laminated structure includes two or more layers, each of which comprises:
an insulating resin layer having a first surface and a second surface which is the reverse side of the first surface, the insulating resin layer being integrally formed in a thickness direction, the insulating resin layer being provided with a first recess opening on the first surface, a groove opening on the first surface, and a second recess opening on the second surface and communicating with one or more of the first recesses;
a land portion and a wiring portion in which the first recess and the groove of the insulating resin layer are filled, respectively, and a via portion protruding from the first surface at the position of the land portion, the via portion being a conductor layer in which a recess of another insulating resin layer adjacent to the first surface side is filled;
A multilayer wiring board including:
[2]
2. The multilayer wiring board according to claim 1, wherein each of the two or more layers further includes a first metal-containing layer that covers the peripheral edges of the land portion, the side surfaces of the via portion and the wiring portion, the surface of the wiring portion facing the opening of the groove portion, and the surface of the land portion facing the first surface.
[3]
3. The multilayer wiring board according to claim 2, wherein each of the two or more layers further includes a second metal-containing layer interposed between the first metal-containing layer and the conductor layer and made of the same material as the conductor layer or made of a metal material having a smaller ionization tendency than the material of the conductor layer.
[4]
4. The multilayer wiring board according to claim 2, wherein the first metal-containing layer contains titanium.
[5]
A composite wiring board comprising a first wiring board and a second wiring board joined to the first wiring board, the first and second wiring boards being electrically connected to each other via a joining electrode interposed between them, and the second wiring board being a multilayer wiring board as described in any one of items 1 to 4.
[6]
6. The composite wiring board according to item 5, wherein the first wiring board is a wiring board for a flip chip ball grid array, and the second wiring board is an interposer.
[7]
Item 5 or 6: A composite wiring board according to item 5 or 6;
a functional device mounted on a surface of the second wiring substrate opposite to the surface of the first wiring substrate;
A packaged device comprising:
[8]
forming two or more layers in a laminate, the forming of each of the two or more layers comprising:
forming a dummy layer on a base layer having a recessed portion, the dummy layer having a groove and at least one through hole communicating with the recessed portion;
forming a conductor layer on the dummy layer so as to fill the recess, the groove, and the through hole;
polishing the conductor layer so as to remove a portion located outside the recess, the groove, or the through hole, thereby obtaining a portion of the conductor layer in which the recess is filled, a portion in which the through hole is filled, and a portion in which the groove is filled as a via portion, a land portion, and a wiring portion, respectively;
Thereafter, removing the dummy layer;
forming an insulating resin layer on the underlayer and the conductor layer, the insulating resin layer covering the via portion, the land portion and the wiring portion, filling the gaps therebetween, and having a recess at one or more positions of the land portion;
A method for manufacturing a multilayer wiring board comprising the steps of:
[9]
9. The method for manufacturing a multilayer wiring board according to item 8, wherein the formation of each of the two or more layers further includes forming a first metal-containing layer that covers an upper surface of the dummy layer, an inner surface of the recess of the base layer, and an inner surface of the groove and the through hole of the dummy layer before forming the conductor layer.
[10]
10. The method for manufacturing a multilayer wiring board according to item 9, wherein the formation of each of the two or more layers further includes forming a second metal-containing layer on the first metal-containing layer before forming the conductor layer, the second metal-containing layer being made of the same material as the conductor layer or made of a metal material having a smaller ionization tendency than the material of the conductor layer.
[11]
Item 11. The method for manufacturing a multilayer wiring board according to item 9 or 10, wherein the first metal-containing layer contains titanium.
１…パッケージ化デバイス、２…支持体、３…剥離層、５…シード密着層、６…シード層、１０…複合配線基板、１１…ＦＣ－ＢＧＡ基板、１２…多層配線基板、１３…第２のアンダーフィル層、１４…第２の接合電極、２０…機能デバイス、２３…レーザ光、３０…第１のアンダーフィル層、４０…第１の接合電極、５０…層、６１…絶縁樹脂層、６２…ビア部、６３…ビアホール、６４…内側面、７０…第１層、７１…第１絶縁樹脂層、７２…第１配線層、７２ａ…ランド部、７２ｂ…配線部、７３…ビア部、７４…溝部、７４ａ…内側面、７４ｂ…底面、７４ｃ…開口、７５…ランド用凹部、７５ａ…内側面、７５ｃ…開口、７７…導体層、７８…シード密着層、７９…シード層、８０…第２層、８１…第２絶縁樹脂層、８２…第２配線層、８２ａ…ランド部、８２ｂ…配線部、８３…ビア部、８４…溝部、８４ａ…内側面、８４ｂ…底面、８４ｃ…開口、８５ａ…内側面、８７…導体層、８８…シード密着層、８９…シード層、９０…層間接続導体層、１０１…シード密着層、１０２…シード層、１０３…導体層、１０４…ソルダーレジスト層、１０４ａ…貫通孔、１０５…表面処理層、１０７…絶縁樹脂層、１０８…導体層、１１１…コア層、１１２…樹脂層、１１３…導体層、１１４…樹脂層、１１５…接合用導体、１３４…ソルダーレジスト層、１４０…レジスト層、１４１…貫通孔、１４３…レジスト層、１４４…溝、１４６…レジスト層、１４７…貫通孔。1...packaged device, 2...support, 3...peeling layer, 5...seed adhesion layer, 6...seed layer, 10...composite wiring board, 11...FC-BGA board, 12...multilayer wiring board, 13...second underfill layer, 14...second bonding electrode, 20...functional device, 23...laser light, 30...first underfill layer, 40...first bonding electrode, 50...layer, 61...insulating resin layer, 62...via portion, 63...via hole, 64...inner surface, 70...first layer, 71...first insulating resin layer, 72...first wiring layer, 72a...land portion, 72b...wiring portion, 73...via portion, 74...groove portion, 74a...inner surface, 74b...bottom surface, 74c...opening, 75...land recess, 75a...inner surface, 75c...opening, 77...conductor layer, 78...seed adhesion layer, 79...seed layer, 80... second layer, 81... second insulating resin layer, 82... second wiring layer, 82a... land portion, 82b... wiring portion, 83... via portion, 84... groove portion, 84a... inner surface, 84b... bottom surface, 84c... opening, 85a... inner surface, 87... conductor layer, 88... seed adhesion layer, 89... seed layer, 90... interlayer connection conductor layer, 101... seed adhesion layer, 102... seed layer, 103... conductor layer, 104... Solder resist layer, 104a...through hole, 105...surface treatment layer, 107...insulating resin layer, 108...conductor layer, 111...core layer, 112...resin layer, 113...conductor layer, 114...resin layer, 115...joint conductor, 134...solder resist layer, 140...resist layer, 141...through hole, 143...resist layer, 144...groove, 146...resist layer, 147...through hole.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021076047AJP7679681B2 (en) | 2021-04-28 | 2021-04-28 | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board |
| PCT/JP2022/009981WO2022191180A1 (en) | 2021-03-10 | 2022-03-08 | Multilayer wiring board |
| TW111108493ATW202243172A (en) | 2021-03-10 | 2022-03-09 | Multilayer wiring board |
| US18/244,182US20230422412A1 (en) | 2021-03-10 | 2023-09-08 | Multilayer wiring board |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021076047AJP7679681B2 (en) | 2021-04-28 | 2021-04-28 | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board |
| Publication Number | Publication Date |
|---|---|
| JP2022170131A JP2022170131A (en) | 2022-11-10 |
| JP7679681B2true JP7679681B2 (en) | 2025-05-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021076047AActiveJP7679681B2 (en) | 2021-03-10 | 2021-04-28 | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board |
| Country | Link |
|---|---|
| JP (1) | JP7679681B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277258A (en) | 2004-03-26 | 2005-10-06 | Toppan Printing Co Ltd | Multilayer wiring board and manufacturing method thereof |
| JP2007048856A (en) | 2005-08-09 | 2007-02-22 | Hitachi Ltd | Wiring board and structural member using the same |
| JP2011035358A (en) | 2009-07-31 | 2011-02-17 | Samsung Electro-Mechanics Co Ltd | Printed circuit board, and method of manufacturing the same |
| WO2018026002A1 (en) | 2016-08-04 | 2018-02-08 | 大日本印刷株式会社 | Through electrode substrate and mounting board |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277258A (en) | 2004-03-26 | 2005-10-06 | Toppan Printing Co Ltd | Multilayer wiring board and manufacturing method thereof |
| JP2007048856A (en) | 2005-08-09 | 2007-02-22 | Hitachi Ltd | Wiring board and structural member using the same |
| JP2011035358A (en) | 2009-07-31 | 2011-02-17 | Samsung Electro-Mechanics Co Ltd | Printed circuit board, and method of manufacturing the same |
| WO2018026002A1 (en) | 2016-08-04 | 2018-02-08 | 大日本印刷株式会社 | Through electrode substrate and mounting board |
| Publication number | Publication date |
|---|---|
| JP2022170131A (en) | 2022-11-10 |
| Publication | Publication Date | Title |
|---|---|---|
| US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
| KR100736635B1 (en) | Bare chip embedded printed circuit board and manufacturing method thereof | |
| JP2004022730A (en) | Semiconductor device and its producing process | |
| US20230422412A1 (en) | Multilayer wiring board | |
| JP7679685B2 (en) | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board | |
| JP7650624B2 (en) | Wiring board and method for manufacturing the same | |
| JP2004047931A (en) | Method for forming electrodes of circuit element, chip package and multilayer substrate using the same | |
| JP2023083003A (en) | wiring board | |
| WO2022124394A1 (en) | Substrate unit with support, substrate unit, and method for manufacturing substrate unit with support | |
| JP7497576B2 (en) | Wiring board and method for manufacturing the same | |
| JP7679686B2 (en) | multilayer wiring board | |
| JP7679681B2 (en) | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board | |
| US20230371186A1 (en) | Composite wiring board | |
| JP7679683B2 (en) | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board | |
| JP7679682B2 (en) | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board | |
| JP7679684B2 (en) | Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board | |
| JP7658101B2 (en) | WIRING BOARD WITH SUPPORT, METHOD FOR PRODUCING ... COMPOSITE WIRING BOARD, AND METHOD FOR PRODUCING WIRING BOARD WITH FUNCTIONAL DEVICE | |
| JP7635531B2 (en) | Method for manufacturing wiring board | |
| JP7528455B2 (en) | Wiring board and method for manufacturing the same | |
| JP2022170153A (en) | multilayer wiring board | |
| JP7589574B2 (en) | Multilayer wiring board | |
| JP7721953B2 (en) | multilayer wiring board | |
| JP7590881B2 (en) | Wiring board, electronic component, and method for manufacturing wiring board | |
| JP7552102B2 (en) | Wiring board and method for manufacturing the same | |
| JP7740427B2 (en) | Wiring board and method for manufacturing the same |
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney | Free format text:JAPANESE INTERMEDIATE CODE: A7422 Effective date:20230104 | |
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20240321 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20250114 | |
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20250305 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20250408 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20250421 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:7679681 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 |