本発明は、シリコン酸窒化膜の成膜方法及び当該成膜方法を用いた薄膜トランジスタの製造方法に関するものである。The present invention relates to a method for forming a silicon oxynitride film and a method for manufacturing a thin-film transistor using the method.
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）の酸化物半導体を半導体層（チャネル層）に用いた薄膜トランジスタの開発が活発に行われている。このような薄膜トランジスタとしては、フッ素含有酸化シリコン膜からなる保護層やゲート絶縁層等の絶縁層を酸化物半導体に隣接させるように形成するものが知られている。例えば、特許文献１には、ＳｉＣｌ４ガスとＳｉＦ４ガスと酸素ガスとをプロセスガスとして用いたプラズマＣＶＤ法により、フッ素含有酸化シリコン膜からなる絶縁層を酸化物半導体の上に形成するものが記載されている。 In recent years, thin film transistors using an In-Ga-Zn-O (IGZO) oxide semiconductor as a semiconductor layer (channel layer) have been actively developed. As such a thin film transistor, a transistor in which an insulating layer such as a protective layer and a gate insulating layer made of a fluorine-containing silicon oxide film are formed adjacent to an oxide semiconductor is known. For example, Patent Document 1 describes a transistor in which an insulating layer made of a fluorine-containing silicon oxide film is formed on an oxide semiconductor by a plasma CVD method using SiCl4 gas, SiF4 gas, and oxygen gas as process gases.
しかしながら、特許文献１に開示される製造方法は、比較的高価なＳｉＣｌ４ガスをプロセスガスとして用いるため製造コストが高くつくという問題がある。そこでプロセスガスとして高価なＳｉＣｌ４を用いず、ＳｉＦ４ガスと酸素ガスのみを用いて絶縁層を成膜することにより製造コストを低減することも考えられるが、この場合には、酸化物半導体上への酸窒化シリコン膜の成膜が不安定になる（すなわち膜付きが悪い）という問題がある。 However, the manufacturing method disclosed in Patent Document 1 has a problem that the manufacturing cost is high because a relatively expensiveSiCl4gas is used as a process gas. It is conceivable to reduce the manufacturing cost by forming the insulating layer using onlySiF4 gas and oxygen gas without using expensive SiCl4 as a process gas, but in this case, there is a problem that the formation of the silicon oxynitride film on the oxide semiconductor becomes unstable (i.e., the film adhesion is poor).
本発明は上記した課題を一挙に解決すべくなされたものであり、酸化物半導体の上に酸窒化シリコン膜を成膜する成膜方法において、低コスト化を図るとともに、成膜安定性を向上させることを主たる課題とするものである。The present invention has been made to solve all of the above problems at once, and its main objective is to reduce costs and improve film formation stability in a film formation method for forming a silicon oxynitride film on an oxide semiconductor.
すなわち本発明の成膜方法は、酸化物半導体の上に酸窒化シリコン膜を成膜する成膜方法であって、前記酸窒化シリコン膜を、ＳｉＦ４ガス、窒素ガス、酸素ガス及び水素ガスをプロセスガスとして供給して行うプラズマＣＶＤ法により成膜し、前記供給するプロセスガスにおいて、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合が９３％以上であることを特徴とする。
このような成膜方法であれば、プラズマＣＶＤ法におけるプロセスガスとして、高価なＳｉＣｌ４を用いることなく比較的な安価なガスを用いるので、材料コストを低減できる。さらに、プロセスガスとして供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合を９３％以上とし、その割合を非常に高くすることにより、絶縁性の良好な酸窒化シリコン膜を酸化物半導体上に安定して成膜することができる。これにより歩留まりが向上し、製造コストをより一層低減させることができる。 That is, the film formation method of the present invention is a film formation method for forming a silicon oxynitride film on an oxide semiconductor, characterized in that the silicon oxynitride film is formed by a plasma CVD method in whichSiF4 gas, nitrogen gas, oxygen gas and hydrogen gas are supplied as process gases, and in the supplied process gases, a ratio of a flow rate of nitrogen gas to a total flow rate of nitrogen gas and oxygen gas is 93% or more.
Such a film formation method uses a relatively inexpensive gas as the process gas in the plasma CVD method without using expensiveSiCl4 , and therefore the material cost can be reduced. Furthermore, by setting the ratio of the flow rate of nitrogen gas to the total flow rate of nitrogen gas and oxygen gas supplied as the process gas at 93% or more, and making the ratio very high, a silicon oxynitride film with good insulating properties can be stably formed on an oxide semiconductor. This improves the yield and further reduces the manufacturing cost.
本発明の成膜方法により酸化物半導体膜上に酸窒化シリコン膜を安定して成膜できる理由については未だ不明な点もあるが、現在までに得られている知見を基に、本発明者らが考えるメカニズムについて説明する。すなわち、本発明の成膜方法では、プロセスガスとして供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合を９３％以上とすることにより、酸素ガス（結合エネルギー：５．１６ｅＶ）より結合エネルギーが大きく、分解されにくいＳｉ－Ｆ（結合エネルギー：５．７２ｅＶ）の分解が促進され、シリコン原子を起点とした酸窒化シリコン膜の成膜が進みやすくなると考えられる。また、酸素ガスは電気陰性度が高く、フッ素（Ｆ）を含むガスの添加ガスとして作用し、基板の最表面がエッチングされやすくなると考えられる。ＣＶＤプロセスにおいては、成膜およびエッチングの両表面反応が並行して進行するが、窒素ガスの比率を高めることによって相対的にエッチングが進みにくくなるため、絶縁性の良好な酸窒化シリコン膜を酸化物半導体上に安定して成膜することができると考えられる。なお、このメカニズムについての説明は本発明の技術的範囲を制限することを目的とするものではないことに留意されたい。Although there are still some unclear points as to why the film formation method of the present invention can stably form a silicon oxynitride film on an oxide semiconductor film, the present inventors will explain the mechanism based on the knowledge obtained so far. That is, in the film formation method of the present invention, by setting the ratio of the flow rate of nitrogen gas to the total flow rate of nitrogen gas and oxygen gas supplied as process gas at 93% or more, it is believed that the decomposition of Si-F (binding energy: 5.72 eV), which has a larger binding energy than oxygen gas (binding energy: 5.16 eV) and is difficult to decompose, is promoted, and the formation of a silicon oxynitride film starting from silicon atoms is facilitated. In addition, oxygen gas has a high electronegativity and acts as an additive gas for a gas containing fluorine (F), and it is believed that the outermost surface of the substrate is easily etched. In the CVD process, both surface reactions of film formation and etching proceed in parallel, but by increasing the ratio of nitrogen gas, etching becomes relatively difficult to proceed, and therefore it is believed that a silicon oxynitride film with good insulating properties can be stably formed on an oxide semiconductor. Please note that the explanation of this mechanism is not intended to limit the technical scope of the present invention.
また前記成膜方法は、前記供給するプロセスガスにおいて、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合が９６％以上であることが好ましい。
このようにすれば、酸窒化シリコン膜の絶縁性能をより一層向上することができる。 In the film forming method, it is preferable that, in the supplied process gas, a ratio of a flow rate of nitrogen gas to a total flow rate of nitrogen gas and oxygen gas is 96% or more.
In this way, the insulating performance of the silicon oxynitride film can be further improved.
また前記成膜方法により成膜される酸窒化シリコン膜の具体的態様として、リーク電流密度が１×１０－５Ａ／ｃｍ２以下であり、絶縁破壊電界強度（最大電界強度）が３ＭＶ／ｃｍ以上のものが挙げられる。 Specific examples of the silicon oxynitride film formed by the above-mentioned film formation method include a film having a leakage current density of 1×10−5 A/cm2 or less and a dielectric breakdown field strength (maximum field strength) of 3 MV/cm or more.
本発明の成膜方法の効果をより顕著に奏する前記酸化物半導体の具体的態様として、Ｉｎ－Ｇａ－Ｚｎ－Ｏにより構成されているものが挙げられる。A specific example of the oxide semiconductor that more significantly exhibits the effects of the film formation method of the present invention is one that is made of In-Ga-Zn-O.
また本発明の成膜方法の効果をより顕著に奏する態様としては、プラズマＣＶＤ法による前記酸窒化シリコン膜の成膜を３００℃以下で行うものが挙げられる。
このような低温であれば、本発明の成膜方法を、樹脂等の融点が低い基板を用いた薄膜トランジスタの製造に利用することができる。本発明の成膜方法を用いれば、このような低温処理においても良好な絶縁性能を発揮する絶縁層を備える薄膜トランジスタを製造できる。 In an embodiment in which the effect of the film forming method of the present invention is more pronounced, the silicon oxynitride film is formed by plasma CVD at a temperature of 300° C. or less.
At such a low temperature, the film formation method of the present invention can be used to manufacture thin film transistors using a substrate with a low melting point such as a resin, etc. By using the film formation method of the present invention, a thin film transistor having an insulating layer that exhibits good insulating performance even at such a low temperature treatment can be manufactured.
また本発明の薄膜トランジスタの製造方法は、Ｉｎ－Ｇａ－Ｚｎ－Ｏからなる酸化物半導体をチャネル層とする薄膜トランジスタの製造方法であって、スパッタリングにより前記酸化物半導体を形成する半導体層形成工程と、前記した成膜方法により前記酸化物半導体の上に酸窒化シリコン膜から成る絶縁層を成膜する絶縁層形成工程とを有することを特徴とする。
このような薄膜トランジスタの製造方法によれば、前記した本発明の成膜方法と同様の作用効果を奏することができる。 Furthermore, the method for manufacturing a thin film transistor of the present invention is a method for manufacturing a thin film transistor having an oxide semiconductor made of In-Ga-Zn-O as a channel layer, and is characterized by comprising a semiconductor layer formation step of forming the oxide semiconductor by sputtering, and an insulating layer formation step of forming an insulating layer made of a silicon oxynitride film on the oxide semiconductor by the above-mentioned film formation method.
According to such a method for manufacturing a thin film transistor, it is possible to achieve the same effects as those achieved by the above-described film forming method of the present invention.
このように構成した本発明によれば、酸化物半導体の上に酸窒化シリコン膜を成膜する成膜方法において、低コスト化を図るとともに、成膜安定性を向上させることができる。The present invention thus configured can reduce costs and improve film formation stability in a film formation method for forming a silicon oxynitride film on an oxide semiconductor.
以下に、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法について説明する。The following describes a thin-film transistor and a method for manufacturing the same according to one embodiment of the present invention.
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、半導体層５と、ソース電極６及びドレイン電極７と、保護層８とを有しており、基板２側からこの順に形成されている。なおこの実施形態では、保護層８が特許請求の範囲でいう“絶縁層”に相当する。以下、各部について詳述する。1. Thin-film transistors
The thin film transistor 1 of this embodiment is a so-called bottom gate type TFT, and uses an oxide semiconductor for the channel. Specifically, as shown in Fig. 1, it has a substrate 2, a gate electrode 3, a gate insulating layer 4, a semiconductor layer 5, a source electrode 6, a drain electrode 7, and a protective layer 8, which are formed in this order from the substrate 2 side. In this embodiment, the protective layer 8 corresponds to the "insulating layer" as defined in the claims. Each part will be described in detail below.
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）等の樹脂材料やガラス材料によって構成されてよい。The substrate 2 is made of any material that can transmit light, and may be made of, for example, a resin material such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, polyimide, or other plastic (synthetic resin), or a glass material.
ゲート電極３は、薄膜トランジスタ１に印加されるゲート電圧によって半導体層５中のキャリア密度を制御するものである。このゲート電極３は、高い導電性を有する任意の材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。The gate electrode 3 controls the carrier density in the semiconductor layer 5 by the gate voltage applied to the thin film transistor 1. The gate electrode 3 is made of any material having high conductivity, and may be made of one or more metals selected from, for example, Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag, etc. It may also be made of a conductive film of a metal oxide such as Al-Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), In-Ga-Zn-O (IGZO), etc. The gate electrode 3 may be made of a single layer structure of these conductive films or a laminated structure of two or more layers.
ゲート絶縁層４は高い絶縁性を有する任意の絶縁材料から構成されており、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。The gate insulating layer 4 is made of any insulating material having high insulating properties, and may be, for example, an insulating film containing one or more oxides selected from SiOx, SiNx, SiON, Al2O3, Y2O3,Ta2O5,Hf2,etc.Thegate insulating layer 4 may be a single layer structure or a laminate structure of two or more layers of these conductive films.
半導体層（チャネル層）５は、ソース電極６とドレイン電極７間を流れる電流を通過させるものである。本実施形態の半導体層５は、酸化物半導体からなるものであり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。半導体層５を構成する材料の具体例としては、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。この半導体層５は非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態の半導体層５は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。The semiconductor layer (channel layer) 5 allows the current flowing between the source electrode 6 and the drain electrode 7 to pass. The semiconductor layer 5 of this embodiment is made of an oxide semiconductor and contains, as a main component, an oxide of at least one element selected from, for example, In, Ga, Zn, Sn, Al, Ti, etc. Specific examples of materials constituting the semiconductor layer 5 include, for example, In-Ga-Zn-O (IGZO), In-Al-Mg-O, In-Al-Zn-O, or In-Hf-Zn-O. This semiconductor layer 5 is composed of an amorphous oxide semiconductor film. The semiconductor layer 5 of this embodiment has a single layer structure, but is not limited to this, and may have a layered structure composed of multiple layers having different compositions and crystallinity.
ソース電極６及びドレイン電極７は、半導体層５の表面を部分的に覆うように、互いに離間して形成されている。ソース電極６及びドレイン電極７は、ゲート電極３と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極６及びドレイン電極７は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。The source electrode 6 and the drain electrode 7 are formed apart from each other so as to partially cover the surface of the semiconductor layer 5. Like the gate electrode 3, the source electrode 6 and the drain electrode 7 are made of a material having high conductivity so as to function as electrodes. The source electrode 6 and the drain electrode 7 may have a single-layer structure made of a single material, or a laminate structure in which multiple layers made of different materials are stacked.
保護層（パッシベーション層）８は、ソース電極６とドレイン電極７の間から露出する半導体層５の表面（チャネル領域）を覆って保護するものであり、絶縁性の材料により構成されたものである。保護層８は、少なくとも半導体層５の表面に接触して設けられている。本実施形態の保護層８は、ソース電極６及びドレイン電極７の表面を更に覆うように設けられている。The protective layer (passivation layer) 8 covers and protects the surface (channel region) of the semiconductor layer 5 exposed between the source electrode 6 and the drain electrode 7, and is made of an insulating material. The protective layer 8 is provided in contact with at least the surface of the semiconductor layer 5. In this embodiment, the protective layer 8 is provided so as to further cover the surfaces of the source electrode 6 and the drain electrode 7.
具体的にこの保護層８は、フッ素含有酸窒化シリコン膜（ＳｉＯＮ：Ｆ）により構成されている。このフッ素含有酸窒化シリコン膜は、リーク電流密度が１×１０－５Ａ／ｃｍ２以下であり、絶縁破壊電界強度が３ＭＶ／ｃｍ以上のものであることが好ましく、リーク電流密度が１×１０－７Ａ／ｃｍ２以下であり、絶縁破壊電界強度が８ＭＶ／ｃｍ以上のものであることがより好ましい。 Specifically, the protective layer 8 is made of a fluorine-containing silicon oxynitride film (SiON:F). The fluorine-containing silicon oxynitride film preferably has a leakage current density of 1×10−5 A/cm2 or less and a dielectric breakdown field strength of 3 MV/cm or more, and more preferably has a leakage current density of 1×10−7 A/cm2 or less and a dielectric breakdown field strength of 8 MV/cm or more.
なお保護層８の上には、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等からなる第２の保護層が、必要に応じて更に設けられてもよい。In addition, a second protective layer made of, for example, a fluorine-containing silicon oxide film (SiN:F), a fluorine-containing silicon oxide film (SiO:F), a silicon nitride film (SiNx), a silicon oxide film (SiOx), etc. may be further provided on the protective layer 8 as necessary.
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程、プラズマ処理工程及び保護層形成工程を含む。なおこの実施形態では、保護層形成工程が特許請求の範囲でいう“絶縁層形成工程”に相当する。以下、各工程について説明する。2. Manufacturing method of thin film transistor
Next, a method for manufacturing the thin film transistor 1 having the above-described structure will be described with reference to FIG.
The method for manufacturing the thin film transistor 1 of this embodiment includes a gate electrode forming step, a gate insulating layer forming step, a semiconductor layer forming step, a source/drain electrode forming step, a plasma treatment step, and a protective layer forming step. In this embodiment, the protective layer forming step corresponds to the "insulating layer forming step" in the claims. Each step will be described below.
（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えばＰＥＴ等の樹脂材料からなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法等の既知の方法により形成してよい。2A, a substrate 2 made of a resin material such as PET is prepared, and a gate electrode 3 is formed on the surface of the substrate 2. The method for forming the gate electrode 3 is not particularly limited, and the gate electrode 3 may be formed by a known method such as a vacuum deposition method.
（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。2B, a gate insulating layer 4 is formed so as to cover the surfaces of the substrate 2 and the gate electrode 3. The method for forming the gate insulating layer 4 is not particularly limited, and it may be formed by a known method.
（３）半導体層形成工程
次に、図２の（ｃ）に示すように、ゲート絶縁層４上に半導体層５を形成する。この半導体層５は、既知の方法により形成してよい。例えば、誘導結合型のプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより半導体層５を形成してよい。なおこれに限らず、他の方法により酸化物半導体からなる半導体層５を形成してもよい。(3) Semiconductor Layer Formation Step Next, as shown in FIG. 2C, a semiconductor layer 5 is formed on the gate insulating layer 4. This semiconductor layer 5 may be formed by a known method. For example, the semiconductor layer 5 may be formed by sputtering a conductive oxide sintered body such as InGaZnO as a target using inductively coupled plasma. However, the method is not limited to this, and the semiconductor layer 5 made of an oxide semiconductor may be formed by another method.
（４）ソース・ドレイン電極形成工程
次に、図２の（ｄ）に示すように、半導体層５上にソース電極６及びドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。ソース電極６及びドレイン電極７は、半導体層５の表面上で互いに離間し、半導体層５の表面の一部を露出させるように形成される。2D, a source electrode 6 and a drain electrode 7 are formed on the semiconductor layer 5. The source electrode 6 and the drain electrode 7 can be formed by a known method using, for example, RF magnetron sputtering. The source electrode 6 and the drain electrode 7 are formed to be spaced apart from each other on the surface of the semiconductor layer 5 and to expose a part of the surface of the semiconductor layer 5.
（５）プラズマ処理工程
ここで、半導体層５の表面に保護層８を形成する前に、半導体層５の表面に対してプラズマ処理（成膜前処理）を行ってもよい。具体的にこのプラズマ処理は、図３に例示するような誘導結合型のプラズマ処理装置１００を用いて行ってよい。具体的にプラズマ処理装置１００は、真空排気され且つプロセスガスＧが導入される処理室１０が内側に形成された真空容器２０と、処理室１０の外部に設けられたアンテナ３０と、アンテナ３０に高周波（１３．５６ＭＨｚ）を印加する高周波電源４０とを備えている。高周波電源４０からアンテナ３０に高周波を印加すると、アンテナ３０から発生した高周波磁場が処理室１０内に形成されることで誘導電界が発生し、これにより誘導結合型のプラズマＰが生成される。(5) Plasma Treatment Step Here, before forming the protective layer 8 on the surface of the semiconductor layer 5, a plasma treatment (pre-film formation treatment) may be performed on the surface of the semiconductor layer 5. Specifically, this plasma treatment may be performed using an inductively coupled plasma treatment device 100 as exemplified in FIG. 3. Specifically, the plasma treatment device 100 includes a vacuum container 20 having a treatment chamber 10 inside which is evacuated to a vacuum and into which a process gas G is introduced, an antenna 30 provided outside the treatment chamber 10, and a high-frequency power source 40 that applies a high-frequency wave (13.56 MHz) to the antenna 30. When a high-frequency wave is applied from the high-frequency power source 40 to the antenna 30, a high-frequency magnetic field generated from the antenna 30 is formed in the treatment chamber 10, generating an induced electric field, thereby generating an inductively coupled plasma P.
具体的にこの工程では、少なくとも窒素ガスと酸素ガスとをプロセスガスとして処理室１０内に供給し、この状態でアンテナ３０に高周波を印加して誘導結合型のプラズマを生じさせる。ここで供給するプロセスガスは、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合（Ｎ２／Ｎ２＋Ｏ２）が、７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることがさらに好ましい。窒素ガスの流量割合が大きいほど、後で形成する保護層８中の固定電荷密度を小さくできるので好ましい。またこの工程は、基板温度を１５０℃以上３００℃以下の低温で行うことが好ましい。プラズマ処理を行う処理時間は特に限定されないが、保護層８中の固定電荷密度をより小さくする観点から１５秒以上４５秒以下が好ましい。その他、ＲＦパワー、成膜時圧力、プロセスガスの絶対量等は適宜設定されてよい。なお、処理室１０内に供給される各ガスの流量は、ガス流路に設けたマスフローコントローラにより制御される。すなわち、ここでいう「流量」とは、マスフローコント―ラ等の流量制御機器における設定値を意味する（他の工程でも同じである。）。 Specifically, in this step, at least nitrogen gas and oxygen gas are supplied as process gas into the processing chamber 10, and in this state, high frequency is applied to the antenna 30 to generate inductively coupled plasma. The process gas supplied here is preferably such that the ratio of the flow rate of nitrogen gas to the total flow rate of nitrogen gas and oxygen gas (N2 /N2 +O2 ) is 70% or more, more preferably 80% or more, and even more preferably 90% or more. The larger the flow rate ratio of nitrogen gas, the smaller the fixed charge density in the protective layer 8 to be formed later can be, which is preferable. In addition, this step is preferably performed at a low substrate temperature of 150° C. or more and 300° C. or less. The processing time for performing the plasma processing is not particularly limited, but from the viewpoint of further reducing the fixed charge density in the protective layer 8, 15 seconds or more and 45 seconds or less are preferable. In addition, the RF power, the pressure during film formation, the absolute amount of the process gas, etc. may be appropriately set. The flow rate of each gas supplied into the processing chamber 10 is controlled by a mass flow controller provided in the gas flow path. That is, the "flow rate" here means the set value in a flow rate control device such as a mass flow controller (the same applies to other processes).
（６）保護層形成工程
プラズマ処理工程の後、図２の（ｅ）に示すように、ソース電極６及びドレイン電極７の間から露出する半導体層５の表面を覆うように保護層８を形成する。この保護層８の形成は、例えば前記したプラズマ処理装置（以下、プラズマＣＶＤ装置ともいう）１００を用いてプラズマＣＶＤ法（化学気相成長法）を用いて行われる。ここでは、プラズマ処理工程においてプラズマＣＶＤ装置１００の処理室１０内に生成したプラズマを維持した状態で保護層形成工程に移行するようにしている。2(e), a protective layer 8 is formed so as to cover the surface of the semiconductor layer 5 exposed between the source electrode 6 and the drain electrode 7. The protective layer 8 is formed by using, for example, the plasma processing apparatus (hereinafter also referred to as a plasma CVD apparatus) 100 described above by a plasma CVD method (chemical vapor deposition method). Here, the protective layer forming step is started while maintaining the plasma generated in the processing chamber 10 of the plasma CVD apparatus 100 in the plasma processing step.
具体的にこの保護層形成工程では、プロセスガスとして、ＳｉＦ４（四フッ化シリコン）ガス、窒素ガス、酸素ガス及び水素ガスを処理室１０内に供給し、この状態でアンテナ３０に高周波を印加して誘導結合型のプラズマを生じさせる。ここで本実施形態では、供給するプロセスガスにおいて、窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合（Ｎ２／Ｎ２＋Ｏ２）が９３％以上であり、９６％以上であることが好ましい。また当該割合の上限は特に限らないが１００％であることが好ましい。なお、流量割合が１００％である場合、処理室１０内に意図的に供給する酸素ガスの流量は０ｃｃｍとなるが、この場合でも、プロセスガス中には酸素ガスが不可避的に含まれており、そのためフッ素含有シリコン酸窒化膜を成膜することができる。またこの工程は、基板温度を１５０℃以上３００℃以下の低温で行うことが好ましい。その他、ＲＦパワー、成膜時圧力、プロセスガスの絶対量等は適宜設定されてよい。 Specifically, in this protective layer forming step, SiF4 (silicon tetrafluoride) gas, nitrogen gas, oxygen gas, and hydrogen gas are supplied into the processing chamber 10 as process gas, and in this state, high frequency is applied to the antenna 30 to generate inductively coupled plasma. Here, in this embodiment, in the process gas supplied, the ratio of the flow rate of nitrogen gas to the total flow rate of nitrogen gas and oxygen gas (N2 /N2 +O2 ) is 93% or more, and preferably 96% or more. In addition, the upper limit of this ratio is not particularly limited, but is preferably 100%. In addition, when the flow rate ratio is 100%, the flow rate of oxygen gas intentionally supplied into the processing chamber 10 is 0 ccm, but even in this case, oxygen gas is inevitably contained in the process gas, so that a fluorine-containing silicon oxynitride film can be formed. In addition, this step is preferably performed at a low substrate temperature of 150° C. or more and 300° C. or less. In addition, the RF power, the pressure during film formation, the absolute amount of the process gas, etc. may be set appropriately.
必要に応じて、保護層８の上に、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等からなる第２の保護層を成膜してもよい。この保護層の成膜は、保護層８と同様に、プラズマＣＶＤ装置１００を用いて行うことができる。If necessary, a second protective layer made of, for example, a fluorine-containing silicon oxide film (SiN:F), a fluorine-containing silicon oxide film (SiO:F), a silicon nitride film (SiNx), a silicon oxide film (SiOx), or the like may be formed on the protective layer 8. This protective layer can be formed using the plasma CVD device 100, as with the protective layer 8.
（７）熱処理工程
必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。(7) Heat Treatment Step Heat treatment may be performed in an atmosphere containing oxygen under atmospheric pressure as necessary. The temperature in the furnace during the heat treatment is not particularly limited, and is, for example, 150° C. to 300° C. The heat treatment time is not particularly limited, and is, for example, 1 hour to 3 hours.
以上により、本実施形態の薄膜トランジスタ１を得ることができる。Through the above steps, the thin film transistor 1 of this embodiment can be obtained.
＜３．本実施形態の効果＞
このように構成した本実施形態の薄膜トランジスタ１の製造方法であれば、保護層形成工程において、プロセスガスとして、高価なＳｉＣｌ４を用いることなく比較的な安価なガスを用いてプラズマＣＶＤ法により保護層８を形成するので、材料コストを低減できる。そしてさらに、プロセスガスとして供給する窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合を９３％以上とし、その割合を非常に高くしているので、絶縁性の良好な酸窒化シリコン膜から成る保護層８を酸化物半導体から成る半導体層５上に安定して成膜することができる。これにより歩留まりが向上し、製造コストをより一層低減させることができる。3. Effects of this embodiment
In the method for manufacturing the thin film transistor 1 of the present embodiment thus configured, the protective layer 8 is formed by the plasma CVD method using a relatively inexpensive gas as the process gas without using expensive SiCl4 as the process gas in the protective layer formation step, so that the material cost can be reduced. Furthermore, the ratio of the flow rate of nitrogen gas to the total flow rate of nitrogen gas and oxygen gas supplied as the process gas is set to 93% or more, which is a very high ratio, so that the protective layer 8 made of a silicon oxynitride film with good insulating properties can be stably formed on the semiconductor layer 5 made of an oxide semiconductor. This improves the yield and further reduces the manufacturing cost.
＜４．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。4. Other Modified Embodiments
The present invention is not limited to the above-described embodiment.
前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及び半導体層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、図４に示すように、薄膜トランジスタ１は、半導体層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。この場合には、半導体層５上に積層されるゲート絶縁層４が特許請求の範囲でいう“絶縁層”に相当する。この場合、ゲート絶縁層４はフッ素含有酸窒化シリコン膜（ＳｉＯＮ：Ｆ）により構成されており、リーク電流密度が１×１０－５Ａ／ｃｍ２以下であり、絶縁破壊電界強度が３ＭＶ／ｃｍ以上のものであることが好ましく、リーク電流密度が１×１０－７Ａ／ｃｍ２以下であり、絶縁破壊電界強度が８ＭＶ／ｃｍ以上のものであることがより好ましい。 The thin film transistor 1 of the embodiment is a bottom gate type in which the gate electrode 3, the gate insulating layer 4, and the semiconductor layer 5 are stacked in this order from the substrate 2 side, but is not limited thereto. In another embodiment, as shown in FIG. 4, the thin film transistor 1 may be a top gate type in which the semiconductor layer 5, the gate insulating layer 4, and the gate electrode 3 are stacked in this order from the substrate 2 side. In this case, the gate insulating layer 4 stacked on the semiconductor layer 5 corresponds to the "insulating layer" as referred to in the claims. In this case, the gate insulating layer 4 is made of a fluorine-containing silicon oxynitride film (SiON:F), and preferably has a leakage current density of 1×10−5 A/cm2 or less and a dielectric breakdown field strength of 3 MV/cm or more, and more preferably has a leakage current density of 1×10−7 A/cm2 or less and a dielectric breakdown field strength of 8 MV/cm or more.
また薄膜トランジスタ１がトップゲート型である場合、その製造方法は、前記した半導体層形成工程、ソース・ドレイン電極形成工程、プラズマ処理工程、ゲート絶縁層形成工程及びゲート電極形成工程をこの順に行うことで行われる。この場合には、ゲート絶縁層形成工程が特許請求の範囲でいう“絶縁層形成工程”に相当する。
そのためこの実施形態では、ゲート絶縁層形成工程は、ＳｉＦ４（四フッ化ケイ素）ガス、窒素ガス、酸素ガス及び水素ガスをプロセスガスとして用いて、プラズマＣＶＤ法により行われる。具体的な方法は、前記した保護層形成工程と同様である。 When the thin film transistor 1 is a top gate type, the manufacturing method thereof includes the steps of forming a semiconductor layer, forming a source/drain electrode, forming a plasma treatment, forming a gate insulating layer, and forming a gate electrode in this order. In this case, the gate insulating layer forming step corresponds to the "insulating layer forming step" in the claims.
Therefore, in this embodiment, the gate insulating layer forming process is performed by a plasma CVD method usingSiF4 (silicon tetrafluoride) gas, nitrogen gas, oxygen gas, and hydrogen gas as process gases. The specific method is the same as that of the protective layer forming process described above.
前記実施形態では、酸化物半導体層５を形成した後、この上に絶縁層（保護層８）を形成する前に、酸化物半導体層５の表面にプラズマ処理を施していたがこれに限らない。他の実施形態では、酸化物半導体層５の表面にプラズマ処理を行うことなく、その表面に絶縁層（保護層８）を形成してもよい。In the above embodiment, after the oxide semiconductor layer 5 is formed, the surface of the oxide semiconductor layer 5 is subjected to plasma treatment before the insulating layer (protective layer 8) is formed thereon, but this is not limited to the above. In other embodiments, the insulating layer (protective layer 8) may be formed on the surface of the oxide semiconductor layer 5 without performing plasma treatment on the surface of the oxide semiconductor layer 5.
前記実施形態では、半導体層５は酸化物半導体からなるものであったが、これに限らない。他の実施形態は、半導体層５は、例えばアモルファスＳｉや多結晶Ｓｉ等、任意の半導体材料により構成されてもよい。In the above embodiment, the semiconductor layer 5 is made of an oxide semiconductor, but this is not limited to this. In other embodiments, the semiconductor layer 5 may be made of any semiconductor material, such as amorphous Si or polycrystalline Si.
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。It goes without saying that the present invention is not limited to the above-described embodiment, and various modifications are possible without departing from the spirit of the invention.
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。The present invention will be described in more detail below with reference to examples. The present invention is not limited to the following examples, and can of course be modified as appropriate within the scope of the above and below-described aims, and all such modifications are within the technical scope of the present invention.
＜実験例１＞プロセスガスにおける窒素ガス流量の割合と成膜の安定性との関係性
プラズマＣＶＤ法におけるプロセスガス中の窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合（Ｎ２／（Ｎ２＋Ｏ２）とも記載する）と、酸化物半導体上への成膜の安定性との関係を評価した。Experimental Example 1 Relationship between the ratio of nitrogen gas flow rate in a process gas and film formation stability The relationship between the ratio of the nitrogen gas flow rate to the total flow rate of nitrogen gas and oxygen gas in a process gas in a plasma CVD method (also referred to asN2 /(N2 +O2 )) and the stability of film formation on an oxide semiconductor was evaluated.
具体的にこの実施例では、前記したプラズマＣＶＤ装置を用いて、供給するプロセスガスにおけるＮ２／（Ｎ２＋Ｏ２）を変化させて（０％から１００％まで）、シリコン基板とＩＧＺＯ膜のそれぞれの表面にフッ素含有酸窒化シリコン膜を成膜した。そして、Ｓｉ基板上の膜厚に対するＩＧＺＯ膜上の膜厚の比率（以下、膜厚比ともいう）を測定した。 Specifically, in this example, the above-mentioned plasma CVD apparatus was used to deposit fluorine-containing silicon oxynitride films on the surfaces of a silicon substrate and an IGZO film by varying theN2 /(N2 +O2 ) ratio in the process gas (from 0% to 100%), and the ratio of the film thickness on the IGZO film to the film thickness on the Si substrate (hereinafter also referred to as the film thickness ratio) was measured.
具体的に各フッ素含有酸窒化シリコン膜の成膜は、プラズマＣＶＤ装置の処理室内に、ＳｉＦ４、Ｎ２、Ｏ２及びＨ２をプロセスガスとして供給し、ＲＦパワー：２０ｋＷ（０．４８Ｗ／ｃｍ２）、成膜時の圧力：１０Ｐａ、設定温度：２００℃の条件で行った。ここで、供給する各ガス流量は、ＳｉＦ４：５００ｓｃｃｍ、Ｈ２：９００ｓｃｃｍ、Ｎ２＋Ｏ２：３０００ｓｃｃｍ、となるようにした。そして成膜後のフッ素含有酸窒化シリコン膜の膜厚は、分光エリプソメーター（大塚電子製、ＦＥ－５０００Ｓ）により測定した。測定結果を図５に示す。 Specifically, the deposition of each fluorine-containing silicon oxynitride film was performed by supplying SiF4 , N2 , O2 and H2 as process gases into the processing chamber of a plasma CVD apparatus under the following conditions: RF power: 20 kW (0.48 W/cm2 ), deposition pressure: 10 Pa, and set temperature: 200° C. Here, the flow rates of each gas supplied were SiF4 : 500 sccm, H2 : 900 sccm, and N2 +O2 : 3000 sccm. The thickness of the fluorine-containing silicon oxynitride film after deposition was measured using a spectroscopic ellipsometer (Otsuka Electronics, FE-5000S). The measurement results are shown in FIG. 5.
図５から分かるように、プロセスガス中のＮ２／（Ｎ２＋Ｏ２）を０％～５０％の範囲で行ったものは、膜厚比が０．９未満、あるいは１．１超となり、成膜が不安定であった。
一方で、プロセスガス中のＮ２／（Ｎ２＋Ｏ２）を９３％以上の範囲で行ったもの（９３．３％、９６．７％、１００％）は、膜厚比が０．９以上１．１以下（すなわち、膜厚の差が１０％以内）であり、ＩＧＺＯ膜上に安定してフッ素含有酸窒化シリコン膜を成膜できた。 As can be seen from FIG. 5, when the N2 /(N2 +O2 ) ratio in the process gas was in the range of 0% to 50%, the film thickness ratio was less than 0.9 or exceeded 1.1, and the film formation was unstable.
On the other hand, when theN2 /(N2 +O2 ) ratio in the process gas was in the range of 93% or more (93.3%, 96.7%, 100%), the film thickness ratio was 0.9 or more and 1.1 or less (i.e., the film thickness difference was within 10%), and a fluorine-containing silicon oxynitride film could be stably formed on the IGZO film.
＜実験例２＞プロセスガスにおける窒素ガス流量の割合と成膜レート及び屈折率との関係性
次に、プラズマＣＶＤ法におけるプロセスガス中の窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合と、酸化物半導体上へのフッ素含有酸窒化シリコン膜の成膜レート及び屈折率との関係を評価した。Experimental Example 2 Relationship between the ratio of the nitrogen gas flow rate in the process gas and the film formation rate and the refractive index Next, the relationship between the ratio of the nitrogen gas flow rate to the total flow rate of nitrogen gas and oxygen gas in the process gas in a plasma CVD method and the film formation rate and the refractive index of a fluorine-containing silicon oxynitride film on an oxide semiconductor was evaluated.
具体的には、実験例１においてプロセスガス中のＮ２／（Ｎ２＋Ｏ２）を９３％以上（具体的には、９３．３％、９６．７％、１００％）にしてＩＧＺＯ膜上に成膜を行った３つのサンプルについて、その成膜レートと屈折率とを測定した。具体的に、各サンプルの成膜レートは、分光エリプソメーターにより測定した膜厚を成膜時間で除することで算出した。各サンプルの屈折率も、上記分光エリプソメーターにより測定した。その結果を図６に示す。 Specifically, the deposition rate and refractive index were measured for three samples in which theN2 /(N2 +O2 ) ratio in the process gas was set to 93% or more (specifically, 93.3%, 96.7%, and 100%) in Experimental Example 1 and a film was formed on the IGZO film. Specifically, the deposition rate of each sample was calculated by dividing the film thickness measured by the spectroscopic ellipsometer by the deposition time. The refractive index of each sample was also measured by the spectroscopic ellipsometer. The results are shown in FIG. 6.
図６に示すように、プロセスガス中のＮ２／（Ｎ２＋Ｏ２）を９３％以上としても、成膜レートが２５ｎｍ／ｍｉｎ以上であり良好であることが分かった。また、プロセスガス中のＮ２／（Ｎ２＋Ｏ２）を９３％以上の範囲で、窒素ガス流量の増加に伴い屈折率が顕著に増加しており、窒化が急激に進むことが分かった。 6, it was found that the deposition rate was good, at 25 nm/min or more, even when theN2 /(N2 +O2 ) ratio in the process gas was 93% or more. It was also found that the refractive index increased significantly with an increase in the nitrogen gas flow rate when theN2 /(N2 +O2 ) ratio in the process gas was 93% or more, and nitridation proceeded rapidly.
＜実験例３＞プロセスガスにおける窒素ガス流量の割合と絶縁性との関係性
次に、プラズマＣＶＤ法におけるプロセスガス中の窒素ガスと酸素ガスの合計流量に対する窒素ガスの流量の割合と、酸化物半導体膜上に成膜したフッ素含有酸窒化シリコン膜の絶縁性との関係を評価した。Experimental Example 3: Relationship between the ratio of the nitrogen gas flow rate in the process gas and the insulating properties Next, the relationship between the ratio of the nitrogen gas flow rate to the total flow rate of the nitrogen gas and the oxygen gas in the process gas in the plasma CVD method and the insulating properties of the fluorine-containing silicon oxynitride film formed on the oxide semiconductor film was evaluated.
具体的にこの実施例では、前記したプラズマＣＶＤ装置を用いてＳｉ基板上にフッ素含有酸窒化シリコン膜を成膜し、このフッ素含有酸窒化シリコン膜上にアルミニウム電極を形成してサンプルを作成した。ここで、フッ素含有酸窒化シリコン膜を成膜する際に、供給するプロセスガスにおけるＮ２／（Ｎ２＋Ｏ２）を変化させた３種類（９３．３％、９６．７％、１００％）のサンプルを作成した。また各種類のサンプルは、図７に示すように、ＲＦパワー、成膜時の圧力及び温度、プロセスガス流量等の条件を変えて、合計６つのサンプルを作成した。そして、抵抗加熱真空蒸着法により、成膜面上に約1ｍｍφのＡｌ含有電極を形成し、デジタル超高抵抗／微小電流計（アドバンテスト製、Ｒ８３４０Ａ）によって、膜厚方向における電流電圧測定を行い、Ｉ－Ｖ曲線を得た。そのＩ－Ｖ曲線から、各サンプルのリーク電流密度（印加電界３ＭＶ／ｃｍにおける電流密度）と絶縁破壊電界（リーク電流密度が１×１０－５Ａ／ｃｍ２となる電界強度）を求めた。その結果を図７に示す。 Specifically, in this embodiment, a fluorine-containing silicon oxynitride film was formed on a Si substrate using the above-mentioned plasma CVD apparatus, and an aluminum electrode was formed on the fluorine-containing silicon oxynitride film to create a sample. Here, when forming the fluorine-containing silicon oxynitride film, three types of samples (93.3%, 96.7%, and 100%) were created by changing the N2 /(N2 +O2 ) ratio in the process gas supplied. As shown in FIG. 7, each type of sample was created by changing the conditions such as RF power, pressure and temperature during film formation, and process gas flow rate, resulting in a total of six samples. Then, an Al-containing electrode of about 1 mmφ was formed on the film formation surface by resistance heating vacuum deposition, and a current-voltage measurement in the film thickness direction was performed using a digital ultra-high resistance/micro ammeter (manufactured by Advantest, R8340A) to obtain an I-V curve. From the IV curves, the leakage current density (current density at an applied electric field of 3 MV/cm) and the dielectric breakdown electric field (electric field strength at which the leakage current density becomes 1×10−5 A/cm2 ) of each sample were determined. The results are shown in FIG.
図７に示すように、プロセスガス中のＮ２／（Ｎ２＋Ｏ２）が９３％以上であるフッ素含有酸窒化シリコン膜を有するサンプルはいずれも、絶縁破壊電界が３ＭＶ／ｃｍ以上、かつリーク電流密度が１×１０－５Ａ／ｃｍ２以下であり、優れた絶縁性が得られることを確認した。特にプロセスガス中のＮ２／（Ｎ２＋Ｏ２）が９６％以上であるフッ素含有酸窒化シリコン膜を有するサンプルは、絶縁破壊電界が８ＭＶ／ｃｍ以上、かつリーク電流密度が１×１０－７Ａ／ｃｍ２以下であり、より優れた絶縁性が得られることを確認した。 7, all of the samples having a fluorine-containing silicon oxynitride film in which the N2 /(N2 +O2 ) in the process gas is 93% or more have a dielectric breakdown field of 3 MV/cm or more and a leakage current density of 1×10-5 A/cm2 or less, and it was confirmed that excellent insulation was obtained. In particular, it was confirmed that the sample having a fluorine-containing silicon oxynitride film in which the N2 /(N2 +O2 ) in the process gas is 96% or more has a dielectric breakdown field of 8 MV/cm or more and a leakage current density of 1×10-7 A/cm2 or less, and it was confirmed that even better insulation was obtained.
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・半導体層
６ ・・・ソース電極
７ ・・・ドレイン電極
８ ・・・保護層 REFERENCE SIGNS LIST 1 thin film transistor 2 substrate 3 gate electrode 4 gate insulating layer 5 semiconductor layer 6 source electrode 7 drain electrode 8 protective layer
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021048568AJP7640838B2 (en) | 2021-03-23 | 2021-03-23 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| CN202280020052.8ACN116982142A (en) | 2021-03-23 | 2022-02-25 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| PCT/JP2022/007958WO2022202100A1 (en) | 2021-03-23 | 2022-02-25 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| KR1020237031266AKR102741383B1 (en) | 2021-03-23 | 2022-02-25 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021048568AJP7640838B2 (en) | 2021-03-23 | 2021-03-23 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| Publication Number | Publication Date |
|---|---|
| JP2022147359A JP2022147359A (en) | 2022-10-06 |
| JP7640838B2true JP7640838B2 (en) | 2025-03-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021048568AActiveJP7640838B2 (en) | 2021-03-23 | 2021-03-23 | Method for forming silicon oxynitride film and method for manufacturing thin film transistor |
| Country | Link |
|---|---|
| JP (1) | JP7640838B2 (en) |
| KR (1) | KR102741383B1 (en) |
| CN (1) | CN116982142A (en) |
| WO (1) | WO2022202100A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299913A (en) | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Thin film transistor and manufacturing method thereof |
| JP2012094757A (en) | 2010-10-28 | 2012-05-17 | Fujifilm Corp | Thin-film transistor and method of manufacturing the same |
| JP2014007396A (en) | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2014030002A (en) | 2012-06-29 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2014039019A (en) | 2012-07-20 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for semiconductor device |
| JP2014225651A (en) | 2013-04-26 | 2014-12-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of the same |
| JP2016213452A (en) | 2015-04-28 | 2016-12-15 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014003086A1 (en)* | 2012-06-29 | 2014-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6523071B2 (en)* | 2015-06-19 | 2019-05-29 | 東京エレクトロン株式会社 | Deposition method using plasma |
| JP6924943B2 (en) | 2017-05-12 | 2021-08-25 | 東京エレクトロン株式会社 | Film formation method and film deposition equipment |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299913A (en) | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | Thin film transistor and manufacturing method thereof |
| JP2012094757A (en) | 2010-10-28 | 2012-05-17 | Fujifilm Corp | Thin-film transistor and method of manufacturing the same |
| JP2014007396A (en) | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2014030002A (en) | 2012-06-29 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2014039019A (en) | 2012-07-20 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for semiconductor device |
| JP2014225651A (en) | 2013-04-26 | 2014-12-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of the same |
| JP2016213452A (en) | 2015-04-28 | 2016-12-15 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of the same |
| Publication number | Publication date |
|---|---|
| CN116982142A (en) | 2023-10-31 |
| JP2022147359A (en) | 2022-10-06 |
| KR102741383B1 (en) | 2024-12-12 |
| KR20230138552A (en) | 2023-10-05 |
| WO2022202100A1 (en) | 2022-09-29 |
| Publication | Publication Date | Title |
|---|---|---|
| US8735229B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
| CN108866508B (en) | Film-forming method and film-forming apparatus | |
| US8927330B2 (en) | Methods for manufacturing a metal-oxide thin film transistor | |
| JP6689140B2 (en) | Film forming method and TFT manufacturing method | |
| KR102768807B1 (en) | Thin film transistor | |
| JP2008078511A (en) | Insulating film formation method | |
| TWI779254B (en) | Manufacturing method of thin film transistor | |
| JP7640838B2 (en) | Method for forming silicon oxynitride film and method for manufacturing thin film transistor | |
| JP7696076B2 (en) | Method for manufacturing thin film transistor | |
| WO2013051644A1 (en) | Insulating film and production method for same | |
| TWI756757B (en) | Method for manufacturing thin film transistor | |
| JP5112668B2 (en) | Manufacturing method of semiconductor devices | |
| US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
| JP2025091771A (en) | Method for manufacturing thin film transistor | |
| KR101970548B1 (en) | oxide including film, and oxide semiconductor thin film transistor, and fabrication method of oxide semiconductor thin film transistor using the same | |
| JP2025074478A (en) | Manufacturing method of thin film transistor, thin film transistor | |
| CN111052397A (en) | Thin film transistor and method of manufacturing the same | |
| CN114127956B (en) | Method for manufacturing thin film transistor | |
| TWI835033B (en) | Oxide semiconductor film forming method and thin film transistor manufacturing method |
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20240220 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20250121 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20250203 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:7640838 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 |