JP7524443B2 - MEMORY SYSTEM AND CONTROL METHOD - Patent application - Google Patents

Description

Translated fromJapanese

本発明の実施形態は、不揮発性メモリを制御する技術に関する。An embodiment of the present invention relates to a technology for controlling non-volatile memory.

近年、不揮発性メモリを備えるメモリシステムが広く普及している。In recent years, memory systems equipped with non-volatile memory have become widespread.

このようなメモリシステムの一つとして、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）が知られている。One such memory system is a solid-state drive (SSD) based on NAND flash technology.

データセンターのサーバにおいても、ストレージとしてＳＳＤが使用されている。サーバのようなホスト計算機において利用されるストレージにおいては、高いＩ／Ｏ性能が求められている。このため、最近では、ホストとストレージとの間の新たなインタフェースが提案され始めている。SSDs are also used as storage in data center servers. High I/O performance is required for storage used in host computers such as servers. For this reason, new interfaces between hosts and storage have recently begun to be proposed.

Yiying Zhang, 外, "De-indirection for flash-based SSDs with nameless writes." FAST. 2012, [online], [平成29年9月13日検索], インターネット<URL: https://www.usenix.org/system/files/conference/fast12/zhang.pdf >Yiying Zhang et al., "De-indirection for flash-based SSDs with nameless writes." FAST. 2012, [online], [Retrieved September 13, 2017], Internet <URL: https://www.usenix.org/system/files/conference/fast12/zhang.pdf >

しかし、一般に、ＮＡＮＤ型フラッシュメモリの制御は複雑であるため、Ｉ／Ｏ性能を改善するための新たなインタフェースの実現に際しては、ホストとストレージ（メモリシステム）との間の適切な役割分担を考慮することが必要とされる。However, since the control of NAND flash memory is generally complex, when implementing a new interface to improve I/O performance, it is necessary to consider an appropriate division of roles between the host and the storage (memory system).

本発明が解決しようとする課題は、Ｉ／Ｏ性能の改善を図ることができるメモリシステムおよび制御方法を提供することである。The problem that this invention aims to solve is to provide a memory system and control method that can improve I/O performance.

実施形態によれば、ホストに接続可能なメモリシステムは、各々が消去動作の単位である複数のブロックを各々が有する複数のメモリダイを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続されたコントローラとを具備する。前記コントローラは、前記複数のメモリダイの各々が一つのドメインのみに属するように前記複数のメモリダイを複数のドメインに分類する。前記コントローラは、第１のデータの書き込みを要求し且つ前記第１のデータが書き込まれるべきドメインの識別子を少なくとも指定するライトコマンドを前記ホストから受信した場合、前記複数のドメインから、前記指定された識別子に関連付けられたドメインを選択し、前記選択されたドメインに属する第１のメモリダイに含まれるブロックの集合から、前記第１のデータが書き込まれるべき第１のブロックを選択し、前記第１のデータを前記第１のブロック内の第１の記憶位置に書き込む。前記コントローラは、少なくとも前記第１のメモリダイの識別子と前記第１のブロックの識別子とを用いて前記第１の記憶位置を前記ホストに通知する。 According to an embodiment, a memory system connectable to a host includes a non-volatile memory including a plurality of memory dies each having a plurality of blocks each of which is a unit of an erase operation, and a controller electrically connected to the non-volatile memory. The controller classifies the plurality of memory dies into a plurality of domains such that each of the plurality of memory dies belongs to only one domain. When the controller receives a write command from the host requesting writing of first data and specifying at least an identifier of a domain to which the first data is to be written, the controller selects a domain associated with the specified identifier from the plurality of domains, selects a first block to which the first data is to be written from a set of blocks included in a first memory die belonging to the selected domain, and writes the first data to a first memory location in the first block. The controller notifies the hostof the first memory location using at least the identifier of the first memory die and the identifier of the first block.

ホストと実施形態のメモリシステム（フラッシュストレージデバイス）との関係を示すブロック図。FIG. 2 is a block diagram showing the relationship between a host and a memory system (flash storage device) according to an embodiment.従来型ＳＳＤとホストとの間の役割分担と、同実施形態のフラッシュストレージデバイスとホストとの間の役割分担とを説明するための図。1A and 1B are diagrams for explaining the division of roles between a conventional SSD and a host, and the division of roles between a flash storage device and a host in the embodiment.複数のホストと複数のフラッシュストレージデバイスとの間のデータ転送がネットワーク機器を介して実行される計算機システムの構成例を示すブロック図。FIG. 1 is a block diagram showing an example of the configuration of a computer system in which data transfer between multiple hosts and multiple flash storage devices is performed via a network device.同実施形態のメモリシステムの構成例を示すブロック図。FIG. 2 is a block diagram showing an example of the configuration of a memory system according to the embodiment.同実施形態のメモリシステムに設けられたＮＡＮＤインタフェースと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示すブロック図。FIG. 2 is a block diagram showing the relationship between a NAND interface and multiple NAND flash memory dies provided in the memory system of the embodiment.複数のブロックの集合によって構築されるスーパーブロックの構成例を示す図。FIG. 13 is a diagram showing an example of the configuration of a superblock constructed by a set of multiple blocks.同実施形態のメモリシステムに適用されるライトコマンドを説明するための図。4 is a diagram for explaining a write command applied to the memory system of the embodiment.図７のライトコマンドに対するレスポンスを説明するための図。8 is a diagram for explaining a response to the write command in FIG. 7 .同実施形態のメモリシステムに適用されるＴｒｉｍコマンドを説明するための図。4 is a diagram for explaining a Trim command applied to the memory system of the embodiment.図８のレスポンスに含まれる物理アドレスを規定するブロック番号およびオフセットを説明するための図。9 is a diagram for explaining a block number and an offset that define a physical address included in the response of FIG. 8 .ライトコマンドに応じて実行される書き込み動作とこのライトコマンドに対するレスポンスに含まれる返値との関係を説明するための図。1A and 1B are diagrams for explaining the relationship between a write operation executed in response to a write command and a return value included in a response to the write command.不良ページをスキップする書き込み動作を説明するための図。11A and 11B are diagrams for explaining a write operation that skips a defective page.不良ページをスキップする書き込み動作の別の例を説明するための図。11A and 11B are diagrams for explaining another example of a write operation that skips a bad page.論理アドレスとデータのペアをブロック内のページに書き込む動作を説明するための図。1A and 1B are diagrams for explaining an operation of writing a pair of a logical address and data to a page in a block.データをブロック内のページのユーザデータ領域に書き込み、このデータの論理アドレスをこのページの冗長領域に書き込む動作を説明するための図。13 is a diagram for explaining an operation of writing data to a user data area of a page in a block and writing the logical address of this data to a redundant area of this page.スーバーブロックが使用される場合におけるブロック番号とオフセットとの関係を説明するための図。FIG. 13 is a diagram for explaining the relationship between block numbers and offsets when superblocks are used.ホストと同実施形態のメモリシステムとによって実行される書き込み動作処理のシーケンスを示すシーケンスチャート。11 is a sequence chart showing a sequence of a write operation process executed by a host and the memory system of the embodiment.すでに書き込まれているデータに対する更新データを書き込むデータ更新動作を示す図。11A and 11B are diagrams showing a data update operation for writing update data for data that has already been written;同実施形態のメモリシステムによって管理されるブロック管理テーブルを更新する動作を説明するための図。4 is a diagram for explaining an operation of updating a block management table managed by the memory system of the embodiment.ホストによって管理されるルックアップテーブル（論理物理アドレス変換テーブル）を更新する動作を説明するための図。11 is a diagram for explaining an operation of updating a lookup table (logical-physical address conversion table) managed by a host.無効化すべきデータに対応する物理アドレスを示すホストからの通知に応じてブロック管理テーブルを更新する動作を説明するための図。11 is a diagram for explaining an operation of updating the block management table in response to a notification from a host indicating a physical address corresponding to data to be invalidated;同実施形態のメモリシステムに適用されるリードコマンドを説明するための図。4 is a diagram for explaining a read command applied to the memory system of the embodiment.同実施形態のメモリシステムによって実行されるリード動作を説明するための図。4 is a diagram for explaining a read operation executed by the memory system of the embodiment.ホストからのリードコマンドに応じて、異なる物理記憶位置にそれぞれ格納されているデータ部をリードする動作を説明するための図。1A and 1B are diagrams for explaining an operation of reading data portions stored in different physical storage locations in response to a read command from a host.ホストと同実施形態のメモリシステムとによって実行されるリード処理のシーケンスを示すシーケンスチャート。11 is a sequence chart showing a sequence of a read process executed by a host and the memory system of the embodiment.同実施形態のメモリシステムに適用されるガベージコレクション（ＧＣ）制御コマンドを説明するための図。3A and 3B are diagrams for explaining garbage collection (GC) control commands applied to the memory system of the embodiment.同実施形態のメモリシステムに適用されるＧＣ用コールバックコマンドを説明するための図。4 is a diagram for explaining a GC callback command applied to the memory system of the embodiment.同実施形態のメモリシステムによって実行されるガベージコレクション（ＧＣ）動作の手順を示すシーケンスチャート。4 is a sequence chart showing a procedure of a garbage collection (GC) operation executed by the memory system of the embodiment.ガベージコレクション（ＧＣ）のために実行されるデータコピー動作の例を説明するための図。1A and 1B are diagrams for explaining an example of a data copy operation executed for garbage collection (GC);図２９のデータコピー動作の結果に基づいて更新されるホストのルックアップテーブルの内容を説明するための図。30 is a diagram for explaining the contents of the host's lookup table that is updated based on the result of the data copy operation of FIG. 29 .ライトコマンドに対するレスポンスとＧＣ用コールバック処理との関係を説明するための図。11A and 11B are diagrams for explaining the relationship between a response to a write command and a callback process for GC.同実施形態のメモリシステムに適用されるガベージコレクション（ＧＣ）制御コマンドの別の例を説明するための図。11 is a diagram for explaining another example of a garbage collection (GC) control command applied to the memory system of the embodiment.同実施形態のメモリシステムに適用されるＧＣ用コールバックコマンドの別の例を説明するための図。11 is a diagram for explaining another example of a GC callback command applied to the memory system of the embodiment.同実施形態のメモリシステムによって実行される書き込み／リード／ＧＣ動作を説明するための図。3A and 3B are diagrams for explaining write/read/GC operations executed by the memory system of the embodiment.参照カウントを管理するためのブロック管理テーブルの構成例を示す図。FIG. 13 is a diagram showing an example of the configuration of a block management table for managing reference counts.同実施形態のメモリシステムに適用されるデュプリケートコマンドを説明するための図。4 is a diagram for explaining a duplicate command applied to the memory system of the embodiment.参照カウントを１減らすためのＴｒｉｍコマンドを説明するための図。FIG. 13 is a diagram for explaining a Trim command for decrementing a reference count by one.ホストと同実施形態のメモリシステムとによって実行される参照カウントインクリメント／デクリメント処理を示すシーケンスチャート。11 is a sequence chart showing a reference count increment/decrement process executed by the host and the memory system of the embodiment.

以下、図面を参照して、実施形態を説明する。The following describes the embodiment with reference to the drawings.

まず、図１を参照して、一実施形態に係るメモリシステムを含む計算機システムの構成を説明する。First, referring to FIG. 1, the configuration of a computer system including a memory system according to one embodiment will be described.

このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、ＮＡＮＤフラッシュ技術ベースのフラッシュストレージデバイス３として実現されている。The memory system is a semiconductor storage device configured to write data to and read data from non-volatile memory. The memory system is realized as aflash storage device 3 based on NAND flash technology.

この計算機システムは、ホスト（ホストデバイス）２と、複数のフラッシュストレージデバイス３とを含んでいてもよい。ホスト２は、複数のフラッシュストレージデバイス３によって構成されるフラッシュアレイをストレージとして使用するように構成されたサーバであってもよい。ホスト（サーバ）２と複数のフラッシュストレージデバイス３は、インタフェース５０を介して相互接続される（内部相互接続）。この内部相互接続のためのインタフェース５０としては、これに限定されないが、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）等を使用し得る。This computer system may include a host (host device) 2 and multipleflash storage devices 3. Thehost 2 may be a server configured to use a flash array composed of multipleflash storage devices 3 as storage. The host (server) 2 and multipleflash storage devices 3 are interconnected via an interface 50 (internal interconnection). Theinterface 50 for this internal interconnection may be, but is not limited to, PCI Express (PCIe) (registered trademark), NVM Express (NVMe) (registered trademark), Ethernet (registered trademark), NVMe over Fabrics (NVMeOF), etc.

ホスト２として機能するサーバの典型例としては、データセンター内のサーバが挙げられる。A typical example of a server that functions as ahost 2 is a server in a data center.

ホスト２がデータセンター内のサーバによって実現されるケースにおいては、このホスト（サーバ）２は、ネットワーク５１を介して複数のエンドユーザ端末（クライアント）６１に接続されてもよい。ホスト２は、これらエンドユーザ端末６１に対して様々なサービスを提供することができる。In the case where thehost 2 is realized by a server in a data center, the host (server) 2 may be connected to a plurality of end user terminals (clients) 61 via anetwork 51. Thehost 2 can provide various services to theseend user terminals 61.

ホスト（サーバ）２によって提供可能なサービスの例には、（１）システム開発プラットフォームを各クライアント（各エンドユーザ端末６１）に提供するプラットホーム・アズ・ア・サービス（ＰａａＳ）、（２）仮想サーバのようなインフラストラクチャを各クライアント（各エンドユーザ端末６１）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。Examples of services that can be provided by the host (server) 2 include (1) Platform as a Service (PaaS), which provides a system development platform to each client (each end-user terminal 61), and (2) Infrastructure as a Service (IaaS), which provides infrastructure such as a virtual server to each client (each end-user terminal 61).

複数の仮想マシンが、このホスト（サーバ）２として機能する物理サーバ上で実行されてもよい。ホスト（サーバ）２上で走るこれら仮想マシンの各々は、対応する幾つかのクライアント（エンドユーザ端末６１）に各種サービスを提供するように構成された仮想サーバとして機能することができる。Multiple virtual machines may be executed on this physical server functioning as the host (server) 2. Each of these virtual machines running on the host (server) 2 can function as a virtual server configured to provide various services to a number of corresponding clients (end-user terminals 61).

ホスト（サーバ）２は、フラッシュアレイを構成する複数のフラッシュストレージデバイス３を管理するストレージ管理機能と、エンドユーザ端末６１それぞれに対してストレージアクセスを含む様々なサービスを提供するフロントエンド機能とを含む。The host (server) 2 includes a storage management function that manages the multipleflash storage devices 3 that make up the flash array, and a front-end function that provides various services, including storage access, to each end-user terminal 61.

従来型ＳＳＤにおいては、ＮＡＮＤ型フラッシュメモリのブロック／ページの階層構造はＳＳＤ内のフラッシュトランスレーション層（ＦＴＬ）によって隠蔽されている。つまり、従来型ＳＳＤのＦＴＬは、（１）論理物理アドレス変換テーブルとして機能するルックアップテーブルを使用して、論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリの物理アドレスそれぞれとの間のマッピングを管理する機能、（２）ページ単位のリード／ライトとブロック単位の消去動作とを隠蔽するための機能と、（３）ＮＡＮＤ型フラッシュメモリのガベージコレクション（ＧＣ）を実行する機能、等を有している。論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリの物理アドレスの間のマッピングは、ホストからは見えない。ＮＡＮＤ型フラッシュメモリのブロック／ページ構造もホストからは見えない。In conventional SSDs, the block/page hierarchical structure of the NAND flash memory is hidden by the flash translation layer (FTL) in the SSD. In other words, the FTL of a conventional SSD has the following functions: (1) a function to manage mapping between each logical address and each physical address of the NAND flash memory using a lookup table that functions as a logical-physical address conversion table, (2) a function to hide page-based read/write and block-based erase operations, and (3) a function to perform garbage collection (GC) of the NAND flash memory. The mapping between each logical address and the physical address of the NAND flash memory is invisible to the host. The block/page structure of the NAND flash memory is also invisible to the host.

一方、ホストにおいても、一種のアドレス変換（アプリケーションレベルアドレス変換）が実行されることがある。このアドレス変換は、アプリケーションレベルアドレス変換テーブルを使用して、アプリケーション用の論理アドレスそれぞれとＳＳＤ用の論理アドレスそれぞれとの間のマッピングを管理する。また、ホストにおいても、ＳＳＤ用の論理アドレス空間上に生じるフラグメントの解消のために、この論理アドレス空間上のデータ配置を変更するための一種のＧＣ（アプリケーションレベルＧＣ）が実行される。On the other hand, a type of address conversion (application level address conversion) may also be performed on the host. This address conversion uses an application level address conversion table to manage the mapping between each logical address for the application and each logical address for the SSD. Also, on the host, a type of GC (application level GC) is performed to change the data arrangement on the logical address space for the SSD in order to eliminate fragmentation that occurs in this logical address space.

しかし、ホストおよびＳＳＤがそれぞれアドレス変換テーブルを有するという冗長な構成（ＳＳＤは論理物理アドレス変換テーブルとして機能するルックアップテーブルを有し、ホストはアプリケーションレベルアドレス変換テーブルを有する）においては、これらアドレス変換テーブルを保持するために膨大なメモリリソースが消費される。さらに、ホスト側のアドレス変換とＳＳＤ側のアドレス変換とを含む２重のアドレス変換は、Ｉ／Ｏ性能を低下させる要因にもなる。However, in a redundant configuration in which the host and SSD each have their own address translation table (the SSD has a lookup table that functions as a logical-physical address translation table, and the host has an application-level address translation table), huge memory resources are consumed to hold these address translation tables. Furthermore, the double address translation, which includes address translation on the host side and address translation on the SSD side, can also cause a decrease in I/O performance.

さらに、ホスト側のアプリケーションレベルＧＣは、ＳＳＤへのデータ書き込み量を実際のユーザデータ量の数倍（例えば２倍）程度に増やす要因となる。このようなデータ書き込み量の増加は、ＳＳＤのライトアンプリフィケーションを増加させてはいないが、システム全体のストレージ性能を低下させ、またＳＳＤの寿命も短くする。Furthermore, host-side application-level GC causes the amount of data written to the SSD to increase by several times (e.g., twice) the actual amount of user data. Although this increase in the amount of data written does not increase the write amplification of the SSD, it reduces the storage performance of the entire system and also shortens the lifespan of the SSD.

このような問題点を解消するために、従来型ＳＳＤのＦＴＬの機能の全てをホストに移すという対策も提案されている。To solve these problems, a solution has been proposed that would move all of the FTL functions of conventional SSDs to the host.

しかし、この対策を実装するためには、ＮＡＮＤ型フラッシュメモリのブロックおよびページをホストが直接的にハンドリングすることが必要となる。ＮＡＮＤ型フラッシュメモリの容量はＮＡＮＤ型フラッシュメモリの世代毎に増加しており、これに伴ってＮＡＮＤ型フラッシュメモリのブロックサイズ／ページサイズも世代毎に異なる。このためホスト２では異なるブロックサイズ・ページサイズのＮＡＮＤ型フラッシュメモリを混在して使用することが想到される。異なるブロックサイズ／ページサイズを扱うことはホストにとっては困難である。また、様々な製造上の理由などにより発生する予測不可能な数の不良ページ（バッドページ）が存在することがありうるので、ブロック内の実質的に利用可能なページ数がブロック毎に異なることが想定され、そのＮＡＮＤ型フラッシュメモリ内のブロックサイズがブロック毎に異なる場合もあり得る。バッドページおよび不均一なブロックサイズをハンドリングすることは、ホストにとってはなおさら困難である。However, in order to implement this measure, it is necessary for the host to directly handle the blocks and pages of the NAND flash memory. The capacity of the NAND flash memory increases with each generation of the NAND flash memory, and the block size/page size of the NAND flash memory also differs with each generation. For this reason, it is conceivable that thehost 2 uses a mixture of NAND flash memories with different block sizes and page sizes. It is difficult for the host to handle different block sizes/page sizes. In addition, since there may be an unpredictable number of defective pages (bad pages) that occur due to various manufacturing reasons, it is assumed that the number of effectively available pages in a block differs from block to block, and the block size in the NAND flash memory may differ from block to block. It is even more difficult for the host to handle bad pages and non-uniform block sizes.

そこで、本実施形態では、ＦＴＬの役割はホスト２とフラッシュストレージデバイス３との間で分担される。ホスト２は論理物理アドレス変換テーブルとして機能するルックアップテーブルを管理するが、書き込みに使用すべきブロックの選択は、ホスト２ではなく、フラッシュストレージデバイス３によって実行される。また、ＧＣも、ホスト２ではなく、フラッシュストレージデバイス３によって実行される。以下では、ホスト２に移されたＦＴＬ機能をグローバルＦＴＬと称する。Therefore, in this embodiment, the role of the FTL is shared between thehost 2 and theflash storage device 3. Thehost 2 manages a lookup table that functions as a logical-physical address translation table, but the selection of a block to be used for writing is performed by theflash storage device 3, not thehost 2. In addition, GC is also performed by theflash storage device 3, not thehost 2. In the following, the FTL function transferred to thehost 2 is referred to as the global FTL.

ホスト２のグローバルＦＴＬは、ストレージサービスを実行する機能、ルックアップテーブル（ＬＵＴ）を管理する機能、ウェアー制御機能、高可用性を実現するための機能、同じ内容を有する複数の重複データ部がストレージに格納されることを防止する重複排除（Ｄｅ－ｄｕｐｌｉｃａｔｉｏｎ）機能、等を有していてもよい。The global FTL ofhost 2 may have a function for executing storage services, a function for managing lookup tables (LUTs), a wear control function, a function for achieving high availability, a deduplication function for preventing multiple duplicate data parts having the same content from being stored in storage, etc.

一方、フラッシュストレージデバイス３は、ローレベルアブストラクション（ＬＬＡ）を実行することができる。ＬＬＡはＮＡＮＤ型フラッシュメモリのアブストラクションのための機能である。ＬＬＡは、ブロックサイズの不均一性の吸収、ブロック／ページ構造の吸収、データ配置を補助する機能等を含む。データ配置を補助する機能には、ガベージコレクションのためのコピー元ブロックとコピー先ブロックとを決定する機能、有効データのコピー先位置を上位階層（ホスト２）に通知する機能、ユーザデータの書き込み先位置（ブロック番号、このブロック内の位置）を決定する機能、ユーザデータが書き込まれたこの書き込み先位置（ブロック番号、このブロック内の位置）を上位階層（ホスト２）に通知する機能、等を含む。また、ＬＬＡは、ＧＣを実行する機能を有する。さらに、ＬＬＡは、フラッシュストレージデバイス３のリソース管理をドメイン（ＱｏＳドメイン）毎に実行するＱｏＳ制御機能も有している。On the other hand, theflash storage device 3 can execute low-level abstraction (LLA). LLA is a function for abstraction of NAND-type flash memory. LLA includes functions such as absorbing nonuniformity in block size, absorbing block/page structure, and assisting data placement. The functions that assist data placement include a function for determining source and destination blocks for garbage collection, a function for notifying the upper layer (host 2) of the copy destination position of valid data, a function for determining the write destination position (block number, position within this block) of user data, and a function for notifying the upper layer (host 2) of the write destination position (block number, position within this block) where user data has been written. LLA also has a function for executing GC. Furthermore, LLA also has a QoS control function for executing resource management of theflash storage device 3 for each domain (QoS domain).

ＱｏＳ制御機能には、ＱｏＳドメイン毎（またはブロック毎）にアクセス単位を決める機能が含まれる。アクセス単位は、ホスト２がライト／リードすることが可能な最小データサイズ（Ｇｒａｉｎ）を示す。フラッシュストレージデバイス３は単一、あるいは複数のアクセス単位（Ｇｒａｉｎ）をサポートしており、ホスト２は、フラッシュストレージデバイス３が複数のアクセス単位をサポートしている場合にはＱｏＳドメイン毎（またはブロック毎）に、使用すべきアクセス単位をフラッシュストレージデバイス３に指示することができる。The QoS control function includes a function to determine the access unit for each QoS domain (or for each block). The access unit indicates the minimum data size (grain) that thehost 2 can write/read. Theflash storage device 3 supports single or multiple access units (grains), and if theflash storage device 3 supports multiple access units, thehost 2 can instruct theflash storage device 3 which access unit to use for each QoS domain (or for each block).

また、ＱｏＳ制御機能には、ＱｏＳドメイン間の性能干渉をできるだけ防ぐための機能が含まれている。この機能は、基本的には、安定したレイテンシを保つための機能である。The QoS control function also includes a function for preventing performance interference between QoS domains as much as possible. This function is basically a function for maintaining stable latency.

これを実現するために、フラッシュストレージデバイス３は、ＮＡＮＤ型フラッシュメモリ内の多数のブロックの各々が一つのグループのみに属するようにＮＡＮＤ型フラッシュメモリ内の多数のブロックを複数のグループに分類してもよい。この場合、各グループは複数のブロックを含むが、同じブロックが異なるグループによって共有されることはない。これら複数のグループは上述の複数のＱｏＳドメインとして機能する。To achieve this, theflash storage device 3 may classify the multiple blocks in the NAND flash memory into multiple groups such that each of the multiple blocks in the NAND flash memory belongs to only one group. In this case, each group contains multiple blocks, but the same block is not shared by different groups. These multiple groups function as the multiple QoS domains described above.

あるいは、フラッシュストレージデバイス３は、フラッシュストレージデバイス３内の複数のＮＡＮＤ型フラッシュメモリダイの各々が一つのグループ（一つのＱｏＳドメイン）のみに属するようにフラッシュストレージデバイス３内の複数のＮＡＮＤ型フラッシュメモリダイを複数のグループ（複数のＱｏＳドメイン）に分類してもよい。この場合、各グループ（ＱｏＳドメイン）は複数のダイを含むが、同じダイが異なるＱｏＳドメインによって共有されることはない。Alternatively, theflash storage device 3 may classify the multiple NAND flash memory dies in theflash storage device 3 into multiple groups (multiple QoS domains) such that each of the multiple NAND flash memory dies in theflash storage device 3 belongs to only one group (one QoS domain). In this case, each group (QoS domain) includes multiple dies, but the same die is not shared by different QoS domains.

図２は、従来型ＳＳＤとホストとの間の役割分担と、本実施形態のフラッシュストレージデバイス３とホスト２との間の役割分担とを示す。Figure 2 shows the division of roles between a conventional SSD and a host, and the division of roles between theflash storage device 3 and thehost 2 in this embodiment.

図２の左部は、従来型ＳＳＤと仮想ディスクサービスを実行するホストとを含む計算機システム全体の階層構造を表している。The left part of Figure 2 shows the hierarchical structure of the entire computer system, including a conventional SSD and a host running a virtual disk service.

ホスト（サーバ）においては、複数のエンドユーザに複数の仮想マシンを提供するための仮想マシンサービス１０１が実行される。仮想マシンサービス１０１上の各仮想マシンにおいては、対応するエンドユーザによって使用されるオペレーティングシステムおよびユーザアプリケーション１０２が実行される。Avirtual machine service 101 is executed on the host (server) to provide multiple virtual machines to multiple end users. Each virtual machine on thevirtual machine service 101 executes an operating system anduser applications 102 used by the corresponding end user.

また、ホスト（サーバ）においては、複数のユーザアプリケーション１０２に対応する複数の仮想ディスクサービス１０３が実行される。各仮想ディスクサービス１０３は、従来型ＳＳＤ内のストレージリソースの容量の一部を、対応するユーザアプリケーション１０２用のストレージリソース（仮想ディスク）として割り当てる。各仮想ディスクサービス１０３においては、アプリケーションレベルアドレス変換テーブルを使用して、アプリケーションレベルの論理アドレスをＳＳＤ用の論理アドレスに変換するアプリケーションレベルアドレス変換も実行される。さらに、ホストにおいては、アプリケーションレベルＧＣ１０４も実行される。In addition, in the host (server), multiplevirtual disk services 103 corresponding tomultiple user applications 102 are executed. Eachvirtual disk service 103 allocates a portion of the capacity of the storage resources in the conventional SSD as a storage resource (virtual disk) for thecorresponding user application 102. In eachvirtual disk service 103, an application level address conversion is also executed, which converts an application level logical address into a logical address for the SSD, using an application level address conversion table. In addition, in the host, anapplication level GC 104 is also executed.

ホスト（サーバ）から従来型ＳＳＤへのコマンドの送信および従来型ＳＳＤからホスト（サーバ）へのコマンド完了のレスポンスの返送は、ホスト（サーバ）および従来型ＳＳＤの各々に存在するＩ／Ｏキュー２００を介して実行される。The sending of commands from the host (server) to the conventional SSD and the return of command completion responses from the conventional SSD to the host (server) are performed via an I/O queue 200 present in each of the host (server) and the conventional SSD.

従来型ＳＳＤは、ライトバッファ（ＷＢ）３０１、ルックアップテーブル（ＬＵＴ）３０２、ガベージコレクション機能３０３、ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤフラッシュアレイ）３０４を含む。従来型ＳＳＤは、一つのルックアップテーブル（ＬＵＴ）３０２のみを管理しており、ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤフラッシュアレイ）３０４のリソースは複数の仮想ディスクサービス１０３によって共有される。A conventional SSD includes a write buffer (WB) 301, a lookup table (LUT) 302, agarbage collection function 303, and a NAND flash memory (NAND flash array) 304. A conventional SSD manages only one lookup table (LUT) 302, and the resources of the NAND flash memory (NAND flash array) 304 are shared by multiple virtual disk services 103.

この構成においては、仮想ディスクサービス１０３下のアプリケーションレベルＧＣ１０４と従来型ＳＳＤ内のガベージコレクション機能３０３（ＬＵＴレベルＧＣ）とを含む重複したＧＣにより、ライトアンプリフィケーションが大きくなる。また、従来型ＳＳＤにおいては、あるエンドユーザまたはある仮想ディスクサービス１０３からのデータ書き込み量の増加によってＧＣの頻度が増加し、これによって他のエンドユーザまたは他の仮想ディスクサービス１０３に対するＩ／Ｏ性能が劣化するというノイジーネイバー問題が生じうる。In this configuration, write amplification increases due to overlapping GCs including theapplication level GC 104 under thevirtual disk service 103 and the garbage collection function 303 (LUT level GC) in the conventional SSD. In addition, in conventional SSDs, an increase in the amount of data written from an end user or avirtual disk service 103 increases the frequency of GCs, which can cause a noisy neighbor problem in which I/O performance for other end users or othervirtual disk services 103 deteriorates.

また、各仮想ディスクサービス内のアプリケーションレベルアドレス変換テーブルと従来型ＳＳＤ内のＬＵＴ３０２とを含む重複したリソースの存在により、多くのメモリリソースが消費される。In addition, the existence of overlapping resources, including the application level address translation table in each virtual disk service and theLUT 302 in a conventional SSD, consumes a lot of memory resources.

図２の右部は、本実施形態のフラッシュストレージデバイス３とホスト２とを含む計算機システム全体の階層構造を表している。The right part of Figure 2 shows the hierarchical structure of the entire computer system including theflash storage device 3 and thehost 2 of this embodiment.

ホスト（サーバ）２においては、複数のエンドユーザに複数の仮想マシンを提供するための仮想マシンサービス４０１が実行される。仮想マシンサービス４０１上の各仮想マシンにおいては、対応するエンドユーザによって使用されるオペレーティングシステムおよびユーザアプリケーション４０２が実行される。Avirtual machine service 401 is executed on the host (server) 2 to provide multiple virtual machines to multiple end users. An operating system anduser applications 402 used by the corresponding end user are executed on each virtual machine on thevirtual machine service 401.

また、ホスト（サーバ）２においては、複数のユーザアプリケーション４０２に対応する複数のＩ／Ｏサービス４０３が実行される。これらＩ／Ｏサービス４０３には、ＬＢＡベースのブロックＩ／Ｏサービス、キー・バリュー・ストアサービスなどが含まれてもよい。各Ｉ／Ｏサービス４０３は、論理アドレスそれぞれとフラッシュストレージデバイス３の物理アドレスそれぞれとの間のマッピングを管理するルックアップテーブル（ＬＵＴ）を含む。ここで、論理アドレスとは、アクセス対象のデータを識別可能な識別子を意味する。この論理アドレスは、論理アドレス空間上の位置を指定する論理ブロックアドレス（ＬＢＡ）であってもよいし、あるいは、キー・バリュー・ストアのキー（タグ）であってもよい。In addition, in the host (server) 2, multiple I/O services 403 corresponding tomultiple user applications 402 are executed. These I/O services 403 may include an LBA-based block I/O service, a key-value store service, and the like. Each I/O service 403 includes a lookup table (LUT) that manages the mapping between each logical address and each physical address of theflash storage device 3. Here, a logical address means an identifier that can identify the data to be accessed. This logical address may be a logical block address (LBA) that specifies a position in the logical address space, or may be a key (tag) of a key-value store.

ＬＢＡベースのブロックＩ／Ｏサービスにおいては、論理アドレス（ＬＢＡ）それぞれとフラッシュストレージデバイス３の物理アドレスそれぞれとの間のマッピングを管理するＬＵＴが使用されてもよい。In an LBA-based block I/O service, a LUT may be used that manages the mapping between each logical address (LBA) and each physical address of theflash storage device 3.

キー・バリュー・ストアサービスにおいては、論理アドレス（つまり、キーのようなタグ）それぞれとこれら論理アドレス（つまり、キーのようなタグ）に対応するデータが格納されているフラッシュストレージデバイス３の物理アドレスそれぞれとの間のマッピングを管理するＬＵＴが使用されてもよい。このＬＵＴにおいては、タグと、このタグによって識別されるデータが格納されている物理アドレスと、このデータのデータ長との対応関係が管理されてもよい。In the key-value store service, a LUT may be used that manages the mapping between each logical address (i.e., a key-like tag) and each physical address of theflash storage device 3 where data corresponding to these logical addresses (i.e., the key-like tag) is stored. In this LUT, the correspondence between the tag, the physical address where the data identified by this tag is stored, and the data length of this data may be managed.

各エンドユーザは、使用すべきアドレッシング方法（ＬＢＡ、キー・バリュー・ストアのキー、等）を選択することができる。Each end user can choose which addressing method to use (LBA, key-value store key, etc.).

これら各ＬＵＴは、ユーザアプリケーション４０２からの論理アドレスそれぞれをフラッシュストレージデバイス３用の論理アドレスそれぞれに変換するのではなく、ユーザアプリケーション４０２からの論理アドレスそれぞれをフラッシュストレージデバイス３の物理アドレスそれぞれに変換する。つまり、これら各ＬＵＴは、フラッシュストレージデバイス３用の論理アドレスを物理アドレスに変換するテーブルとアプリケーションレベルアドレス変換テーブルとが統合（マージ）されたテーブルである。Each of these LUTs does not convert each logical address from theuser application 402 into a respective logical address for theflash storage device 3, but converts each logical address from theuser application 402 into a respective physical address for theflash storage device 3. In other words, each of these LUTs is a table in which a table for converting logical addresses for theflash storage device 3 into physical addresses and an application level address conversion table are integrated (merged).

ホスト（サーバ）２においては、上述のＱｏＳドメイン毎にＩ／Ｏサービス４０３が存在する。あるＱｏＳドメインに属するＩ／Ｏサービス４０３は、対応するＱｏＳドメイン内のユーザアプリケーション４０２によって使用される論理アドレスそれぞれと対応するＱｏＳドメインに割り当てられたリソースグループに属するブロック群の物理アドレスそれぞれとの間のマッピングを管理する。In the host (server) 2, an I/O service 403 exists for each of the above-mentioned QoS domains. The I/O service 403 belonging to a certain QoS domain manages the mapping between each of the logical addresses used by theuser application 402 in the corresponding QoS domain and each of the physical addresses of the blocks belonging to the resource group assigned to the corresponding QoS domain.

ホスト（サーバ）２からフラッシュストレージデバイス３へのコマンドの送信およびフラッシュストレージデバイス３からホスト（サーバ）２へのコマンド完了のレスポンス等の返送は、ホスト（サーバ）２およびフラッシュストレージデバイス３の各々に存在するＩ／Ｏキュー５００を介して実行される。これらＩ／Ｏキュー５００も、複数のＱｏＳドメインに対応する複数のキューグループに分類されていてもよい。The sending of commands from the host (server) 2 to theflash storage device 3 and the return of command completion responses and the like from theflash storage device 3 to the host (server) 2 are performed via I/O queues 500 present in both the host (server) 2 and theflash storage device 3. These I/O queues 500 may also be classified into multiple queue groups corresponding to multiple QoS domains.

フラッシュストレージデバイス３は、複数のＱｏＳドメインに対応する複数のライトバッファ（ＷＢ）６０１、複数のＱｏＳドメインに対応する複数のガベージコレクション（ＧＣ）機能６０２、ＮＡＮＤ型フラッシュメモリ（ＮＡＮＤフラッシュアレイ）６０３を含む。Theflash storage device 3 includes multiple write buffers (WB) 601 corresponding to multiple QoS domains, multiple garbage collection (GC) functions 602 corresponding to multiple QoS domains, and a NAND type flash memory (NAND flash array) 603.

この図２の右部に示す構成においては、従来型ＳＳＤ内のＬＵＴ３０２とアプリケーションレベルアドレス変換テーブルとがＩ／Ｏサービス４０３内の一つのＬＵＴとしてマージされているので、アドレス変換情報の格納のために消費されるメモリリソースの量を低減できる。また、アドレス変換ステージの数が減少するので、Ｉ／Ｏ性能を向上することが可能となる。In the configuration shown on the right side of Figure 2, theLUT 302 in the conventional SSD and the application level address translation table are merged into one LUT in the I/O service 403, so the amount of memory resources consumed to store address translation information can be reduced. In addition, the number of address translation stages is reduced, making it possible to improve I/O performance.

さらに、アプリケーションレベルＧＣとＬＵＴレベルＧＣを含む重複したＧＣではなく、フラッシュストレージデバイス３のみがＧＣ（ユニファイドＧＣ）のためのデータコピーを実行する。したがって、重複したＧＣが実行される構成に比し、システム全体のライトアンプリフィケーションを大幅に低減することが可能となる。この結果、Ｉ／Ｏ性能を改善することができ、且つフラッシュストレージデバイス３の寿命を最大化することが可能となる。Furthermore, only theflash storage device 3 performs data copying for GC (unified GC), not a duplicated GC including application level GC and LUT level GC. Therefore, it is possible to significantly reduce write amplification in the entire system compared to a configuration in which duplicated GC is executed. As a result, it is possible to improve I/O performance and maximize the lifespan of theflash storage device 3.

図３は、図１のシステム構成の変形例を示す。Figure 3 shows a modified example of the system configuration in Figure 1.

図３においては、複数のホスト２Ａと複数のフラッシュストレージデバイス３との間のデータ転送がネットワーク機器（ここでは、ネットワークスイッチ１）を介して実行される。In FIG. 3, data transfer betweenmultiple hosts 2A and multipleflash storage devices 3 is performed via a network device (here, a network switch 1).

すなわち、図３の計算機システムにおいては、図１のサーバ２のストレージ管理機能がマネージャ２Ｂに移され、且つサーバ２のフロントエンド機能が複数のホスト（エンドユーザサービス用ホスト）２Ａに移されている。In other words, in the computer system of FIG. 3, the storage management function of theserver 2 in FIG. 1 is transferred to themanager 2B, and the front-end function of theserver 2 is transferred to multiple hosts (hosts for end-user services) 2A.

マネージャ２Ｂは、複数のフラッシュストレージデバイス３を管理し、各ホスト（エンドユーザサービス用ホスト）２Ａからの要求に応じて、これらフラッシュストレージデバイス３のストレージリソースを各ホスト（エンドユーザサービス用ホスト）２Ａに割り当てる。Themanager 2B manages multipleflash storage devices 3 and allocates the storage resources of theseflash storage devices 3 to each host (host for end user services) 2A in response to a request from each host (host for end user services) 2A.

各ホスト（エンドユーザサービス用ホスト）２Ａは、ネットワークを介して一つ以上のエンドユーザ端末６１に接続される。各ホスト（エンドユーザサービス用ホスト）２Ａは、上述の統合（マージ）された論理物理アドレス変換テーブルであるルックアップテーブル（ＬＵＴ）を管理する。各ホスト（エンドユーザサービス用ホスト）２Ａは、自身のＬＵＴを使用して、対応するエンドユーザによって使用される論理アドレスそれぞれと自身に割り当てられたリソースの物理アドレスそれぞれとの間のマッピングのみを管理する。したがって、この構成は、システムを容易にスケールアウトすることを可能にする。Each host (host for end-user services) 2A is connected to one or more end-user terminals 61 via a network. Each host (host for end-user services) 2A manages a look-up table (LUT), which is the merged logical-physical address conversion table described above. Each host (host for end-user services) 2A uses its own LUT to manage only the mapping between each of the logical addresses used by the corresponding end user and each of the physical addresses of the resources assigned to it. This configuration therefore makes it possible to easily scale out the system.

各ホスト２ＡのグローバルＦＴＬは、ルックアップテーブル（ＬＵＴ）を管理する機能、高可用性を実現するための機能、重複排除（Ｄｅ－ｄｕｐｌｉｃａｔｉｏｎ）機能、ＱｏＳポリシー制御機能等を有する。The global FTL of eachhost 2A has functions such as managing lookup tables (LUTs), achieving high availability, deduplication, and QoS policy control.

マネージャ２Ｂは、複数のフラッシュストレージデバイス３を管理するための専用のデバイス（計算機）である。マネージャ２Ｂは、各ホスト２Ａから要求された容量分のストレージリソースを予約するグローバルリソース予約機能を有する。さらに、マネージャ２Ｂは、各フラッシュストレージデバイス３の消耗度を監視するためのウェアー監視機能、予約されたストレージリソース（ＮＡＮＤリソース）を各ホスト２Ａに割り当てるＮＡＮＤリソース割り当て機能、ＱｏＳポリシー制御機能、グローバルクロック管理機能、等を有する。Themanager 2B is a dedicated device (computer) for managing multipleflash storage devices 3. Themanager 2B has a global resource reservation function that reserves storage resources for the capacity requested by eachhost 2A. In addition, themanager 2B has a wear monitoring function for monitoring the wear level of eachflash storage device 3, a NAND resource allocation function for allocating reserved storage resources (NAND resources) to eachhost 2A, a QoS policy control function, a global clock management function, and the like.

各フラッシュストレージデバイス３は、ローカルＦＴＬを有する。このローカルＦＴＬは、各ホスト２ＡのグローバルＦＴＬと連携するための機能である。このローカルＦＴＬは、ＱｏＳ制御機能、各ＱｏＳドメインのライトバッファを管理する機能、ＱｏＳドメイン内でまたはＱｏＳドメイン間でＧＣデータコピーを実行する機能、リカバリのためのＬＵＴコピー機能、重複排除（Ｄｅ－ｄｕｐｌｉｃａｔｉｏｎ）のために使用される参照カウントを管理する機能、ワークロード解析機能、ハウスキーピング機能、等を含んでいてもよい。Eachflash storage device 3 has a local FTL. This local FTL is a function for coordinating with the global FTL of eachhost 2A. This local FTL may include a QoS control function, a function for managing the write buffer of each QoS domain, a function for performing GC data copying within or between QoS domains, a LUT copy function for recovery, a function for managing reference counts used for deduplication, a workload analysis function, a housekeeping function, and the like.

図３のシステム構成によれば、各フラッシュストレージデバイス３の管理はマネージャ２Ｂによって実行されるので、各ホスト２Ａは、自身に割り当てられた一つ以上のフラッシュストレージデバイス３にＩ／Ｏ要求を送信する動作と、フラッシュストレージデバイス３からのレスポンスを受信するという動作とのみを実行すればよい。つまり、複数のホスト２Ａと複数のフラッシュストレージデバイス３との間のデータ転送はスイッチ１のみを介して実行され、マネージャ２Ｂはこのデータ転送には関与しない。また、上述したように、ホスト２Ａそれぞれによって管理されるＬＵＴの内容は互いに独立している。よって、容易にホスト２Ａの数を増やすことができるので、スケールアウト型のシステム構成を実現することができる。According to the system configuration of FIG. 3, management of eachflash storage device 3 is performed by themanager 2B, so eachhost 2A only needs to send an I/O request to one or moreflash storage devices 3 assigned to it, and receive a response from theflash storage device 3. In other words, data transfer betweenmultiple hosts 2A and multipleflash storage devices 3 is performed only via theswitch 1, and themanager 2B is not involved in this data transfer. Also, as described above, the contents of the LUTs managed by eachhost 2A are independent of each other. Therefore, the number ofhosts 2A can be easily increased, making it possible to realize a scale-out system configuration.

図４は、フラッシュストレージデバイス３の構成例を示す。Figure 4 shows an example configuration of aflash storage device 3.

フラッシュストレージデバイス３は、コントローラ４および不揮発性メモリ（ＮＡＮＤ型フラッシュメモリ）５を備える。フラッシュストレージデバイス３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。Theflash storage device 3 includes acontroller 4 and a non-volatile memory (NAND flash memory) 5. Theflash storage device 3 may also include a random access memory, for example, aDRAM 6.

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。TheNAND flash memory 5 includes a memory cell array including a plurality of memory cells arranged in a matrix. TheNAND flash memory 5 may be a two-dimensional NAND flash memory or a three-dimensional NAND flash memory.

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０～ＢＬＫｍ－１を含む。ブロックＢＬＫ０～ＢＬＫｍ－１の各々は多数のページ（ここではページＰ０～Ｐｎ－１）によって編成される。ブロックＢＬＫ０～ＢＬＫｍ－１は、消去単位として機能する。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページＰ０～Ｐｎ－１の各々は、同一ワード線に接続された複数のメモリセルを含む。ページＰ０～Ｐｎ－１は、データ書き込み動作およびデータ読み込み動作の単位である。The memory cell array of theNAND flash memory 5 includes multiple blocks BLK0 to BLKm-1. Each of the blocks BLK0 to BLKm-1 is organized into multiple pages (here, pages P0 to Pn-1). The blocks BLK0 to BLKm-1 function as erase units. A block may also be referred to as an "erase block," a "physical block," or a "physical erase block." Each of the pages P0 to Pn-1 includes multiple memory cells connected to the same word line. The pages P0 to Pn-1 are the units of data write and read operations.

コントローラ４は、Ｔｏｇｇｌｅ、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）のようなＮＡＮＤインタフェース１３を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラ（制御回路）である。Thecontroller 4 is electrically connected to theNAND flash memory 5, which is a non-volatile memory, via aNAND interface 13 such as Toggle or an Open NAND Flash Interface (ONFI). Thecontroller 4 is a memory controller (control circuit) configured to control theNAND flash memory 5.

ＮＡＮＤ型フラッシュメモリ５は、図５に示すように、複数のＮＡＮＤ型フラッシュメモリダイを含む。各ＮＡＮＤ型フラッシュメモリダイは、複数のブロックＢＬＫを含むメモリセルアレイとこのメモリセルアレイを制御する周辺回路とを含む不揮発性メモリダイである。個々のＮＡＮＤ型フラッシュメモリダイは独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリダイは、並列動作単位として機能する。ＮＡＮＤ型フラッシュメモリダイは、「ＮＡＮＤ型フラッシュメモリチップ」または「不揮発性メモリチップ」とも称される。図５においては、ＮＡＮＤインタフェース１３に１６個のチャンネルＣｈ１、Ｃｈ２、…Ｃｈ１６が接続されており、これらチャンネルＣｈ１、Ｃｈ２、…Ｃｈ１６の各々に、同数（例えばチャンネル当たり２個のダイ）のＮＡＮＤ型フラッシュメモリダイそれぞれが接続されている場合が例示されている。各チャンネルは、対応するＮＡＮＤ型フラッシュメモリダイと通信するための通信線（メモリバス）を含む。As shown in FIG. 5, theNAND flash memory 5 includes a plurality of NAND flash memory dies. Each NAND flash memory die is a non-volatile memory die including a memory cell array including a plurality of blocks BLK and a peripheral circuit that controls the memory cell array. Each NAND flash memory die can operate independently. For this reason, the NAND flash memory die functions as a parallel operation unit. The NAND flash memory die is also called a "NAND flash memory chip" or a "non-volatile memory chip." In FIG. 5, 16 channels Ch1, Ch2, ... Ch16 are connected to theNAND interface 13, and the same number of NAND flash memory dies (e.g., two dies per channel) are connected to each of these channels Ch1, Ch2, ... Ch16. Each channel includes a communication line (memory bus) for communicating with the corresponding NAND flash memory die.

コントローラ４は、チャンネルＣｈ１、Ｃｈ２、…Ｃｈ１６を介してＮＡＮＤ型フラッシュメモリダイ＃１～＃３２を制御する。コントローラ４は、チャンネルＣｈ１、Ｃｈ２、…Ｃｈ１６を同時に駆動することができる。Thecontroller 4 controls the NAND flash memory dies #1 to #32 via channels Ch1, Ch2, ... Ch16. Thecontroller 4 can drive channels Ch1, Ch2, ... Ch16 simultaneously.

チャンネルＣｈ１～Ｃｈ１６に接続された１６個のＮＡＮＤ型フラッシュメモリダイ＃１～＃１６は第１のバンクとして編成されてもよく、またチャンネルＣｈ１～Ｃｈ１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリダイ＃１７～＃３２は第２のバンクとして編成されてもよい。バンクは、複数のメモリモジュールをバンクインタリーブによって並列動作させるための単位として機能する。図５の構成例においては、１６チャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリダイを並列動作させることができる。The 16 NAND flash memory dies #1 to #16 connected to channels Ch1 to Ch16 may be organized as a first bank, and the remaining 16 NAND flash memory dies #17 to #32 connected to channels Ch1 to Ch16 may be organized as a second bank. A bank functions as a unit for operating multiple memory modules in parallel by bank interleaving. In the configuration example of FIG. 5, a maximum of 32 NAND flash memory dies can be operated in parallel by using 16 channels and bank interleaving using two banks.

本実施形態では、コントローラ４は、各々が複数のブロックＢＬＫから構成される複数のブロック（以下、スーパーブロックと称する）を管理してもよく、スーパーブロックの単位で消去動作を実行してもよい。In this embodiment, thecontroller 4 may manage multiple blocks (hereinafter referred to as superblocks), each of which is composed of multiple blocks BLK, and may perform erase operations in units of superblocks.

スーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２から一つずつ選択される計３２個のブロックＢＬＫを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２に対応する６４個のプレーンから一つずつ選択される計６４個のブロックＢＬＫを含んでいてもよい。図６には、一つのスーパーブロックＳＢが、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２から一つずつ選択される計３２個のブロックＢＬＫ（図５においては太枠で囲まれているブロックＢＬＫ）から構成される場合が例示されている。Although not limited to this, the superblock may include a total of 32 blocks BLK selected one by one from the NAND flash memory dies #1 to #32. Each of the NAND flash memory dies #1 to #32 may have a multi-plane configuration. For example, if each of the NAND flash memory dies #1 to #32 has a multi-plane configuration including two planes, one superblock may include a total of 64 blocks BLK selected one by one from the 64 planes corresponding to the NAND flash memory dies #1 to #32. FIG. 6 illustrates a case in which one superblock SB is composed of a total of 32 blocks BLK (blocks BLK surrounded by a thick frame in FIG. 5) selected one by one from the NAND flash memory dies #1 to #32.

図４に示されているように、コントローラ４は、ホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、およびＤＲＡＭインタフェース１４等を含む。これらＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４は、バス１０を介して相互接続される。As shown in FIG. 4, thecontroller 4 includes ahost interface 11, aCPU 12, aNAND interface 13, and aDRAM interface 14. TheCPU 12, theNAND interface 13, and theDRAM interface 14 are interconnected via abus 10.

このホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。このホストインタフェース１１は、例えば、ＰＣＩｅコントローラ（ＮＶＭｅコントローラ）であってよい。ホストインタフェース１１は、ホスト２から様々な要求（コマンド）を受信する。これら要求（コマンド）には、ライト要求（ライトコマンド）、リード要求（リードコマンド）、他の様々な要求（コマンド）が含まれる。Thehost interface 11 is a host interface circuit configured to communicate with thehost 2. Thehost interface 11 may be, for example, a PCIe controller (NVMe controller). Thehost interface 11 receives various requests (commands) from thehost 2. These requests (commands) include write requests (write commands), read requests (read commands), and various other requests (commands).

ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４を制御するように構成されたプロセッサである。ＣＰＵ１２は、フラッシュストレージデバイス３の電源オンに応答してＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭから制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはコントローラ４内の図示しないＳＲＡＭ上にロードされてもよい。このＣＰＵ１２は、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。ＣＰＵ１２の動作は、ＣＰＵ１２によって実行される上述のファームウェアによって制御される。なお、コマンド処理の一部または全部は、コントローラ４内の専用ハードウェアによって実行してもよい。TheCPU 12 is a processor configured to control thehost interface 11, theNAND interface 13, and theDRAM interface 14. In response to power-on of theflash storage device 3, theCPU 12 loads a control program (firmware) from theNAND flash memory 5 or a ROM (not shown) into theDRAM 6, and executes this firmware to perform various processes. The firmware may be loaded onto an SRAM (not shown) in thecontroller 4. TheCPU 12 can execute command processing and the like for processing various commands from thehost 2. The operation of theCPU 12 is controlled by the above-mentioned firmware executed by theCPU 12. Some or all of the command processing may be executed by dedicated hardware in thecontroller 4.

ＣＰＵ１２は、ライト動作制御部２１、リード動作制御部２２、およびＧＣ動作制御部２３として機能することができる。これらライト動作制御部２１、リード動作制御部２２、およびＧＣ動作制御部２３においては、図２の右部に示すシステム構成を実現するためのアプリケーションプログラムインタフェース（ＡＰＩ）が実装されている。TheCPU 12 can function as a writeoperation control unit 21, a readoperation control unit 22, and a GCoperation control unit 23. In these writeoperation control unit 21, readoperation control unit 22, and GCoperation control unit 23, an application program interface (API) is implemented to realize the system configuration shown in the right part of FIG. 2.

ライト動作制御部２１は、論理アドレスを指定するライト要求（ライトコマンド）をホスト２から受信する。論理アドレスは、書き込むべきデータ（ユーザデータ）を識別可能な識別子であり、例えば、ＬＢＡであってもよいし、あるいはキー・バリュー・ストアのキーのようなタグであってもよい。ライトコマンドを受信した場合、ライト動作制御部２１は、まず、ホスト２からのデータを書き込むべきブロック（書き込み先ブロック）およびこのブロック内の位置（書き込み先位置）を決定する。次いで、ライト動作制御部２１は、ホスト２からのデータ（ライトデータ）を、この書き込み先ブロックの書き込み先位置に書き込む。この場合、ライト動作制御部２１は、ホスト２からのデータのみならず、このデータとこのデータの論理アドレスの双方を書き込み先ブロックに書き込むことができる。The writeoperation control unit 21 receives a write request (write command) that specifies a logical address from thehost 2. The logical address is an identifier that can identify the data to be written (user data), and may be, for example, an LBA or a tag such as a key in a key-value store. When a write command is received, the writeoperation control unit 21 first determines the block (destination block) to which the data from thehost 2 should be written and the position within this block (destination position). Next, the writeoperation control unit 21 writes the data from the host 2 (write data) to the destination position of the destination block. In this case, the writeoperation control unit 21 can write not only the data from thehost 2, but also both the data and the logical address of the data to the destination block.

そして、ライト動作制御部２１は、指定された論理アドレスと、データ（ライトデータ）が書き込まれたＮＡＮＤ型フラッシュメモリ５内の位置（物理記憶位置）を示す物理アドレスとをホスト２に返す。Then, the writeoperation control unit 21 returns to thehost 2 the specified logical address and a physical address indicating the location (physical memory location) in theNAND flash memory 5 where the data (write data) has been written.

この場合、この物理アドレスは、（１）この書き込み先ブロックのブロック番号と、（２）この書き込み先ブロック内の書き込み先位置を示すブロック内オフセットとによって表される。ブロック番号は、データが書き込まれたブロックを指定する識別子である。ブロック番号としては、複数のブロック内の任意の一つを一意に識別可能な様々な値を使用し得る。In this case, this physical address is represented by (1) the block number of the destination block, and (2) an offset within the block that indicates the destination position within the destination block. The block number is an identifier that specifies the block to which the data is written. Various values that can uniquely identify any one of multiple blocks can be used as the block number.

ブロック内オフセットは、書き込み先ブロックの先頭から書き込み先位置までのオフセット、つまり書き込み先ブロックの先頭に対する書き込み先位置のオフセットを示す。書き込み先ブロックの先頭から書き込み先位置までのオフセットのサイズは、ページサイズとは異なるサイズを有する粒度（Ｇｒａｉｎ）の倍数で示される。粒度（Ｇｒａｉｎ）は、上述のアクセス単位である。粒度（Ｇｒａｉｎ）のサイズの最大値は、ブロックサイズまでに制限される。換言すれば、ブロック内オフセットは、書き込み先ブロックの先頭から書き込み先位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示す。The offset within a block indicates the offset from the beginning of the destination block to the destination position, that is, the offset of the destination position relative to the beginning of the destination block. The size of the offset from the beginning of the destination block to the destination position is indicated as a multiple of a granularity (Grain) having a size different from the page size. The granularity (Grain) is the access unit described above. The maximum value of the granularity (Grain) size is limited to the block size. In other words, the offset within a block indicates the offset from the beginning of the destination block to the destination position as a multiple of a granularity having a size different from the page size.

粒度（Ｇｒａｉｎ）は、ページサイズよりも小さいサイズを有していてもよい。例えば、ページサイズが１６Ｋバイトである場合、粒度（Ｇｒａｉｎ）は、そのサイズが４Ｋバイトであってもよい。この場合、ある一つのブロックにおいては、各々サイズが４Ｋバイトである複数のオフセット位置が規定される。ブロック内の最初のオフセット位置に対応するブロック内オフセットは、例えば０であり、ブロック内の次のオフセット位置に対応するブロック内オフセットは、例えば１である、ブロック内のさらに次のオフセット位置に対応するブロック内オフセットは、例えば２である。The granularity may have a size smaller than the page size. For example, if the page size is 16 Kbytes, the granularity may have a size of 4 Kbytes. In this case, in one block, multiple offset positions are defined, each of which is 4 Kbytes in size. The intra-block offset corresponding to the first offset position in the block is, for example, 0, the intra-block offset corresponding to the next offset position in the block is, for example, 1, and the intra-block offset corresponding to the next offset position in the block is, for example, 2.

あるいは、粒度（Ｇｒａｉｎ）は、ページサイズよりも大きなサイズを有していてもよい。例えば、粒度（Ｇｒａｉｎ）は、ページサイズの数倍のサイズであってもよい。ページサイズが１６Ｋバイトである場合、粒度は、３２Ｋバイトのサイズであってもよい。Alternatively, the grain may have a size larger than the page size. For example, the grain may be several times the size of the page size. If the page size is 16 Kbytes, the grain may be 32 Kbytes in size.

このように、ライト動作制御部２１は、データを書き込むべきブロックおよびこのブロック内の位置の双方を自身で決定し、そしてホスト２からのデータ（ユーザデータ）が書き込まれた位置を示す物理アドレスとして、ブロック番号およびページ番号ではなく、ブロック番号およびブロック内オフセットをホスト２に通知する。これにより、ホスト２は、ブロックサイズ、ページ書き込み順序制約、バッドページ、ページサイズ等を意識することなく、ユーザデータをＮＡＮＤ型フラッシュメモリ５に書き込むことができ、さらに、ブロック番号およびブロック内オフセットによって表された物理アドレスを、このユーザデータの論理アドレスにマッピングすることができる。In this way, the writeoperation control unit 21 determines both the block to which data should be written and the position within this block, and notifies thehost 2 of the block number and offset within the block, rather than the block number and page number, as the physical address indicating the position where the data (user data) from thehost 2 has been written. This allows thehost 2 to write user data to theNAND flash memory 5 without being aware of block size, page write order constraints, bad pages, page size, etc., and further allows the physical address represented by the block number and offset within the block to be mapped to the logical address of this user data.

リード動作制御部２２は、物理アドレス（すなわち、ブロック番号およびブロック内オフセット）を指定するリード要求（リードコマンド）をホスト２から受信した場合、これらブロック番号およびブロック内オフセットに基づいてＮＡＮＤ型フラッシュメモリ５からデータをリードする。リード対象のブロックは、ブロック番号によって特定される。このブロック内のリード対象の物理記憶位置は、ブロック内オフセットによって特定される。このブロック内オフセットを使用することにより、ホスト２は、ＮＡＮＤ型フラッシュメモリの世代毎の異なるページサイズをハンドリングする必要がない。When the readoperation control unit 22 receives a read request (read command) from thehost 2 that specifies a physical address (i.e., a block number and an offset within the block), it reads data from theNAND flash memory 5 based on the block number and offset within the block. The block to be read is identified by the block number. The physical storage location of the read target within this block is identified by the offset within the block. By using this offset within the block, thehost 2 does not need to handle the different page sizes for each generation of NAND flash memory.

リード対象の物理記憶位置を得るために、リード動作制御部２２は、まず、このブロック内オフセットを、ページサイズを表す粒度の数（ここでは、４）で除算し、そしてこの除算によって得られる商および余りを、リード対象のページ番号およびリード対象のページ内オフセットとしてそれぞれ決定してもよい。To obtain the physical memory location of the read target, the readoperation control unit 22 may first divide this intra-block offset by the granularity number representing the page size (here, 4), and then determine the quotient and remainder obtained by this division as the page number and intra-page offset of the read target, respectively.

ＧＣ動作制御部２３は、ＮＡＮＤ型フラッシュメモリ５のガベージコレクションを実行する場合、このガベージコレクションのためのコピー元ブロック（ＧＣソースブロック）およびコピー先ブロック（ＧＣデスティネーションブロック）をＮＡＮＤ型フラッシュメモリ５内の多数のブロックから選択する。この場合、ＧＣ動作制御部２３は、通常、複数のコピー元ブロック（ＧＣソースブロック）と、一つ以上のコピー先ブロック（ＧＣデスティネーションブロック）とを選択する。コピー元ブロック（ＧＣソースブロック）を選択するための条件（ＧＣポリシー）は、ホスト２によって指定されてもよい。例えば、有効データ量が最も少ないブロックをコピー元ブロック（ＧＣソースブロック）として優先的に選択するというＧＣポリシーが使用されてもよいし、別のＧＣポリシーが使用されてもよい。このように、コピー元ブロック（ＧＣソースブロック）およびコピー先ブロック（ＧＣデスティネーションブロック）の選択は、ホスト２ではなく、フラッシュストレージデバイス３のコントローラ４（ＧＣ動作制御部２３）によって実行される。コントローラ４は、各ブロック管理テーブルを使用して、各ブロックの有効データ量を管理してもよい。When the GCoperation control unit 23 executes garbage collection of theNAND flash memory 5, it selects a copy source block (GC source block) and a copy destination block (GC destination block) for this garbage collection from a number of blocks in theNAND flash memory 5. In this case, the GCoperation control unit 23 usually selects a plurality of copy source blocks (GC source blocks) and one or more copy destination blocks (GC destination blocks). The condition (GC policy) for selecting the copy source block (GC source block) may be specified by thehost 2. For example, a GC policy that preferentially selects a block with the smallest amount of valid data as the copy source block (GC source block) may be used, or another GC policy may be used. In this way, the selection of the copy source block (GC source block) and the copy destination block (GC destination block) is performed by the controller 4 (GC operation control unit 23) of theflash storage device 3, not thehost 2. Thecontroller 4 may manage the amount of valid data of each block using each block management table.

ガベージコレクションのコピー元グループ（ソースＱｏｓドメイン）およびコピー先グループ（デスティネーションＱｏｓドメイン）を指定するコマンド（ＧＣ制御コマンド）をホスト２から受信した場合、ＧＣ動作制御部２３は、コピー元グループに属するブロック群からガベージコレクションのコピー元ブロックを選択し、コピー先グループに属するブロック群からガベージコレクションのコピー先ブロックを選択する。When a command (GC control command) that specifies the source group (source Qos domain) and destination group (destination Qos domain) for garbage collection is received from thehost 2, the GCoperation control unit 23 selects a source block for garbage collection from the block group that belongs to the source group, and selects a destination block for garbage collection from the block group that belongs to the destination group.

有効データ／無効データの管理は、ブロック管理テーブル３２を使用して実行されてもよい。このブロック管理テーブル３２は、例えば、ブロック毎に存在してもよい。あるブロックに対応するブロック管理テーブル３２においては、このブロック内のデータそれぞれの有効／無効を示すビットマップフラグが格納されている。ここで、有効データとは、ＬＵＴから参照されているデータ（すなわち論理アドレスから最新のデータとして紐付けられているデータ）であって、後にホスト２からリードされる可能性があるデータを意味する。無効データとは、もはやホスト２からリードされる可能性が無いデータを意味する。例えば、ある論理アドレスに関連付けられているデータは有効データであり、どの論理アドレスにも関連付けられていないデータは無効データである。Management of valid data/invalid data may be performed using a block management table 32. This block management table 32 may exist for each block, for example. In the block management table 32 corresponding to a certain block, a bitmap flag indicating whether each piece of data in this block is valid/invalid is stored. Here, valid data means data referenced by the LUT (i.e., data linked to a logical address as the latest data) and data that may be read by thehost 2 later. Invalid data means data that may no longer be read by thehost 2. For example, data associated with a certain logical address is valid data, and data that is not associated with any logical address is invalid data.

ＧＣ動作制御部２３は、コピー元ブロック（ＧＣソースブロック）内に格納されている有効データを書き込むべきコピー先ブロック（ＧＣデスティネーションブロック）内の位置（コピー先位置）を決定し、有効データをコピー先ブロック（ＧＣデスティネーションブロック）のこの決定された位置（コピー先位置）にコピーする。この場合、ＧＣ動作制御部２３は、有効データとこの有効データの論理アドレスの双方を、コピー先ブロック（ＧＣデスティネーションブロック）にコピーしてもよい。ＧＣ動作制御部２３は、コピー元ブロック（ＧＣソースブロック）に対応するブロック管理テーブル３２を参照することによってＧＣソースブロック内の有効データを特定してもよい。あるいは、別の実施形態では、有効データ／無効データの管理がホスト２によって実行されてもよい。この場合には、ＧＣ動作制御部２３は、ＧＣソースブロック内の各データの有効／無効を示す情報をホスト２から受信し、この受信した情報に基づいて、ＧＣソースブロック内の有効データを特定してもよい。The GCoperation control unit 23 determines a position (destination position) in the destination block (GC destination block) to which the valid data stored in the source block (GC source block) should be written, and copies the valid data to the determined position (destination position) in the destination block (GC destination block). In this case, the GCoperation control unit 23 may copy both the valid data and the logical address of the valid data to the destination block (GC destination block). The GCoperation control unit 23 may identify the valid data in the GC source block by referring to the block management table 32 corresponding to the source block (GC source block). Alternatively, in another embodiment, the management of valid data/invalid data may be performed by thehost 2. In this case, the GCoperation control unit 23 may receive information indicating the validity/invalidity of each data in the GC source block from thehost 2, and identify the valid data in the GC source block based on the received information.

そして、ＧＣ動作制御部２３は、コピーされた有効データの論理アドレスと、コピー先ブロック（ＧＣデスティネーションブロック）のブロック番号と、コピー先ブロック（ＧＣデスティネーションブロック）の先頭からコピー先位置までのオフセットを上述の粒度の倍数で示すブロック内オフセットとをホスト２に通知する。Then, the GCoperation control unit 23 notifies thehost 2 of the logical address of the copied valid data, the block number of the destination block (GC destination block), and the intra-block offset indicating the offset from the beginning of the destination block (GC destination block) to the destination position in multiples of the above-mentioned granularity.

本実施形態では、上述したように、ライト動作制御部２１は、ホスト２からのデータ（ライトデータ）とホスト２からの論理アドレスの双方を書き込み先ブロックに書き込むことができる。このため、ＧＣ動作制御部２３は、コピー元ブロック（ＧＣソースブロック）内の各データの論理アドレスをこのコピー元ブロック（ＧＣソースブロック）から容易に取得することができるので、コピーされた有効データの論理アドレスをホスト２に容易に通知することができる。In this embodiment, as described above, the writeoperation control unit 21 can write both the data from the host 2 (write data) and the logical address from thehost 2 to the destination block. Therefore, the GCoperation control unit 23 can easily obtain the logical address of each piece of data in the source block (GC source block) from this source block (GC source block), and can easily notify thehost 2 of the logical address of the copied valid data.

ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリ制御回路である。ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭ制御回路である。ＤＲＡＭ６の記憶領域の一部は、ライトバッファ（ＷＢ）３１の格納のために使用される。また、ＤＲＡＭ６の記憶領域の他の一部は、ブロック管理テーブル３２の格納のために使用される。なお、これらライトバッファ（ＷＢ）３１およびブロック管理テーブル３２は、コントローラ４内の図示しないＳＲＡＭに格納されてもよい。TheNAND interface 13 is a memory control circuit configured to control theNAND flash memory 5 under the control of theCPU 12. TheDRAM interface 14 is a DRAM control circuit configured to control theDRAM 6 under the control of theCPU 12. A part of the memory area of theDRAM 6 is used for storing a write buffer (WB) 31. Another part of the memory area of theDRAM 6 is used for storing a block management table 32. The write buffer (WB) 31 and the block management table 32 may be stored in an SRAM (not shown) in thecontroller 4.

図７は、フラッシュストレージデバイス３に適用されるライトコマンドを示す。Figure 7 shows a write command applied toflash storage device 3.

ライトコマンドは、フラッシュストレージデバイス３にデータの書き込みを要求するコマンドである。このライトコマンドは、コマンドＩＤ、ＱｏＳドメインＩＤ、論理アドレス、長さ、等を含んでもよい。The write command is a command that requests writing of data to theflash storage device 3. This write command may include a command ID, a QoS domain ID, a logical address, a length, etc.

コマンドＩＤはこのコマンドがライトコマンドであることを示すＩＤ（コマンドコード）であり、ライトコマンドにはライトコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a write command, and the write command includes a command ID for the write command.

ＱｏＳドメインＩＤは、データが書き込まれるべきＱｏＳドメインを一意に識別可能な識別子である。あるエンドユーザからのライト要求に応じてホスト２から送信されるライトコマンドは、このエンドユーザに対応するＱｏＳドメインを指定するＱｏＳドメインＩＤを含んでもよい。ネームスペースＩＤがＱｏＳドメインＩＤとして扱われてもよい。The QoS domain ID is an identifier that can uniquely identify the QoS domain to which data is to be written. A write command sent from thehost 2 in response to a write request from an end user may include a QoS domain ID that specifies the QoS domain corresponding to this end user. The namespace ID may be treated as the QoS domain ID.

論理アドレスは、書き込まれるべきライトデータを識別するための識別子である。この論理アドレスは、上述したように、ＬＢＡであってもよいし、キー・バリュー・ストアのキーであってもよい。論理アドレスがＬＢＡである場合には、このライトコマンドに含まれる論理アドレス（開始ＬＢＡ）は、ライトデータが書き込まれるべき論理位置（最初の論理位置）を示す。The logical address is an identifier for identifying the write data to be written. As described above, this logical address may be an LBA or a key of a key-value store. If the logical address is an LBA, the logical address (start LBA) included in this write command indicates the logical location (first logical location) where the write data should be written.

長さは、書き込まれるべきライトデータの長さを示す。この長さ（データ長）は、粒度（Ｇｒａｉｎ）の数によって指定されてもよいし、ＬＢＡの数によって指定されてもよいし、あるいはそのサイズがバイトによって指定されてもよい。The length indicates the length of the write data to be written. This length (data length) may be specified by the number of grains, the number of LBAs, or the size may be specified by bytes.

上述したように、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５内の多数のブロックの各々が一つのグループのみに属するようにＮＡＮＤ型フラッシュメモリ５内の多数のブロックを複数のグループ（複数のＱｏＳドメイン）に分類することができる。そして、コントローラ４は、グループ（ＱｏＳドメイン）毎に、フリーブロックリスト（フリーブロックプール）とアクティブブロックリスト（アクティブブロックプール）とを管理することができる。As described above, thecontroller 4 can classify the numerous blocks in theNAND flash memory 5 into multiple groups (multiple QoS domains) so that each of the numerous blocks in theNAND flash memory 5 belongs to only one group. Thecontroller 4 can then manage a free block list (free block pool) and an active block list (active block pool) for each group (QoS domain).

各ブロックの状態は、有効データを格納しているアクティブブロックと、有効データを格納していないフリーブロックとに大別される。アクティブブロックである各ブロックは、アクティブブロックリストによって管理される。一方、フリーブロックである各ブロックは、フリーブロックリストによって管理される。The state of each block is broadly classified into active blocks, which store valid data, and free blocks, which do not store valid data. Active blocks are managed by the active block list. On the other hand, free blocks are managed by the free block list.

ホスト２からライトコマンドを受信した時、コントローラ４は、ホスト２からのデータが書き込まれるべきブロック（書き込み先ブロック）およびこの書き込み先ブロック内の位置（書き込み先位置）を決定する。コントローラ４は、ＱｏＳドメインＩＤに対応するＱｏＳドメインに属するフリーブロック群の一つを書き込み先ブロックとして決定してもよい。書き込み先位置は、ページ書き込み順序の制約およびバッドページ等を考慮して決定される。そして、コントローラ４は、ホスト２からのデータを、書き込み先ブロック内の書き込み先位置に書き込む。When a write command is received from thehost 2, thecontroller 4 determines the block (destination block) to which the data from thehost 2 should be written and the location (destination position) within this destination block. Thecontroller 4 may determine one of a group of free blocks belonging to the QoS domain corresponding to the QoS domain ID as the destination block. The destination position is determined taking into consideration page write order constraints, bad pages, etc. Then, thecontroller 4 writes the data from thehost 2 to the destination position within the destination block.

なお、この書き込み先ブロック全体がユーザデータで満たされたならば、コントローラ４は、この書き込み先ブロックをアクティブブロックリスト（アクティブブロックプール）に移動する。そして、コントローラ４は、このＱｏＳドメインに対応するフリーブロックリストからフリーブロックを再び選択し、この選択したフリーブロックを新たな書き込み先ブロックとして割り当てる。When the entire destination block is filled with user data, thecontroller 4 moves the destination block to the active block list (active block pool). Thecontroller 4 then reselects a free block from the free block list corresponding to the QoS domain and assigns the selected free block as the new destination block.

もしフリーブロックリストによって管理されている残りフリーブロックの数が所定のポリシーによって定められる閾値以下に低下した場合あるいはホスト２からガベージコレクションを実施する指示があった場合、コントローラ４は、このＱｏＳドメインのガベージコレクションを開始してもよい。If the number of remaining free blocks managed by the free block list falls below a threshold defined by a specified policy, or if thehost 2 instructs it to perform garbage collection, thecontroller 4 may initiate garbage collection for this QoS domain.

このＱｏＳドメインのガベージコレクションでは、コントローラ４は、このＱｏＳドメインに対応するアクティブブロック群からコピー元ブロック（ＧＣソースブロック）とコピー先ブロック（ＧＣデスティネーションブロック）を選択する。どのブロックをＧＣ候補（コピー元ブロック）として選択するかは、ホスト２によって指定される上述のポリシーに従って決定されてもよいし、ホスト２から指定されても良い。ポリシーも基づく場合には例えば、有効データ量が最も少ないブロックがＧＣ候補（コピー元ブロック）として選択されてもよい。In garbage collection of this QoS domain, thecontroller 4 selects a source block (GC source block) and a destination block (GC destination block) from the active block group corresponding to this QoS domain. Which block is selected as the GC candidate (source block) may be determined according to the above-mentioned policy specified by thehost 2, or may be specified by thehost 2. When based on the policy, for example, the block with the smallest amount of valid data may be selected as the GC candidate (source block).

図８は、図７のライトコマンドに対するレスポンスを示す。Figure 8 shows the response to the write command in Figure 7.

このレスポンスは、論理アドレス、物理アドレス、長さを含む。This response includes the logical address, physical address, and length.

論理アドレスは、図７のライトコマンドに含まれていた論理アドレスである。The logical address is the logical address included in the write command in Figure 7.

物理アドレスは、図７のライトコマンドに応じてデータが書き込まれたＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す。本実施形態では、この物理アドレスは、ブロック番号とページ番号との組み合わせではなく、上述したように、ブロック番号とオフセット（ブロック内オフセット）との組み合わせによって指定される。ブロック番号は、フラッシュストレージデバイス３内の全てのブロックの任意の一つを一意に識別可能な識別子である。全てのブロックに異なるブロック番号が付与されている場合には、これらブロック番号を直接使用してもよい。あるいは、ブロック番号は、ダイ番号と、ダイ内ブロック番号との組み合わせによって表現されてもよい。長さは、書き込まれるべきライトデータの長さを示す。この長さ（データ長）は、粒度（Ｇｒａｉｎ）の数によって指定されてもよいし、ＬＢＡの数によって指定されてもよいし、あるいはそのサイズがバイトによって指定されてもよい。The physical address indicates the physical storage location in theNAND flash memory 5 where data is written in response to the write command in FIG. 7. In this embodiment, this physical address is specified by a combination of a block number and an offset (offset within a block) as described above, rather than a combination of a block number and a page number. The block number is an identifier that can uniquely identify any one of all blocks in theflash storage device 3. If different block numbers are assigned to all blocks, these block numbers may be used directly. Alternatively, the block number may be expressed as a combination of a die number and a block number within a die. The length indicates the length of the write data to be written. This length (data length) may be specified by the number of granularities (grains), the number of LBAs, or the size may be specified in bytes.

図９は、フラッシュストレージデバイス３に適用されるＴｒｉｍコマンドを示す。Figure 9 shows the Trim command applied toflash storage device 3.

このＴｒｉｍコマンドは、無効にすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むコマンドである。つまり、このＴｒｉｍコマンドは、ＬＢＡのような論理アドレスではなく、物理アドレスを指定可能である。このＴｒｉｍコマンドは、コマンドＩＤ、物理アドレス、長さを含む。This Trim command includes a block number and an offset within the block that indicate the physical memory location where the data to be invalidated is stored. In other words, this Trim command can specify a physical address rather than a logical address such as an LBA. This Trim command includes a command ID, a physical address, and a length.

コマンドＩＤはこのコマンドがＴｒｉｍコマンドであることを示すＩＤ（コマンドコード）であり、ＴｒｉｍコマンドにはＴｒｉｍコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a Trim command, and the Trim command includes a command ID for the Trim command.

物理アドレスは、無効化すべきデータが格納されている最初の物理記憶位置を示す。本実施形態では、この物理アドレスは、ブロック番号とオフセット（ブロック内オフセット）との組み合わせによって指定される。The physical address indicates the first physical memory location where the data to be invalidated is stored. In this embodiment, this physical address is specified by a combination of a block number and an offset (offset within the block).

長さは、無効化すべきデータの長さを示す。この長さ（データ長）は、粒度（Ｇｒａｉｎ）の数によって指定されてもよいし、バイトによって指定されてもよい。The length indicates the length of the data to be invalidated. This length (data length) may be specified by the number of grains or by bytes.

コントローラ４は、複数のブロックの各々に含まれるデータそれぞれの有効／無効を示すフラグ（ビットマップフラグ）をブロック管理テーブル３２を使用して管理する。無効にすべきデータが格納されている物理記憶位置を示すブロック番号およびオフセット（ブロック内オフセット）を含むＴｒｉｍコマンドをホスト２から受信した場合、コントローラ４は、ブロック管理テーブル３２を更新して、Ｔｒｉｍコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応するフラグ（ビットマップフラグ）を無効を示す値に変更する。Thecontroller 4 manages flags (bitmap flags) indicating the validity/invalidity of each piece of data contained in each of the multiple blocks using the block management table 32. When a Trim command including a block number and offset (offset within block) indicating the physical storage location where the data to be invalidated is stored is received from thehost 2, thecontroller 4 updates the block management table 32 and changes the flag (bitmap flag) corresponding to the data at the physical storage location corresponding to the block number and offset within block included in the Trim command to a value indicating invalidity.

図１０は、物理アドレスを規定するブロック番号およびオフセットを示す。Figure 10 shows the block number and offset that define the physical address.

ブロック番号はある一つのブロックＢＬＫを指定する。各ブロックＢＬＫは、図１０に示されているように、複数のページ（ここでは、ページ０～ページｎ）を含む。The block number specifies a block BLK. Each block BLK contains multiple pages (here,page 0 to page n), as shown in Figure 10.

ページサイズ（各ページのユーザデータ格納領域）が１６Ｋバイトであり、粒度（Ｇｒａｉｎ）が４ＫＢのサイズであるケースにおいては、このブロックＢＬＫは、４×（ｎ＋１）個の領域に論理的に分割される。When the page size (user data storage area of each page) is 16 KB and the granularity is 4 KB, this block BLK is logically divided into 4 x (n + 1) areas.

オフセット＋０はページ０の最初の４ＫＢ領域を示し、オフセット＋１はページ０の２番目の４ＫＢ領域を示し、オフセット＋２はページ０の３番目の４ＫＢ領域を示し、オフセット＋３はページ０の４番目の４ＫＢ領域を示す。Offset +0 points to the first 4KB area ofpage 0, offset +1 points to the second 4KB area ofpage 0, offset +2 points to the third 4KB area ofpage 0, and offset +3 points to the fourth 4KB area ofpage 0.

オフセット＋４はページ１の最初の４ＫＢ領域を示し、オフセット＋５はページ１の２番目の４ＫＢ領域を示し、オフセット＋６はページ１の３番目の４ＫＢ領域を示し、オフセット＋７はページ１の４番目の４ＫＢ領域を示す。Offset +4 points to the first 4KB area onpage 1, offset +5 points to the second 4KB area onpage 1, offset +6 points to the third 4KB area onpage 1, and offset +7 points to the fourth 4KB area onpage 1.

図１１は、ライトコマンドに応じて実行される書き込み動作とこのライトコマンドに対するレスポンスに含まれる返値との関係を示す。Figure 11 shows the relationship between the write operation performed in response to a write command and the return value included in the response to this write command.

フラッシュストレージデバイス３のコントローラ４は、有効データを含まないフリーブロック群をフリーブロックリストによって管理しており、これらフリーブロック群から一つのブロック（フリーブロック）を選択し、選択したブロックを書き込み先ブロックとして割り当てる。いま、ブロックＢＬＫ＃１が書き込み先ブロックとして割り当てられた場合を想定する。コントローラ４は、ページ０、ページ１、ページ２、…ページｎという順序で、データをページ単位でブロックＢＬＫ＃１に書き込む。Thecontroller 4 of theflash storage device 3 manages a group of free blocks that do not contain valid data using a free block list, selects one block (free block) from this group of free blocks, and assigns the selected block as the write destination block. Now, assume thatblock BLK#1 has been assigned as the write destination block. Thecontroller 4 writes data to blockBLK#1 in pages in the order ofpage 0,page 1,page 2, ... page n.

図１１においては、ブロックＢＬＫ＃１のページ０に１６Ｋバイト分のデータがすでに書き込まれている状態で、論理アドレス（ＬＢＡｘ）および長さ（＝４）を指定するライトコマンドがホスト２から受信された場合が想定されている。コントローラ４は、ブロックＢＬＫ＃１のページ１を書き込み先位置として決定し、ホスト２から受信される１６Ｋバイト分のライトデータをブロックＢＬＫ＃１のページ１に書き込む。そして、コントローラ４は、このライトコマンドに対するレスポンス（論理アドレス、ブロック番号、オフセット（ブロック内オフセット）、長さ）をホスト２に返す。このケースにおいては、論理アドレスはＬＢＡｘであり、ブロック番号はＢＬＫ＃１であり、オフセット（ブロック内オフセット）は＋５であり、長さは４である。In FIG. 11, it is assumed that 16 Kbytes of data has already been written topage 0 ofblock BLK#1, and a write command specifying a logical address (LBAx) and length (=4) is received from thehost 2. Thecontroller 4 determinespage 1 ofblock BLK#1 as the write destination location, and writes the 16 Kbytes of write data received from thehost 2 topage 1 ofblock BLK#1. Thecontroller 4 then returns a response to this write command (logical address, block number, offset (offset within block), length) to thehost 2. In this case, the logical address is LBAx, the block number isBLK#1, the offset (offset within block) is +5, and the length is 4.

図１２は、不良ページ（バッドページ）をスキップする書き込み動作を示す。Figure 12 shows a write operation that skips a bad page.

図１２においては、ブロックＢＬＫ＃１のページ０、ページ１にデータがすでに書き込まれている状態で、論理アドレス（ＬＢＡｘ＋１）および長さ（＝４）を指定するライトコマンドがホスト２から受信された場合が想定されている。もしブロックＢＬＫ＃１のページ２が不良ページであるならば、コントローラ４は、ブロックＢＬＫ＃１のページ３を書き込み先位置として決定し、ホスト２から受信される１６Ｋバイト分のライトデータをブロックＢＬＫ＃１のページ３に書き込む。そして、コントローラ４は、このライトコマンドに対するレスポンス（論理アドレス、ブロック番号、オフセット（ブロック内オフセット）、長さ）をホスト２に返す。このケースにおいては、論理アドレスはＬＢＡｘ＋１であり、ブロック番号はＢＬＫ＃１であり、オフセット（ブロック内オフセット）は＋１２であり、長さは４である。In FIG. 12, it is assumed that data has already been written topage 0 andpage 1 ofblock BLK#1, and a write command specifying a logical address (LBAx+1) and length (=4) is received from thehost 2. Ifpage 2 ofblock BLK#1 is a defective page, thecontroller 4 determinespage 3 ofblock BLK#1 as the write destination location, and writes 16K bytes of write data received from thehost 2 topage 3 ofblock BLK#1. Thecontroller 4 then returns a response to this write command (logical address, block number, offset (offset within block), length) to thehost 2. In this case, the logical address is LBAx+1, the block number isBLK#1, the offset (offset within block) is +12, and the length is 4.

図１３は、不良ページをスキップする書き込み動作の別の例を示す。Figure 13 shows another example of a write operation that skips a bad page.

図１３においては、不良ページを挟む２つのページに跨がってデータが書き込まれる場合が想定されている。いま、ブロックＢＬＫ＃２のページ０、ページ１にデータがすでに書き込まれており、且つライトバッファ３１に未書き込みの８Ｋバイト分のライトデータが残っている場合を想定する。この状態で、論理アドレス（ＬＢＡｙ）および長さ（＝６）を指定するライトコマンドが受信されたならば、コントローラ４は、未書き込みの８Ｋバイトライトデータと、ホスト２から新たに受信される２４Ｋバイトライトデータ内の最初の８Ｋバイトライトデータとを使用して、ページサイズに対応する１６Ｋバイトライトデータを準備する。そして、コントローラ４は、この準備した１６ＫバイトライトデータをブロックＢＬＫ＃２のページ２に書き込む。In FIG. 13, it is assumed that data is written across two pages, one of which is a defective page. Assume that data has already been written topage 0 andpage 1 ofblock BLK#2, and that 8 KB of unwritten write data remains in thewrite buffer 31. In this state, if a write command specifying a logical address (LBAy) and length (=6) is received, thecontroller 4 uses the unwritten 8 KB of write data and the first 8 KB of write data in the 24 KB of write data newly received from thehost 2 to prepare 16 KB of write data corresponding to the page size. Thecontroller 4 then writes this prepared 16 KB of write data topage 2 ofblock BLK#2.

もしブロックＢＬＫ＃２の次のページ３が不良ページであるならば、コントローラ４は、ブロックＢＬＫ＃２のページ４を次の書き込み先位置として決定し、ホスト２から受信された２４Ｋバイトライトデータ内の残りの１６Ｋバイトライトデータを、ブロックＢＬＫ＃２のページ４に書き込む。If thenext page 3 ofblock BLK#2 is a defective page, thecontroller 4 determinespage 4 ofblock BLK#2 as the next write location, and writes the remaining 16 KB of write data in the 24 KB of write data received from thehost 2 topage 4 ofblock BLK#2.

そして、コントローラ４は、このライトコマンドに対するレスポンス（論理アドレス、ブロック番号、オフセット（ブロック内オフセット）、長さ）をホスト２に返す。このケースにおいては、このレスポンスは、ＬＢＡｙ、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１０）、長さ（＝２）、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１６）、長さ（＝４）を含んでもよい。Then, thecontroller 4 returns a response to this write command (logical address, block number, offset (offset within block), length) to thehost 2. In this case, this response may include LBAy, block number (=BLK#2), offset (=+10), length (=2), block number (=BLK#2), offset (=+16), length (=4).

図１４、図１５は、論理アドレスとデータのペアをブロック内のページに書き込む動作を示す。Figures 14 and 15 show the operation of writing a logical address and data pair to a page in a block.

各ブロックにおいて、各ページは、ユーザデータを格納するためのユーザデータ領域と管理データを格納するための冗長領域とを含んでもよい。ページサイズは１６ＫＢ＋アルファである。In each block, each page may include a user data area for storing user data and a redundant area for storing management data. The page size is 16KB+alpha.

コントローラ４は、４ＫＢユーザデータとこの４ＫＢユーザデータに対応する論理アドレス（例えばＬＢＡ）との双方を書き込み先ブロックＢＬＫに書き込む。この場合、図１４に示すように、各々がＬＢＡと４ＫＢユーザデータとを含む４つのデータセットが同じページに書き込まれてもよい。ブロック内オフセットは、セット境界を示してもよい。Thecontroller 4 writes both the 4 KB user data and the logical address (e.g., LBA) corresponding to the 4 KB user data to the destination block BLK. In this case, as shown in FIG. 14, four data sets, each including an LBA and 4 KB user data, may be written to the same page. The offset within the block may indicate a set boundary.

あるいは、図１５に示されているように、４つの４ＫＢユーザデータがページ内のユーザデータ領域に書き込まれ、これら４つの４ＫＢユーザデータに対応する４つのＬＢＡがこのページ内の冗長領域に書き込まれてもよい。Alternatively, as shown in FIG. 15, four 4 KB user data may be written to the user data area in a page, and four LBAs corresponding to these four 4 KB user data may be written to the redundant area in the page.

図１６は、スーバーブロックが使用されるケースにおけるブロック番号とオフセット（ブロック内オフセット）との関係を示す。以下では、ブロック内オフセットは単にオフセットとしても参照される。Figure 16 shows the relationship between block number and offset (offset within block) in the case where superblocks are used. In the following, the offset within block is also referred to simply as offset.

ここでは、図示を簡単化するために、ある一つのスーパーブロックＳＢ＃１が４つのブロックＢＬＫ＃１１、ＢＬＫ＃２１、ＢＬＫ＃３１、ＢＬＫ＃４１から構成されている場合が想定されている。コントローラ４は、ブロックＢＬＫ＃１１のページ０、ブロックＢＬＫ＃２１のページ０、ブロックＢＬＫ＃３１のページ０、ブロックＢＬＫ＃４１のページ０、ブロックＢＬＫ＃１１のページ１、ブロックＢＬＫ＃２１のページ１、ブロックＢＬＫ＃３１のページ１、ブロックＢＬＫ＃４１のページ１、…という順序でデータを書き込む。To simplify the illustration, it is assumed here that onesuperblock SB#1 is made up of fourblocks BLK#11,BLK#21,BLK#31, andBLK#41. Thecontroller 4 writes data in the following order:page 0 ofblock BLK#11,page 0 ofblock BLK#21,page 0 ofblock BLK#31,page 0 ofblock BLK#41,page 1 ofblock BLK#11,page 1 ofblock BLK#21,page 1 ofblock BLK#31,page 1 ofblock BLK#41, and so on.

オフセット＋０はブロックＢＬＫ＃１１のページ０の最初の４ＫＢ領域を示し、オフセット＋１はブロックＢＬＫ＃１１のページ０の２番目の４ＫＢ領域を示し、オフセット＋２はブロックＢＬＫ＃１１のページ０の３番目の４ＫＢ領域を示し、オフセット＋３はブロックＢＬＫ＃１１のページ０の４番目の４ＫＢ領域を示す。Offset +0 indicates the first 4KB area ofpage 0 ofblock BLK#11, offset +1 indicates the second 4KB area ofpage 0 ofblock BLK#11, offset +2 indicates the third 4KB area ofpage 0 ofblock BLK#11, and offset +3 indicates the fourth 4KB area ofpage 0 ofblock BLK#11.

オフセット＋４はブロックＢＬＫ＃２１のページ０の最初の４ＫＢ領域を示し、オフセット＋５はブロックＢＬＫ＃２１のページ０の２番目の４ＫＢ領域を示し、オフセット＋６はブロックＢＬＫ＃２１のページ０の３番目の４ＫＢ領域を示し、オフセット＋７はブロックＢＬＫ＃２１のページ０の４番目の４ＫＢ領域を示す。Offset +4 indicates the first 4KB area ofpage 0 ofblock BLK#21, offset +5 indicates the second 4KB area ofpage 0 ofblock BLK#21, offset +6 indicates the third 4KB area ofpage 0 ofblock BLK#21, and offset +7 indicates the fourth 4KB area ofpage 0 ofblock BLK#21.

同様に、オフセット＋１２はブロックＢＬＫ＃４１のページ０の最初の４ＫＢ領域を示し、オフセット＋１３はブロックＢＬＫ＃４１のページ０の２番目の４ＫＢ領域を示し、オフセット＋１４はブロックＢＬＫ＃４１のページ０の３番目の４ＫＢ領域を示し、オフセット＋１５はブロックＢＬＫ＃４１のページ０の４番目の４ＫＢ領域を示す。Similarly, offset +12 points to the first 4KB area ofpage 0 ofblock BLK#41, offset +13 points to the second 4KB area ofpage 0 ofblock BLK#41, offset +14 points to the third 4KB area ofpage 0 ofblock BLK#41, and offset +15 points to the fourth 4KB area ofpage 0 ofblock BLK#41.

オフセット＋１６はブロックＢＬＫ＃１１のページ１の最初の４ＫＢ領域を示し、オフセット＋１７はブロックＢＬＫ＃１１のページ１の２番目の４ＫＢ領域を示し、オフセット＋１８はブロックＢＬＫ＃１１のページ１の３番目の４ＫＢ領域を示し、オフセット＋１９はブロックＢＬＫ＃１１のページ１の４番目の４ＫＢ領域を示す。Offset +16 indicates the first 4KB area ofpage 1 ofblock BLK#11, offset +17 indicates the second 4KB area ofpage 1 ofblock BLK#11, offset +18 indicates the third 4KB area ofpage 1 ofblock BLK#11, and offset +19 indicates the fourth 4KB area ofpage 1 ofblock BLK#11.

オフセット＋２０はブロックＢＬＫ＃２１のページ１の最初の４ＫＢ領域を示し、オフセット＋２１はブロックＢＬＫ＃２１のページ１の２番目の４ＫＢ領域を示し、オフセット＋２２はブロックＢＬＫ＃２１のページ１の３番目の４ＫＢ領域を示し、オフセット＋２３はブロックＢＬＫ＃２１のページ１の４番目の４ＫＢ領域を示す。Offset +20 indicates the first 4KB area ofpage 1 ofblock BLK#21, offset +21 indicates the second 4KB area ofpage 1 ofblock BLK#21, offset +22 indicates the third 4KB area ofpage 1 ofblock BLK#21, and offset +23 indicates the fourth 4KB area ofpage 1 ofblock BLK#21.

同様に、オフセット＋２８はブロックＢＬＫ＃４１のページ１の最初の４ＫＢ領域を示し、オフセット＋２９はブロックＢＬＫ＃４１のページ１の２番目の４ＫＢ領域を示し、オフセット＋３０はブロックＢＬＫ＃４１のページ１の３番目の４ＫＢ領域を示し、オフセット＋３１はブロックＢＬＫ＃４１のページ１の４番目の４ＫＢ領域を示す。Similarly, offset +28 indicates the first 4KB region ofpage 1 ofblock BLK#41, offset +29 indicates the second 4KB region ofpage 1 ofblock BLK#41, offset +30 indicates the third 4KB region ofpage 1 ofblock BLK#41, and offset +31 indicates the fourth 4KB region ofpage 1 ofblock BLK#41.

例えば、あるＬＢＡ（ＬＢＡｘ）を指定するライトコマンドに対応する４Ｋバイトデータをオフセット＋８に対応する位置に書き込んだ場合には、コントローラ４は、論理アドレス（＝ＬＢＡｘ）、ブロック番号（＝ＳＢ＃１）、オフセット（＝＋８）、長さ（＝１）をこのライトコマンドに対するレスポンスとしてホスト２に返してもよい。For example, if 4K bytes of data corresponding to a write command specifying a certain LBA (LBAx) are written to a location corresponding to offset +8, thecontroller 4 may return the logical address (=LBAx), block number (=SB#1), offset (=+8), and length (=1) to thehost 2 as a response to this write command.

図１７は、ホスト２とフラッシュストレージデバイス３とによって実行される書き込み動作処理のシーケンスを示す。Figure 17 shows the sequence of a write operation process performed by thehost 2 and theflash storage device 3.

ホスト２は、ＱｏＳドメインＩＤ、ＬＢＡ、長さを含むライトコマンドをフラッシュストレージデバイス３に送信する。フラッシュストレージデバイス３のコントローラ４がこのライトコマンドを受信した時、コントローラ４は、ホスト２からのライトデータを書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置を決定する。より詳しくは、コントローラ４は、フリーブロックリストから一つのフリーブロックを選択し、選択したフリーブロックを書き込み先ブロックとして割り当てる（ステップＳ１２）。つまり、この選択されたフリーブロックおよびこの選択されたフリーブロック内の利用可能な最初のページが、ホスト２からのライトデータを書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置として決定される。もし書き込み先ブロックがすでに割り当てられている場合には、このステップ１２における書き込み先ブロック割り当て処理を実行する必要は無い。すでに割り当てられている書き込み先ブロック内の利用可能な次のページが、ホスト２からのライトデータを書き込むべき書き込み先ブロック内の位置として決定される。Thehost 2 sends a write command including a QoS domain ID, an LBA, and a length to theflash storage device 3. When thecontroller 4 of theflash storage device 3 receives this write command, thecontroller 4 determines a destination block to which the write data from thehost 2 should be written and a position within this destination block. More specifically, thecontroller 4 selects one free block from the free block list and assigns the selected free block as a destination block (step S12). That is, the selected free block and the first available page within the selected free block are determined as the destination block to which the write data from thehost 2 should be written and the position within this destination block. If the destination block has already been assigned, there is no need to execute the destination block assignment process instep 12. The next available page within the already assigned destination block is determined as the position within the destination block to which the write data from thehost 2 should be written.

コントローラ４は、複数のＱｏＳドメインに対応する複数のフリーブロックリストを管理してもよい。あるＱｏＳドメインに対応するフリーブロックリストにおいては、このＱｏＳドメインに対して予約されたブロック群のみが登録されてもよい。この場合、ステップＳ１２では、コントローラ４は、ライトコマンドのＱｏＳドメインＩＤによって指定されるＱｏＳドメインに対応するフリーブロックリストを選択し、この選択したフリーブロックリストから一つのフリーブロックを選択し、この選択したフリーブロックを書き込み先ブロックとして割り当ててもよい。これにより、異なるＱｏＳドメインに対応するデータが同じブロックに混在されてしまうことを防止することができる。Thecontroller 4 may manage multiple free block lists corresponding to multiple QoS domains. In a free block list corresponding to a certain QoS domain, only a group of blocks reserved for this QoS domain may be registered. In this case, in step S12, thecontroller 4 may select a free block list corresponding to the QoS domain specified by the QoS domain ID of the write command, select one free block from this selected free block list, and assign this selected free block as the write destination block. This makes it possible to prevent data corresponding to different QoS domains from being mixed in the same block.

コントローラ４は、ホスト２から受信されるライトデータを書き込み先ブロックに書き込む（ステップＳ１２）。ステップＳ１２では、コントローラ４は、論理アドレス（ここではＬＢＡ）とライトデータの双方を書き込み先ブロックに書き込む。Thecontroller 4 writes the write data received from thehost 2 to the destination block (step S12). In step S12, thecontroller 4 writes both the logical address (here, the LBA) and the write data to the destination block.

コントローラ４は、ブロック管理テーブル３２を更新して、書き込まれたデータに対応するビットマップフラグ（つまり、このデータが書き込まれた物理記憶位置の物理アドレスに対応するビットマップフラグ）を０から１に変更する（ステップＳ１３）。例えば、図１８に示されているように、開始ＬＢＡがＬＢＡｘである１６Ｋバイト更新データがブロックＢＬＫ＃１のオフセット＋４～＋７に対応する物理記憶位置に書き込まれた場合を想定する。この場合、図１９に示されているように、ブロックＢＬＫ＃１用のブロック管理テーブルにおいては、オフセット＋４～＋７に対応するビットマップフラグそれぞれが０から１に変更される。Thecontroller 4 updates the block management table 32 and changes the bitmap flags corresponding to the written data (i.e., the bitmap flags corresponding to the physical addresses of the physical memory locations where this data was written) from 0 to 1 (step S13). For example, as shown in FIG. 18, assume that 16K byte update data with a starting LBA of LBAx is written to the physical memory locations corresponding to offsets +4 to +7 ofblock BLK#1. In this case, as shown in FIG. 19, in the block management table forblock BLK#1, the bitmap flags corresponding to offsets +4 to +7 are each changed from 0 to 1.

コントローラ４は、このライトコマンドに対するレスポンスをホスト２に返す（ステップＳ１４）。例えば、図１８に示されているように、開始ＬＢＡがＬＢＡｘである１６Ｋバイト更新データがブロックＢＬＫ＃１のオフセット＋４～＋７に対応する物理記憶位置に書き込まれたならば、ＬＢＡｘ、ブロック番号（＝ＢＬＫ１）、オフセット（＝＋４）、長さ（＝４）を含むレスポンスがコントローラ４からホスト２に送信される。Thecontroller 4 returns a response to this write command to the host 2 (step S14). For example, as shown in FIG. 18, if 16K byte update data with a starting LBA of LBAx is written to the physical memory location corresponding to offsets +4 to +7 ofblock BLK#1, a response including LBAx, block number (=BLK1), offset (=+4), and length (=4) is sent from thecontroller 4 to thehost 2.

ホスト２がこのレスポンスを受信した時、ホスト２は、ホスト２によって管理されているＬＵＴを更新して、書き込まれたライトデータに対応する論理アドレスそれぞれに物理アドレスをマッピングする。図２０に示されているように、ＬＵＴは、複数の論理アドレス（例えばＬＢＡ）それぞれに対応する複数のエントリを含む。ある論理アドレス（例えばあるＬＢＡ）に対応するエントリには、このＬＢＡに対応するデータが格納されているＮＡＮＤ型フラッシュメモリ５内の位置（物理記憶位置）を示す物理アドレスＰＢＡ、つまりブロック番号、オフセット（ブロック内オフセット）が格納される。図１８に示されているように、開始ＬＢＡがＬＢＡｘである１６Ｋバイト更新データがブロックＢＬＫ＃１のオフセット＋４～＋７に対応する物理記憶位置に書き込まれたならば、図２０に示されているように、ＬＵＴが更新されて、ＬＢＡｘに対応するエントリにＢＬＫ＃１、オフセット＋４が格納され、ＬＢＡｘ＋１に対応するエントリにＢＬＫ＃１、オフセット＋５が格納され、ＬＢＡｘ＋２に対応するエントリにＢＬＫ＃１、オフセット＋６が格納され、ＬＢＡｘ＋３に対応するエントリにＢＬＫ＃１、オフセット＋７が格納される。When thehost 2 receives this response, thehost 2 updates the LUT managed by thehost 2 and maps a physical address to each logical address corresponding to the written write data. As shown in FIG. 20, the LUT includes multiple entries corresponding to multiple logical addresses (e.g., LBAs). An entry corresponding to a certain logical address (e.g., a certain LBA) stores a physical address PBA indicating the location (physical memory location) in theNAND flash memory 5 where the data corresponding to this LBA is stored, that is, the block number and offset (offset within the block). As shown in FIG. 18, if 16K byte update data with a starting LBA of LBAx is written to the physical memory locations corresponding to offsets +4 to +7 ofblock BLK#1, as shown in FIG. 20, the LUT is updated so thatBLK#1, offset +4 is stored in the entry corresponding to LBAx,BLK#1, offset +5 is stored in the entry corresponding toLBAx+1,BLK#1, offset +6 is stored in the entry corresponding toLBAx+2, andBLK#1, offset +7 is stored in the entry corresponding toLBAx+3.

この後、ホスト２は、上述の更新データの書き込みによって不要になった以前のデータを無効化するためのＴｒｉｍコマンドをフラッシュストレージデバイス３に送信する（ステップＳ２１）。図１８に示されているように、以前のデータがブロックＢＬＫ＃０のオフセット＋０、オフセット＋１、オフセット＋２、オフセット＋３に対応する位置に格納されている場合には、図２１に示すように、ブロック番号（＝ＢＬＫ＃０）、オフセット（＝＋０）、長さ（＝４）を指定するＴｒｉｍコマンドがホスト２からフラッシュストレージデバイス３に送信される。フラッシュストレージデバイス３のコントローラ４は、このＴｒｉｍコマンドに応じて、ブロック管理テーブル３２を更新する（ステップＳ１５）。ステップＳ１５においては、図２１に示すように、ブロックＢＬＫ＃０用のブロック管理テーブルにおいて、オフセット＋０～＋３に対応するビットマップフラグそれぞれが１から０に変更される。After this, thehost 2 sends a Trim command to theflash storage device 3 to invalidate the previous data that has become unnecessary due to the writing of the update data (step S21). As shown in FIG. 18, if the previous data is stored at positions corresponding to offset +0, offset +1, offset +2, and offset +3 ofblock BLK#0, as shown in FIG. 21, a Trim command specifying the block number (=BLK#0), offset (=+0), and length (=4) is sent from thehost 2 to theflash storage device 3. Thecontroller 4 of theflash storage device 3 updates the block management table 32 in response to this Trim command (step S15). In step S15, as shown in FIG. 21, the bitmap flags corresponding to offsets +0 to +3 in the block management table forblock BLK#0 are changed from 1 to 0.

図２２は、フラッシュストレージデバイス３に適用されるリードコマンドを示す。Figure 22 shows a read command applied toflash storage device 3.

リードコマンドは、フラッシュストレージデバイス３にデータの読み出しを要求するコマンドである。このリードコマンドは、コマンドＩＤ、物理アドレスＰＢＡ、長さ、転送先ポインタを含む。The read command is a command that requests theflash storage device 3 to read data. This read command includes a command ID, a physical address PBA, a length, and a destination pointer.

コマンドＩＤはこのコマンドがリードコマンドであることを示すＩＤ（コマンドコード）であり、リードコマンドにはリードコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a read command, and the read command contains a command ID for the read command.

物理アドレスＰＢＡは、データが読み出されるべき最初の物理記憶位置を示す。物理アドレスＰＢＡは、ブロック番号、オフセット（ブロック内オフセット）によって指定される。The physical address PBA indicates the first physical memory location from which data is to be read. The physical address PBA is specified by the block number and offset (offset within the block).

長さは、リードすべきデータの長さを示す。このデータ長は、Ｇｒａｉｎの数によって指定可能である。The length indicates the length of the data to be read. This data length can be specified by the number of grains.

転送先ポインタは、読み出されたデータが転送されるべきホスト２内のメモリ上の位置を示す。The destination pointer indicates the location in memory inhost 2 to which the read data should be transferred.

一つのリードコマンドは、物理アドレスＰＢＡ（ブロック番号、オフセット）と長さの組を複数指定することができる。A single read command can specify multiple pairs of physical address PBA (block number, offset) and length.

図２３は、リード動作を示す。Figure 23 shows the read operation.

ここでは、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋５）、長さ（＝３）を指定するリードコマンドがホスト２から受信された場合が想定されている。フラッシュストレージデバイス４のコントローラ５は、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋５）、長さ（＝３）に基づいて、ＢＬＫ＃２からデータｄ１～ｄ３をリードする。この場合、コントローラ４は、ＢＬＫ＃２のページ１から１ページサイズ分のデータをリードし、このリードデータからデータｄ１～データｄ３を抽出する。次いで、コントローラ４は、データｄ１～データｄ３を、転送先ポインタによって指定されるホストメモリ上に転送する。Here, it is assumed that a read command specifying the block number (=BLK#2), offset (=+5), and length (=3) has been received from thehost 2. Thecontroller 5 of theflash storage device 4 reads data d1 to d3 fromBLK#2 based on the block number (=BLK#2), offset (=+5), and length (=3). In this case, thecontroller 4 reads one page's worth of data frompage 1 ofBLK#2, and extracts data d1 to d3 from this read data. Thecontroller 4 then transfers data d1 to d3 to the host memory specified by the destination pointer.

図２４は、ホスト２からのリードコマンドに応じて、異なる物理記憶位置にそれぞれ格納されているデータ部をリードする動作を示す。Figure 24 shows the operation of reading data portions stored in different physical storage locations in response to a read command fromhost 2.

ここでは、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１０）、長さ（＝２）、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１６）、長さ（＝４）を指定するリードコマンドがホスト２から受信された場合が想定されている。フラッシュストレージデバイス４のコントローラ５は、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１０）、長さ（＝２）に基づいて、ＢＬＫ＃２のページ２から１ページサイズ分のデータをリードし、このリードデータからデータｄ１～データｄ２を抽出する。次いで、コントローラ５は、ブロック番号（＝ＢＬＫ＃２）、オフセット（＝＋１６）、長さ（＝４）に基づいて、ＢＬＫ＃２のページ４から１ページサイズ分のデータ（データｄ３～データｄ４）をリードする。そして、コントローラ５は、データｄ１～データｄ２とデータｄ３～データｄ４とを結合することによって得られる長さ（＝６）のリードデータを、リードコマンド内の転送先ポインタによって指定されるホストメモリ上に転送する。Here, it is assumed that a read command specifying the block number (=BLK#2), offset (=+10), length (=2), block number (=BLK#2), offset (=+16), and length (=4) is received from thehost 2. Thecontroller 5 of theflash storage device 4 reads one page's worth of data frompage 2 ofBLK#2 based on the block number (=BLK#2), offset (=+10), and length (=2), and extracts data d1 to data d2 from this read data. Next, thecontroller 5 reads one page's worth of data (data d3 to data d4) frompage 4 ofBLK#2 based on the block number (=BLK#2), offset (=+16), and length (=4). Thecontroller 5 then transfers the read data of length (=6) obtained by combining data d1 to data d2 and data d3 to data d4 to the host memory specified by the transfer destination pointer in the read command.

これにより、たとえブロック内に不良ページが存在する場合であっても、リードエラーを引き起こすことなく、別個の物理記憶位置からデータ部をリードすることができる。また、たとえデータが２つのブロックに跨がって書き込まれている場合であっても、このデータを一つのリードコマンドの発行によってリードすることができる。This allows the data portion to be read from a separate physical memory location without causing a read error, even if a bad page exists in a block. Also, even if data is written across two blocks, this data can be read by issuing a single read command.

図２５は、ホスト２とフラッシュストレージデバイス３とによって実行されるリード処理のシーケンスを示す。Figure 25 shows the sequence of a read process performed by thehost 2 and theflash storage device 3.

ホスト２は、ホスト２によって管理されているＬＵＴを参照して、ユーザアプリケーションからのリード要求に含まれる論理アドレスをブロック番号、オフセットに変換する。そして、ホスト２は、このブロック番号、オフセット、長さを指定するリードコマンドをフラッシュストレージデバイス３に送信する。Thehost 2 refers to the LUT managed by thehost 2 and converts the logical address included in the read request from the user application into a block number and offset. Thehost 2 then sends a read command to theflash storage device 3 that specifies the block number, offset, and length.

フラッシュストレージデバイス３のコントローラ４がリードコマンドをホスト２から受信した時、コントローラ４は、このリードコマンドによって指定されたブロック番号に対応するブロックをリード対象のブロックとして決定するとともに、このリードコマンドによって指定されたオフセットに基づいてリード対象のページを決定する（ステップＳ３１）。ステップＳ３１では、コントローラ４は、まず、リードコマンドによって指定されたオフセットを、ページサイズを表す粒度の数（ここでは、４）で除算してもよい。そして、コントローラ４は、この除算によって得られる商および余りを、リード対象のページ番号およびリード対象のページ内オフセット位置としてそれぞれ決定してもよい。When thecontroller 4 of theflash storage device 3 receives a read command from thehost 2, thecontroller 4 determines the block corresponding to the block number specified by the read command as the block to be read, and determines the page to be read based on the offset specified by the read command (step S31). In step S31, thecontroller 4 may first divide the offset specified by the read command by the granularity number representing the page size (here, 4). Thecontroller 4 may then determine the quotient and remainder obtained by this division as the page number to be read and the offset position within the page to be read, respectively.

コントローラ４は、ブロック番号、オフセット、長さによって規定されるデータをＮＡＮＤ型フラッシュメモリ５からリードし（ステップＳ３２）、このリードデータをホスト２に送信する。Thecontroller 4 reads the data defined by the block number, offset, and length from the NAND flash memory 5 (step S32) and transmits this read data to thehost 2.

図２６は、フラッシュストレージデバイス３に適用されるＧＣ制御コマンドを示す。Figure 26 shows the GC control commands applied to theflash storage device 3.

ＧＣ制御コマンドは、コマンドＩＤ、ポリシー、ソースＱｏＳドメインＩＤ、デスティネーションＱｏＳドメインＩＤ、等を含んでもよい。The GC control command may include a command ID, a policy, a source QoS domain ID, a destination QoS domain ID, etc.

コマンドＩＤはこのコマンドがＧＣ制御コマンドであることを示すＩＤ（コマンドコード）であり、ＧＣ制御コマンドにはＧＣ制御コマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a GC control command, and the GC control command includes a command ID for the GC control command.

ポリシーは、ＧＣ候補ブロック（ＧＣソースブロック）を選択するための条件（ＧＣポリシー）を指定するパラメータである。フラッシュストレージデバイス３のコントローラ４は、複数のＧＣポリシーをサポートしている。A policy is a parameter that specifies the conditions (GC policy) for selecting GC candidate blocks (GC source blocks). Thecontroller 4 of theflash storage device 3 supports multiple GC policies.

コントローラ４によってサポートされているＧＣポリシーには、有効データ量が少ないブロックを優先的にＧＣ候補ブロック（ＧＣソースブロック）として選択するというポリシー（Ｇｒｅｅｄｙ）が含まれてもよい。The GC policies supported by thecontroller 4 may include a policy (greedy) that preferentially selects blocks with a small amount of valid data as GC candidate blocks (GC source blocks).

また、コントローラ４によってサポートされているＧＣポリシーには、低い更新頻度を有するデータ（コールドデータ）が集められているブロックを、高い更新頻度を有するデータ（ホットデータ）が集められているブロックよりも優先的にＧＣ候補ブロック（ＧＣソースブロック）として選択するというポリシーが含まれていてもよい。The GC policy supported by thecontroller 4 may also include a policy that preferentially selects blocks containing data with a low update frequency (cold data) as GC candidate blocks (GC source blocks) over blocks containing data with a high update frequency (hot data).

さらに、ＧＣポリシーは、ＧＣ開始条件を指定してもよい。ＧＣ開始条件は、例えば、残りフリーブロックの個数を示してもよい。Furthermore, the GC policy may specify a GC start condition. The GC start condition may indicate, for example, the number of remaining free blocks.

コントローラ４は、有効データを含むブロック群をアクティブブロックリストによって管理しており、ＧＣを実行する場合には、ＧＣ制御コマンドによって指定されたＧＣポリシーに基づいて、アクティブブロックリストによって管理されているブロック群から一つ以上のＧＣ候補ブロック（ＧＣソースブロック）を選択する。Thecontroller 4 manages blocks containing valid data using an active block list, and when performing GC, it selects one or more GC candidate blocks (GC source blocks) from the blocks managed by the active block list based on the GC policy specified by the GC control command.

ソースＱｏＳドメインＩＤは、どのＱｏＳドメインをＧＣソースとすべきかを指定するパラメータである。コントローラ４は、ソースＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するブロック群、つまりこのＱｏＳドメインに対応するアクティブブロックリストから、一つ以上のＧＣ候補ブロック（ＧＣソースブロック）を選択する。The source QoS domain ID is a parameter that specifies which QoS domain should be the GC source. Thecontroller 4 selects one or more GC candidate blocks (GC source blocks) from the group of blocks that belong to the QoS domain specified by the source QoS domain ID, i.e., from the active block list that corresponds to this QoS domain.

デスティネーションＱｏＳドメインＩＤは、どのＱｏＳドメインをＧＣデスティネーションとすべきかを指定するパラメータである。コントローラ４は、デスティネーションＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するフリーブロック群内の一つ以上のフリーブロックをＧＣデスティネーションブロックとして選択することができる。The destination QoS domain ID is a parameter that specifies which QoS domain should be the GC destination. Thecontroller 4 can select one or more free blocks from the free block group that belongs to the QoS domain specified by the destination QoS domain ID as GC destination blocks.

ソースＱｏＳドメインＩＤおよびデスティネーションＱｏＳドメインＩＤは、同じＱｏＳドメインを指定してもよいし、互いに異なるＱｏＳドメインを指定してもよい。つまり、ソースＱｏＳドメインＩＤおよびデスティネーションＱｏＳドメインＩＤの各々は、複数のＱｏＳドメインの任意の一つを指定するパラメータである。The source QoS domain ID and the destination QoS domain ID may specify the same QoS domain, or may specify different QoS domains. In other words, each of the source QoS domain ID and the destination QoS domain ID is a parameter that specifies any one of multiple QoS domains.

コントローラ４は、ソースＱｏＳドメインに対応する残りフリーブロックの数がポリシーによって指定される閾値以下になった場合に、ＧＣを開始してもよい。もしＧＣの強制実行を指定するポリシーを含むＧＣ制御コマンドを受信したならば、コントローラ４は、ホスト２からこのＧＣ制御コマンドを受信した時にＧＣを即座に開始してもよい。Thecontroller 4 may initiate GC when the number of remaining free blocks corresponding to the source QoS domain falls below a threshold specified by the policy. If a GC control command is received that includes a policy specifying forced execution of GC, thecontroller 4 may initiate GC immediately upon receiving this GC control command from thehost 2.

図２７は、ＧＣ用コールバックコマンドを示す。Figure 27 shows the callback command for GC.

ＧＣ用コールバックコマンドは、ＧＣによってコピーされた有効データの論理アドレスとこの有効データのコピー先位置を示すブロック番号およびオフセットとをホスト２に通知するために使用される。The GC callback command is used to notify thehost 2 of the logical address of the valid data copied by the GC and the block number and offset indicating the destination location of this valid data.

ＧＣ用コールバックコマンドは、コマンドＩＤ、論理アドレス、長さ、デスティネーション物理アドレス、ソース物理アドレス（オプショナル）を含んでよい。The GC callback command may include a command ID, a logical address, a length, a destination physical address, and a source physical address (optional).

コマンドＩＤはこのコマンドがＧＣ用コールバックコマンドであることを示すＩＤ（コマンドコード）であり、ＧＣ用コールバックコマンドにはＧＣ用コールバックコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a GC callback command, and the GC callback command includes a command ID for the GC callback command.

論理アドレスは、ＧＣによってＧＣソースブロックからＧＣデスティネーションブロックにコピーされた有効データの論理アドレスを示す。The logical address indicates the logical address of the valid data copied by GC from the GC source block to the GC destination block.

長さは、このコピーされたデータの長さを示す。このデータ長は、粒度（Ｇｒａｉｎ）の数によって指定されてもよい。Length indicates the length of the copied data. This data length may be specified by the number of grains.

デスティネーション物理アドレスは、有効データがコピーされたＧＣデスティネーションブロック内の位置を示す。デスティネーション物理アドレスは、ブロック番号、オフセット（ブロック内オフセット）によって指定される。The destination physical address indicates the location within the GC destination block where the valid data has been copied. The destination physical address is specified by the block number and offset (offset within the block).

ソース物理アドレス（オプショナル）は、有効データが格納されていたＧＣソースブロック内の位置を示す。ソース物理アドレスは、ブロック番号、オフセット（ブロック内オフセット）によって指定される。The source physical address (optional) indicates the location within the GC source block where valid data was stored. The source physical address is specified by the block number and offset (offset within the block).

図２８は、ガベージコレクション（ＧＣ）動作の手順を示す。Figure 28 shows the procedure for garbage collection (GC) operations.

フラッシュストレージデバイス３のコントローラ４は、ホスト２によって指定されたポリシーに基づいて、ソースＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するブロック群から、有効データと無効データとが混在する一つ以上のＧＣソースブロック（コピー元ブロック）を選択する（ステップＳ４１）。次いで、コントローラ４は、デスティネーションＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するフリーブロック群から一つ以上のフリーブロックを選択し、選択したフリーブロックをＧＣデスティネーションブロック（コピー先ブロック）として割り当てる（ステップＳ４２）。Based on the policy specified by thehost 2, thecontroller 4 of theflash storage device 3 selects one or more GC source blocks (copy source blocks) containing a mixture of valid and invalid data from the group of blocks belonging to the QoS domain specified by the source QoS domain ID (step S41). Next, thecontroller 4 selects one or more free blocks from the group of free blocks belonging to the QoS domain specified by the destination QoS domain ID, and assigns the selected free blocks as GC destination blocks (copy destination blocks) (step S42).

コントローラ４は、ＧＣソースブロック（コピー元ブロック）内の全ての有効データをＧＣデスティネーションブロック（コピー先ブロック）にコピーする（ステップＳ４４）。ステップＳ４４では、コントローラ４は、ＧＣソースブロック（コピー元ブロック）内の有効データのみならず、この有効データとこの有効データに対応する論理アドレスの双方を、ＧＣソースブロック（コピー元ブロック）からＧＣデスティネーションブロック（コピー先ブロック）にコピーする。これにより、ＧＣデスティネーションブロック（コピー先ブロック）内にデータと論理アドレスとのペアを保持することができる。Thecontroller 4 copies all valid data in the GC source block (copy source block) to the GC destination block (copy destination block) (step S44). In step S44, thecontroller 4 copies not only the valid data in the GC source block (copy source block), but also both this valid data and the logical address corresponding to this valid data from the GC source block (copy source block) to the GC destination block (copy destination block). This makes it possible to hold pairs of data and logical addresses in the GC destination block (copy destination block).

そして、コントローラ４は、コピーされた有効データの論理アドレスと、この有効データがコピーされたＧＣデスティネーションブロック（コピー先ブロック）内の位置を示すデスティネーション物理アドレス（ブロック番号、オフセット（ブロック内オフセット））を、ＧＣ用コールバックコマンドを使用してホスト２に通知する（ステップＳ４４）。なお、ステップＳ４４では、コントローラ４は、コピーされた有効データの論理アドレスとデスティネーション物理アドレスとみならず、ソース物理アドレスもホスト２に通知してもよい。Then, thecontroller 4 notifies thehost 2 of the logical address of the copied valid data and the destination physical address (block number, offset (offset within block)) indicating the position in the GC destination block (copy destination block) to which the valid data has been copied, using a GC callback command (step S44). Note that in step S44, thecontroller 4 may notify thehost 2 of the source physical address as well, instead of the logical address and destination physical address of the copied valid data.

ホスト２がこのＧＣ用コールバックコマンドを受信した時、ホスト２は、ホスト２によって管理されているＬＵＴを更新して、コピーされた有効データに対応する論理アドレスそれぞれにデスティネーション物理アドレスをマッピングする（ステップＳ５１）。When thehost 2 receives this GC callback command, thehost 2 updates the LUT managed by thehost 2 and maps the destination physical addresses to each logical address corresponding to the copied valid data (step S51).

図２９は、ＧＣのために実行されるデータコピー動作の例を示す。Figure 29 shows an example of a data copy operation performed for GC.

図２９では、ＧＣソースブロック（ここではブロックＢＬＫ＃５０）のオフセット＋４に対応する位置に格納されている有効データ（ＬＢＡ＝１０）が、ＧＣデスティネーションブロック（ここではブロックＢＬＫ＃１００）のオフセット＋０に対応する位置にコピーされ、ＧＣソースブロック（ここではブロックＢＬＫ＃５０）のオフセット＋１０に対応する位置に格納されている有効データ（ＬＢＡ＝２０）が、ＧＣデスティネーションブロック（ここではブロックＢＬＫ＃１００）のオフセット＋１に対応する位置にコピーされた場合が想定されている。この場合、コントローラ４は、｛ＬＢＡ１０、ＢＬＫ＃１００、オフセット（＝＋０）、ＬＢＡ２０、ＢＬＫ＃１００、オフセット（＝＋１）｝をホストに通知する（ＧＣ用コールバック処理）。In FIG. 29, it is assumed that valid data (LBA=10) stored at a position corresponding to offset +4 in the GC source block (here, block BLK#50) is copied to a position corresponding to offset +0 in the GC destination block (here, block BLK#100), and valid data (LBA=20) stored at a position corresponding to offset +10 in the GC source block (here, block BLK#50) is copied to a position corresponding to offset +1 in the GC destination block (here, block BLK#100). In this case, thecontroller 4 notifies the host of {LBA10,BLK#100, offset (=+0), LBA20,BLK#100, offset (=+1)} (GC callback processing).

図３０は、図２９のデータコピー動作の結果に基づいて更新されるホスト２のＬＵＴの内容を示す。Figure 30 shows the contents of the LUT ofhost 2 that are updated based on the results of the data copy operation in Figure 29.

このＬＵＴにおいては、ＬＢＡ１０に対応するブロック番号およびオフセットは、ＢＬＫ＃５０、オフセット（＝＋４）から、ＢＬＫ＃１００、オフセット（＝＋０）に更新される。同様に、ＬＢＡ２０に対応するブロック番号およびオフセットは、ＢＬＫ＃５０、オフセット（＝＋１０）から、ＢＬＫ＃１００、オフセット（＝＋１）に更新される。In this LUT, the block number and offset corresponding to LBA10 are updated fromBLK#50, offset (=+4) toBLK#100, offset (=+0). Similarly, the block number and offset corresponding to LBA20 are updated fromBLK#50, offset (=+10) toBLK#100, offset (=+1).

ＬＵＴが更新された後、ホスト２は、ＢＬＫ＃５０およびオフセット（＝＋４）を指定するＴｒｉｍコマンドをフラッシュストレージデバイス３に送信して、ＢＬＫ＃５０のオフセット（＝＋４）に対応する位置に格納されているデータを無効化してもよい。さらに、ホスト２は、ＢＬＫ＃５０およびオフセット（＝＋１０）を指定するＴｒｉｍコマンドをフラッシュストレージデバイス３に送信して、ＢＬＫ＃５０のオフセット（＝＋１０）に対応する位置に格納されているデータを無効化してもよい。After the LUT is updated, thehost 2 may send a Trim command specifyingBLK#50 and an offset (=+4) to theflash storage device 3 to invalidate the data stored at the location corresponding to the offset (=+4) ofBLK#50. Furthermore, thehost 2 may send a Trim command specifyingBLK#50 and an offset (=+10) to theflash storage device 3 to invalidate the data stored at the location corresponding to the offset (=+10) ofBLK#50.

図３１は、ライトコマンドに対するレスポンスとＧＣ用コールバック処理との関係を示す。Figure 31 shows the relationship between the response to a write command and the GC callback process.

コントローラ４がある論理アドレスに対応する有効データをコピーしている間に、この論理アドレスを指定するライトコマンドがホスト２から受信されるというケースが起こる場合がある。There may be cases where a write command specifying a logical address is received from thehost 2 while thecontroller 4 is copying valid data corresponding to that logical address.

図３１では、図２９のデータコピー動作（ＬＢＡ１０に対応するデータコピー動作）の実行中に、ＬＢＡ１０を指定するライトコマンドがホスト２から受信された場合が想定されている。In FIG. 31, it is assumed that a writecommand specifying LBA 10 is received fromhost 2 while the data copy operation in FIG. 29 (data copy operation corresponding to LBA 10) is being performed.

コントローラ４は、ホスト２から受信されるライトデータを書き込み先ブロックに書き込む（ここではＢＬＫ＃３のオフセット＋０に対応する位置に書き込まれる）。そして、コントローラ４は、｛ＬＢＡ１０、ＢＬＫ＃３、オフセット（＝＋０）｝をホスト２に通知する。Thecontroller 4 writes the write data received from thehost 2 to the destination block (here, it is written to the location corresponding to offset +0 of BLK#3). Thecontroller 4 then notifies thehost 2 of {LBA10,BLK#3, offset (=+0)}.

ホスト２は、ＬＵＴを更新して、ＬＢＡ１０に対応するブロック番号およびオフセットを、ＢＬＫ＃５０、オフセット（＋４）から、ＢＬＫ＃３、オフセット（＋０）に変更する。Host 2 updates the LUT and changes the block number and offset corresponding toLBA 10 fromBLK#50, offset (+4) toBLK#3, offset (+0).

もしこの後に、ＬＢＡ１０のデスティネーション物理アドレスがコントローラ４からホスト２に通知されたならば、ＬＢＡ１０に対応する最新データが格納されている位置を示すブロック番号およびオフセット（ＢＬＫ＃３、オフセット（＋０））が、ＬＢＡ１０に対応するデスティネーション物理アドレス（ここでは、ＢＬＫ＃１００、オフセット（＝＋０））に誤って変更されてしまう可能性がある。If the destination physical address of LBA10 is subsequently notified to thehost 2 by thecontroller 4, there is a possibility that the block number and offset (BLK#3, offset (+0)) indicating the location where the most recent data corresponding to LBA10 is stored will be erroneously changed to the destination physical address corresponding to LBA10 (here,BLK#100, offset (=+0)).

本実施形態では、コントローラ４は、ＬＢＡ１０とデスティネーション物理アドレス（ＢＬＫ＃１００、オフセット（＝＋０））のみならず、ソース物理アドレス（ＢＬＫ＃５０、オフセット（＝＋４））もホスト２に通知することができる。ホスト２は、ソース物理アドレス（ＢＬＫ＃５０、オフセット（＝＋４））が、ＬＵＴによってＬＢＡ１０に現在マッピングされているブロック番号、オフセットに一致しない場合には、ＬＵＴを更新しない。これにより、ＬＢＡ１０に対応する最新データが格納されている位置を示すブロック番号およびオフセット（ＢＬＫ＃３、オフセット（＋０））が、ＬＢＡ１０に対応するデスティネーション物理アドレス（ここでは、ＢＬＫ＃１００、オフセット（＝＋０））に誤って変更されてしまうことを防止することができる。In this embodiment, thecontroller 4 can notify thehost 2 of not onlyLBA 10 and the destination physical address (BLK #100, offset (= +0)), but also the source physical address (BLK #50, offset (= +4)). If the source physical address (BLK #50, offset (= +4)) does not match the block number and offset currently mapped toLBA 10 by the LUT, thehost 2 does not update the LUT. This makes it possible to prevent the block number and offset (BLK #3, offset (+0)) indicating the location where the latest data corresponding toLBA 10 is stored from being erroneously changed to the destination physical address corresponding to LBA 10 (here,BLK #100, offset (= +0)).

図３２は、ＧＣ制御コマンドの別の例を示す。Figure 32 shows another example of a GC control command.

この図３２のＧＣ制御コマンドは、ソースＱｏＳドメインＩＤの代わりに、ソースデバイスＩＤとソースＱｏＳドメインＩＤのペアを指定してもよい。さらに、この図３２のＧＣ制御コマンドは、デスティネーションＱｏＳドメインＩＤの代わりに、デスティネーションデバイスＩＤとデスティネーションＱｏＳドメインＩＤのペアを指定してもよい。これにより、あるフラッシュストレージデバイス３をＧＣソースとして動作させ、別のフラッシュストレージデバイス３をＧＣデスティネーションとして動作させることが可能となる。ソースデバイスＩＤとデスティネーションデバイスＩＤが同じである場合には、一つのフラッシュストレージデバイス３内でＧＣが実行される。The GC control command in FIG. 32 may specify a pair of a source device ID and a source QoS domain ID instead of a source QoS domain ID. Furthermore, the GC control command in FIG. 32 may specify a pair of a destination device ID and a destination QoS domain ID instead of a destination QoS domain ID. This makes it possible to operate oneflash storage device 3 as a GC source and anotherflash storage device 3 as a GC destination. When the source device ID and destination device ID are the same, GC is performed within oneflash storage device 3.

図３３は、図３２のＧＣ制御コマンドに対応するＧＣ用コールバックコマンドの例を示す。Figure 33 shows an example of a GC callback command corresponding to the GC control command in Figure 32.

図３３のＧＣ用コールバックコマンドは、デスティネーション物理アドレスの代わりに、デスティネーションデバイスＩＤとデスティネーション物理アドレスのペアを含む。また、図３３のＧＣ用コールバックコマンドは、ソース物理アドレス（オプショナル）の代わりに、ソースデバイスＩＤとソース物理アドレスのペア（オプショナル）を含んでもよい。The GC callback command in FIG. 33 includes a pair of a destination device ID and a destination physical address instead of a destination physical address. The GC callback command in FIG. 33 may also include a pair of a source device ID and a source physical address (optional) instead of a source physical address (optional).

いま、デバイスＩＤが１のフラッシュストレージデバイス３をＧＣソースとして動作させ、デバイスＩＤが２のフラッシュストレージデバイス３をＧＣデスティネーションとして動作させる場合を想定する。ホスト２は、ソースデバイスＩＤ＃１およびデスティネーションデバイスＩＤ＃２を指定するＧＣ制御コマンドを、デバイスＩＤ＃１のフラッシュストレージデバイス３と、デバイスＩＤ＃２のフラッシュストレージデバイス３に送信してもよい。Now, assume that theflash storage device 3 withdevice ID 1 operates as a GC source, and theflash storage device 3 withdevice ID 2 operates as a GC destination. Thehost 2 may send a GC control command specifying the sourcedevice ID #1 and the destinationdevice ID #2 to theflash storage device 3 withdevice ID #1 and theflash storage device 3 withdevice ID #2.

デバイスＩＤ＃１のフラッシュストレージデバイス３は、ソースＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するブロック群からＧＣソースブロックを選択し、ＧＣソースブロック内の有効データとこの有効データの論理アドレスとを、デスティネーションデバイスＩＤによって指定されるフラッシュストレージデバイス（デバイスＩＤ＃２のフラッシュストレージデバイス）宛てに送信する。ＧＣソースブロック内の有効データとこの有効データの論理アドレスは、例えば、図３のスイッチ１を介して、デバイスＩＤ＃１のフラッシュストレージデバイス３からデバイスＩＤ＃２のフラッシュストレージデバイス３に転送される。Theflash storage device 3 withdevice ID #1 selects a GC source block from the group of blocks belonging to the QoS domain specified by the source QoS domain ID, and transmits the valid data in the GC source block and the logical address of this valid data to the flash storage device specified by the destination device ID (the flash storage device with device ID #2). The valid data in the GC source block and the logical address of this valid data are transferred from theflash storage device 3 withdevice ID #1 to theflash storage device 3 withdevice ID #2, for example, via theswitch 1 in FIG. 3.

デバイスＩＤ＃２のフラッシュストレージデバイス３は、デスティネーションＱｏＳドメインＩＤによって指定されるＱｏＳドメインに属するフリーブロック群からＧＣデスティネーションブロックを選択し、スイッチ１を介して受信される有効データおよび論理ドレスをＧＣデスティネーションブロックに書き込む（コピーする）。Theflash storage device 3 withdevice ID #2 selects a GC destination block from the group of free blocks belonging to the QoS domain specified by the destination QoS domain ID, and writes (copies) the valid data and logical address received via theswitch 1 to the GC destination block.

デバイスＩＤ＃２のフラッシュストレージデバイス３は、コピーされた有効データの論理アドレスと、この有効データがコピーされたデスティネーション物理アドレス（ブロック番号、オフセット）を、ＧＣ用コールバックコマンドによってホスト２に通知する。Theflash storage device 3 withdevice ID #2 notifies thehost 2 of the logical address of the copied valid data and the destination physical address (block number, offset) to which this valid data has been copied using a GC callback command.

デバイスＩＤ＃１のフラッシュストレージデバイス３は、コピーされた有効データの論理アドレスと、この有効データが格納されているソース物理アドレス（ブロック番号、オフセット）を、ＧＣ用コールバックコマンドによってホスト２に通知する。Theflash storage device 3 withdevice ID #1 notifies thehost 2 of the logical address of the copied valid data and the source physical address (block number, offset) where this valid data is stored by a GC callback command.

図３４は、書き込み／リード／ＧＣ動作を示す。Figure 34 shows the write/read/GC operations.

まず、ホスト２からのデータを書き込むホストライト動作について説明する。First, we will explain the host write operation, which writes data fromhost 2.

（１）コントローラ４は、ホスト２からＬＢＡとライトデータを受信する。(1) Thecontroller 4 receives the LBA and write data from thehost 2.

（２）コントローラ４は、ＬＢＡとライトデータの双方を書き込み先ブロックに書き込む。書き込み先ブロックが割り当てられていない場合には、コントローラ４は、フリーブロックリストから一つのフリーブロックを選択し、この選択したフリーブロックを新たな書き込み先ブロックとして割り当てる。そして、コントローラ４は、ＬＢＡとライトデータの双方をこの新たな書き込み先ブロックに書き込む。(2) Thecontroller 4 writes both the LBA and the write data to the destination block. If a destination block has not been assigned, thecontroller 4 selects a free block from the free block list and assigns this selected free block as a new destination block. Thecontroller 4 then writes both the LBA and the write data to this new destination block.

（３）コントローラ４は、このＬＢＡと、このライトデータが書き込まれた書き込み先ブロック内の位置を示す物理アドレスＰＢＡをホスト２に通知する。この物理アドレスＰＢＡは、ブロック番号およびオフセットによって表される。書き込み先ブロック全体がデータで満たされると、コントローラ４は、この書き込み先ブロックをアクティブブロックリストに登録する。(3) Thecontroller 4 notifies thehost 2 of this LBA and a physical address PBA that indicates the location in the destination block where the write data has been written. This physical address PBA is represented by a block number and an offset. When the entire destination block is filled with data, thecontroller 4 registers this destination block in the active block list.

次に、リード動作について説明する。Next, we will explain the read operation.

（４）ホスト２は、ホスト２によって管理されているＬＵＴを参照して、ユーザアプリケーションからのリード要求に含まれるＬＢＡをリード用物理アドレスＰＢＡ（ブロック番号、オフセット）に変換する。(4) Thehost 2 refers to the LUT managed by thehost 2 and converts the LBA included in the read request from the user application into a read physical address PBA (block number, offset).

（５）ホスト２から受信されるリード用物理アドレスＰＢＡ（ブロック番号、オフセット）に基づいて、コントローラ４は、このブロック番号を有するブロックをリード対象のブロックとして決定する。リード対象のブロックは、アクティブブロックリストによって管理されているブロック群（アクティブブロック）のいずれか一つ、または現在のＧＣソースブロック、または現在の書き込み先ブロックである。そして、コントローラ４は、オフセットに基づいて、リード対象のブロックからデータをリードする。(5) Based on the read physical address PBA (block number, offset) received from thehost 2, thecontroller 4 determines the block having this block number as the block to be read. The block to be read is one of the blocks (active blocks) managed by the active block list, or the current GC source block, or the current write destination block. Then, thecontroller 4 reads data from the block to be read based on the offset.

次に、ＧＣ動作について説明する。Next, we will explain GC operation.

（６）コントローラ４は、ＧＣソースブロック（コピー元ブロック）およびＧＣデスティネーションブロック（コピー先ブロック）を選択し、ＧＣソースブロック内に格納されている有効データとこの有効データのＬＢＡの双方をＧＣデスティネーションブロックにコピーする。(6) Thecontroller 4 selects a GC source block (copy source block) and a GC destination block (copy destination block), and copies both the valid data stored in the GC source block and the LBA of this valid data to the GC destination block.

（７）コントローラ４は、コピーされた有効データのＬＢＡと、この有効データがコピーされたＧＣデスティネーションブロック内の位置を示すＰＢＡ（ブロック番号、オフセット）の双方を、ホスト２に通知する。(7) Thecontroller 4 notifies thehost 2 of both the LBA of the copied valid data and the PBA (block number, offset) indicating the location within the GC destination block to which this valid data has been copied.

あるいは、コントローラ４は、コピーされた有効データのＬＢＡと、この有効データがコピーされたＧＣデスティネーションブロック内の位置を示すＰＢＡ（ブロック番号、オフセット）と、この有効データが格納されているＧＣソースブロック内の位置を示すＰＢＡ（ブロック番号、オフセット）とを、ホスト２に通知してもよい。Alternatively, thecontroller 4 may notify thehost 2 of the LBA of the copied valid data, the PBA (block number, offset) indicating the position in the GC destination block to which this valid data has been copied, and the PBA (block number, offset) indicating the position in the GC source block where this valid data is stored.

図３５は、参照カウントを管理するためのブロック管理テーブルの構成例を示す。Figure 35 shows an example of the configuration of a block management table for managing reference counts.

ホスト２は重複排除機能をサポートしている。したがって、ユーザアプリケーションから書き込み要求されたデータと一致する重複データがフラッシュストレージデバイス３（ＮＡＮＤ型フラッシュメモリ５）にすでに存在する場合には、ホスト２は、このデータをフラッシュストレージデバイス３に書き込まず、このデータが格納されている位置（ブロック番号、オフセット）を指すポインタのみを、書き込み要求されたデータのＬＢＡに関連付ける。このため、フラッシュストレージデバイス３（ＮＡＮＤ型フラッシュメモリ５）に格納されている各４Ｋバイトデータは、一つの論理アドレスから参照されるだけでなく、複数の論理アドレスから参照される可能性がある。Thehost 2 supports a deduplication function. Therefore, if duplicate data matching data requested to be written by a user application already exists in the flash storage device 3 (NAND type flash memory 5), thehost 2 does not write this data to theflash storage device 3, and associates only a pointer indicating the location (block number, offset) where this data is stored with the LBA of the data requested to be written. Therefore, each 4K byte data stored in the flash storage device 3 (NAND type flash memory 5) can be referenced not only from one logical address, but also from multiple logical addresses.

本実施形態においては、フラッシュストレージデバイス３は、４Ｋバイトデータ毎に参照カウントを管理する機能を有している。ここで、あるデータに対応する参照カウントは、このデータを参照している論理アドレスの数を示す。In this embodiment, theflash storage device 3 has a function for managing a reference count for each 4K byte of data. Here, the reference count corresponding to a certain piece of data indicates the number of logical addresses that reference this data.

図３５では、ブロックＢＬＫ＃１用のブロック管理テーブルが例示されている。Figure 35 shows an example of a block management table forblock BLK#1.

ブロックＢＬＫ＃１用のブロック管理テーブルは、ブロックＢＬＫ＃１の複数のオフセット値それぞれに対応する複数のエントリを含む。The block management table forblock BLK#1 contains multiple entries corresponding to each of the multiple offset values ofblock BLK#1.

例えば、オフセット＋０に対応するエントリには、ブロックＢＬＫ＃１のオフセット＋０に対応する位置に格納されている４ＫＢデータに対応する参照カウントが格納される。同様に、オフセット＋１に対応するエントリには、ブロックＢＬＫ＃１のオフセット＋１に対応する位置に格納されている４ＫＢデータに対応する参照カウントが格納される。For example, the entry corresponding to offset +0 stores a reference count corresponding to 4 KB data stored at a position corresponding to offset +0 inblock BLK#1. Similarly, the entry corresponding to offset +1 stores a reference count corresponding to 4 KB data stored at a position corresponding to offset +1 inblock BLK#1.

参照カウントが１以上であるデータは有効データであり、参照カウントが０のデータは無効データである。Data with a reference count of 1 or greater is valid data, and data with a reference count of 0 is invalid data.

フラッシュストレージデバイス３は、ホスト２から受信されるデュプリケートコマンド／Ｔｔｉｍコマンドに基づいて、参照カウントをインクリメント／デクリメントする。Theflash storage device 3 increments/decrements the reference count based on the duplicate command/Ttim command received from thehost 2.

図３６は、参照カウントの管理のためにフラッシュストレージデバイス３に適用されるデュプリケートコマンドを示す。Figure 36 shows the duplicate command applied toflash storage device 3 to manage reference counts.

デュプリケートコマンドは、ある物理アドレス（ブロック番号、オフセット）に格納されているデータの参照カウントを１増やすことをフラッシュストレージデバイス３に要求するコマンドである。The duplicate command is a command that requests theflash storage device 3 to increment the reference count of data stored at a certain physical address (block number, offset) by one.

このデュプリケートコマンドは、コマンドＩＤ、物理アドレスＰＢＡ、長さ、等を含んでもよい。This duplicate command may include a command ID, a physical address PBA, a length, etc.

コマンドＩＤはこのコマンドがデュプリケートコマンドであることを示すＩＤ（コマンドコード）であり、デュプリケートコマンドにはデュプリケートコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a duplicate command, and the duplicate command contains a command ID for the duplicate command.

物理アドレスＰＢＡは、参照カウントを１だけ増やすべきデータが格納されている最初の物理記憶位置を示す。物理アドレスＰＢＡは、ブロック番号、オフセット（ブロック内オフセット）によって指定される。The physical address PBA indicates the first physical memory location where the data for which the reference count should be increased by 1 is stored. The physical address PBA is specified by the block number and offset (offset within the block).

長さは、参照カウントを１だけ増やすべきデータの長さを示す。このデータ長は、粒度（Ｇｒａｉｎ）の数によって指定可能である。The length indicates the length of the data for which the reference count should be increased by 1. This data length can be specified by the number of grains.

コントローラ４は、参照カウントを増やすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むデュプリケートコマンドをホスト２から受信した場合、ブロック管理テーブル３２を更新して、デュプリケートコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを１増やす。When thecontroller 4 receives from the host 2 a duplicate command including a block number and an offset within the block indicating the physical storage location where the data for which the reference count is to be increased is stored, thecontroller 4 updates the block management table 32 and increases by 1 the reference count corresponding to the data at the physical storage location corresponding to the block number and offset within the block included in the duplicate command.

図３７は、参照カウントの管理のためにフラッシュストレージデバイス３に適用されるＴｒｉｍコマンドを示す。Figure 37 shows the Trim command applied to theflash storage device 3 to manage reference counts.

このＴｒｉｍコマンドは、ある物理アドレス（ブロック番号、オフセット）に格納されているデータの参照カウントを１減らすことをフラッシュストレージデバイス３に要求するコマンドである。This Trim command requests theflash storage device 3 to decrement the reference count of data stored at a certain physical address (block number, offset) by one.

このＴｒｉｍコマンドは、コマンドＩＤ、物理アドレスＰＢＡ、長さ、等を含んでもよい。This Trim command may include a command ID, a physical address PBA, a length, etc.

コマンドＩＤはこのコマンドがＴｒｉｍコマンドであることを示すＩＤ（コマンドコード）であり、ＴｒｉｍコマンドにはＴｒｉｍコマンド用のコマンドＩＤが含まれる。The command ID is an ID (command code) that indicates that this command is a Trim command, and the Trim command includes a command ID for the Trim command.

物理アドレスＰＢＡは、参照カウントを１だけ減らすべきデータが格納されている最初の物理記憶位置を示す。物理アドレスＰＢＡは、ブロック番号、オフセット（ブロック内オフセット）によって指定される。The physical address PBA indicates the first physical memory location where the data whose reference count is to be decremented by 1 is stored. The physical address PBA is specified by the block number and offset (offset within the block).

長さは、参照カウントを１だけ減らすべきデータの長さを示す。このデータ長は、粒度（Ｇｒａｉｎ）の数によって指定可能である。The length indicates the length of the data for which the reference count should be decremented by 1. This data length can be specified by the number of grains.

コントローラ４は、参照カウントを減らすべきデータが格納されている物理記憶位置を示すブロック番号およびブロック内オフセットを含むＴｒｉｍコマンドをホスト２から受信した場合、ブロック管理テーブル３２を更新して、Ｔｒｉｍコマンドに含まれるブロック番号およびブロック内オフセットに対応する物理記憶位置のデータに対応する参照カウントを１減らす。When thecontroller 4 receives from the host 2 a Trim command including a block number and an offset within the block indicating the physical storage location where the data whose reference count is to be decremented is stored, thecontroller 4 updates the block management table 32 and decrements by 1 the reference count corresponding to the data in the physical storage location that corresponds to the block number and offset within the block included in the Trim command.

図３８は、参照カウントインクリメント／デクリメント処理を示す。Figure 38 shows the reference count increment/decrement process.

フラッシュストレージデバイス３のコントローラ４がホスト２からデュプリケートコマンドを受信した時、コントローラ４は、デュプリケートコマンドによって指定される物理アドレスＰＢＡ（ブロック番号、オフセット）に対応する参照カウント、つまり、このブロック番号およびオフセットによって指定されるＮＡＮＤ型フラッシュメモリ５内の物理記憶位置に格納されているデータに対応する参照カウントを１増やす（ステップＳ６１）。この場合、コントローラ４は、デュプリケートコマンドによって指定されるブロック番号を有するブロックに対応するブロック管理テーブル３２を更新する。このブロック管理テーブル３２の更新では、デュプリケートコマンドによって指定されるオフセットに対応するブロック管理テーブル３２内のエントリに格納されている参照カウントが１増やされる。デュプリケートコマンドによって指定される長さが２以上の場合には、デュプリケートコマンドによって指定されるオフセットに対応する参照カウントのみならず、このオフセットに後続する幾つかのオフセットに対応する参照カウントも１増やされる。When thecontroller 4 of theflash storage device 3 receives a duplicate command from thehost 2, thecontroller 4 increments by one the reference count corresponding to the physical address PBA (block number, offset) specified by the duplicate command, that is, the reference count corresponding to the data stored in the physical storage location in theNAND flash memory 5 specified by this block number and offset (step S61). In this case, thecontroller 4 updates the block management table 32 corresponding to the block having the block number specified by the duplicate command. In updating the block management table 32, the reference count stored in the entry in the block management table 32 corresponding to the offset specified by the duplicate command is incremented by one. If the length specified by the duplicate command is 2 or more, not only the reference count corresponding to the offset specified by the duplicate command but also the reference counts corresponding to several offsets following this offset are incremented by one.

フラッシュストレージデバイス３のコントローラ４がホスト２からＴｒｉｍコマンドを受信した時、コントローラ４は、Ｔｒｉｍコマンドによって指定される物理アドレスＰＢＡ（ブロック番号、オフセット）に対応する参照カウント、つまり、このブロック番号およびオフセットによって指定されるＮＡＮＤ型フラッシュメモリ５内の物理記憶位置に格納されているデータに対応する参照カウントを１減らす（ステップＳ６２）。この場合、コントローラ４は、Ｔｒｉｍコマンドによって指定されるブロック番号を有するブロックに対応するブロック管理テーブル３２を更新する。このブロック管理テーブル３２の更新では、Ｔｒｉｍコマンドによって指定されるオフセットに対応するブロック管理テーブル３２内のエントリに格納されている参照カウントが１減らされる。Ｔｒｉｍコマンドによって指定される長さが２以上の場合には、Ｔｒｉｍコマンドによって指定されるオフセットに対応する参照カウントのみならず、このオフセットに後続する幾つかのオフセットに対応する参照カウントも１減らされる。When thecontroller 4 of theflash storage device 3 receives a Trim command from thehost 2, thecontroller 4 decrements by one the reference count corresponding to the physical address PBA (block number, offset) specified by the Trim command, that is, the reference count corresponding to the data stored in the physical memory location in theNAND flash memory 5 specified by this block number and offset (step S62). In this case, thecontroller 4 updates the block management table 32 corresponding to the block having the block number specified by the Trim command. In this update of the block management table 32, the reference count stored in the entry in the block management table 32 corresponding to the offset specified by the Trim command is decremented by one. If the length specified by the Trim command is 2 or more, not only the reference count corresponding to the offset specified by the Trim command but also the reference counts corresponding to several offsets following this offset are decremented by one.

ＧＣにおいては、コントローラ４は、ＧＣソースブロックに対応するブロック管理テーブルを参照して、サイズが４ＫＢであるデータ単位で、ＧＣソースブロック内のデータが有効データであるか無効データであるかを判定する。コントローラ４は、参照カウントが０であるデータは無効データであると判定し、参照カウントが１以上であるデータは有効データであると判定する。そして、コントローラ４は、有効データ（参照カウントが１以上のデータ）とこの有効データに対応する論理アドレスをＧＣソースブロックからＧＣデスティネーションブロックにコピーする。In GC, thecontroller 4 refers to the block management table corresponding to the GC source block and determines whether the data in the GC source block is valid or invalid, for each data unit of 4 KB in size. Thecontroller 4 determines that data with a reference count of 0 is invalid data, and data with a reference count of 1 or more is valid data. Thecontroller 4 then copies the valid data (data with a reference count of 1 or more) and the logical address corresponding to this valid data from the GC source block to the GC destination block.

より詳しくは、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のガベージコレクションを実行する場合、ガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを選択する。コントローラ４は、コピー元ブロック内に格納されている、参照カウントが１以上の第１のデータ（有効データ）と第１のデータの論理アドレスの双方をコピー先ブロックにコピーする。そして、コントローラ４は、第１のデータの論理アドレスと、コピー先ブロックのブロック番号と、第１のデータがコピーされた、コピー先ブロックの先頭からのオフセット位置を粒度の倍数で示すブロック内オフセットとを、ホスト２に通知する。More specifically, when thecontroller 4 executes garbage collection of theNAND flash memory 5, it selects a source block and a destination block for the garbage collection. Thecontroller 4 copies both the first data (valid data) with a reference count of 1 or more stored in the source block and the logical address of the first data to the destination block. Thecontroller 4 then notifies thehost 2 of the logical address of the first data, the block number of the destination block, and an intra-block offset indicating the offset position from the beginning of the destination block to which the first data has been copied, expressed as a multiple of the granularity.

以上説明したように、本実施形態によれば、ホスト２ではなく、フラッシュストレージデバイス３が、ホスト２からのデータ（ユーザデータ）を書き込むべき書き込み先ブロックおよびこの書き込み先ブロック内の位置（書き込み先位置）を決定する。フラッシュストレージデバイス３は、ユーザデータを書き込み先ブロック内の書き込み先位置に書き込み、そして、書き込み先ブロックのブロック番号と、書き込み先ブロックの先頭から書き込み先位置までのオフセットをページサイズとは異なるサイズを有する粒度の倍数で示すブロック内オフセットとをホスト２に通知する。これにより、ホスト２は、ブロックサイズ、ページ書き込み順序制約、バッドページ、ページサイズ等を意識を意識することなく、ユーザデータをＮＡＮＤ型フラッシュメモリ５に書き込むことができ、さらに、ブロック番号およびブロック内オフセットによって表される物理アドレス（抽象化された物理アドレス）をこのユーザデータの論理アドレスにマッピングすることができる。As described above, according to this embodiment, theflash storage device 3, not thehost 2, determines the destination block to which data (user data) from thehost 2 should be written and the position (destination position) within this destination block. Theflash storage device 3 writes the user data to the destination position within the destination block, and notifies thehost 2 of the block number of the destination block and the offset within the block, which indicates the offset from the beginning of the destination block to the destination position in a multiple of a granularity having a size different from the page size. This allows thehost 2 to write user data to theNAND flash memory 5 without being aware of block sizes, page write order constraints, bad pages, page sizes, etc., and further allows the physical address (abstracted physical address) represented by the block number and the offset within the block to be mapped to the logical address of this user data.

このように、フラッシュストレージデバイス３が、書き込み先ブロックおよびこの書き込み先ブロック内の位置を決定し、且つブロック番号とブロック内オフセットとをホスト２に返すという構成により、上位階層（ホスト２）のアプリケーションレベルアドレス変換テーブルと従来型ＳＳＤのＬＵＴレベルアドレス変換テーブルとのマージを実現することが可能となり、しかも、フラッシュストレージデバイス３が、ＮＡＮＤ型フラッシュメモリ５の特徴／制約を考慮してＮＡＮＤ型フラッシュメモリ５を制御することが可能となる。したがって、ホスト２とフラッシュストレージデバイス３との間の適切な役割分担を実現でき、これによってホスト２とフラッシュストレージデバイス３とを含むシステム全体のＩ／Ｏ性能の向上を図ることができる。In this way, theflash storage device 3 determines the destination block and the position within this destination block, and returns the block number and offset within the block to thehost 2. This makes it possible to realize merging of the application level address translation table of the upper layer (host 2) with the LUT level address translation table of the conventional SSD, and also enables theflash storage device 3 to control theNAND flash memory 5 taking into account the characteristics/constraints of theNAND flash memory 5. Therefore, an appropriate division of roles between thehost 2 and theflash storage device 3 can be realized, thereby improving the I/O performance of the entire system including thehost 2 and theflash storage device 3.

また、本実施形態によれば、アドレス変換テーブルを管理するホスト２ではなく、フラッシュストレージデバイス３がガベージコレクションのためのコピー元ブロックおよびコピー先ブロックを選択し、コピー元ブロック内に格納されている有効データをコピー先ブロックにコピーする。そして、フラッシュストレージデバイス３が、コピーされた有効データの論理アドレスと、コピー先ブロックのブロック番号と、有効データがコピーされたコピー先ブロック内の位置を示すブロック内オフセットとを、ホスト２に通知する。このように、ガベージコレクションはフラッシュストレージデバイス３によって実行され、しかも論理アドレス、ブロック番号、ブロック内オフセットがフラッシュストレージデバイス３からホスト２に通知されるので、ホスト２は、論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレス（つまり、ブロック番号とブロック内オフセットとのペア）それぞれとの間のマッピングをアドレス変換テーブル（ＬＵＴ）を使用して正しい管理することができる。また、アプリケーションレベルＧＣをフラッシュストレージデバイス３のＧＣとマージすることができので、ライトアンプリフィケーションを大幅に低減することができる。According to this embodiment, theflash storage device 3, rather than thehost 2 that manages the address translation table, selects the source block and destination block for garbage collection and copies the valid data stored in the source block to the destination block. Theflash storage device 3 then notifies thehost 2 of the logical address of the copied valid data, the block number of the destination block, and the intra-block offset indicating the position in the destination block to which the valid data has been copied. In this way, garbage collection is performed by theflash storage device 3, and theflash storage device 3 notifies thehost 2 of the logical address, block number, and intra-block offset, so that thehost 2 can correctly manage the mapping between each logical address and each physical address of the NAND flash memory 5 (i.e., pairs of block number and intra-block offset) using the address translation table (LUT). In addition, the application level GC can be merged with the GC of theflash storage device 3, so that write amplification can be significantly reduced.

なお、フラッシュストレージデバイス３は、ストレージアレイ内に設けられる複数のフラッシュストレージデバイス３の一つとして利用されてもよい。ストレージアレイは、サーバ計算機のような情報処理装置にケーブルまたはネットワークを介して接続されてもよい。ストレージアレイは、このストレージアレイ内の複数のフラッシュストレージデバイス３を制御するコントローラを含む。フラッシュストレージデバイス３がストレージアレイに適用された場合には、このストレージアレイのコントローラが、フラッシュストレージデバイス３のホスト２として機能してもよい。Theflash storage device 3 may be used as one of a plurality offlash storage devices 3 provided in a storage array. The storage array may be connected to an information processing device such as a server computer via a cable or a network. The storage array includes a controller that controls the plurality offlash storage devices 3 in the storage array. When theflash storage device 3 is applied to a storage array, the controller of the storage array may function as ahost 2 for theflash storage device 3.

また、本実施形態では、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリを例示した。しかし、本実施形態の機能は、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又は、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような他の様々な不揮発性メモリにも適用できる。 In the present embodiment, a NAND flash memory is exemplified as a nonvolatile memory. However, the function of the present embodiment can be applied to, for example, an MRAM (Magnetoresistive Random Access Memory).
Random Access Memory), PRAM (Phase change
The present invention can also be applied to various other non-volatile memories such as Random Access Memory (RRAM), Resistive Random Access Memory (ReRAM), or Ferroelectric Random Access Memory (FeRAM).

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.

２…ホスト、３…フラッシュストレージデバイス、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、２１…ライト動作制御部、２２…リード動作制御部、２３…ＧＣ動作制御部。2... host, 3... flash storage device, 4... controller, 5... NAND flash memory, 21... write operation control unit, 22... read operation control unit, 23... GC operation control unit.

Claims (18)

Translated fromJapanese

ホストに接続可能なメモリシステムであって、
各々が消去動作の単位である複数のブロックを各々が有する複数のメモリダイを含む不揮発性メモリと、
前記不揮発性メモリに電気的に接続されたコントローラとを具備し、
前記コントローラは、
前記複数のメモリダイの各々が一つのドメインのみに属するように前記複数のメモリダイを複数のドメインに分類し、
第１のデータの書き込みを要求し且つ前記第１のデータが書き込まれるべきドメインの識別子を少なくとも指定するライトコマンドを前記ホストから受信した場合、前記複数のドメインから、前記指定された識別子に関連付けられたドメインを選択し、前記選択されたドメインに属する第１のメモリダイに含まれるブロックの集合から、前記第１のデータが書き込まれるべき第１のブロックを選択し、前記第１のデータを前記第１のブロック内の第１の記憶位置に書き込み、
少なくとも前記第１のメモリダイの識別子と前記第１のブロックの識別子とを用いて前記第１の記憶位置を前記ホストに通知するように構成されている、メモリシステム。 1. A memory system connectable to a host, comprising:
A non-volatile memory including a plurality of memory dies each having a plurality of blocks each being a unit of an erase operation;
a controller electrically connected to the non-volatile memory;
The controller:
classifying the plurality of memory dies into a plurality of domains such that each of the plurality of memory dies belongs to only one domain;
when a write command is received from the host requesting writing of first data and specifying at least an identifier of a domain to which the first data is to be written, selecting a domain associated with the specified identifier from among the plurality of domains, selecting a first block to which the first data is to be written from a set of blocks included in a first memory die belonging to the selected domain, and writing the first data to a first memory location within the first block;
11. A memory system configured to inform the hostof the first storage location using at least an identifier of the first memory die and an identifier of the first block. 前記ライトコマンドは、前記第１のデータに対応する論理アドレスをさらに指定し、前記第１のメモリダイの前記識別子および前記第１のブロックの前記識別子を指定しない、請求項１記載のメモリシステム。The memory system of claim 1, wherein the write command further specifies a logical address corresponding to the first data, and does not specify the identifier of the first memory die or the identifier of the first block. 前記コントローラは、前記第１のメモリダイの前記識別子と前記第１のブロックの前記識別子と前記第１のブロック内のオフセットアドレスとを使用して前記第１の記憶位置を前記ホストに通知するように構成されている、請求項１記載のメモリシステム。The memory system of claim 1, wherein the controller is configured to notify the host of the first memory location using the identifier of the first memory die, the identifier of the first block, and an offset address within the first block. 前記複数のブロックの各々は複数のページを含み、前記複数のページの各々はデータ書き込み動作の単位であり、
前記コントローラは、前記複数のページの各々のサイズとは異なるサイズを有する粒度の倍数を使用して前記オフセットアドレスを指定する、請求項３記載のメモリシステム。 Each of the plurality of blocks includes a plurality of pages, and each of the plurality of pages is a unit of a data write operation;
4. The memory system of claim 3, wherein the controller specifies the offset address using a multiple of a granularity having a size different from a size of each of the plurality of pages. 前記コントローラは、前記第１の記憶位置 を指定するリードコマンドを前記ホストから受信した場合、前記第１のブロック内の前記第１の記憶位置から前記第１のデータを読み出すように構成されている、請求項３記載のメモリシステム。The memory system of claim 3, wherein the controller is configured to read the first data from the first memory location in the first block when a read command specifying the first memory location is received from the host. 前記リードコマンドは、前記第１のデータに対応する論理アドレスを指定しない、請求項５記載のメモリシステム。The memory system of claim 5, wherein the read command does not specify a logical address corresponding to the first data. 前記コントローラは、前記第１のデータに対応する論理アドレスを前記第１のデータと一緒に前記第１のブロックに書き込むようにさらに構成されている、請求項１記載のメモリシステム。The memory system of claim 1, wherein the controller is further configured to write a logical address corresponding to the first data to the first block together with the first data. 前記コントローラは、
前記第１のデータと前記論理アドレスを前記第１のブロックから前記不揮発性メモリの第２のブロック内の第２の記憶位置にコピーし、
前記第２の記憶位置と前記論理アドレスとを前記ホストに通知するようにさらに構成されている、請求項７記載のメモリシステム。 The controller:
copying the first data and the logical address from the first block to a second location in a second block of the non-volatile memory;
8. The memory system of claim 7, further configured to communicate said second storage location and said logical address to said host. 前記メモリダイのそれぞれに含まれる前記複数のブロックの各々は、前記複数のドメインのうちの一つのドメインにのみ属する、請求項１記載のメモリシステム。The memory system of claim 1, wherein each of the blocks included in each of the memory dies belongs to only one of the domains. 各々が消去動作の単位である複数のブロックを各々が有する複数のメモリダイを含む不揮発性メモリをコントローラにより制御する制御方法であって、
前記複数のメモリダイの各々が一つのドメインのみに属するように前記複数のメモリダイを複数のドメインに分類することと、
第１のデータの書き込みを要求し且つ前記第１のデータが書き込まれるべきドメインの識別子を少なくとも指定するライトコマンドをホストから受信した場合、前記複数のドメインから、前記指定された識別子に関連付けられたドメインを選択し、前記選択されたドメインに属する第１のメモリダイに含まれるブロックの集合から、前記第１のデータが書き込まれるべき第１のブロックを選択し、前記第１のデータを前記第１のブロック内の第１の記憶位置に書き込むことと、
少なくとも前記第１のメモリダイの識別子と前記第１のブロックの識別子とを用いて前記第１の記憶位置を前記ホストに通知することとを具備する、制御方法。 A method for controlling a non-volatile memory including a plurality of memory dies, each of which has a plurality of blocks that are units of an erase operation, by a controller, comprising:
classifying the plurality of memory dies into a plurality of domains such that each of the plurality of memory dies belongs to only one domain;
when receiving a write command from a host requesting writing of first data and specifying at least an identifier of a domain to which the first data is to be written, selecting a domain associated with the specified identifier from among the multiple domains, selecting a first block to which the first data is to be written from a set of blocks included in a first memory die belonging to the selected domain, and writing the first data to a first memory location in the first block;
and informing the hostof the first memory location using at least an identifier of the first memory die and an identifier of the first block. 前記ライトコマンドは、前記第１のデータに対応する論理アドレスをさらに指定し、前記第１のブロックの前記識別子を指定しない、請求項１０記載の制御方法。The control method according to claim 10, wherein the write command further specifies a logical address corresponding to the first data, and does not specify the identifier of the first block. 前記第１のメモリダイの識別子と前記第１のブロックの前記識別子と前記第１のブロック内のオフセットアドレスとを使用して前記第１の記憶位置を前記ホストに通知することをさらに具備する、請求項１０記載の制御方法。The control method of claim 10, further comprising: notifying the host of the first memory location using an identifier of the first memory die, the identifier of the first block, and an offset address within the first block. 前記複数のブロックの各々は複数のページを含み、前記複数のページの各々はデータ書き込み動作の単位であり、
前記オフセットアドレスは、前記複数のページの各々のサイズとは異なるサイズを有する粒度の倍数を使用して指定される、請求項１２記載の制御方法。 Each of the plurality of blocks includes a plurality of pages, and each of the plurality of pages is a unit of a data write operation;
The control method according to claim 12 , wherein the offset address is specified using a multiple of a granularity having a size different from a size of each of the plurality of pages. 前記第１の記憶位置を指定するリードコマンドを前記ホストから受信した場合、前記第１のブロック内の前記第１の記憶位置から前記第１のデータを読み出すことをさらに具備する、請求項１２記載の制御方法。The control method of claim 12, further comprising reading the first data from the first storage location in the first block when a read command specifying the first storage location is received from the host. 前記リードコマンドは、前記第１のデータに対応する論理アドレスを指定しない、請求項１４記載の制御方法。The control method according to claim 14, wherein the read command does not specify a logical address corresponding to the first data. 前記第１のデータに対応する論理アドレスを前記第１のデータと一緒に前記第１のブロックに書き込むことをさらに具備する、請求項１０記載の制御方法。The control method of claim 10, further comprising writing a logical address corresponding to the first data to the first block together with the first data. 前記第１のデータと前記論理アドレスを前記第１のブロックから前記不揮発性メモリの第２のブロック内の第２の記憶位置にコピーすることと、
前記第２の記憶位置と前記論理アドレスとを前記ホストに通知することとをさらに具備する、請求項１６記載の制御方法。 copying the first data and the logical address from the first block to a second storage location in a second block of the non-volatile memory;
17. The method of claim 16, further comprising: notifying the host of the second storage location and the logical address. 前記メモリダイのそれぞれに含まれる前記複数のブロックの各々は、前記複数のドメインのうちの一つのドメインにのみ属する、請求項１０記載の制御方法。The control method according to claim 10, wherein each of the plurality of blocks included in each of the memory dies belongs to only one of the plurality of domains.

Images