JP7467554B2 - An Autonomous Job Queuing System for Hardware Accelerators - Google Patents

Description

Translated fromJapanese

関連出願の相互参照
本出願は、２０１９年７月２７日に出願されたインド特許出願２０１９４１０３０３９４の利益を主張し、その主題は、参照によりその全体が本明細書に組み込まれる。CROSS REFERENCE TO RELATED APPLICATIONS This application claims the benefit of Indian Patent Application No. 201941030394, filed on July 27, 2019, the subject matter of which is incorporated herein by reference in its entirety.

本開示は、概して、コンピューティングの分野に関し、より具体的には、コンピューティングデバイスにおけるジョブキューイングのためのシステムおよび方法に関するが、これに限定されない。The present disclosure relates generally to the field of computing, and more specifically, but not by way of limitation, to systems and methods for job queuing in a computing device.

ハードウェアアクセラレータは、有限インパルス応答（ＦＩＲ）、無限インパルス応答（ＩＩＲ）、高速フーリエ変換（ＦＦＴ）などのような、ほとんどの一般的なデジタル信号プロセッサ（ＤＳＰ）ルーチンをオフロードするために、ＤＳＰにおいてユビキタスである。計算能力を大幅に増強するという考えであり得るとしても、データフローを設定し、実行を追跡し管理しなければならない命令処理コアの必要性により、それらの有効使用には高い障害が存在することが多い。しばしば、このようなコア駆動型の管理は、同様にかなりの命令サイクルを必要とする。これにより、コアとアクセラレータが処理負荷を効率的に分担しなければならないＤＳＰを通るデータフローにそれらをシームレスに統合することは非常に困難である。その結果、コア実行時間およびオーバーヘッドを組み合わせた場合と比較して、アクセラレータがコンピューティングタスクを何倍も速く完了することができる場合を除き、アクセラレータは未使用のままであり得る。Hardware accelerators are ubiquitous in digital signal processors (DSPs) to offload most common DSP routines, such as finite impulse response (FIR), infinite impulse response (IIR), fast Fourier transform (FFT), etc. Even though it may be an idea to greatly increase computational power, there are often high obstacles to their effective use due to the need for instruction processing cores that must set up the data flow and track and manage execution. Often, such core-driven management requires significant instruction cycles as well. This makes it very difficult to seamlessly integrate them into the data flow through the DSP, where cores and accelerators must efficiently share the processing load. As a result, accelerators may remain unused unless they can complete a computing task many times faster compared to the combined core execution time and overhead.

特開２００４－２７２８９４号JP 2004-272894 A国際公開第２０１９／０４４３４０号International Publication No. 2019/044340

実施形態は、ハードウェアアクセラレータと通信可能に結合されたプロセッサを含む電子デバイスに関し得る。プロセッサは、ＴＣＢにおける優先順位レベルの指標に基づいて、ＴＣＢがＴＣＢのキュー内に挿入されるべき位置を識別するように構成されてもよい。ハードウェアアクセラレータは、ＴＣＢｓのキューに関連するジョブを、キュー内のＴＣＢｓの順序に関連する順序で行い得る。Embodiments may relate to an electronic device that includes a processor communicatively coupled to a hardware accelerator. The processor may be configured to identify a location in a queue of TCBs where the TCB should be inserted based on an indication of a priority level in the TCB. The hardware accelerator may perform jobs associated with the queue of TCBs in an order related to the order of the TCBs in the queue.

一実施形態は、プロセッサであって、ＴＣＢにおいて、ＴＣＢの優先順位レベルの指標を識別し、優先順位レベルの指標に基づいて、複数のＴＣＢｓのキュー内の位置を識別し、かつ識別された位置でキューにＴＣＢを挿入する、プロセッサと、プロセッサと通信可能に結合されたハードウェアアクセラレータであって、複数のＴＣＢのキュー内のＴＣＢに関連するジョブを行い、複数のＴＣＢのキュー内のＴＣＢの順序に従ってＴＣＢに関連するジョブを行うハードウェアアクセラレータと、を備える、コンピューティングデバイスに関し得る。One embodiment may relate to a computing device including a processor that identifies, in the TCB, an indication of a priority level of the TCB, identifies a position in a queue of multiple TCBs based on the priority level indication, and inserts the TCB into the queue at the identified position; and a hardware accelerator communicatively coupled to the processor that performs a job associated with the TCB in the queue of multiple TCBs and that performs the job associated with the TCB according to an order of the TCBs in the queue of multiple TCBs.

別の実施形態は、ハードウェアアクセラレータと通信するための通信インターフェースと、通信インターフェースと結合された論理であって、ＴＣＢにおいて、ＴＣＢの優先順位レベルの指標を識別し、優先順位レベルの指標に基づいて、複数のＴＣＢｓのキュー内の位置にＴＣＢを挿入し、ハードウェアアクセラレータが、キュー内のそれらの位置に基づいて、複数のＴＣＢのそれぞれを実行する、論理と、を備える、プロセッサに関し得る。Another embodiment may relate to a processor comprising a communications interface for communicating with a hardware accelerator, and logic coupled to the communications interface for identifying, in the TCB, an indication of a priority level of the TCB, inserting the TCB into a position in a queue of multiple TCBs based on the priority level indication, and the hardware accelerator executing each of the multiple TCBs based on their position in the queue.

別の実施形態は、命令を含む１つ以上の非一時的なコンピュータ可読媒体であって、命令は、電子デバイスによって実行されると、電子デバイスのプロセッサに、複数のＴＣＢのキューを識別することであって、複数のＴＣＢのそれぞれのＴＣＢが、キュー内のそれぞれのＴＣＢの優先順位レベルの指標を含み、ハードウェアアクセラレータが、ＴＣＢの優先順位レベルに従ってそれぞれのＴＣＢに関連するジョブを行う、識別することと、キューに関連するアプリケーションプログラミングインターフェース（ＡＰＩ）を実行することと、ＡＰＩの実行に基づいてキューを改変することと、を行わせる、非一時的なコンピュータ可読媒体に関し得る。Another embodiment may relate to one or more non-transitory computer-readable media including instructions that, when executed by an electronic device, cause a processor of the electronic device to: identify a queue of a plurality of TCBs, each TCB of the plurality of TCBs including an indication of a priority level of each TCB in the queue, and a hardware accelerator to perform a job associated with each TCB according to the priority level of the TCB; execute an application programming interface (API) associated with the queue; and modify the queue based on execution of the API.

様々な実施形態による、タスク制御ブロック（ＴＣＢ）の例示的な構造を示す。1 illustrates an exemplary structure of a task control block (TCB) in accordance with various embodiments.様々な実施形態による、ジョブキューイングの例を示す。1 illustrates an example of job queuing, according to various embodiments.様々な実施形態による、ハードウェアアクセラレータにおけるジョブキューイングを行うために使用され得る、例示的なアプリケーションプログラミングインターフェース（ＡＰＩ）を示す。1 illustrates an example application programming interface (API) that may be used to perform job queuing in a hardware accelerator, according to various embodiments.様々な実施形態による、ＴＣＢジョブキューイングを行うために使用され得る別の例示的なＡＰＩを示す。1 illustrates another example API that may be used to perform TCB job queuing, according to various embodiments.様々な実施形態による、ＴＣＢジョブキューイングを行うために使用され得る別の例示的なＡＰＩを示す。1 illustrates another example API that may be used to perform TCB job queuing, according to various embodiments.様々な実施形態による、ＴＣＢジョブキューイングを行うために使用され得る別の例示的なＡＰＩを示す。1 illustrates another example API that may be used to perform TCB job queuing, according to various embodiments.様々な実施形態による、ＴＣＢジョブキューイングを行うために使用され得る別の例示的なＡＰＩを示す。1 illustrates another example API that may be used to perform TCB job queuing, according to various embodiments.様々な実施形態による、ＴＣＢジョブキューイングを行うように構成されたハードウェアアクセラレータおよびプロセッサを含み得る例示的な電気デバイスのブロック図である。FIG. 2 is a block diagram of an example electrical device that may include a hardware accelerator and processor configured to perform TCB job queuing, in accordance with various embodiments.

次の詳細な説明では、同様の番号が全体を通して同様の部品を指定し、本開示の主題が実施され得る例示的な実施形態として示される、本明細書の一部を形成する添付の図面を参照する。本開示の範囲から逸脱することなく、他の実施形態を利用してもよく、構造的または論理的な変更を加えてもよいことを理解されたい。したがって、次の詳細な説明は限定的な意味でとるべきではない。In the following detailed description, references are made to the accompanying drawings, which form a part hereof, in which like numerals designate like parts throughout and which show as exemplary embodiments in which the subject matter of the present disclosure may be practiced. It is to be understood that other embodiments may be utilized and structural or logical changes may be made without departing from the scope of the present disclosure. Therefore, the following detailed description is not to be taken in a limiting sense.

本開示の目的上、「ＡまたはＢ」という句は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示の目的上、「Ａ、Ｂ、またはＣ」という句は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。For purposes of this disclosure, the phrase "A or B" means (A), (B), or (A and B). For purposes of this disclosure, the phrase "A, B, or C" means (A), (B), (C), (A and B), (A and C), (B and C), or (A, B, and C).

説明は、「一実施形態において」または「実施形態において」という句を使用する場合があり、それは、同じまたは異なる実施形態のうちの１つ以上を各々指すことができる。さらに、本開示の実施形態に関して使用されるとき、「備える」、「含む」、「有する」などの用語は同義である。The description may use the phrase "in one embodiment" or "in an embodiment," which may each refer to one or more of the same or different embodiments. Additionally, when used with respect to embodiments of the present disclosure, terms such as "comprising," "including," and "having" are synonymous.

「と結合された」という用語は、その派生語とともに、本明細書で使用され得る。「結合された」とは、次のうちの１つ以上を意味する場合がある。「結合された」とは、２つ以上の要素が直接物理的または電気的に接触していることを意味し得る。しかしながら、「結合された」はまた、２つ以上の要素が互いに間接的に接触するが、それでも互いに協力または相互作用することを意味し得、１つ以上の他の要素が互いに結合されると言われる要素間で結合または接続されることを意味し得る。「直接結合された」という用語は、２つまたは要素が直接接触していることを意味し得る。いくつかの実施形態では、「結合された」とは、２つの要素が物理的に互いの近傍に配置され、それらの間に排他的かつ非常に高速なアクセスを有することを指すことができる。The term "coupled with," along with its derivatives, may be used herein. "Coupled" may mean one or more of the following: "Coupled" may mean that two or more elements are in direct physical or electrical contact. However, "coupled" may also mean that two or more elements are in indirect contact with each other but still cooperate or interact with each other, and may mean that one or more other elements are coupled or connected between the elements that are said to be coupled to each other. The term "directly coupled" may mean that two or elements are in direct contact. In some embodiments, "coupled" may refer to two elements being physically located near each other and having exclusive and very fast access between them.

様々な動作は、特許請求される主題を理解するのに最も役立つ方法で、順番に複数の個別の動作として記載され得る。しかしながら、説明の順序は、これらの動作が必ずしも順序に依存することを暗示するものとして解釈されるべきではない。Various operations may be described as multiple separate operations in a sequence that is most helpful in understanding the claimed subject matter. However, the order of description should not be construed as to imply that these operations are necessarily order dependent.

本明細書で使用されるように、「モジュール」という用語は、１つ以上のソフトウェアまたはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、もしくはグループ）、もしくはメモリ（共有、専用、もしくはグループ）、組み合わせ論理回路、または記載された機能性を提供する他の好適な構成要素を指してもよく、その一部でもよく、または含んでいてもよい。As used herein, the term "module" may refer to, be a part of, or include an application specific integrated circuit (ASIC), electronic circuitry, processor (shared, dedicated, or group), or memory (shared, dedicated, or group), combinatorial logic circuitry, or other suitable components that execute one or more software or firmware programs to provide the described functionality.

上述したように、ハードウェアアクセラレータは、様々な理由で未使用になる場合がある。しかしながら、コアが一定のＤＳＰタスクを専用のハードウェアアクセラレータに効率的にオフロードし、その後タスクが完了するとハードウェアアクセラレータによって通知され得る、管理システムが有用な場合がある。管理システムが、現在のジョブの完了を待たずに、コアがプール内のタスクを提出することを可能にする場合、そのようなシステムの実用性は増加し得る。As mentioned above, hardware accelerators may go unused for a variety of reasons. However, a management system may be useful whereby a core can efficiently offload certain DSP tasks to a dedicated hardware accelerator and then be notified by the hardware accelerator when the task is complete. The utility of such a system may be increased if the management system allows a core to submit a task in the pool without waiting for the current job to complete.

本明細書の実施形態は、様々な利点を提供し得る。例えば、そのような管理システムによって支配されるハードウェアアクセラレータは、プロセッサまたはプロセッサコアが、１つ以上のＤＳＰタスクをハードウェアアクセラレータに効率的にオフロードすることを可能にし得る。加えて、アクセラレータのためのハードウェアベースのキューイングシステムは、例えば、ソフトウェアベースの管理システムよりも有益であり得るが、これは、プロセッサがタスクプールを管理し、現在のタスクが終了すると次のタスクにアクセラレータを割り当てなければならないので、完全にソフトウェアベースの管理システムは計算またはメモリ集約的であり得るためである。Embodiments herein may provide various advantages. For example, a hardware accelerator governed by such a management system may enable a processor or processor core to efficiently offload one or more DSP tasks to the hardware accelerator. In addition, a hardware-based queuing system for an accelerator may be more beneficial than, for example, a software-based management system, since a fully software-based management system may be computationally or memory intensive, since the processor must manage a pool of tasks and assign the accelerator to the next task once the current task is finished.

一般に、本明細書の実施形態は、ハードウェアベースの自律ジョブキュー管理構造に関する。実施形態は、管理構造を実装するために使用され得るいくらかの要素を含んでもよい。そのような要素の１つは、ハードウェアアクセラレータを管理するために使用され得る連鎖ＤＭＡインフラストラクチャに関し得る。別のそのような要素は、管理構造内の新しいジョブ提出に関し得る。具体的には、新しいジョブの提出は、ＤＭＡチェーンに新しいエントリを作成することによって行われてもよい。ＤＭＡチェーンは、例えば、ＴＣＢのリンクされたリストであり得る。一般に、ＴＣＢは、ハードウェアアクセラレータによって実行される具体的なジョブに関連する要素であると見なされ得る。各ＴＣＢは、ジョブの遂行においてハードウェアアクセラレータによって使用される具体的な構成データを含み得る１つ以上のデータ要素またはサブフィールドを含み得る。ここでは、ＴＣＢは「タスク制御ブロック」と呼ばれるが、他の実施形態では、ＴＣＢは「転送制御ブロック」などの別の名前で呼ばれ得ることが理解されるであろう。In general, embodiments herein relate to a hardware-based autonomous job queue management structure. The embodiments may include several elements that may be used to implement the management structure. One such element may relate to a chained DMA infrastructure that may be used to manage the hardware accelerator. Another such element may relate to new job submission within the management structure. Specifically, the submission of a new job may be done by creating a new entry in the DMA chain. The DMA chain may be, for example, a linked list of TCBs. In general, the TCB may be considered to be an element related to a specific job to be executed by the hardware accelerator. Each TCB may include one or more data elements or subfields that may include specific configuration data used by the hardware accelerator in fulfilling the job. Here, the TCB is referred to as a "task control block," but it will be understood that in other embodiments, the TCB may be referred to by other names, such as a "transfer control block."

様々なＴＣＢまたはそのフィールドは、キューイングメカニズムを支援するために使用され得る情報を含むように改変されてもよい。例えば、ＴＣＢは、入力（Ｉ／Ｐ）バッファへのポインタを含み得る。ＴＣＢはまた、出力（Ｏ／Ｐ）バッファへのポインタを含み得る。ＴＣＢはまた、ＤＭＡチェーン内の先行または後続のＴＣＢを参照し得る「先の」または「次の」記述子へのポインタを含んでもよい。ＴＣＢはまた、そのＴＣＢに関連するシステムアドレスを格納するために使用され得るプレースホルダを含んでもよい。ＴＣＢはまた、ハードウェアアクセラレータのジョブ専用計算構成を含んでもよい。ＴＣＢは、完了状況を格納するためのプレースホルダを含み、転用し、または再利用することもできる。Various TCBs or fields thereof may be modified to contain information that may be used to assist in queuing mechanisms. For example, the TCB may contain a pointer to an input (I/P) buffer. The TCB may also contain a pointer to an output (O/P) buffer. The TCB may also contain pointers to "previous" or "next" descriptors that may reference preceding or succeeding TCBs in a DMA chain. The TCB may also contain placeholders that may be used to store system addresses associated with that TCB. The TCB may also contain job-specific computational configurations for hardware accelerators. The TCB may also contain placeholders for storing completion status, and may be repurposed or reused.

いくつかの実施形態では、１つ以上のＡＰＩを使用して、新しいジョブの作成または提出、既存のジョブの状況の識別、ジョブの削除などのキュー管理タスクを行ってもよい。ＡＰＩは、（例えば、所与の優先順位グループの最後のジョブまたはＴＣＢの識別に関連する情報を使用することによって）ＴＣＢのリンクされたリストを横断し、様々なＴＣＢまたはそのフィールドを読み取りまたは改変し、リンクされたリストからエントリを導入または除去することなどによって、これらのタスクを達成し得る。In some embodiments, one or more APIs may be used to perform queue management tasks such as creating or submitting new jobs, identifying the status of existing jobs, deleting jobs, etc. The APIs may accomplish these tasks by traversing a linked list of TCBs (e.g., by using information related to the identification of the last job or TCB of a given priority group), reading or modifying various TCBs or fields thereof, introducing or removing entries from the linked list, etc.

次いで、ジョブは、ＴＣＢのリンクされたリストに現れる順序で実行され得る。一般に、ＴＣＢのリンクされたリストは、提出されたジョブの異なる優先順位に基づいて別個のセクションを有し得る。ハイレベルな例として、ＴＣＢの高優先順位セクションは、ＴＣＢのリンクされたリストの上位にあり得、それらのＴＣＢに関連するジョブは、最初に実行され得る。ＴＣＢの中優先順位セクションは、ＴＣＢの高優先順位セクションに続く場合がある。これらの中優先順位ＴＣＢに関連するジョブは、高優先順位ＴＣＢに関連するジョブの実行後に実行され得る。高優先順位フラグの新しいジョブが受信された場合、それは、ＴＣＢのリンクされたリストの高優先順位セクションの末端に挿入され得る。リンクされたリストの高優先順位セクションが終了した場合、高優先順位ＴＣＢは、中優先順位セクションのＴＣＢに関連する現在走行中のジョブの直後に挿入され得る。The jobs may then be executed in the order in which they appear in the linked list of TCBs. In general, the linked list of TCBs may have separate sections based on the different priorities of the submitted jobs. As a high level example, the high priority section of the TCB may be at the top of the linked list of TCBs and the jobs associated with those TCBs may be executed first. The medium priority section of the TCB may follow the high priority section of the TCB. The jobs associated with these medium priority TCBs may be executed after the execution of the jobs associated with the high priority TCBs. If a new job with a high priority flag is received, it may be inserted at the end of the high priority section of the linked list of TCBs. If the high priority section of the linked list is finished, the high priority TCB may be inserted immediately after the currently running job associated with the TCB in the medium priority section.

図１は、実行のためにハードウェアアクセラレータに提供され得る例示的なＴＣＢ１０５を示す。わかるように、ＴＣＢ１０５は、いくらかのフィールドを含んでもよい。いくつかの実施形態では、ＴＣＢ１０５の様々なフィールドは、「語」と呼ばれてもよく、ＴＣＢ１０５は、最大１６個のフィールドを含んでもよい。FIG. 1 illustrates an exemplary TCB 105 that may be provided to a hardware accelerator for execution. As can be seen, the TCB 105 may include a number of fields. In some embodiments, the various fields of theTCB 105 may be referred to as "words," and theTCB 105 may include up to 16 fields.

別のそのようなフィールドは、チェーンポインタ１０４であってもよく、チェーンポインタ１０４は、例えば、前方チェーンポインタであることを示すために「ＦＷＤ＿ＣＰ」と呼ばれてもよい。チェーンポインタ１０４は、ＴＣＢのリンクされたリスト内の後続のＴＣＢのアドレスを含み得る。ハードウェアアクセラレータがＴＣＢ１０５に関連するジョブを完了した後、ハードウェアアクセラレータは、チェーンポインタ１０４内のアドレスを読み取り、チェーンポインタ１０４によって識別される次のＴＣＢに移動し得る。いくつかの実施形態では、後続のジョブの識別子は、後続のＴＣＢのシステムアドレスであり得る「ＴＣＢＳＹＳ＿ＡＤＤＲ」識別子であってもよい。Another such field may be achain pointer 104, which may be referred to, for example, as "FWD_CP" to indicate that it is a forward chain pointer. Thechain pointer 104 may contain the address of a subsequent TCB in a linked list of TCBs. After the hardware accelerator completes a job associated with theTCB 105, the hardware accelerator may read the address in thechain pointer 104 and move to the next TCB identified by thechain pointer 104. In some embodiments, the identifier of the subsequent job may be a "TCBSYS_ADDR" identifier, which may be the system address of the subsequent TCB.

別のそのようなフィールドは、ＪＯＢ＿ＩＤフィールド１０６であり得る。一般に、ＪＯＢ＿ＩＤフィールド１０６は、ＴＣＢ１０５またはＴＣＢ１０５が関連付けられているジョブに関する識別情報を格納するために使用され得るプレースホルダであってもよい。ＴＣＢによって記載された各ジョブは、フィールド１０６の値によって一意に識別される。このような情報は、例えば、ＴＣＢ１０５に関連するジョブの状況を識別するために、プロセッサまたはハードウェアアクセラレータによって使用されてもよい。識別情報は、例えば、ＴＣＢＳＹＳ＿ＡＤＤＲ識別子であり得るか、またはそれを含み得る。Another such field may be theJOB_ID field 106. In general, theJOB_ID field 106 may be a placeholder that may be used to store identification information regarding theTCB 105 or the job with which theTCB 105 is associated. Each job described by the TCB is uniquely identified by the value of thefield 106. Such information may be used, for example, by a processor or hardware accelerator to identify the status of the job associated with theTCB 105. The identification information may be or include, for example, a TCBSYS_ADDR identifier.

別のそのようなフィールドは、ＢＡＣＫ＿ＣＰフィールド１０８であり得る。ＢＡＣＫ＿ＣＰフィールド１０８は、先のＴＣＢの識別子をＴＣＢのリンクされたリストに格納することができるので、後方チェーンポインタと呼ばれることがある。先のＴＣＢの識別子は、例えば、ＪＯＢ＿ＩＤフィールド１０６に関して上記された識別子であり得る。リンクされたリスト内の各ＴＣＢが、先のジョブを識別するＢＡＣＫ＿ＣＰフィールド１０８、および後続のジョブを識別するチェーンポインタを含む場合、それぞれのＴＣＢは、先または後続のＴＣＢを指し示すことによってリンクされたリストを形成し得る。これらのフィールドは、組み合わせて、以下でさらに詳細に記載されるように、リンクされたリストの優先順位ベースの改変に有用であり得るＴＣＢのリンクされたリストを横断するためにＡＰＩによって使用され得る。Another such field may be theBACK_CP field 108. TheBACK_CP field 108 may be referred to as a back chain pointer because an identifier of a previous TCB may be stored in the linked list of TCBs. The identifier of the previous TCB may be, for example, an identifier as described above with respect to theJOB_ID field 106. If each TCB in the linked list includes aBACK_CP field 108 that identifies the previous job, and a chain pointer that identifies the subsequent job, then each TCB may form a linked list by pointing to a previous or subsequent TCB. In combination, these fields may be used by the API to traverse the linked list of TCBs, which may be useful for priority-based modification of the linked list, as described in more detail below.

別のこのようなフィールドは、ＣＯＭＰ＿ＣＴＬフィールド１１２であり得る。ＣＯＭＰ＿ＣＴＬフィールド１１２は、ジョブ専用計算構成をサポートし得るいくらかのサブフィールド１１０を含み得る。ここでは「サブフィールド」という用語が使用されるが、他の実施形態では、サブフィールドは「フラグ」または「データ要素」と呼ばれることがある。Another such field may be theCOMP_CTL field 112. TheCOMP_CTL field 112 may include a number ofsubfields 110 that may support job-specific computation configurations. Although the term "subfield" is used here, in other embodiments, the subfields may be referred to as "flags" or "data elements."

このようなサブフィールドの１つは、ＦＸＤサブフィールド１２２であり得る。ＦＸＤサブフィールド１２２は、ジョブが、固定小数点演算または浮動小数点演算、何らかの他の種類の演算を使用すべきかどうかを示し得る。利用可能なオプションは、例えば、いくつのビットがＦＸＤサブフィールド１２２に使用されるかに依存し得る。別のこのようなサブフィールドは、ＴＣサブフィールド１２４であり得る。ＴＣサブフィールド１２４を使用して、それが動作するデータの種類、またはジョブの実行中にハードウェアアクセラレータによって使用される計算の種類をアクセラレータに示すために使用され得る。別のこのようなサブフィールドは、ＴＣＢ１０５に関連付けられたジョブの完了中に使用される丸めモードを示し得るＲＮＤサブフィールド１２６であり得る。One such subfield may be theFXD subfield 122, which may indicate whether the job should use fixed point or floating point arithmetic, some other type of arithmetic. The available options may depend, for example, on how many bits are used for theFXD subfield 122. Another such subfield may be theTC subfield 124, which may be used to indicate to the accelerator the type of data it operates on, or the type of calculations used by the hardware accelerator during execution of the job. Another such subfield may be theRND subfield 126, which may indicate the rounding mode to be used during completion of the job associated with theTCB 105.

ＴＣＢ１０５の別のフィールドは、ＣＯＥＦＦ＿Ｐフィールド１１４であり得る。ＣＯＥＦＦ＿Ｐフィールド１１４は、ＴＣＢ１０５に関連付けられたジョブの遂行中にハードウェアアクセラレータによって使用され得る係数テーブルへの参照を含み得る。例えば、いくつかの実施形態では、ＣＯＥＦＦ＿Ｐフィールド１１４に関連付けられた複数のデータワードが存在し得る。データワードは、係数テーブルがシステムメモリにどのようにレイアウトされ得るかを指定してもよい。Another field of theTCB 105 may be theCOEFF_P field 114. TheCOEFF_P field 114 may contain a reference to a coefficient table that may be used by a hardware accelerator during performance of the job associated with theTCB 105. For example, in some embodiments, there may be multiple data words associated with theCOEFF_P field 114. The data words may specify how the coefficient table may be laid out in system memory.

ＴＣＢ１０５の別のフィールドは、ＤＡＴＡ＿Ｏ／Ｐ＿Ｐフィールド１１６であり得る。ＤＡＴＡ＿Ｏ／Ｐ＿Ｐフィールド１１６は、Ｏ／Ｐバッファへのポインタであってもよく、またはそれを含んでもよい。Ｏ／Ｐバッファは、例えば、ハードウェアアクセラレータのバッファ、またはハードウェアアクセラレータがその一部であるか、もしくはハードウェアアクセラレータが通信可能に結合される電子デバイスのバッファであり得る。Ｏ／Ｐバッファは、ハードウェアアクセラレータが、ＴＣＢ１０５が関連付けられているジョブの遂行または完了に関連するデータを格納する所であってもよい。Another field of theTCB 105 may be the DATA_O/P_P field 116. The DATA_O/P_P field 116 may be or may include a pointer to an O/P buffer. The O/P buffer may be, for example, a buffer of the hardware accelerator or a buffer of an electronic device of which the hardware accelerator is a part or to which the hardware accelerator is communicatively coupled. The O/P buffer may be where the hardware accelerator stores data related to the performance or completion of the job with which theTCB 105 is associated.

ＴＣＢ１０５の別のフィールドは、ＤＡＴＡ＿Ｉ／Ｐ＿Ｐフィールド１１８であり得る。ＤＡＴＡ＿Ｉ／Ｐ＿Ｐフィールド１１８は、Ｉ／Ｐバッファへのポインタを含み得る。Ｉ／Ｐバッファは、例えば、ハードウェアアクセラレータのバッファ、またはハードウェアアクセラレータがその一部であるか、もしくはハードウェアアクセラレータが通信可能に結合される電子デバイスのバッファであり得る。Ｉ／Ｐバッファは、ハードウェアアクセラレータが、ＴＣＢ１０５が関連付けられているジョブの遂行に関連するデータを受信する場所であり得る。Another field of theTCB 105 may be the DATA_I/P_P field 118. The DATA_I/P_P field 118 may contain a pointer to an I/P buffer. The I/P buffer may be, for example, a buffer of the hardware accelerator or a buffer of an electronic device of which the hardware accelerator is a part or to which the hardware accelerator is communicatively coupled. The I/P buffer may be where the hardware accelerator receives data related to the performance of the job with which theTCB 105 is associated.

ＴＣＢ１０５の別のそのようなフィールドは、ＣＯＮＦＩＧ＿ＣＴＬフィールド１２０を含み得る。ＣＯＮＦＩＧ＿ＣＴＬフィールド１２０は、本明細書に記載される優先順位ベースのハードウェア加速スキームを実装するために使用され得る追加のサブフィールド１１５を含んでもよい。そのようなサブフィールドの１つは、ＡＣＣ＿ＣＯＮＦＩＧサブフィールド１０２を含んでもよい。ＡＣＣ＿ＣＯＮＦＩＧサブフィールド１０２は、ＴＣＢに関連するジョブを行うためにハードウェアアクセラレータによって使用され得る技術に関連する情報を含み得る。例えば、ＡＣＣ＿ＣＯＮＦＩＧサブフィールド１０２は、ハードウェアアクセラレータに、有限インパルスフィルタ（ＦＩＲ）、具体的な順序の四次無限インパルスフィルタ（ＩＩＲ）、ジョブ遂行に関連する具体的な時間ウィンドウであって、ウィンドウ長さが、生成される出力サンプルの数に関連し得る時間ウィンドウ、または使用され得るサンプルレート変換を実装するように指図し得る。しかしながら、これらは、ＡＣＣ＿ＣＯＮＦＩＧサブフィールド１０２が含み得る例であり、他の実施形態は、追加またはより少ない要素を含み得ることが理解されるであろう。Another such field of theTCB 105 may include theCONFIG_CTL field 120. TheCONFIG_CTL field 120 may includeadditional subfields 115 that may be used to implement the priority-based hardware acceleration scheme described herein. One such subfield may include theACC_CONFIG subfield 102. TheACC_CONFIG subfield 102 may include information related to techniques that may be used by the hardware accelerator to perform the job associated with the TCB. For example, theACC_CONFIG subfield 102 may instruct the hardware accelerator to implement a finite impulse filter (FIR), a fourth-order infinite impulse filter (IIR) of a specific order, a specific time window related to job performance, where the window length may be related to the number of output samples to be generated, or a sample rate conversion that may be used. However, it will be understood that these are examples of what theACC_CONFIG subfield 102 may include, and other embodiments may include additional or fewer elements.

別のこのようなサブフィールドは、ＰＲＩＯサブフィールド１２８を含んでもよい。ＰＲＩＯサブフィールド１２８は、ＴＣＢのリンクされたリスト内のＴＣＢ１０５の優先順位レベルを示し得るいくらかのビットを含み得る。例えば、ＰＲＩＯサブフィールド１２８は、ＴＣＢ１０５が「高い」または「低い」優先順位であるかどうかを示し得る１ビットインジケータであってもよい。代替的に、ＰＲＩＯサブフィールド１２８は、ＴＣＢ１０５が「非常に高い」、「高い」、「中」、または「低い」優先順位にあるかどうかを示し得る２ビットインジケータであってもよい。Another such subfield may include thePRIO subfield 128. ThePRIO subfield 128 may include a number of bits that may indicate the priority level of theTCB 105 within the linked list of TCBs. For example, thePRIO subfield 128 may be a one-bit indicator that may indicate whether theTCB 105 is at "high" or "low" priority. Alternatively, thePRIO subfield 128 may be a two-bit indicator that may indicate whether theTCB 105 is at "very high", "high", "medium", or "low" priority.

別のこのようなサブフィールドは、ＩＭＡＳＫサブフィールド１３０を含んでもよい。ＩＭＡＳＫサブフィールド１３０は、ＴＣＢ１０５が関連付けられるジョブの完了時に割り込みがプロセッサに送信されるかどうかを示し得る。一般に、各ジョブの完了時に割り込みをプロセッサに送信することは望ましくない場合があるので、このサブフィールドは、割り込みが所望されるかどうかを示すフラグとして機能し得る。Another such subfield may include theIMASK subfield 130, which may indicate whether an interrupt is to be sent to the processor upon completion of the job with which theTCB 105 is associated. In general, it may not be desirable to send an interrupt to the processor upon completion of every job, so this subfield may act as a flag indicating whether an interrupt is desired.

別のこのようなサブフィールドは、ＴＭＡＳＫサブフィールド１３２を含んでもよい。ＩＭＡＳＫサブフィールド１３０と同様に、ＴＭＡＳＫサブフィールド１３２は、ＴＣＢ１０５が関連付けられるジョブの完了時に、トリガがプロセッササブシステムに送信されるかどうかを示し得る。一般に、各ジョブの完了時にトリガをプロセッササブシステムに送信することは望ましくない場合があるので、このサブフィールドは、トリガが所望されるかどうかを示すフラグとして機能し得る。Another such subfield may include theTMASK subfield 132. Like theIMASK subfield 130, theTMASK subfield 132 may indicate whether a trigger is to be sent to the processor subsystem upon completion of the job with which theTCB 105 is associated. In general, it may not be desirable to send a trigger to the processor subsystem upon completion of every job, so this subfield may function as a flag indicating whether a trigger is desired.

別のこのようサブフィールドは、ＴＷＡＩＴサブフィールド１３４を含んでもよい。一般に、プロセッサが、リンクされたリストへの追加として新しいＴＣＢをジョブプールに提出することができる前に、１つ以上の係数（その位置はＣＯＥＦＦ＿Ｐフィールド１１４によって示され得る）を収容するデータバッファ、および入力データバッファ（これは、ＤＡＴＡ＿Ｉ／Ｐ＿Ｐフィールド１１８によって示されるＩ／Ｐバッファ内のデータであり得る）の両方が必要とされ得る。一般に、係数は静的であり得るが、入力データは動的であり得る。入力データが利用できない場合、ハードウェアアクセラレータは、ＴＣＢ１０５によって示されるジョブの遂行中に古いまたは破損したデータを処理し得る。次いで、ＴＣＢ１０５にＴＷＡＩＴサブフィールドが設定される場合、ハードウェアアクセラレータがそのＴＣＢに関連するジョブを実行しているとき、ハードウェアアクセラレータは、バッファの準備に関与し得るＤＭＡなどのプロセッササブシステムの構成要素のいずれかから受信したトリガの形態でＩ／Ｐバッファ完了の指標を待つことができる。トリガがプロセッサから受信されると、ハードウェアアクセラレータは、入力ＤＭＡを開始して、データをその内部バッファに転送し、関連したジョブを実行し得る。その結果、ＴＣＢは、対応する入力データが、プロセッサによる提出時にＩ／Ｐバッファで利用可能でない場合でも、プロセッサによって、リンクされたリストに提出され得る。Another such subfield may include theTWAIT subfield 134. In general, both a data buffer containing one or more coefficients (whose location may be indicated by the COEFF_P field 114) and an input data buffer (which may be data in the I/P buffer indicated by the DATA_I/P_P field 118) may be required before the processor can submit a new TCB to the job pool as an addition to the linked list. In general, the coefficients may be static, but the input data may be dynamic. If the input data is not available, the hardware accelerator may process old or corrupted data during the performance of the job indicated by theTCB 105. If the TWAIT subfield is set in theTCB 105, then when the hardware accelerator is executing the job associated with that TCB, the hardware accelerator may wait for an indication of I/P buffer completion in the form of a trigger received from any of the components of the processor subsystem, such as the DMA, that may be involved in preparing the buffer. When a trigger is received from the processor, the hardware accelerator may initiate an input DMA to transfer data to its internal buffer and perform the associated job. As a result, a TCB may be submitted to the linked list by the processor even if the corresponding input data is not available in the I/P buffer at the time of submission by the processor.

一般に、ＴＣＢ１０５および関連したフィールド／サブフィールド／などは、このようなフィールド／サブフィールドの例として本明細書に示され、考察されており、他の実施形態は、示されているものと異なり得ることが理解されるであろう。例えば、いくつかのＴＣＢは、示されるフィールドよりも追加の、または少ないフィールドを有し得る。いくつかの実施形態では、記載されるフィールドは、記載された厳密なパラメータとは異なってもよい。具体的な例として、いくつかの実施形態では、ＰＲＩＯサブフィールド１２８は、記載された１ビットまたは２ビットの配設よりも多くまたは少ないビットを含んでもよい。加えて、この例で与えられた具体的な名前は、一実施形態で使用され得る名前であることが認識されるであろうが、記載した機能性を行いながら、他の実施形態では、他の名前が具体的なフィールドまたはサブフィールドに使用され得る。他の実施形態では、他の変形例が存在してもよい。In general, it will be appreciated that theTCB 105 and associated fields/subfields/etc. are shown and discussed herein as examples of such fields/subfields, and that other embodiments may differ from those shown. For example, some TCBs may have additional or fewer fields than those shown. In some embodiments, the fields described may differ from the exact parameters described. As a specific example, in some embodiments, thePRIO subfield 128 may include more or fewer bits than the one or two bit arrangement described. Additionally, it will be recognized that the specific names given in this example are names that may be used in one embodiment, but other names may be used for the specific fields or subfields in other embodiments while performing the functionality described. In other embodiments, other variations may exist.

図２は、様々な実施形態による、ジョブキューイングの高レベルな例を示す。具体的には、図２は、新たに導入されたＴＣＢをＴＣＢのリンクされたリストにキューイングする高レベルな例を示す。考察されたＴＣＢの各々は、ＰＲＩＯサブフィールド１２８に関して考察されたような優先順位レベルを有し得る。この特定の例では、異なる濃淡に基づいて、図２にグラフィカルに示される３つの異なる優先順位レベルが存在する。３つの異なる優先順位レベルは、高優先順位２０２、中優先順位２０４、および低優先順位２０６である。一般に、高優先順位レベルのＴＣＢは、中または低優先順位レベルのＴＣＢの実行の前に実行される。同様に、中優先順位レベルのＴＣＢは、低優先順位レベルのＴＣＢの実行の前に実行される。2 illustrates a high level example of job queuing, according to various embodiments. Specifically, FIG. 2 illustrates a high level example of queuing a newly introduced TCB to a linked list of TCBs. Each of the considered TCBs may have a priority level as discussed with respect to thePRIO subfield 128. In this particular example, there are three different priority levels, which are graphically illustrated in FIG. 2, based on different shading. The three different priority levels are high priority 202, medium priority 204, and low priority 206. In general, a high priority level TCB is executed before the execution of a medium or low priority level TCB. Similarly, a medium priority level TCB is executed before the execution of a low priority level TCB.

このシステムは、システムバス２０３によってハードウェアアクセラレータ２０５と通信可能に結合されるプロセッサ２１０を含み得る。システムバス２０３は、電子デバイスの１つ以上の要素が、互いにデータ信号を送受信することを可能にする通信結合であってもよい。プロセッサ２１０は、例えば、中央処理ユニット（ＣＰＵ）、マルチもしくはシングルコアプロセッサ、マルチコアプロセッサのコア、または何らかの他の種類のプロセッサであり得る。同様に、ハードウェアアクセラレータ２０５は、一定の機能もしくは機能のセットを行うように構成されたハードウェア論理ブロック、ＣＰＵ、マルチコアもしくはシングルコアプロセッサ、マルチコアプロセッサのコア、または何らかの他の種類のプロセッサなどの処理ユニットであってもよい。プロセッサ２１０は、１つ以上のコンピュータ実行可能命令を実行するための論理、１つ以上の数学的処理または計算を行うための論理などをさらに含んでもよい。The system may include a processor 210 communicatively coupled to the hardware accelerator 205 by a system bus 203. The system bus 203 may be a communication coupling that allows one or more elements of an electronic device to send and receive data signals to each other. The processor 210 may be, for example, a central processing unit (CPU), a multi- or single-core processor, a core of a multi-core processor, or some other type of processor. Similarly, the hardware accelerator 205 may be a processing unit, such as a hardware logic block, a CPU, a multi- or single-core processor, a core of a multi-core processor, or some other type of processor, configured to perform a certain function or set of functions. The processor 210 may further include logic for executing one or more computer-executable instructions, logic for performing one or more mathematical operations or calculations, etc.

システムは、メモリ２０１をさらに含み得る。メモリ２０１は、ダブルデータレート（ＤＤＲ）メモリ、フラッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、または何らかの他の種類のメモリなどの揮発性もしくは不揮発性メモリであってもよい。より具体的には、メモリ２０１は、上記で考察したＩ／Ｐバッファ、Ｏ／Ｐバッファ、またはＣＯＥＦＦバッファなどの１つ以上のバッファを含み得る。加えて、メモリ２０１は、本明細書に記載された様々な実施形態による、１つ以上のＴＣＢをＴＣＢのリンクされたリストに格納するように構成されてもよい。メモリ２０１は、システムバス２０３によってプロセッサ２１０およびハードウェアアクセラレータ２０５と通信可能に結合され得る。The system may further include memory 201. Memory 201 may be a volatile or non-volatile memory, such as double data rate (DDR) memory, flash memory, random access memory (RAM), or some other type of memory. More specifically, memory 201 may include one or more buffers, such as an I/P buffer, an O/P buffer, or a COEFF buffer, as discussed above. Additionally, memory 201 may be configured to store one or more TCBs in a linked list of TCBs according to various embodiments described herein. Memory 201 may be communicatively coupled to processor 210 and hardware accelerator 205 by system bus 203.

プロセッサ２１０、メモリ２０１、およびハードウェアアクセラレータ２０５のうちの１つ以上は、システムオンチップ（ＳｏＣ）、システムインパッケージ（ＳｉＰ）、または何らかの他の構成として構成されてもよい。いくつかの実施形態では、プロセッサ２１０、メモリ２０１、およびハードウェアアクセラレータ２０５のうちの２つ以上は、同じ基板の要素、例えば、インターポーザまたはプリント回路基板（ＰＣＢ）の要素であってもよく、一方、他の実施形態では、プロセッサ２１０、メモリ２０１、およびハードウェアアクセラレータ２０５の各々は、異なる基板上にあってもよい。いくつかの実施形態では、メモリ２０１、プロセッサ２１０、およびハードウェアアクセラレータ２０５のうちの２つ以上は、単一の半導体または単一のチップ内の論理的または物理的な区画であってもよく、一方、他の実施形態では、メモリ２０１、プロセッサ２１０、およびハードウェアアクセラレータ２０５のそれぞれは物理的に互いに分離されてもよい。One or more of the processor 210, memory 201, and hardware accelerator 205 may be configured as a system on chip (SoC), a system in package (SiP), or some other configuration. In some embodiments, two or more of the processor 210, memory 201, and hardware accelerator 205 may be elements of the same substrate, e.g., an interposer or printed circuit board (PCB), while in other embodiments, each of the processor 210, memory 201, and hardware accelerator 205 may be on a different substrate. In some embodiments, two or more of the memory 201, processor 210, and hardware accelerator 205 may be logical or physical partitions within a single semiconductor or single chip, while in other embodiments, each of the memory 201, processor 210, and hardware accelerator 205 may be physically separated from one another.

ハードウェアアクセラレータ２０５は、メモリ２０１に格納されたＴＣＢのリンクされたリスト内のいくつらのＴＣＢに関連するジョブを実行するように構成され得る。ＴＣＢのリンクされたリストのそれぞれのＴＣＢは、例えば、ＴＣＢ１０５と類似していてもよい。ＴＣＢのリンクされたリストは、図２に、先に実行されたＴＣＢ２１４、現在実行中のＴＣＢ２１８、および実行されるＴＣＢ２２０を含むように示されている。Hardware accelerator 205 may be configured to execute jobs associated with any number of TCBs in a linked list of TCBs stored in memory 201. Each TCB in the linked list of TCBs may be similar toTCB 105, for example. The linked list of TCBs is shown in FIG. 2 to include previously executed TCB 214, currently executing TCB 218, and to be executed TCB 220.

ＴＣＢ２１２は、プロセッサ２１０によって識別または生成され得る。プロセッサ２１０は、ＴＣＢがＴＣＢのリンクされたリストに挿入されることを識別し得る。次いで、ハードウェアアクセラレータ２０５へのＴＣＢ２１２の供給には、プロセッサとハードウェアアクセラレータ２０５との間で交換されるいくらかのメッセージが含まれ得る。具体的には、ハードウェアアクセラレータ２０５が現在、キュー内のＴＣＢに関連するジョブを実行している場合、プロセッサ２１０およびハードウェアアクセラレータ２０５の両方によるＴＣＢの改変は整合性の問題を生じ得るため、キューにＴＣＢを追加することが望ましくない場合がある。プロセッサ２１０は、２３６で停止コマンドをハードウェアアクセラレータ２０５に送信し得る。停止コマンドは、例えば、ハードウェアアクセラレータ２０５のレジスタにビットを書き込むことを含み得る。２３６における停止コマンドは、ハードウェアアクセラレータ２０５が、実用的であればすぐに処理を一時停止することをハードウェアアクセラレータ２０５に示し得る。いくつかの実施形態では、停止は、イベントでいくらかのサイクルを必要とする場合があり、例えば、ハードウェアアクセラレータ２０５は、メモリアクセス動作を開始し得、その後、メモリアクセス動作の完了を待っている。２３６での停止コマンドに応答して、ハードウェアアクセラレータ２０５は、２３８で停止確認を送信し得る。２３８での停止確認は、ハードウェアアクセラレータ２０５が動作を停止し、プロセッサ２１０からのさらなる命令を待っていることを示し得る。次いで、プロセッサ２１０は、ＴＣＢ２１２をメモリ２０１内のＴＣＢのキューに挿入し得る。ＴＣＢを他のＴＣＢに対してキュー内の指定された場所に配置することは、例えば、ＴＣＢのリンクされたリスト内のＴＣＢのうちの１つ以上のＦＷＤ＿ＣＰ１０４およびＢＡＣＫ＿ＣＰ１０６フィールドを改変することを含み得る。The TCB 212 may be identified or generated by the processor 210. The processor 210 may identify that the TCB is to be inserted into a linked list of TCBs. The provision of the TCB 212 to the hardware accelerator 205 may then involve some messages exchanged between the processor and the hardware accelerator 205. Specifically, if the hardware accelerator 205 is currently executing a job associated with the TCB in the queue, it may not be desirable to add the TCB to the queue because modification of the TCB by both the processor 210 and the hardware accelerator 205 may create integrity issues. The processor 210 may send a stop command at 236 to the hardware accelerator 205. The stop command may include, for example, writing a bit to a register of the hardware accelerator 205. The stop command at 236 may indicate to the hardware accelerator 205 that the hardware accelerator 205 should suspend processing as soon as practical. In some embodiments, the stop may require several cycles in the event, for example, the hardware accelerator 205 may initiate a memory access operation and then wait for the completion of the memory access operation. In response to the stop command at 236, the hardware accelerator 205 may send a stop acknowledgement at 238. The stop acknowledgement at 238 may indicate that the hardware accelerator 205 has stopped operation and is waiting for further instructions from the processor 210. The processor 210 may then insert the TCB 212 into a queue of TCBs in memory 201. Placing the TCB in a specified location in the queue relative to other TCBs may include, for example, modifying theFWD_CP 104 andBACK_CP 106 fields of one or more of the TCBs in the linked list of TCBs.

ＴＣＢのキューを参照すると、先に実行されたＴＣＢ２１４がいくらか存在することがわかる。先に実行されたＴＣＢ２１４は、２つの高優先順位ＴＣＢ２０８（すなわち、「高」優先順位に従って実行されることを示すＰＲＩＯサブフィールドを有するＴＣＢ）を含んでもよい。先に実行されたＴＣＢ２１４はまた、中間の優先順位ＴＣＢ２１６（すなわち、高優先順位ＴＣＢ後の「中」優先順位に従って実行されることを示すＰＲＩＯサブフィールドを有するＴＣＢ）を含んでもよい。さらに、ハードウェアアクセラレータ２０５は、別の中優先順位ＴＣＢ２１８に関連するジョブを実行してもよい。実行されるＴＣＢ２２０は、中優先順位ＴＣＢ２２４および低優先順位ＴＣＢ２２８（すなわち、高優先順位ＴＣＢおよび中優先順位ＴＣＢ後の「低」優先順位に従って実行されることを示すＰＲＩＯサブフィールドを有するＴＣＢ）を含んでもよい。Looking at the queue of TCBs, it can be seen that there are some previously executed TCBs 214. The previously executed TCBs 214 may include two high priority TCBs 208 (i.e., TCBs with a PRIO subfield indicating that they will be executed according to "high" priority). The previously executed TCBs 214 may also include a medium priority TCB 216 (i.e., a TCB with a PRIO subfield indicating that they will be executed according to "medium" priority after the high priority TCBs). In addition, the hardware accelerator 205 may execute a job associated with another medium priority TCB 218. The executed TCBs 220 may include a medium priority TCB 224 and a low priority TCB 228 (i.e., a TCB with a PRIO subfield indicating that they will be executed according to "low" priority after the high priority TCBs and the medium priority TCBs).

破線アウトラインを有するＴＣＢは、その優先順位に従って、ＴＣＢ２１２をキュー内に配置することができる異なる位置を示す。述べたように、現在実行中のＴＣＢに関連するジョブを停止することはできない。したがって、ＴＣＢ２１２が高優先順位ＴＣＢである場合、ＴＣＢ２２２によって示される位置に配置される。したがって、それは、ＴＣＢ２２４のような中優先順位ＴＣＢに関連する任意の他のジョブの実行の前に処理され、それに関連する任意のジョブが実行されるように、キュー内に配置される。言い換えれば、現在実行中のＴＣＢ２１８は中優先順位ＴＣＢであるため、高優先順位ＴＣＢ２１２がキュー内の次となる。The TCBs with dashed outlines indicate the different positions in the queue where TCB 212 can be placed, according to its priority. As stated, the job associated with a currently executing TCB cannot be stopped. Thus, if TCB 212 is a high priority TCB, it will be placed in the position indicated by TCB 222. It will therefore be placed in the queue such that it will be processed before the execution of any other jobs associated with a medium priority TCB, such as TCB 224, and any jobs associated with it will be executed. In other words, since the currently executing TCB 218 is a medium priority TCB, high priority TCB 212 will be next in the queue.

しかしながら、ＴＣＢ２１２が中優先順位ＴＣＢである場合、ＴＣＢ２２６によって示されるキュー内の位置に配置されることになる。この位置は、中優先順位ＴＣＢの末端にあるが、任意の低優先順位ＴＣＢの前にある。最後に、ＴＣＢ２１２が低優先順位ＴＣＢである場合、ＴＣＢ２３０によって示されるキュー内の位置に配置される。この位置は、低優先順位ＴＣＢの末端にある。However, if TCB 212 is a medium priority TCB, it will be placed in the position in the queue indicated by TCB 226, which is at the end of the medium priority TCBs but before any low priority TCBs. Finally, if TCB 212 is a low priority TCB, it will be placed in the position in the queue indicated by TCB 230, which is at the end of the low priority TCBs.

次の表、表１は、３つの優先順位レベル（高、中、および低）を有する実施形態において、優先順位ベースのタスク挿入がどのように達成され得るかの様々な例を提供する。しかしながら、この表は、高レベルな例として意図されており、他の実施形態は、この表の変形例を含んでもよいことが理解されるであろう。The following table, Table 1, provides various examples of how priority-based task insertion may be accomplished in an embodiment having three priority levels (high, medium, and low). However, it will be understood that this table is intended as a high-level example and other embodiments may include variations of this table.

この図２の例は、優先順位ベースのキュー管理の１つの簡略化された例として意図されており、他の実施形態は、示された例と異なり得ることが理解されるであろう。例えば、いくつかの実施形態は、図２に考察しまたは示されるよりも多い、または少ない優先順位レベルを有し得る。優先順位レベルの数は、上記で考察したＰＲＩＯサブフィールド１２８に依存し得る。加えて、様々な優先順位レベルのＴＣＢの数は、異なるユースケースにおいて異なってもよい。It will be understood that this example of FIG. 2 is intended as one simplified example of priority-based queue management, and other embodiments may differ from the example shown. For example, some embodiments may have more or fewer priority levels than discussed or shown in FIG. 2. The number of priority levels may depend on thePRIO subfield 128 discussed above. Additionally, the number of TCBs for various priority levels may differ in different use cases.

加えて、図２のユースケースは、ＴＣＢ２１２をキューに導入するように記載されている。しかしながら、キューの他の改変が可能であり得ることが理解されるであろう。このような改変は、キューからのＴＣＢの削除、キューのＴＣＢに関連するジョブの状況のクエリ、キュー内のＴＣＢの改変などを含んでよい。一般に、キューの管理は、キューを管理するためにプロセッサ２１０によって使用され得る様々なＡＰＩに基づいて行われ得る。図３～図７は、キューの管理に使用され得る様々なＡＰＩを示す。プロセッサ２１０によるこのようなキューの管理は、次の、「ジョブ」の作成（例えば、メモリ内のＴＣＢの位置決め）、ジョブのキューへの提出、他の既存のＴＣＢに対するキュー内の示された場所でのジョブの挿入、ジョブのキューからの削除、ジョブの完了状況の判定などのうちの１つ以上を含んでよい。これらの管理タスクを行うために、プロセッサ２１０は、キュー内の最初のＴＣＢのメモリ参照、所与の優先順位レベルのキュー内の最初のＴＣＢ、キュー内の最後のＴＣＢ、所与の優先順位レベルのキュー内の最後のＴＣＢ、またはこれらの何らかの組み合わせなどの一定のキュー関連情報を格納することを必要とし、各ＴＣＢ内の２つのチェーンポインタフィールド（例えば、チェーンポインタフィールド１０４およびバック＿ｃｐフィールド１０８）の助けを借りてＴＣＢのリンクされたリストを横断することが可能であり得る。In addition, the use case of FIG. 2 is described as introducing a TCB 212 into a queue. However, it will be understood that other modifications of a queue may be possible. Such modifications may include removing a TCB from a queue, querying the status of a job associated with a TCB in a queue, modifying a TCB in a queue, and the like. In general, management of a queue may be performed based on various APIs that may be used by the processor 210 to manage the queue. FIGS. 3-7 illustrate various APIs that may be used to manage a queue. Such management of a queue by the processor 210 may include one or more of the following: creating a "job" (e.g., locating a TCB in memory), submitting the job to the queue, inserting the job at an indicated location in the queue relative to other existing TCBs, removing the job from the queue, determining the completion status of the job, and the like. To perform these management tasks, the processor 210 needs to store certain queue-related information, such as a memory reference of the first TCB in the queue, the first TCB in the queue at a given priority level, the last TCB in the queue, the last TCB in the queue at a given priority level, or some combination of these, and may be able to traverse the linked list of TCBs with the help of two chain pointer fields in each TCB (e.g., thechain pointer field 104 and the back_cp field 108).

一般に、図３は、ジョブをキューに提出するために使用され得るＡＰＩを記載する。図３のＡＰＩは、例えば、プロセッサ２１０によって行われ得る。ＡＰＩに関連する提出コマンドの構文は、ｓｕｂｍｉｔ＿ｊｏｂ（ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｘ、ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ）であり得る。「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｘ」は、キューに挿入されるＴＣＢを指す情報を含み得る。ＴＣＢは、「ＴＣＢ＿ｘ」と呼ばれることがある。情報は、ＴＣＢ＿ｘを指すポインタであってもよく、またはＴＣＢの全部または部分であってもよい。同様に、「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ」は、キュー内のＴＣＢを指す情報を含んでもよく、それに続いてＴＣＢ＿ｘがキューに配置される。情報は、ＴＣＢ＿ｎを指すポインタであってもよく、またはＴＣＢの全部または部分であってもよい。In general, FIG. 3 describes an API that may be used to submit a job to a queue. The API of FIG. 3 may be performed by the processor 210, for example. The syntax of a submission command associated with the API may be submit_job(ACC_TCB TCB_x, ACC_TCB TCB_n). The "ACC_TCB TCB_x" may contain information pointing to a TCB to be inserted into the queue. The TCB may be referred to as "TCB_x". The information may be a pointer to TCB_x or may be all or a portion of the TCB. Similarly, the "ACC_TCB TCB_n" may contain information pointing to a TCB in the queue, following which TCB_x is placed in the queue. The information may be a pointer to TCB_n or may be all or a portion of the TCB.

初めに、ＡＰＩは、３０５において、ハードウェアアクセラレータ（例えば、ハードウェアアクセラレータ２０５）が有効であるかどうかをチェックすることを含んでよい。本明細書で使用されるように、「有効」とは、ハードウェアアクセラレータがＴＣＢを受け入れるように構成されているか／ＴＣＢに関連するジョブを行うように構成されているかを指し得る。ハードウェアアクセラレータが有効にされていない場合、プロセッサは、ハードウェアアクセラレータ２０５に、ＴＣＢのリンクされたリストで処理される最初のＴＣＢの指標を提供し得る。具体的には、プロセッサは、ハードウェアアクセラレータ内のチェーンポインタレジスタＣＰを、キュー内の最初のＴＣＢのアドレスで更新し得る。次に、ハードウェアアクセラレータは、ＴＣＢを処理し、ＴＣＢが関連付けられているジョブを行うように、３１５で有効にされてもよい。いくつかの実施形態では、３０５で示されるＴＣＢ提出ＡＰＩは、次いで再開されてもよい。Initially, the API may include checking whether the hardware accelerator (e.g., hardware accelerator 205) is enabled at 305. As used herein, "enabled" may refer to whether the hardware accelerator is configured to accept the TCB/perform the job associated with the TCB. If the hardware accelerator is not enabled, the processor may provide the hardware accelerator 205 with an indication of the first TCB to be processed in the linked list of TCBs. Specifically, the processor may update a chain pointer register CP in the hardware accelerator with the address of the first TCB in the queue. The hardware accelerator may then be enabled at 315 to process the TCB and perform the job with which the TCB is associated. In some embodiments, the TCB submission API shown at 305 may then be resumed.

しかしながら、ハードウェアアクセラレータが有効であると３０５で識別される場合、次いで、プロセッサは、３２０でハードウェアアクセラレータを停止することが望ましい場合がある。ハードウェアアクセラレータを停止することは、例えば、図２の要素２３６に関して考察された停止メッセージを送信することを含み得る。プロセッサは、要素２３８に関して上記した停止確認のために監視することによって、アクセラレータが停止したことの確認を待ってもよい。次いで、プロセッサは、３２５において、ハードウェアアクセラレータがアイドルであるかどうかを判定し得る。本明細書で使用されるように、「アイドル」とは、ハードウェアアクセラレータが、ＴＣＢの既存のキュー内のすべてのＴＣＢの処理を終了したかを指し得る。ハードウェアアクセラレータが３２５においてアイドルであると３２５において判定される場合、次いで、ハードウェアアクセラレータ内の構成レジスタ内の１つ以上のビットフィールドにプロセッサが書き込むによって、３３０においてハードウェアアクセラレータが無効になり得る。この無効化は、ハードウェアアクセラレータの「リセット」として機能し得る。ハードウェアアクセラレータ内のチェーンポインタレジスタＣＰは、プロセッサによって３３５でＴＣＢのアドレスで更新されてもよく、次いで、ハードウェアアクセラレータは３４０で再有効化されてもよい。ハードウェアアクセラレータの再有効化は、例えば、要素２３６に関して上記したように、ハードウェアアクセラレータが停止すべきであることを示すレジスタ内のビットを変更することを含み得る。ハードウェアアクセラレータが３４０で再有効化されると、ハードウェアアクセラレータは、その機能を再開してもよく、加えて、プロセッサは、本明細書に記載のＡＰＩ、それ以外のＡＰＩ、またはそれ以外の処理機能に関連するアプリケーションコードを実行することを再開してもよい。However, if the hardware accelerator is identified as enabled at 305, then it may be desirable for the processor to stop the hardware accelerator at 320. Stopping the hardware accelerator may include, for example, sending a stop message as discussed with respect to element 236 of FIG. 2. The processor may wait for confirmation that the accelerator has stopped by monitoring for a stop confirmation as described above with respect to element 238. The processor may then determine whether the hardware accelerator is idle at 325. As used herein, "idle" may refer to whether the hardware accelerator has finished processing all TCBs in an existing queue of TCBs. If the hardware accelerator is determined to be idle at 325, then the hardware accelerator may be disabled at 330 by the processor writing to one or more bit fields in a configuration register within the hardware accelerator. This disabling may act as a "reset" of the hardware accelerator. A chain pointer register CP in the hardware accelerator may be updated by the processor with the address of the TCB at 335, and the hardware accelerator may then be re-enabled at 340. Re-enabling the hardware accelerator may include, for example, changing a bit in a register indicating that the hardware accelerator should be stopped, as described above with respect to element 236. Once the hardware accelerator is re-enabled at 340, the hardware accelerator may resume its functionality, and in addition, the processor may resume executing application code associated with the APIs described herein, other APIs, or other processing functions.

しかしながら、ハードウェアアクセラレータが３２５でアイドルでないと判定される場合、プロセッサは、ＴＣＢのキューへのＴＣＢの挿入に関連するＡＰＩを３４５で行い得る。ＡＰＩに関連する挿入コマンドの構文は、ｉｎｓｅｒｔ＿ｊｏｂ（ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｘ、ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ）であり得る。「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｘ」および「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ」は、図３に関して上記したものと類似していてもよい。図４は、挿入ＡＰＩの例を示す。他の実施形態では、ｉｎｓｅｒｔ＿ｊｏｂ ＡＰＩは、図３のＡＰＩとは別個に行われ得ることが理解されるであろう。However, if the hardware accelerator is determined not to be idle at 325, the processor may perform an API at 345 associated with inserting a TCB into the queue of TCBs. The syntax of the insert command associated with the API may be insert_job(ACC_TCB TCB_x, ACC_TCB TCB_n). "ACC_TCB TCB_x" and "ACC_TCB TCB_n" may be similar to those described above with respect to FIG. 3. FIG. 4 shows an example of an insert API. It will be appreciated that in other embodiments, the insert_job API may be performed separately from the API of FIG. 3.

初めに、ＡＰＩは、４０５において、ｉｎｓｅｒｔ＿ｊｏｂ ＡＰＩ内のＴＣＢ＿ｎへのポインタがヌル（０）値であるかどうかを識別することを含んでよい。ＴＣＢ＿ｎがヌル値でない場合、ＡＰＩは次いで、ＴＣＢ＿ｎが完了したかどうかを４１０で識別することを含んでよい。より具体的には、ＡＰＩは、４１０において、ＴＣＢ＿ｎに関連するジョブが完了したか、またはＴＣＢ＿ｎが、２１４で記載された先に実行されたＴＣＢのリストにあるかを識別することを含んでよい。そうである場合、次いで、ハードウェアアクセラレータは、４１５でエラー指標をプロセッサに提供し得る。エラー指標は、処理が完了したＴＣＢの後に挿入されたＴＣＢが、ハードウェアアクセラレータによってアクセスされないため、関連付けられたジョブが決して実行され得ない事実が原因であり得る。ハードウェアアクセラレータまたはプロセッサは、上記のように動作を再開し得る。Initially, the API may include identifying, at 405, whether the pointer to the TCB_n in the insert_job API is a null (0) value. If the TCB_n is not a null value, the API may then include identifying, at 410, whether the TCB_n is completed. More specifically, the API may include identifying, at 410, whether the job associated with the TCB_n is completed or whether the TCB_n is in the list of previously executed TCBs described at 214. If so, then the hardware accelerator may provide an error indication to the processor at 415. The error indication may be due to the fact that the associated job may never be executed because the TCB inserted after the TCB whose processing has completed is not accessed by the hardware accelerator. The hardware accelerator or processor may resume operation as described above.

しかしながら、ＴＣＢ＿ｎが４１０において完了したとして識別されない場合、次いで、プロセッサは、４２０においてＴＣＢ＿ｎをＴＣＢのリスト内で探し得る。具体的には、プロセッサは、ＴＣＢ＿ｎが識別されるまで、ＴＣＢのリスト内の１つ以上のＴＣＢをクエリし得る。次いで、プロセッサは、４２５でＴＣＢリンクチェーンを更新し得る。リンクチェーンを更新することは、例えば、挿入されるＴＣＢのチェーンポインタを更新すること、チェーン内の１つ以上のＴＣＢのチェーンポインタを更新すること、ハードウェアアクセラレータのバッファを更新すること、プロセッサを更新することなどを含み得る。更新は、ＴＣＢ＿ｎを正しく識別する目的のためであってもよい。次いで、プロセッサおよびハードウェアアクセラレータは、上記のように動作を再開し得る。However, if TCB_n is not identified as completed at 410, then the processor may look for TCB_n in the list of TCBs at 420. Specifically, the processor may query one or more TCBs in the list of TCBs until TCB_n is identified. The processor may then update the TCB link chain at 425. Updating the link chain may include, for example, updating the chain pointer of the TCB being inserted, updating the chain pointer of one or more TCBs in the chain, updating buffers of the hardware accelerator, updating the processor, etc. The updates may be for the purpose of correctly identifying TCB_n. The processor and hardware accelerator may then resume operation as described above.

ＡＰＩにおける値ＴＣＢ＿ｎへのポインタが、４０５におけるヌル値である場合、これは、ＴＢＣ＿ｘが、ＴＣＢ構造１０５のＰＲＩＯフィールド１２８に示されるように、その優先順位に基づいてキューに挿入されることを示し得る。結果として、プロセッサは次いで、４３０でＴＣＢの優先順位ベースの挿入を行い得る。優先順位ベースの挿入は、所与の優先順位セクションまたは一般的なキュー内の最初または最後のＴＣＢに関する情報を使用して、ＴＣＢが挿入されるべき位置を識別することを含み得る。一例として、優先順位ベースの挿入は、４３５において、新しいジョブまたは新しいＴＣＢをＴＣＢのリストに挿入するために優先順位テーブルを横断することを含み得る。例えば、プロセッサは、各ＴＣＢの優先順位レベルを示すＴＣＢのリストに関連するテーブル、または所与の優先順位セクションの最初もしくは最後のＴＣＢの指標を有してもよく、またはアクセスしてもよい。いくつかの実施形態では、プロセッサは、所与の優先順位レベルで最後のＴＣＢを示すインジケータまたはフラグを有することができるか、またはアクセスすることができる。これらのフラグまたはインジケータは、ＴＣＢ管理が行われている間、システムまたはハードウェアアクセラレータが停止される時間を短縮するのに役立ち得る。代替的に、プロセッサ２１０は、ＴＣＢのチェーンポインタフィールド１０４または１０８の助けを借りて、キュー内の最初のＴＣＢ、現在実行中のＴＣＢ、またはそれ以外のＴＣＢから開始し、図２のメモリ２０１内のＴＣＢのチェーンを横断し得る。横断は、例えば、所与の優先順位セクションの最後のＴＣＢを識別するためであり得る。ＴＣＢのＰＲＩＯフィールド１２８を読み取ることによって、各ＴＣＢの優先順位レベルを判定し得る。優先順位テーブルが本明細書に記載されているが、他の実施形態では、ＴＣＢの優先順位ベースの編成に関連するデータ構造は異なり得ることが理解されるであろう。If the pointer to value TCB_n in the API is a null value at 405, this may indicate that TBC_x is to be inserted into the queue based on its priority as indicated in thePRIO field 128 of theTCB structure 105. As a result, the processor may then perform a priority-based insertion of the TCB at 430. Priority-based insertion may include using information about the first or last TCB in a given priority section or general queue to identify the location where the TCB should be inserted. As an example, priority-based insertion may include traversing a priority table to insert the new job or new TCB into the list of TCBs at 435. For example, the processor may have or have access to a table associated with the list of TCBs indicating the priority level of each TCB, or an indicator of the first or last TCB of a given priority section. In some embodiments, the processor may have or have access to an indicator or flag indicating the last TCB at a given priority level. These flags or indicators may help reduce the amount of time that the system or hardware accelerator is stalled while TCB management is taking place. Alternatively, the processor 210 may traverse the chain of TCBs in the memory 201 of FIG. 2, starting with the first TCB in the queue, the currently executing TCB, or any other TCB, with the aid of thechain pointer field 104 or 108 of the TCB. The traversal may be, for example, to identify the last TCB of a given priority section. The priority level of each TCB may be determined by reading thePRIO field 128 of the TCB. It will be appreciated that although a priority table is described herein, in other embodiments, the data structures associated with the priority-based organization of the TCBs may differ.

次に、ＡＰＩは、４４０で戻し、再開してもよい。一般に、ＡＰＩは、プロセッサ上で実行される、より高いレベルのアプリケーションによって呼び出され得る。ＡＰＩが戻すと、プロセッサは、アプリケーションコードの残りの部分の実行を「再開」し得る。また、ハードウェアアクセラレータは、上記のように、その機能形態を「停止」状態に再開し得る。The API may then return and resume at 440. In general, the API may be called by a higher level application running on the processor. When the API returns, the processor may "resume" execution of the remainder of the application code. Also, the hardware accelerator may resume its functional form to a "stopped" state, as described above.

プロセッサ２１０は、（例えば、所与の優先順位セクションの最後のＴＣＢに関する情報を使用することによって、またはそれ以外の技術によって）リンクされたリストを横断して、ＴＣＢ＿ｘが図２に関して上記されるように配置されるべき位置を識別し得る。位置が識別されると、ＴＣＢは、ＴＣＢのリストに挿入され得る。次いで、ＡＰＩは、ＴＣＢがＴＣＢのリストに正常に挿入されたことを、例えば、ＴＣＢを要求または引き起こし得るより高いレベルのアプリケーションにＳＵＣＣＥＳＳインジケータを戻すことによって示し、より高いレベルのアプリケーションの他の機能の実行を再開してもよい。The processor 210 may traverse the linked list (e.g., by using information about the last TCB in a given priority section, or by other techniques) to identify the location where TCB_x should be placed as described above with respect to FIG. 2. Once the location is identified, the TCB may be inserted into the list of TCBs. The API may then indicate that the TCB was successfully inserted into the list of TCBs, e.g., by returning a SUCCESS indicator to a higher level application that may have requested or evoked the TCB, and may resume execution of other functions of the higher level application.

いくつかの実施形態では、既存のジョブまたはＴＣＢを改変することが望ましい場合がある。改変は、例えば、ＴＣＢのリスト内の既存のＴＣＢを、異なる係数、異なる入力バッファへのポインタなどを含む別のＴＣＢに置き換えることを含み得る。図５は、ジョブまたはＴＣＢ改変コマンドに使用され得る例示的なＡＰＩを示す。ＡＰＩは、プロセッサによって行われてもよい。ＡＰＩに関連する改変コマンドの構文は、ｍｏｄｉｆｙ＿ｊｏｂ（ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ、ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｏ）であり得る。「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｎ」は、キューに挿入される新しいＴＣＢ（「ＴＣＢ＿ｎ」）を指す情報を含み得る。「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｏ」は、キューから除去されるＴＣＢ（「ＴＣＢ＿ｏ」）を指す情報を含み得る。具体的には、ＴＣＢ＿ｎは、ＴＣＢ＿ｏの代わりにキューに挿入されるＴＣＢであり得る。このようにして、既存のＴＣＢ（ＴＣＢ＿ｏ）は、そのＴＣＢを、更新情報を含む新しいＴＣＢ（ＴＣＢ＿ｎ）に置き換えることによって改変され得る。In some embodiments, it may be desirable to modify an existing job or TCB. Modification may include, for example, replacing an existing TCB in the list of TCBs with another TCB that includes a different coefficient, a pointer to a different input buffer, etc. FIG. 5 illustrates an example API that may be used for a job or TCB modification command. The API may be performed by a processor. The syntax of the modify command associated with the API may be modify_job(ACC_TCB TCB_n, ACC_TCB TCB_o). "ACC_TCB TCB_n" may include information pointing to a new TCB ("TCB_n") to be inserted into the queue. "ACC_TCB TCB_o" may include information pointing to a TCB ("TCB_o") to be removed from the queue. Specifically, TCB_n may be a TCB to be inserted into the queue in place of TCB_o. In this way, an existing TCB (TCB_o) can be modified by replacing it with a new TCB (TCB_n) that contains the updated information.

ＡＰＩは、５０５において、ハードウェアアクセラレータを停止することを含んでもよい。停止は、要素２３６に関して上記された停止コマンドなどの停止コマンドに応答し得る。次いで、ＡＰＩは、所与のジョブの状況を５１０でクエリすることを含み得る。具体的には、プロセッサ２１０は、保留中、完了中、走行中などのジョブかを５１０で識別し得る。いくつかの実施形態では、５１０でのクエリには、クエリＡＰＩを走行することを含んでもよく、これは、図７に関して以下でさらに詳細に考察される。The API may include stopping the hardware accelerator at 505. The stopping may be in response to a stop command, such as the stop command described above with respect to element 236. The API may then include querying the status of a given job at 510. In particular, the processor 210 may identify at 510 whether the job is pending, completing, running, etc. In some embodiments, the query at 510 may include running a query API, which is discussed in more detail below with respect to FIG. 7.

ＡＰＩは次いで、５１５において、５１０におけるクエリの結果は、ＴＣＢ＿ｏが保留中であることを示すかを判定することを含んでよい。「保留中」ＴＣＢは、将来の実行／処理のためにキュー内にあるＴＣＢを指してもよく、そのＴＣＢに関連するそのようなジョブは、現在ハードウェアアクセラレータによって行われていないか、またはまだ行われていない。言い換えれば、保留中のＴＣＢは、図２に関して記載されたように、２２０で実行されるＴＣＢのキュー内にあり得る。ＴＣＢ＿ｏが保留中でない場合、ＡＰＩは５２０でエラーを戻し得る。エラー条件は、ＴＣＢ＿ｏが保留中でない場合、そのジョブは既に行われている場合があるため、ＴＣＢ＿ｏに関連するジョブを改変するか、またはＴＣＢ＿ｎとの置換で置き換えることができない場合があるためであり得る。エラー条件が識別されて戻された後、例えば、ＴＣＢキュー内の次のＴＣＢを処理することによって、ハードウェアアクセラレータの動作を再開してもよい。The API may then include, at 515, determining whether the results of the query at 510 indicate that TCB_o is pending. A "pending" TCB may refer to a TCB that is in a queue for future execution/processing, where such job associated with the TCB is not currently being performed or has not yet been performed by the hardware accelerator. In other words, a pending TCB may be in a queue of TCBs to be executed at 220, as described with respect to FIG. 2. If TCB_o is not pending, the API may return an error at 520. The error condition may be because if TCB_o is not pending, the job associated with TCB_o may not be able to be modified or replaced with a replacement for TCB_n, since the job may already have been performed. After the error condition is identified and returned, the operation of the hardware accelerator may be resumed, for example, by processing the next TCB in the TCB queue.

しかしながら、５１０でのクエリが、ＴＣＢ＿ｏは保留中であることを５１５で戻す場合、ＡＰＩは、保留中のＴＣＢのリスト内のＴＣＢ＿ｏを５２５で探すことを含んでよい。例えば、プロセッサ２１０は、実行されるＴＣＢ２２０におけるＴＣＢ＿ｏの位置またはアドレスを識別し得る。ＴＣＢ＿ｏが見つかると、プロセッサ２１０は、ＴＣＢ＿ｏをデリンクし、ＴＣＢ＿ｎを５３０でその場所に配置し得る。このようなデリンク動作は、例えば、キュー内のＴＣＢ＿ｏに先行するＴＣＢのチェーンポインタＦＷＤ＿ＣＰフィールドを変えることと、ＴＣＢ＿ｎのメモリアドレスでこのフィールドを更新することとを含み得る。デリンク動作は、ＴＣＢ＿ｎのＢＡＣＫ＿ＣＰフィールドをＴＣＢ＿ｏのＢＡＣＫ＿ＣＰフィールド内の同じ値で更新することをさらに含み得る。デリンク動作はまた、ＴＣＢ＿ｎのＦＷＤ＿ＣＰフィールドをＴＣＢ＿ｏのＦＷＤ＿ＣＰフィールドの同じ値で更新することと、ＴＣＢ＿ｎのＦＷＤ＿ＣＰによって参照されるＴＣＢのＢＡＣＫ＿ＣＰフィールドをＴＣＢ＿ｎのメモリアドレスで更新することとを含んでもよい。いくつかの実施形態では、ＡＰＩはまた、ＴＣＢ＿ｏを格納するために使用されるメモリをフリーにし、メモリをフリーのメモリブロックのプールに戻し得る。最後に、ＡＰＩは、ＴＣＢ＿ｏがＴＣＢ＿ｎに置き替えられた状況インジケータを５３５で戻すことを含んでもよく、ハードウェアアクセラレータの動作を再開してもよい。例えば、インジケータが、ハードウェアアクセラレータの別の論理もしくは処理要素、またはプロセッサに送信され、置換が完了したことを示し、次いで、ハードウェアアクセラレータは、ＴＣＢのリンクされたリスト内のＴＣＢの処理を再開し得る。要素５３５の戻しおよび再開機能は、例えば、要素４４０の戻しおよび再開機能と同様であってもよい。However, if the query at 510 returns at 515 that TCB_o is pending, the API may include looking for TCB_o in a list of pending TCBs at 525. For example, processor 210 may identify a location or address of TCB_o in TCB 220 to be executed. Once TCB_o is found, processor 210 may delink TCB_o and place TCB_n in its place at 530. Such a delink operation may include, for example, altering the chain pointer FWD_CP field of the TCB preceding TCB_o in the queue and updating this field with the memory address of TCB_n. The delink operation may further include updating the BACK_CP field of TCB_n with the same value in the BACK_CP field of TCB_o. The delink operation may also include updating the FWD_CP field of TCB_n with the same value of the FWD_CP field of TCB_o, and updating the BACK_CP field of the TCB referenced by the FWD_CP of TCB_n with the memory address of TCB_n. In some embodiments, the API may also free the memory used to store TCB_o and return the memory to a pool of free memory blocks. Finally, the API may include returning a status indicator at 535 that TCB_o has been replaced with TCB_n, and may resume operation of the hardware accelerator. For example, an indicator may be sent to another logic or processing element of the hardware accelerator, or a processor, to indicate that the replacement is complete, and the hardware accelerator may then resume processing of the TCBs in the linked list of TCBs. The return and resume functions ofelement 535 may be similar to the return and resume functions ofelement 440, for example.

いくつかの実施形態では、ＴＣＢのリンクされたリスト内のＴＣＢを置き換えるのではなく、除去することが望ましい場合がある。図６は、実行されるＴＣＢ２２０のリストからＴＣＢを除去するためにプロセッサ２１０などの電子デバイスの構成要素によって使用され得るＡＰＩを示す。ＡＰＩの構文は、ｄｅｌｅｔｅ＿ｊｏｂ（ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｄ）であり得、ＴＣＢ＿ｄは破棄されるＴＣＢであり得、「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｄ」は、ＴＣＢ＿ｄを参照する情報を含み得る。In some embodiments, it may be desirable to remove, rather than replace, a TCB in a linked list of TCBs. FIG. 6 illustrates an API that may be used by a component of an electronic device, such as the processor 210, to remove a TCB from the list of TCBs 220 to be executed. The syntax of the API may be delete_job(ACC_TCB TCB_d), where TCB_d may be the TCB to be destroyed, and "ACC_TCB TCB_d" may include information referencing TCB_d.

図６のＡＰＩは、図５の要素と類似し得る１つ以上の要素を含み得、１つ以上の特性を図５の要素と共有し得る。具体的には、要素６０５、６１０、６１５、６２０、６２５、および６３５はそれぞれ、図５の要素５０５、５１０、５１５、５２０、５２５、および５３５と類似していてもよく、１つ以上の特性を共有してもよい。これらの要素の詳細は、冗長化を回避するために再反復されない。The API of FIG. 6 may include one or more elements that may be similar to and share one or more characteristics with the elements of FIG. 5. Specifically,elements 605, 610, 615, 620, 625, and 635 may be similar to and share one or more characteristics withelements 505, 510, 515, 520, 525, and 535 of FIG. 5, respectively. Details of these elements are not repeated to avoid redundancy.

しかしながら、わかるように、ＴＣＢ＿ｄが、実行されるＴＣＢ２２０のリストに見出された後、図６のＡＰＩは、ＴＣＢ＿ｄを６３０でデリンクすること、およびＴＣＢ＿ｄの前後にあったリスト内のＴＣＢを接続することを含んでよい。具体的には、ＴＣＢ＿ｄに先行するＴＣＢのＦＷＤ＿ＣＰフィールドは、ＴＣＢ＿ｄに続くＴＣＢを指し示すように変えられてもよい。同様に、ＴＣＢ＿ｄに続くＴＣＢのＢＡＣＫ＿ＣＰフィールドは、ＴＣＢ＿ｄに先行するＴＣＢを指し示すように変えられてもよい。このようにして、ＴＣＢ＿ｄは、２２０で実行されるＴＣＢのリストから効果的に除去され得る。いくつかの実施形態では、ＡＰＩはまた、ＴＣＢ＿ｄを格納するために使用されるメモリをフリーにし、メモリをフリーのメモリブロックのプールに戻し得る。However, as can be seen, after TCB_d is found in the list of TCBs to be executed 220, the API of FIG. 6 may include delinking TCB_d at 630 and connecting the TCBs in the list that preceded and followed TCB_d. Specifically, the FWD_CP field of the TCB preceding TCB_d may be changed to point to the TCB following TCB_d. Similarly, the BACK_CP field of the TCB following TCB_d may be changed to point to the TCB preceding TCB_d. In this way, TCB_d may be effectively removed from the list of TCBs to be executed at 220. In some embodiments, the API may also free the memory used to store TCB_d, returning the memory to a pool of free memory blocks.

述べたように、いくつかの実施形態では、ＴＣＢのリンクされたリスト内のＴＣＢの状況をクエリすることが望ましい場合がある。例えば、プロセッサ２１０上で走行中のアプリケーションコードは、特定のＴＣＢまたは特定のジョブの状況更新をハードウェアアクセラレータから要求し得る。別の例として、図５または図６のＡＰＩは、要素５１０または６１０でクエリを発行し得る。図７は、このようなクエリに応答して使用され得る例示的なＡＰＩを示す。図７のＡＰＩは、プロセッサ２１０によって行われてもよい。クエリの構文は、例えば、ｑｕｅｒｙ＿ｊｏｂ（ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｑ）であり得る。「ＡＣＣ＿ＴＣＢ ＴＣＢ＿ｑ」は、ＴＣＢ（「ＴＣＢ＿ｑ」）を指す、ポインタおよびアドレスなどの情報を含んでよい。As mentioned, in some embodiments, it may be desirable to query the status of a TCB in the linked list of TCBs. For example, application code running on processor 210 may request a status update from the hardware accelerator for a particular TCB or a particular job. As another example, the API of FIG. 5 or FIG. 6 may issue a query atelement 510 or 610. FIG. 7 shows an exemplary API that may be used in response to such a query. The API of FIG. 7 may be performed by processor 210. The syntax of the query may be, for example, query_job(ACC_TCB TCB_q). "ACC_TCB TCB_q" may include information such as a pointer and address that points to the TCB ("TCB_q").

いくつかの実施形態では、図３～図６のうちの１つ以上のＡＰＩは、所与の優先順位レベルで最後のＴＣＢに影響を及ぼし得ることに留意されたい。例えば、「高」優先順位を有する新しいＴＣＢは、「高」優先順位を有する既存の最後のＴＣＢの後に挿入され得る。代替的に、所与の優先順位を有する最後のＴＣＢは、置き換えられるか、または除去され得る。この情勢において、その優先順位レベルの更新された「最後のＴＣＢ」を正確に反映するために、様々なチェーンポインタ、ＴＣＢのリンクされたリストなどに対する様々な更新が行われ得る。Note that in some embodiments, one or more of the APIs in Figures 3-6 may affect the last TCB at a given priority level. For example, a new TCB with "high" priority may be inserted after an existing last TCB with "high" priority. Alternatively, the last TCB with a given priority may be replaced or removed. In this situation, various updates to various chain pointers, linked lists of TCBs, etc. may be made to accurately reflect the updated "last TCB" for that priority level.

ＡＰＩは、７０５において、ハードウェアアクセラレータを停止させることを含んでもよい。ハードウェアアクセラレータを停止させることは、要素３２０、５０５、６０５などに関して記載された停止と同様であり得る。次いで、ＡＰＩは、ＴＣＢ＿ｑが存在するかを７１０において識別することを含んでよい。言い換えれば、ＡＰＩは、ＴＣＢ＿ｑがＴＣＢのリンクされたリストに位置することができるかを識別し得る。ＴＣＢ＿ｑが存在しないことが７１０において見出された場合、ＡＰＩは、７１５においてエラーを戻すことと、例えば、上記の要素４４０と同様であり得る動作を再開することとを含み得る。The API may include, at 705, stopping the hardware accelerator. Stopping the hardware accelerator may be similar to the stopping described with respect toelements 320, 505, 605, etc. The API may then include identifying, at 710, whether TCB_q exists. In other words, the API may identify whether TCB_q can be located in the linked list of TCBs. If TCB_q is found not to exist at 710, the API may include returning an error at 715 and resuming operation, which may be similar to, for example,element 440 above.

ＴＣＢ＿ｑが７１０で識別される場合、ＡＰＩは次いで、ＴＣＢ＿ｑが完了したかを７２０で識別することを含んでよい。言い換えれば、ＡＰＩは、ＴＣＢ＿ｑが先に実行されたＴＣＢ２１４内にあるかを識別することを含んでよい。加えて、または代替的に、ＴＣＢ＿ｑが完了しているかを識別することは、ＴＣＢ＿ｑに関連するか、またはＴＣＢ＿ｑの一部である完了フラグをチェックすることを含み得る。他の実施形態は、ＴＣＢの完了に関連する他のインジケータを含み得る。そうであれば、ＡＰＩは、７２５において、ＴＣＢ＿ｑが完了したという指標を戻すことと、例えば、要素４４０に関して上記のように動作を再開することと、を含んでよい。If TCB_q is identified at 710, the API may then include identifying at 720 whether TCB_q is completed. In other words, the API may include identifying whether TCB_q is within a previously executed TCB 214. Additionally or alternatively, identifying whether TCB_q is completed may include checking a completion flag associated with or part of TCB_q. Other embodiments may include other indicators related to the completion of the TCB. If so, the API may include returning an indication that TCB_q is completed at 725 and resuming operation as described above with respect toelement 440, for example.

ＴＣＢ＿ｑが７２０において完了していないと識別される場合、ＡＰＩは、７３０において、ＴＣＢ＿ｑが走行中であるかを識別することを含んでよい。本明細書で使用されるように、「走行中」は、ＴＣＢが処理されているアクティブ状態にあったか、またはＴＣＢが参照するジョブは、ハードウェアアクセラレータが停止される前にハードウェアアクセラレータによって実行されているかを示し得る。ＴＣＢ＿ｑが７３０で走行中と識別される場合、次いで、ＡＰＩは、ＴＣＢ＿ｑが７３５で走行中であるという指標を戻すことと、例えば、要素４４０に関して上記したように動作を再開することとを含み得る。しかしながら、ＴＣＢ＿ｑが７３０において走行中と識別されない場合、次いで、ＡＰＩは、例えば、要素４４０に関して上記したように、ＴＣＢ＿ｑが、再開動作として７４０で保留中であるという指標を戻すことを含むことができる。If TCB_q is identified as not complete at 720, the API may include identifying whether TCB_q is running at 730. As used herein, "running" may indicate that the TCB was in an active state being processed or that the job referenced by the TCB was being executed by the hardware accelerator before the hardware accelerator was stopped. If TCB_q is identified as running at 730, then the API may include returning an indication that TCB_q is running at 735 and resuming the operation, e.g., as described above with respect toelement 440. However, if TCB_q is not identified as running at 730, then the API may include returning an indication that TCB_q is pending as a resume operation, e.g., as described above with respect toelement 440.

上記ＡＰＩは、一実施形態の例として意図されており、他の実施形態は、記載されているものとは異なり得ることが理解されるであろう。例えば、他の実施形態は、より多くまたはより少ない要素、異なる構文などを有し得る。いくつかの実施形態では、一定の要素は、図３～図７に示されるものとは異なる順序で行われてもよい。加えて、一定のＡＰＩまたはその要素は、ハードウェアアクセラレータまたはプロセッサによって行われると記載され得るが、いくつかの実施形態では、ハードウェアアクセラレータによって行われると記載されている１つ以上のＡＰＩまたはその要素は、プロセッサによって行われる場合もあれば、その逆の場合もある。他の実施形態では、他の変形例が存在してもよい。The above APIs are intended as examples of one embodiment, and it will be understood that other embodiments may differ from those described. For example, other embodiments may have more or fewer elements, different syntax, etc. In some embodiments, certain elements may be performed in a different order than that shown in Figures 3-7. Additionally, while certain APIs or elements thereof may be described as being performed by a hardware accelerator or a processor, in some embodiments, one or more APIs or elements thereof that are described as being performed by a hardware accelerator may be performed by a processor, or vice versa. In other embodiments, other variations may exist.

図８は、本明細書に開示された実施形態のいずれかに従って、１つ以上のハードウェアアクセラレータを含み得る例示的な電気デバイス１８００のブロック図である。いくらかの構成要素は、電気デバイス１８００に含まれるように図８に例示されるが、これらの構成要素のうちの任意の１つ以上は、用途に好適なように省略または複製され得る。いくつかの実施形態では、電気デバイス１８００に含まれる構成要素のいくつかまたはすべては、１つ以上のマザーボードに取り付けられてもよい。いくつかの実施形態では、これらの構成要素のいくつかまたはすべては、単一のＳｏＣダイ上に製造される。FIG. 8 is a block diagram of an exampleelectrical device 1800 that may include one or more hardware accelerators, according to any of the embodiments disclosed herein. Although certain components are illustrated in FIG. 8 as being included inelectrical device 1800, any one or more of these components may be omitted or duplicated as appropriate for an application. In some embodiments, some or all of the components included inelectrical device 1800 may be mounted on one or more motherboards. In some embodiments, some or all of these components are fabricated on a single SoC die.

加えて、様々な実施形態において、電気デバイス１８００は、図８に例示された１つ以上の構成要素を含まない場合があるが、電気デバイス１８００は、１つ以上の構成要素に結合するためのインターフェース回路を含んでもよい。例えば、電気デバイス１８００は、ディスプレイデバイス１８０６を含まなくてもよいが、ディスプレイデバイス１８０６が結合されてもよいディスプレイデバイスインターフェース回路（例えば、コネクタおよびドライバ回路）を含んでもよい。別の一組の例では、電気デバイス１８００は、オーディオ入力デバイス１８２４またはオーディオ出力デバイス１８０８を含まなくてもよいが、オーディオ入力デバイス１８２４またはオーディオ出力デバイス１８０８が結合されてもよいオーディオ入力または出力デバイスインターフェース回路（例えば、コネクタおよび支持回路）を含んでもよい。Additionally, in various embodiments, theelectrical device 1800 may not include one or more components illustrated in FIG. 8, although theelectrical device 1800 may include interface circuitry for coupling to one or more components. For example, theelectrical device 1800 may not include a display device 1806, but may include display device interface circuitry (e.g., connectors and driver circuitry) to which the display device 1806 may be coupled. In another set of examples, theelectrical device 1800 may not include an audio input device 1824 or an audio output device 1808, but may include audio input or output device interface circuitry (e.g., connectors and supporting circuitry) to which the audio input device 1824 or the audio output device 1808 may be coupled.

電気デバイス１８００は、処理デバイス１８０２（例えば、１つ以上の処理デバイス）を含んでもよい。本明細書で使用されるように、「処理デバイス」または「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、その電子データをレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイスまたはデバイスの一部を指し得る。処理デバイス１８０２は、１つ以上のＤＳＰ、ＡＳＩＣ、ＣＰＵ、グラフィックス処理ユニット（ＧＰＵ）、暗号プロセッサ（ハードウェア内の暗号アルゴリズムを実行する専門プロセッサ）、サーバプロセッサ、または任意の他の好適な処理デバイスを含んでもよい。電気デバイス１８００は、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、不揮発性メモリ（例えば、読み取り専用メモリ（ＲＯＭ））、フラッシュメモリ、ソリッドステートメモリ、および／またはハードドライブなどの１つ以上のメモリデバイスをそれ自体が含み得るメモリ１８０４を含んでもよい。いくつかの実施形態では、メモリ１８０４は、処理デバイス１８０２とダイを共有するメモリを含んでもよい。このメモリは、キャッシュメモリとして使用され得、埋め込まれた動的ランダムアクセスメモリ（ｅＤＲＡＭ）またはスピン転送トルク磁気ランダムアクセスメモリ（ＳＴＴ－ＭＲＡＭ）を含み得る。処理デバイス１８０２は、例えば、プロセッサ２１０と同様であり得、ハードウェアアクセラレータ２０５などのハードウェアアクセラレータと結合され得る。Theelectrical device 1800 may include a processing device 1802 (e.g., one or more processing devices). As used herein, the term "processing device" or "processor" may refer to any device or part of a device that processes electronic data from registers and/or memory to convert the electronic data into other electronic data that may be stored in registers and/or memory. Theprocessing device 1802 may include one or more DSPs, ASICs, CPUs, graphics processing units (GPUs), cryptographic processors (specialized processors that execute cryptographic algorithms in hardware), server processors, or any other suitable processing devices. Theelectrical device 1800 may include memory 1804, which may itself include one or more memory devices, such as volatile memory (e.g., dynamic random access memory (DRAM)), non-volatile memory (e.g., read only memory (ROM)), flash memory, solid state memory, and/or a hard drive. In some embodiments, the memory 1804 may include memory that shares a die with theprocessing device 1802. This memory may be used as cache memory and may include embedded dynamic random access memory (eDRAM) or spin-transfer torque magnetic random access memory (STT-MRAM). Theprocessing device 1802 may be similar to the processor 210, for example, and may be coupled with a hardware accelerator, such as the hardware accelerator 205.

いくつかの実施形態では、電気デバイス１８００は、通信チップ１８１２（例えば、１つ以上の通信チップ）を含んでもよい。例えば、通信チップ１８１２は、電気デバイス１８００へのデータの転送および電気デバイス１８００からのデータの転送のためのワイヤレス通信を管理するように構成され得る。「ワイヤレス」という用語およびその派生語は、非固体媒体を通じて変調された電磁放射を使用してデータを通信することができる回路、デバイス、システム、方法、技法、通信チャネルなどを説明するために使用され得る。この用語は、関連付けられたデバイスが任意のワイヤを収容しないことを暗示するものではないが、いくつかの実施形態では、それらを含まない場合がある。In some embodiments, theelectrical device 1800 may include a communications chip 1812 (e.g., one or more communications chips). For example, thecommunications chip 1812 may be configured to manage wireless communications for the transfer of data to and from theelectrical device 1800. The term "wireless" and its derivatives may be used to describe circuits, devices, systems, methods, techniques, communications channels, etc. that may communicate data using modulated electromagnetic radiation through a non-solid medium. The term does not imply that the associated device does not house any wires, although in some embodiments, it may not include them.

通信チップ１８１２は、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６－２００５改正）、長期進化（ＬＴＥ）プロジェクトを、任意の改正、更新、および／または改訂（例えば、高度なＬＴＥプロジェクト、超モバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれる）など）とともに含む電気電子技術者協会（ＩＥＥＥ）規格を含むが、これらに限定されない、いくらかのワイヤレス規格またはプロトコルのいずれかを実装し得る。ＩＥＥＥ ８０２．１６互換ブロードバンドワイヤレスアクセス（ＢＷＡ）ネットワークは、一般に、ＩＥＥＥ ８０２．１６規格の適合性および相互運用性試験に合格した製品の認証マークである、マイクロウェーブアクセスのワールドワイド相互運用性を表す頭文字、ＷｉＭＡＸネットワークと呼ばれる。通信チップ１８１２は、グローバルモバイル通信システム（ＧＳＭ）、一般パケット無線サービス（ＧＰＲＳ）、ユニバーサルモバイル電気通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化ＨＳＰＡ（Ｅ－ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してもよい。通信チップ１８１２は、ＧＳＭ進化高速データ（ＥＤＧＥ）、ＧＳＭ ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル地上無線アクセスネットワーク（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ－ＵＴＲＡＮ）に従って動作してもよい。通信チップ１８１２は、コード分割多重アクセス（ＣＤＭＡ）、時間分割多重アクセス（ＴＤＭＡ）、デジタル強化コードレス電気通信（ＤＥＣＴ）、進化データ最適化（ＥＶ－ＤＯ）、およびそれらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以上に指定される任意の他のワイヤレスプロトコルに従って動作し得る。通信チップ１８１２は、他の実施形態では、他のワイヤレスプロトコルに従って動作し得る。電気デバイス１８００は、ワイヤレス通信を容易にするため、および／または他のワイヤレス通信（ＡＭまたはＦＭ無線伝送など）を受信するためのアンテナ１８２２を含み得る。Thecommunications chip 1812 may implement any of a number of wireless standards or protocols, including, but not limited to, Institute of Electrical and Electronics Engineers (IEEE) standards including Wi-Fi (IEEE 802.11 family), the IEEE 802.16 standard (e.g., the IEEE 802.16-2005 amendment), the Long Term Evolution (LTE) project along with any amendments, updates, and/or revisions (e.g., the Advanced LTE project, the Ultra Mobile Broadband (UMB) project (also known as "3GPP2"), etc.). IEEE 802.16-compatible Broadband Wireless Access (BWA) networks are commonly referred to as WiMAX networks, an acronym that stands for Worldwide Interoperability for Microwave Access, which is a certification mark for products that have passed IEEE 802.16 standard conformance and interoperability testing. Thecommunications chip 1812 may operate according to a Global System for Mobile Communications (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA), or LTE network. Thecommunications chip 1812 may operate according to a GSM Evolved High Speed Data (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), or Evolved UTRAN (E-UTRAN). Thecommunications chip 1812 may operate according to Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolved Data Optimized (EV-DO), and their derivatives, as well as any other wireless protocols specified for 3G, 4G, 5G, and above. Thecommunications chip 1812 may operate according to other wireless protocols in other embodiments. Theelectrical device 1800 may include anantenna 1822 to facilitate wireless communications and/or to receive other wireless communications (such as AM or FM radio transmissions).

いくつかの実施形態では、通信チップ１８１２は、電気的、光学的、または任意の他の好適な通信プロトコル（例えば、イーサネット）などの有線通信を管理し得る。上述したように、通信チップ１８１２は、複数の通信チップを含んでもよい。例えば、第１の通信チップ１８１２は、Ｗｉ－ＦｉまたはＢｌｕｅｔｏｏｔｈなどの短距離ワイヤレス通信に専用であってもよく、第２の通信チップ１８１２は、全地球測位システム（ＧＰＳ）、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ－ＤＯなどの長距離無線通信に専用であってもよい。いくつかの実施形態では、第１の通信チップ１８１２は、ワイヤレス通信に専用であり得、第２の通信チップ１８１２は、有線通信に専用であり得る。In some embodiments, thecommunications chip 1812 may manage wired communications, such as electrical, optical, or any other suitable communications protocol (e.g., Ethernet). As described above, thecommunications chip 1812 may include multiple communications chips. For example, afirst communications chip 1812 may be dedicated to short-range wireless communications, such as Wi-Fi or Bluetooth, and asecond communications chip 1812 may be dedicated to long-range wireless communications, such as Global Positioning System (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, etc. In some embodiments, thefirst communications chip 1812 may be dedicated to wireless communications and thesecond communications chip 1812 may be dedicated to wired communications.

電気デバイス１８００は、バッテリー／電源回路１８１４を含み得る。バッテリー／電源回路１８１４は、電気デバイス１８００の構成要素を電気デバイス１８００とは別個のエネルギー源（例えばＡＣライン電源）に結合するための１つ以上のエネルギー貯蔵デバイス（例えば、バッテリーまたはコンデンサ）および／または回路を含み得る。Theelectric device 1800 may include a battery/power circuit 1814. The battery/power circuit 1814 may include one or more energy storage devices (e.g., batteries or capacitors) and/or circuits for coupling components of theelectric device 1800 to an energy source (e.g., an AC line power) separate from theelectric device 1800.

電気デバイス１８００は、ディスプレイデバイス１８０６（または上記で考察したように対応するインターフェース回路）を含んでもよい。ディスプレイデバイス１８０６は、ヘッドアップディスプレイ、コンピュータモニタ、プロジェクタ、タッチスクリーンディスプレイ、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ、またはフラットパネルディスプレイなど、任意の視覚インジケータを含んでもよい。Electrical device 1800 may include a display device 1806 (or corresponding interface circuitry as discussed above). Display device 1806 may include any visual indicator, such as a heads-up display, a computer monitor, a projector, a touch screen display, a liquid crystal display (LCD), a light emitting diode display, or a flat panel display.

電気デバイス１８００は、オーディオ出力デバイス１８０８（または上記で考察したような対応するインターフェース回路）を含み得る。オーディオ出力デバイス１８０８は、スピーカ、ヘッドセット、またはイヤホンなどの可聴インジケータを生成する任意のデバイスを含み得る。Theelectrical device 1800 may include an audio output device 1808 (or corresponding interface circuitry as discussed above). The audio output device 1808 may include any device that generates an audible indicator, such as a speaker, a headset, or earphones.

電気デバイス１８００は、オーディオ入力デバイス１８２４（または上記で考察したような対応するインターフェース回路）を含み得る。オーディオ入力デバイス１８２４は、マイク、マイクアレイ、またはデジタル楽器（例えば、楽器デジタルインターフェース（ＭＩＤＩ）出力を有する楽器）などの音を表す信号を生成する任意のデバイスを含み得る。Theelectrical device 1800 may include an audio input device 1824 (or corresponding interface circuitry as discussed above). The audio input device 1824 may include any device that generates a signal representing sound, such as a microphone, a microphone array, or a digital instrument (e.g., an instrument with a Musical Instrument Digital Interface (MIDI) output).

電気デバイス１８００は、ＧＰＳデバイス１８１８（または上記で考察したような対応するインターフェース回路）を含んでもよい。ＧＰＳデバイス１８１８は、衛星ベースのシステムと通信でき、当該技術分野で知られているように、電気デバイス１８００の位置を受信し得る。Theelectrical device 1800 may include a GPS device 1818 (or corresponding interface circuitry as discussed above). TheGPS device 1818 may communicate with a satellite-based system and receive the location of theelectrical device 1800, as is known in the art.

電気デバイス１８００は、別の出力デバイス１８１０（または上記で考察したような対応するインターフェース回路）を含み得る。他の出力デバイス１８１０の例は、オーディオコーデック、ビデオコーデック、プリンタ、他のデバイスに情報を提供するための有線もしくはワイヤレス送信機、または追加の記憶デバイスを含み得る。Theelectrical device 1800 may include another output device 1810 (or corresponding interface circuitry as discussed above). Examples of other output devices 1810 may include an audio codec, a video codec, a printer, a wired or wireless transmitter for providing information to other devices, or additional storage devices.

電気デバイス１８００は、別の入力デバイス１８２０（または上記で考察したような対応するインターフェース回路）を含み得る。他の入力デバイス１８２０の例には、加速度計、ジャイロスコープ、コンパス、画像キャプチャデバイス、キーボード、マウスなどのカーソル制御デバイス、スタイラス、タッチパッド、バーコードリーダ、クイックレスポンス（ＱＲ）コードリーダ、任意のセンサ、または無線周波数識別（ＲＦＩＤ）リーダが含まれ得る。Theelectrical device 1800 may include another input device 1820 (or corresponding interface circuitry as discussed above). Examples ofother input devices 1820 may include an accelerometer, a gyroscope, a compass, an image capture device, a keyboard, a cursor control device such as a mouse, a stylus, a touch pad, a barcode reader, a quick response (QR) code reader, any sensor, or a radio frequency identification (RFID) reader.

電気デバイス１８００は、ハンドヘルドもしくはモバイル電気デバイス（例えば、携帯電話、スマートフォン、モバイルインターネットデバイス、音楽プレーヤー、タブレットコンピュータ、ラップトップコンピュータ、ネットブックコンピュータ、ウルトラブックコンピュータ、携帯情報端末（ＰＤＡ）、ウルトラモバイルパーソナルコンピュータなど）、デスクトップ電気デバイス、サーバデバイスもしくは他のネットワークコンピューティングコンポーネント、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、車両制御ユニット、デジタルカメラ、デジタルビデオレコーダ、または着用可能な電気デバイスなどの任意の所望の形態要因を有し得る。いくつかの実施形態では、電気デバイス１８００は、データを処理する任意の他の電子デバイスであり得る。Theelectrical device 1800 may have any desired form factor, such as a handheld or mobile electrical device (e.g., a mobile phone, a smartphone, a mobile Internet device, a music player, a tablet computer, a laptop computer, a netbook computer, an ultrabook computer, a personal digital assistant (PDA), an ultra-mobile personal computer, etc.), a desktop electrical device, a server device or other network computing component, a printer, a scanner, a monitor, a set-top box, an entertainment control unit, a vehicle control unit, a digital camera, a digital video recorder, or a wearable electrical device. In some embodiments, theelectrical device 1800 may be any other electronic device that processes data.

様々な実施形態の例
例１は、コンピューティングデバイスの構成要素によって、構成要素により行われるジョブに関連するＴＣＢを識別することと、ＴＣＢに基づいてジョブの優先順位レベルを識別することと、識別された優先順位レベルに基づいて行われるジョブのキューにジョブを挿入することと、識別された優先順位レベルに基づいてジョブを行うことと、を含む方法を含む。Examples of Various Embodiments Example 1 includes a method including identifying, by a component of a computing device, a TCB associated with a job to be performed by the component, identifying a priority level of the job based on the TCB, inserting the job into a queue of jobs to be performed based on the identified priority level, and performing the job based on the identified priority level.

例２は、例１、または本明細書の何らかの他の例に記載の方法を含み、構成要素は、コンピューティングデバイスのコアまたはハードウェアアクセラレータである。Example 2 includes the method of Example 1 or any other example herein, where the component is a core or a hardware accelerator of a computing device.

例３は、例１、または本明細書の何らかの他の例に記載の方法を含み、ジョブはＤＭＡ要求に関連するジョブである。Example 3 includes the method of example 1 or any other example herein, where the job is a job associated with a DMA request.

例４は、例１～３のいずれか、または本明細書の何らかの他の例に記載の方法を含み、ジョブが、より高い優先順位レベルのジョブであり、より高い優先順位レベルのジョブをキューに挿入することは、より高い優先順位レベルのジョブを、より低い優先順位でのジョブの実行の前に実行されるキューに挿入することを含む。Example 4 includes a method as described in any of Examples 1-3 or any other example herein, where the job is a job of a higher priority level, and inserting the job of the higher priority level into the queue includes inserting the job of the higher priority level into the queue to be executed before execution of the job at the lower priority.

例５は、例４、または本明細書の何らかの他の例に記載の方法を含み、より低い優先順位レベルのジョブは、ＴＣＢの識別の前にコンピューティングデバイスの構成要素によって識別されている。Example 5 includes the method of example 4 or any other example herein, wherein the lower priority level job is identified by a component of the computing device prior to identification of the TCB.

例６は、例４、または本明細書の何らかの他の例に記載の方法を含み、より低い優先順位レベルのジョブは、より高い優先順位レベルのジョブの挿入の前にキューに挿入されている。Example 6 includes the method of example 4 or any other example herein, wherein a job of a lower priority level is inserted into the queue before the insertion of a job of a higher priority level.

例７は、例１～３のいずれか、または本明細書の何らかの他の例に記載の方法を含み、行われるジョブのキューにジョブを挿入することは、ジョブに関連するＡＰＩの遂行に基づく。Example 7 includes a method as described in any of Examples 1-3 or any other example herein, where inserting a job into a queue of jobs to be performed is based on execution of an API associated with the job.

例８は、例１～３のいずれか、または本明細書の何らかの他の例に記載の方法を含み、行われるジョブのキューは、４つの優先順位レベルを有するキューを含む。Example 8 includes the method of any of Examples 1-3 or any other example herein, wherein the queue of jobs to be performed includes a queue having four priority levels.

例９は、命令を含む１つ以上の非一時的なコンピュータ可読媒体を含み、命令は、コンピューティングデバイスの１つ以上の要素による命令の実行時に、コンピューティングデバイスの構成要素に、構成要素によって行われるジョブに関連するＴＣＢを識別させ、ＴＣＢに基づいてジョブの優先順位レベルを識別させ、識別された優先順位レベルに基づいて、行われるジョブのキューにジョブを挿入させ、識別された優先順位レベルに基づいてジョブを行わせる。Example 9 includes one or more non-transitory computer-readable media containing instructions that, upon execution of the instructions by one or more elements of a computing device, cause a component of the computing device to identify a TCB associated with a job to be performed by the component, identify a priority level for the job based on the TCB, insert the job into a queue of jobs to be performed based on the identified priority level, and perform the job based on the identified priority level.

例１０は、例９、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、構成要素は、コンピューティングデバイスのコアまたはハードウェアアクセラレータである。Example 10 includes one or more non-transitory computer-readable media as described in Example 9 or any other example herein, where the component is a core or hardware accelerator of a computing device.

例１１は、例９、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ジョブはＤＭＡ要求に関連するジョブである。Example 11 includes one or more non-transitory computer-readable media as described in Example 9 or any other example herein, where the job is a job associated with a DMA request.

例１２は、例９～１１のいずれか、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ジョブは、より高い優先順位レベルのジョブであり、より高い優先順位レベルのジョブをキューに挿入することは、より高い優先順位レベルのジョブを、より低い優先順位レベルのジョブの実行の前に実行されるキューに挿入することを含む。Example 12 includes one or more non-transitory computer-readable media as described in any of Examples 9-11 or any other example herein, where the job is a job of a higher priority level, and inserting the job of the higher priority level into the queue includes inserting the job of the higher priority level into the queue to be executed before execution of the job of the lower priority level.

例１３は、例１２、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、より低い優先順位レベルのジョブは、ＴＣＢの識別の前にコンピューティングデバイスの構成要素によって識別されている。Example 13 includes one or more non-transitory computer-readable media as described in Example 12 or any other example herein, wherein the lower priority level job is identified by a component of the computing device prior to identification of the TCB.

例１４は、例１２、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、より低い優先順位レベルのジョブは、より高い優先順位レベルのジョブの挿入の前にキューに挿入されている。Example 14 includes one or more non-transitory computer-readable media as described in Example 12 or any other example herein, wherein a job of a lower priority level is inserted into the queue before the insertion of a job of a higher priority level.

例１５は、例９～１１のいずれか、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、行われるジョブのキューにジョブを挿入することは、ジョブに関連するＡＰＩの遂行に基づく。Example 15 includes one or more non-transitory computer-readable media as described in any of Examples 9-11 or any other example herein, wherein inserting a job into a queue of jobs to be performed is based on execution of an API associated with the job.

例１６は、例９～１１のいずれか、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、行われるジョブのキューは、４つの優先順位レベルを有するキューを含む。Example 16 includes one or more non-transitory computer-readable media as described in any of Examples 9-11 or any other example herein, wherein the queue of jobs to be performed includes a queue having four priority levels.

例１７は、構成要素によって行われるジョブに関連するＴＣＢを識別する手段と、ＴＣＢに基づいてジョブの優先順位レベルを識別する手段と、識別された優先順位レベルに基づいて、行われるジョブのキューにジョブを挿入する手段と、識別された優先順位レベルに基づいてジョブを行う手段と、を含む装置を含む。Example 17 includes an apparatus including means for identifying a TCB associated with a job to be performed by a component, means for identifying a priority level of the job based on the TCB, means for inserting the job into a queue of jobs to be performed based on the identified priority level, and means for performing the job based on the identified priority level.

例１８は、例１７、または本明細書の何らかの他の例に記載の装置を含み、構成要素は、コンピューティングデバイスのコアまたはハードウェアアクセラレータである。Example 18 includes the apparatus of Example 17 or any other example herein, where the component is a core or a hardware accelerator of a computing device.

例１９は、例１７、または本明細書の何らかの他の例に記載の装置を含み、ジョブはＤＭＡ要求に関連するジョブである。Example 19 includes the apparatus of Example 17 or any other example herein, wherein the job is a job associated with a DMA request.

例２０は、例１７～１９のいずれか、または本明細書の何らかの他の例に記載の装置を含み、ジョブは、より高い優先順位レベルのジョブであり、より高い優先順位レベルのジョブをキューに挿入する手段は、より高い優先順位レベルのジョブを、より低い優先順位レベルのジョブの実行の前に実行されるキューに挿入する手段を含む。Example 20 includes the apparatus of any of Examples 17-19 or any other example herein, wherein the job is a higher priority level job, and the means for inserting the higher priority level job into the queue includes means for inserting the higher priority level job into the queue to be executed before execution of the lower priority level job.

例２１は、例２０、または本明細書における何らかの他の例に記載の装置を含み、より低い優先順位レベルのジョブは、ＴＣＢの識別前にコンピューティングデバイスの構成要素によって識別されている。Example 21 includes the apparatus of Example 20 or any other example herein, wherein the lower priority level job is identified by a component of the computing device prior to identifying the TCB.

例２２は、例２０、または本明細書の何らかの他の例に記載の装置を含み、より低い優先順位レベルのジョブは、より高い優先順位レベルのジョブの挿入の前にキューに挿入されている。Example 22 includes the apparatus of Example 20 or any other example herein, wherein a job of a lower priority level is inserted into the queue before the insertion of a job of a higher priority level.

例２３は、例１７～１９のいずれか、または本明細書の何らかの他の例に記載の装置を含み、行われるジョブのキューにジョブを挿入することは、ジョブに関連するＡＰＩの遂行に基づく。Example 23 includes an apparatus as described in any of Examples 17-19 or any other example herein, wherein inserting a job into a queue of jobs to be performed is based on execution of an API associated with the job.

例２４は、例１７～１９のいずれか、または本明細書の何らかの他の例に記載の装置を含み、行われるジョブのキューは、４つの優先順位レベルを有するキューを含む。Example 24 includes the apparatus of any of Examples 17-19 or any other example herein, wherein the queue of jobs to be performed includes a queue having four priority levels.

例２５は、メモリと、メモリと通信可能に結合された構成要素と、を備える装置を含み、構成要素は、構成要素によって行われるジョブに関連するＴＣＢを識別し、ＴＣＢに基づいてジョブの優先順位レベルを識別し、識別された優先順位レベルに基づいて、行われるジョブのキューにジョブを挿入し、識別された優先順位レベルに基づいてジョブを行う。Example 25 includes an apparatus comprising a memory and a component communicatively coupled to the memory, the component identifying a TCB associated with a job to be performed by the component, identifying a priority level for the job based on the TCB, inserting the job into a queue of jobs to be performed based on the identified priority level, and performing the job based on the identified priority level.

例２６は、例２５、または本明細書の何らかの他の例に記載の装置を含み、構成要素は、コンピューティングデバイスのコアまたはハードウェアアクセラレータである。Example 26 includes the apparatus of Example 25 or any other example herein, where the component is a core or a hardware accelerator of a computing device.

例２７は、例２５、または本明細書の何らかの他の例に記載の装置を含み、ジョブはＤＭＡ要求に関連するジョブである。Example 27 includes the apparatus of example 25 or any other example herein, where the job is a job associated with a DMA request.

例２８は、例２５～２７のいずれか、または本明細書の何らかの他の例に記載の装置を含み、ジョブは、より高い優先順位レベルのジョブであり、より高い優先順位レベルのジョブをキューに挿入することは、より高い優先順位レベルのジョブを、より低い優先順位のジョブの実行の前に実行されるキューに挿入することを含む。Example 28 includes the apparatus of any of Examples 25-27 or any other example herein, wherein the job is a higher priority level job, and inserting the higher priority level job into the queue includes inserting the higher priority level job into the queue to be executed before execution of the lower priority job.

例２９は、例２８、または本明細書の何らかの他の例に記載の装置を含み、より低い優先順位レベルのジョブは、ＴＣＢの識別の前にコンピューティングデバイスの構成要素によって識別されている。Example 29 includes the apparatus of Example 28 or any other example herein, wherein the lower priority level job is identified by a component of the computing device prior to identification of the TCB.

例３０は、例２８、または本明細書の何らかの他の例に記載の装置を含み、より低い優先順位レベルのジョブは、より高い優先順位レベルのジョブの挿入の前にキューに挿入されている。Example 30 includes the apparatus of example 28 or any other example herein, wherein a job of a lower priority level is inserted into the queue before the insertion of a job of a higher priority level.

例３１は、例２５ ～２７のいずれか、または本明細書の何らかの他の例に記載の装置を含み、行われるジョブのキューにジョブを挿入することは、ジョブに関連するＡＰＩの遂行に基づく。Example 31 includes an apparatus as described in any of Examples 25-27 or any other example herein, wherein inserting a job into a queue of jobs to be performed is based on execution of an API associated with the job.

例３２は、例２５～２７のいずれか、または本明細書の何らかの他の例に記載の装置を含み、行われるジョブのキューは、４つの優先順位レベルを有するキューを含む。Example 32 includes the apparatus of any of Examples 25-27 or any other example herein, wherein the queue of jobs to be performed includes a queue having four priority levels.

例３３は、プロセッサであって、ＴＣＢにおいて、ＴＣＢの優先順位レベルの指標を識別し、優先順位レベルの指標に基づいて、複数のＴＣＢのキュー内の位置を識別し、かつ識別された位置でキューにＴＣＢを挿入する、プロセッサと、プロセッサと通信可能に結合されたハードウェアアクセラレータであって、複数のＴＣＢのキュー内のＴＣＢに関連するジョブを行い、複数のＴＣＢのキュー内のＴＣＢの順序に従ってＴＣＢに関連するジョブを行うハードウェアアクセラレータと、を備える、コンピューティングデバイスを含む。Example 33 includes a computing device including a processor that identifies, in the TCB, an indication of a priority level of the TCB, identifies a position in a queue of multiple TCBs based on the priority level indication, and inserts the TCB into the queue at the identified position; and a hardware accelerator communicatively coupled to the processor that performs a job associated with the TCB in the queue of multiple TCBs and that performs the job associated with the TCB according to an order of the TCBs in the queue of multiple TCBs.

例３４は、例３３、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、優先順位レベルの指標は、ＴＣＢにおける２ビットインジケータである。Example 34 includes the computing device of Example 33 or any other example herein, wherein the indication of the priority level is a two-bit indicator in the TCB.

例３５は、例３３、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、プロセッサは、ＴＣＢの伝送の前に停止要求をさらに送信する。Example 35 includes the computing device of Example 33 or any other example herein, wherein the processor further transmits a stop request prior to transmitting the TCB.

例３６は、例３３～３５のいずれか、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、キューは、第１の優先順位レベルのＴＣＢの第１のサブ部分と、第１の優先順位レベルよりも低い第２の優先順位レベルのＴＣＢの第２のサブ部分とを含み、ハードウェアアクセラレータは、ＴＣＢの第２のサブ部分に関連するジョブを行う前に、ＴＣＢの第１のサブ部分に関連するジョブを行う。Example 36 includes a computing device as described in any of Examples 33-35 or any other example herein, wherein the queue includes a first sub-portion of the TCB at a first priority level and a second sub-portion of the TCB at a second priority level lower than the first priority level, and the hardware accelerator performs a job associated with the first sub-portion of the TCB before performing a job associated with the second sub-portion of the TCB.

例３７は、例３６、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、ＴＣＢは、第１の優先順位レベルであり、プロセッサはさらに、現在実行中のＴＣＢの優先順位レベルを識別し、現在実行中のＴＣＢの優先順位レベルに基づいて、キュー内の位置を識別する。Example 37 includes the computing device of Example 36 or any other example herein, wherein the TCB is a first priority level, and the processor further identifies a priority level of a currently executing TCB and identifies a position in the queue based on the priority level of the currently executing TCB.

例３８は、例３７、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、現在実行中のＴＣＢの優先順位レベルは、第１の優先順位レベルであり、位置は、ＴＣＢの第１のサブ部分の末端にある。Example 38 includes the computing device of Example 37 or any other example herein, wherein the priority level of the currently executing TCB is a first priority level and the location is at the end of the first subportion of the TCB.

例３９は、例３７、または本明細書の何らかの他の例に記載のコンピューティングデバイスを含み、現在実行中のＴＣＢの優先順位レベルは、第２の優先順位レベルであり、位置は、現在実行中のＴＣＢの後であり、かつＴＣＢの第２のサブ部分の他のＴＣＢの前である。Example 39 includes the computing device of Example 37 or any other example herein, wherein the priority level of the currently executing TCB is a second priority level and the location is after the currently executing TCB and before other TCBs in the second sub-portion of the TCBs.

例４０は、ハードウェアアクセラレータと通信するための通信インターフェースと、通信インターフェースと結合された論理であって、ＴＣＢにおいて、ＴＣＢの優先順位レベルの指標を識別し、優先順位レベルの指標に基づいて、複数のＴＣＢのキュー内の位置にＴＣＢを挿入し、ハードウェアアクセラレータが、キュー内のそれらの位置に基づいて、複数のＴＣＢのそれぞれを実行する、論理と、を備えるプロセッサを含む。Example 40 includes a processor having a communications interface for communicating with a hardware accelerator, and logic coupled to the communications interface for identifying, in the TCB, an indication of a priority level of the TCB, inserting the TCB into a position in a queue of multiple TCBs based on the indication of the priority level, and executing each of the multiple TCBs based on their position in the queue by the hardware accelerator.

例４１は、例４０、または本明細書の何らかの他の例に記載のプロセッサを含み、優先順位レベルの指標は、ＴＣＢにおける２ビットインジケータである。Example 41 includes the processor of example 40 or any other example herein, wherein the indication of the priority level is a two-bit indicator in the TCB.

例４２は、例４０、または本明細書の何らかの他の例に記載のプロセッサを含み、優先順位レベルの指標は、ＴＣＢが、複数の可能な優先順位レベルのうちの１つにあることを示す。Example 42 includes the processor of Example 40 or any other example herein, where the priority level indication indicates that the TCB is at one of a plurality of possible priority levels.

例４３は、例４０～４２、または本明細書の何らかの他の例に記載のプロセッサを含み、ここで、ＴＣＢは、ハードウェアアクセラレータが、ＴＣＢを処理する前にプロセッサからトリガを受信するのを待つという指標、ハードウェアアクセラレータが、ＴＣＢの完了に関連してプロセッサに割り込みを送信するという指標、またはハードウェアアクセラレータが、ＴＣＢの完了に関連してプロセッサにトリガを送信するという指標をさらに含む。Example 43 includes the processor of Examples 40-42 or any other example herein, where the TCB further includes an indication that the hardware accelerator waits to receive a trigger from the processor before processing the TCB, an indication that the hardware accelerator sends an interrupt to the processor in association with completion of the TCB, or an indication that the hardware accelerator sends a trigger to the processor in association with completion of the TCB.

例４４は、例４０～４２のいずれか、または本明細書の何らかの他の例に記載のプロセッサを含み、ＴＣＢは、ＴＣＢに関連するジョブを行うために使用される計算の種類の指標をさらに含む。Example 44 includes a processor as described in any of Examples 40-42 or any other example herein, wherein the TCB further includes an indication of a type of computation used to perform a job associated with the TCB.

例４５は、例４０～４２のいずれか、または本明細書の何らかの他の例に記載のプロセッサを含み、ＴＣＢは、複数のＴＣＢのキューにおける先のＴＣＢの指標をさらに含む。Example 45 includes the processor of any of Examples 40-42 or any other example herein, wherein the TCB further includes an index of a previous TCB in a queue of multiple TCBs.

例４６は、命令を含む１つ以上の非一時的なコンピュータ可読媒体を含み、命令は、電子デバイスによって実行されると、電子デバイスのプロセッサに、複数のＴＣＢのキューを識別することであって、複数のＴＣＢのそれぞれのＴＣＢが、キュー内のそれぞれのＴＣＢの優先順位レベルの指標を含み、ハードウェアアクセラレータが、ＴＣＢの優先順位レベルに従ってそれぞれのＴＣＢに関連するジョブを行う、識別することと、キューに関連するアプリケーションプログラミングインターフェース（ＡＰＩ）を実行すること、ＡＰＩの実行に基づいてキューを改変することと、を行わせる。Example 46 includes one or more non-transitory computer-readable media including instructions that, when executed by an electronic device, cause a processor of the electronic device to: identify a queue of a plurality of TCBs, each TCB of the plurality of TCBs including an indication of a priority level of each TCB in the queue, and a hardware accelerator to perform a job associated with each TCB according to the priority level of the TCB; execute an application programming interface (API) associated with the queue; and modify the queue based on execution of the API.

例４７は、例４６、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＡＰＩは、ＴＣＢの優先順位レベルの指標に基づいて複数のＴＣＢのキュー内へのＴＣＢの挿入に関連する。Example 47 includes one or more non-transitory computer-readable media as described in Example 46 or any other example herein, wherein the API is associated with inserting a TCB into a queue of multiple TCBs based on an indication of a priority level of the TCB.

例４８は、例４７、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＴＣＢの挿入は、優先順位レベルでの最後のＴＣＢを示すフラグに関連する。Example 48 includes one or more of the non-transitory computer-readable media of Example 47 or any other example herein, wherein the insertion of the TCB is associated with a flag indicating the last TCB at a priority level.

例４９は、例４６、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＡＰＩは、キューからのＴＣＢの削除に関連する。Example 49 includes one or more non-transitory computer-readable media as described in Example 46 or any other example herein, wherein the API is associated with removing a TCB from a queue.

例５０は、例４６、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＡＰＩは、キューのＴＣＢの改変に関連する。Example 50 includes one or more non-transitory computer-readable media as described in Example 46 or any other example herein, wherein the API is associated with modifying the TCB of the queue.

例５１は、例４６、または本明細書の何らかの他の例に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＡＰＩは、キュー内のＴＣＢの実行状況の識別に関連する。Example 51 includes one or more non-transitory computer-readable media as described in Example 46 or any other example herein, wherein the API is associated with identifying the execution status of the TCB in the queue.

例５２は、例４６に記載の１つ以上の非一時的なコンピュータ可読媒体を含み、ＡＰＩは、ハードウェアアクセラレータのリセットに関連する。Example 52 includes one or more non-transitory computer-readable media as described in example 46, wherein the API relates to resetting the hardware accelerator.

例５３は、例１～５２のいずれか、またはそれらのどれかのサブセットもしくは組み合わせの主題を行う方法を含む。Example 53 includes a method of performing the subject matter of any of Examples 1-52, or any subset or combination thereof.

例５６は、命令を含む１つ以上の非一時的なコンピュータ可読媒体を含み、命令は、コンピューティングデバイスの１つ以上の要素による命令の実行時に、コンピューティングデバイスの構成要素に、例１～５２のいずれか、またはそれらのどれかのサブセットもしくは組み合わせに記載の主題を行わせる。Example 56 includes one or more non-transitory computer-readable media containing instructions that, upon execution by one or more elements of a computing device, cause components of the computing device to perform the subject matter described in any of Examples 1-52, or any subset or combination thereof.

例５５は、例１～５２のいずれか、またはそれらのどれかのサブセットもしくは組み合わせに記載の主題を行うか、または行わせる回路を含む装置を含む。Example 55 includes an apparatus including circuitry that performs or causes to be performed the subject matter described in any of Examples 1-52, or any subset or combination thereof.

例５６は、例１～５２のいずれか、またはそれらのどれかのサブセットもしくは組み合わせに記載の主題を行うか、または行わせる手段を備える装置を含む。Example 56 includes an apparatus having means for performing or causing to be performed the subject matter described in any of Examples 1-52, or any subset or combination thereof.

様々な実施形態は、上記の（および）連結形態で記載される実施形態の代替的（または）実施形態を含む、上記の実施形態の任意の好適な組み合わせを含んでもよい（例えば、「および」は、「および／または」であってもよい）。さらに、いくつかの実施形態は、実行されると、上記の実施形態のいずれかのアクションをもたらす、そこに格納された命令を有する１つ以上の製造品（例えば、非一時的なコンピュータ可読媒体）を含み得る。さらに、いくつかの実施形態は、上記の実施形態の様々な動作を成し遂げる任意の好適な手段を有する装置またはシステムを含んでもよい。Various embodiments may include any suitable combination of the above embodiments, including alternative (or) embodiments of the embodiments described in the above (and) conjunctive form (e.g., "and" may be "and/or"). Additionally, some embodiments may include one or more articles of manufacture (e.g., non-transitory computer-readable media) having instructions stored thereon that, when executed, result in the actions of any of the above embodiments. Additionally, some embodiments may include devices or systems having any suitable means for accomplishing the various operations of the above embodiments.

例示された実施形態の上記の説明は、本要約に記載されるものを含むが、開示された精密な形態に関して網羅的または限定的であることを意図しない。様々な実施形態または概念の具体的な実施態様および例は、例示的な目的のために本明細書に記載されるが、関連する技術分野の当業者が認識するように、様々な等価な改変が可能であり得る。これらの改変は、上記の詳細な説明、要約、図面、または特許請求の範囲に照らしてなされ得る。The above description of illustrated embodiments, including those described in this Summary, is not intended to be exhaustive or limiting as to the precise forms disclosed. Specific implementations and examples of various embodiments or concepts are described herein for illustrative purposes, but various equivalent modifications may be possible, as one of ordinary skill in the relevant art will recognize. These modifications may be made in light of the above detailed description, abstract, drawings, or claims.

２０２ 高優先順位
２０４ 中優先順位
２０６ 低優先順位
２０１ メモリ
２０３ システムバス
２０５ ハードウェアアクセラレータ
２１０ プロセッサ
２１２ ＴＣＢ
２１４ 先に実行されたＴＣＢ
２１８ 現在実行中のＴＣＢ
２２０ 実行されるＴＣＢ
２３６，２３８ 要素 202 High priority 204 Medium priority 206 Low priority 201 Memory 203 System bus 205 Hardware accelerator 210 Processor 212 TCB
214 Previously executed TCB
218 Currently Executing TCB
220 TCB to be executed
236,238 elements

Claims (20)

Translated fromJapanese

コンピューティングデバイスであって、
プロセッサであって、
タスク制御ブロック（ＴＣＢ）において、前記ＴＣＢの優先順位レベルの指示を識別し、
前記優先順位レベルの指示に基づいて、複数のＴＣＢのキュー内の位置を識別し、前記複数のＴＣＢのキューの各々のＴＣＢが前記各々のＴＣＢに関するジョブの実行のためのハードウェアアクセラレータに割り当てられ、かつ
前記識別された位置で前記キューに前記ＴＣＢを挿入し、前記挿入されたＴＣＢが、前記挿入されたＴＣＢに関連付けられた各々のジョブの完了時に前記プロセッサをシグナルする前記ハードウェアアクセラレータのための、ジョブ完了シグナリングメカニズムの指示を更に含むものである、プロセッサと、
前記プロセッサと通信可能に結合された前記ハードウェアアクセラレータであって、前記複数のＴＣＢの前記キュー内のＴＣＢに関連するジョブを行い、前記複数のＴＣＢの前記キュー内の前記ＴＣＢの順序に従ってＴＣＢに関連するジョブを行う、前記ハードウェアアクセラレータと、を備える、コンピューティングデバイス。 1. A computing device comprising:
1. A processor comprising:
identifying in a task control block (TCB) an indication of the priority level of said TCB;
a processor, further comprising: a processor that identifies a location in a queue of a plurality of TCBs based on the indication of priority level, each TCB in the queue of the plurality of TCBs being assigned to a hardware accelerator for execution of a job associated with the respective TCB; and an indication of a job completion signaling mechanism for the hardware accelerator that inserts the TCB into the queue at the identified location, the inserted TCB signaling the processor upon completion of each job associated with the inserted TCB;
a hardware accelerator communicatively coupled to the processor, the hardware accelerator performing jobs associated withTCBs in the queue of the plurality of TCBs and performing jobs associated with TCBs according to an order of the TCBs in the queue of the plurality of TCBs. 前記優先順位レベルの指示が、前記ＴＣＢ内の２ビットインジケータである、請求項１に記載のコンピューティングデバイス。The computing device of claim 1, wherein the indication of priority level is a two-bit indicator in the TCB. 前記プロセッサが、前記キューに前記ＴＣＢを挿入する前に、前記ハードウェアアクセラレータに停止コマンドを送信する、請求項１に記載のコンピューティングデバイス。 The computing device of claim 1 , wherein the processorsends a stop command to the hardware accelerator before inserting the TCB into the queue. 前記キューが、第１の優先順位レベルのＴＣＢの第１のサブ部分と、前記第１の優先順位レベルよりも低い第２の優先順位レベルのＴＣＢの第２のサブ部分とを含み、前記ハードウェアアクセラレータが、ＴＣＢの前記第２のサブ部分に関連するジョブを行う前に、ＴＣＢの前記第１のサブ部分に関連するジョブを行う、請求項１に記載のコンピューティングデバイス。The computing device of claim 1, wherein the queue includes a first sub-portion of TCBs at a first priority level and a second sub-portion of TCBs at a second priority level lower than the first priority level, and the hardware accelerator performs jobs associated with the first sub-portion of TCBs before performing jobs associated with the second sub-portion of TCBs. 前記ＴＣＢが、前記第１の優先順位レベルであり、前記プロセッサが、
現在実行中のＴＣＢの優先順位レベルを識別し、
前記現在実行中のＴＣＢの前記優先順位レベルに基づいて、前記キュー内の前記位置を識別する、請求項４に記載のコンピューティングデバイス。 the TCB is at the first priority level, and the processor
Identifying the priority level of the currently executing TCB;
The computing device of claim 4 , further comprising: a processor configured to: identify the position within the queue based on the priority level of the currently executing TCB. 前記現在実行中のＴＣＢの前記優先順位レベルが、前記第１の優先順位レベルであり、前記位置が、前記ＴＣＢの前記第１のサブ部分の末端にある、請求項５に記載のコンピューティングデバイス。The computing device of claim 5, wherein the priority level of the currently executing TCB is the first priority level and the location is at the end of the first subportion of the TCB. 前記現在実行中のＴＣＢの前記優先順位レベルが、前記第２の優先順位レベルであり、前記位置が、前記現在実行中のＴＣＢの後であり、かつＴＣＢの前記第２のサブ部分の他のＴＣＢの前である、請求項５に記載のコンピューティングデバイス。The computing device of claim 5, wherein the priority level of the currently executing TCB is the second priority level, and the location is after the currently executing TCB and before other TCBs in the second subportion of TCBs. ハードウェアアクセラレータと通信するための通信インターフェースと、
前記通信インターフェースと結合されたロジックを備えるプロセッサであって、
前記ロジックが、
タスク制御ブロック（ＴＣＢ）において、前記ＴＣＢの優先順位レベルの指示を識別し、
前記優先順位レベルの指示に基づいて、複数のＴＣＢのキュー内の位置に前記ＴＣＢを挿入するものであり、
前記ハードウェアアクセラレータが、前記キュー内のそれらの位置に基づいて、前記複数のＴＣＢの各々を実行し、
前記挿入されたＴＣＢが、前記挿入されたＴＣＢに関連付けられた各々のジョブの完了時に前記プロセッサをシグナルする前記ハードウェアアクセラレータのための、ジョブ完了シグナリングメカニズムの指示を更に含むものである、
プロセッサ。 a communications interface for communicating with the hardware accelerator;
A processor comprising logic coupled to the communications interface,
The logic comprises:
identifying in a task control block (TCB) an indication of the priority level of said TCB;
inserting the TCB into a position within a queue of a plurality of TCBs based on the indication of the priority level;
the hardware accelerator executes each of the plurality of TCBs based on their position in the queue;
the inserted TCB further includes an indication of a job completion signaling mechanism for the hardware accelerator that signals the processor upon completion of each job associated with the inserted TCB.
Processor. 前記優先順位レベルの指示が、前記ＴＣＢ内の２ビットインジケータであり、
前記優先順位レベルの指標は、前記ＴＣＢが複数の優先順位レベルのうちの１つであることを示す、請求項８に記載のプロセッサ。 the indication of priority level is a two-bit indicator in the TCB;
9. The processor of claim 8, wherein the priority level indication indicates that the TCB is one of a plurality of priority levels. 前記挿入されたＴＣＢが前記ジョブ完了シグナリングメカニズムの指示を含むことにおいて、
前記ハードウェアアクセラレータが、前記挿入されたＴＣＢの完了に関連して前記プロセッサにトリガを送信するか否かを示す指示をさらに含むものである、
請求項８に記載のプロセッサ。 the inserted TCB including an indication of the job completion signaling mechanism,
and further comprising an indication of whetherthe hardware accelerator is to send a trigger to the processor in connection with completion of the inserted TCB.
The processor of claim 8. 前記ＴＣＢが、前記ＴＣＢに関連するジョブを行うために使用される計算の種類の指示をさらに含む、請求項８に記載のプロセッサ。The processor of claim 8, wherein the TCB further includes an indication of a type of computation to be used to perform a job associated with the TCB. 前記ＴＣＢが、前記複数のＴＣＢの前記キューにおける先のＴＣＢの指示をさらに含む、請求項８に記載のプロセッサ。The processor of claim 8, wherein the TCB further includes an indication of a previous TCB in the queue of the plurality of TCBs. 命令を含む１つ以上の非一時的なコンピュータ可読媒体であって、前記命令は、電子デバイスによって実行されると、前記電子デバイスのプロセッサに、
複数のタスク制御ブロック（ＴＣＢ）のキューを識別することであって、前記複数のＴＣＢの各々のＴＣＢが、前記キュー内の前記各々のＴＣＢの優先順位レベルの指示を含み、ハードウェアアクセラレータが、前記ＴＣＢの前記優先順位レベルに従って各々のＴＣＢに関連するジョブを行う、識別することであって、前記複数のＴＣＢのうちの少なくとも第１のＴＣＢが、前記第１のＴＣＢに関連付けられた各々のジョブの完了時に前記プロセッサをシグナルする前記ハードウェアアクセラレータのための、ジョブ完了シグナリングメカニズムの指示を更に含むものである、ことと、
前記キューに関連するアプリケーションプログラミングインターフェース（ＡＰＩ）を実行することと、
前記ＡＰＩの実行に基づいて前記キューを改変することであって、前記キューを改変することが、前記キューからのＴＣＢの削除、前記キューのＴＣＢに関するジョブの状況のクエリ、前記キュー内のＴＣＢの改変のうちの少なくとも1つを含む、ことと、
を行わせる、１つ以上の非一時的なコンピュータ可読媒体。 One or more non-transitory computer-readable media containing instructions that, when executed by an electronic device, cause a processor of the electronic device to:
identifying a queue of a plurality of task control blocks (TCBs), each TCB of the plurality of TCBs including an indication of a priority level of each TCB in the queue, and a hardware accelerator performing a job associated with each TCB according to the priority level of the TCB, wherein at least a first TCB of the plurality of TCBs further includes an indication of a job completion signaling mechanism for the hardware accelerator to signal the processor upon completion of each job associated with the first TCB;
Executing an application programming interface (API) associated with the queue;
modifying the queue based on execution of the API, the modifying the queue including at least one of removing TCBs from the queue, querying the status of jobs on TCBs in the queue, and modifying TCBs in the queue;
One or more non-transitory computer-readable media that cause 前記ＡＰＩが、前記ＴＣＢの優先順位レベルの指示に基づいて前記複数のＴＣＢの前記キュー内へのＴＣＢの挿入に関連する、請求項１３に記載の１つ以上の非一時的なコンピュータ可読媒体。The one or more non-transitory computer-readable media of claim 13, wherein the API relates to inserting a TCB into the queue of the plurality of TCBs based on an indication of a priority level of the TCB. 前記ＴＣＢの挿入が、優先順位レベルでの最後のＴＣＢを示すフラグに関連する、請求項１４に記載の１つ以上の非一時的なコンピュータ可読媒体。The one or more non-transitory computer-readable media of claim 14, wherein the insertion of the TCB is associated with a flag indicating the last TCB at a priority level. 前記ＡＰＩが、前記キューからのＴＣＢの削除に関連する、請求項１３に記載の１つ以上の非一時的なコンピュータ可読媒体。The one or more non-transitory computer-readable media of claim 13, wherein the API relates to removing a TCB from the queue. 前記ＡＰＩが、前記キューのＴＣＢの改変に関連し、前記キューのＴＣＢの改変が、少なくとも、別のＴＣＢに置き換えることを含む、請求項１３に記載の１つ以上の非一時的なコンピュータ可読媒体。 14. The one or more non-transitory computer-readable media of claim 13, wherein the APIrelates to modifying a TCB for the queue, the modifying a TCB for the queue including at least replacing it with another TCB . 前記ＡＰＩが、前記キュー内のＴＣＢの実行状況の識別に関連する、請求項１３に記載の１つ以上の非一時的なコンピュータ可読媒体。The one or more non-transitory computer-readable media of claim 13, wherein the API relates to identifying the execution status of TCBs in the queue. 前記ＡＰＩが、前記ハードウェアアクセラレータのリセットに関連する、請求項１３に記載の１つ以上の非一時的なコンピュータ可読媒体。The one or more non-transitory computer-readable media of claim 13, wherein the API relates to resetting the hardware accelerator. 前記ＴＣＢは、前記ハードウェアアクセラレータが前記ＴＣＢを処理する前に前記プロセッサからのトリガを待つことの指示をさらに含む、請求項８に記載のプロセッサ。The processor of claim 8, wherein the TCB further includes an instruction for the hardware accelerator to wait for a trigger from the processor before processing the TCB.

Images