JP7048707B2 - Transistors and display devices - Google Patents

Description

Translated fromJapanese

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、金属酸化物、または当該金属酸化物の製造方法に関する。または、
本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、または、それらの製造方法に関する。The present invention relates to a product, a method, or a manufacturing method. Alternatively, the invention relates to a process, machine, manufacture, or composition (composition of matter). In particular, one aspect of the present invention relates to a metal oxide or a method for producing the metal oxide. or,
One aspect of the present invention relates to a semiconductor device, a display device, a liquid crystal display device, a light emitting device, a power storage device, a storage device, a method for driving the same, or a method for manufacturing the same.

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。In the present specification and the like, the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics. A semiconductor circuit, an arithmetic unit, and a storage device, including a semiconductor element such as a transistor, are one aspect of a semiconductor device. An image pickup device, a display device, a liquid crystal display device, a light emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, etc.), and an electronic device may have a semiconductor device.

Ｉｎ－Ｚｎ－Ｇａ－Ｏ系酸化物、Ｉｎ－Ｚｎ－Ｇａ－Ｍｇ－Ｏ系酸化物、Ｉｎ－Ｚｎ－Ｏ
系酸化物、Ｉｎ－Ｓｎ－Ｏ系酸化物、Ｉｎ－Ｏ系酸化物、Ｉｎ－Ｇａ－Ｏ系酸化物、及び
Ｓｎ－Ｉｎ－Ｚｎ－Ｏ系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型
トランジスタが開示されている（例えば、特許文献１参照）。In-Zn-Ga-O-based oxide, In-Zn-Ga-Mg-O-based oxide, In-Zn-O
Amorphous oxide that is one of a system oxide, an In—Sn—O system oxide, an In—O system oxide, an In—Ga—O system oxide, and a Sn—In—Zn—O system oxide. An electric field effect transistor having an oxide is disclosed (see, for example, Patent Document 1).

また、非特許文献１では、トランジスタの活性層として、Ｉｎ－Ｚｎ－Ｏ系酸化物と、Ｉ
ｎ－Ｇａ－Ｚｎ－Ｏ系酸化物との２層積層の金属酸化物を有する構造が検討されている。Further, inNon-Patent Document 1, In—Zn—O oxide and I are used as the active layer of the transistor.
A structure having a two-layer laminated metal oxide with an n-Ga-Zn-O-based oxide has been studied.

特許第５１１８８１０号公報Japanese Patent No. 5118810

Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６－２１John F. Wager, "Oxide TFTs: A Progress Report",Information Display 1/16, SID 2016, Jan / Feb 2016, Vol. 32, No. 1, p. 16-21

特許文献１では、Ｉｎ－Ｚｎ－Ｇａ－Ｏ系酸化物、Ｉｎ－Ｚｎ－Ｇａ－Ｍｇ－Ｏ系酸化物
、Ｉｎ－Ｚｎ－Ｏ系酸化物、Ｉｎ－Ｓｎ－Ｏ系酸化物、Ｉｎ－Ｏ系酸化物、Ｉｎ－Ｇａ－
Ｏ系酸化物、及びＳｎ－Ｉｎ－Ｚｎ－Ｏ系酸化物のうちのいずれかである非晶質酸化物を
用いて、トランジスタの活性層を形成している。言い換えると、トランジスタの活性層は
、上記酸化物のいずれか１つ非晶質酸化物を有している。トランジスタの活性層が、上記
非晶質酸化物のいずれか１つから構成された場合、トランジスタの電気特性の１つである
オン電流が低くなるといった問題がある。または、トランジスタの活性層が、上記非晶質
酸化物のいずれか１つから構成された場合、トランジスタの信頼性が悪くなるといった問
題がある。InPatent Document 1, In—Zn—Ga—O oxide, In—Zn—Ga—Mg—O oxide, In—Zn—O oxide, In—Sn—O oxide, In—O Oxide, In-Ga-
The active layer of the transistor is formed by using an amorphous oxide which is either an O-based oxide or a Sn-In—Zn—O-based oxide. In other words, the active layer of the transistor has an amorphous oxide of any one of the above oxides. When the active layer of the transistor is composed of any one of the above amorphous oxides, there is a problem that the on-current, which is one of the electrical characteristics of the transistor, becomes low. Alternatively, when the active layer of the transistor is composed of any one of the above amorphous oxides, there is a problem that the reliability of the transistor is deteriorated.

また、非特許文献１では、チャネル保護型のボトムゲート型のトランジスタにおいて、ト
ランジスタの活性層として、Ｉｎ－Ｚｎ酸化物と、Ｉｎ－Ｇａ－Ｚｎ酸化物との２層積層
とし、チャネルが形成されるＩｎ－Ｚｎ酸化物の膜厚を１０ｎｍとすることで、高い電界
効果移動度（μ＝６２ｃｍ^２Ｖ^－１ｓ^－１）を実現している。一方で、トランジスタ特性
の一つであるＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳともいう）が０．４１
Ｖ／ｄｅｃａｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔ
ｈともいう）が－２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。Further, in Non-PatentDocument 1, in a channel-protected bottom gate type transistor, a channel is formed by stacking two layers of In—Zn oxide and In—Ga—Zn oxide as the active layer of the transistor. By setting the film thickness of the In—Zn oxide to 10 nm, high field effect mobility (μ = 62 cm² V^-1 s^-1 ) is realized. On the other hand, the S value (also referred to as Subthreshold Swing, SS), which is one of the transistor characteristics, is 0.41.
It is as large as V / decade. In addition, the threshold voltage (Vt), which is one of the transistor characteristics, is used.
H) is -2.9V, which is a so-called normally-on transistor characteristic.

上述の問題に鑑み、本発明の一態様は、新規な金属酸化物を提供することを課題の一とす
る。または、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一
とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新
規な構成の半導体装置を提供することを課題の一とする。または、新規な構成の表示装置
を提供することを課題の一とする。In view of the above problems, one aspect of the present invention is to provide a novel metal oxide. Alternatively, one aspect of the present invention is to impart good electrical characteristics to a semiconductor device. Alternatively, one of the issues is to provide a highly reliable semiconductor device. Alternatively, one of the issues is to provide a semiconductor device having a new configuration. Alternatively, one of the issues is to provide a display device having a new configuration.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。The description of these issues does not preclude the existence of other issues. It should be noted that one aspect of the present invention does not need to solve all of these problems. Issues other than these are self-evident from the description of the description, drawings, claims, etc., and it is possible to extract problems other than these from the description of the specification, drawings, claims, etc. Is.

本発明の一態様は、複数のエネルギーバンド幅を有する金属酸化物であって、金属酸化物
は、エネルギーバンドの伝導帯下端が低い領域と、エネルギーバンドの伝導帯下端が高い
領域と、を有し、伝導帯下端が低い領域は、伝導帯下端が高い領域よりもキャリアが多い
金属酸化物である。One aspect of the present invention is a metal oxide having a plurality of energy bandwidths, and the metal oxide has a region where the lower end of the conduction band of the energy band is low and a region where the lower end of the conduction band of the energy band is high. However, the region where the lower end of the conduction band is low is a metal oxide having more carriers than the region where the lower end of the conduction band is high.

本発明の他の一態様は、複数のエネルギーバンド幅を有する金属酸化物であって、金属酸
化物は、エネルギーバンドの伝導帯下端が低い領域と、エネルギーバンドの伝導帯下端が
高い領域と、を有し、伝導帯下端が低い領域は、伝導帯下端が高い領域よりもキャリアが
多く、伝導帯下端の高い領域は、伝導帯下端の低い領域よりも真性である金属酸化物であ
る。Another aspect of the present invention is a metal oxide having a plurality of energy bandwidths, wherein the metal oxide has a region where the lower end of the conduction band of the energy band is low and a region where the lower end of the conduction band of the energy band is high. The region where the lower end of the conduction band is low has more carriers than the region where the lower end of the conduction band is high, and the region where the lower end of the conduction band is high is a metal oxide which is more intrinsic than the region where the lower end of the conduction band is low.

本発明の他の一態様は、複数のエネルギーバンド幅を有する金属酸化物であって、金属酸
化物は、エネルギーバンドの伝導帯下端が低い領域と、エネルギーバンドの伝導帯下端が
高い領域と、を有し、伝導帯下端が低い領域は、伝導帯下端が高い領域よりもキャリアが
多く、伝導帯下端が低い領域と、伝導帯下端が高い領域とは、それぞれ異なる伝導帯を有
する金属酸化物である。Another aspect of the present invention is a metal oxide having a plurality of energy bandwidths, wherein the metal oxide has a region where the lower end of the conduction band of the energy band is low and a region where the lower end of the conduction band of the energy band is high. The region where the lower end of the conduction band is low has more carriers than the region where the lower end of the conduction band is high, and the region where the lower end of the conduction band is low and the region where the lower end of the conduction band is high have different conduction bands. Is.

上記態様において、伝導帯下端が高い領域は、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、
Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、
Ｂｅ、またはＣｕの中から選ばれたいずれか一つまたは複数を有すると好ましい。In the above embodiment, the regions where the lower end of the conduction band is high are In, Zn, Al, Ga, Si, B, Y,
Ti, Fe, Ni, Ge, Zr, Mo, La, Ce, Nd, Hf, Ta, W, Mg, V,
It is preferable to have any one or more selected from Be or Cu.

本発明の一態様により、新規な金属酸化物を提供することができる。または、本発明の一
態様により、半導体装置に良好な電気特性を付与することができる。または、信頼性の高
い半導体装置を提供することができる。または、新規な構成の半導体装置を提供すること
ができる。または、新規な構成の表示装置を提供することができる。According to one aspect of the present invention, a novel metal oxide can be provided. Alternatively, according to one aspect of the present invention, good electrical characteristics can be imparted to the semiconductor device. Alternatively, a highly reliable semiconductor device can be provided. Alternatively, it is possible to provide a semiconductor device having a new configuration. Alternatively, a display device having a new configuration can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。The description of these effects does not preclude the existence of other effects. It should be noted that one aspect of the present invention does not necessarily have to have all of these effects. It should be noted that the effects other than these are self-evident from the description of the description, drawings, claims, etc., and it is possible to extract the effects other than these from the description of the description, drawings, claims, etc. Is.

金属酸化物の構成の概念図。Conceptual diagram of the composition of metal oxides.トランジスタ、および該トランジスタにおけるエネルギー準位の分布を説明する模式図。The transistor and the schematic diagram explaining the distribution of the energy level in the transistor.トランジスタにおける概略バンドダイアグラムのモデルを説明する図。The figure explaining the model of the schematic band diagram in a transistor.トランジスタにおける概略バンドダイアグラムのモデルを説明する図。The figure explaining the model of the schematic band diagram in a transistor.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.半導体装置を説明する断面図。A cross-sectional view illustrating a semiconductor device.半導体装置の作製方法を説明する断面図。The cross-sectional view explaining the manufacturing method of the semiconductor device.半導体装置の作製方法を説明する断面図。The cross-sectional view explaining the manufacturing method of the semiconductor device.半導体装置の作製方法を説明する断面図。The cross-sectional view explaining the manufacturing method of the semiconductor device.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.半導体装置を説明する上面図及び断面図。Top view and sectional view explaining the semiconductor device.本発明に係る金属酸化物の原子数比の範囲を説明する図。The figure explaining the range of the atomic number ratio of the metal oxide which concerns on this invention.表示パネルの構成例を説明する図。The figure explaining the configuration example of the display panel.表示パネルの構成例を説明する図。The figure explaining the configuration example of the display panel.実施例に係る試料のＸＲＤスペクトルの測定結果を説明する図。The figure explaining the measurement result of the XRD spectrum of the sample which concerns on Example.実施例に係る試料の断面ＴＥＭ像、および電子線回折パターンを説明する図。The figure explaining the cross-sectional TEM image of the sample which concerns on an Example, and the electron diffraction pattern.六角形の回転角を導出する方法を説明する図。The figure explaining the method of deriving the rotation angle of a hexagon.実施例に係る試料の平面ＴＥＭ像およびその画像解析像を説明する図。The figure explaining the plane TEM image and the image analysis image of the sample which concerns on Example.実施例に係る試料のＴＥＭ像、およびＥＤＸマッピングを説明する図。The figure explaining the TEM image of the sample which concerns on an Example, and the EDX mapping.実施例に係る試料のＴＥＭ像、およびＥＤＸマッピングを説明する図。The figure explaining the TEM image of the sample which concerns on an Example, and the EDX mapping.実施例に係る試料のＩｄ－Ｖｇ特性のグラフ。The graph of the Id-Vg characteristic of the sample which concerns on an Example.トランジスタのＩｄ－Ｖｇ特性及びＩｄ－Ｖｄ特性を説明する図。The figure explaining the Id-Vg characteristic and the Id-Vd characteristic of a transistor.ＧＣＡから計算されたＩｄ－Ｖｇ特性と移動度曲線（線形・飽和）を説明する図。The figure explaining the Id-Vg characteristic and the mobility curve (linear / saturation) calculated from GCA.

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。Hereinafter, embodiments will be described with reference to the drawings. However, it is easily understood by those skilled in the art that the embodiments can be implemented in many different embodiments, and the embodiments and details can be variously changed without departing from the spirit and scope thereof. .. Therefore, the present invention
The interpretation is not limited to the description of the following embodiments.

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。Also, in the drawings, the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale. The drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings.

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。In addition, the ordinal numbers "first", "second", and "third" used in the present specification are added to avoid confusion of the components, and are not limited numerically. Addition.

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。Further, in the present specification, words and phrases indicating arrangements such as "above" and "below" are used for convenience in order to explain the positional relationship between the configurations with reference to the drawings. Further, the positional relationship between the configurations changes appropriately depending on the direction in which each configuration is depicted. Therefore, it is not limited to the words and phrases explained in the specification, and can be appropriately paraphrased according to the situation.

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に
電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは
、電流が主として流れる領域をいう。Further, in the present specification and the like, a transistor is an element having at least three terminals including a gate, a drain, and a source. Then, a channel forming region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and between the source and drain via the channel forming region. It is possible to pass an electric current through. In the present specification and the like, the channel forming region means a region in which a current mainly flows.

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。Further, the functions of the source and the drain may be switched when transistors having different polarities are adopted or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain can be used interchangeably.

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。Further, in the present specification and the like, "electrically connected" includes the case of being connected via "something having some kind of electrical action". Here, the "thing having some kind of electrical action" is not particularly limited as long as it enables the exchange of electric signals between the connection targets.
For example, "things having some kind of electrical action" include electrodes, wirings, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.

また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の
含有量が多い膜を指す。Further, in the present specification and the like, the silicon oxynitride film refers to a film having a higher oxygen content than nitrogen in its composition, and the silicon nitride film has a nitrogen content higher than oxygen in its composition. Refers to a membrane with a lot of oxygen.

また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる場合がある。Further, in the present specification and the like, when explaining the structure of the invention by using the drawings, the reference numerals indicating the same may be commonly used between different drawings.

また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。Further, in the present specification and the like, "parallel" means a state in which two straight lines are arranged at an angle of −10 ° or more and 10 ° or less. Therefore, the case of −5 ° or more and 5 ° or less is also included. Further, "substantially parallel" means a state in which two straight lines are arranged at an angle of -30 ° or more and 30 ° or less. Further, "vertical" means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included. Also, "almost vertical"
Refers to a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.

また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によって
は、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」
という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語
を、「絶縁層」という用語に変更することが可能な場合がある。Further, in the present specification and the like, the term "film" and the term "layer" can be interchanged with each other in some cases. For example, the term "conductive layer" is referred to as "conductive layer".
It may be possible to change to the term. Alternatively, for example, it may be possible to change the term "insulating film" to the term "insulating layer".

なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。Even when the term "semiconductor" is used, for example, if the conductivity is sufficiently low, it may have characteristics as an "insulator". In addition, the boundary between "semiconductor" and "insulator" is ambiguous, and it may not be possible to make a strict distinction. Therefore, the "semiconductor" described in the present specification may be paraphrased as an "insulator". Similarly, the "insulator" described herein may be paraphrased as a "semiconductor."

なお、本明細書等において、ノーマリーオンとは、電源による電位の印加がない（０Ｖ）
ときにオン状態であることをいう。例えば、ノーマリーオンの特性とは、トランジスタの
ゲートに与える電圧が０Ｖの際に、しきい値電圧がマイナスとなる電気特性をさす場合が
ある。In the present specification and the like, normally-on means that no potential is applied by the power source (0V).
Sometimes it means that it is on. For example, the normally-on characteristic may refer to an electrical characteristic in which the threshold voltage becomes negative when the voltage applied to the gate of the transistor is 0V.

なお、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子数
の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎが
２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその
近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（０
．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、Ｇ
ａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２以
下（０．１＜Ｚｎ≦２）とする。In the present specification and the like, In: Ga: Zn = 4: 2: 3 or its vicinity means that when In is 4, Ga is 1 or more and 3 or less (1 ≦ Ga ≦) with respect to the total number of atoms. 3), and Zn is 2 or more and 4 or less (2 ≦ Zn ≦ 4). Further, In: Ga: Zn = 5: 1: 6 or its vicinity means that when In is 5, Ga is larger than 0.1 and 2 or less (0) with respect to the total number of atoms.
.. 1 <Ga ≦ 2), and Zn is 5 or more and 7 or less (5 ≦ Zn ≦ 7). In addition, In: G
a: Zn = 1: 1: 1 or its vicinity means G when In is 1 with respect to the total number of atoms.
It is assumed that a is greater than 0.1 and 2 or less (0.1 <Ga ≦ 2), and Zn is greater than 0.1 and 2 or less (0.1 <Zn ≦ 2).

（実施の形態１）
本実施の形態では、本発明の一態様である金属酸化物について説明する。(Embodiment 1)
In this embodiment, a metal oxide which is one aspect of the present invention will be described.

本発明の一態様の金属酸化物は、少なくともインジウムを含むことが好ましい。特にイン
ジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（元素Ｍは、ガ
リウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム
、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウ
ム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ば
れた一種、または複数種）が含まれていてもよい。The metal oxide of one aspect of the present invention preferably contains at least indium. In particular, it preferably contains indium and zinc. In addition to them, element M (element M is gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, It may contain one or more selected from tantalum, tungsten, gallium and the like.

また、本発明の一態様の金属酸化物は、窒素を有すると好ましい。具体的には、本発明の
一態様の金属酸化物において、ＳＩＭＳにより得られる窒素濃度が、１×１０^１６ａｔｏ
ｍｓ／ｃｍ^３以上、好ましくは１×１０^１７ａｔｏｍｓ／ｃｍ^３以上２×１０^２２ａｔｏ
ｍｓ／ｃｍ^３以下とすればよい。なお、金属酸化物に窒素を添加すると、バンドギャップ
が狭くなり、導電性が向上する傾向がある。従って、本明細書等において、本発明の一態
様である金属酸化物は、窒素などが添加された金属酸化物も含むものとする。また、窒素
を有する金属酸化物を金属酸窒化物（Ｍｅｔａｌ Ｏｘｙｎｉｔｒｉｄｅ）と呼称しても
よい。Moreover, it is preferable that the metal oxide of one aspect of the present invention has nitrogen. Specifically, in the metal oxide of one aspect of the present invention, the nitrogen concentration obtained by SIMS is 1 × 10¹⁶ ato.
ms / cm³ or more, preferably 1 × 10¹⁷ atoms / cm³ or more 2 × 10²² atto
It may be ms / cm³ or less. When nitrogen is added to the metal oxide, the band gap tends to be narrowed and the conductivity tends to be improved. Therefore, in the present specification and the like, the metal oxide according to one aspect of the present invention also includes the metal oxide to which nitrogen or the like is added. Further, a metal oxide having nitrogen may be referred to as a metal oxynitride.

ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属
酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［
Ｍ］、および［Ｚｎ］とする。Here, consider the case where the metal oxide has indium, the element M, and zinc. The terms of the atomic number ratios of indium, element M, and zinc of the metal oxide are [In] and [
Let it be M] and [Zn].

＜金属酸化物の構成＞
本発明におけるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）構成を有す
る金属酸化物の概念図を図１に示す。なお、本明細書において、本発明の一態様である金
属酸化物が、半導体の機能を有する場合、ＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄｃｏｍｐ
ｏｓｉｔｅ）－ＯＳ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）と定義する。<Composition of metal oxide>
FIG. 1 shows a conceptual diagram of a metal oxide having a CAC (Cloud-Aligned compete) configuration in the present invention. In the present specification, when the metal oxide according to one aspect of the present invention has a semiconductor function, CAC (Cloud-Indexedcomp) is used.
It is defined as (osite) -OS (OxideSemiconductor).

ＣＡＣ－ＯＳとは、例えば、図１に示すように、金属酸化物を構成する元素が偏在するこ
とで、各元素を主成分とする領域００１、および領域００２を形成し、各領域が、混合し
、モザイク状に形成される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０
ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料
の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元
素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１
ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッ
チ状ともいう。With CAC-OS, for example, as shown in FIG. 1, the elements constituting the metal oxide are unevenly distributed to form aregion 001 and aregion 002 containing each element as a main component, and each region is mixed. And it is formed in a mosaic shape. That is, the element constituting the metal oxide is 0.5 nm or more and 10
It is a composition of a material unevenly distributed in a size of nm or less, preferably 1 nm or more and 2 nm or less, or in the vicinity thereof. In the following, in the metal oxide, one or more metal elements are unevenly distributed, and the region having the metal element is 0.5 nm or more and 10 nm or less, preferably 1.
A state in which the mixture is in a size of nm or more and 2 nm or less or in the vicinity thereof is also referred to as a mosaic shape or a patch shape.

例えば、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物とは、インジウム酸化物（以下、Ｉｎ
Ｏ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、
Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と
、元素Ｍを含む酸化物などと、に材料が分離することでモザイク状となり、モザイク状の
ＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に分布した構成（以下、クラウド状
ともいう。）である。For example, the In—M—Zn oxide having a CAC configuration is an indium oxide (hereinafter, In).
Let it be OX1 (_X1 is a real number larger than 0). ), Or indium zinc oxide (hereinafter,
In_X2 Zn_Y2 O_Z2 (X2, Y2, and Z2 are real numbers larger than 0). ) And an oxide containing the element M, etc., to form a mosaic, and the mosaic-like InO_X1 or In_X2 Zn_Y2OZ2 is distributed in the film (hereinafter, also referred to as cloud-like). It is said.).

別言すると、本発明の一態様の金属酸化物は、Ｉｎ酸化物、Ｉｎ－Ｍ酸化物、Ｍ酸化物、
ＭーＺｎ酸化物、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｍ－Ｚｎ酸化物の中から選ばれた、少な
くとも２以上の複数の酸化物または複数の材料を有する。In other words, the metal oxide of one aspect of the present invention includes In oxide, In-M oxide, M oxide, and the like.
It has at least two or more oxides or materials selected from M-Zn oxides, In-Zn oxides, and In-M-Zn oxides.

代表的には、本発明の一態様の金属酸化物は、Ｉｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ａ
ｌ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｙ－Ｚｎ酸化物、Ｉｎ－Ｃｕ－Ｚｎ酸
化物、Ｉｎ－Ｖ－Ｚｎ酸化物、Ｉｎ－Ｂｅ－Ｚｎ酸化物、Ｉｎ－Ｂ－Ｚｎ酸化物、Ｉｎ－
Ｓｉ－Ｚｎ酸化物、Ｉｎ－Ｔｉ－Ｚｎ酸化物、Ｉｎ－Ｆｅ－Ｚｎ酸化物、Ｉｎ－Ｎｉ－Ｚ
ｎ酸化物、Ｉｎ－Ｇｅ－Ｚｎ酸化物、Ｉｎ－Ｚｒ－Ｚｎ酸化物、Ｉｎ－Ｍｏ－Ｚｎ酸化物
、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－
Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｔａ－Ｚｎ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、及びＩｎ－Ｍｇ－
Ｚｎ酸化物の中から選ばれた、少なくとも２以上を有する。すなわち、本発明の一態様の
金属酸化物を、複数の材料または複数の成分を有する複合金属酸化物ともいえる。Typically, the metal oxide of one aspect of the present invention is In oxide, In—Zn oxide, In—A.
l-Zn oxide, In-Ga-Zn oxide, In-Y-Zn oxide, In-Cu-Zn oxide, In-V-Zn oxide, In-Be-Zn oxide, In-B- Zn oxide, In-
Si-Zn oxide, In-Ti-Zn oxide, In-Fe-Zn oxide, In-Ni-Z
n-oxide, In-Ge-Zn oxide, In-Zr-Zn oxide, In-Mo-Zn oxide, In-La-Zn oxide, In-Ce-Zn oxide, In-Nd-Zn oxidation Thing, In-
Hf-Zn Oxide, In-Ta-Zn Oxide, In-W-Zn Oxide, and In-Mg-
It has at least 2 or more selected from Zn oxides. That is, the metal oxide of one aspect of the present invention can be said to be a composite metal oxide having a plurality of materials or a plurality of components.

ここで、図１に示す概念が、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物であると仮定する
。その場合、領域００１が元素Ｍを含む酸化物を主成分とする領域、また、領域００２が
Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１を主成分とする領域であるといえる。このと
き、元素Ｍを含む酸化物が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ
_Ｘ１が主成分である領域と、少なくともＺｎを有する領域とは、周辺部が不明瞭である（
ボケている）ため、それぞれ明確な境界が観察できない場合がある。Here, it is assumed that the concept shown in FIG. 1 is an In—M—Zn oxide having a CAC configuration. In that case, it can be said that theregion 001 is a region containing an oxide containing the element M as a main component, and theregion 002 is a region containing In_X2 Zn_Y2 O_Z2 or InO_X1 as a main component. At this time, the region in which the oxide containing the element M is the main component and In_X2 Zn_Y2 O_Z2 or In O
The peripheral portion of the region containing_X1 as the main component and the region containing at least Zn is unclear (
Because it is out of focus), it may not be possible to observe clear boundaries.

つまり、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物は、元素Ｍを含む酸化物が主成分であ
る領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合し
ている金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。
なお、本明細書において、例えば、領域００２の元素Ｍに対するＩｎの原子数比が、領域
００１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域００２は、領域００１
と比較して、Ｉｎの濃度が高いとする。That is, in the In—M—Zn oxide having a CAC configuration, a region containing an oxide containing an element M as a main component and a region containing In_X2 Zn_Y2 O_Z2 or In O_X1 as a main component are mixed. It is a metal oxide. Therefore, the metal oxide may be referred to as a composite metal oxide.
In the present specification, for example, theregion 002 indicates that the atomic number ratio of In to the element M in theregion 002 is larger than the atomic number ratio of In to the element M in theregion 001.
It is assumed that the concentration of In is higher than that of.

なお、ＣＡＣ構成を有する金属酸化物とは、組成の異なる二種類以上の膜の積層構造は含
まないものとする。例えば、Ｉｎを主成分とする膜と、元素Ｍを含む酸化物を主成分とす
る膜との２層からなる構造は、含まない。The metal oxide having a CAC structure does not include a laminated structure of two or more types of films having different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing an oxide containing an element M as a main component.

また、ＣＡＣ構成において、結晶構造は副次的な要素である。従って、ＣＡＣ構成を有す
るＩｎ－Ｍ－Ｚｎ酸化物において、領域００１、および領域００２における結晶構造は、
特に限定されない。また、領域００１、および領域００２は、それぞれ、異なる結晶構造
を有していてもよい。Also, in the CAC configuration, the crystal structure is a secondary element. Therefore, in the In—M—Zn oxide having a CAC configuration, the crystal structure in theregion 001 and theregion 002 is
Not particularly limited. Further, theregion 001 and theregion 002 may have different crystal structures, respectively.

例えば、ＣＡＣ構成を有するＩｎ－Ｍ－Ｚｎ酸化物において、非単結晶構造を有する酸化
物半導体であることが好ましい。非単結晶構造として、例えば、ＣＡＡＣ－ＯＳ、多結晶
酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅｏｘｉｄｅｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓ－ｌ
ｉｋｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。For example, in the In—M—Zn oxide having a CAC structure, an oxide semiconductor having a non-single crystal structure is preferable. As a non-single crystal structure, for example, CAAC-OS, polycrystalline oxide semiconductor, nc-OS (nanocrystallineoxidesemicon)
ductor), pseudo-amorphous oxide semiconductor (a-likeOS: amorphous-l)
There are ikeoxidesemiconductor) and amorphous oxide semiconductors.

なお、ＣＡＡＣ－ＯＳは、ＣＡＡＣ構造を有する。ＣＡＡＣ構造とは、ｃ軸配向性を有し
、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造の酸化物半
導体である。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃っ
た領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指
す。The CAAC-OS has a CAAC structure. The CAAC structure is an oxide semiconductor having a c-axis orientation and a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and has strain. The strain refers to a region where the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another lattice arrangement is aligned in the region where a plurality of nanocrystals are connected.

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
従って、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウ
ンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒
界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向にお
いて、酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離
が変化することなどによって、歪みを許容することができるためと考えられる。Although nanocrystals are basically hexagonal, they are not limited to regular hexagonal shapes and may have non-regular hexagonal shapes. In addition, in distortion, it may have a lattice arrangement such as a pentagon and a heptagon.
Therefore, in CAAC-OS, a clear grain boundary (also referred to as grain boundary) cannot be confirmed even in the vicinity of strain. That is, it can be seen that the formation of grain boundaries is suppressed by the distortion of the lattice arrangement. This is because CAAC-OS allows distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and that the bond distance between atoms changes due to the substitution of metal elements. It is thought that it can be done.

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅＯＳや非晶質酸化物半導体と
区別が付かない場合がある。The nc-OS is a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3).
The atomic arrangement has periodicity in the region below nm). In addition, nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film. Therefore, nc-OS may be indistinguishable from a-like OS and amorphous oxide semiconductors depending on the analysis method.

ａ－ｌｉｋｅＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導
体である。ａ－ｌｉｋｅＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅＯＳ
は、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、不安定な構造である。The a-likeOS is an oxide semiconductor having a structure between nc-OS and an amorphous oxide semiconductor. The a-likeOS has a void or low density region. That is, a-likeOS
Has an unstable structure as compared with nc-OS and CAAC-OS.

例えば、ＣＡＣ－ＯＳは、ＣＡＡＣ構造を有することが好ましい。ＣＡＡＣ構造は、領域
００１、または領域００２を含む範囲で形成される場合がある。つまり、ＣＡＣ－ＯＳに
おいて、ＣＡＡＣ－ＯＳとなる領域は、数ｎｍから数十ｎｍの範囲で形成される。For example, the CAC-OS preferably has a CAAC structure. The CAAC structure may be formed in arange including region 001 orregion 002. That is, in CAC-OS, the region that becomes CAAC-OS is formed in the range of several nm to several tens of nm.

ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりに
くいといえる。従って、ＣＡＡＣ－ＯＳを有することで、金属酸化物としての物理的性質
が安定するため、熱に強く、信頼性が高い金属酸化物を提供することができる。CAAC-OS is a highly crystalline oxide semiconductor. On the other hand, in CAAC-OS, since a clear crystal grain boundary cannot be confirmed, it can be said that the decrease in electron mobility due to the crystal grain boundary is unlikely to occur. Therefore, by having CAAC-OS, the physical properties of the metal oxide are stabilized, so that it is possible to provide a metal oxide that is resistant to heat and has high reliability.

具体的には、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（なお、ＣＡＣ－ＯＳの中で
もＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）について説明
する。Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚ
ｎ_Ｙ２Ｏ_Ｚ２と、インジウムガリウム亜鉛酸化物（以下、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄ（ａ、
ｂ、ｃ、およびｄ０よりも大きい実数）とする。）などと、に材料が分離することでモザ
イク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２がクラウド状で
ある金属酸化物である。Specifically, CAC-OS in In-Ga-Zn oxide (Note that In-Ga-Zn oxide may be particularly referred to as CAC-IGZO among CAC-OS) will be described. CAC-OS in In-Ga-Zn oxide is InO_X1 or In_X2 Z.
n_Y2 O_Z2 and indium gallium zinc oxide (hereinafter referred to as In_a Ga_b Zn_cOd (a,
b, c, and a real number larger than d0). ) And the like, and the material is separated to form a mosaic, and the mosaic-like InO_X1 or In_X2 Zn_Y2 O_Z2 is a cloud-like metal oxide.

つまり、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄが主
成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが
、混合している構成を有する複合金属酸化物である。また、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄが主
成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは
、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。That is, in the CAC-OS in the In-Ga-Zn oxide, the region in which In_a Ga_b Zn_cOd is the main component and the region in which In_X2 Zn_Y2 O_Z2 or In O_X1 is the main component are formed. It is a composite metal oxide having a mixed composition. Further, the peripheral portion of the region where In_a Ga_b Zn_cOd is the main component and the region where In_X2 Zn_Y2 O_Z2 or InO_X1 is the main component is unclear (blurred). , Clear boundaries may not be observable.

例えば、図１に示す概念図において、領域００１がＩｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄを主成分とす
る領域に相当し、領域００２がＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１を主成分とす
る領域に相当する。なお、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄを主成分とする領域、及びＩｎ_Ｘ２Ｚ
ｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１を主成分とする領域を、それぞれナノ粒子と呼称しても
よい。当該ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上
２ｎｍ以下である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、
明確な境界が観察できない場合がある。For example, in the conceptual diagram shown in FIG. 1, theregion 001 corresponds to a region containing In_a Ga_b Zn_cOd as a main component, and theregion 002 is a region containing In_X2 Zn_Y2 O_Z2 or InO_X1 as a main component. Corresponds to. In addition, a region containing In_a Ga_b Zn_cOd as a main component and In_X2 Z.
The regions containing n_Y2 O_Z2 or InO_X1 as main components may be referred to as nanoparticles. The nanoparticles have a particle diameter of 0.5 nm or more and 10 nm or less, typically 1 nm or more and 2 nm or less. In addition, since the peripheral part of the nanoparticles is unclear (blurred),
Clear boundaries may not be observable.

なお、領域００１、および領域００２のサイズは、エネルギー分散型Ｘ線分光法（ＥＤＸ
：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取
得したＥＤＸマッピングで評価することができる。例えば、領域００１は、断面写真のＥ
ＤＸマッピングにおいて、領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、または１ｎ
ｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にかけて、主
成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウントでき
る元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜すると、断面
写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観察される
。例えば、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄが主成分である領域において、Ｇａ原子は、中心部か
ら周辺部にかけて徐々に減少し、代わりに、Ｉｎ原子、およびＺｎ原子が増加することで
、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が主成分である領域へと段階的に変化する。従って、ＥＤＸマ
ッピングにおいて、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄが主成分である領域の周辺部は不明瞭な（ボ
ケた）状態で観察される。The sizes ofregion 001 andregion 002 are determined by energy dispersive X-ray spectroscopy (EDX).
: EnergyDispersiveX-rayspectropy) can be evaluated by EDX mapping acquired. For example, thearea 001 is E in the cross-sectional photograph.
In DX mapping, the diameter ofregion 001 is 0.5 nm or more and 10 nm or less, or 1n.
It may be observed at m or more and 2 nm or less. Further, the density of the element as the main component gradually decreases from the central portion to the peripheral portion of the region. For example, when the number of elements that can be counted by EDX mapping (hereinafter, also referred to as abundance) is inclined from the central part toward the peripheral part, the peripheral part of the region is unclear (blurred) in the EDX mapping of the cross-sectional photograph. Observed in the state. For example, in the region where In_a Ga_b Zn_cOd is the main component, the Ga atom gradually decreases from the central part to the peripheral part, and instead, the In atom and the Zn atom increase, so that In_X2 It gradually changes to the region where Zn_Y2 O_Z2 is the main component. Therefore, in the EDX mapping, the peripheral portion of the region in which In_a Ga_b Zn_cOd is the main component is observed in an unclear (blurred) state.

なお、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物における結晶構造は、特に限定されな
い。また、領域００１、および領域００２は、それぞれ、異なる結晶構造を有していても
よい。The crystal structure of the In—Ga—Zn oxide having a CAC structure is not particularly limited. Further, theregion 001 and theregion 002 may have different crystal structures, respectively.

ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物をＩＧＺＯと示す場合があるが、ＩＧＺＯ
は通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。Ｉｎ
－Ｇａ－Ｚｎ－Ｏ系の金属酸化物の一例としては、結晶性の化合物が挙げられる。結晶性
の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃ
ｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ
結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した層状の結晶構造であ
る。Here, the In—Ga—Zn—O-based metal oxide may be referred to as IGZO, but IGZO
Is a common name and may refer to one compound of In, Ga, Zn, and O. In
An example of a -Ga—Zn—O based metal oxide is a crystalline compound. Crystalline compounds can be single crystal, polycrystalline, or CAAC (c-axisalignedc).
It has a rystalline) structure. The CAAC structure is a layered crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.

例えば、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物は、非単結晶構造を有する酸化物半
導体であることが好ましい。特に、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物は、ＣＡ
ＡＣ－ＩＧＺＯを有することが好ましい。また、ＣＡＡＣ－ＩＧＺＯとなる範囲には、領
域００１を有することが好ましい。ＣＡＡＣ－ＩＧＺＯを有することで、金属酸化物とし
ての物理的性質が安定するため、熱に強く、信頼性が高いＩｎ－Ｇａ－Ｚｎ酸化物を提供
することができる。For example, the In—Ga—Zn oxide having a CAC structure is preferably an oxide semiconductor having a non-single crystal structure. In particular, the In-Ga-Zn oxide having a CAC configuration is CA.
It is preferable to have AC-IGZO. Further, it is preferable to haveregion 001 in the range of CAAC-IGZO. By having CAAC-IGZO, the physical properties as a metal oxide are stabilized, so that it is possible to provide an In—Ga—Zn oxide that is resistant to heat and has high reliability.

なお、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおける結晶性は、電子線回折で評
価することができる。例えば、電子線回折パターン像において、リング状に輝度の高い領
域、およびリング状に輝度の高い領域内に、複数のスポットが観察される場合がある。The crystallinity of In-Ga-Zn oxide in CAC-OS can be evaluated by electron diffraction. For example, in the electron diffraction pattern image, a plurality of spots may be observed in a ring-shaped high-luminance region and a ring-shaped high-luminance region.

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、Ｉｎ_ａＧａ
_ｂＺｎ_ｃＯ_ｄなどが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉ
ｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れること
により、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、ま
たはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、
高い電界効果移動度（μ）が実現できる。なお、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ
_Ｘ１が主成分である領域は、導電体の性質に近い、半導体の領域ともいえる。Here, the region in which In_X2 Zn_Y2 O_Z2 or InO_X1 is the main component is In_a Ga.
_b This is a region having high conductivity as compared with the region in which Zn_cOd or the like is the main component. That is, I
When a carrier flows through a region containing n_X2 Zn_Y2 O_Z2 or InO_X1 as a main component, conductivity as an oxide semiconductor is exhibited. Therefore, the region containing In_X2 Zn_Y2 O_Z2 or InO_X1 as the main component is distributed in the oxide semiconductor in a cloud shape.
High field effect mobility (μ) can be realized. In_X2 Zn_Y2 O_Z2 or InO
The region in which_X1 is the main component can be said to be a semiconductor region that is close to the properties of a conductor.

一方、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄなどが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、ま
たはＩｎＯ_Ｘ１が主成分である領域と比較して、導電性が低い領域である。つまり、Ｉｎ
_ａＧａ_ｂＺｎ_ｃＯ_ｄなどが主成分である領域が、金属酸化物中に分布することで、リーク
電流を抑制し、良好なスイッチング動作を実現できる。なお、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄな
どが主成分である領域は、絶縁体の性質に近い、半導体の領域ともいえる。On the other hand, the region in which In_a Ga_b Zn_cOd or the like is the main component is a region having lower conductivity than the region in which In_X2 Zn_Y2 O_Z2 or InO_X1 is the main component. In other words, In
Since the region containing_a Ga_b Zn_cOd or the like as a main component is distributed in the metal oxide, leakage current can be suppressed and good switching operation can be realized. It should be noted that the region in which In_a Ga_b Zn_cOd or the like is the main component can be said to be a semiconductor region close to the properties of an insulator.

従って、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを半導体素子に用いた場合、Ｉｎ
_ａＧａ_ｂＺｎ_ｃＯ_ｄなどに起因する性質と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１
に起因する性質とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、高い電界
効果移動度（μ）、および、低いオフ電流（Ｉ_ｏｆｆ）を実現することができる。Therefore, when CAC-OS in In-Ga-Zn oxide is used for the semiconductor element, In
Properties caused by_a Ga_b Zn_cOd , etc., and In_X2 Zn_Y2 O_Z2 , or In O_X1
By complementing the properties caused by the above, high on-current (I_on ), high field-effect mobility (μ), and low off-current (I_off ) can be realized.

また、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高
い。従って、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳは、ディスプレイをはじめと
するさまざまな半導体装置に最適である。Further, the semiconductor device using CAC-OS in In—Ga—Zn oxide has high reliability. Therefore, CAC-OS in In-Ga-Zn oxide is most suitable for various semiconductor devices such as displays.

＜金属酸化物を有するトランジスタ＞
続いて、上記金属酸化物を半導体としてトランジスタに用いる場合について説明する。<Transistor with metal oxide>
Subsequently, a case where the metal oxide is used as a semiconductor in a transistor will be described.

なお、上記金属酸化物を半導体としてトランジスタに用いることで、電界効果移動度が高
く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性
の高いトランジスタを実現することができる。By using the metal oxide as a semiconductor in a transistor, it is possible to realize a transistor having high field effect mobility and high switching characteristics. In addition, a highly reliable transistor can be realized.

図２（Ａ）は、上記金属酸化物をチャネル形成領域に用いたトランジスタの模式図である
。図２（Ａ）において、トランジスタは、ソースと、ドレインと、第１のゲートと、第２
のゲートと、第１のゲート絶縁部と、第２のゲート絶縁部と、チャネル部と、を有する。
トランジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することがで
きる。即ち、第１のゲート、または第２のゲートに印加する電位によって、ソースとドレ
インとの間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制
御することができる。FIG. 2A is a schematic diagram of a transistor using the metal oxide in the channel forming region. In FIG. 2A, the transistor has a source, a drain, a first gate, and a second.
It has a gate, a first gate insulating portion, a second gate insulating portion, and a channel portion.
The transistor can control the resistance of the channel portion by the potential applied to the gate. That is, conduction (transistor is on) and non-conduction (transistor is off) between the source and the drain can be controlled by the potential applied to the first gate or the second gate.

ここで、チャネル部は、第１のバンドギャップを有する領域００１と、第２のバンドギャ
ップを有する領域００２と、がクラウド状であるＣＡＣ－ＯＳを有している。なお、第１
のバンドギャップは、第２のバンドギャップよりも大きいものとする。Here, the channel portion has a CAC-OS in which aregion 001 having a first bandgap and aregion 002 having a second bandgap are cloud-shaped. The first
The bandgap of is larger than the second bandgap.

例えば、チャネル部のＣＡＣ－ＯＳとして、ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物
を用いる場合について説明する。ＣＡＣ構成を有するＩｎ－Ｇａ－Ｚｎ酸化物は、領域０
０１として、領域００２よりもＧａの濃度が高いＩｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄを主成分とする
領域と、領域００２として、領域００１よりもＩｎの濃度が高いＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２
、またはＩｎＯ_Ｘ１が主成分である領域と、に材料が分離することでモザイク状となり、
ＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に分布した構成（クラウド状）であ
る。なお、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄを主成分とする領域００１は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ
２、またはＩｎＯ_Ｘ１が主成分である領域００２よりも、大きなバンドギャップを有する
。For example, a case where an In-Ga-Zn oxide having a CAC configuration is used as the CAC-OS of the channel portion will be described. The In-Ga-Zn oxide having a CAC configuration hasregion 0.
As 01, a region whose main component is In_a Ga_b Zn_cOd , which has a higher concentration of Ga thanregion 002, and asregion 002, In_X2 Zn_Y2 O_Z2 , which has a higher concentration of In thanregion 001.
, Or the region where InO_X1 is the main component, and the material separates into a mosaic.
InO_X1 or In_X2 Zn_Y2 O_Z2 is distributed in the film (cloud-like). Theregion 001 containing In_a Ga_b Zn_cOd as a main component is In_X2 Zn_Y2 O_Z.
2 or has a larger bandgap than theregion 002 in which InO_X1 is the main component.

ここで、ＣＡＣ－ＯＳをチャネル部に有する図２（Ａ）に示すトランジスタの伝導モデル
について説明する。図２（Ｂ）は、図２（Ａ）に示すトランジスタのソースとドレインと
の間におけるエネルギー準位の分布を説明する模式図である。また、図２（Ｃ）は、図２
（Ａ）に示すトランジスタにおいて、Ｘ－Ｘ’で示す実線上における伝導バンド図である
。なお、各伝導帯において、実線は伝導帯下端のエネルギーを示す。また、Ｅ_ｆで示す一
点破線は電子の擬フェルミ準位のエネルギーを示す。また、ここでは、第１のゲート電圧
として、ゲートとソースとの間にマイナスの電圧を印加し、ソースとドレインとの間にド
レイン電圧（Ｖ_ｄ＞０）を印加している。Here, a conduction model of the transistor shown in FIG. 2A having a CAC-OS in the channel portion will be described. FIG. 2B is a schematic diagram illustrating the distribution of energy levels between the source and drain of the transistor shown in FIG. 2A. Further, FIG. 2 (C) is shown in FIG.
In the transistor shown in (A), it is a conduction band diagram on the solid line shown by XX'. In each conduction band, the solid line indicates the energy at the lower end of the conduction band. The one-dot dashed line indicated by E_f indicates the energy of the quasi-Fermi level of the electron. Further, here, as the first gate voltage, a negative voltage is applied between the gate and the source, and a drain voltage (V_d > 0) is applied between the source and the drain.

図２（Ａ）に示すトランジスタに、マイナスのゲート電圧を印加すると、図２（Ｂ）に示
すように、ソースとドレインとの間に、領域００１に由来する伝導帯ＣＢ_００１と、領域
００２に由来する伝導帯ＣＢ_００２と、が形成される。ここで、第１のバンドギャップは
第２のバンドギャップよりも大きいため、伝導帯ＣＢ_００１におけるポテンシャル障壁は
、伝導帯ＣＢ_００２のポテンシャル障壁よりも大きい。つまり、チャネル部におけるポテ
ンシャル障壁の最大値は、領域００１に起因する値をとる。従って、ＣＡＣ－ＯＳをチャ
ネル部に用いることで、リーク電流を抑制し、スイッチング特性が高いトランジスタとす
ることができる。When a negative gate voltage is applied to the transistor shown in FIG. 2 (A), as shown in FIG. 2 (B), the conduction band CB₀₀₁ derived from theregion 001 and theregion 002 are formed between the source and the drain. The conduction band CB₀₀₂ from which it is derived is formed. Here, since the first band gap is larger than the second band gap, the potential barrier in the conduction band CB₀₀₁ is larger than the potential barrier in the conduction band CB₀₀₂ . That is, the maximum value of the potential barrier in the channel portion takes a value due to theregion 001. Therefore, by using CAC-OS for the channel portion, it is possible to suppress the leakage current and obtain a transistor having high switching characteristics.

また、図２（Ｃ）に示すように、第１のバンドギャップを有する領域００１は、第２のバ
ンドギャップを有する領域００２より、バンドギャップが相対的に広いので、第１のバン
ドギャップを有する領域のＥｃ端は、第２のバンドギャップを有する領域のＥｃ端よりも
相対的に高い位置に存在しうる。Further, as shown in FIG. 2C, theregion 001 having the first bandgap has a first bandgap because the bandgap is relatively wider than theregion 002 having the second bandgap. The Ec end of the region may be located relatively higher than the Ec end of the region having the second bandgap.

例えば、第１のバンドギャップを有する領域００１の成分が、Ｉｎ－Ｇａ－Ｚｎ酸化物（
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、第２のバンドギャップを有する領
域００２の成分がＩｎ－Ｚｎ酸化物（Ｉｎ：Ｚｎ＝２：３［原子数比］）である場合を仮
定する。この場合、第１のバンドギャップは、３．３ｅＶ、またはその近傍であり、第２
のバンドギャップは、２．４ｅＶ、またはその近傍となる。なお、バンドギャップの値は
、各材料の単膜をエリプソメータで測定して得られる値を用いる。For example, the component ofregion 001 having the first bandgap is an In-Ga-Zn oxide (
In: Ga: Zn = 1: 1: 1 [atomic number ratio]), and the component ofregion 002 having the second band gap is In—Zn oxide (In: Zn = 2: 3 [atomic number ratio]). ). In this case, the first bandgap is 3.3 eV or its vicinity, and the second.
The bandgap of is 2.4 eV or its vicinity. As the bandgap value, a value obtained by measuring a single film of each material with an ellipsometer is used.

上記の仮定の場合、第１のバンドギャップと、第２のバンドギャップとの差は０．９ｅＶ
である。本発明の一態様においては、第１のバンドギャップと、第２のバンドギャップと
の差は、少なくとも０．１ｅＶ以上あればよい。ただし、第１のバンドギャップを有する
領域００１に由来する価電子帯ＶＢ_００１の位置と、第２のバンドギャップを有する領域
００２に由来する価電子帯ＶＢ_００２の位置が異なる場合があるので、第１のバンドギャ
ップと、第２のバンドギャップとの差が、好ましくは０．３ｅＶ以上、さらに好ましくは
０．４ｅＶ以上であるとよい。In the case of the above assumption, the difference between the first bandgap and the second bandgap is 0.9 eV.
Is. In one aspect of the present invention, the difference between the first bandgap and the second bandgap may be at least 0.1 eV or more. However, the position of the valence band VB₀₀₁ derived from theregion 001 having the first band gap and the position of the valence band VB₀₀₂ derived from theregion 002 having the second band gap may be different. The difference between theband gap 1 and theband gap 2 is preferably 0.3 eV or more, more preferably 0.4 eV or more.

また、上記の仮定の場合、ＣＡＣ－ＯＳ中にキャリアを流れる際に、第２のバンドギャッ
プ、すなわちナローバンドであるＩｎ－Ｚｎ酸化物に起因してキャリアが流れる。この際
に、第２のバンドギャップから第１のバンドギャップ、すなわちワイドバンドであるＩｎ
－Ｇａ－Ｚｎ酸化物側にキャリアが溢れる。別言すると、ナローバンドであるＩｎ－Ｚｎ
酸化物の方がキャリアを生成しやすく、当該キャリアは、ワイドバンドであるＩｎ－Ｇａ
－Ｚｎ酸化物に移動する。Further, in the case of the above assumption, when the carrier flows in the CAC-OS, the carrier flows due to the second band gap, that is, the narrow band In—Zn oxide. At this time, the second bandgap to the first bandgap, that is, the wide band In.
-Carriers overflow on the Ga-Zn oxide side. In other words, the narrow band In-Zn
Oxides are more likely to generate carriers, which are wideband In-Ga.
-Move to Zn oxide.

なお、チャネル部を形成する金属酸化物中において、領域００１と、領域００２とは、モ
ザイク状であり、領域００１、および領域００２は不規則に偏在している。そのため、Ｘ
－Ｘ’で示す実線上における伝導バンド図は一例である。In the metal oxide forming the channel portion, theregions 001 and 002 are mosaic-like, and theregions 001 and 002 are irregularly distributed. Therefore, X
The conduction band diagram on the solid line indicated by -X'is an example.

基本的に、図３（Ａ）に示すように、領域００２が領域００１に挟まれたバンドを形成し
ていればよい。または、領域００１が領域００２に挟まれたバンドを形成していればよい
。Basically, as shown in FIG. 3A, theregion 002 may form a band sandwiched between theregions 001. Alternatively, theregion 001 may form a band sandwiched between theregions 002.

また、実際のＣＡＣ－ＯＳでは、第１のバンドギャップを有する領域００１と第２のバン
ドギャップを有する領域００２との接合部は、領域の凝集形態や組成に揺らぎが生じてい
ると考えられる。従って、図３（Ｂ）、および図３（Ｃ）に示すように、バンドは不連続
ではなく、連続的に変化している場合がある。すなわち、ＣＡＣ－ＯＳ中にキャリアが流
れる際に、第１のバンドギャップと、第２のバンドギャップとが連動すると言い換えても
良い。Further, in an actual CAC-OS, it is considered that the agglomeration form and composition of the region at the junction between theregion 001 having the first band gap and theregion 002 having the second band gap are fluctuating. Therefore, as shown in FIGS. 3 (B) and 3 (C), the band may change continuously rather than discontinuously. That is, it may be paraphrased that the first bandgap and the second bandgap are interlocked when the carrier flows in the CAC-OS.

図４に、図２（Ａ）に示すトランジスタおいて、Ｘ－Ｘ’で示す実線上における概略バン
ドダイアグラムのモデルを示す。なお、第１のゲート電極に電圧を印加する場合、第２の
ゲート電極にも同じ電圧を同時に印加している。図４（Ａ）には、第１のゲート電圧Ｖ_ｇ
として、ゲートとソースとの間にプラスの電圧（Ｖ_ｇ＞０）を印加した状態（ＯＮＳｔａ
ｔｅ）を示す。図４（Ｂ）には、第１のゲート電圧Ｖ_ｇを印加しない（Ｖ_ｇ＝０）状態を
示す。図４（Ｃ）には、第１のゲート電圧Ｖ_ｇとして、ゲートとソースとの間にマイナス
の電圧（Ｖ_ｇ＜０）を印加した状態（ＯＦＦＳｔａｔｅ）を示す。なお、各伝導帯におい
て、実線は伝導帯下端のエネルギーを示す。また、Ｅ_ｆで示す一点鎖線は電子の擬フェル
ミ準位のエネルギーを示す。FIG. 4 shows a model of a schematic band diagram on a solid line indicated by XX'in the transistor shown in FIG. 2 (A). When a voltage is applied to the first gate electrode, the same voltage is also applied to the second gate electrode at the same time. FIG. 4 (A) shows the first gate voltage V_g .
As a result, a positive voltage (V_g > 0) is applied between the gate and the source (ONSta).
te) is shown. FIG. 4B shows a state in which the first gate voltage V_g is not applied (V_g = 0). FIG. 4C shows a state (OFFState) in which a negative voltage (V_g <0) is applied between the gate and the source as the first gate voltage V_g . In each conduction band, the solid line indicates the energy at the lower end of the conduction band. The alternate long and short dash line indicated by E_f indicates the energy of the quasi-Fermi level of electrons.

ＣＡＣ－ＯＳをチャネル部に有するトランジスタは、第１のバンドギャップを有する領域
００１と第２のバンドギャップを有する領域００２とが、電気的に相互作用を及ぼす。別
言すると、第１のバンドギャップを有する領域００１と第２のバンドギャップを有する領
域００２とが、相補的に機能する。In the transistor having CAC-OS in the channel portion, theregion 001 having the first bandgap and theregion 002 having the second bandgap have an electrical interaction. In other words, theregion 001 having the first bandgap and theregion 002 having the second bandgap function complementarily.

図４（Ａ）に示すように、トランジスタをオン状態にする方向の電位（Ｖ_ｇ＞０）が、第
１のゲート電極に印加されると、Ｅｃ端の低い第２のバンドギャップを有する領域００２
が主な伝導経路となり、電子が流れると同時に、第１のバンドギャップを有する領域００
１にも電子が流れる。このためトランジスタのオン状態において高い電流駆動力、つまり
大きなオン電流および高い電界効果移動度を得ることができる。As shown in FIG. 4A, when a potential (V_g > 0) in the direction of turning on the transistor is applied to the first gate electrode, a region having a second band gap with a low Ec end is applied. 002
Is the main conduction path, and at the same time as the electrons flow, theregion 00 having the first bandgap
Electrons also flow in 1. Therefore, a high current driving force, that is, a large on-current and a high field effect mobility can be obtained in the on state of the transistor.

一方、図４（Ｂ）、および図４（Ｃ）に示すように、第１のゲートにしきい値電圧未満の
電圧（Ｖ_ｇ≦０）を印加することで、第１バンドギャップを有する領域００１は、誘電体
（絶縁体）として振る舞うので、領域００１中の伝導経路は遮断される。また、第２のバ
ンドギャップを有する領域００２は、第１のバンドギャップを有する領域００１と接して
いる。従って、第１のバンドギャップを有する領域００１は、自らに加えて第２のバンド
ギャップを有する領域００２へ電気的に相互作用を及ぼし、第２のバンドギャップを有す
る領域００２中の伝導経路すらも遮断する。これでチャネル部全体が非導通状態となり、
トランジスタはオフ状態となる。On the other hand, as shown in FIGS. 4 (B) and 4 (C), by applying a voltage (V_g ≦ 0) less than the threshold voltage to the first gate, theregion 001 having the first band gap is applied. Behaves as a dielectric (insulator), so that the conduction path inregion 001 is blocked. Further, theregion 002 having the second band gap is in contact with theregion 001 having the first band gap. Therefore, theregion 001 having the first bandgap electrically interacts with theregion 002 having the second bandgap in addition to itself, and even the conduction path in theregion 002 having the second bandgap. Cut off. With this, the entire channel section becomes non-conducting.
The transistor is turned off.

以上より、トランジスタにＣＡＣ－ＯＳを用いることで、トランジスタの動作時、例えば
、ゲートと、ソースまたはドレインとの間に電位差が生じた時に、ゲートと、ソースまた
はドレインと、の間のリーク電流を低減または防止することができる。From the above, by using CAC-OS for the transistor, the leakage current between the gate and the source or drain can be generated when the transistor is operating, for example, when a potential difference occurs between the gate and the source or drain. Can be reduced or prevented.

また、トランジスタには、キャリア密度の低い半導体を用いることが好ましい。高純度真
性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリ
ア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属
酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。Further, it is preferable to use a semiconductor having a low carrier density for the transistor. Metal oxides of high purity or substantially high purity can have low carrier densities due to the small number of carrier sources. In addition, metal oxides having high-purity intrinsics or substantially high-purity intrinsics have a low defect level density, so that the trap level density may also be low.

また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金
属酸化物にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合
がある。In addition, the charge captured at the trap level of the metal oxide takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in a metal oxide having a high trap level density may have unstable electrical characteristics.

従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低
減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接す
る膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属、
アルカリ土類金属、鉄、ニッケル、シリコン等がある。Therefore, in order to stabilize the electrical characteristics of the transistor, it is effective to reduce the concentration of impurities in the metal oxide. Further, in order to reduce the impurity concentration in the metal oxide, it is preferable to reduce the impurity concentration in the adjacent film. Impurities include hydrogen, alkali metals,
There are alkaline earth metals, iron, nickel, silicon, etc.

ここで、金属酸化物中における各不純物の影響について説明する。Here, the influence of each impurity in the metal oxide will be described.

金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化
物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度
と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ
：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる
濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／
ｃｍ^３以下とする。When silicon or carbon, which is one of the Group 14 elements, is contained in the metal oxide, a defect level is formed in the metal oxide. Therefore, the concentration of silicon and carbon in the metal oxide and the concentration of silicon and carbon near the interface with the metal oxide (secondary ion mass spectrometry (SIMS)).
: Concentration obtained by Secondary Ion Mass Spectrometry)) is 2 × 10¹⁸ atoms / cm³ or less, preferably 2 × 10¹⁷ atoms /.
It shall be cm³ or less.

また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成
し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含
まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このた
め、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好まし
い。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土
類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏ
ｍｓ／ｃｍ^３以下とする。Further, when the metal oxide contains an alkali metal or an alkaline earth metal, it may form a defect level and generate a carrier. Therefore, a transistor using a metal oxide containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the metal oxide. Specifically, the concentration of the alkali metal or alkaline earth metal in the metal oxide obtained by SIMS is 1 × 10¹⁸ atoms / cm³ or less, preferably 2 × 10¹⁶ atto.
It should be ms / cm³ or less.

また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、
酸素欠損（Ｖ_ｏ）を形成する場合がある。該酸素欠損（Ｖ_ｏ）に水素が入ることで、キャ
リアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と
結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属
酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物
中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において
、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましく
は１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ
^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。In addition, hydrogen contained in metal oxides reacts with oxygen bonded to metal atoms to become water.
May form oxygen deficiency (_Vo ). When hydrogen enters the oxygen deficiency (_Vo ), electrons that are carriers may be generated. In addition, a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using a metal oxide containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the metal oxide is reduced as much as possible. Specifically, in metal oxides, the hydrogen concentration obtained by SIMS is less than 1 × 10²⁰ atoms / cm³ , preferably less than 1 × 10¹⁹ atoms / cm³ , more preferably 5 × 10¹⁸ atoms / cm.
Less than³ , more preferably less than 1 × 10¹⁸ atoms / cm³ .

なお、金属酸化物中の酸素欠損（Ｖ_ｏ）は、酸素を金属酸化物に導入することで、低減す
ることができる。つまり、金属酸化物中の酸素欠損（Ｖ_ｏ）に、酸素が補填されることで
、酸素欠損（Ｖ_ｏ）は消失する。従って、金属酸化物中に、酸素を拡散させることで、ト
ランジスタの酸素欠損（Ｖ_ｏ）を低減し、信頼性を向上させることができる。Oxygen deficiency (_Vo ) in the metal oxide can be reduced by introducing oxygen into the metal oxide. That is, the oxygen deficiency (_Vo ) in the metal oxide is supplemented with oxygen, so that the oxygen deficiency (_Vo ) disappears. Therefore, by diffusing oxygen in the metal oxide, oxygen deficiency (_Vo ) of the transistor can be reduced and reliability can be improved.

なお、酸素を金属酸化物に導入する方法として、例えば、金属酸化物に接して、化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化
物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう
）が形成されていることが好ましい。特に、トランジスタに金属酸化物を用いる場合、ト
ランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで
、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。As a method for introducing oxygen into a metal oxide, for example, an oxide containing more oxygen than oxygen satisfying a stoichiometric composition can be provided in contact with the metal oxide. That is, it is preferable that the oxide has a region in which oxygen is excessively present (hereinafter, also referred to as an excess oxygen region) rather than a stoichiometric composition. In particular, when a metal oxide is used for the transistor, oxygen deficiency of the transistor can be reduced and reliability can be improved by providing an oxide having an excess oxygen region in the undercoat film near the transistor and the interlayer film. can.

不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで
、安定した電気特性を付与することができる。By using a metal oxide having sufficiently reduced impurities in the channel forming region of the transistor, stable electrical characteristics can be imparted.

＜金属酸化物の成膜方法＞
以下では、金属酸化物の一例について説明する。<Metal oxide film formation method>
Hereinafter, an example of the metal oxide will be described.

金属酸化物を成膜する際の温度としては、１００℃以上１４０℃未満とすることが好まし
い。例えばＧ８等の大型基板は、そのサイズに応じて、基板温度の制限がある。従って、
水の気化温度（１００℃以上）より高く、かつ可能な範囲で装置のメンテナビリティー、
スループットの良い温度を適宜選択すればよい。The temperature at which the metal oxide is formed is preferably 100 ° C. or higher and lower than 140 ° C. For example, a large substrate such as G8 has a limitation of the substrate temperature depending on its size. Therefore,
Equipment maintainability higher than water vaporization temperature (100 ° C or higher) and to the extent possible,
A temperature with a good throughput may be selected as appropriate.

また、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の
混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、０％
以上３０％以下、好ましくは５％以上２０％以下とする。Further, as the sputtering gas, a rare gas (typically argon), oxygen, a mixed gas of rare gas and oxygen is appropriately used. In the case of mixed gas, the ratio of oxygen gas to the total film-forming gas is 0%.
It is 30% or more, preferably 5% or more and 20% or less.

なお、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして
用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より
好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用
いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。It is also necessary to purify the sputtering gas. For example, the oxygen gas or argon gas used as the sputtering gas is a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, and more preferably −120 ° C. or lower. By using it, it is possible to prevent water and the like from being taken into the metal oxide as much as possible.

また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャ
ンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプ
のような吸着式の真空排気ポンプを用いて高真空（５×１０^－７Ｐａから１×１０^－４Ｐ
ａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを
組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しな
いようにしておくことが好ましい。When forming a metal oxide by the sputtering method, the chamber in the sputtering device uses an adsorption type vacuum exhaust pump such as a cryopump to remove water and the like which are impurities for the metal oxide as much as possible. High vacuum (5 × 10^-7 Pa to 1 × 10^-4 P
It is preferable to exhaust (up to about a). Alternatively, it is preferable to combine a turbo molecular pump and a cold trap to prevent gas, particularly a gas containing carbon or hydrogen, from flowing back from the exhaust system into the chamber.

また、ターゲットとして、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いることができる
。例えば、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］、または［Ｉｎ
］：［Ｇａ］：［Ｚｎ］＝５：１：７［原子数比］、またはその近傍値の原子数比である
金属酸化物ターゲットを用いることが好ましい。Further, an In—Ga—Zn metal oxide target can be used as the target. For example, [In]: [Ga]: [Zn] = 4: 2: 4.1 [atomic number ratio], or [In].
]: [Ga]: [Zn] = 5: 1: 7 [atomic number ratio], or a metal oxide target having an atomic number ratio close to the [atomic number ratio] is preferably used.

また、スパッタリング装置において、ターゲットを回転または移動させても構わない。成
膜条件、例えば、成膜中にマグネットユニットを上下または／及び左右に揺動させること
によって、本発明の複合金属酸化物を形成することができる。例えば、ターゲットを、０
．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクル
などと言い換えてもよい。）で回転または揺動させればよい。または、マグネットユニッ
トを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。Further, in the sputtering apparatus, the target may be rotated or moved. The composite metal oxide of the present invention can be formed by forming a film formation condition, for example, by swinging the magnet unit up and down or / and left and right during the film formation. For example, the target is 0
.. It may be rotated or oscillated with a beat of 1 Hz or more and 1 kHz or less (which may be paraphrased as a rhythm, a beat, a pulse, a frequency, a cycle or a cycle). Alternatively, the magnet unit may be oscillated with a beat of 0.1 Hz or more and 1 kHz or less.

例えば、スパッタリングガスとして、酸素のガス比が１０％程度の希ガス、および酸素の
混合ガスを用い、基板温度を１３０℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４
．１［原子数比］のＩｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを揺動させながら成膜を行う
ことで、本発明の金属酸化物を形成することができる。For example, a rare gas having an oxygen gas ratio of about 10% and a mixed gas of oxygen are used as the sputtering gas, the substrate temperature is set to 130 ° C., and [In]: [Ga]: [Zn] = 4: 2: 4.
.. The metal oxide of the present invention can be formed by forming a film while swinging an In—Ga—Zn metal oxide target of 1 [atomic number ratio].

以上、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、
組み合わせて用いることができる。As described above, the configuration shown in this embodiment is appropriately different from the configuration shown in other embodiments or other examples.
Can be used in combination.

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、図
５乃至図１４を参照して説明する。(Embodiment 2)
In the present embodiment, a semiconductor device according to one aspect of the present invention and a method for manufacturing the semiconductor device will be described with reference to FIGS. 5 to 14.

＜２－１．半導体装置の構成例１＞
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、
図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し
、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当
する。なお、図５（Ａ）において、煩雑になることを避けるため、トランジスタ１００の
構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また
、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向
と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても
図５（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。<2-1. Configuration example ofsemiconductor device 1>
FIG. 5A is a top view of thetransistor 100, which is a semiconductor device according to one aspect of the present invention.
5 (B) corresponds to a cross-sectional view of the cut surface between the alternate long and short dash lines X1-X2 shown in FIG. 5 (A), and FIG. Corresponds to the cross-sectional view of the cut surface in. In FIG. 5A, a part of the constituent elements of the transistor 100 (an insulating film that functions as a gate insulating film, etc.) is omitted in order to avoid complication. Further, the alternate long and short dash line X1-X2 direction may be referred to as the channel length direction, and the alternate long and short dash line Y1-Y2 direction may be referred to as the channel width direction. In the top view of the transistor, in the subsequent drawings, as in FIG. 5A, some of the components may be omitted.

図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトランジ
スタである。Thetransistor 100 shown in FIGS. 5A, 5B and 5C is a transistor having a so-called top gate structure.

トランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物１
０８と、金属酸化物１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁
膜１０４、金属酸化物１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。Thetransistor 100 has an insulatingfilm 104 on thesubstrate 102 and ametal oxide 1 on the insulatingfilm 104.
It has 08, an insulatingfilm 110 on themetal oxide 108, aconductive film 112 on the insulatingfilm 110, and an insulatingfilm 104, ametal oxide 108, and an insulatingfilm 116 on theconductive film 112.

また、金属酸化物１０８は、導電膜１１２が重畳する領域において、絶縁膜１０４上の金
属酸化物１０８を有する。例えば、金属酸化物１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、
Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。Further, themetal oxide 108 has themetal oxide 108 on the insulatingfilm 104 in the region where theconductive film 112 is superimposed. For example, themetal oxide 108 includes In and M (M is Al, Ga,
It is preferable to have Y or Sn) and Zn.

また、金属酸化物１０８は、導電膜１１２が重畳せずに、且つ絶縁膜１１６が接する領域
において、領域１０８ｎを有する。領域１０８ｎは、先に説明した金属酸化物１０８が、
ｎ型化した領域である。なお、領域１０８ｎは、絶縁膜１１６と接し、絶縁膜１１６は、
窒素または水素を有する。そのため、絶縁膜１１６中の窒素または水素が領域１０８ｎに
添加されることで、キャリア密度が高くなりｎ型となる。Further, themetal oxide 108 has aregion 108n in a region where theconductive film 112 does not overlap and the insulatingfilm 116 is in contact with theconductive film 112. In theregion 108n, themetal oxide 108 described above is used.
It is an n-shaped region. Theregion 108n is in contact with the insulatingfilm 116, and the insulatingfilm 116 is formed on the insulatingfilm 116.
Has nitrogen or hydrogen. Therefore, when nitrogen or hydrogen in the insulatingfilm 116 is added to theregion 108n, the carrier density becomes high and the n-type is formed.

また、金属酸化物１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ま
しい。一例としては、金属酸化物１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ
：Ｚｎ＝４：２：３近傍とすると好ましい。Further, themetal oxide 108 preferably has a region in which the atomic number ratio of In is larger than the atomic number ratio of M. As an example, the ratio of the atomic numbers of In, M, and Zn of themetal oxide 108 is set to In: M.
: Zn = 4: 2: 3 is preferable.

なお、金属酸化物１０８は、上記の組成に限定されない。例えば、金属酸化物１０８のＩ
ｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍としてもよい。ここ
で近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以
下を含む。Themetal oxide 108 is not limited to the above composition. For example, I of themetal oxide 108
The ratio of the number of atoms of n, M, and Zn may be in the vicinity of In: M: Zn = 5: 1: 6. Here, the term “neighborhood” includes, when In is 5, M is 0.5 or more and 1.5 or less, and Zn is 5 or more and 7 or less.

金属酸化物１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トラ
ンジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１
００の電界効果移動度が１０ｃｍ^２／Ｖ_ｓを超える、さらに好ましくはトランジスタ１０
０の電界効果移動度が３０ｃｍ^２／Ｖ_ｓを超えることが可能となる。Since themetal oxide 108 has a region in which the atomic number ratio of In is larger than the atomic number ratio of M, the electric field effect mobility of thetransistor 100 can be increased. Specifically, thetransistor 1
The field effect mobility of 00 exceeds 10 cm² / V_s , more preferably thetransistor 10.
The field effect mobility of 0 can exceed 30 cm² / V_s .

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる
。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信
号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力
端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少
ない表示装置を提供することができる。For example, by using the above-mentioned transistor having high field effect mobility as a gate driver for generating a gate signal, it is possible to provide a display device having a narrow frame width (also referred to as a narrow frame). Further, the above-mentioned transistor having high field effect mobility is used for a source driver (particularly, a demultiplexer connected to the output terminal of the shift register of the source driver) for supplying a signal from the signal line of the display device. Therefore, it is possible to provide a display device having a small number of wires connected to the display device.

一方で、金属酸化物１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していて
も、金属酸化物１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。On the other hand, even if themetal oxide 108 has a region in which the atomic number ratio of In is larger than the atomic number ratio of M, if the crystallinity of themetal oxide 108 is high, the electric field effect mobility may be low. be.

なお、金属酸化物１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－ＲａｙＤｉ
ｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａ
ｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いて分析することで解
析できる。The crystallinity of themetal oxide 108 is, for example, X-ray diffraction (XRD: X-RayDi).
Analysis using fraction) or transmission electron microscope (TEM: Tra)
It can be analyzed by analysis using nsmissionElectronMicroscope).

まず、金属酸化物１０８中に形成されうる酸素欠損について説明を行う。First, the oxygen deficiency that can be formed in themetal oxide 108 will be described.

金属酸化物１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題と
なる。例えば、金属酸化物１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合
し、キャリア供給源となる。金属酸化物１０８中にキャリア供給源が生成されると、金属
酸化物１０８を有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧の
シフトが生じる。したがって、金属酸化物１０８においては、酸素欠損が少ないほど好ま
しい。The oxygen deficiency formed in themetal oxide 108 affects the transistor characteristics, which is a problem. For example, when an oxygen deficiency is formed in themetal oxide 108, hydrogen is bonded to the oxygen deficiency and becomes a carrier supply source. When a carrier supply source is generated in themetal oxide 108, fluctuations in the electrical characteristics of thetransistor 100 having themetal oxide 108, typically a shift in the threshold voltage, occur. Therefore, in themetal oxide 108, the smaller the oxygen deficiency, the more preferable.

そこで、本発明の一態様においては、金属酸化物１０８近傍の絶縁膜、具体的には、金属
酸化物１０８の上方に形成される絶縁膜１１０及び金属酸化物１０８の下方に形成される
絶縁膜１０４のいずれか一方または双方が、過剰酸素を含有する構成である。絶縁膜１０
４及び絶縁膜１１０のいずれか一方または双方から金属酸化物１０８へ酸素または過剰酸
素を移動させることで、金属酸化物中の酸素欠損を低減することが可能となる。Therefore, in one aspect of the present invention, the insulating film in the vicinity of themetal oxide 108, specifically, the insulatingfilm 110 formed above themetal oxide 108 and the insulating film formed below themetal oxide 108. Either or both of 104 are configured to contain excess oxygen. Insulatingfilm 10
By transferring oxygen or excess oxygen from either one or both of the 4 and the insulatingfilm 110 to themetal oxide 108, it is possible to reduce oxygen deficiency in the metal oxide.

金属酸化物１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を
与えるため問題となる。したがって、金属酸化物１０８においては、水素または水分など
の不純物が少ないほど好ましい。Impurities such as hydrogen or water mixed in themetal oxide 108 affect the transistor characteristics, which is a problem. Therefore, in themetal oxide 108, it is preferable that the amount of impurities such as hydrogen or water is small.

なお、金属酸化物１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物を
用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。こ
こでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性
または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化
物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該
金属酸化物にチャネル形成領域が形成されるトランジスタは、しきい値電圧がマイナスと
なる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性また
は実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度
も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物は
、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子
であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範
囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１
０^－１３Ａ以下という特性を得ることができる。As themetal oxide 108, it is preferable to use a metal oxide having a low impurity concentration and a low defect level density, because a transistor having excellent electrical characteristics can be manufactured. Here, a low impurity concentration and a low defect level density (less oxygen deficiency) is referred to as high-purity intrinsic or substantially high-purity intrinsic. Metal oxides of high purity or substantially high purity can have low carrier densities due to the small number of carrier sources. Therefore, a transistor in which a channel forming region is formed in the metal oxide is unlikely to have an electrical characteristic (also referred to as normally on) in which the threshold voltage becomes negative. In addition, metal oxides having high-purity intrinsics or substantially high-purity intrinsics have a low defect level density, so that the trap level density may also be low. In addition, metal oxides with high-purity intrinsics or substantially high-purity intrinsics have extremely small off-currents, and even if the device has a channel width of 1 ×¹⁰⁶ μm and a channel length of 10 μm, the source electrode and drain electrode In the range of voltage (drain voltage) between 1V and 10V, the off-current is below the measurement limit of the semiconductor parameter analyzer, that is, 1 × 1.
The characteristic of^0-13A or less can be obtained.

また、図５（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１００は、絶縁膜１１６上の
絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、領域１０
８ｎに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部
１４１ｂを介して、領域１０８ｎに電気的に接続される導電膜１２０ｂと、を有していて
もよい。Further, as shown in FIGS. 5A, 5B, and C, thetransistor 100 has aregion 10 via the insulatingfilm 118 on the insulatingfilm 116 and theopenings 141a provided in the insulatingfilms 116, 118.
It may have aconductive film 120a electrically connected to 8n and aconductive film 120b electrically connected to theregion 108n via theopenings 141b provided in the insulatingfilms 116 and 118. ..

なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁
膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称す
る場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａ
は、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有
する。In the present specification and the like, the insulatingfilm 104 is the first insulating film, the insulatingfilm 110 is the second insulating film, the insulatingfilm 116 is the third insulating film, and the insulatingfilm 118 is the fourth insulating film. , Each may be called. Further, theconductive film 112 has a function as a gate electrode, and theconductive film 120a
Has a function as a source electrode, and theconductive film 120b has a function as a drain electrode.

また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過
剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、金属酸化物１０８中
に過剰酸素を供給することができる。よって、金属酸化物１０８中に形成されうる酸素欠
損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供すること
ができる。Further, the insulatingfilm 110 has a function as a gate insulating film. Further, the insulatingfilm 110 has an excess oxygen region. Since the insulatingfilm 110 has an excess oxygen region, excess oxygen can be supplied into themetal oxide 108. Therefore, since the oxygen deficiency that can be formed in themetal oxide 108 can be compensated by the excess oxygen, a highly reliable semiconductor device can be provided.

なお、金属酸化物１０８中に過剰酸素を供給させるためには、金属酸化物１０８の下方に
形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中に含ま
れる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供給され
ると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、金属酸化物１０８の上
方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、導電膜１１２と重畳
する領域にのみ選択的に過剰酸素を供給させることが可能となる。In order to supply excess oxygen into themetal oxide 108, excess oxygen may be supplied to the insulatingfilm 104 formed below themetal oxide 108. In this case, the excess oxygen contained in the insulatingfilm 104 can also be supplied to theregion 108n. If excess oxygen is supplied into theregion 108n, the resistance in theregion 108n becomes high, which is not preferable. On the other hand, by configuring the insulatingfilm 110 formed above themetal oxide 108 to have excess oxygen, it is possible to selectively supply excess oxygen only to the region superimposing on theconductive film 112.

＜２－２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。<2-2. Components of semiconductor devices>
Next, the components included in the semiconductor device of the present embodiment will be described in detail.

［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用い
る場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大
型の表示装置を作製することができる。[substrate]
There are no major restrictions on the material of thesubstrate 102, but at least it must have heat resistance sufficient to withstand the subsequent heat treatment. For example, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as thesubstrate 102. It is also possible to apply single crystal semiconductor substrates, polycrystalline semiconductor substrates, compound semiconductor substrates such as silicon germanium, SOI substrates, etc. made of silicon or silicon carbide, and semiconductor elements are provided on these substrates. May be used as thesubstrate 102. When a glass substrate is used as thesubstrate 102, the 6th generation (1500 mm × 1850 mm) and the 7th generation (1870 mm × 2200) are used.
mm), 8th generation (2200mm x 2400mm), 9th generation (2400mm x 2800)
By using a large area substrate such as mm) or 10th generation (2950 mm × 3400 mm), a large display device can be manufactured.

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。Further, a flexible substrate is used as thesubstrate 102, and thetransistor 100 is directly placed on the flexible substrate.
May be formed. Alternatively, a release layer may be provided between thesubstrate 102 and thetransistor 100. The release layer can be used to separate a part or all of the semiconductor device from thesubstrate 102 and transfer it to another substrate. At that time, thetransistor 100 can be reprinted on a substrate having inferior heat resistance or a flexible substrate.

［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４と
しては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することが
できる。なお、金属酸化物１０８との界面特性を向上させるため、絶縁膜１０４において
少なくとも金属酸化物１０８と接する領域は酸化物絶縁膜で形成することが好ましい。ま
た、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処
理により絶縁膜１０４に含まれる酸素を、金属酸化物１０８に移動させることが可能であ
る。[First insulating film]
The insulatingfilm 104 includes a sputtering method, a CVD method, a thin-film deposition method, and pulsed laser deposition (P).
It can be formed by appropriately using the LD) method, a printing method, a coating method, or the like. Further, as the insulatingfilm 104, for example, an oxide insulating film or a nitride insulating film can be formed as a single layer or laminated. In order to improve the interface characteristics with themetal oxide 108, it is preferable that at least the region of the insulatingfilm 104 in contact with themetal oxide 108 is formed of the oxide insulating film. Further, by using an oxide insulating film that releases oxygen by heating as the insulatingfilm 104, oxygen contained in the insulatingfilm 104 can be transferred to themetal oxide 108 by heat treatment.

絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または
２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、
絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と金属酸化物
１０８との界面における界面準位、並びに金属酸化物１０８に含まれる酸素欠損を低減す
ることが可能である。The thickness of the insulatingfilm 104 can be 50 nm or more, 100 nm or more and 3000 nm or less, or 200 nm or more and 1000 nm or less. By thickening the insulatingfilm 104,
The amount of oxygen released from the insulatingfilm 104 can be increased, and the interface state at the interface between the insulatingfilm 104 and themetal oxide 108 and the oxygen deficiency contained in themetal oxide 108 can be reduced.

絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物な
どを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１
０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように
、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シ
リコン膜を用いることで、金属酸化物１０８中に効率よく酸素を導入することができる。As the insulatingfilm 104, for example, silicon oxide, silicon nitride nitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used, and the insulatingfilm 104 may be provided in a single layer or in a laminated manner. In this embodiment, the insulatingfilm 1
As 04, a laminated structure of a silicon nitride film and a silicon oxide nitride film is used. As described above, by using the insulatingfilm 104 as a laminated structure, using the silicon nitride film on the lower layer side, and using the silicon oxide nitride film on the upper layer side, oxygen can be efficiently introduced into themetal oxide 108.

［導電膜］
ゲート電極として機能する導電膜１１２、ソース電極として機能する導電膜１２０ａ、ド
レイン電極として機能する導電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タン
タル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎ
ｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成するこ
とができる。[Condensate]
Theconductive film 112 that functions as a gate electrode, theconductive film 120a that functions as a source electrode, and theconductive film 120b that functions as a drain electrode include chromium (Cr), copper (Cu), aluminum (Al), gold (Au), and silver. (Ag), zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (N)
It can be formed by using i), a metal element selected from iron (Fe) and cobalt (Co), an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.

また、導電膜１１２、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ
－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、イン
ジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウムと
チタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化
物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化物
）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジウ
ムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体また
は金属酸化物を適用することもできる。Further, theconductive films 112, 120a and 120b have oxides (In) having indium and tin.
-Sn oxide), oxide having indium and tungsten (In-W oxide), oxide having indium, tungsten and zinc (In-W-Zn oxide), oxide having indium and titanium (In-Ti oxide), oxide having indium, titanium and tin (In-Ti-Sn oxide), oxide having indium and zinc (In-Zn oxide), indium, tin and silicon Oxide conductors or metal oxides such as an oxide having (In—Sn—Si oxide) and an oxide having indium, gallium and zinc (In—Ga—Zn oxide) can also be applied.

ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（
ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金
属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位
が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化され
た金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギー
ギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯
近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位
による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。Here, the oxide conductor will be described. In the present specification and the like, the oxide conductor is referred to as OC (
It may be called an OxideConductor). As the oxide conductor, for example, when an oxygen deficiency is formed in a metal oxide and hydrogen is added to the oxygen deficiency, a donor level is formed in the vicinity of the conduction band. As a result, the metal oxide becomes highly conductive and becomes a conductor. A metal oxide that has been made into a conductor can be called an oxide conductor. In general, metal oxides have a large energy gap and thus have translucency with respect to visible light. On the other hand, the oxide conductor is a metal oxide having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor has a small influence of absorption by the donor level and has the same level of translucency as the metal oxide with respect to visible light.

特に、導電膜１１２に上述の酸化物導電体を用いると、絶縁膜１１０中に過剰酸素を添加
することができるので好適である。In particular, it is preferable to use the above-mentioned oxide conductor for theconductive film 112 because excess oxygen can be added to the insulatingfilm 110.

また、導電膜１１２、１２０ａ、１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。Further, on theconductive films 112, 120a and 120b, a Cu—X alloy film (X is Mn, Ni, C).
r, Fe, Co, Mo, Ta, or Ti) may be applied. By using the Cu—X alloy film, it can be processed by the wet etching process, so that the manufacturing cost can be suppressed.

また、導電膜１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン、
タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有
すると好適である。特に、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜
を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対
して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が
少ないため、金属酸化物１０８と接する導電膜、または金属酸化物１０８の近傍の導電膜
として、好適に用いることができる。Further, among the above-mentioned metal elements, titanium is particularly used for theconductive films 112, 120a and 120b.
It is preferable to have one or more selected from tungsten, tantalum, and molybdenum. In particular, it is preferable to use a tantalum nitride film as theconductive films 112, 120a and 120b. The tantalum nitride film has conductivity and has a high barrier property against copper or hydrogen. Further, since the tantalum nitride film emits less hydrogen from itself, it can be suitably used as a conductive film in contact with themetal oxide 108 or a conductive film in the vicinity of themetal oxide 108.

また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができ
る。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａ
ｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いること
が可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができる
ため、好適である。Further, theconductive films 112, 120a and 120b can be formed by an electroless plating method. Examples of the material that can be formed by the electroless plating method include Cu, Ni, Al, and A.
It is possible to use any one or more selected from u, Sn, Co, Ag, and Pd. In particular, Cu or Ag is preferable because the resistance of the conductive film can be lowered.

［第２の絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０としては、プラズマ化学
気相堆積（ＰＥＣＶＤ：（ＰｌａｓｍａＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤ
ｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリ
コン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜
、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マ
グネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶
縁層を用いることができる。なお、絶縁膜１１０を、２層の積層構造または３層以上の積
層構造としてもよい。[Second insulating film]
The insulatingfilm 110 that functions as the gate insulating film of thetransistor 100 includes plasma chemical vapor deposition (PECVD: (Plasma Enhanced Chemical Vapor D).
eposition)) method, sputtering method, etc., silicon oxide film, silicon nitride film, silicon nitride film, silicon nitride film, aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide An insulating layer containing one or more of a film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, and a neodym oxide film can be used. The insulatingfilm 110 may have a laminated structure of two layers or a laminated structure of three or more layers.

また、トランジスタ１００のチャネル形成領域として機能する金属酸化物１０８と接する
絶縁膜１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１１
０は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１０に過剰酸素領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１１０を形成する、もしくは成膜後の絶縁
膜１１０を酸素雰囲気下で熱処理すればよい。Further, the insulatingfilm 110 in contact with themetal oxide 108 functioning as the channel forming region of thetransistor 100 is preferably an oxide insulating film, and is a region containing oxygen in excess of the stoichiometric composition (excess oxygen region). ) Is more preferable. In other words, the insulatingfilm 11
0 is an insulating film capable of releasing oxygen. In order to provide the excess oxygen region in the insulatingfilm 110, for example, the insulatingfilm 110 may be formed in an oxygen atmosphere, or the insulatingfilm 110 after film formation may be heat-treated in an oxygen atmosphere.

また、絶縁膜１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いた場合と比べて、絶縁膜１１０の膜厚を大きくできるため、トンネル電
流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジス
タを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を
有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいト
ランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。
結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様
は、これらに限定されない。Further, when hafnium oxide is used as the insulatingfilm 110, the following effects are obtained. Hafnium oxide has a higher relative permittivity than silicon oxide and silicon nitride. Therefore, since the film thickness of the insulatingfilm 110 can be increased as compared with the case where silicon oxide is used, the leakage current due to the tunnel current can be reduced. That is, it is possible to realize a transistor having a small off-current. Further, hafnium oxide having a crystal structure has a higher relative permittivity than hafnium oxide having an amorphous structure. Therefore, it is preferable to use hafnium oxide having a crystal structure in order to obtain a transistor having a small off-current.
Examples of the crystal structure include a monoclinic system and a cubic system. However, one aspect of the present invention is not limited to these.

また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（
ＥＳＲ：ＥｌｅｃｔｒｏｎＳｐｉｎＲｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない
方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’セ
ンターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する
。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０^１７ｓｐｉｎｓ／
ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン膜、ま
たは酸化窒化シリコン膜を用いればよい。Further, the insulatingfilm 110 preferably has few defects, and is typically an electron spin resonance method (typically).
It is preferable that the signal observed by ESR (Electron Spin Renaissance) is small. For example, the above-mentioned signal includes an E'center where a g value is observed at 2.001. The E'center is due to the dangling bond of silicon. As the insulatingfilm 110, the spin density due to the E'center is 3 × 10¹⁷ spins /.
A silicon oxide film having a size of cm³ or less, preferably 5 × 10¹⁶ spins / cm³ or less, or a silicon oxynitride film may be used.

［金属酸化物］
金属酸化物１０８としては、先に示す金属酸化物を用いることができる。[Metal oxide]
As themetal oxide 108, the above-mentioned metal oxide can be used.

＜原子数比＞
以下に、図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）を用いて、本発明に係る金属
酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明す
る。なお、図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）には、酸素の原子数比につ
いては記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数
比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。<Atomic number ratio>
Hereinafter, a preferable range of atomic number ratios of indium, element M, and zinc contained in the metal oxide according to the present invention will be described with reference to FIGS. 15 (A), 15 (B), and 15 (C). .. Note that FIGS. 15 (A), 15 (B), and 15 (C) do not describe the atomic number ratio of oxygen. Further, the terms of the atomic number ratios of indium, element M, and zinc contained in the metal oxide are [In], [M], and [Zn].

図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す
。In FIGS. 15 (A), 15 (B), and 15 (C), the broken line is [In]: [M].
: [Zn] = (1 + α): (1-α): 1 atomic number ratio (-1≤α≤1), [
In]: [M]: [Zn] = (1 + α): (1-α): A line having an atomic number ratio of 2, [I]
n]: [M]: [Zn] = (1 + α): (1-α): A line having an atomic number ratio of 3, [In
]: [M]: [Zn] = (1 + α): (1-α): A line having an atomic number ratio of 4, and [
In]: [M]: [Zn] = (1 + α): (1-α): 5 represents a line having an atomic number ratio.

また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子
数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラ
インを表す。Further, the one-point chain line is a line having an atomic number ratio of [In]: [M]: [Zn] = 5: 1: β (β ≧ 0), [In]: [M]: [Zn] = 2: A line with an atomic number ratio of 1: β, [In]
: [M]: [Zn] = 1: 1: β atomic number ratio line, [In]: [M]: [Zn]
= 1: 2: Atomic number ratio of β, [In]: [M]: [Zn] = 1: 3: Atomic number ratio of β, and [In]: [M]: [Zn] ] = 1: 4: Represents a line having an atomic number ratio of β.

また、図１５（Ａ）、図１５（Ｂ）、および図１５（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構
造をとりやすい。Further, [In]: [M]: [shown in FIGS. 15 (A), 15 (B), and 15 (C).
Zn] = 0: 2: 1 atomic number ratio and metal oxides in the vicinity thereof tend to have a spinel-type crystal structure.

また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例え
ば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル
型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［
Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の
結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶
構造の間において、結晶粒界が形成される場合がある。In addition, a plurality of phases may coexist in the metal oxide (two-phase coexistence, three-phase coexistence, etc.). For example, when the atomic number ratio is in the vicinity of [In]: [M]: [Zn] = 0: 2: 1, two phases of a spinel-type crystal structure and a layered crystal structure tend to coexist. In addition, the atomic number ratio is [In]: [
When the value is close to M]: [Zn] = 1: 0: 0, two phases of a big bite-type crystal structure and a layered crystal structure tend to coexist. When a plurality of phases coexist in a metal oxide, grain boundaries may be formed between different crystal structures.

図１５（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛の
原子数比の好ましい範囲の一例について示している。The region A shown in FIG. 15A shows an example of a preferable range of atomic number ratios of indium, element M, and zinc contained in the metal oxide.

金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電
子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はイ
ンジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。By increasing the content of indium in the metal oxide, the carrier mobility (electron mobility) of the metal oxide can be increased. Therefore, a metal oxide having a high indium content has a higher carrier mobility than a metal oxide having a low indium content.

一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低
くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍
値である場合（例えば図１５（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。On the other hand, when the content of indium and zinc in the metal oxide is low, the carrier mobility is low. Therefore, when the atomic number ratio is [In]: [M]: [Zn] = 0: 1: 0 and its vicinity value (for example, region C shown in FIG. 15C), the insulating property is high. ..

従って、本発明の一態様の金属酸化物は、キャリア移動度が高い、図１５（Ａ）の領域Ａ
で示される原子数比を有することが好ましい。Therefore, the metal oxide of one aspect of the present invention has high carrier mobility, region A in FIG. 15 (A).
It is preferable to have the atomic number ratio indicated by.

特に、図１５（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性
が高い優れた金属酸化物が得られる。In particular, in the region B shown in FIG. 15B, an excellent metal oxide having high carrier mobility and high reliability can be obtained even in the region A.

なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍
値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。
また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。The region B includes [In]: [M]: [Zn] = 4: 2: 3 to 4.1, and values in the vicinity thereof. The neighborhood value includes, for example, [In]: [M]: [Zn] = 5: 3: 4.
Further, the region B includes [In]: [M]: [Zn] = 5: 1: 6 and its neighboring values, and [In]: [M]: [Zn] = 5: 1: 7, and the like. Includes neighborhood values.

なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比
であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化
物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の
膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜
の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性
を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない
。The properties of the metal oxide are not uniquely determined by the atomic number ratio. Even if the atomic number ratio is the same, the properties of the metal oxide may differ depending on the formation conditions. For example, when a metal oxide is formed into a film by a sputtering apparatus, a film having an atomic number ratio deviating from the target atomic number ratio is formed. Further, depending on the substrate temperature at the time of film formation, the film [Zn] may be smaller than the target [Zn]. Therefore, the illustrated region is a region showing an atomic number ratio in which the metal oxide tends to have a specific characteristic, and the boundary between the regions A and C is not strict.

また、金属酸化物１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットと
しては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成
膜される金属酸化物１０８の原子数比は、上記のスパッタリングターゲットに含まれる金
属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物１０８に用
いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
の場合、成膜される金属酸化物１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数
比］の近傍となる場合がある。また、金属酸化物１０８に用いるスパッタリングターゲッ
トの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物１
０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。When themetal oxide 108 is an In—M—Zn oxide, it is preferable to use a target containing a polycrystalline In—M—Zn oxide as the sputtering target. The atomic number ratio of themetal oxide 108 to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target. For example, the composition of the sputtering target used for themetal oxide 108 is In: Ga: Zn = 4: 2: 4.1 [atomic number ratio].
In the case of, the composition of themetal oxide 108 formed into a film may be in the vicinity of In: Ga: Zn = 4: 2: 3 [atomic number ratio]. Further, when the composition of the sputtering target used for themetal oxide 108 is In: Ga: Zn = 5: 1: 7 [atomic number ratio], themetal oxide 1 to be formed into a film is formed.
The composition of 08 may be in the vicinity of In: Ga: Zn = 5: 1: 6 [atomic number ratio].

また、金属酸化物１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジ
スタ１００のオフ電流を低減することができる。Further, themetal oxide 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using the metal oxide having a wide energy gap, the off-current of thetransistor 100 can be reduced.

また、金属酸化物１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、
後述するＣＡＡＣ－ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶
構造において、非晶質構造は最も欠陥準位密度が高い。Further, themetal oxide 108 preferably has a non-single crystal structure. Non-single crystal structures are, for example,
It includes CAAC-OS, which will be described later, a polycrystalline structure, a microcrystal structure, or an amorphous structure. Among the non-single crystal structures, the amorphous structure has the highest defect level density.

［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６としては、例えば、窒化物絶縁
膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化
シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１
０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。また、絶縁膜１１６は、金属酸化物１
０８の領域１０８ｎと接する。したがって、絶縁膜１１６と接する領域１０８ｎ中の不純
物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることができ
る。[Third insulating film]
The insulatingfilm 116 has nitrogen or hydrogen. Examples of the insulatingfilm 116 include a nitride insulating film. The nitride insulating film can be formed by using silicon nitride, silicon nitride oxide, silicon oxide or the like. The hydrogen concentration contained in the insulatingfilm 116 is 1 × 1.
It is preferably 0²² atoms / cm³ or more. Further, the insulatingfilm 116 is ametal oxide 1
It touches theregion 108n of 08. Therefore, the concentration of impurities (nitrogen or hydrogen) in theregion 108n in contact with the insulatingfilm 116 increases, and the carrier density of theregion 108n can be increased.

［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８として
は、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８とし
て、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。[Fourth insulating film]
An oxide insulating film can be used as the insulatingfilm 118. Further, as the insulatingfilm 118, a laminated film of an oxide insulating film and a nitride insulating film can be used. As the insulatingfilm 118, for example, silicon oxide, silicon nitride nitride, silicon nitride oxide, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide or the like may be used.

また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜である
ことが好ましい。Further, the insulatingfilm 118 is preferably a film that functions as a barrier film for hydrogen, water, etc. from the outside.

絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ
以下とすることができる。The thickness of the insulatingfilm 118 is 30 nm or more and 500 nm or less, or 100 nm or more and 400 nm.
It can be as follows.

＜２－３．トランジスタの構成例２＞
次に、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図６（Ａ）（
Ｂ）（Ｃ）を用いて説明する。<2-3. Transistor configuration example 2>
Next, with respect to the configuration different from the transistor shown in FIGS. 5 (A), (B) and (C), FIGS. 6 (A) (A) (
B) will be described with reference to (C).

図６（Ａ）は、トランジスタ１５０の上面図であり、図６（Ｂ）は図６（Ａ）の一点鎖線
Ｘ１－Ｘ２間の断面図であり、図６（Ｃ）は図６（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図
である。6 (A) is a top view of thetransistor 150, FIG. 6 (B) is a cross-sectional view between the alternate long and short dash lines X1-X2 of FIG. 6 (A), and FIG. 6 (C) is FIG. 6 (A). It is sectional drawing between one-dot chain line Y1-Y2.

図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、基板１０２上の導電膜１０６と、
導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物１０８と、金属酸化物１
０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、金属酸化物
１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。Thetransistor 150 shown in FIGS. 6 (A), (B) and (C) has aconductive film 106 on thesubstrate 102 and aconductive film 106.
The insulatingfilm 104 on theconductive film 106, themetal oxide 108 on the insulatingfilm 104, and themetal oxide 1
It has an insulatingfilm 110 on 08, aconductive film 112 on the insulatingfilm 110, an insulatingfilm 104, ametal oxide 108, and an insulatingfilm 116 on theconductive film 112.

なお、金属酸化物１０８は、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と同様の
構成である。図６（Ａ）（Ｂ）（Ｃ）に示す、トランジスタ１５０は、先に示すトランジ
スタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。Themetal oxide 108 has the same configuration as thetransistor 100 shown in FIGS. 5A, 5B, and 5C. Thetransistor 150 shown in FIGS. 6 (A), (B) and (C) has aconductive film 106 and anopening 143 in addition to the configuration of thetransistor 100 shown above.

開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１
４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１
１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導
電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜
１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成す
ることで、第２の領域１０８ｉに照射される下方からの光を抑制することができる。Theopening 143 is provided in the insulatingfilms 104 and 110. Further, theconductive film 106 has anopening 1.
It is electrically connected to theconductive film 112 via 43. Therefore, theconductive film 106 and theconductive film 1
The same potential is given to twelve. It should be noted that different potentials may be applied to theconductive film 106 and theconductive film 112 without providing theopening 143. Alternatively, theconductive film 106 may be used as a light-shielding film without providing theopening 143. For example, by forming theconductive film 106 with a light-shielding material, it is possible to suppress the light from below that irradiates the second region 108i.

また、トランジスタ１５０の構成とする場合、導電膜１０６は、第１のゲート電極（ボト
ムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（トッ
プゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶
縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。Further, in the case of the configuration of thetransistor 150, theconductive film 106 has a function as a first gate electrode (also referred to as a bottom gate electrode), and theconductive film 112 has a second gate electrode (also referred to as a top gate electrode). ). Further, the insulatingfilm 104 has a function as a first gate insulating film, and the insulatingfilm 110 has a function as a second gate insulating film.

導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用
いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗を
低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タン
タル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２０
ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造と
すると好適である。この場合、トランジスタ１５０を表示装置の画素トランジスタ及び駆
動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２０
ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容量
を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１２
０ｂを、トランジスタ１５０の第１のゲート電極、ソース電極、及びドレイン電極として
用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配
線等に用いる事も可能となる。As theconductive film 106, the same materials as those of theconductive films 112, 120a and 120b described above can be used. In particular, theconductive film 106 is preferably formed of a material containing copper because the resistance can be lowered. For example, theconductive film 106 has a laminated structure in which a copper film is provided on a titanium nitride film, a tantalum nitride film, or a tungsten film, and theconductive films 120a and 120
It is preferable that b has a laminated structure in which a copper film is provided on a titanium nitride film, a tantalum nitride film, or a tungsten film. In this case, by using thetransistor 150 for either one or both of the pixel transistor and the drive transistor of the display device, theconductive film 106 and the conductive film 120 are used.
The parasitic capacitance generated between theconductive film 106 and theconductive film 120b can be reduced. Therefore, theconductive film 106, theconductive film 120a, and theconductive film 12
0b can be used not only as the first gate electrode, source electrode, and drain electrode of thetransistor 150, but also as wiring for power supply of the display device, wiring for signal supply, wiring for connection, and the like. It becomes.

このように、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、先に説明したトラン
ジスタ１００と異なり、金属酸化物１０８の上下にゲート電極として機能する導電膜を有
する構造である。トランジスタ１５０に示すように、本発明の一態様の半導体装置には、
複数のゲート電極を設けてもよい。As described above, thetransistor 150 shown in FIGS. 6A, 6B and 6C has a structure having a conductive film functioning as a gate electrode above and below themetal oxide 108, unlike thetransistor 100 described above. As shown in thetransistor 150, the semiconductor device according to one aspect of the present invention includes
A plurality of gate electrodes may be provided.

また、図６（Ｂ）（Ｃ）に示すように、金属酸化物１０８は、第１のゲート電極として機
能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向
するように位置し、２つのゲート電極として機能する導電膜に挟まれている。Further, as shown in FIGS. 6B and 6C, themetal oxide 108 faces each of theconductive film 106 that functions as the first gate electrode and theconductive film 112 that functions as the second gate electrode. It is sandwiched between two conductive films that function as gate electrodes.

また、導電膜１１２のチャネル幅方向の長さは、金属酸化物１０８のチャネル幅方向の長
さよりも長く、金属酸化物１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟んで導
電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及
び絶縁膜１１０に設けられる開口部１４３において接続されるため、金属酸化物１０８の
チャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向している
。Further, the length of theconductive film 112 in the channel width direction is longer than the length of themetal oxide 108 in the channel width direction, and the entire length of themetal oxide 108 in the channel width direction sandwiches the insulatingfilm 110 between theconductive films 112. It is covered with. Further, since theconductive film 112 and theconductive film 106 are connected at the insulatingfilm 104 and theopening 143 provided in the insulatingfilm 110, one of the side surfaces of themetal oxide 108 in the channel width direction has the insulatingfilm 110. It is sandwiched between them and faces theconductive film 112.

別言すると、導電膜１０６及び導電膜１１２は、絶縁膜１０４、１１０に設けられる開口
部１４３において接続され、且つ金属酸化物１０８の側端部よりも外側に位置する領域を
有する。In other words, theconductive film 106 and theconductive film 112 are connected at theopenings 143 provided in the insulatingfilms 104 and 110, and have a region located outside the side end portion of themetal oxide 108.

このような構成を有することで、トランジスタ１５０に含まれる金属酸化物１０８を、第
１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜
１１２の電界によって電気的に取り囲むことができる。トランジスタ１５０のように、第
１のゲート電極及び第２のゲート電極の電界によって、チャネル形成領域が形成される金
属酸化物１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ
ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。With such a configuration, themetal oxide 108 contained in thetransistor 150 is electrically surrounded by the electric fields of theconductive film 106 functioning as the first gate electrode and theconductive film 112 functioning as the second gate electrode. be able to. The device structure of the transistor, such as thetransistor 150, which electrically surrounds themetal oxide 108 in which the channel forming region is formed by the electric fields of the first gate electrode and the second gate electrode is Surrounded.
It can be called a channel (S-channel) structure.

トランジスタ１５０は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電
膜１１２によってチャネルを誘起させるための電界を効果的に金属酸化物１０８に印加す
ることができるため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特性を
得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ
１５０を微細化することが可能となる。また、トランジスタ１５０の金属酸化物１０８は
、導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジス
タ１５０の機械的強度を高めることができる。Since thetransistor 150 has an S-channel structure, an electric field for inducing a channel by theconductive film 106 or theconductive film 112 can be effectively applied to themetal oxide 108, so that the current driving capability of thetransistor 150 can be increased. It is possible to improve and obtain high on-current characteristics. Further, since the on-current can be increased, thetransistor 150 can be miniaturized. Further, since themetal oxide 108 of thetransistor 150 has a structure surrounded by theconductive film 106 and theconductive film 112, the mechanical strength of thetransistor 150 can be increased.

なお、トランジスタ１５０のチャネル幅方向において、金属酸化物１０８の開口部１４３
が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。Theopening 143 of themetal oxide 108 in the channel width direction of thetransistor 150.
An opening different from theopening 143 may be formed on the side where is not formed.

また、トランジスタ１５０に示すように、トランジスタが、半導体膜を間に挟んで存在す
る一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電
極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方の
ゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが
、他方のゲート電極には固定電位Ｖｂが与えられてもよい。Further, as shown in thetransistor 150, when the transistor has a pair of gate electrodes existing with a semiconductor film in between, a signal A is sent to one gate electrode and a fixed potential is attached to the other gate electrode. Vb may be given. Further, a signal A may be given to one gate electrode and a signal B may be given to the other gate electrode. Further, a fixed potential Va may be given to one gate electrode, and a fixed potential Vb may be given to the other gate electrode.

信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、
電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることがで
きる。信号Ａは、アナログ信号であってもよい。The signal A is, for example, a signal for controlling a conduction state or a non-conduction state. Signal A is
It may be a digital signal having two kinds of potentials, the potential V1 or the potential V2 (V1> V2). For example, the potential V1 can be set to a high power supply potential, and the potential V2 can be set to a low power supply potential. The signal A may be an analog signal.

固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位で
ある。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位
Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは
、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすること
で、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖ
ｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低
減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で
、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その
結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トラ
ンジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電
源電位よりも高くしてもよい。The fixed potential Vb is, for example, a potential for controlling the threshold voltage VthA of the transistor. The fixed potential Vb may be the potential V1 or the potential V2. In this case, it is not necessary to separately provide a potential generation circuit for generating a fixed potential Vb, which is preferable. The fixed potential Vb may be a potential different from the potential V1 or the potential V2. By lowering the fixed potential Vb, the threshold voltage VthA may be increased. As a result, the gate-source voltage V
It may be possible to reduce the drain current when gs is 0V and reduce the leakage current of the circuit having a transistor. For example, the fixed potential Vb may be lower than the low power supply potential. On the other hand, the threshold voltage VthA may be lowered by increasing the fixed potential Vb. As a result, the drain current when the gate-source voltage Vgs is a high power supply potential can be improved, and the operating speed of the circuit having a transistor may be improved. For example, the fixed potential Vb may be higher than the low power supply potential.

信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、
電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることがで
きる。信号Ｂは、アナログ信号であってもよい。The signal B is, for example, a signal for controlling a conduction state or a non-conduction state. Signal B is
It may be a digital signal having two kinds of potentials, the potential V3 or the potential V4 (V3> V4). For example, the potential V3 can be set to a high power supply potential, and the potential V4 can be set to a low power supply potential. The signal B may be an analog signal.

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持
つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有
する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電
位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号
Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応する
ゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅（
Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非
導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすること
ができる場合がある。When both the signal A and the signal B are digital signals, the signal B may be a signal having the same digital value as the signal A. In this case, it may be possible to improve the on-current of the transistor and improve the operating speed of the circuit having the transistor. At this time, the potentials V1 and V2 in the signal A may be different from the potentials V3 and V4 in the signal B. For example, when the gate insulating film corresponding to the gate to which the signal B is input is thicker than the gate insulating film corresponding to the gate to which the signal A is input, the potential amplitude (V3-V4) of the signal B is set to the signal A. Potential amplitude (
It may be larger than V1-V2). By doing so, it may be possible to make the influence of the signal A and the influence of the signal B on the conduction state or the non-conduction state of the transistor to the same degree.

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を
持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々
に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチ
ャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ
導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合の
み非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能
を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号
であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、
当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路
の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほ
ど頻繁には電位が切り替わらない場合がある。When both the signal A and the signal B are digital signals, the signal B may be a signal having a digital value different from that of the signal A. In this case, the transistor can be controlled separately by the signal A and the signal B, and a higher function may be realized. For example, when the transistor is an n-channel type, the conduction state is obtained only when the signal A has the potential V1 and the signal B has the potential V3, or the signal A has the potential V2 and the signal B has the potential V2. When the non-conducting state occurs only when the potential is V4, it may be possible to realize a function such as a NAND circuit or a NOR circuit with one transistor. Further, the signal B may be a signal for controlling the threshold voltage VthA. For example, the signal B is the period during which the circuit having the transistor is operating.
The signal may have a different potential depending on the period during which the circuit is not operating. The signal B may be a signal having a different potential according to the operation mode of the circuit. In this case, the potential of the signal B may not be switched as frequently as the signal A.

信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ
信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向
上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａ
と異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂ
によって別々に行うことができ、より高い機能を実現できる場合がある。When both signal A and signal B are analog signals, signal B is an analog signal having the same potential as signal A, an analog signal obtained by multiplying the potential of signal A by a constant value, or the potential of signal A added or subtracted by a constant value. It may be an analog signal or the like. In this case, the on-current of the transistor may be improved, and the operating speed of the circuit having the transistor may be improved. Signal B is signal A
It may be an analog signal different from. In this case, the transistor control is controlled by signal A and signal B.
It can be done separately, and in some cases higher functionality can be achieved.

信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがア
ナログ信号であり、信号Ｂがデジタル信号であってもよい。The signal A may be a digital signal and the signal B may be an analog signal. Alternatively, the signal A may be an analog signal and the signal B may be a digital signal.

トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と
同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネ
ル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジ
スタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位
Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得
られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。When a fixed potential is applied to both gate electrodes of a transistor, the transistor may be able to function as an element equivalent to a resistance element. For example, when the transistor is an n-channel type, the effective resistance of the transistor may be lowered (high) by increasing (lowering) the fixed potential Va or the fixed potential Vb. By increasing (lowering) both the fixed potential Va and the fixed potential Vb, an effective resistance lower (higher) than the effective resistance obtained by a transistor having only one gate may be obtained.

なお、トランジスタ１５０のその他の構成は、先に示すトランジスタ１００と同様であり
、同様の効果を奏する。The other configurations of thetransistor 150 are the same as those of thetransistor 100 shown above, and have the same effect.

また、トランジスタ１５０上にさらに、絶縁膜を形成してもよい。図６（Ａ）（Ｂ）（Ｃ
）に示すトランジスタ１５０は、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８上に絶縁
膜１２２を有する。Further, an insulating film may be further formed on thetransistor 150. FIGS. 6 (A) (B) (C)
), Thetransistor 150 has an insulatingfilm 122 on theconductive films 120a and 120b, and the insulatingfilm 118.

絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜
１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該
無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シ
リコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料として
は、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。The insulatingfilm 122 has a function of flattening irregularities and the like caused by transistors and the like. The insulatingfilm 122 may be insulating as long as it is insulating, and is formed by using an inorganic material or an organic material. Examples of the inorganic material include a silicon oxide film, a silicon nitride film, a silicon nitride film, a silicon nitride film, an aluminum oxide film, and an aluminum nitride film. Examples of the organic material include a photosensitive resin material such as an acrylic resin or a polyimide resin.

＜２－４．トランジスタの構成例３＞
次に、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成について、図７を
用いて説明する。<2-4. Transistor configuration example 3>
Next, a configuration different from thetransistor 150 shown in FIGS. 6 (A), (B), and (C) will be described with reference to FIG. 7.

図７（Ａ）（Ｂ）は、トランジスタ１６０の断面図である。なお、トランジスタ１６０の
上面図としては、図６（Ａ）に示すトランジスタ１５０と同様であるため、ここでの説明
は省略する。7 (A) and 7 (B) are cross-sectional views of thetransistor 160. Since the top view of thetransistor 160 is the same as that of thetransistor 150 shown in FIG. 6A, the description thereof is omitted here.

図７（Ａ）（Ｂ）に示すトランジスタ１６０は、導電膜１１２の積層構造、導電膜１１２
の形状、及び絶縁膜１１０の形状がトランジスタ１５０と異なる。Thetransistor 160 shown in FIGS. 7A and 7B has a laminated structure of theconductive film 112, and theconductive film 112 has a laminated structure.
And the shape of the insulatingfilm 110 are different from those of thetransistor 150.

トランジスタ１６０の導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１
１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化物
導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸化
物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成すればよい
。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タング
ステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化
物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、
インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、イン
ジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。Theconductive film 112 of thetransistor 160 includes the conductive film 112_1 on the insulatingfilm 110 and theconductive film 1.
It has a conductive film 112_2 on 12_1. For example, by using an oxide conductive film as the conductive film 112_1, excess oxygen can be added to the insulatingfilm 110. The oxide conductive film may be formed in an atmosphere containing oxygen gas by using a sputtering method. The oxide conductive film includes, for example, an oxide having indium and tin, an oxide having tungsten and indium, an oxide having tungsten, indium and zinc, and an oxide having titanium and indium. Oxides with titanium, indium and tin,
Examples thereof include an oxide having indium and zinc, an oxide having silicon, indium and tin, and an oxide having indium, gallium and zinc.

また、図７（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１
０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形
成した後、開口部１４３を形成することで、図７（Ｂ）に示す形状とすることができる。
導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６と
が接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低くするこ
とができる。Further, as shown in FIG. 7B, in theopening 143, the conductive film 112_2 and theconductive film 1
06 is connected. When theopening 143 is formed, the shape shown in FIG. 7B can be obtained by forming theopening 143 after forming the conductive film to be the conductive film 112_1.
When the oxide conductive film is applied to the conductive film 112_1, the connection resistance between theconductive film 112 and theconductive film 106 can be lowered by configuring the conductive film 112_2 and theconductive film 106 to be connected to each other.

また、トランジスタ１６０の導電膜１１２及び絶縁膜１１０は、テーパー形状である。よ
り具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成される
。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。また
、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。Further, theconductive film 112 and the insulatingfilm 110 of thetransistor 160 have a tapered shape. More specifically, the lower end portion of theconductive film 112 is formed outside the upper end portion of theconductive film 112. Further, the lower end portion of the insulatingfilm 110 is formed outside the upper end portion of the insulatingfilm 110. Further, the lower end portion of theconductive film 112 is formed at substantially the same position as the upper end portion of the insulatingfilm 110.

トランジスタ１６０の導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、トラ
ンジスタ１６０の導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６の
被覆性を高めることができるため好適である。By forming theconductive film 112 and the insulatingfilm 110 of thetransistor 160 into a tapered shape, it is possible to improve the covering property of the insulatingfilm 116 as compared with the case where theconductive film 112 and the insulatingfilm 110 of thetransistor 160 are rectangular, which is preferable. be.

なお、トランジスタ１６０のその他の構成は、先に示すトランジスタ１５０と同様であり
、同様の効果を奏する。The other configurations of thetransistor 160 are the same as those of thetransistor 150 shown above, and the same effect is obtained.

＜２－５．半導体装置の作製方法＞
次に、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０の作製方法の一例について、図
８乃至図１０を用いて説明する。なお、図８乃至図１０は、トランジスタ１５０の作製方
法を説明するチャネル長方向、及びチャネル幅方向の断面図である。<2-5. Manufacturing method of semiconductor device>
Next, an example of the method for manufacturing thetransistor 150 shown in FIGS. 6 (A), (B), and (C) will be described with reference to FIGS. 8 to 10. 8 to 10 are cross-sectional views in the channel length direction and the channel width direction for explaining the method for manufacturing thetransistor 150.

まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上
に絶縁膜１０４を形成し、絶縁膜１０４上に金属酸化物膜を形成する。その後、金属酸化
物膜を島状に加工することで、金属酸化物１０８ａを形成する（図８（Ａ）参照）。First, theconductive film 106 is formed on thesubstrate 102. Next, the insulatingfilm 104 is formed on thesubstrate 102 and theconductive film 106, and the metal oxide film is formed on the insulatingfilm 104. Then, the metal oxide film is processed into an island shape to form themetal oxide 108a (see FIG. 8A).

導電膜１０６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、導電膜１０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステン
膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。Theconductive film 106 can be formed by selecting the material described above. In the present embodiment, a sputtering device is used as theconductive film 106 to form a laminated film of a tungsten film having a thickness of 50 nm and a copper film having a thickness of 400 nm.

なお、導電膜１０６となる導電膜の加工方法としては、ウエットエッチング法及びドライ
エッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエ
ッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエ
ッチングすることで導電膜を加工し、導電膜１０６を形成する。As a method for processing the conductive film to be theconductive film 106, either one or both of the wet etching method and the dry etching method may be used. In the present embodiment, the copper film is etched by the wet etching method, and then the tungsten film is etched by the dry etching method to process the conductive film to form theconductive film 106.

絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態において
は、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、
厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。The insulatingfilm 104 includes a sputtering method, a CVD method, a thin-film deposition method, and pulsed laser deposition (P).
It can be formed by appropriately using the LD) method, a printing method, a coating method, or the like. In the present embodiment, a PECVD apparatus is used as the insulatingfilm 104, and a silicon nitride film having a thickness of 400 nm is used.
A silicon oxide nitride film having a thickness of 50 nm is formed.

また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４
に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等
がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法
等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜
１０４に酸素を添加してもよい。Further, oxygen may be added to the insulatingfilm 104 after the insulatingfilm 104 is formed. Insulatingfilm 104
Examples of oxygen added to the above include oxygen radicals, oxygen atoms, oxygen atom ions, oxygen molecule ions and the like. Further, as the addition method, there are an ion doping method, an ion implantation method, a plasma treatment method and the like. Further, after forming a film that suppresses the desorption of oxygen on the insulating film, oxygen may be added to the insulatingfilm 104 via the film.

上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム
、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステ
ンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。As the above-mentioned film that suppresses the desorption of oxygen, a conductive film or a semiconductor film having one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used. Can be formed.

また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素
プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。Further, when oxygen is added by plasma treatment, the amount of oxygen added to the insulatingfilm 104 can be increased by exciting oxygen with microwaves to generate high-density oxygen plasma.

また、金属酸化物１０８ａを形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリ
ウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物１
０８ａを形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう
）としては、０％以上３０％以下、好ましくは５％以上２０％以下である。Further, when forming themetal oxide 108a, an inert gas (for example, helium gas, argon gas, xenon gas, etc.) may be mixed in addition to the oxygen gas. In addition,metal oxide 1
The ratio of oxygen gas to the entire film-forming gas when forming 08a (hereinafter, also referred to as oxygen flow rate ratio) is 0% or more and 30% or less, preferably 5% or more and 20% or less.

また、金属酸化物１０８ａの形成条件としては、基板温度を室温以上１８０℃以下、好ま
しくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物１０８ａの形成時の基
板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。Further, as the formation condition of themetal oxide 108a, the substrate temperature may be room temperature or higher and 180 ° C. or lower, and preferably the substrate temperature may be room temperature or higher and 140 ° C. or lower. It is preferable that the substrate temperature at the time of forming themetal oxide 108a is, for example, room temperature or higher and lower than 140 ° C., because the productivity is high.

また、金属酸化物１０８ａの厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎ
ｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。The thickness of themetal oxide 108a is 3 nm or more and 200 nm or less, preferably 3n.
It may be m or more and 100 nm or less, more preferably 3 nm or more and 60 nm or less.

なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用い
る場合、金属酸化物１０８ａを成膜する際の基板温度を２００℃以上３００℃以下とした
場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板
を用いる場合においては、金属酸化物１０８ａの成膜する際の基板温度を室温以上２００
℃未満とすることで、ガラス基板の変形を抑制することができる。When a large glass substrate (for example, 6th to 10th generation) is used as thesubstrate 102, and the substrate temperature for forming themetal oxide 108a is 200 ° C. or higher and 300 ° C. or lower, thesubstrate 102 May be deformed (distorted or warped). Therefore, when a large glass substrate is used, the substrate temperature at the time of forming themetal oxide 108a is 200, which is room temperature or higher.
By setting the temperature below the temperature, deformation of the glass substrate can be suppressed.

また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして
用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より
好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用
いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。It is also necessary to purify the sputtering gas. For example, the oxygen gas or argon gas used as the sputtering gas is a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, and more preferably −120 ° C. or lower. By using it, it is possible to prevent water and the like from being taken into the metal oxide as much as possible.

また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャ
ンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプ
のような吸着式の真空排気ポンプを用いて、高真空（５×１０^－７Ｐａから１×１０^－４
Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における
、チャンバー内のＨ_２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧
を１×１０^－４Ｐａ以下、好ましく５×１０^－５Ｐａ以下とすることが好ましい。When forming a metal oxide by the sputtering method, the chamber in the sputtering device uses an adsorption type vacuum exhaust pump such as a cryopump to remove water and the like which are impurities for the metal oxide as much as possible. , High vacuum (5 × 10^-7 Pa to 1 × 10^-4
It is preferable to exhaust to about Pa). In particular, the partial pressure of gas molecules (gas molecules corresponding to m / z = 18) corresponding to_H2O in the chamber during standby of the sputtering apparatus is 1 × 10^-4 Pa or less, preferably 5 × 10^-5 . It is preferably Pa or less.

本実施の形態においては、金属酸化物１０８ａの形成条件を以下とする。In the present embodiment, the formation conditions of themetal oxide 108a are as follows.

金属酸化物１０８ａの形成条件を、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いて、ス
パッタリング法により形成する。また、金属酸化物１０８ａの形成時の基板温度と、酸素
流量比は、適宜、設定することができる。また、チャンバー内の圧力を０．６Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給
することで、酸化物を成膜する。The formation conditions of themetal oxide 108a are formed by a sputtering method using an In—Ga—Zn metal oxide target. Further, the substrate temperature at the time of forming themetal oxide 108a and the oxygen flow rate ratio can be appropriately set. In addition, the pressure inside the chamber is set to 0.6 Pa.
An oxide is formed by supplying 2500 W of AC power to a metal oxide target installed in the sputtering apparatus.

なお、成膜した金属酸化物を、金属酸化物１０８ａに加工するには、ウエットエッチング
法及びドライエッチング法のいずれか一方または双方を用いればよい。In order to process the formed metal oxide into themetal oxide 108a, either one or both of the wet etching method and the dry etching method may be used.

また、金属酸化物１０８ａを形成した後、加熱処理を行い、金属酸化物１０８ａの脱水素
化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み
点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。Further, after forming themetal oxide 108a, heat treatment may be performed to dehydrogenate or dehydrate themetal oxide 108a. The temperature of the heat treatment is typically 150 ° C. or higher and lower than the strain point of the substrate, 250 ° C. or higher and 450 ° C. or lower, or 300 ° C. or higher and 450 ° C. or lower.

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒
素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰
囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれ
ないことが好ましい。処理時間は３分以上２４時間以下とすればよい。The heat treatment can be carried out in an inert atmosphere containing a rare gas such as helium, neon, argon, xenon, krypton, or nitrogen. Alternatively, after heating in an inert atmosphere, heating may be performed in an oxygen atmosphere. It is preferable that the inert atmosphere and the oxygen atmosphere do not contain hydrogen, water or the like. The processing time may be 3 minutes or more and 24 hours or less.

該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで
、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処
理時間を短縮することができる。For the heat treatment, an electric furnace, an RTA device, or the like can be used. By using the RTA device, the heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.

金属酸化物を加熱しながら成膜する、または金属酸化物を形成した後、加熱処理を行うこ
とで、金属酸化物において、ＳＩＭＳにより得られる水素濃度を５×１０^１９ａｔｏｍｓ
／ｃｍ^３以下、または１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／
ｃｍ^３以下、または１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、または５×１０^１７ａｔｏｍ
ｓ／ｃｍ^３以下、または１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることができる。By forming a film while heating the metal oxide, or by performing heat treatment after forming the metal oxide, the hydrogen concentration obtained by SIMS in the metal oxide is 5 × 10¹⁹ atoms.
/ Cm³ or less, or 1 x 10¹⁹ atoms / cm³ or less, 5 x 10¹⁸ atoms /
cm³ or less, or 1 x 10¹⁸ atoms / cm³ or less, or 5 x 10¹⁷ atom
It can be s / cm³ or less, or 1 × 10¹⁶ atoms / cm³ or less.

次に、絶縁膜１０４及び金属酸化物１０８ａ上に絶縁膜１１０＿０を形成する。（図８（
Ｂ）参照）。Next, the insulating film 110_0 is formed on the insulatingfilm 104 and themetal oxide 108a. (Fig. 8 (
B) See).

絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学
気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成す
ることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気
体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシ
ラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化
二窒素、二酸化窒素等がある。As the insulating film 110_0, a silicon oxide film or a silicon oxide nitride film can be formed by using a plasma chemical vapor deposition apparatus (PECVD apparatus, or simply referred to as a plasma CVD apparatus). In this case, it is preferable to use a sedimentary gas containing silicon and an oxidizing gas as the raw material gas. Typical examples of the sedimentary gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, nitrous oxide, nitrogen dioxide and the like.

また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍よ
り大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ
未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒
化シリコン膜を形成することができる。Further, as the insulating film 110_0, the flow rate of the oxidizing gas is greater than 20 times and less than 100 times, or 40 times or more and 80 times or less with respect to the flow rate of the sedimentary gas, and the pressure in the treatment chamber is 100 Pa.
By using a PECVD apparatus having a value of less than or less than 50 Pa, a silicon oxynitride film having a small amount of defects can be formed.

また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された
基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内におけ
る圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下
とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０
として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。Further, as the insulating film 110_0, the substrate placed in the vacuum-exhausted processing chamber of the PECVD apparatus is held at 280 ° C. or higher and 400 ° C. or lower, and the raw material gas is introduced into the treatment chamber to increase the pressure in the treatment chamber at 20 Pa or higher and 250 Pa or higher. Hereinafter, it is more preferably 100 Pa or more and 250 Pa or less, and the insulating film 110_0 is set under the condition of supplying high frequency power to the electrodes provided in the processing chamber.
As a result, a dense silicon oxide film or silicon oxynitride film can be formed.

また、絶縁膜１１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。
マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温
度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用い
られる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密
度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び
堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することが
できる。Further, the insulating film 110_0 may be formed by using a PECVD method using microwaves.
Microwave refers to the frequency range of 300 MHz to 300 GHz. Microwaves have a low electron temperature and low electron energy. In addition, in the supplied power, the ratio used for accelerating electrons is small, it can be used for dissociation and ionization of more molecules, and it is possible to excite high-density plasma (high-density plasma). .. Therefore, it is possible to form the insulating film 110_0 with less plasma damage to the film-deposited surface and deposits and less defects.

また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することがで
きる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）
、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラ
シロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキ
サメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、ト
リスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物を
用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶
縁膜１１０＿０を形成することができる。Further, the insulating film 110_0 can be formed by using a CVD method using an organic silane gas. As the organic silane gas, ethyl silicate (TEOS: chemical formula Si (OC₂ H₅ )₄ )
, Tetramethylsilane (TMS: Chemical Formula Si (CH₃ )₄ ), Tetramethylcyclotetrasiloxane (TMCTS), Octamethylcyclotetrasiloxane (OMCTS), Hexamethyldisilazane (HMDS), Triethoxysilane (SiH (OC₂ )) Silicon-containing compounds such as H₅ )₃ ) and trisdimethylaminosilane (SiH (N (CH₃ )₂ )₃ ) can be used. By using the CVD method using an organic silane gas, an insulating film 110_0 having a high covering property can be formed.

本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸
化窒化シリコン膜を形成する。In the present embodiment, a PECVD apparatus is used as the insulating film 110_0 to form a silicon oxynitride film having a thickness of 100 nm.

次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶
縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達す
る開口部１４３を形成する（図８（Ｃ）参照）。Next, a mask is formed at a desired position on the insulating film 110_0 by lithography, and then the insulating film 110_0 and a part of the insulatingfilm 104 are etched to form anopening 143 reaching the conductive film 106 (. See FIG. 8 (C).

開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいず
れか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用
い、開口部１４３を形成する。As a method for forming theopening 143, either one or both of the wet etching method and the dry etching method may be used. In the present embodiment, the dry etching method is used to form theopening 143.

次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１２
＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導電
膜１１２＿０の形成時に絶縁膜１１０＿０中に酸素が添加される場合がある（図８（Ｄ）
参照）。Next, theconductive film 112 is placed on theconductive film 106 and the insulating film 110_0 so as to cover theopening 143.
Form _0. Further, when a metal oxide film is used as the conductive film 112_0, oxygen may be added to the insulating film 110_0 when the conductive film 112_0 is formed (FIG. 8D).
reference).

なお、図８（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表し
ている。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜
１０６と、導電膜１１２＿０とが電気的に接続される。In FIG. 8D, the oxygen added to the insulating film 110_0 is schematically represented by an arrow. Further, by forming the conductive film 112_0 so as to cover theopening 143, theconductive film 106 and the conductive film 112_0 are electrically connected.

導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法として
は、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい
。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０＿
０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法としては
、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。When a metal oxide film is used as the conductive film 112_0, it is preferable to use a sputtering method as a method for forming the conductive film 112_0 and to form the conductive film 112_0 in an atmosphere containing oxygen gas at the time of formation. By forming the conductive film 112_0 in an atmosphere containing oxygen gas at the time of formation, the insulating film 110_
Oxygen can be suitably added to 0. The method for forming the conductive film 112_0 is not limited to the sputtering method, and other methods, for example, the ALD method may be used.

本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚が
１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４
．１（原子数比）を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２＿
０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の
方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加処理と同様とすれば
よい。In the present embodiment, the conductive film 112_0 is an IGZO film (In: Ga: Zn = 4: 2: 4) which is an In—Ga—Zn oxide having a film thickness of 100 nm by using a sputtering method.
.. 1 (atomic number ratio) is formed. Further, before the formation of the conductive film 112_0 or the conductive film 112_
After the formation of 0, oxygen addition treatment may be performed in the insulating film 110_0. The method of the oxygen addition treatment may be the same as the oxygen addition treatment that can be performed after the formation of the insulatingfilm 104.

次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成
する（図９（Ａ）参照）。Next, amask 140 is formed at a desired position on the conductive film 112_0 by a lithography process (see FIG. 9A).

次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０＿
０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４０
を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電膜
１１２、及び島状の絶縁膜１１０が形成される（図９（Ｂ）参照）。Next, etching is performed from themask 140, and the conductive film 112_0 and the insulating film 110_ are performed.
Process 0. Further, after processing the conductive film 112_0 and the insulating film 110_0, themask 140
To remove. By processing the conductive film 112_0 and the insulating film 110_0, the island-shapedconductive film 112 and the island-shaped insulatingfilm 110 are formed (see FIG. 9B).

本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜１
１０＿０を加工する。In this embodiment, a dry etching method is used, and the conductive film 112_0 and the insulatingfilm 1 are used.
Process 10_0.

なお、導電膜１１２、及び絶縁膜１１０の加工の際に、導電膜１１２が重畳しない領域の
金属酸化物１０８ａの膜厚が薄くなる場合がある。または、導電膜１１２、及び絶縁膜１
１０の加工の際に、金属酸化物１０８ａが重畳しない領域の絶縁膜１０４の膜厚が薄くな
る場合がある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、エッチャ
ントまたはエッチングガス（例えば、塩素など）が金属酸化物１０８ａ中に添加される、
あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構成元素が金属酸化物１０８中に
添加される場合がある。When theconductive film 112 and the insulatingfilm 110 are processed, the film thickness of themetal oxide 108a in the region where theconductive film 112 does not overlap may be reduced. Alternatively, theconductive film 112 and the insulatingfilm 1
During the processing of 10, the film thickness of the insulatingfilm 104 in the region where themetal oxide 108a does not overlap may be reduced. Further, during the processing of the conductive film 112_0 and the insulating film 110_0, an etchant or an etching gas (for example, chlorine) is added to themetal oxide 108a.
Alternatively, the constituent elements of the conductive film 112_0 or the insulating film 110_0 may be added to themetal oxide 108.

次に、絶縁膜１０４、金属酸化物１０８、及び導電膜１１２上に絶縁膜１１６を形成する
。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する金属酸化物１０８ａの一
部は、領域１０８ｎとなる。ここで、導電膜１１２と重畳する金属酸化物１０８ａは、金
属酸化物１０８とする。（図９（Ｃ）参照）。Next, the insulatingfilm 116 is formed on the insulatingfilm 104, themetal oxide 108, and theconductive film 112. By forming the insulatingfilm 116, a part of themetal oxide 108a in contact with the insulatingfilm 116 becomes aregion 108n. Here, themetal oxide 108a superimposed on theconductive film 112 is themetal oxide 108. (See FIG. 9 (C)).

絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコ
ン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成
膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜前
に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャン
バー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に
１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガス
と、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チ
ャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨ
ｚ）に１０００Ｗの電力を供給する。The insulatingfilm 116 can be formed by selecting the material described above. In the present embodiment, a PECVD apparatus is used as the insulatingfilm 116 to form a silicon nitride film having a thickness of 100 nm. Further, at the time of forming the silicon nitride film, two steps of plasma treatment and film formation treatment are performed at a temperature of 220 ° C. For the plasma treatment, an argon gas having a flow rate of 100 sccm and a nitrogen gas having a flow rate of 1000 sccm are introduced into the chamber before the film formation, the pressure in the chamber is set to 40 Pa, and the power of 1000 W is supplied to the RF power supply (27.12 MHz). Supply. As the film forming process, silane gas having a flow rate of 50 sccm, nitrogen gas having a flow rate of 5000 sccm, and ammonia gas having a flow rate of 100 sccm are introduced into the chamber, the pressure in the chamber is set to 100 Pa, and an RF power supply (27.12 MH) is used.
1000W of electric power is supplied to z).

絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接する領域１
０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜
１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が外
部に放出されるのを抑制することができる。By using a silicon nitride oxide film as the insulatingfilm 116, theregion 1 in contact with the insulatingfilm 116 1
Nitrogen or hydrogen in the silicon nitride film can be supplied to 08n. Further, by setting the temperature at the time of forming the insulatingfilm 116 to the above-mentioned temperature, it is possible to suppress the release of excess oxygen contained in the insulatingfilm 110 to the outside.

次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１０（Ａ）参照）。Next, the insulatingfilm 118 is formed on the insulating film 116 (see FIG. 10A).

絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコ
ン膜を形成する。The insulatingfilm 118 can be formed by selecting the material described above. In the present embodiment, a PECVD apparatus is used as the insulatingfilm 118 to form a silicon oxynitride film having a thickness of 300 nm.

次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１
１８及び絶縁膜１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１４
１ａ、１４１ｂを形成する（図１０（Ｂ）参照）。Next, a mask is formed at a desired position of the insulatingfilm 118 by lithography, and then the insulatingfilm 1 is formed.
An opening 14 that reaches theregion 108n by etching 18 and a part of the insulatingfilm 116.
1a and 141b are formed (see FIG. 10B).

絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及
びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態において
は、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。As a method for etching the insulatingfilm 118 and the insulatingfilm 116, either one or both of the wet etching method and the dry etching method may be used. In the present embodiment, the insulatingfilm 118 and the insulatingfilm 116 are processed by using a dry etching method.

次に、開口部１４１ａ、１４１ｂを覆うように、領域１０８ｎ及び絶縁膜１１８上に導電
膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０ｂを形成
する（図１０（Ｃ）参照）。Next, a conductive film is formed on theregion 108n and the insulatingfilm 118 so as to cover theopenings 141a and 141b, and the conductive film is processed into a desired shape to form theconductive films 120a and 120b (FIG. 10). (C)).

導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本実
施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚
さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。Theconductive films 120a and 120b can be formed by selecting the materials described above. In the present embodiment, as theconductive films 120a and 120b, a sputtering device is used to form a laminated film of a tungsten film having a thickness of 50 nm and a copper film having a thickness of 400 nm.

なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング
法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では
、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタング
ステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する
。As a method for processing the conductive film to be theconductive film 120a and 120b, either one or both of the wet etching method and the dry etching method may be used. In the present embodiment, the copper film is etched by the wet etching method, and then the tungsten film is etched by the dry etching method to process the conductive film to form theconductive films 120a and 120b.

続いて、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８を覆って絶縁膜１２２を形成する
。Subsequently, the insulatingfilm 122 is formed by covering theconductive films 120a and 120b and the insulatingfilm 118.

以上の工程により、図６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０を作製することが
できる。By the above steps, thetransistor 150 shown in FIGS. 6 (A), (B) and (C) can be manufactured.

なお、トランジスタ１５０を構成する膜（絶縁膜、金属酸化物膜、導電膜等）としては、
上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パル
スレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布
法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化
学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例と
して、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。The film (insulating film, metal oxide film, conductive film, etc.) constituting thetransistor 150 includes
In addition to the above-mentioned forming method, it can be formed by using a sputtering method, a chemical vapor deposition (CVD) method, a vacuum vapor deposition method, a pulsed laser deposition (PLD) method, or an ALD method. Alternatively, it can be formed by a coating method or a printing method. As a film forming method, a sputtering method and a plasma chemical vapor deposition (PECVD) method are typical, but a thermal CVD method may also be used. Examples of thermal CVD methods include organometallic chemical vapor deposition (MOCVD) methods.

熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。In the thermal CVD method, a film is formed by setting the inside of the chamber under atmospheric pressure or reduced pressure, sending the raw material gas and the oxidizing agent into the chamber at the same time, reacting them in the vicinity of the substrate or on the substrate, and depositing them on the substrate. As described above, since the thermal CVD method is a film forming method that does not generate plasma, it has an advantage that defects are not generated due to plasma damage.

ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、金属酸化物膜などの膜を
形成することができる。The thermal CVD method such as the MOCVD method can form a film such as the conductive film, the insulating film, and the metal oxide film described above.

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ_３）_２］_４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ_３）の２種類のガスを用いる。For example, when a hafnium oxide film is formed by a film forming apparatus using ALD, a liquid containing a solvent and a hafnium precursor (hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH, Hf [N (CH₃ )₂ ] 4]₄ ) And hafnium amide such as tetrakis (ethylmethylamide) hafnium) and ozone (ozone) as an oxidizing agent.
Two types of gas of O₃ ) are used.

また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒と
アルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ_３）_３）
など）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。他の材料
としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アル
ミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などが
ある。When an aluminum oxide film is formed by a film forming apparatus using ALD, a liquid containing a solvent and an aluminum precursor (trimethylaluminum (TMA, Al (CH₃ )₃ )).
, Etc.) are vaporized, and two types of gas,_H2O , are used as the oxidizing agent. Other materials include tris (dimethylamide) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptane dinate) and the like.

また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロ
ロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給
して吸着物と反応させる。When a silicon oxide film is formed by a film forming apparatus using ALD, hexachlorodisilane is adsorbed on the surface to be deposited, and radicals of an oxidizing gas (_O2 , dinitrogen monoxide) are supplied and adsorbed. React with things.

また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６ガス
とＢ_２Ｈ_６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスとＨ_２
ガスとを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを
用いてもよい。When a tungsten film is formed by a film forming apparatus using ALD, WF₆ gas and B₂ H₆ gas are sequentially introduced to form an initial tungsten film, and then WF₆ gas and H₂ are formed.
A tungsten film is formed using gas. In addition, SiH₄ gas may be used instead of B₂ H₆ gas.

また、ＡＬＤを利用する成膜装置により金属酸化物、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ膜を成
膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＩｎ－Ｏ層を形成し、その後
、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ
_３）_２ガスとＯ_３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例
に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－
Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに代えてＡｒ等の不活
性ガスで水をバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ_３ガ
スを用いる方が好ましい。Further, when a metal oxide, for example, an In—Ga—Zn—O film is formed by a film forming apparatus using ALD, the In—O layer is formed by using In (CH₃ )₃ gas and O₃ gas. It is formed, and then a GaO layer is formed using Ga (CH₃ )₃ gas and O₃ gas, and then Zn (CH) is formed.
₃ ) A ZnO layer is formed using₂ gas and O₃ gas. The order of these layers is not limited to this example. Further, using these gases, an In—Ga—O layer, an In—Zn—O layer, and Ga—
A mixed compound layer such as a Zn—O layer may be formed. The H₂ O gas obtained by bubbling water with an inert gas such as Ar may be used instead of the O₃ gas, but it is preferable to use the O₃ gas containing no H.

＜２－５．トランジスタの構成例４＞
図１１（Ａ）は、トランジスタ３００Ａの上面図であり、図１１（Ｂ）は、図１１（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１１（Ｃ）は、図１１
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１１（
Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（
ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１－
Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合が
ある。なお、トランジスタの上面図においては、以降の図面においても図１１（Ａ）と同
様に、構成要素の一部を省略して図示する場合がある。<2-5. Transistor configuration example 4>
11 (A) is a top view of thetransistor 300A, and FIG. 11 (B) is FIG. 11 (A).
Corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines X1-X2 shown in FIG. 11 (C).
It corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines Y1 to Y2 shown in (A). In addition, FIG. 11 (
In A), in order to avoid complication, a part of the components of thetransistor 300A (
The insulating film that functions as a gate insulating film, etc.) is omitted in the figure. Also, alternate long and short dash line X1-
The X2 direction may be referred to as the channel length direction, and the alternate long and short dash line Y1-Y2 direction may be referred to as the channel width direction. In the top view of the transistor, in the subsequent drawings, as in FIG. 11A, some of the components may be omitted.

図１１に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の導電膜３１２ａと、金属酸化物３０８上の導
電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しくは、導電膜３１
２ａ、３１２ｂ及び金属酸化物３０８上には絶縁膜３１４、３１６、及び絶縁膜３１８が
設けられる。Thetransistor 300A shown in FIG. 11 includes aconductive film 304 on thesubstrate 302, an insulatingfilm 306 on thesubstrate 302 and theconductive film 304, an insulatingfilm 307 on the insulatingfilm 306, and ametal oxide 308 on the insulatingfilm 307. , Aconductive film 312a on themetal oxide 308 and aconductive film 312b on themetal oxide 308. Further, on thetransistor 300A, more specifically, the conductive film 31
An insulatingfilm 314, 316, and an insulatingfilm 318 are provided on the 2a, 312b and themetal oxide 308.

なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ａ
のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３
００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導電
膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機
能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。In thetransistor 300A, the insulatingfilms 306 and 307 are thetransistor 300A.
The insulatingfilm 314, 316, and 318 have a function as a gate insulating film of thetransistor 3.
It has a function as a protective insulating film of 00A. Further, in thetransistor 300A, theconductive film 304 has a function as a gate electrode, theconductive film 312a has a function as a source electrode, and theconductive film 312b has a function as a drain electrode.

なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、３
１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある。In the present specification and the like, the insulatingfilms 306 and 307 are referred to as the first insulating film and the insulatingfilms 314 and 3
16 may be referred to as a second insulating film, and the insulatingfilm 318 may be referred to as a third insulating film.

図１１に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。本
発明の一態様の金属酸化物は、チャネルエッチ型のトランジスタに好適に用いることがで
きる。Thetransistor 300A shown in FIG. 11 has a channel-etched transistor structure. The metal oxide of one aspect of the present invention can be suitably used for a channel etch type transistor.

＜２－６．トランジスタの構成例５＞
図１２（Ａ）は、トランジスタ３００Ｂの上面図であり、図１２（Ｂ）は、図１２（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１２（Ｃ）は、図１２
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。<2-6. Transistor configuration example 5>
12 (A) is a top view of thetransistor 300B, and FIG. 12 (B) is FIG. 12 (A).
Corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines X1-X2 shown in FIG. 12 (C).
It corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines Y1 to Y2 shown in (A).

図１２に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３
１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して金属酸化物
３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けら
れる開口部３４１ｂを介して金属酸化物３０８に電気的に接続される導電膜３１２ｂとを
有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、及
び絶縁膜３１６上には絶縁膜３１８が設けられる。Thetransistor 300B shown in FIG. 12 includes aconductive film 304 on thesubstrate 302, an insulatingfilm 306 on thesubstrate 302 and theconductive film 304, an insulatingfilm 307 on the insulatingfilm 306, and ametal oxide 308 on the insulatingfilm 307. , The insulatingfilm 314 on themetal oxide 308 and the insulatingfilm 3 on the insulatingfilm 314.
16, aconductive film 312a electrically connected to themetal oxide 308 via anopening 341a provided in the insulatingfilm 314 and the insulatingfilm 316, and anopening 341b provided in the insulatingfilm 314 and the insulatingfilm 316. It has aconductive film 312b that is electrically connected to themetal oxide 308. Further, an insulatingfilm 318 is provided on thetransistor 300B, more specifically, on theconductive films 312a and 312b, and on the insulatingfilm 316.

なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｂ
のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、金属酸化物３０８の保護
絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜として
の機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート電極と
しての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂ
は、ドレイン電極としての機能を有する。In thetransistor 300B, the insulatingfilms 306 and 307 are thetransistor 300B.
The insulatingfilm 314 and 316 have a function as a protective insulating film of themetal oxide 308, and the insulatingfilm 318 has a function as a protective insulating film of thetransistor 300B. Further, in thetransistor 300B, theconductive film 304 has a function as a gate electrode, and theconductive film 312a has a function as a source electrode, and theconductive film 312b.
Has a function as a drain electrode.

図１１に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対
し、図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造で
ある。本発明の一態様の金属酸化物は、チャネル保護型のトランジスタにも好適に用いる
ことができる。Thetransistor 300A shown in FIG. 11 has a channel-etched structure, whereas thetransistor 300B shown in FIGS. 12 (A), (B), and (C) has a channel-protected structure. The metal oxide of one aspect of the present invention can also be suitably used for a channel-protected transistor.

＜２－７．トランジスタの構成例６＞
図１３（Ａ）は、トランジスタ３００Ｃの上面図であり、図１３（Ｂ）は、図１３（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。<2-7. Transistor configuration example 6>
13 (A) is a top view of thetransistor 300C, and FIG. 13 (B) is FIG. 13 (A).
Corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines X1-X2 shown in FIG. 13 (C).
It corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines Y1 to Y2 shown in (A).

図１３に示すトランジスタ３００Ｃは、図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３
００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの
絶縁膜３１４、３１６は、金属酸化物３０８のチャネル形成領域上に島状に設けられる。
その他の構成は、トランジスタ３００Ｂと同様である。Thetransistor 300C shown in FIG. 13 is thetransistor 3 shown in FIGS. 12A, 12B, and 12C.
The shapes of the insulatingfilms 314 and 316 are different from those of 00B. Specifically, the insulatingfilms 314 and 316 of thetransistor 300C are provided in an island shape on the channel forming region of themetal oxide 308.
Other configurations are the same as those of thetransistor 300B.

＜２－８．トランジスタの構成例７＞
図１４（Ａ）は、トランジスタ３００Ｄの上面図であり、図１４（Ｂ）は、図１４（Ａ）
に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４
（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。<2-8. Transistor configuration example 7>
14 (A) is a top view of thetransistor 300D, and FIG. 14 (B) is FIG. 14 (A).
Corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines X1-X2 shown in FIG. 14 (C).
It corresponds to the cross-sectional view of the cut surface between the alternate long and short dash lines Y1 to Y2 shown in (A).

図１４に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及び
導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の
金属酸化物３０８と、金属酸化物３０８上の導電膜３１２ａと、金属酸化物３０８上の導
電膜３１２ｂと、金属酸化物３０８、及び導電膜３１２ａ、３１２ｂ上の絶縁膜３１４と
、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８と、絶縁膜３１８上
の導電膜３２０ａ、３２０ｂと、を有する。Thetransistor 300D shown in FIG. 14 includes aconductive film 304 on thesubstrate 302, an insulatingfilm 306 on thesubstrate 302 and theconductive film 304, an insulatingfilm 307 on the insulatingfilm 306, and ametal oxide 308 on the insulatingfilm 307. , Theconductive film 312a on themetal oxide 308, theconductive film 312b on themetal oxide 308, themetal oxide 308, the insulatingfilm 314 on theconductive films 312a and 312b, and the insulatingfilm 316 on the insulatingfilm 314. , The insulatingfilm 318 on the insulatingfilm 316 and theconductive films 320a and 320b on the insulatingfilm 318.

なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｄ
の第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジ
スタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄ
において、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、
第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極と
しての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電膜
３１２ｂは、ドレイン電極としての機能を有する。In thetransistor 300D, the insulatingfilms 306 and 307 are thetransistor 300D.
The insulatingfilm 314, 316, and 318 have a function as a first gate insulating film of thetransistor 300D, and the insulatingfilm 314, 316, and 318 have a function as a second gate insulating film of thetransistor 300D. Also, thetransistor 300D
In theconductive film 304, theconductive film 304 has a function as a first gate electrode, and theconductive film 320a is
It has a function as a second gate electrode, and theconductive film 320b has a function as a pixel electrode used in a display device. Further, theconductive film 312a has a function as a source electrode, and theconductive film 312b has a function as a drain electrode.

また、図１４（Ｃ）に示すように導電膜３２０ａは、絶縁膜３０６、３０７、３１４、３
１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続され
る。よって、導電膜３２０ａと導電膜３０４とは、同じ電位が与えられる。Further, as shown in FIG. 14C, theconductive film 320a has the insulatingfilms 306, 307, 314, 3
Theopenings 342b and 342c provided in 16 and 318 are connected to theconductive film 304. Therefore, the same potential is applied to theconductive film 320a and theconductive film 304.

なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３２
０ａと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば、
開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３２
０ａと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設けず
に、導電膜３２０ａと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２０
ａと導電膜３０４とを接続しない構成の場合、導電膜３２０ａと導電膜３０４には、それ
ぞれ異なる電位を与えることができる。Thetransistor 300D is provided withopenings 342b and 342c to provide a conductive film 32.
The configuration for connecting 0a and theconductive film 304 has been illustrated, but the present invention is not limited thereto. for example,
Only the opening of either theopening 342b or theopening 342c is formed, and the conductive film 32 is formed.
The configuration may be such that 0a and theconductive film 304 are connected, or theconductive film 320a and theconductive film 304 are not connected without providing theopening 342b and theopening 342c. The conductive film 320
In the case of the configuration in which a and theconductive film 304 are not connected, different potentials can be applied to theconductive film 320a and theconductive film 304, respectively.

また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａを
介して、導電膜３１２ｂと接続される。Further, theconductive film 320b is connected to theconductive film 312b via theopenings 342a provided in the insulatingfilms 314, 316 and 318.

なお、トランジスタ３００Ｄは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。Thetransistor 300D has the S-channel structure described above.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。This embodiment can be carried out by appropriately combining at least a part thereof with other embodiments described in the present specification.

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いるこ
とのできる表示パネルの一例について、図１６及び図１７を用いて説明する。以下で例示
する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射モ
ードの両方の表示を行うことのできる、表示パネルである。なお、本発明の一態様の金属
酸化物、及び当該金属酸化物を有するトランジスタは、表示装置の画素のトランジスタ、
または表示装置を駆動させるドライバ、あるいは表示装置にデータを供給するＬＳＩ等に
好適に用いることができる。(Embodiment 3)
In the present embodiment, an example of a display panel that can be used for a display unit or the like of a display device using the semiconductor device of one aspect of the present invention will be described with reference to FIGS. 16 and 17. The display panel exemplified below is a display panel having both a reflective liquid crystal element and a light emitting element, and capable of displaying both a transmission mode and a reflection mode. The metal oxide of one aspect of the present invention and the transistor having the metal oxide are the transistors of the pixels of the display device.
Alternatively, it can be suitably used for a driver for driving a display device, an LSI for supplying data to the display device, or the like.

＜表示パネルの構成例＞
図１６は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００は
、基板６５１と基板６６１とが貼り合わされた構成を有する。図１６では、基板６６１を
破線で明示している。<Display panel configuration example>
FIG. 16 is a schematic perspective view of adisplay panel 600 according to an aspect of the present invention. Thedisplay panel 600 has a configuration in which asubstrate 651 and asubstrate 661 are bonded together. In FIG. 16, thesubstrate 661 is clearly indicated by a broken line.

表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１に
は、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設け
られる。また図１６では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例を
示している。そのため、図１６に示す構成は、表示パネル６００とＦＰＣ６７２及びＩＣ
６７３を有する表示モジュールと言うこともできる。Thedisplay panel 600 has adisplay unit 662, acircuit 659, wiring 666, and the like. Thesubstrate 651 is provided with, for example, acircuit 659, wiring 666, aconductive film 663 that functions as a pixel electrode, and the like. Further, FIG. 16 shows an example in which IC673 and FPC672 are mounted on thesubstrate 651. Therefore, the configuration shown in FIG. 16 includes thedisplay panel 600, theFPC 672, and the IC.
It can also be said that the display module has 673.

回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。As thecircuit 659, for example, a circuit that functions as a scanning line drive circuit can be used.

配線６６６は、表示部や回路６５９に信号や電力を供給する機能を有する。当該信号や電
力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。Thewiring 666 has a function of supplying signals and electric power to the display unit and thecircuit 659. The signal or electric power is input to thewiring 666 from the outside or IC673 via FPC672.

また、図１６では、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式等により、基板６５１にＩＣ
６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、または
信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６００が走
査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や
信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネル６０
０を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成としてもよ
い。また、ＩＣ６７３を、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）方式等により、ＦＰＣ６７２
に実装してもよい。Further, in FIG. 16, the IC is mounted on thesubstrate 651 by the COG (ChipOnGlass) method or the like.
An example in which 673 is provided is shown. As the IC673, an IC having a function as, for example, a scanning line drive circuit or a signal line drive circuit can be applied. When thedisplay panel 600 includes a circuit that functions as a scanning line drive circuit and a signal line drive circuit, or a circuit that functions as a scanning line drive circuit or a signal line drive circuit is provided externally, thedisplay panel 60 is provided via theFPC 672.
In the case of inputting a signal for driving 0, the configuration may be such that the IC673 is not provided. In addition, IC673 is FPC672 by COF (ChipOnFilm) method or the like.
It may be implemented in.

図１６には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示
素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光を
反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。FIG. 16 shows an enlarged view of a part of thedisplay unit 662. In thedisplay unit 662, theconductive film 663 of the plurality of display elements is arranged in a matrix. Theconductive film 663 has a function of reflecting visible light and functions as a reflecting electrode of theliquid crystal element 640 described later.

また、図１６に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも基
板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の開
口を介して基板６６１側に射出される。Further, as shown in FIG. 16, theconductive film 663 has an opening. Further, thelight emitting element 660 is provided on thesubstrate 651 side of theconductive film 663. The light from thelight emitting element 660 is emitted to thesubstrate 661 side through the opening of theconductive film 663.

＜断面構成例＞
図１７に、図１６で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５９
を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の
一例を示す。<Cross section configuration example>
FIG. 17 shows a portion of the display panel illustrated in FIG. 16 including theFPC 672,circuit 659.
An example of a cross section when a part of the area including thedisplay unit 662 and a part of the area including thedisplay unit 662 are cut is shown.

表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５１
と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、ト
ランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、液
晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４１
を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている。The display panel has an insulatingfilm 620 between thesubstrate 651 and thesubstrate 661. Also, thesubstrate 651
Alight emitting element 660, atransistor 601 and atransistor 605, atransistor 606, acolored layer 634, and the like are provided between the insulatingfilm 620 and thelight emitting element 660. Further, aliquid crystal element 640, acolored layer 631, and the like are provided between the insulatingfilm 620 and thesubstrate 661. Further, thesubstrate 661 and the insulatingfilm 620 have anadhesive layer 641.
Thesubstrate 651 and the insulatingfilm 620 are bonded via theadhesive layer 642.

トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発光
素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれも
絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用いて
作製することができる。Thetransistor 606 is electrically connected to theliquid crystal element 640, and thetransistor 605 is electrically connected to thelight emitting element 660. Since both thetransistor 605 and thetransistor 606 are formed on the surface of the insulatingfilm 620 on thesubstrate 651 side, they can be manufactured by using the same process.

基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の共
通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられている
。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機能
する。Thesubstrate 661 is provided with acolored layer 631, a light-shieldingfilm 632, an insulatingfilm 621, aconductive film 613 that functions as a common electrode for theliquid crystal element 640, analignment film 633b, an insulatingfilm 617, and the like. The insulatingfilm 617 functions as a spacer for holding the cell gap of theliquid crystal element 640.

絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁膜
６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各トラ
ンジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６８
４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８５
が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する。
なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶縁
膜６８４の３層を有する場合について示しているが、これに限られず４層以上であっても
よいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４は
、不要であれば設けなくてもよい。An insulating layer such as an insulatingfilm 681, an insulatingfilm 682, an insulatingfilm 683, an insulatingfilm 684, and an insulatingfilm 685 is provided on thesubstrate 651 side of the insulatingfilm 620. A part of the insulatingfilm 681 functions as a gate insulating layer of each transistor. Insulatingfilm 682, insulatingfilm 683, and insulating film 68
4 is provided so as to cover each transistor. It also covers the insulatingfilm 684 and covers the insulatingfilm 685.
Is provided. The insulatingfilm 684 and the insulatingfilm 685 have a function as a flattening layer.
Although the case where the insulating layer covering the transistor or the like has three layers of the insulatingfilm 682, the insulatingfilm 683, and the insulatingfilm 684 is shown here, the present invention is not limited to this, and four or more layers may be used, or simply. It may be a layer or two layers. Further, the insulatingfilm 684 that functions as a flattening layer may not be provided if it is unnecessary.

また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部がゲ
ートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６５
２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、
同じハッチングパターンを付している。Further, thetransistor 601, thetransistor 605, and thetransistor 606 have aconductive film 654 partially functioning as a gate and a conductive film 65 partially functioning as a source or drain.
2. It has asemiconductor film 653. Here, in a plurality of layers obtained by processing the same conductive film,
It has the same hatching pattern.

液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層６
１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側に
接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５を
有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶層
６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３の
間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５６
を有する。Theliquid crystal element 640 is a reflective liquid crystal element. Theliquid crystal element 640 has aconductive film 635 and aliquid crystal layer 6.
12. It has a laminated structure in which theconductive film 613 is laminated. Further, aconductive film 663 that reflects visible light is provided in contact with thesubstrate 651 side of theconductive film 635. Theconductive film 663 has anopening 655. Further, theconductive film 635 and theconductive film 613 include a material that transmits visible light. Further, analignment film 633a is provided between theliquid crystal layer 612 and theconductive film 635, and analignment film 633b is provided between theliquid crystal layer 612 and theconductive film 613. Further, on the outer surface of thesubstrate 661, apolarizing plate 656 is formed.
Have.

液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３は
可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により偏
光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶層
６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６６
３と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御す
ることができる。すなわち、偏光板６５６を介して射出される光の強度を制御することが
できる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより
、取り出される光は、例えば赤色を呈する光となる。In theliquid crystal element 640, theconductive film 663 has a function of reflecting visible light, and theconductive film 613 has a function of transmitting visible light. The light incident from thesubstrate 661 side is polarized by thepolarizing plate 656, passes through theconductive film 613 and theliquid crystal layer 612, and is reflected by theconductive film 663. Then, it passes through theliquid crystal layer 612 and theconductive film 613 again and reaches thepolarizing plate 656. At this time, the conductive film 66
The orientation of the liquid crystal can be controlled by the voltage applied between 3 and theconductive film 613, and the optical modulation of light can be controlled. That is, the intensity of the light emitted through thepolarizing plate 656 can be controlled. Further, the light is absorbed by thecolored layer 631 in a light other than the specific wavelength region, and the light taken out becomes, for example, red light.

発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁膜
６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層構
造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６４
５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過す
る材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５５
、導電膜６１３等を介して、基板６６１側に射出される。Thelight emitting element 660 is a bottom emission type light emitting element. Thelight emitting element 660 has a laminated structure in which theconductive film 643, theEL layer 644, and theconductive film 645b are laminated in this order from the insulatingfilm 620 side. Further, theconductive film 645a is provided so as to cover theconductive film 645b. Conductive film 64
Reference numeral 5b includes a material that reflects visible light, andconductive film 643 andconductive film 645a include a material that transmits visible light. The light emitted by thelight emitting element 660 is acolored layer 634, an insulatingfilm 620, and anopening 655.
, Is ejected to thesubstrate 661 side via theconductive film 613 and the like.

ここで、図１７に示すように、開口６５５には可視光を透過する導電膜６３５が設けられ
ていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領域
と同様に液晶層６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、
意図しない光が漏れてしまうことを抑制できる。Here, as shown in FIG. 17, it is preferable that theopening 655 is provided with aconductive film 635 that transmits visible light. As a result, theliquid crystal layer 612 is oriented in the region overlapping theopening 655 as in the other regions, so that the liquid crystal alignment is poorly oriented at the boundary between these regions.
It is possible to prevent unintended light leakage.

ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよい
が、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長
位相差板を積層したものを用いることができる。これにより、外光反射を抑制することが
できる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャップ
、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよ
い。Here, a linear polarizing plate may be used as thepolarizing plate 656 arranged on the outer surface of thesubstrate 661, but a circular polarizing plate may also be used. As the circular polarizing plate, for example, a linear polarizing plate and a 1/4 wavelength retardation plate laminated can be used. Thereby, the reflection of external light can be suppressed. Further, the desired contrast may be realized by adjusting the cell gap, orientation, drive voltage, etc. of the liquid crystal element used for theliquid crystal element 640 according to the type of the polarizing plate.

また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。絶
縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペーサ
としての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマスク
）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能
を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。Further, an insulatingfilm 647 is provided on the insulatingfilm 646 that covers the end portion of theconductive film 643. The insulatingfilm 647 has a function as a spacer that prevents the insulatingfilm 620 and thesubstrate 651 from coming closer to each other than necessary. Further, when theEL layer 644 or theconductive film 645a is formed by using a shielding mask (metal mask), it may have a function of suppressing the shielding mask from coming into contact with the surface to be formed. The insulatingfilm 647 may not be provided if it is unnecessary.

トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６６
０の導電膜６４３と電気的に接続されている。One of the source and drain of thetransistor 605 is a light emitting element 66 via theconductive film 648.
It is electrically connected to theconductive film 643 of 0.

トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６３
と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは電
気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介し
て、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。One of the source or drain of thetransistor 606 is aconductive film 663 via theconnection portion 607.
Is electrically connected to. Theconductive film 663 and theconductive film 635 are provided in contact with each other, and they are electrically connected to each other. Here, the connectingportion 607 is a portion that connects the conductive layers provided on both sides of the insulatingfilm 620 via the openings provided in the insulatingfilm 620.

基板６５１と基板６６１とが重ならない領域には、接続部６０４が設けられている。接続
部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０
４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同
一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰ
Ｃ６７２とを接続層６４９を介して電気的に接続することができる。Aconnection portion 604 is provided in a region where thesubstrate 651 and thesubstrate 661 do not overlap. Theconnection portion 604 is electrically connected to theFPC 672 via theconnection layer 649.Connection part 60
4 has the same configuration as theconnection portion 607. On the upper surface of the connectingportion 604, a conductive layer obtained by processing the same conductive film as theconductive film 635 is exposed. As a result, theconnection part 604 and FP
It can be electrically connected to C672 via theconnection layer 649.

接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６８
７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３の
一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形成
された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号また
は電位を、接続部６８７を介して供給することができる。A connectingportion 687 is provided in a part of the region where theadhesive layer 641 is provided. Connection 68
In No. 7, a conductive layer obtained by processing the same conductive film as theconductive film 635 and a part of theconductive film 613 are electrically connected by a connectingbody 686. Therefore, the signal or potential input from theFPC 672 connected to thesubstrate 651 side can be supplied to theconductive film 613 formed on thesubstrate 661 side via the connectingportion 687.

接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子として
は、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることがで
きる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。また
ニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用
いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子である接続体６８６は、図１７に示すように
上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電気
的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの
不具合の発生を抑制することができる。As the connectingbody 686, for example, conductive particles can be used. As the conductive particles, those obtained by coating the surface of particles such as organic resin or silica with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. Further, it is preferable to use particles in which two or more kinds of metal materials are coated in a layered manner, such as by further coating nickel with gold. Further, it is preferable to use a material that is elastically deformed or plastically deformed as the connectingbody 686. At this time, the connectingbody 686, which is a conductive particle, may have a shape that is crushed in the vertical direction as shown in FIG. By doing so, the contact area between the connectingbody 686 and the conductive layer electrically connected to the connectingbody 686 can be increased, the contact resistance can be reduced, and the occurrence of defects such as poor connection can be suppressed.

接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化
前の接着層６４１に、接続体６８６を分散させておけばよい。Theconnection body 686 is preferably arranged so as to be covered with theadhesive layer 641. For example, the connectingbody 686 may be dispersed in theadhesive layer 641 before curing.

図１７では、回路６５９の例としてトランジスタ６０１が設けられている例を示している
。FIG. 17 shows an example in which thetransistor 601 is provided as an example of thecircuit 659.

図１７では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成さ
れる半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは導
電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電膜
６２３により構成されている。このような構成とすることで、トランジスタのしきい値電
圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供
給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラン
ジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させること
ができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部
の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用すること
で、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線
における信号遅延を低減することが可能であり、表示ムラを抑制することができる。In FIG. 17, as an example of thetransistor 601 and thetransistor 605, a configuration in which asemiconductor film 653 on which a channel is formed is sandwiched between two gates is applied. One gate is composed of aconductive film 654, and the other gate is composed of aconductive film 623 that overlaps with thesemiconductor film 653 via the insulatingfilm 682. With such a configuration, the threshold voltage of the transistor can be controlled. At this time, the transistor may be driven by connecting two gates and supplying the same signal to them. Such a transistor can increase the field effect mobility as compared with other transistors, and can increase the on-current. As a result, a circuit capable of high-speed driving can be manufactured. Furthermore, the occupied area of the circuit unit can be reduced. By applying a transistor with a large on-current, it is possible to reduce the signal delay in each wiring even if the number of wirings increases when the display panel is enlarged or has high definition, and display unevenness is suppressed. can do.

なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同じ
構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造であ
ってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部６
６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトラ
ンジスタを組み合わせて用いてもよい。The transistor included in thecircuit 659 and the transistor included in thedisplay unit 662 may have the same structure. Further, the plurality of transistors included in thecircuit 659 may all have the same structure, or transistors having different structures may be used in combination. In addition, thedisplay unit 6
The plurality of transistors included in 62 may all have the same structure, or transistors having different structures may be used in combination.

各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素な
どの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２または
絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで、
トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能とな
り、信頼性の高い表示パネルを実現できる。For at least one of the insulatingfilm 682 and the insulatingfilm 683 covering each transistor, it is preferable to use a material in which impurities such as water and hydrogen do not easily diffuse. That is, the insulatingfilm 682 or the insulatingfilm 683 can function as a barrier film. With such a configuration,
It is possible to effectively suppress the diffusion of impurities from the outside to the transistor, and it is possible to realize a highly reliable display panel.

基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられて
いる。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１により
、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にできる
。On thesubstrate 661 side, an insulatingfilm 621 is provided so as to cover thecolored layer 631 and the light-shieldingfilm 632. The insulatingfilm 621 may have a function as a flattening layer. Since the surface of theconductive film 613 can be made substantially flat by the insulatingfilm 621, the orientation state of theliquid crystal layer 612 can be made uniform.

表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持基
材上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジス
タ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用いて
基板６５１と支持基材を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導電
膜６３５のそれぞれの界面で剥離することにより、支持基材及び剥離層を除去する。また
これとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基板
６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１に
より基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することがで
きる。An example of a method for manufacturing thedisplay panel 600 will be described. For example, aconductive film 635, aconductive film 663, and an insulatingfilm 620 are formed in this order on a supporting substrate having a release layer, and then atransistor 605, atransistor 606, alight emitting element 660, and the like are formed, and then anadhesive layer 642 is used. Thesubstrate 651 and the supporting base material are bonded together. Then, the supporting base material and the peeling layer are removed by peeling at the respective interfaces of the peeling layer and the insulatingfilm 620, and the peeling layer and theconductive film 635. Separately from this, asubstrate 661 on which acolored layer 631, a light-shieldingfilm 632, aconductive film 613, and the like are previously formed is prepared. Then, theliquid crystal display 600 can be manufactured by dropping the liquid crystal on thesubstrate 651 or thesubstrate 661 and adhering thesubstrate 651 and thesubstrate 661 with theadhesive layer 641.

剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選択
することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当
該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シリ
コンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい
。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めるこ
とが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。As the peeling layer, a material that causes peeling at the interface between the insulatingfilm 620 and theconductive film 635 can be appropriately selected. In particular, a layer containing a refractory metal material such as tungsten and a layer containing an oxide of the metal material are laminated and used as the release layer, and silicon nitride, silicon oxide, and silicon nitride oxide are used as the insulatingfilm 620 on the release layer. It is preferable to use a layer in which a plurality of such layers are laminated. When a refractory metal material is used for the release layer, it is possible to raise the formation temperature of the layer to be formed later, reduce the concentration of impurities, and realize a highly reliable display panel.

導電膜６３５としては、金属酸化物、または金属窒化物等の酸化物または窒化物を用いる
ことが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他
の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に
比べて高められた材料を、導電膜６３５に用いればよい。As theconductive film 635, it is preferable to use a metal oxide, an oxide such as a metal nitride, or a nitride. When a metal oxide is used, a material in which at least one of the concentrations of hydrogen, boron, phosphorus, nitrogen, and other impurities and the amount of oxygen deficiency is higher than that of the semiconductor layer used for the transistor is used as theconductive film 635. It may be used for.

＜各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能と
同様の機能を有する構成についての説明は省略する。<About each component>
Hereinafter, each component shown above will be described. The description of the configuration having the same function as the function shown in the previous embodiment will be omitted.

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶ
Ａ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。[Adhesive layer]
As the adhesive layer, various curable adhesives such as a photocurable adhesive such as an ultraviolet curable type, a reaction curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Examples of these adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EV.
A (ethylene vinyl acetate) resin and the like can be mentioned. In particular, a material having low moisture permeability such as an epoxy resin is preferable. Further, a two-component mixed type resin may be used. Further, an adhesive sheet or the like may be used.

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化
カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いる
ことができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸
着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入す
ることを抑制でき、表示パネルの信頼性が向上するため好ましい。Further, the resin may contain a desiccant. For example, a substance that adsorbs water by chemisorption, such as an oxide of an alkaline earth metal (calcium oxide, barium oxide, etc.), can be used. Alternatively, a substance that adsorbs water by physical adsorption, such as zeolite or silica gel, may be used. It is preferable that a desiccant is contained because impurities such as moisture can be suppressed from entering the element and the reliability of the display panel is improved.

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し
効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジル
コニウム等を用いることができる。Further, by mixing the resin with a filler having a high refractive index or a light scattering member, the light extraction efficiency can be improved. For example, titanium oxide, barium oxide, zeolite, zirconium and the like can be used.

〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃ
ｔｉｖｅＦｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎ
ｄｕｃｔｉｖｅＰａｓｔｅ）などを用いることができる。[Connection layer]
As the connecting layer, an anisotropic conductive film (ACF: Anisotropic Conduc)
TiveFilm) and anisotropic conductive paste (ACP: Anisotropic Con)
ductivePaste) and the like can be used.

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。[Colored layer]
Examples of the material that can be used for the colored layer include a metal material, a resin material, a resin material containing a pigment or a dye, and the like.

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。[Shading layer]
Examples of the material that can be used as the light-shielding layer include carbon black, titanium black, metal, metal oxide, and a composite oxide containing a solid solution of a plurality of metal oxides. The light-shielding layer may be a film containing a resin material or a thin film of an inorganic material such as metal. Further, as the light-shielding layer, a laminated film of a film containing a material of a colored layer can also be used. For example, a laminated structure of a film containing a material used for a colored layer that transmits light of a certain color and a film containing a material used for a colored layer that transmits light of another color can be used. By using the same material for the colored layer and the light-shielding layer,
It is preferable because the equipment can be shared and the process can be simplified.

以上が各構成要素についての説明である。The above is a description of each component.

＜作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。<Example of manufacturing method>
Here, an example of a method for manufacturing a display panel using a flexible substrate will be described.

ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等
が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表
示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの
素子を備えていてもよい。Here, a layer including a display element, a circuit, wiring, an electrode, an optical member such as a coloring layer and a light-shielding layer, and an insulating layer is collectively referred to as an element layer. For example, the element layer includes a display element, and may include an element such as a wiring electrically connected to the display element, a pixel, or a transistor used in a circuit, in addition to the display element.

また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支
持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが
１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。Further, here, a member that supports the element layer and has flexibility at the stage when the display element is completed (the manufacturing process is completed) is referred to as a substrate. For example, the substrate also includes an extremely thin film having a thickness of 10 nm or more and 300 μm or less.

可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以
下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。も
う一つは、基板とは異なる支持基材上に素子層を形成した後、素子層と支持基材を剥離し
、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの
方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くす
ることで可撓性を持たせる方法もある。As a method of forming an element layer on a substrate having flexibility and having an insulating surface, there are typically two methods listed below. One is a method of forming an element layer directly on a substrate. The other is a method in which the element layer is formed on a support base material different from the substrate, the element layer and the support base material are peeled off, and the element layer is transposed to the substrate. Although not described in detail here, in addition to the above two methods, a method of forming an element layer on a non-flexible substrate and thinning the substrate by polishing or the like to give flexibility. There is also.

基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、
基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板
を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容
易になるため好ましい。When the material constituting the substrate has heat resistance to the heat applied to the process of forming the element layer,
It is preferable to form the element layer directly on the substrate because the process is simplified. At this time, it is preferable to form the element layer in a state where the substrate is fixed to the supporting base material because the transfer between the devices and the device is facilitated.

また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支持
基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材
と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面、
剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。こ
の方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際
にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成で
きるため、好ましい。When the method of forming the element layer on the supporting base material and then transposing it to the substrate is used, first, the release layer and the insulating layer are laminated on the supporting base material, and the element layer is formed on the insulating layer. Subsequently, it is peeled off between the support base material and the element layer, and the element layer is transposed to the substrate. At this time, the interface between the supporting base material and the release layer,
A material that causes peeling may be selected at the interface between the peeling layer and the insulating layer, or in the peeling layer. In this method, by using a highly heat-resistant material for the supporting base material and the release layer, the upper limit of the temperature applied when forming the element layer can be raised, and an element layer having a more reliable element can be formed. It is preferable because it can be done.

例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸
化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、
酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。For example, as the release layer, a layer containing a refractory metal material such as tungsten and a layer containing an oxide of the metal material are laminated and used, and as an insulating layer on the release layer, silicon oxide, silicon nitride, etc.
It is preferable to use a layer in which a plurality of silicon oxide, silicon nitride, and the like are laminated.

素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエッ
チングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる
。または、剥離界面を形成する２層の熱膨張係数の違いを利用し、加熱または冷却するこ
とにより剥離を行ってもよい。Examples of the method of peeling the element layer and the supporting base material include applying a mechanical force, etching the peeling layer, and infiltrating a liquid into the peeling interface. Alternatively, the peeling may be performed by heating or cooling by utilizing the difference in the coefficient of thermal expansion of the two layers forming the peeling interface.

また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。Further, if peeling is possible at the interface between the supporting base material and the insulating layer, it is not necessary to provide the peeling layer.

例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いる
ことができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、また
は鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の
起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂と
しては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適であ
る。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光である
ことが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２
５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシ
マレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高
調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともい
う）を用いてもよい。For example, glass can be used as the supporting base material, and an organic resin such as polyimide can be used as the insulating layer. At this time, a part of the organic resin is locally heated by using a laser beam or the like, or a part of the organic resin is physically cut or penetrated by a sharp member to form a starting point of peeling. Peeling may be performed at the interface between the glass and the organic resin. Further, as the above-mentioned organic resin, it is preferable to use a photosensitive material because it is easy to form a shape such as an opening. Further, the laser beam is preferably light in the wavelength range from visible light to ultraviolet light, for example. For example, light having a wavelength of 200 nm or more and 400 nm or less, preferably having a wavelength of 2
Light of 50 nm or more and 350 nm or less can be used. In particular, it is preferable to use an excimer laser having a wavelength of 308 nm because it is excellent in productivity. Further, a solid-state UV laser (also referred to as a semiconductor UV laser) such as a UV laser having a wavelength of 355 nm, which is the third harmonic of the Nd: YAG laser, may be used.

または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱する
ことにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を
流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加するこ
とにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、
半導体、金属、絶縁体から選択して用いることができる。Alternatively, a heat generating layer may be provided between the supporting base material and the insulating layer made of an organic resin, and the heat generating layer may be heated to perform peeling at the interface between the heat generating layer and the insulating layer. As the heat generating layer, various materials such as a material that generates heat by passing an electric current, a material that generates heat by absorbing light, and a material that generates heat by applying a magnetic field can be used. For example, as a heat generating layer,
It can be used by selecting from semiconductors, metals, and insulators.

なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いるこ
とができる。In the above method, the insulating layer made of an organic resin can be used as a substrate after peeling.

以上が可撓性を有する表示パネルを作製する方法についての説明である。The above is the description of the method for producing a flexible display panel.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。This embodiment can be carried out by appropriately combining at least a part thereof with other embodiments described in the present specification.

本実施例では、各種測定方法を用い、基板上に成膜した本発明の一態様である金属酸化物
について測定を行った結果について説明する。なお、本実施例においては、試料１Ａを作
製した。In this embodiment, the result of measuring the metal oxide which is one aspect of the present invention formed on the substrate by using various measuring methods will be described. In this example, sample 1A was prepared.

＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料１Ａについて説明する。試料１Ａは、基板と、基板
上の金属酸化物と、を有する。<Sample composition and preparation method>
Hereinafter, the sample 1A according to one aspect of the present invention will be described. Sample 1A has a substrate and a metal oxide on the substrate.

次に、試料１Ａの作製方法について、説明する。Next, a method for producing the sample 1A will be described.

まず、基板として、ガラス基板を用いた。続いて、スパッタリング装置を用いて、基板上
に金属酸化物として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成した。成膜条件は
、基板温度を１３０℃とし、スパッタガスとして酸素（Ｏ_２）流量を３０ｓｃｃｍ、およ
びアルゴン（Ａｒ）流量を２７０ｓｃｃｍとすることで、酸素流量比を１０％とした。ま
た、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、金属酸化物ターゲット（Ｉ
ｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いた。また、スパッタリング装置内
に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給することで、金属酸化
物を成膜した。First, a glass substrate was used as the substrate. Subsequently, using a sputtering device, an In-Ga-Zn oxide having a thickness of 100 nm was formed as a metal oxide on the substrate. The film forming conditions were such that the substrate temperature was 130 ° C., the oxygen (O₂ ) flow rate as the sputter gas was 30 sccm, and the argon (Ar) flow rate was 270 sccm, so that the oxygen flow rate ratio was 10%. Further, the pressure in the chamber is set to 0.6 Pa, and the target is a metal oxide target (I).
n: Ga: Zn = 4: 2: 4.1 [atomic number ratio]) was used. Further, the metal oxide was formed into a film by supplying 2500 W of AC power to the metal oxide target installed in the sputtering apparatus.

以上の工程により、本実施例の試料１Ａを作製した。By the above steps, sample 1A of this example was prepared.

＜Ｘ線回折による解析＞
本項目では、ガラス基板上の金属酸化物を、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙｄｉｆｆｒａ
ｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅ
ｒ社製Ｄ８ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法による
θ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０
２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。<Analysis by X-ray diffraction>
In this item, the metal oxide on the glass substrate is subjected to X-ray diffraction (XRD: X-raydiffra).
section) The results of the measurement will be described. As an XRD device, Bruke
D8ADVANCE manufactured by r Co., Ltd. was used. The condition was a θ / 2θ scan by the Out-of-plane method, and the scanning range was set to 15 deg. To 50 deg. , Step width 0.0
2deg. , Scanning speed is 3.0 deg. It was set to / minute.

図１８に、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す
。FIG. 18 shows the results of measuring the XRD spectrum using the Out-of-plane method.

図１８に示すＸＲＤスペクトルは、わずかに２θ＝３１°付近のピーク強度が検出された
。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に
配向した結晶性Ｉｎ－Ｇａ－Ｚｎ酸化物（ＣＡＡＣ－ＩＧＺＯともいう。）であることに
由来することが分かっている。In the XRD spectrum shown in FIG. 18, a peak intensity near 2θ = 31 ° was detected. The peak near 2θ = 31 ° is derived from the crystalline In-Ga-Zn oxide (also referred to as CAAC-IGZO) oriented in the c-axis in the direction substantially perpendicular to the surface to be formed or the upper surface. I know I will.

従って、試料１Ａは、ＣＡＡＣ－ＩＧＺＯとなる領域を有することが確認できた。Therefore, it was confirmed that sample 1A has a region that becomes CAAC-IGZO.

＜ＴＥＭ像および電子線回折＞
本項目では、試料１Ａを、ＨＡＡＤＦ（Ｈｉｇｈ－ＡｎｇｌｅＡｎｎｕｌａｒＤａｒｋＦ
ｉｅｌｄ）－ＳＴＥＭ（ＳｃａｎｎｉｎｇＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭ
ｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡ
ＡＤＦ－ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。<TEM image and electron diffraction>
In this item, sample 1A is referred to as HAADF (High-AngleAnnularDarkF).
shield) -STEM (ScanningTransmissionElectronM)
The results of observation and analysis by icroscope) will be described below (hereinafter referred to as HA).
The image acquired by ADF-STEM is also referred to as a TEM image. ).

なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。また、ＨＡＡＤＦ－ＳＴＥＭ像
の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用
いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。The TEM image was observed using the spherical aberration correction function. The HAADF-STEM image was taken by irradiating an electron beam with an acceleration voltage of 200 kV and a beam diameter of about 0.1 nmφ using an atomic resolution analysis electron microscope JEM-ARM200F manufactured by JEOL Ltd.

また、本項目では、試料１Ａをプローブ径が１ｎｍの電子線（ナノビーム電子線ともいう
。）を照射することで、電子線回折パターンを取得した結果について説明する。Further, in this item, the result of acquiring an electron beam diffraction pattern by irradiating the sample 1A with an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam) will be described.

また、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置
まで一定の速度で移動させながら行った。Further, the electron diffraction pattern was observed while irradiating the electron beam and moving it from the position of 0 seconds to the position of 35 seconds at a constant speed.

図１９（Ａ）に試料１Ａの断面におけるＴＥＭ像（以下、断面ＴＥＭともいう）を示す。FIG. 19A shows a TEM image (hereinafter, also referred to as a cross-sectional TEM) in the cross section of the sample 1A.

ここで、例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行
にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ_４の結晶の（００９
）面に起因するスポットが含まれる回折パターンが見られることが分かっている。つまり
、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向
いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍ
の電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－Ｏ
Ｓは、ａ軸およびｂ軸は配向性を有さないことがわかる。Here, for example, when an electron beam having a probe diameter of 300 nm is incident on CAAC-OS having a crystal of InGaZnO₄ in parallel with the sample plane, the crystal of InGaZnO₄ (009) is incident.
) It is known that a diffraction pattern including spots due to the surface can be seen. That is, it can be seen that the CAAC-OS has a c-axis orientation and the c-axis is oriented in a direction substantially perpendicular to the surface to be formed or the upper surface. On the other hand, for the same sample, the probe diameter is 300 nm perpendicular to the sample surface.
When the electron beam of No. 1 is incident, a ring-shaped diffraction pattern is confirmed. That is, CAAC-O
It can be seen that S has no orientation on the a-axis and the b-axis.

また、微結晶を有する金属酸化物（特に、半導体と同等の機能を有する場合に、ｎａｎｏ
ｃｒｙｓｔａｌｌｉｎｅｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒとする。以下、ｎｃ－Ｏ
Ｓという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線
回折を行うと、ハローパターンのような回折パターンが観測される。また、微結晶を有す
る金属酸化物に対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビ
ーム電子線回折を行うと、輝点（スポット）が観測される。また、微結晶を有する金属酸
化物に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領
域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合があ
る。In addition, a metal oxide having microcrystals (particularly, when it has the same function as a semiconductor, nano).
Let's call it a cristalllineoxidesimiconductor. Hereafter, nc-O
It is called S. ), When electron beam diffraction using an electron beam having a large probe diameter (for example, 50 nm or more) is performed, a diffraction pattern such as a halo pattern is observed. Further, when nanobeam electron diffraction using an electron beam having a small probe diameter (for example, less than 50 nm) is performed on a metal oxide having microcrystals, a bright spot is observed. Further, when nanobeam electron diffraction is performed on a metal oxide having microcrystals, a region having high brightness (in a ring shape) may be observed in a circular motion. Furthermore, multiple bright spots may be observed in the ring-shaped region.

試料１Ａは、図１９（Ａ）に示すように、断面ＴＥＭ観察結果より、ＣＡＡＣ構造、およ
び微結晶（ｎａｎｏｃｒｙｓｔａｌ。以下、ｎｃともいう）が観察された。また、図１９
（Ｂ）に示すように、試料１Ａに対する電子解析パターンの結果は、円を描くように（リ
ング状に）輝度の高い領域が観測できた。また、リング状の領域に複数のスポットが観測
できた。また、（００９）面に起因するスポットが含まれる回折パターンもわずかに見ら
れた。As shown in FIG. 19A, the sample 1A was observed to have a CAAC structure and microcrystals (nanocrystall, hereinafter also referred to as nc) from the cross-sectional TEM observation results. Further, FIG. 19
As shown in (B), as a result of the electronic analysis pattern for the sample 1A, a region with high brightness (ring-shaped) could be observed in a circular motion. In addition, multiple spots could be observed in the ring-shaped area. In addition, a few diffraction patterns including spots due to the (009) plane were also observed.

なお、上述したような断面ＴＥＭ像および平面ＴＥＭ像において観察される特徴は、金属
酸化物の構造を一面的に捉えたものである。The features observed in the cross-sectional TEM image and the planar TEM image as described above are one-sided captures of the structure of the metal oxide.

従って、試料１Ａは、ｎｃ構造とＣＡＡＣ構造との少なくとも二種の結晶構造を有する複
合材であり、アモルファス構造の金属酸化物とも、単結晶構造の金属酸化物とも明確に異
なる性質を有することが分かった。Therefore, sample 1A is a composite material having at least two kinds of crystal structures, an nc structure and a CAAC structure, and may have properties clearly different from those of an amorphous metal oxide and a single crystal structure metal oxide. Do you get it.

以上より、試料１Ａの電子線回折パターンは、リング状に輝度の高い領域と、該リング領
域に複数の輝点を有する。従って、試料１Ａは、電子線回折パターンが、微結晶、および
ＣＡＡＣ構造を有する金属酸化物になり、平面方向、および断面方向において、配向性は
有さないことが分かった。From the above, the electron diffraction pattern of the sample 1A has a ring-shaped high-luminance region and a plurality of bright spots in the ring region. Therefore, it was found that the electron diffraction pattern of the sample 1A was a crystallite and a metal oxide having a CAAC structure, and had no orientation in the planar direction and the cross-sectional direction.

＜ＴＥＭ像の画像解析＞
本項目では、試料１Ａを、ＨＡＡＤＦ－ＳＴＥＭによって観察、および解析した結果につ
いて、図２１を用いて説明する。<Image analysis of TEM image>
In this item, the results of observation and analysis of sample 1A by HAADF-STEM will be described with reference to FIG. 21.

以下では、平面におけるＴＥＭ像（以下、平面ＴＥＭともいう）の画像解析を行った結果
について説明する。図２１（Ａ）には、試料１Ａの平面ＴＥＭ像を、図２１（Ｂ）には、
平面ＴＥＭ像を画像処理した像を示す。Hereinafter, the results of image analysis of a TEM image on a plane (hereinafter, also referred to as a plane TEM) will be described. 21 (A) shows a planar TEM image of sample 1A, and FIG. 21 (B) shows a planar TEM image.
The image which image-processed the plane TEM image is shown.

画像処理、および画像解析の方法について説明する。まず、画像処理として、図２１に示
す平面ＴＥＭ像を高速フーリエ変換（ＦＦＴ：ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒ
ｍ）処理することでＦＦＴ像を取得した。次に、取得したＦＦＴ像を、２．８ｎｍ^－１か
ら５．０ｎｍ^－１の範囲を残してマスク処理を行った。次に、マスク処理したＦＦＴ像を
、逆高速フーリエ変換（ＩＦＦＴ：ＩｎｖｅｒｓｅＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆ
ｏｒｍ）処理することでＦＦＴフィルタリング像を取得した。The method of image processing and image analysis will be described. First, as image processing, the plane TEM image shown in FIG. 21 is subjected to a fast Fourier transform (FFT).
m) An FFT image was obtained by processing. Next, the acquired FFT image was masked leaving a range of 2.8 nm^-1 to 5.0 nm^-1 . Next, the masked FFT image is subjected to an inverse fast Fourier transform (IFFT).
Orm) An FFT filtering image was obtained by processing.

画像解析として、まず、ＦＦＴフィルタリング像から格子点を抽出した。格子点の抽出は
、以下の手順で行った。まず、ＦＦＴフィルタリング像のノイズを除去する処理を行った
。ノイズを除去する処理として、半径０．０５ｎｍの範囲における輝度を下式によって平
滑化した。As an image analysis, first, grid points were extracted from the FFT filtering image. The grid points were extracted according to the following procedure. First, a process of removing noise from the FFT filtering image was performed. As a process for removing noise, the brightness in a radius of 0.05 nm was smoothed by the following formula.

ここで、Ｓ＿Ｉｎｔ（ｘ，ｙ）は座標（ｘ，ｙ）における平滑化された輝度を示し、ｒは
座標（ｘ，ｙ）と座標（ｘ’，ｙ’）との距離を示し、Ｉｎｔ（ｘ’，ｙ’）は、座標（
ｘ’，ｙ’）における輝度を示す。なお、ｒが０のときは、ｒを１として計算した。Here, S_Int (x, y) indicates the smoothed luminance at the coordinates (x, y), r indicates the distance between the coordinates (x, y) and the coordinates (x', y'), and Int ( x', y') is the coordinate (
The brightness at x', y') is shown. When r was 0, r was set to 1 for calculation.

次に、格子点の探索を行った。格子点の条件は、半径０．２２ｎｍ内の全ての格子点候補
よりも輝度が高い座標とした。ここでは、格子点候補が抽出された。なお、半径０．２２
ｎｍ内であれば、ノイズによる格子点の誤検出の頻度を小さくすることができる。また、
ＴＥＭ像では格子点間に一定の距離があるため、半径０．２２ｎｍ内には二つ以上の格子
点が含まれる可能性は低い。Next, the grid points were searched. The grid point conditions were coordinates with higher brightness than all grid point candidates within a radius of 0.22 nm. Here, grid point candidates were extracted. The radius is 0.22.
If it is within nm, the frequency of false detection of grid points due to noise can be reduced. also,
Since there is a certain distance between the grid points in the TEM image, it is unlikely that two or more grid points are included within the radius of 0.22 nm.

次に、抽出された格子点候補を中心に、半径０．２２ｎｍ内で最も輝度の高い座標を抽出
し、格子点候補を更新した。格子点候補の抽出を繰り返し、新たな格子点候補が現れなく
なったときの座標を格子点として認定した。同様に、認定された格子点から０．２２ｎｍ
よりも離れた位置において、新たな格子点の認定を行うことで、全ての範囲で格子点を認
定した。得られた複数の格子点は、まとめて格子点群と呼ぶ。Next, the coordinates with the highest brightness within a radius of 0.22 nm were extracted centering on the extracted grid point candidates, and the grid point candidates were updated. The extraction of grid point candidates was repeated, and the coordinates when new grid point candidates did not appear were recognized as grid points. Similarly, 0.22 nm from the certified grid points
By certifying new grid points at a position farther away, the grid points were certified in the entire range. The obtained plurality of grid points are collectively referred to as a grid point group.

次に、抽出した格子点群から六角形格子の角度を導出する方法について、図２０（Ａ）、
図２０（Ｂ）および図２０（Ｃ）に示す模式図、ならびに図２０（Ｄ）に示すフローチャ
ートを用いて説明する。まず、基準格子点を定め、その最近接である６点の近接格子点を
結び、六角形格子を形成した（図２０（Ａ）、図２０（Ｄ）ステップＳ１０１参照。）。
その後、該六角形格子の中心点である基準格子点から頂点である各格子点までの距離の平
均値Ｒを導出した。算出したＲを各頂点までの距離とし、基準格子点を中心点とした正六
角形を形成した（図２０（Ｄ）ステップＳ１０２参照。）。このとき、正六角形の各頂点
と、それぞれに最も近い近接格子点との距離を距離ｄ１、距離ｄ２、距離ｄ３、距離ｄ４
、距離ｄ５および距離ｄ６とする（図２０（Ｄ）ステップＳ１０３参照。）。次に、正六
角形を、中心点を基準に０．１°刻みで０°から６０°まで回転させ、回転した正六角形
と六角形格子との平均のずれ［Ｄ＝（ｄ１＋ｄ２＋ｄ３＋ｄ４＋ｄ５＋ｄ６）／６］を算
出した（図２０（Ｄ）ステップＳ１０４参照。）。そして、平均のずれＤが最小となると
きの正六角形の回転角度θを求め、六角形格子の角度とした（図２０（Ｄ）ステップＳ１
０５）。Next, regarding the method of deriving the angle of the hexagonal lattice from the extracted lattice point group, FIG. 20 (A),
It will be described with reference to the schematic diagram shown in FIGS. 20 (B) and 20 (C), and the flowchart shown in FIG. 20 (D). First, a reference grid point was determined, and the six closest grid points were connected to form a hexagonal lattice (see steps S101 in FIGS. 20 (A) and 20 (D)).
After that, the average value R of the distances from the reference grid points, which are the center points of the hexagonal lattice, to each grid point, which is the apex, was derived. The calculated R was used as the distance to each vertex, and a regular hexagon was formed with the reference grid point as the center point (see step S102 in FIG. 20 (D)). At this time, the distance between each vertex of the regular hexagon and the nearest grid point closest to each is the distance d1, the distance d2, the distance d3, and the distance d4.
, Distance d5 and distance d6 (see step S103 in FIG. 20D). Next, the regular hexagon is rotated from 0 ° to 60 ° in 0.1 ° increments with respect to the center point, and the average deviation between the rotated regular hexagon and the hexagonal lattice [D = (d1 + d2 + d3 + d4 + d5 + d6) / 6] is calculated. Calculated (see step S104 in FIG. 20 (D)). Then, the rotation angle θ of the regular hexagon when the average deviation D is minimized is obtained and used as the angle of the hexagonal lattice (step S1 in FIG. 20 (D)).
05).

次に、平面ＴＥＭ像の観察範囲において、六角形格子の角度が３０°となる割合が最も高
くなるように調整した。ここで、半径１ｎｍの範囲において、六角形格子の角度の平均値
を算出した。続いて、画像処理を経て得られた平面ＴＥＭ像を、領域が有する六角形格子
の角度に応じ、色、または濃淡で表示した。図２１に示す平面ＴＥＭ像を画像処理した像
は、図２１に示す平面ＴＥＭ像を上述の方法により画像解析し、六角形格子の角度に応じ
た濃淡を示した像である。つまり平面ＴＥＭ像を画像処理した像は、平面ＴＥＭ像のＦＦ
Ｔフィルタリング像において、特定波数領域を色分けすることにより、各特定波数領域の
格子点の向きを抽出した画像である。Next, in the observation range of the plane TEM image, the ratio of the angle of the hexagonal lattice to 30 ° was adjusted to be the highest. Here, the average value of the angles of the hexagonal lattice was calculated in the range of a radius of 1 nm. Subsequently, the planar TEM image obtained through image processing was displayed in color or shade according to the angle of the hexagonal lattice of the region. The image of the planar TEM image shown in FIG. 21 is an image obtained by image-analyzing the planar TEM image shown in FIG. 21 by the above-mentioned method and showing shading according to the angle of the hexagonal lattice. That is, the image obtained by processing the plane TEM image is the FF of the plane TEM image.
In the T filtering image, it is an image obtained by extracting the direction of the lattice point of each specific wave number region by color-coding the specific wave number region.

図２１（Ａ）より、試料１Ａは、ｎｃが観察された。また、図２１（Ｂ）より、数ｎｍか
ら数十ｎｍの広範囲にわたり六角形の向きが同じ向きを示す領域（ＣＡＡＣ－ＯＳ）と、
六角形の向きがランダムであり、モザイク状に分布している領域（ｎｃ－ＯＳ）とを有す
ることがわかった。From FIG. 21 (A), nc was observed in sample 1A. Further, from FIG. 21 (B), there is a region (CAAC-OS) in which the hexagons have the same orientation over a wide range from several nm to several tens of nm.
It was found that the orientation of the hexagon was random and it had a region (nc-OS) distributed in a mosaic pattern.

＜元素分析＞
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅ
Ｘ－ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価するこ
とによって、試料１Ａの元素分析を行った結果について説明する。なお、ＥＤＸ測定には
、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３０
０Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。<Elemental analysis>
In this item, energy dispersive X-ray spectroscopy (EDX: Energy Dispersive)
The result of elemental analysis of sample 1A by acquiring and evaluating EDX mapping using X-rayspectroscopic) will be described. For EDX measurement, the energy dispersive X-ray analyzer JED-230 manufactured by JEOL Ltd. is used as an elemental analyzer.
0T is used. A Si drift detector is used to detect the X-rays emitted from the sample.

ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇ
ａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移
に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域
について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることが
できる。In the EDX measurement, each point in the analysis target region of the sample is irradiated with an electron beam, and the energy and the number of generations of the characteristic X-ray of the sample generated by this are measured to obtain an EDX spectrum corresponding to each point. In this embodiment, the peak of the EDX spectrum at each point is the electron transition of the In atom to the L shell, G.
It is assigned to the electron transition of a atom to the K shell, the electron transition of the Zn atom to the K shell, and the electron transition of the O atom to the K shell, and the ratio of each atom at each point is calculated. By doing this for the analysis target region of the sample, EDX mapping showing the distribution of the ratio of each atom can be obtained.

図２２には、試料１Ａの断面ＴＥＭ像、およびＥＤＸマッピングを示す。また、図２３に
は、試料１Ａの平面ＴＥＭ像、およびＥＤＸマッピングを示す。なお、ＥＤＸマッピング
は、範囲において、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるよう
に、明暗で元素の割合を示した。また、図２３に示すＥＤＸマッピングの倍率は７２０万
倍とした。FIG. 22 shows a cross-sectional TEM image of sample 1A and EDX mapping. Further, FIG. 23 shows a planar TEM image of sample 1A and EDX mapping. In the EDX mapping, the ratio of the elements was shown in light and dark so that the more the measurement element was, the brighter the image was, and the less the measurement element was, the darker the image. The magnification of the EDX mapping shown in FIG. 23 was set to 7.2 million times.

図２２（Ａ）は断面ＴＥＭ像、図２３（Ａ）は平面ＴＥＭ像である。22 (A) is a cross-sectional TEM image, and FIG. 23 (A) is a flat TEM image.

図２２（Ｂ）は断面におけるＯ原子のＥＤＸマッピング、図２３（Ｂ）は平面におけるＯ
原子のＥＤＸマッピングである。なお、図２２（Ｂ）に示すＥＤＸマッピングにおける全
原子に対するＯ原子の比率は、３２．７６乃至７３．０８［ａｔｏｍｉｃ％］の範囲とし
た。図２３（Ｂ）に示すＥＤＸマッピングにおける全原子に対するＯ原子の比率は、２１
．５７乃至６１．５６［ａｔｏｍｉｃ％］の範囲とした。FIG. 22 (B) shows EDX mapping of O atoms in the cross section, and FIG. 23 (B) shows O in the plane.
EDX mapping of atoms. The ratio of O atoms to all atoms in the EDX mapping shown in FIG. 22B was in the range of 32.76 to 73.08 [atomic%]. The ratio of O atoms to all atoms in the EDX mapping shown in FIG. 23 (B) is 21.
.. The range was 57 to 61.56 [atomic%].

図２２（Ｃ）は断面におけるＺｎ原子のＥＤＸマッピング、図２３（Ｃ）は平面における
Ｚｎ原子のＥＤＸマッピングである。なお、図２２（Ｃ）に示すＥＤＸマッピングにおけ
る全原子に対するＺｎ原子の比率は、６．１３乃至２８．４５［ａｔｏｍｉｃ％］の範囲
とした。図２３（Ｃ）に示すＥＤＸマッピングにおける全原子に対するＺｎ原子の比率は
、７．５乃至３１．９０［ａｔｏｍｉｃ％］の範囲とした。FIG. 22C is an EDX mapping of Zn atoms in a cross section, and FIG. 23C is an EDX mapping of Zn atoms in a plane. The ratio of Zn atoms to all atoms in the EDX mapping shown in FIG. 22C was in the range of 6.13 to 28.45 [atomic%]. The ratio of Zn atoms to all atoms in the EDX mapping shown in FIG. 23 (C) was in the range of 7.5 to 31.90 [atomic%].

図２２（Ｄ）は断面におけるＧａ原子のＥＤＸマッピング、図２３（Ｄ）は平面における
Ｇａ原子のＥＤＸマッピングである。なお、図２２（Ｄ）に示すＥＤＸマッピングにおけ
る全原子に対するＧａ原子の比率は、０．００乃至２１．１４［ａｔｏｍｉｃ％］の範囲
とした。図２３（Ｄ）に示すＥＤＸマッピングにおける全原子に対するＧａ原子の比率は
、１．２８乃至２３．６３［ａｔｏｍｉｃ％］の範囲とした。FIG. 22 (D) is an EDX mapping of Ga atoms in a cross section, and FIG. 23 (D) is an EDX mapping of Ga atoms in a plane. The ratio of Ga atoms to all atoms in the EDX mapping shown in FIG. 22 (D) was in the range of 0.00 to 21.14 [atomic%]. The ratio of Ga atoms to all atoms in the EDX mapping shown in FIG. 23 (D) was in the range of 1.28 to 23.63 [atomic%].

図２２（Ｅ）は断面におけるＩｎ原子のＥＤＸマッピング、図２３（Ｅ）は平面における
Ｉｎ原子のＥＤＸマッピングである。なお、図２２（Ｅ）に示すＥＤＸマッピングにおけ
る全原子に対するＩｎ原子の比率は、９．６１乃至４０．１０［ａｔｏｍｉｃ％］の範囲
とした。図２３（Ｅ）に示すＥＤＸマッピングにおける全原子に対するＩｎ原子の比率は
、１３．８３乃至４５．１０［ａｔｏｍｉｃ％］の範囲とした。FIG. 22 (E) is an EDX mapping of In atoms in a cross section, and FIG. 23 (E) is an EDX mapping of In atoms in a plane. The ratio of In atoms to all atoms in the EDX mapping shown in FIG. 22 (E) was in the range of 9.61 to 40.10 [atomic%]. The ratio of In atoms to all atoms in the EDX mapping shown in FIG. 23 (E) was in the range of 13.83 to 45.10 [atomic%].

図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）、図２２（Ｄ）、図２３（Ａ）、図２３（Ｂ
）、および図２３（Ｄ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見ら
れ、試料１Ａにおいて、各原子が分布を持って存在している様子が確認できた。22 (A), 22 (B), 22 (C), 22 (D), 23 (A), 23 (B).
), And in the EDX mapping shown in FIG. 23 (D), a relative light-dark distribution was seen in the image, and it was confirmed that each atom exists with a distribution in the sample 1A.

また、図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）、図２２（Ｄ）、図２３（Ａ）、図２
３（Ｂ）、および図２３（Ｄ）において各原子が偏在している領域のサイズは、０．５ｎ
ｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察された。22 (A), 22 (B), 22 (C), 22 (D), 23 (A), 2
In 3 (B) and FIG. 23 (D), the size of the region where each atom is unevenly distributed is 0.5 n.
It was observed at m or more and 10 nm or less, or 1 nm or more and 3 nm or less.

以上より、ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造で
あり、ＩＧＺＯ化合物と異なる性質を有することが分かった。つまり、ＣＡＣ－ＯＳは、
Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄなどが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩ
ｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイ
ク状である構造を有することが確認できた。From the above, it was found that CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has a property different from that of the IGZO compound. That is, CAC-OS is
In_a Ga_b Zn_cOd etc. as the main component and In_X2 Zn_Y2 O_Z2 or I
It was confirmed that the region containing nO_X1 as the main component and the region containing each element as the main component were phase-separated from each other and had a mosaic-like structure.

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、Ｉｎ_ａＧａ_ｂＺｎ_ｃＯ_ｄなどに起因す
る性質と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する性質とが、相補的に作
用することにより、高いオン電流（Ｉ_ｏｎ）、高い電界効果移動度（μ）、および低いオ
フ電流（Ｉ_ｏｆｆ）を実現することが期待できる。また、ＣＡＣ－ＩＧＺＯを用いた半導
体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざ
まな半導体装置に最適である。Therefore, when CAC-OS is used for a semiconductor element, the properties caused by In_a Ga_b Zn_cOd and the like and the properties caused by In_X2 Zn_Y2 O_Z2 or In O_X1 act in a complementary manner. This can be expected to achieve high on-current (I_on ), high field-effect mobility (μ), and low off-current (I_off ). Further, the semiconductor element using CAC-IGZO has high reliability. Therefore, CAC-OS is most suitable for various semiconductor devices such as displays.

本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。The present embodiment may be carried out, at least in part thereof, in combination with other embodiments described in the present specification or other embodiments as appropriate.

本実施例では、本発明の一態様である、金属酸化物１０８を有するトランジスタ１５０を
作製し、電気特性および信頼性試験を行った。なお、本実施例においては、金属酸化物１
０８を有するトランジスタ１５０として、試料２Ａを作製した。In this embodiment, atransistor 150 having ametal oxide 108, which is one aspect of the present invention, was produced and tested for electrical characteristics and reliability. In this embodiment, themetal oxide 1
Sample 2A was prepared as thetransistor 150 having 08.

＜試料の構成と作製方法＞
以下では、本発明の一態様に係る試料２Ａについて説明する。試料２Ａとして、実施の形
態２、および図９乃至図１１で説明した作成方法により、図６の構造を有するトランジス
タ１５０を作製した。<Sample composition and preparation method>
Hereinafter, the sample 2A according to one aspect of the present invention will be described. As the sample 2A, thetransistor 150 having the structure of FIG. 6 was produced by the production method described in the second embodiment and FIGS. 9 to 11.

なお、試料２Ａは、実施の形態２にて説明した作製方法により作製した。また、金属酸化
物１０８の成膜工程において、成膜条件は、基板温度を１３０℃とし、スパッタガスとし
て酸素（Ｏ_２）流量を３０ｓｃｃｍ、およびアルゴン（Ａｒ）流量を２７０ｓｃｃｍとす
ることで、酸素流量比を１０％とした。また、チャンバー内の圧力を０．６Ｐａとし、タ
ーゲットには、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
）を用いた。また、スパッタリング装置内に設置された金属酸化物ターゲットに２５００
ＷのＡＣ電力を供給した。The sample 2A was prepared by the production method described in the second embodiment. Further, in the film forming process of themetal oxide 108, the film forming conditions are such that the substrate temperature is 130 ° C., the oxygen (O₂ ) flow rate as the sputter gas is 30 sccm, and the argon (Ar) flow rate is 270 sccm. The flow rate ratio was set to 10%. Further, the pressure in the chamber is set to 0.6 Pa, and the target is a metal oxide target (In: Ga: Zn = 4: 2: 4.1 [atomic number ratio].
) Was used. In addition, 2500 is applied to the metal oxide target installed in the sputtering device.
The AC power of W was supplied.

なお、トランジスタ１５０のチャネル長は２μｍ、チャネル幅は３μｍ（以下、Ｌ／Ｗ＝
２／３μｍともいう）、またはチャネル長は２μｍ、チャネル幅は５０μｍ（以下、Ｌ／
Ｗ＝２／５０μｍともいう）とした。The channel length of thetransistor 150 is 2 μm, and the channel width is 3 μm (hereinafter, L / W =).
(Also referred to as 2/3 μm), or channel length is 2 μm and channel width is 50 μm (hereinafter, L /
W = 2/50 μm).

＜トランジスタの電気特性＞
次に、上記作製した試料２Ａのトランジスタ（Ｌ／Ｗ＝２／３μｍ）の電気特性を測定し
た。測定結果を図２４に示す。<Electrical characteristics of transistors>
Next, the electrical characteristics of the transistor (L / W = 2/3 μm) of the prepared sample 2A were measured. The measurement results are shown in FIG.

なお、トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能
する導電膜１１２に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲ
ート電極として機能する導電膜１０６に印加する電圧（Ｖｂｇ）ともいう）を、－１０Ｖ
から＋１０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導
電膜１２０ａに印加する電圧（以下、ソース電圧（Ｖ_ｓ）ともいう）を０Ｖ（ｃｏｍｍ）
とし、ドレイン電極として機能する導電膜１２０ｂに印加する電圧（以下、ドレイン電圧
（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。The measurement conditions for the Id-Vg characteristic of the transistor are the voltage applied to theconductive film 112 that functions as the first gate electrode (hereinafter, also referred to as the gate voltage (Vg)) and the function as the second gate electrode. The voltage (also referred to as Vbg) applied to the conductive film 106) is -10V.
To + 10V was applied in steps of 0.25V. Further, the voltage applied to theconductive film 120a functioning as the source electrode (hereinafter, also referred to as source voltage (_Vs )) is 0V (com).
The voltage applied to theconductive film 120b functioning as the drain electrode (hereinafter, also referred to as drain voltage (Vd)) was 0.1 V and 20 V.

［トランジスタのＩｄ－Ｖｇ特性］
ここで、トランジスタのドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）について説明
する。図２５（Ａ）はトランジスタのＩｄ－Ｖｇ特性の一例を説明する図である。なお、
図２５（Ａ）において、理解を簡単にするためにトランジスタの活性層には、多結晶シリ
コンを用いた場合を想定している。また、図２５（Ａ）において、縦軸がＩｄを横軸がＶ
ｇをそれぞれ表す。[Transistor Id-Vg characteristics]
Here, the drain current-gate voltage characteristic (Id-Vg characteristic) of the transistor will be described. FIG. 25A is a diagram illustrating an example of the Id-Vg characteristic of the transistor. note that,
In FIG. 25A, it is assumed that polycrystalline silicon is used for the active layer of the transistor for easy understanding. Further, in FIG. 25 (A), the vertical axis is Id and the horizontal axis is V.
Represents g respectively.

図２５（Ａ）に示すように、Ｉｄ－Ｖｇ特性は、大きく分けて３つの領域に分けられる。
１つ目の領域をオフ領域（ＯＦＦｒｅｇｉｏｎ）と、２つ目の領域をサブスレッショルド
領域（ｓｕｂｔｈｒｅｓｈｏｌｄｒｅｇｉｏｎ）と、３つ目の領域をオン領域（ＯＮｒｉ
ｇｉｏｎ）と、それぞれ呼称する。また、サブスレッショルド領域とオン領域との境界の
ゲート電圧をしきい値電圧（Ｖｔｈ）と呼称する。As shown in FIG. 25 (A), the Id-Vg characteristic can be roughly divided into three regions.
The first region is the OFF region, the second region is the subthreshold region, and the third region is the ON region.
Gion), respectively. Further, the gate voltage at the boundary between the subthreshold region and the on region is referred to as a threshold voltage (Vth).

トランジスタの特性としては、オフ領域のドレイン電流（オフ電流またはＩｏｆｆともい
う）が低く、オン領域のドレイン電流（オン電流またはＩｏｎともいう）が高い方が望ま
しい。なお、トランジスタのオン電流については、電界効果移動度を指標とする場合が多
い。電界効果移動度の詳細については後述する。As the characteristics of the transistor, it is desirable that the drain current in the off region (also referred to as off current or Ioff) is low and the drain current in the on region (also referred to as on current or Ion) is high. The field-effect mobility is often used as an index for the on-current of the transistor. The details of the field effect mobility will be described later.

また、トランジスタを低い電圧で駆動させるためには、サブスレッショルド領域でのＩｄ
－Ｖｇ特性の傾きが急峻である方が望ましい。サブスレッショルド領域のＩｄ－Ｖｇ特性
の変化の大きさを表わす指標として、ＳＳ（ｓｕｂｔｈｒｅｓｈｏｌｄｓｗｉｎｇ）また
はＳ値などと呼称される。なお、Ｓ値は、以下の式（１）で表される。In addition, in order to drive the transistor at a low voltage, Id in the subthreshold region
-It is desirable that the slope of the Vg characteristic is steep. As an index showing the magnitude of the change in the Id-Vg characteristic in the subthreshold region, it is called SS (subthresholdswing) or S value. The S value is represented by the following equation (1).

Ｓ値は、サブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲー
ト電圧の変化量の最小値である。Ｓ値が小さいほど、オンとオフとのスイッチング動作を
急峻に行うことができる。The S value is the minimum value of the amount of change in the gate voltage required for the drain current to change by an order of magnitude in the subthreshold region. The smaller the S value, the steeper the switching operation between on and off.

［トランジスタのＩｄ－Ｖｄ特性］
次に、トランジスタのドレイン電流－ドレイン電圧特性（Ｉｄ－Ｖｄ特性）について説明
する。図２５（Ｂ）はトランジスタのＩｄ－Ｖｄ特性の一例を説明する図である。また、
図２５（Ｂ）において、縦軸がＩｄを横軸がＶｄをそれぞれ表す。[Transistor Id-Vd characteristics]
Next, the drain current-drain voltage characteristic (Id-Vd characteristic) of the transistor will be described. FIG. 25B is a diagram illustrating an example of the Id-Vd characteristic of the transistor. also,
In FIG. 25B, the vertical axis represents Id and the horizontal axis represents Vd.

図２５（Ｂ）に示すように、オン領域は、さらに２つの領域に分けられる。１つ目の領域
を線形領域（Ｌｉｎｅａｒｒｅｇｉｏｎ）と、２つ目の領域を飽和領域（Ｓａｔｕｒｅａ
ｔｉｏｎｒｅｇｉｏｎ）と、それぞれ呼称する。線形領域は、ドレイン電流がドレイン電
圧の上昇に伴って放物線状に大きくなる。一方で飽和領域は、ドレイン電圧が変化しても
ドレイン電流が大きく変化しない。なお、真空管に準じて、線形領域を３極管領域と、飽
和領域を５極管領域と、それぞれ呼称する場合がある。As shown in FIG. 25 (B), the on region is further divided into two regions. The first region is the linear region and the second region is the saturated region (Saturea).
It is referred to as "tionregion"). In the linear region, the drain current increases in a parabolic manner as the drain voltage increases. On the other hand, in the saturation region, the drain current does not change significantly even if the drain voltage changes. According to the vacuum tube, the linear region may be referred to as a triode region and the saturated region may be referred to as a pentode region.

また、線形領域とは、Ｖｄに対してＶｇが大きい（Ｖｄ＜Ｖｇ）状態を指す場合がある。
また、飽和領域とは、Ｖｇに対してＶｄが大きい（Ｖｇ＜Ｖｄ）状態を指す場合がある。
ただし、実際には、トランジスタのしきい値電圧を考慮する必要がある。よって、トラン
ジスタのしきい値電圧を差分した値（Ｖｄ＜Ｖｇ－Ｖｔｈ）を線形領域とする場合がある
。同様に、トランジスタのしきい値電圧を差分した値（Ｖｇ－Ｖｔｈ＜Ｖｄ）を飽和領域
とする場合がある。Further, the linear region may refer to a state in which Vg is larger than Vd (Vd <Vg).
Further, the saturation region may refer to a state in which Vd is larger than Vg (Vg <Vd).
However, in reality, it is necessary to consider the threshold voltage of the transistor. Therefore, the value obtained by subtracting the threshold voltage of the transistor (Vd <Vg-Vth) may be set as the linear region. Similarly, the value obtained by subtracting the threshold voltage of the transistor (Vg-Vth <Vd) may be set as the saturation region.

トランジスタのＩｄ－Ｖｄ特性において、飽和領域の電流が一定であるような特性を、「
飽和性が良い」と表現する場合がある。トランジスタの飽和性の良さは、特に有機ＥＬデ
ィスプレイへの応用で重要である。例えば、飽和性が良いトランジスタを有機ＥＬディス
プレイの画素のトランジスタに用いることで、ドレイン電圧が変化しても画素の明るさの
変化を抑制することができる。In the Id-Vd characteristic of the transistor, the characteristic that the current in the saturation region is constant is described as "
It may be expressed as "good saturation". Good transistor saturation is especially important in applications to organic EL displays. For example, by using a transistor having good saturation as a transistor of a pixel of an organic EL display, it is possible to suppress a change in the brightness of the pixel even if the drain voltage changes.

［ドレイン電流の解析モデル］
次に、ドレイン電流の解析モデルについて説明する。ドレイン電流の解析モデルとしては
、Ｇｒａｄｕａｌｃｈａｎｎｅｌ近似（ＧＣＡ）に基づくドレイン電流の解析式が知られ
ている。ＧＣＡに基づくとトランジスタのドレイン電流は、以下の式（２）で表される。[Drain current analysis model]
Next, the analysis model of the drain current will be described. As a drain current analysis model, a drain current analysis formula based on the Global channel approximation (GCA) is known. Based on GCA, the drain current of the transistor is expressed by the following equation (2).

数式（２）において、上が線形領域におけるドレイン電流の式であり、下が飽和領域にお
けるドレイン電流の式である。数式（２）において、Ｉｄはドレイン電流、μは活性層の
移動度、Ｌはトランジスタのチャネル長、Ｗはトランジスタのチャネル幅、Ｃｏｘはゲー
ト容量、Ｖｇはゲート電圧、Ｖｄはドレイン電圧、Ｖｔｈはトランジスタのしきい値電圧
を、それぞれ表す。In the formula (2), the upper part is the formula of the drain current in the linear region, and the lower part is the formula of the drain current in the saturated region. In formula (2), Id is the drain current, μ is the mobility of the active layer, L is the channel length of the transistor, W is the channel width of the transistor, Cox is the gate capacitance, Vg is the gate voltage, Vd is the drain voltage, and Vth is. Represents the threshold voltage of each transistor.

［電界効果移動度］
次に、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電界
効果移動度が用いられる。上述したように、トランジスタのオン領域は線形領域と飽和領
域に分かれる。それぞれの領域の特性から、ＧＣＡに基づくドレイン電流の解析式に基づ
いてトランジスタの電界効果移動度を算出することができる。区別する必要のあるときは
、それぞれ線形移動度（Ｌｉｎｅａｒｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒａｔ
ｉｏｎｍｏｂｉｌｉｔｙ）と呼ばれる。線形移動度は、以下の式（３）で表され、飽和移
動度は、以下の式（４）で表される。[Electric field effect mobility]
Next, the electric field effect mobility will be described. The field effect mobility is used as an index of the current driving force of the transistor. As mentioned above, the on region of the transistor is divided into a linear region and a saturated region. From the characteristics of each region, the field effect mobility of the transistor can be calculated based on the analysis formula of the drain current based on GCA. When it is necessary to distinguish between linear mobility and saturation mobility, respectively.
It is called ionmobility). The linear mobility is expressed by the following equation (3), and the saturation mobility is expressed by the following equation (4).

本明細書等においては、式（３）及び式（４）から算出される曲線を、移動度曲線と呼称
する。図２６に、ＧＣＡに基づくドレイン電流の解析式から計算した移動度曲線を示す。
なお、図２６では、ＧＣＡが有効であるとした場合のＶｄ＝１０ＶのＩｄ－Ｖｇ特性と、
線形移動度及び飽和移動度の移動度曲線とを、それぞれ重ねて示している。In the present specification and the like, the curve calculated from the equation (3) and the equation (4) is referred to as a mobility curve. FIG. 26 shows the mobility curve calculated from the analysis formula of the drain current based on GCA.
In FIG. 26, the Id-Vg characteristic of Vd = 10V when GCA is effective is shown.
The mobility curves of the linear mobility and the saturation mobility are shown on top of each other.

図２６においては、ＧＣＡに基づくドレイン電流の解析式からＩｄ－Ｖｇ特性を計算して
いる。移動度曲線の形状は、トランジスタの内部の様子を理解するための手がかりとなる
。In FIG. 26, the Id-Vg characteristic is calculated from the analysis formula of the drain current based on GCA. The shape of the mobility curve is a clue to understand the inside of the transistor.

図２４に、試料２ＡのＩｄ－Ｖｇ特性結果、および電界効果移動度を示す。実線はＶｄが
２０Ｖの時のＩｄ、一点鎖線は、Ｖｄが０．１Ｖの時のＩｄを示す。また、破線は、電界
効果移動度を示す。なお、図２４において、第１縦軸がＩｄ［Ａ］を、第２縦軸が電界効
果移動度（μＦＥ［ｃｍ^２／Ｖ_ｓ］）を、横軸がＶｇ［Ｖ］を、それぞれ表す。また、電
界効果移動度については、Ｖｄを２０Ｖとして測定した値から算出した。FIG. 24 shows the Id-Vg characteristic results of sample 2A and the field effect mobility. The solid line shows Id when Vd is 20V, and the alternate long and short dash line shows Id when Vd is 0.1V. The broken line indicates the electric field effect mobility. In FIG. 24, the first vertical axis represents Id [A], the second vertical axis represents field effect mobility (μFE [cm² / V_s ]), and the horizontal axis represents Vg [V]. Further, the field effect mobility was calculated from the value measured with Vd as 20V.

図２４より、試料２Ａは、０Ｖ付近の立ち上がりがよく、高いオン電流（Ｉ_ｏｎ）を示す
ことがわかった。また、高い電界効果移動度を有することが分かった。From FIG. 24, it was found that the sample 2A had a good rise near 0 V and showed a high on-current (I_on ). It was also found to have high field effect mobility.

従って、本発明の一態様の金属酸化物を、トランジスタに用いることで、高いオン電流（
Ｉ_ｏｎ）、および高い電界効果移動度を有することが分かった。これは、金属酸化物中の
キャリア密度が高いことに起因すると推測できる。Therefore, by using the metal oxide of one aspect of the present invention in the transistor, a high on-current (high on-current) (
I_on ), and found to have high field-effect mobilities. It can be inferred that this is due to the high carrier density in the metal oxide.

本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実
施例と適宜組み合わせて実施することができる。The present embodiment may be carried out, at least in part thereof, in combination with other embodiments described in the present specification or other embodiments as appropriate.

００１領域
００２領域
１００トランジスタ
１０２基板
１０４絶縁膜
１０６導電膜
１０８金属酸化物
１０８ａ金属酸化物
１０８ｉ領域
１０８ｎ領域
１１０絶縁膜
１１０＿０絶縁膜
１１２導電膜
１１２＿０導電膜
１１２＿１導電膜
１１２＿２導電膜
１１６絶縁膜
１１８絶縁膜
１２０ａ導電膜
１２０ｂ導電膜
１２２絶縁膜
１４０マスク
１４１ａ開口部
１４１ｂ開口部
１４３開口部
１５０トランジスタ
１６０トランジスタ
３００Ａトランジスタ
３００Ｂトランジスタ
３００Ｃトランジスタ
３００Ｄトランジスタ
３０２基板
３０４導電膜
３０６絶縁膜
３０７絶縁膜
３０８金属酸化物
３１２ａ導電膜
３１２ｂ導電膜
３１４絶縁膜
３１６絶縁膜
３１８絶縁膜
３２０ａ導電膜
３２０ｂ導電膜
３４１ａ開口部
３４１ｂ開口部
３４２ａ開口部
３４２ｂ開口部
３４２ｃ開口部
６００表示パネル
６０１トランジスタ
６０４接続部
６０５トランジスタ
６０６トランジスタ
６０７接続部
６１２液晶層
６１３導電膜
６１７絶縁膜
６２０絶縁膜
６２１絶縁膜
６２３導電膜
６３１着色層
６３２遮光膜
６３３ａ配向膜
６３３ｂ配向膜
６３４着色層
６３５導電膜
６４０液晶素子
６４１接着層
６４２接着層
６４３導電膜
６４４ＥＬ層
６４５ａ導電膜
６４５ｂ導電膜
６４６絶縁膜
６４７絶縁膜
６４８導電膜
６４９接続層
６５１基板
６５２導電膜
６５３半導体膜
６５４導電膜
６５５開口
６５６偏光板
６５９回路
６６０発光素子
６６１基板
６６２表示部
６６３導電膜
６６６配線
６７２ＦＰＣ
６７３ＩＣ
６８１絶縁膜
６８２絶縁膜
６８３絶縁膜
６８４絶縁膜
６８５絶縁膜
６８６接続体
６８７接続部001region 002region 100transistor 102substrate 104insulating film 106conductive film 108metal oxide 108a metaloxide 108iregion 108n region 110 insulating film 110_0 insulatingfilm 112 conductive film 112_0 conductive film 112_1 conductive film 112_2conductive film 116insulating film 118 insulatingfilm 120aconductive film 120bconductive film 122insulating film 140mask 141aopening 141b opening 143opening 150transistor 160transistor 300Atransistor 300Btransistor 300Ctransistor 300D transistor 302substrate 304conductive film 306insulating film 307insulating film 308metal oxide 312aconductive film 312bconductive film 314insulating film 316insulating film 318 insulatingfilm 320aconductive film 320bconductive film 341aopening 341bopening 342aopening 342bopening 342c opening 600display panel 601transistor 604connection 605transistor 606transistor 607connection 612liquid crystal Layer 613conductive film 617insulating film 620insulating film 621insulating film 623conductive film 631colored layer 632 light-shieldingfilm 633aalignment film633b alignment film 634colored layer 635conductive film 640liquid crystal element 641adhesive layer 642adhesive layer 643conductive film 644EL layer 645aconductive Film 645bconductive film 646insulating film 647insulating film 648conductive film 649connection layer 651substrate 652conductive film 653semiconductor film 654conductive film 655opening 656polarizing plate 659circuit 660light emitting element 661substrate 662display unit 663conductive film 666wiring 672 FPC
673IC
681Insulation film 682Insulation film 683Insulation film 684Insulation film 685Insulation film 686Connection body 687 Connection part

Claims (5)

Translated fromJapanese

第１の領域と、第２の領域とが混在している金属酸化物をチャネル領域に有するトランジスタであって、
前記金属酸化物の下面に接するように第１の絶縁膜が配置され、
前記金属酸化物の上面に接するように第２の絶縁膜が配置され、
前記第１の領域の一部と前記第２の領域の一部とは、それぞれ前記第１の絶縁膜と前記第２の絶縁膜とに接し、
前記第１の領域は、Ｉｎ、Ｚｎ及び元素Ｍを有し、
前記第２の領域は、Ｉｎ、Ｚｎ及び元素Ｍを有し、
元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムの少なくともいずれか一を含み、
前記第２の領域は、前記第１の領域よりも元素Ｍの濃度が高く、前記第１の領域は、前記第２の領域よりもＩｎの濃度が高い、トランジスタ。A transistor having a metal oxide in a channel region in which a first region and a second region coexist.
The first insulating film is arranged so as to be in contact with the lower surface of the metal oxide.
A second insulating film is arranged so as to be in contact with the upper surface of the metal oxide.
A part of the first region and a part of the second region are in contact with the first insulating film and the second insulating film, respectively.
The first region has In, Zn and element M and has
The second region has In, Zn and element M and has
The element M is atleast one of gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium.Including one
A transistor in which the second region has a higher concentration of element M than the first region, and the first region has a higher concentration of In than the second region . 第１の領域と、第２の領域とが混在している金属酸化物をチャネル領域に有するトランジスタであって、
前記金属酸化物の下面に接するように第１の絶縁膜が配置され、
前記金属酸化物の上面に接するように第２の絶縁膜が配置され、
前記第１の領域の一部と前記第２の領域の一部とは、それぞれ前記第１の絶縁膜と前記第２の絶縁膜とに接し、
前記第１の領域は、Ｉｎ、Ｚｎ及び元素Ｍを有し、
前記第２の領域は、Ｉｎ、Ｚｎ及び元素Ｍを有し、
元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムの少なくともいずれか一を含み、
前記第２の領域は、前記第１の領域よりも元素Ｍの濃度が高く、前記第１の領域は、前記第２の領域よりもＩｎの濃度が高く、
前記第１の領域は、前記第２の領域よりエネルギーバンドの伝導帯下端が低いトランジスタ。A transistor having a metal oxide in a channel region in which a first region and a second region coexist.
The first insulating film is arranged so as to be in contact with the lower surface of the metal oxide.
A second insulating film is arranged so as to be in contact with the upper surface of the metal oxide.
A part of the first region and a part of the second region are in contact with the first insulating film and the second insulating film, respectively.
The first region has In, Zn and element M and has
The second region has In, Zn and element M and has
The element M is atleast one of gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium.Including one
The second region has a higher concentration of element M than the first region, and the first region has a higher concentration of In than the second region.
The first region is a transistor whose lower end of the conduction band of the energy band is lower than that of the second region. 請求項１又は請求項２に記載のトランジスタを有する表示装置であって、
前記表示装置は、基板上に表示部と、前記表示部を駆動させるドライバと、を有し、
前記ドライバは前記トランジスタを有する、表示装置。A display device having the transistor according toclaim 1 or 2 .
The display device has a display unit and a driver for driving the display unit on a substrate.
The driver is a display device having the transistor. 請求項１又は請求項２に記載のトランジスタを有する表示装置であって、
前記表示装置は、基板上に走査線駆動回路と、表示部と、を有し、
前記走査線駆動回路は前記トランジスタを有する、表示装置。A display device having the transistor according toclaim 1 or 2 .
The display device has a scanning line drive circuit and a display unit on the substrate.
The scanning line drive circuit is a display device having the transistor. 請求項１又は請求項２に記載のトランジスタを有する表示装置であって、
前記表示装置は、基板上に信号線駆動回路と、表示部と、を有し、
前記信号線駆動回路は前記トランジスタを有する、表示装置。A display device having the transistor according toclaim 1 or 2 .
The display device has a signal line drive circuit and a display unit on the substrate.
The signal line drive circuit is a display device having the transistor.

Images