JP6528406B2 - Electronic device and method of manufacturing electronic device - Google Patents
Electronic device and method of manufacturing electronic deviceDownload PDFInfo
- Publication number
- JP6528406B2 JP6528406B2JP2015001406AJP2015001406AJP6528406B2JP 6528406 B2JP6528406 B2JP 6528406B2JP 2015001406 AJP2015001406 AJP 2015001406AJP 2015001406 AJP2015001406 AJP 2015001406AJP 6528406 B2JP6528406 B2JP 6528406B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- electronic device
- component
- circuit board
- regulator component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519manufacturing processMethods0.000titledescription22
- 239000004020conductorSubstances0.000claimsdescription170
- 230000017525heat dissipationEffects0.000claimsdescription64
- 239000004065semiconductorSubstances0.000claimsdescription54
- 238000010438heat treatmentMethods0.000claimsdescription35
- 239000000758substrateSubstances0.000claimsdescription24
- 239000000463materialSubstances0.000description67
- 229910000679solderInorganic materials0.000description60
- 229920005989resinPolymers0.000description26
- 239000011347resinSubstances0.000description26
- 238000000034methodMethods0.000description19
- 238000010586diagramMethods0.000description17
- 238000007789sealingMethods0.000description15
- 239000000853adhesiveSubstances0.000description14
- 230000001070adhesive effectEffects0.000description14
- 238000012546transferMethods0.000description14
- 238000002844meltingMethods0.000description12
- 230000008018meltingEffects0.000description12
- 239000011800void materialSubstances0.000description11
- 230000006866deteriorationEffects0.000description10
- 238000013021overheatingMethods0.000description9
- 230000008569processEffects0.000description8
- 239000010949copperSubstances0.000description6
- 230000005855radiationEffects0.000description6
- PXHVJJICTQNCMI-UHFFFAOYSA-NNickelChemical compound[Ni]PXHVJJICTQNCMI-UHFFFAOYSA-N0.000description5
- 238000001816coolingMethods0.000description4
- 229910052802copperInorganic materials0.000description4
- 238000005516engineering processMethods0.000description4
- 239000010931goldSubstances0.000description4
- 230000000694effectsEffects0.000description3
- 229910052737goldInorganic materials0.000description3
- 239000012528membraneSubstances0.000description3
- 230000004048modificationEffects0.000description3
- 238000012986modificationMethods0.000description3
- 229910052759nickelInorganic materials0.000description3
- 229910052782aluminiumInorganic materials0.000description2
- 239000003990capacitorSubstances0.000description2
- 239000003575carbonaceous materialSubstances0.000description2
- 229910010293ceramic materialInorganic materials0.000description2
- 230000007547defectEffects0.000description2
- 230000009191jumpingEffects0.000description2
- 239000000155meltSubstances0.000description2
- 239000007769metal materialSubstances0.000description2
- 238000002360preparation methodMethods0.000description2
- 230000009467reductionEffects0.000description2
- 238000004804windingMethods0.000description2
- RYGMFSIKBFXOCR-UHFFFAOYSA-NCopperChemical compound[Cu]RYGMFSIKBFXOCR-UHFFFAOYSA-N0.000description1
- XAGFODPZIPBFFR-UHFFFAOYSA-NaluminiumChemical compound[Al]XAGFODPZIPBFFR-UHFFFAOYSA-N0.000description1
- 238000005422blastingMethods0.000description1
- 230000008859changeEffects0.000description1
- 238000006073displacement reactionMethods0.000description1
- 230000009977dual effectEffects0.000description1
- PCHJSUWPFVWCPO-UHFFFAOYSA-NgoldChemical compound[Au]PCHJSUWPFVWCPO-UHFFFAOYSA-N0.000description1
- 230000001771impaired effectEffects0.000description1
- 238000007689inspectionMethods0.000description1
- 230000010354integrationEffects0.000description1
- 238000005304joiningMethods0.000description1
- 230000007774longtermEffects0.000description1
- 238000007747platingMethods0.000description1
- 238000003825pressingMethods0.000description1
- 238000007639printingMethods0.000description1
- 238000012545processingMethods0.000description1
- 239000003351stiffenerSubstances0.000description1
- 229920005992thermoplastic resinPolymers0.000description1
- 229920001187thermosetting polymerPolymers0.000description1
Images
Classifications
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Translated fromJapanese本発明は、電子装置及び電子装置の製造方法に関する。 The present invention relates to an electronic device and a method of manufacturing the electronic device.
回路基板等の電子部品の上に、半導体素子等の別の電子部品を、半田等の導体材料を介して搭載する技術が知られている。また、電子部品からの放熱性を高めるため、電子部品の上に、半田等の導体材料や熱伝導性の樹脂材料を介して放熱部材を搭載する技術が知られている。 There is known a technique in which another electronic component such as a semiconductor element is mounted on an electronic component such as a circuit board via a conductor material such as solder. In addition, in order to enhance the heat dissipation from the electronic component, there is known a technique of mounting a heat dissipation member on the electronic component via a conductor material such as solder or a thermally conductive resin material.
これまでの技術では、導体材料を介して配置される電子部品間、導体材料や樹脂材料を介して配置される電子部品と放熱部材との間で、十分な伝熱が行えない場合がある。その場合、電子部品からの放熱性が悪化し、電子部品の過熱、それによる電子部品更には電子部品を備えた電子装置の性能劣化や故障を招く恐れがある。 In the prior art, there may be cases where sufficient heat transfer can not be performed between the electronic components disposed via the conductor material, and between the electronic component disposed via the conductor material or the resin material and the heat dissipation member. In that case, the heat dissipation from the electronic component may be deteriorated, which may lead to overheating of the electronic component, and to deterioration in performance or failure of the electronic device including the electronic component and the electronic component.
本発明の一観点によれば、基板と、前記基板の上方に設けられた半導体素子と、前記基板の上方であって、平面視で前記半導体素子とは異なる位置に設けられた電子部品と、前記電子部品の上方に設けられた第１放熱部材と、前記電子部品の上面及び下面並びに対向する第１側面及び第２側面に連続して設けられ、前記基板及び前記第１放熱部材に接続された導体層とを含み、前記電子部品は、前記下面に、前記導体層とは電気的に独立した端子を有し、前記端子によって前記基板と電気的に接続されている電子装置が提供される。According to one aspect of the present invention, a substrate, a semiconductor element provided above the substrate, and an electronic component provided above the substrate and at a position different from the semiconductor element in plan view, A first heat radiation member provided above the electronic component, and upper and lower surfaces of the electronic component and a first side surface and a second side surface facing each other continuously connected to the substrate and the first heat radiation member;It is seen including a conductorlayer, wherein the electronic component to the lower surface, said has electrically independent terminals and conductor layers, the substrate and electrically connected to it are the electronic device is providedby the terminal Ru.
また、本発明の一観点によれば、基板の上方に、上面及び下面並びに対向する第１側面及び第２側面に連続して導体層が設けられた電子部品を配置する工程と、前記電子部品の上方に放熱部材を配置する工程と、前記導体層を加熱して溶融させ、前記導体層を前記基板及び前記放熱部材と接続する工程とを含む電子装置の製造方法が提供される。更にまた、本発明の一観点によれば、電子部品の上面、第１側面、下面及び第２側面に対応する一続きの導体シートを準備する工程と、前記導体シートを、前記上面、前記第１側面、前記下面及び前記第２側面に貼付することによって前記上面、前記第１側面、前記下面及び前記第２側面に連続して設けられた導体層を形成する工程と、前記導体層を形成する工程の後に、基板の上方に、前記電子部品を配置する工程と、前記電子部品の上方に放熱部材を配置する工程と、前記導体層を前記基板及び前記放熱部材と接続する工程とを含む電子装置の製造方法が提供される。According to an aspect of the present invention, above asubstrate, placing an upper surface and a lower surface and the first side surface and continuously child partconductive conductor layer isprovided on a second side opposite the frontStories placing an upper heat radiation member of theelectronic componentis melted by heating the conductive layer, a method of manufacturing an electronic device including the step of connecting said conductive layer and saidsubstrate and said heat radiating member is provided .Furthermore, according to one aspect of the present invention, there is provided a process of preparing a series of conductor sheets corresponding to the upper surface, the first side surface, the lower surface and the second side surface of an electronic component; Forming a conductor layer continuously provided on the upper surface, the first side surface, the lower surface and the second side surface by attaching to one side surface, the lower surface and the second side surface, and forming the conductor layer Including the steps of: disposing the electronic component above the substrate; disposing the heat dissipation member above the electronic component; and connecting the conductor layer to the substrate and the heat dissipation member. A method of manufacturing an electronic device is provided.
開示の技術によれば、電子部品の上面及び下面並びに対向する側面に連続して設けられる導体層により、電子部品の放熱性を高めてその過熱を抑制することが可能になり、性能、信頼性に優れた電子装置を実現することが可能になる。 According to the disclosed technology, the conductor layer continuously provided on the upper and lower surfaces and the opposite side surfaces of the electronic component can enhance the heat dissipation of the electronic component and suppress its overheating, thereby achieving performance and reliability. It is possible to realize an excellent electronic device.
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子装置の一例を示す図である。図１（Ａ）は第１の実施の形態に係る電子装置の一例の要部斜視模式図、図１（Ｂ）は図１（Ａ）のＬ１−Ｌ１線の位置で切断した断面模式図、図１（Ｃ）は図１（Ａ）のＬ２−Ｌ２線の位置で切断した断面模式図である。First, the first embodiment will be described.
FIG. 1 is a view showing an example of the electronic device according to the first embodiment. 1 (A) is a schematic perspective view of an essential part of an example of the electronic device according to the first embodiment, and FIG. 1 (B) is a schematic cross-sectional view taken along the line L1-L1 of FIG. FIG. 1C is a schematic cross-sectional view cut at the position of line L2-L2 in FIG.
図１（Ａ）〜図１（Ｃ）に示す電子装置１は、電子部品１０及び電子部品２０、並びに放熱部材３０を備えている。電子部品１０の上に電子部品２０が搭載され、その電子部品２０の上に放熱部材３０が搭載されている。 An electronic device 1 shown in FIG. 1A to FIG. 1C includes an
電子部品１０には、半導体素子、半導体素子を備える半導体装置（半導体パッケージ）、回路基板等を用いることができる。電子部品２０には、半導体素子、半導体パッケージ等を用いることができる。例えば、電子部品１０には、回路基板が用いられ、電子部品２０には、その下面２０ｂや側面２０ｅ及び側面２０ｆに端子を有する半導体パッケージが用いられる。 For the
放熱部材３０には、良好な熱伝導性を有する材料が用いられる。例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属材料、セラミック材料、カーボン材料が放熱部材３０に用いられる。放熱部材３０は、例えば、プレート状とされる。放熱部材３０には、針状や板状のフィンを備えたものを用いてもよい。 For the
電子装置１は更に、図１（Ａ）〜図１（Ｃ）に示すように、電子部品１０と放熱部材３０の間に配置される電子部品２０の、その上面２０ａ及び下面２０ｂ並びに対向する側面２０ｃ及び側面２０ｄに連続して設けられた導体層４０を備えている。導体層４０は、電子部品２０のもう一対の対向する側面２０ｅ，２０ｆを除き、電子部品２０を包囲するように設けられる。導体層４０は、このように電子部品２０を包囲するように設けられ、電子部品２０と熱的に接続されている。 The electronic device 1 further includes, as shown in FIGS. 1A to 1C, the
導体層４０には、良好な熱伝導性を有する材料が用いられる。導体層４０には、例えば、半田が用いられる。導体層４０には、半田のほか、Ｃｕ、Ａｌ等の金属材料、セラミック材料、カーボン材料等を用いることもできる。 For the
尚、電子部品２０としてその下面２０ｂに端子を有するものが用いられる場合、電子部品２０の下面２０ｂに設けられる導体層４０の部分は、電子部品２０の端子と電気的に独立して設けられる。電子部品２０の下面２０ｂに設けられる導体層４０の部分は、電子部品２０の処理動作を損なわなければ電子部品２０の端子と電気的に接続されてもよい。 When the
電子部品１０及び放熱部材３０は、それぞれ電子部品２０の下方及び上方に、導体層４０に熱的に接続されて、配置されている。例えば、半田が用いられた導体層４０に、電子部品１０及び放熱部材３０が接合される。或いは、半田以外の材料が用いられた導体層４０に、半田を用いて電子部品１０及び放熱部材３０が接合される。 The
上記のような構成を有する電子装置１では、電子部品１０と電子部品２０の少なくとも一方に、動作時に発熱するものが用いられる場合がある。例えば、半導体素子や半導体パッケージ等が用いられる電子部品２０に発熱部品が採用される。電子装置１の内部の熱は、導体層４０を介して熱的に接続された、電子部品１０と電子部品２０との間、及び電子部品２０と放熱部材３０との間を伝熱され、電子部品１０や電子部品２０から、及び放熱部材３０から、電子装置１の外部へと放熱される。 In the electronic device 1 having the above-described configuration, a device that generates heat during operation may be used as at least one of the
電子装置１では、導体層４０に熱伝導性の良い材料を用いることで、電子部品２０の下面２０ｂと電子部品１０との間、及び電子部品２０の上面２０ａと放熱部材３０との間で、効率的な伝熱が可能になる。 In the electronic device 1, by using a material with good thermal conductivity for the
電子装置１では、電子部品２０の対向する側面２０ｃ及び側面２０ｄに、上面２０ａ及び下面２０ｂから連続する導体層４０が設けられている。このように側面２０ｃ及び側面２０ｄにも導体層４０が設けられていることで、これが電子部品２０の側面２０ｃ及び側面２０ｄの熱伝導パスとなり、電子部品２０を挟んで配置された電子部品１０と放熱部材３０との間における効率的な伝熱が可能になる。 In the electronic device 1, the
更に、この電子装置１では、電子部品２０の側面２０ｃ及び側面２０ｄに導体層４０が設けられていることで、電子部品２０の熱を、その側面２０ｃ及び側面２０ｄの導体層４０から電子装置１の外部へと効率的に放熱することができる。即ち、電子部品２０の側面２０ｃ及び側面２０ｄの導体層４０は、電子部品１０と放熱部材３０との間の熱伝導パスとなるほか、熱を外部へ放熱する放熱部材としても機能する。 Furthermore, in the electronic device 1, the
電子装置１では、導体層４０による電子部品１０、電子部品２０及び放熱部材３０の間での効率的な伝熱と、導体層４０からの放熱により、電子部品１０や電子部品２０から、及び放熱部材３０から、熱を電子装置１の外部へと効率的に放熱することができる。 In the electronic device 1, the efficient heat transfer between the
このように、電子部品１０と放熱部材３０の間に配置される電子部品２０に、その上面２０ａ及び下面２０ｂ並びに対向する側面２０ｃ及び側面２０ｄを包囲する導体層４０を設けることで、電子装置１の放熱性を高めることが可能になる。これにより、電子部品２０の過熱、電子部品１０の過熱を抑制することが可能になり、電子部品２０や電子部品１０、更にはこれらを備える電子装置１の、熱に起因した性能劣化や故障の発生を抑制し、性能、信頼性の高い電子装置１を実現することが可能になる。 Thus, by providing the
次に、第２の実施の形態について説明する。
図２は第２の実施の形態に係る電子装置の一例を示す図である。図２（Ａ）は第２の実施の形態に係る電子装置の一例の断面模式図、図２（Ｂ）は第２の実施の形態に係る電子装置の一例の平面模式図、図２（Ｃ）は第２の実施の形態に係る電子装置の一例の要部平面模式図である。図２（Ａ）は図２（Ｂ）のＬ３−Ｌ３断面模式図である。図２（Ｃ）は図２（Ｂ）のＸ部拡大図である。Next, a second embodiment will be described.
FIG. 2 is a view showing an example of the electronic device according to the second embodiment. FIG. 2A is a schematic cross-sectional view of an example of the electronic device according to the second embodiment, FIG. 2B is a schematic plan view of an example of the electronic device according to the second embodiment, and FIG. ) Is a schematic plan view of an essential part of an example of an electronic device according to a second embodiment. FIG. 2A is a schematic cross-sectional view taken along line L3-L3 of FIG. FIG. 2 (C) is an enlarged view of a portion X in FIG. 2 (B).
図２（Ａ）〜図２（Ｃ）には、電子装置１００として、回路基板１１０上に、下面に端子（後述の端子１２１等）を備えるレギュレータ部品１２０を搭載し、更にその上に放熱板１３０を搭載した構造を含む、ＦＣＢＧＡ（Flip Chip Ball Grid Array）パッケージを例示している。 In FIG. 2A to FIG. 2C, as the
レギュレータ部品１２０の下面１２０ｂには、図２（Ｃ）のように、対向する側面１２０ｅ及び側面１２０ｆに沿って、回路基板１１０の端子１１１に対応する位置に、複数の端子（後述の端子１２１）が設けられている。レギュレータ部品１２０は、その下面１２０ｂの端子で、回路基板１１０に電気的に接続されている。 On the
レギュレータ部品１２０には、その上面１２０ａ及び下面１２０ｂ並びに対向する側面１２０ｃ及び側面１２０ｄに連続して導体層１４０が設けられている。尚、レギュレータ部品１２０の下面１２０ｂの導体層１４０は、レギュレータ部品１２０の下面１２０ｂに設けられている端子（後述の端子１２１）とは電気的に接続されないように、設けられている。導体層１４０には、半田が用いられている。導体層１４０は、レギュレータ部品１２０の下方の回路基板１１０、及びレギュレータ部品１２０の上方の放熱板１３０に接合されている。 The
このようなレギュレータ部品１２０の詳細については後述する。
電子装置１００は、レギュレータ部品１２０と共に回路基板１１０上に搭載された能動素子である半導体素子１５０、及び受動素子１６０を含む。Details of such a
The
半導体素子１５０は、ＬＳＩ（Large Scale Integration）等の半導体チップ、或いはそのような半導体チップを含む半導体パッケージである。半導体素子１５０は、半田等のバンプ１５１を用いて回路基板１１０上に実装されている。半導体素子１５０と回路基板１１０との間には、それらの接続強度を高めるため、アンダーフィル樹脂１５２が充填されている。半導体素子１５０上には、半田等の熱伝導材１５３を介して放熱板１３１が設けられている。 The
受動素子１６０は、コンデンサや抵抗等の部品であって、半田等の接合材１６１を用いて回路基板１１０上に実装されている。
回路基板１１０の表面及び内部には、端子１１１やそれに接続される配線及びビア等、所定の導体パターン（回路パターン）が設けられている。レギュレータ部品１２０、半導体素子１５０及び受動素子１６０は、それぞれ下面の端子（後述の端子１２１）、バンプ１５１及び接合材１６１を介して、回路基板１１０の所定の導体パターンに電気的に接続されている。The
On the surface and inside of the
回路基板１１０の、レギュレータ部品１２０や半導体素子１５０等の搭載面側と反対の面側には、回路基板１１０の所定の導体パターンに電気的に接続されたバンプ１１３が設けられている。バンプ１１３には、例えば半田が用いられる。 A
回路基板１１０上のレギュレータ部品１２０、半導体素子１５０及び受動素子１６０は、回路基板１１０上に接着剤１７０を用いて設けられた枠１８０の内側領域に搭載されている。枠１８０は、回路基板１１０の反り等の変形を抑制するスティフナとして機能する。枠１８０は、放熱板１３１と一体又は別体で形成される。放熱板１３０は、枠１８０上に、接着剤１９０を用いて設けられている。 The
電子装置１００は、回路基板１１０に設けられたバンプ１１３を用いて、他の電子部品や電子装置に実装することができるようになっている。
ここで、上記のような電子装置１００に用いられるレギュレータ部品１２０について更に説明する。The
Here, the
図３及び図４は第２の実施の形態に係るレギュレータ部品の一例を示す図である。図３（Ａ）及び図３（Ｂ）は第２の実施の形態に係るレギュレータ部品の一例の外観図であって、図３（Ａ）はレギュレータ部品を上面側から見た外観斜視模式図、図３（Ｂ）はレギュレータ部品を下面側から見た外観斜視模式図である。図４（Ａ）及び図４（Ｂ）は第２の実施の形態に係るレギュレータ部品の断面模式図であって、図４（Ａ）は上記図２（Ｃ）のＬ４−Ｌ４断面模式図、図４（Ｂ）は上記図２（Ｃ）のＬ５−Ｌ５断面模式図である。 FIG.3 and FIG.4 is a figure which shows an example of the regulator components which concern on 2nd Embodiment. FIGS. 3A and 3B are external views of an example of a regulator component according to the second embodiment, and FIG. 3A is an external perspective schematic view of the regulator component as viewed from the top side. FIG. 3B is an external perspective schematic view of the regulator component as viewed from the lower surface side. FIGS. 4 (A) and 4 (B) are schematic cross-sectional views of regulator components according to the second embodiment, and FIG. 4 (A) is a schematic cross-sectional view of L4-L4 in FIG. 2 (C), FIG. 4 (B) is a schematic cross-sectional view taken along line L5-L5 of FIG. 2 (C).
レギュレータ部品１２０は、回路基板１１０上に半導体素子１５０と共に搭載され、半導体素子１５０へ供給する電圧、電流を一定に保つ制御を行う。図３（Ａ）及び図３（Ｂ）並びに図４（Ａ）及び図４（Ｂ）には、レギュレータ部品１２０の一例として、ＤＦＮ（Dual Flatpack No-leaded）パッケージを図示している。 The
レギュレータ部品１２０は、図３（Ａ）及び図３（Ｂ）に示すように、その下面１２０ｂに、側面１２０ｅ及び側面１２０ｆに沿って設けられた、複数の端子１２１を備えている。レギュレータ部品１２０は、この下面１２０ｂの端子１２１群を用いて、上記回路基板１１０と電気的に接続される。 As shown in FIGS. 3A and 3B, the
更に、レギュレータ部品１２０は、図３（Ｂ）に示すように、その下面１２０ｂに、端子１２１群とは電気的に独立した端子１２２を備えている。この下面１２０ｂの端子１２２は、動作時に発熱するレギュレータ部品１２０から熱を放熱するための放熱板として機能する。尚、端子１２２は、レギュレータ部品１２０を回路基板１１０と電気的に接続するための電気的な端子として機能させてもよい。 Furthermore, as shown in FIG. 3B, the
レギュレータ部品１２０は、図４（Ａ）及び図４（Ｂ）に示すように、端子１２１、端子１２２、半導体素子１２３、ワイヤ１２４及び封止樹脂１２５を含む。半導体素子１２３は、放熱板として機能する端子１２２上に搭載される。半導体素子１２３は、上記回路基板１１０との電気接続に用いる端子１２１と、ワイヤ１２４で接続される。端子１２１、端子１２２、半導体素子１２３及びワイヤ１２４は、端子１２１の一部の表面及び端子１２２の一部の表面が露出するように、封止樹脂１２５で封止される。 The
図３（Ａ）及び図３（Ｂ）に示す外観のレギュレータ部品１２０は、例えばこの図４（Ａ）及び図４（Ｂ）に示すような内部構成を有している。
レギュレータ部品１２０の端子１２１は、それに対応する位置に設けられた回路基板１１０の端子１１１に、半田等の接合材１２６を用いて接合される。これにより、レギュレータ部品１２０と回路基板１１０とが電気的に接続される。The
The
レギュレータ部品１２０は、図４（Ａ）及び図４（Ｂ）に示すように、上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄに連続して設けられた導体層１４０によって包囲される。導体層１４０には、例えば、半田が用いられる。 As shown in FIGS. 4A and 4B, the
レギュレータ部品１２０の下面１２０ｂの導体層１４０は、レギュレータ部品１２０の端子１２２（放熱板）に対応する位置に設けられた回路基板１１０の端子１１２に接合される。レギュレータ部品１２０は、端子１２２、導体層１４０及び端子１１２によって、回路基板１１０と熱的に接続される。尚、レギュレータ部品１２０は、これを回路基板１１０と電気的に接続する上記の端子１２１、接合材１２６及び端子１１１によっても、回路基板１１０と熱的に接続される。 The
レギュレータ部品１２０の上面１２０ａの導体層１４０は、放熱板１３０に接合される。これにより、レギュレータ部品１２０と回路基板１１０とが熱的に接続される。
図５は第２の実施の形態に係る電子装置の組み立て工程の一例を示す図である。図５（Ａ）は第２の実施の形態に係るレギュレータ部品配置工程の一例の要部断面模式図、図５（Ｂ）は第２の実施の形態に係る放熱板配置工程の一例の要部断面模式図である。The
FIG. 5 is a view showing an example of an assembly process of the electronic device according to the second embodiment. FIG. 5A is a schematic sectional view of an essential part of an example of a regulator component arranging step according to the second embodiment, and FIG. 5B is an essential part of an example of a heat sink arranging step according to the second embodiment. It is a cross-sectional schematic diagram.
組み立て時には、まず、図５（Ａ）に示すように、上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄを包囲する連続した導体層１４０が設けられたレギュレータ部品１２０を、回路基板１１０上に配置する。次いで、図５（Ｂ）に示すように、レギュレータ部品１２０を包囲する導体層１４０上に、放熱板１３０を配置する。そして、導体層１４０を回路基板１１０（その端子１１２）及び放熱板１３０に接合する。例えば、半田を用いた導体層１４０の加熱、溶融により、導体層１４０を回路基板１１０及び放熱板１３０に接合する。 At the time of assembly, first, as shown in FIG. 5A,
このような方法により、回路基板１１０、レギュレータ部品１２０及び放熱板１３０を、導体層１４０を用いて互いに接合することができる。
ところで、レギュレータ部品１２０は、動作時に発熱し得る。熱によってレギュレータ部品１２０が保証温度以上になると、その内部の配線の抵抗上昇等によって、動作速度が遅くなる場合がある。また、レギュレータ部品１２０が高温になる状態を含むような環境での使用が続くと、用いられている材料の劣化や昇降温の繰り返しで生じる応力負荷ダメージ等の長期的な影響によって、レギュレータ部品１２０の寿命が短くなる。レギュレータ部品１２０の過熱は、レギュレータ部品１２０のほか、これと接続される他の電子部品を含むデバイスの性能、信頼性を低下させる恐れがある。By such a method, the
By the way, the
これに対し、上記電子装置１００では、レギュレータ部品１２０の上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄを包囲する、連続した導体層１４０により、レギュレータ部品１２０の過熱を効果的に抑制する。 On the other hand, in the
即ち、電子装置１００では、導体層１４０が設けられていることで、レギュレータ部品１２０の下面１２０ｂと回路基板１１０との間、及びレギュレータ部品１２０の上面１２０ａと放熱板１３０との間で、効率的な伝熱が可能になる。電子装置１００では、レギュレータ部品１２０の側面２０ｃ及び側面２０ｄにも導体層４０が設けられていることで、これが、レギュレータ部品１２０を挟んで配置される回路基板１１０と放熱板１３０との間の熱伝導パスとなる。これにより、回路基板１１０と放熱板１３０との間の効率的な伝熱が可能になる。更に、この電子装置１００では、レギュレータ部品１２０の側面１２０ｃ及び側面１２０ｄの導体層４０が放熱部材として機能し、レギュレータ部品１２０の熱を外部へと効率的に放熱することができる。 That is, in the
このように電子装置１００では、導体層１４０により、回路基板１１０、レギュレータ部品１２０及び放熱板１３０の間での効率的な伝熱と、レギュレータ部品１２０の側面１２０ｃ及び側面１２０ｄの導体層１４０からの効率的な放熱が実現される。これにより、レギュレータ部品１２０で発生した熱を、回路基板１１０や放熱板１３０に効率的に伝熱してそれらから放熱すると共に、露出する導体層１４０からも効率的に放熱して、レギュレータ部品１２０の過熱を効果的に抑制することができる。 As described above, in the
レギュレータ部品１２０、更にはこれを備える電子装置１００の、熱に起因した性能劣化や故障の発生を抑制し、性能、信頼性の高い電子装置１００を実現することが可能になる。 It is possible to realize the
ここで、レギュレータ部品１２０に上記のような導体層１４０を設けない形態の電子装置の一例について述べる。
図６及び図７は別形態に係る電子装置の一例を示す図である。図６（Ａ）は別形態に係る電子装置の一例の断面模式図、図６（Ｂ）は別形態に係る電子装置の一例の平面模式図、図６（Ｃ）は別形態に係る電子装置の一例の要部平面模式図である。図６（Ａ）は図６（Ｂ）のＬ６−Ｌ６断面模式図である。図６（Ｃ）は図６（Ｂ）のＹ部拡大図である。また、図７（Ａ）は図６（Ｃ）のＬ７−Ｌ７断面模式図、図７（Ｂ）は図６（Ｃ）のＬ８−Ｌ８断面模式図である。Here, an example of the electronic device in which the
6 and 7 show an example of an electronic device according to another embodiment. 6A is a schematic cross-sectional view of an example of an electronic device according to another embodiment, FIG. 6B is a plan view of an example of an electronic device according to another embodiment, and FIG. 6C is an electronic device according to another embodiment. It is a principal part plane schematic diagram of an example. FIG. 6A is a schematic sectional view taken along line L6-L6 of FIG. FIG. 6 (C) is an enlarged view of a Y portion in FIG. 6 (B). 7 (A) is a schematic cross-sectional view taken along line L7-L7 in FIG. 6 (C), and FIG. 7 (B) is a schematic cross-sectional view taken along line L8-L8 in FIG. 6 (C).
また、図８は別形態に係る電子装置の組み立て工程の一例を示す図である。図８（Ａ）は別形態に係るレギュレータ部品配置工程の一例の要部断面模式図、図８（Ｂ）は別形態に係る接合材配置工程の一例の要部断面模式図、図８（Ｃ）は別形態に係る放熱板配置工程の一例の要部断面模式図である。 Moreover, FIG. 8 is a figure which shows an example of the assembly process of the electronic device which concerns on another form. FIG. 8 (A) is a schematic cross-sectional view of an essential part of an example of a regulator component placement process according to another embodiment, FIG. 8 (B) is a schematic cross-sectional view of an essential part of an adhesive material placement process according to another embodiment, FIG. 2.) is a cross-sectional schematic view of an example of a heat sink disposing step according to another embodiment.
図６（Ａ）〜図６（Ｃ）並びに図７（Ａ）及び図７（Ｂ）に示す電子装置１００Ａは、上記のようなレギュレータ部品１２０を包囲する導体層１４０を含んでいない点で、上記第２の実施の形態に係る電子装置１００と相違する。電子装置１００Ａでは、レギュレータ部品１２０（その端子１２２）が、接合材１２７Ａを介して回路基板１１０（その端子１１２）に接合され、接合材１２８Ａを介して放熱板１３０に接合されている。例えば、レギュレータ部品１２０と回路基板１１０とを接合する接合材１２７Ａには半田が用いられ、レギュレータ部品１２０と放熱板１３０とを接合する接合材１２８Ａには樹脂が用いられる。 The
組み立て時には、図８（Ａ）に示すように、回路基板１１０の端子１１２上に半田等の接合材１２７Ａが供給され、その上にレギュレータ部品１２０が配置されて、レギュレータ部品１２０と回路基板１１０とが接合材１２７Ａで接合される。例えば、半田を用いた接合材１２７Ａの加熱、溶融により、接合材１２７Ａを介してレギュレータ部品１２０と回路基板１１０とが接合される。接合されたレギュレータ部品１２０上には、図８（Ｂ）に示すように、樹脂等の接合材１２８Ａが供給される。そして、図８（Ｃ）に示すように、接合材１２８Ａ上に放熱板１３０が配置され、レギュレータ部品１２０と放熱板１３０とが接合材１２８Ａで接合される。 At the time of assembly, as shown in FIG. 8A, a
このように組み立てられる構造部を含む電子装置１００Ａ（図６及び図７）では、レギュレータ部品１２０と回路基板１１０との間の伝熱が接合材１２７Ａを介して行われ、レギュレータ部品１２０と放熱板１３０との間の伝熱が接合材１２８Ａを介して行われる。 In the
電子装置１００Ａでは、接合材１２８Ａの熱伝導率が低いと、レギュレータ部品１２０から放熱板１３０への伝熱効率が低くなる。また、電子装置１００Ａでは、レギュレータ部品１２０の側面に封止樹脂１２５が露出する構造のため、レギュレータ部品１２０自体からの放熱性は高くない。レギュレータ部品１２０の熱が接合材１２７Ａを介して回路基板１１０に伝熱されても、回路基板１１０からの放熱にも限界がある。電子装置１００Ａでは、例えばこのようなことが要因となって、レギュレータ部品１２０に過熱が生じる恐れがある。 In the
これに対し、上記第２の実施の形態に係る電子装置１００（図２〜図５）は、レギュレータ部品１２０の上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄを包囲する連続した導体層１４０を含む。この導体層１４０により、回路基板１１０、レギュレータ部品１２０及び放熱板１３０の間での効率的な伝熱と、レギュレータ部品１２０の側面１２０ｃ及び側面１２０ｄの導体層１４０からの効率的な放熱を可能にしている。これにより、電子装置１００では、レギュレータ部品１２０の過熱を効果的に抑制することが可能になっている。 On the other hand, the electronic device 100 (FIGS. 2 to 5) according to the second embodiment includes the
また、図６及び図７に示したような電子装置１００Ａでは、次の図９に示すような不具合が生じる可能性がある。
図９は別形態に係る電子装置で生じ得る不具合の一例について説明する図である。図９（Ａ）は別形態に係る電子装置を加熱した時の状態の一例を示す図、図９（Ｂ）は別形態に係る電子装置を加熱後に冷却した時の状態の一例を示す図である。Further, in the
FIG. 9 is a diagram for explaining an example of a defect that may occur in the electronic device according to another embodiment. FIG. 9A is a diagram showing an example of a state when the electronic device according to another embodiment is heated, and FIG. 9B is a diagram showing an example of a state when the electronic device according to another embodiment is cooled after being heated is there.
例えば、電子装置１００Ａは、組み立て後、回路基板１１０に設けられたバンプ１１３を用いて、他の電子装置等に実装される（二次実装）。二次実装は、半田を用いたバンプ１１３を、リフロー加熱によって溶融させる工程を含む。レギュレータ部品１２０の接合材１２７Ａに用いられている半田の融点が、回路基板１１０のバンプ１１３に用いられている半田の融点と同等若しくは低い場合には、この二次実装時のリフロー加熱でレギュレータ部品１２０の接合材１２７Ａも溶融することがある。 For example, after the
二次実装時のリフロー加熱では、回路基板１１０にうねり等の変形が生じ得る。回路基板１１０にこのような変形が生じると、図９（Ａ）に示すように、回路基板１１０と放熱板１３０との間隔が狭くなる場合がある。二次実装時のリフロー加熱により、バンプ１１３と共に、回路基板１１０とレギュレータ部品１２０との間の接合材１２７Ａも溶融した状態で、このように回路基板１１０と放熱板１３０との間隔が狭くなると、溶融した接合材１２７Ａが押し潰される。そして、接合材１２７Ａが押し潰されると、その一部（図９（Ａ）では接合材１２７Ａａとして図示）が回路基板１１０とレギュレータ部品１２０との間から外に飛び出してしまうという現象が発生する。 In the reflow heating at the time of secondary mounting, deformation such as waviness may occur in the
図９（Ａ）のようになった状態からリフロー加熱を終了して冷却を開始すると、回路基板１１０には、生じていたうねり等の変形が元に戻ろうとする力が作用する。このような力が作用することで、今度は図９（Ｂ）に示すように、回路基板１１０と放熱板１３０との間隔が広がることが起こり得る。このように回路基板１１０と放熱板１３０との間隔が広がる間に、リフロー加熱時に溶融した接合材１２７Ａ、及び飛び出した接合材１２７Ａａが、冷却により凝固する。回路基板１１０とレギュレータ部品１２０との間は、一部の接合材１２７Ａａが飛び出してしまっているため、リフロー加熱前の当初よりも少量の接合材１２７Ａで接合された状態になる。 When reflow heating is ended from the state as shown in FIG. 9A and cooling is started, a force acts on the
回路基板１１０とレギュレータ部品１２０との間から飛び出した接合材１２７Ａａが、回路基板１１０上の端子や配線等の導体パターンに飛散してしまっていると、短絡を発生させる可能性がある。また、一部の接合材１２７Ａａが飛び出してしまったことで、回路基板１１０とレギュレータ部品１２０との間を接合する接合材１２７Ａの量が減り、回路基板１１０とレギュレータ部品１２０との間の熱抵抗が増大し、放熱性が悪化する可能性がある。更に、回路基板１１０とレギュレータ部品１２０との間の接合材１２７Ａが減ったことで、電子装置１００Ａの使用時の温度変化で接合材１２７Ａにかかるストレスでクラックが生じ易くなり、放熱性が悪化する可能性がある。 If the bonding material 127Aa protruding from between the
これに対し、上記第２の実施の形態に係る電子装置１００（図２〜図５）では、二次実装時のリフロー加熱でも、短絡や放熱性の悪化を抑制することができる。この点について、次の図１０を参照して説明する。 On the other hand, in the electronic device 100 (FIGS. 2 to 5) according to the second embodiment, the short circuit and the deterioration of the heat dissipation can be suppressed even by the reflow heating at the secondary mounting. This point will be described with reference to the following FIG.
図１０は第２の実施の形態に係る電子装置について説明する図である。図１０（Ａ）は第２の実施の形態に係る電子装置を加熱した時の状態の一例を示す図、図１０（Ｂ）は第２の実施の形態に係る電子装置を加熱後に冷却した時の状態の一例を示す図である。 FIG. 10 is a view for explaining an electronic device according to the second embodiment. FIG. 10 (A) shows an example of the state when the electronic device according to the second embodiment is heated, and FIG. 10 (B) shows when the electronic device according to the second embodiment is cooled after heating It is a figure which shows an example of the state of.
導体層１４０に用いられている半田の融点が、回路基板１１０のバンプ１１３に用いられている半田の融点と同等若しくは低い場合には、二次実装時のリフロー加熱で導体層１４０が溶融し得る。 When the melting point of the solder used for the
この二次実装時のリフロー加熱の際、回路基板１１０にうねり等の変形が生じると、図１０（Ａ）に示すように、回路基板１１０と放熱板１３０との間隔を狭めようとする力、それにより、溶融した導体層１４０を押し潰そうとする力が作用する。しかし、電子装置１００では、レギュレータ部品１２０を包囲する導体層１４０が全体的に溶融するため、導体層１４０を押し潰そうとする力が、レギュレータ部品１２０と回路基板１１０との間、及びレギュレータ部品１２０と放熱板１３０との間の、上下の部分に分散する。その結果、電子装置１００では、導体層１４０が押し潰される量（変位量）が小さくなり、導体層１４０が、レギュレータ部品１２０の周囲から離れて外に飛び出してしまうのを抑制することができる。 In the reflow heating at the time of this secondary mounting, if deformation such as waviness occurs in the
電子装置１００では、レギュレータ部品１２０の側面１２０ｃ及び側面１２０ｄにも導体層１４０が設けられている。そのため、回路基板１１０と放熱板１３０との間隔が狭まり、導体層１４０が押し潰されても、レギュレータ部品１２０と回路基板１１０又は放熱板１３０との間から飛び出そうとする導体層１４０が、図１０（Ａ）のように側面１２０ｃや側面１２０ｄに誘導される（図中点線矢印で図示）。このようにレギュレータ部品１２０と回路基板１１０又は放熱板１３０との間から飛び出そうとする一部の導体層１４０ａは、レギュレータ部品１２０の側面１２０ｃや側面１２０ｄ（ここでは側面１２０ｃの場合を例示）に誘導され、トラップされる。これにより、押し潰された導体層１４０が、レギュレータ部品１２０の周囲から離れて外に飛び出してしまうのを一層効果的に抑制することができる。 In the
図１０（Ａ）のような状態からリフロー加熱を終了して冷却を開始すると、回路基板１１０に生じていたうねり等の変形が元に戻ろうとし、電子装置１００には、図１０（Ｂ）に示すように、回路基板１１０と放熱板１３０との間隔を広げようとする力が作用する。その際は、レギュレータ部品１２０の側面１２０ｃ及び側面１２０ｄに誘導されてトラップされていた一部の導体層１４０ａが、表面張力により、回路基板１１０との間、放熱板１３０との間を含む、レギュレータ部品１２０の周囲に戻る（図中点線矢印で図示）。これにより、レギュレータ部品１２０と回路基板１１０及び放熱板１３０との間に、一定量の導体層１４０が存在する状態が得られる。 When reflow heating is ended from the state as shown in FIG. 10A and cooling is started, deformation such as waviness that has occurred in the
このように電子装置１００では、溶融した導体層１４０の飛散を抑制することができ、導体層１４０の飛散による短絡を効果的に抑制することができる。更に、電子装置１００では、レギュレータ部品１２０と回路基板１１０及び放熱板１３０との間の導体層１４０の不足、不足に起因した放熱性の悪化を効果的に抑制することができる。 As described above, in the
また、図６及び図７に示したような電子装置１００Ａでは、次の図１１に示すような不具合が生じる可能性もある。
図１１は別形態に係る電子装置で生じ得る不具合の別例について説明する図である。図１１は別形態に係る電子装置の一例の要部断面模式図である。Further, in the
FIG. 11 is a diagram for explaining another example of a defect that may occur in the electronic device according to another embodiment. FIG. 11 is a schematic sectional view of an essential part of an example of the electronic device according to another embodiment.
電子装置１００Ａでは、レギュレータ部品１２０と回路基板１１０との間を、半田を用いた接合材１２７Ａで接合する際（図８（Ａ））、その接合材１２７Ａに空気が混入し、図１１に示すようなボイド１２９が発生することが起こり得る。その場合、このようなボイド１２９が含まれる接合材１２７Ａで回路基板１１０に接合されたレギュレータ部品１２０の上に、樹脂等の接合材１２８Ａを用いて放熱板１３０が接合される。ボイド１２９は、レギュレータ部品１２０と回路基板１１０との間の伝熱効率を低下させ、その結果、レギュレータ部品１２０からの放熱を妨げ、レギュレータ部品１２０の過熱を引き起こす一因となり得る。 In the
品質向上のため、ボイド１２９のサイズを規定したＸ線検査等の製品出荷前検査を実施し、一定サイズ以上のボイド１２９を含む製品をリジェクトする場合、リジェクト分は損失となってしまい、製品コストの増加の一因となりかねない。レギュレータ部品１２０と回路基板１１０との間の接合材１２７Ａによる接合を真空加熱で行う等、ボイド１２９の発生を抑える技術もあるが、それを実現するための設備費用がかかるほか、製造工程の複雑化や製造コストの増加を招く可能性がある。 If the product is inspected before shipment, such as X-ray inspection, which specifies the size of
これに対し、上記第２の実施の形態に係る電子装置１００（図２〜図５）では、導体層１４０にボイド１２９が含まれる場合でも、放熱性の悪化、コストの増加を抑制することができる。この点について、次の図１２を参照して説明する。 On the other hand, in the
図１２は第２の実施の形態に係る電子装置について説明する図である。図１２は第２の実施の形態に係る電子装置の一例の要部断面模式図である。
電子装置１００では、半田を用いた導体層１４０が、レギュレータ部品１２０の上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄを包囲するように設けられている。そのため、レギュレータ部品１２０と放熱板１３０との間の伝熱効率が比較的高く、レギュレータ部品１２０の熱を、効率的に放熱板１３０へと伝熱し、放熱板１３０から電子装置１００の外部へと放熱することができる。更に、電子装置１００では、レギュレータ部品１２０の熱を、その側面１２０ｃ及び側面１２０ｄに設けられている導体層１４０から外部へと放熱することができる。FIG. 12 is a diagram for explaining an electronic device according to the second embodiment. FIG. 12 is a schematic sectional view of an essential part of an example of the electronic device according to the second embodiment.
In the
電子装置１００では、たとえ図１２に示すように導体層１４０内にボイド１２９が含まれていても、レギュレータ部品１２０の熱を、上面１２０ａ、側面１２０ｃ及び側面１２０ｄの導体層１４０の部分で伝熱、放熱することができる。これにより、ボイド１２９による伝熱効率の低下、放熱効率の低下を抑制することができる。その結果、ボイド１２９の発生を抑える技術を実現するための設備費用、そのような技術を採用することによる製造工程の複雑化や製造コストの増加を回避することが可能になり、電子装置１００の低コスト化を図ることが可能になる。 In the
続いて、上記のような電子装置１００の製造方法の一例について説明する。
図１３〜図１９は第２の実施の形態に係る電子装置製造方法の一例を示す図である。以下、図１３〜図１９を参照し、各製造工程について順に説明する。Subsequently, an example of a method of manufacturing the
13 to 19 are views showing an example of the method of manufacturing an electronic device according to the second embodiment. Hereinafter, each manufacturing process will be described in order with reference to FIGS. 13 to 19.
導体層１４０を設けたレギュレータ部品１２０の準備工程について述べる。
図１３は第２の実施の形態に係るレギュレータ部品準備工程の一例を示す図であって、図１３（Ａ）は導体シートの平面模式図、図１３（Ｂ）は導体シート配置後のレギュレータ部品を上面側から見た外観斜視模式図、図１３（Ｃ）は導体シート配置後のレギュレータ部品を下面側から見た外観斜視模式図である。The preparation process of the
FIG. 13 is a view showing an example of a regulator component preparation step according to the second embodiment, and FIG. 13 (A) is a schematic plan view of a conductor sheet, and FIG. 13 (B) is a regulator component after conductor sheet arrangement. FIG. 13C is an external perspective schematic view of the regulator component after the conductor sheet is disposed, as viewed from the lower surface side.
ここでは、図１３（Ａ）に示すような導体シート１４１を準備する。導体シート１４１は、上記図３（Ａ）及び図３（Ｂ）に示したようなレギュレータ部品１２０に巻き付けて上記導体層１４０とするものであり、例えば半田を用いて形成される。導体シート１４１は、それが巻き付けられるレギュレータ部品１２０の上面１２０ａに対応する第１部分１４１ａ、下面１２０ｂに対応する第２部分１４１ｂ、側面１２０ｃに対応する第３部分１４１ｃ、側面１２０ｄに対応する第４部分１４１ｄを含む。 Here, a
このような導体シート１４１を、レギュレータ部品１２０の上面１２０ａ、側面１２０ｃ、下面１２０ｂ、側面１２０ｄに順に巻き付け、両端の第４部分１４１ｄと第１部分１４１ａとを接続する。これにより、図１３（Ｂ）及び図１３（Ｃ）に示すように導体シート１４１が巻き付けられ、一続きの導体シート１４１即ち導体層１４０が設けられたレギュレータ部品１２０が得られる。 Such a
導体シート１４１の第１部分１４１ａは、レギュレータ部品１２０の上面１２０ａを覆うような平面サイズで形成される。導体シート１４１の第２部分１４１ｂは、レギュレータ部品１２０の下面１２０ｂに、側面１２０ｅ及び側面１２０ｆに沿って設けられる端子１２１群と、接触しないような平面サイズで形成され、第１部分１４１ａよりも幅の狭い平面サイズで形成される。導体シート１４１の第３部分１４１ｃ及び第４部分１４１ｄはそれぞれ、第１部分１４１ａと繋がる箇所から第２部分１４１ｂと繋がる箇所に向かって幅の狭くなる平面形状で形成される。 The
このような平面サイズ、平面形状の導体シート１４１を、レギュレータ部品１２０を包囲するように巻き付け、回路基板１１０との電気接続用の端子１２１（図３（Ａ））を導体層１４０から露出させ、放熱用の端子１２２（図３（Ｂ））を導体層１４０で被覆する。これにより、図１３（Ｂ）及び図１３（Ｃ）に示すような導体層１４０が設けられたレギュレータ部品１２０を得る。 The
用いるレギュレータ部品１２０の形態に合わせた平面サイズ、平面形状の導体シート１４１を準備し、それを巻き付けることで、導体層１４０を設けたレギュレータ部品１２０を準備する。 A
尚、このような導体層１４０を設けたレギュレータ部品１２０は、後述するレギュレータ部品配置工程（図１７）までに行われていればよい。
図１４は第２の実施の形態に係る受動素子配置工程の一例を示す図であって、図１４（Ａ）は受動素子配置工程の断面模式図、図１４（Ｂ）は受動素子配置工程の平面模式図である。図１４（Ａ）は図１４（Ｂ）のＬ９−Ｌ９断面模式図である。The
FIG. 14 is a view showing an example of the passive element disposing step according to the second embodiment, and FIG. 14 (A) is a schematic cross-sectional view of the passive element disposing step, and FIG. 14 (B) is a passive element disposing step It is a plane schematic diagram. FIG. 14A is a schematic cross-sectional view taken along line L9-L9 in FIG.
まず、図１４（Ａ）及び図１４（Ｂ）に示すような回路基板１１０を準備する。回路基板１１０には、プリント基板を用いることができる。
回路基板１１０は、図１４（Ｂ）に示すように、レギュレータ部品１２０の搭載領域に設けられた端子１１１及び端子１１２、並びに、半導体素子１５０の搭載領域に設けられた端子１１５、及び受動素子１６０の搭載領域に設けられた端子１１６を備えている。これらの端子１１１及び端子１１２、並びに端子１１５及び端子１１６は、回路基板１１０に設けられた図示しない導体パターンに電気的に接続されている。First, a
As shown in FIG. 14B, the
準備した回路基板１１０の端子１１６上に、印刷法やディスペンス法等を用いて半田ペーストを供給し、コンデンサ等の受動素子１６０を配置する。そして、その半田ペーストに含まれる半田の融点以上のリフロー加熱を行う。これにより、図１４（Ａ）及び図１４（Ｂ）に示すように、回路基板１１０（その端子１１６）に接合材１６１を介して受動素子１６０を接合する。 Solder paste is supplied onto the
図１５は第２の実施の形態に係る半導体素子配置工程の一例を示す図であって、図１５（Ａ）は半導体素子配置工程の断面模式図、図１５（Ｂ）は半導体素子配置工程の平面模式図である。図１５（Ａ）は図１５（Ｂ）のＬ１０−Ｌ１０断面模式図である。 FIG. 15 is a view showing an example of the semiconductor element disposing step according to the second embodiment, and FIG. 15 (A) is a schematic cross-sectional view of the semiconductor element disposing step, and FIG. It is a plane schematic diagram. FIG. 15A is a schematic cross-sectional view taken along line L10-L10 in FIG.
受動素子１６０の接合後、回路基板１１０の端子１１５上に、半田を用いたバンプ１５１を設けた半導体素子１５０を配置し、そのバンプ１５１に含まれる半田の融点以上のリフロー加熱を行う。これにより、図１５（Ａ）及び図１５（Ｂ）に示すように、回路基板１１０（その端子１１５）にバンプ１５１を介して半導体素子１５０を接合する。 After bonding the
尚、回路基板１１０の端子１１５上には、半導体素子１５０のバンプ１５１を接合する前に予め、半田ペーストを供給しておいてもよい。この場合は、リフロー加熱により、その半田ペース中の半田及びバンプ１５１を溶融、一体化し、それにより回路基板１１０と半導体素子１５０とを接合する。 Note that solder paste may be supplied on the
回路基板１１０と半導体素子１５０との接合後は、図１５（Ａ）及び図１５（Ｂ）に示すように、それらの間にアンダーフィル樹脂１５２を供給する。これにより、回路基板１１０と半導体素子１５０との間の接続強度の向上が図られる。 After the
図１６は第２の実施の形態に係る第１放熱板配置工程の一例を示す図であって、図１６（Ａ）は第１放熱板配置工程の断面模式図、図１６（Ｂ）は第１放熱板配置工程の平面模式図である。図１６（Ａ）は図１６（Ｂ）のＬ１１−Ｌ１１断面模式図である。 FIG. 16 is a view showing an example of the first heat sink arranging step according to the second embodiment, and FIG. 16 (A) is a schematic sectional view of the first heat sink arranging step, and FIG. 1 is a schematic plan view of a heat sink disposing step. FIG. 16A is a schematic cross-sectional view taken along line L11-L11 in FIG.
受動素子１６０及び半導体素子１５０の接合後は、図１６（Ａ）及び図１６（Ｂ）に示すように、回路基板１１０上に放熱板１３１を配置する。
放熱板１３１は、例えば、枠１８０と一体の部品として準備される。回路基板１１０に接合した半導体素子１５０の上に、半田を用いた熱伝導材１５３を供給し、その上に、放熱板１３１（及び枠１８０）を配置し、加熱により、熱伝導材１５３を介して放熱板１３１を半導体素子１５０に接合する。放熱板１３１と枠１８０とが一体の場合は、この放熱板１３１の接合と共に、枠１８０を接着剤１７０で回路基板１１０上に接着する。After bonding of the
The
尚、放熱板１３１と枠１８０とを別体の部品とする場合には、枠１８０を接着剤１７０で回路基板１１０上に接着した後、その枠１８０上に接着剤等で放熱板１３１を接着すると共に、その放熱板１３１を半導体素子１５０上に熱伝導材１５３で接合する。 When the
放熱板１３１には、図１６（Ａ）に示すように、半導体素子１５０の周りを囲むように突起１３１ａが設けられる。突起１３１ａを設けることで、放熱板１３１と半導体素子１５０とを接合する際、半田を用いた熱伝導材１５３がリフロー加熱で溶融しても、その熱伝導材１５３が半導体素子１５０の周囲の回路基板１１０上に流出或いは飛散して短絡を引き起こすことを抑制する。 As shown in FIG. 16A, a
放熱板１３１の接合後、図１６（Ａ）及び図１６（Ｂ）に示すように、回路基板１１０の、半導体素子１５０等の搭載面側と反対の面側に設けられた図示しない端子上に、半田を用いたバンプ１１３を設ける。例えば、回路基板１１０の端子上に半田ボールを搭載し、リフロー加熱を行うことで、バンプ１１３を形成する。 After bonding the
回路基板１１０には、この後で行うレギュレータ部品１２０の配置に先立ち、例えば、図１６（Ｂ）に示すように、レギュレータ部品１２０の搭載領域の端子１１１及び端子１１２の上に半田ペースト１４２が供給される。 Prior to the arrangement of the
図１７は第２の実施の形態に係るレギュレータ部品配置工程の一例を示す図であって、図１７（Ａ）はレギュレータ部品配置工程の断面模式図、図１７（Ｂ）はレギュレータ部品配置工程の平面模式図である。図１７（Ａ）は図１７（Ｂ）のＬ１２−Ｌ１２断面模式図である。 FIG. 17 is a view showing an example of a regulator component arranging step according to the second embodiment, and FIG. 17 (A) is a schematic cross-sectional view of the regulator component arranging step, and FIG. 17 (B) is a regulator component arranging step It is a plane schematic diagram. FIG. 17A is a schematic cross-sectional view taken along line L12-L12 in FIG.
導体シート１４１（図１３（Ａ））を巻き付けることによって導体層１４０を設けたレギュレータ部品１２０（図１３（Ｂ）及び図１３（Ｃ））を、図１７（Ａ）及び図１７（Ｂ）に示すように、回路基板１１０（その端子１１１及び端子１１２）上に配置する。 A regulator component 120 (FIGS. 13B and 13C) in which a
導体層１４０を設けたレギュレータ部品１２０の配置に先立ち、回路基板１１０の端子１１１及び端子１１２の上に半田ペースト１４２（図１６（Ｂ））を供給しておくことで、レギュレータ部品１２０を回路基板１１０上に仮固定することができる。 The solder paste 142 (FIG. 16B) is supplied onto the
導体層１４０を設けたレギュレータ部品１２０の配置の際は、その導体層１４０から露出した電気接続用の端子１２１を、回路基板１１０の端子１１１上に供給した半田ペースト１４２の上に配置する。同時に、そのレギュレータ部品１２０の、放熱用の端子１２２を覆う導体層１４０を、回路基板１１０の端子１１２上に供給した半田ペースト１４２の上に配置する。 When arranging the
図１８は第２の実施の形態に係る接着剤配置工程の一例を示す図であって、図１８（Ａ）は接着剤配置工程の断面模式図、図１８（Ｂ）は接着剤配置工程の平面模式図である。図１８（Ａ）は図１８（Ｂ）のＬ１３−Ｌ１３断面模式図である。 FIG. 18 is a view showing an example of the adhesive arranging step according to the second embodiment, and FIG. 18 (A) is a schematic sectional view of the adhesive arranging step, and FIG. 18 (B) is an adhesive arranging step It is a plane schematic diagram. FIG. 18A is a schematic cross-sectional view taken along line L13-L13 in FIG.
導体層１４０を設けたレギュレータ部品１２０の配置後、図１８（Ａ）及び図１８（Ｂ）に示すように、枠１８０上に、この後に配置する放熱板１３０を接着するための接着剤１９０を配置する。 After disposition of the
接着剤１９０には、例えば、後述する導体層１４０の接合温度と同等若しくはそれよりも低い温度で硬化する熱硬化性樹脂、後述する導体層１４０の接合温度よりも高い温度で軟化する熱可塑性樹脂、紫外線照射によって硬化する紫外線硬化型樹脂等が用いられる。 The adhesive 190 may be, for example, a thermosetting resin that cures at a temperature equal to or lower than the bonding temperature of the
図１９は第２の実施の形態に係る第２放熱板配置工程の一例を示す図であって、図１９（Ａ）は第２放熱板配置工程の断面模式図、図１９（Ｂ）は第２放熱板配置工程の平面模式図である。図１９（Ａ）は図１９（Ｂ）のＬ１４−Ｌ１４断面模式図である。 FIG. 19 is a view showing an example of the second heat dissipating plate disposing step according to the second embodiment, and FIG. 19 (A) is a schematic cross-sectional view of the second heat dissipating plate disposing step; FIG. 2 is a schematic plan view of a heat sink disposing step. FIG. 19A is a schematic cross-sectional view taken along line L14-L14 in FIG.
接着剤１９０を設けた枠１８０上に、図１９（Ａ）及び図１９（Ｂ）に示すように、放熱板１３０を配置する。そして、導体層１４０及び半田ペースト１４２の半田が溶融する温度（接合温度）での加熱を行う。 As shown in FIGS. 19A and 19B, the
この加熱により、導体層１４０を、回路基板１１０（その端子１１２）に接合すると共に、枠１８０上に接着剤１９０を介して設けられた放熱板１３０に接合する。これにより、回路基板１１０、レギュレータ部品１２０及び放熱板１３０が、導体層１４０を介して互いに熱的に接続された状態が得られる。 By this heating, the
また、この加熱により、レギュレータ部品１２０の端子１２１（図１３（Ａ）及び図１３（Ｂ））を、半田ペースト１４２（図４（Ｂ）に示した接合材１２６）を用いて、回路基板１１０の端子１１１（図１６（Ｂ））に接合する。これにより、レギュレータ部品１２０が回路基板１１０に電気的に接続された状態が得られる。 Further, by this heating, the terminals 121 (FIGS. 13A and 13B) of the
例えば上記のような方法により、電子装置１００を得ることができる。得られた電子装置１００は、回路基板１１０のバンプ１１３を用いて、他の電子部品や電子装置に実装（二次実装）することができる。 For example, the
尚、レギュレータ部品１２０は、その種類によっては、高温に曝されることで性能、信頼性が低下してしまう場合がある。そのため、レギュレータ部品１２０に対し、例えば半田の溶融を伴うような比較的高い温度の加熱に曝すことのできる回数が制限される場合がある。上記の方法では、レギュレータ部品１２０に対してそのような加熱が行われるのを、図１９のように導体層１４０を回路基板１１０及び放熱板１３０と接合する際の１回のみとすることができる。電子装置１００を二次実装する際の加熱を加えても、加熱回数を２回に抑えることができる。そのため、性能、信頼性の高いレギュレータ部品１２０を備えた電子装置１００を実現することができる。 Depending on the type, the
また、上記の電子装置１００の製造方法では、レギュレータ部品１２０を包囲するように設けた導体層１４０を所定の接合温度で溶融することで、レギュレータ部品１２０を回路基板１１０と放熱板１３０の双方に一括で接合することができる。 Further, in the method of manufacturing the
これに対し、上記図６及び図７に示したような電子装置１００Ａでは、上記図８（Ａ）〜図８（Ｃ）に示した手順を経る。即ち、まず、回路基板１１０上に、例えば半田を用いた接合材１２７Ａを供給して、その上にレギュレータ部品１２０を配置し、加熱により、レギュレータ部品１２０と回路基板１１０とを接合材１２７Ａで接合する（図８（Ａ））。次いで、接合されたレギュレータ部品１２０上に、例えば樹脂の接合材１２８Ａを供給し（図８（Ｂ））、その上に放熱板１３０を配置し、加熱により、レギュレータ部品１２０と放熱板１３０とを接合材１２８Ａで接合する（図８（Ｃ））。 On the other hand, in the
上記の電子装置１００の製造方法では、上記図８（Ａ）のように加熱によりレギュレータ部品１２０を接合材１２７Ａで回路基板１１０上に接合する工程、及び、上記図８（Ｂ）のようにレギュレータ部品１２０上に接合材１２８Ａを供給する工程が削減可能となる。上記のような導体層１４０を用いた電子装置１００の製造方法によれば、その製造工数を削減することができ、製造の効率化、低コスト化を図ることが可能になる。 In the method of manufacturing the
尚、レギュレータ部品１２０を包囲するように設ける導体層１４０と、回路基板１１０及び放熱板１３０とを接合する工程（図１９）では、溶融された導体層１４０が押し潰されるような力が作用することも起こり得る。このような場合でも、上記図１０で述べたのと同様に、押し潰される導体層１４０の飛散は抑制され、飛散による短絡や放熱性の悪化を抑制することができる。また、上記図１２のように導体層１４０内にボイド１２９が生じた場合でも、レギュレータ部品１２０を包囲する導体層１４０により、レギュレータ部品１２０からの放熱性の悪化を抑制することができる。 In the step of bonding the
電子装置１００の二次実装時には、上記図１０で述べたように、導体層１４０の飛散、それによる短絡や放熱性の悪化が効果的に抑制される。
上記のような導体層１４０を用いた電子装置１００の製造方法によれば、性能、信頼性の高い電子装置１００を効率的に製造することができる。During the secondary mounting of the
According to the method of manufacturing the
次に、第３の実施の形態について説明する。
図２０は第３の実施の形態に係るレギュレータ部品の一例を示す図である。図２０（Ａ）及び図２０（Ｂ）は第３の実施の形態に係るレギュレータ部品の一例の外観図であって、図２０（Ａ）はレギュレータ部品を上面側から見た外観斜視模式図、図２０（Ｂ）はレギュレータ部品を下面側から見た外観斜視模式図である。Next, a third embodiment will be described.
FIG. 20 is a view showing an example of a regulator component according to the third embodiment. 20 (A) and 20 (B) are external views of an example of a regulator part according to the third embodiment, and FIG. 20 (A) is a schematic external perspective view of the regulator part as viewed from the top side. FIG. 20B is an external perspective schematic view of the regulator component as viewed from the lower surface side.
図２０（Ａ）及び図２０（Ｂ）に示すレギュレータ部品１２０Ａは、端子１２１及び端子１２２の表面が露出するように設けられた封止樹脂１２５の表面に、溶融した半田が濡れる材料を用いて形成された膜２１０（下地層）を有している。第３の実施の形態に係るレギュレータ部品１２０Ａは、このような点で、上記第２の実施の形態に係るレギュレータ部品１２０と相違する。 The
膜２１０は、導体層１４０を設ける面、即ち、上面１２０ａ及び下面１２０ｂ並びに側面１２０ｃ及び側面１２０ｄの封止樹脂１２５上に、設けられる。膜２１０には、導体層１４０に用いられる半田が溶融した時に濡れる各種材料、例えばＣｕ、ニッケル（Ｎｉ）、金（Ａｕ）等の材料を用いることができる。この図２０（Ａ）及び図２０（Ｂ）のように封止樹脂１２５の表面に設けられた膜２１０上に、上記図１３（Ａ）に示したような、半田を用いた導体シート１４１を巻き付け、導体層１４０を形成する。 The
導体層１４０と回路基板１１０及び放熱板１３０とを接合する工程（図１９）等、導体層１４０の半田が溶融するような温度で加熱が行われた時には、その溶融した導体層１４０が、下地となる膜２１０上に濡れ、効果的にレギュレータ部品１２０を包囲する。更に、溶融した導体層１４０の、下地となる膜２１０上からの流出が抑制され、溶融によって流動する半田と、下面１２０ｂの端子１２１との接触が効果的に抑制される。 When heating is performed at a temperature at which the solder of the
次に、第４の実施の形態について説明する。
図２１は第４の実施の形態に係るレギュレータ部品の一例を示す図である。図２１（Ａ）及び図２１（Ｂ）は第４の実施の形態に係るレギュレータ部品の一例の外観図であって、図２１（Ａ）はレギュレータ部品を上面側から見た外観斜視模式図、図２１（Ｂ）はレギュレータ部品を下面側から見た外観斜視模式図である。図２１（Ｃ）及び図２１（Ｄ）は第４の実施の形態に係るレギュレータ部品の一例の断面模式図であって、図２１（Ｃ）は図２１（Ａ）のＬ１５−Ｌ１５線の位置で切断した断面模式図、図２１（Ｄ）は図２１（Ａ）のＬ１６−Ｌ１６線の位置で切断した断面模式図である。Next, a fourth embodiment will be described.
FIG. 21 is a view showing an example of a regulator component according to the fourth embodiment. 21 (A) and 21 (B) are external views of an example of the regulator component according to the fourth embodiment, and FIG. 21 (A) is an external perspective schematic view of the regulator component as viewed from the top side; FIG. 21B is an external perspective schematic view of the regulator component as viewed from the lower surface side. 21 (C) and 21 (D) are cross-sectional schematic views of an example of the regulator component according to the fourth embodiment, and FIG. 21 (C) is a position of line L15-L15 of FIG. 21 (A). FIG. 21D is a schematic cross-sectional view taken along line L16-L16 in FIG. 21A.
図２１（Ａ）〜図２１（Ｄ）に示すレギュレータ部品１２０Ｂは、封止樹脂１２５内の半導体素子１２３が搭載される放熱用の端子１２２が、下面１２０ｂから、対向する側面１２０ｃ及び側面１２０ｄに延び、更に上面１２０ａまで延びるように設けられている。第４の実施の形態に係るレギュレータ部品１２０Ｂは、このような点で、上記第２の実施の形態に係るレギュレータ部品１２０と相違する。 In the
このような形状の端子１２２と電気接続用の端子１２１との表面が露出するように、端子１２２、端子１２１、半導体素子１２３及びワイヤ１２４が封止樹脂１２５で封止され、図２１（Ａ）〜図２１（Ｄ）に示すようなレギュレータ部品１２０Ｂが得られる。このレギュレータ部品１２０Ｂの、露出する端子１２２の表面に、上記図１３（Ａ）に示したような、半田を用いた導体シート１４１が巻き付けられ、導体層１４０が形成される。端子１２２には、熱伝導性が良く、溶融半田が濡れる材料、例えばＣｕ、Ｎｉ、Ａｕ等の材料を用いることができる。 The terminal 122, the terminal 121, the
このレギュレータ部品１２０Ｂによれば、比較的熱伝導率の低い封止樹脂１２５の、パッケージ全体に占める体積を減らすと共に、半導体素子１２３を包囲するように設けた端子１２２によって放熱性を高めることができる。端子１２２に、溶融半田が濡れる材料を用いることで、これが下地（層）となり、上記第３の実施の形態と同様、溶融した導体層１４０が効果的にレギュレータ部品１２０を包囲し、溶融した導体層１４０と電気接続用の端子１２１との接触が効果的に抑制される。 According to this
次に、第５の実施の形態について説明する。
図２２は第５の実施の形態に係るレギュレータ部品の一例を示す図である。図２２（Ａ）及び図２２（Ｂ）は第５の実施の形態に係るレギュレータ部品の一例の外観図であって、図２２（Ａ）はレギュレータ部品を上面側から見た外観斜視模式図、図２２（Ｂ）はレギュレータ部品を下面側から見た外観斜視模式図である。The fifth embodiment will now be described.
FIG. 22 is a view showing an example of a regulator component according to the fifth embodiment. 22 (A) and 22 (B) are external views of an example of a regulator part according to the fifth embodiment, and FIG. 22 (A) is a schematic external perspective view of the regulator part as viewed from the top side. FIG. 22B is an external perspective schematic view of the regulator component as viewed from the lower surface side.
図２２（Ａ）及び図２２（Ｂ）に示すレギュレータ部品１２０Ｃは、端子１２１及び端子１２２の表面が露出するように設けられた封止樹脂１２５の表面に、複数の凹部又は凸部２２０を有している。第５の実施の形態に係るレギュレータ部品１２０Ｃは、このような点で、上記第２の実施の形態に係るレギュレータ部品１２０と相違する。 The
この図２２（Ａ）及び図２２（Ｂ）のように凹部又は凸部２２０を設けた封止樹脂１２５の表面に、上記図１３（Ａ）に示したような、半田を用いた導体シート１４１を巻き付け、導体層１４０を形成する。凹部又は凸部２２０を設けた封止樹脂１２５の表面には、上記第３の実施の形態で述べたような、溶融半田が濡れる膜（図２０の膜２１０）を設けてもよい。このように封止樹脂１２５の表面に凹部又は凸部２２０を設けることで、封止樹脂１２５の表面積が増大し、アンカー効果によって、導体層１４０とレギュレータ部品１２０Ｃとの接合強度が高められる。 A
次に、第６の実施の形態について説明する。
図２３は第６の実施の形態に係る放熱板の一例を示す図である。図２３（Ａ）は第６の実施の形態に係る放熱板の第１変形例の要部断面模式図、図２３（Ｂ）は第６の実施の形態に係る放熱板の第２変形例の要部断面模式図、図２３（Ｃ）は第６の実施の形態に係る放熱板の第３変形例の要部断面模式図である。Next, a sixth embodiment will be described.
FIG. 23 is a view showing an example of the heat sink according to the sixth embodiment. FIG. 23A is a schematic cross-sectional view of main parts of a first modification of the heat sink according to the sixth embodiment, and FIG. 23B is a second modification of the heat sink according to the sixth embodiment. FIG. 23C is a schematic cross-sectional view of main parts of a third modification of the heat sink according to the sixth embodiment.
放熱板１３０には、レギュレータ部品１２０等を包囲するように設けられる導体層１４０との接合領域に、図２３（Ａ）に示すように、導体層１４０に用いられる半田が溶融した時に濡れる材料を用いた膜２３０を設けることができる。このような膜２３０には、例えばＣｕ、Ｎｉ、Ａｕ等の材料を用いることができる。膜２３０は、めっき法を用いて、放熱板１３０の、導体層１４０との接合領域に、設けることができる。膜２３０を設けることで、放熱板１３０と導体層１４０との接合強度の向上が図られる。 As shown in FIG. 23A, the
また、放熱板１３０には、レギュレータ部品１２０等を包囲するように設けられる導体層１４０との接合領域に、図２３（Ｂ）に示すような凹部２４０、或いは、図２３（Ｃ）に示すような凸部２５０を設けることもできる。このような凹部２４０や凸部２５０は、放熱板１３０のプレス加工、ブラスト加工等で形成することができる。また、このような凹部２４０や凸部２５０を有する部材を別途準備し、その部材を、放熱板１３０の、導体層１４０との接合領域に、設けることもできる。凹部２４０や凸部２５０の表面に、溶融半田が濡れる膜を設けてもよい。凹部２４０や凸部２５０を設けることで、導体層１４０との接触面積の増大によるアンカー効果により、放熱板１３０と導体層１４０との接合強度の向上が図られる。 Also, as shown in FIG. 23B, the
１，１００，１００Ａ 電子装置
１０，２０ 電子部品
２０ａ，１２０ａ 上面
２０ｂ，１２０ｂ 下面
２０ｃ，２０ｄ，２０ｅ，２０ｆ，１２０ｃ，１２０ｄ，１２０ｅ，１２０ｆ 側面
３０ 放熱部材
４０，１４０，１４０ａ 導体層
１１０ 回路基板
１１１，１１２，１１５，１１６，１２１，１２２ 端子
１１３，１５１ バンプ
１２０，１２０Ａ，１２０Ｂ，１２０Ｃ レギュレータ部品
１２３，１５０ 半導体素子
１２４ ワイヤ
１２５ 封止樹脂
１２６，１２７Ａ，１２７Ａａ，１２８Ａ，１６１ 接合材
１２９ ボイド
１３０，１３１ 放熱板
１３１ａ 突起
１４１ 導体シート
１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ 部分
１４２ 半田ペースト
１５２ アンダーフィル樹脂
１５３ 熱伝導材
１６０ 受動素子
１７０，１９０ 接着剤
１８０ 枠
２１０，２３０ 膜
２２０ 凹部又は凸部
２４０ 凹部
２５０ 凸部1, 100,
Claims (6)
Translated fromJapanese前記基板の上方に設けられた半導体素子と、
前記基板の上方であって、平面視で前記半導体素子とは異なる位置に設けられた電子部品と、
前記電子部品の上方に設けられた第１放熱部材と、
前記電子部品の上面及び下面並びに対向する第１側面及び第２側面に連続して設けられ、前記基板及び前記第１放熱部材に接続された導体層と
を含み、
前記電子部品は、前記下面に、前記導体層とは電気的に独立した端子を有し、前記端子によって前記基板と電気的に接続されていることを特徴とする電子装置。A substrate,
A semiconductor element provided above the substrate;
An electronic component provided above the substrate and at a position different from the semiconductor element in plan view;
A first heat dissipation member provided above the electronic component;
Wherein the first and second side surfaces to the upper and lower surfaces and opposing electronic components provided continuously,it viewed including the said substrate and the conductor layer connected to the first heat radiatingmember,
2. The electronic device according to claim 1, wherein the electronic component has a terminal on the lower surface that is electrically independent of the conductor layer, and is electrically connected to the substrate by the terminal .
前記半導体素子上に設けられ、前記第１放熱部材とは異なる第２放熱部材と
を含むことを特徴とする請求項１乃至３のいずれかに記載の電子装置。A plurality of bumps provided on the surface of the substrate opposite to the surface on which the semiconductor element and the electronic component are provided;
The electronic device according to any one of claims 1 to3 , further comprising: a second heat dissipation member provided on the semiconductor element and different from the first heat dissipation member.
前記電子部品の上方に放熱部材を配置する工程と、
前記導体層を加熱して溶融させ、前記導体層を前記基板及び前記放熱部材と接続する工程と
を含むことを特徴とする電子装置の製造方法。Arranging an electronic component having a conductor layer continuously provided on the upper surface and the lower surface and the opposing first and second side surfaces above the substrate;
Disposing a heat dissipating member above the electronic component;
And heating the conductor layer to melt it, and connecting the conductor layer to the substrate and the heat dissipation member.
前記導体シートを、前記上面、前記第１側面、前記下面及び前記第２側面に貼付することによって前記上面、前記第１側面、前記下面及び前記第２側面に連続して設けられた導体層を形成する工程と、
前記導体層を形成する工程の後に、基板の上方に、前記電子部品を配置する工程と、
前記電子部品の上方に放熱部材を配置する工程と、
前記導体層を前記基板及び前記放熱部材と接続する工程と
を含むことを特徴とする電子装置の製造方法。
Preparing a series of conductor sheets corresponding to the upper surface, the first side surface, the lower surface and the second side surface of the electronic component;
By adhering the conductive sheet to the upper surface, the first side surface, the lower surface and the second side surface, a conductive layer provided continuously to the upper surface, the first side surface, the lower surface and the second side surface is provided. Forming step;
After the step of forming the conductor layer, disposing the electronic component above the substrate;
Disposing a heat dissipating member above the electronic component;
And a step of connecting the conductor layer to the substrate and the heat dissipation member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015001406AJP6528406B2 (en) | 2015-01-07 | 2015-01-07 | Electronic device and method of manufacturing electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015001406AJP6528406B2 (en) | 2015-01-07 | 2015-01-07 | Electronic device and method of manufacturing electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016127196A JP2016127196A (en) | 2016-07-11 |
| JP6528406B2true JP6528406B2 (en) | 2019-06-12 |
Family
ID=56359744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015001406AActiveJP6528406B2 (en) | 2015-01-07 | 2015-01-07 | Electronic device and method of manufacturing electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6528406B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022145202A1 (en)* | 2021-01-04 | 2022-07-07 | 株式会社村田製作所 | Electronic device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206319A (en)* | 1992-01-28 | 1993-08-13 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JP2001044341A (en)* | 1999-07-26 | 2001-02-16 | Tdk Corp | High-frequency module |
| JP3864029B2 (en)* | 2000-03-24 | 2006-12-27 | 松下電器産業株式会社 | Semiconductor package and semiconductor package manufacturing method |
| US7033861B1 (en)* | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| JP2007150044A (en)* | 2005-11-29 | 2007-06-14 | Denso Corp | Semiconductor device |
| JP2008218669A (en)* | 2007-03-02 | 2008-09-18 | Nec Electronics Corp | Semiconductor device |
| JP5691573B2 (en)* | 2011-02-02 | 2015-04-01 | 日本電気株式会社 | Manufacturing method of module parts |
| US20120228751A1 (en)* | 2011-03-07 | 2012-09-13 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| JP5400094B2 (en)* | 2011-06-02 | 2014-01-29 | 力成科技股▲分▼有限公司 | Semiconductor package and mounting method thereof |
| JP5845835B2 (en)* | 2011-11-14 | 2016-01-20 | 株式会社デンソー | Semiconductor module |
| JP2014203998A (en)* | 2013-04-05 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | In-vehicle electronic controller |
- 2015
- 2015-01-07JPJP2015001406Apatent/JP6528406B2/enactiveActive
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016127196A (en) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781241B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
| JP4691455B2 (en) | Semiconductor device | |
| JP6021504B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
| JP6569375B2 (en) | Semiconductor device, semiconductor device manufacturing method, and electronic device | |
| CN103262236B (en) | Unleaded structure in semiconductor element | |
| US9721866B2 (en) | Semiconductor device having multiple bonded heat sinks | |
| JP3228339B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012074497A (en) | Circuit board | |
| JP5767695B2 (en) | Semiconductor device | |
| US7176561B2 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
| JP5799565B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009135391A (en) | Electronic device and method of manufacturing the same | |
| US9018761B2 (en) | Semiconductor device | |
| JP6528406B2 (en) | Electronic device and method of manufacturing electronic device | |
| JP6477105B2 (en) | Semiconductor device | |
| JP7526642B2 (en) | Semiconductor device and its manufacturing method | |
| KR20130027870A (en) | Package substrate and manufacturing method of package | |
| US20160254241A1 (en) | Printed circuit board and soldering method | |
| JP6985599B2 (en) | Electronic device and manufacturing method of electronic device | |
| JP2010219554A (en) | Semiconductor device and electronic controller using the same | |
| JP2014022577A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2006073554A (en) | Circuit device and its manufacturing method | |
| JP2005167159A (en) | Multilayer semiconductor device | |
| JP2012195546A (en) | Semiconductor device, and packaging body and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20171110 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20180717 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20180724 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20180829 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20190129 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20190320 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20190416 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20190429 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:6528406 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 |