JP5689007B2 - Thin film transistor manufacturing apparatus and manufacturing method thereof - Google Patents

Description

Translated fromJapanese

本発明は、フレキシブルな基板に薄膜トランジスタを形成する薄膜トランジスタの製造装置およびその製造方法に関し、特に、形成する基板（支持体）に異方性があっても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法に関する。  The present invention relates to a thin film transistor manufacturing apparatus and method for forming a thin film transistor on a flexible substrate, and in particular, a thin film transistor can be formed with high accuracy even if the substrate (support) to be formed has anisotropy. The present invention relates to a thin film transistor manufacturing apparatus and a manufacturing method thereof.

近年、電子回路の配線、および基板上に電気配線パターンなどの微細パターンを形成する技術が注目されている。この微細パターンの形成には、例えば、インクジェット方式の液体吐出ヘッド（インクジェットヘッド）が用いられる。この場合、金属粒子または樹脂粒子を拡散させた液体をインクジェットヘッドから打滴してパターンを描画し、加熱等により硬化させて、電気配線パターンが形成される。
インクジェット方式を用いたパターンの描画における課題として、基板上に着弾した複数の液滴が合一することにより発生するバルジ（集まり）の発生、または液滴の飛翔方向ズレ又は基板上に着弾した液滴の移動より生じるジャギーの発生等によるインクのにじみがある。これを解決するための方法が提案されている（例えば、非特許文献１）。
非特許文献１は、フォトリソグラフィー技術を応用して、基板の表面エネルギーを部分的に変えてからインクジェット法を用いて液滴を打滴することで、正確に細かいパターンを描画する手法を開示している。2. Description of the Related Art In recent years, attention has been drawn to techniques for forming wiring patterns of electronic circuits and fine patterns such as electric wiring patterns on a substrate. For example, an ink jet type liquid discharge head (ink jet head) is used to form the fine pattern. In this case, a liquid in which metal particles or resin particles are diffused is ejected from an inkjet head to draw a pattern, and is cured by heating or the like to form an electric wiring pattern.
As a problem in drawing a pattern using an ink jet method, a bulge (collection) generated when a plurality of droplets landed on the substrate are united, a deviation of the flying direction of the droplet, or a liquid landed on the substrate There is ink bleeding due to the occurrence of jaggies caused by the movement of drops. A method for solving this has been proposed (for example, Non-Patent Document 1).
Non-Patent Document 1 discloses a technique for accurately drawing a fine pattern by applying a photolithography technique to partially change the surface energy of a substrate and then ejecting the droplet using an ink jet method. ing.

「フレキシブル電気泳動表示用全印刷有機ＴＦＴアレイ」（株式会社リコー、鈴木幸栄著、月刊ディスプレイ ’１０ ５月号、３５ページ〜４０ページ）"All-print organic TFT array for flexible electrophoretic display" (Ricoh Co., Ltd., Yukiei Suzuki, Monthly Display '10 May issue, pages 35-40)

しかしながら、非特許文献１に開示された手法は、事前にフォトマスクが必要であり、基板とのアライメント工程が必須である。さらに、基板の変形（歪み）にフォトマスクを対応させることができないため、基板の変形等に対して表面エネルギーを変化させる処理を追従させることができない。そのために、基板の変形等に起因して描画されたパターンがずれてしまう問題などが生じる。さらには、基板の変形等に対応するためには、複数のマスクを用意しておく必要があり、コストが嵩むとともに、管理等も煩雑になるという問題がある。  However, the technique disclosed in Non-Patent Document 1 requires a photomask in advance, and an alignment process with the substrate is essential. Furthermore, since the photomask cannot correspond to the deformation (distortion) of the substrate, it is impossible to follow the process of changing the surface energy to the deformation of the substrate. Therefore, there arises a problem that a drawn pattern is shifted due to deformation of the substrate. Furthermore, in order to cope with the deformation of the substrate, it is necessary to prepare a plurality of masks, and there is a problem that the cost increases and the management becomes complicated.

ここで、薄膜トランジスタ（ＴＦＴ）のドレイン電流Ｉｄは、下記の式で表される。
Ｉｄ＝（１／２）（Ｗ／Ｌ）ｕ・Ｃ（Ｖｇ−Ｖｔ）^２
但し、Ｗはチャネル幅、Ｌはチャネル長、ｕは移動度、Ｃは絶縁膜の単位面積あたりの静電容量、Ｖｇはゲート・ソース間電圧、Ｖｔは閾値電圧である。Here, the drain current Id of the thin film transistor (TFT) is expressed by the following equation.
Id = (1/2) (W / L) u · C (Vg−Vt)²
Where W is the channel width, L is the channel length, u is the mobility, C is the capacitance per unit area of the insulating film, Vg is the gate-source voltage, and Vt is the threshold voltage.

薄膜トランジスタにおいて、チャネル長Ｌを、仮に４μｍとすると、チャネル長Ｌが１μｍ増加した場合、ドレイン電流が５％低下する。このため、例えば、薄膜トランジスタをＬＣＤ等に用いた場合、輝度のバラツキを抑えるためには画素電極に接続されるソース・ドレイン間の距離、すなわち、チャネル長Ｌを一定にすることが求められる。
薄膜トランジスタをＰＥＴまたはＰＥＮ等のフレキシブルな基板（支持体）上に形成する場合、これらＰＥＴおよびＰＥＮの伸縮率は１００ｐｐｍ程度である。このような支持体上に薄膜トランジスタを形成するには、良好な位置あわせを実現する必要がある。しかしながら、ＰＥＴまたはＰＥＮ等の樹脂フィルムは、伸縮率が高いことに加え、製造時の加工履歴による異方性を有し、基板（支持体）の伸縮の程度が異なることが知られている。この基板（支持体）の異方性により、位置合わせをしてもチャネル長Ｌを一定にすることが困難になるという問題点がある。このことから、チャネル長の異なる箇所が発生する可能性があり、ＬＣＤ等において、輝度のバラツキを抑えることができないという可能性もある。In the thin film transistor, if the channel length L is 4 μm, the drain current decreases by 5% when the channel length L increases by 1 μm. Therefore, for example, when a thin film transistor is used for an LCD or the like, it is required to make the distance between the source and the drain connected to the pixel electrode, that is, the channel length L constant, in order to suppress variation in luminance.
When the thin film transistor is formed on a flexible substrate (support) such as PET or PEN, the expansion ratio of these PET and PEN is about 100 ppm. In order to form a thin film transistor on such a support, it is necessary to achieve good alignment. However, it is known that a resin film such as PET or PEN has an anisotropy due to a processing history at the time of manufacture in addition to a high expansion ratio, and the degree of expansion / contraction of the substrate (support) is different. Due to the anisotropy of the substrate (support), there is a problem that it is difficult to make the channel length L constant even if alignment is performed. For this reason, there is a possibility that portions with different channel lengths may occur, and there is a possibility that variations in luminance cannot be suppressed in an LCD or the like.

本発明の目的は、前記従来技術に基づく問題点を解消し、フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法を提供することにある。  An object of the present invention is to provide a thin film transistor manufacturing apparatus and a method for manufacturing the same, which can solve the problems based on the prior art and can form a thin film transistor with high accuracy even when a flexible substrate is used.

上記目的を達成するために、本発明の第１の態様は、基板上に薄膜トランジスタを製造する製造装置であって、前記基板に関する基板情報を取得する取得部と、前記取得部で得られた前記基板情報に基づいて、前記基板の伸縮強度が高い方向を特定し、前記伸縮強度が高い方向と、前記薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように前記薄膜トランジスタを形成する向きを設定する設定部とを有することを特徴とする薄膜トランジスタの製造装置を提供するものである。  In order to achieve the above object, a first aspect of the present invention is a manufacturing apparatus for manufacturing a thin film transistor on a substrate, wherein the acquisition unit acquires substrate information about the substrate, and the acquisition unit acquires the substrate information. Based on the substrate information, the direction in which the expansion / contraction strength of the substrate is high is specified, and the direction in which the expansion / contraction strength is high is orthogonal to the arrangement direction in which the source electrode and the drain electrode are arranged across the channel region of the thin film transistor. And a setting unit for setting a direction in which the thin film transistor is formed.

前記基板情報は、例えば、前記基板が製造される際の加工情報を含み、前記設定部は、前記加工情報に基づいて、前記基板の伸縮強度方向を特定する。
この場合、前記基板は、幅広の原反から切り出されたものであり、前記加工情報は、前記基板が前記原反から切り出された幅方向の位置の情報、および前記基板が切り出された前記原反の長さ方向の位置の情報を含むことが好ましい。The substrate information includes, for example, processing information when the substrate is manufactured, and the setting unit specifies a direction of stretch strength of the substrate based on the processing information.
In this case, the substrate is cut out from a wide original fabric, and the processing information includes information on a position in a width direction where the substrate is cut out from the original fabric, and the original from which the substrate is cut out. It is preferable to include information on the position in the opposite length direction.

また、例えば、前記基板情報に基づく前記基板の伸縮強度が高い方向が予め測定され特定されており、この結果が記憶された前記記憶部を有し、前記設定部は、前記記憶部を参照して前記基板情報に基づく前記伸縮強度が高い方向を特定する。  Further, for example, the direction in which the expansion / contraction strength of the substrate based on the substrate information is high is measured and specified in advance, and the storage unit stores the result, and the setting unit refers to the storage unit. The direction in which the expansion / contraction strength is high based on the substrate information is specified.

さらに、例えば、前記基板情報に基づく前記基板の伸縮強度が高い方向と、前記基板の伸縮強度が高い方向の前記基板の長さ方向の分布が予め測定され特定されており、この結果が記憶された前記記憶部を有し、前記設定部は、前記記憶部を参照して前記基板情報に基づく前記伸縮強度が高い方向およびその前記基板の長さ方向の分布を特定し、前記基板の長さ方向において前記薄膜トランジスタの配置方向を変えて設定する。  Furthermore, for example, the distribution in the length direction of the substrate in the direction in which the stretch strength of the substrate is high and the direction in which the stretch strength of the substrate is high based on the substrate information is measured and specified in advance, and the result is stored. And the setting unit identifies the direction in which the stretch strength is high based on the substrate information and the distribution in the length direction of the substrate with reference to the storage unit, and the length of the substrate. In the direction, the arrangement direction of the thin film transistor is changed.

さらに、例えば、前記薄膜トランジスタは、前記基板のトランジスタ形成領域に、前記配置方向を揃えて複数形成されるものであり、前記設定部は、前記薄膜トランジスタ形成領域の配置を、前記伸縮強度が高い方向に基づいて設定する。前記基板は、例えば、樹脂フィルムにより構成される。  Further, for example, a plurality of the thin film transistors are formed in the transistor formation region of the substrate so as to align the arrangement direction, and the setting unit arranges the thin film transistor formation region in a direction in which the stretch strength is high. Set based on. The substrate is made of, for example, a resin film.

本発明の第２の態様は、基板上に薄膜トランジスタを製造する製造方法であって、前記基板に関する基板情報を取得する工程と、前記取得部で得られた前記基板情報に基づいて、前記基板の伸縮強度が高い方向を特定する工程と、前記伸縮強度が高い方向と、前記薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように前記薄膜トランジスタを形成する向きを設定する工程とを有することを特徴とする薄膜トランジスタの製造方法を提供するものである。  According to a second aspect of the present invention, there is provided a manufacturing method for manufacturing a thin film transistor on a substrate, wherein the substrate information on the substrate is acquired, and the substrate information is obtained based on the substrate information obtained by the acquisition unit. A direction in which the thin film transistor is formed so that the direction in which the stretching strength is high, the direction in which the stretching strength is high, and the arrangement direction in which the source electrode and the drain electrode are arranged across the channel region of the thin film transistor are orthogonal to each other. There is provided a method of manufacturing a thin film transistor, characterized by comprising:

前記基板情報は、例えば、前記基板が製造される際の加工情報を含み、前記設定部は、前記加工情報に基づいて、前記基板の伸縮強度方向を特定する。
この場合、前記基板は、幅広の原反から切り出されたものであり、前記加工情報は、前記基板が前記原反から切り出された幅方向の位置の情報、および前記基板が切り出された前記原反の長さ方向の位置の情報を含むことが好ましい。The substrate information includes, for example, processing information when the substrate is manufactured, and the setting unit specifies a direction of stretch strength of the substrate based on the processing information.
In this case, the substrate is cut out from a wide original fabric, and the processing information includes information on a position in a width direction where the substrate is cut out from the original fabric, and the original from which the substrate is cut out. It is preferable to include information on the position in the opposite length direction.

また、例えば、前記基板情報に基づく前記基板の伸縮強度が高い方向が予め測定され特定されており、前記基板の伸縮強度が高い方向を特定する工程は、前記測定結果を参照して前記基板情報に基づく前記伸縮強度が高い方向を特定する。  Further, for example, a direction in which the stretch strength of the substrate based on the substrate information is high is measured and specified in advance, and the step of specifying the direction in which the stretch strength of the substrate is high is performed by referring to the measurement result. A direction in which the stretch strength based on is high is specified.

また、例えば、前記基板情報に基づく前記基板の伸縮強度が高い方向と、前記基板の伸縮強度が高い方向の前記基板の長さ方向の分布が予め測定され特定されており、前記基板の伸縮強度が高い方向を特定する工程は、前記測定結果を参照して前記基板情報に基づく前記伸縮強度が高い方向およびその前記基板の長さ方向の分布を特定するものであり、前記薄膜トランジスタを形成する向きを設定する工程は、前記基板の長さ方向において前記薄膜トランジスタの配置方向を変えて設定する。  Further, for example, the distribution in the length direction of the substrate in the direction in which the stretch strength of the substrate based on the substrate information is high and the direction in which the stretch strength of the substrate is high is measured and specified in advance. The step of identifying the direction in which the thin film transistor is high refers to the direction in which the stretch strength is high and the distribution in the length direction of the substrate based on the substrate information with reference to the measurement result. Is set by changing the arrangement direction of the thin film transistors in the length direction of the substrate.

また、例えば、前記薄膜トランジスタは、前記基板のトランジスタ形成領域に、前記配置方向を揃えて複数形成されるものであり、前記薄膜トランジスタを形成する向きを設定する工程は、前記薄膜トランジスタ形成領域の配置を、前記伸縮強度が高い方向に基づいて設定する。前記基板は、例えば、樹脂フィルムにより構成される。  Further, for example, a plurality of the thin film transistors are formed in the transistor formation region of the substrate with the arrangement direction aligned, and the step of setting the direction in which the thin film transistors are formed includes the arrangement of the thin film transistor formation region, It sets based on the direction where the said stretching strength is high. The substrate is made of, for example, a resin film.

本発明によれば、フレキシブルな基板を用い、この基板に異方性があっても、チャネル長の変動を抑制することができ、高い精度で薄膜トランジスタを形成することができる。これにより、薄膜トランジスタをディスプレイに適用した場合、各画素のドレイン電流値のバラツキを軽減することができ、結果として輝度バラツキを軽減することができる。  According to the present invention, even when a flexible substrate is used and the substrate has anisotropy, fluctuations in channel length can be suppressed and a thin film transistor can be formed with high accuracy. Thereby, when the thin film transistor is applied to a display, it is possible to reduce the variation in the drain current value of each pixel, and as a result, it is possible to reduce the luminance variation.

本発明の実施形態に係る薄膜トランジスタの製造装置を示す模式図である。It is a schematic diagram which shows the manufacturing apparatus of the thin-film transistor which concerns on embodiment of this invention.（ａ）は、薄膜トランジスタの形成領域を示す模式図であり、（ｂ）は、薄膜トランジスタの形成領域における座標を示す模式図である。(A) is a schematic diagram which shows the formation area of a thin-film transistor, (b) is a schematic diagram which shows the coordinate in the formation area of a thin-film transistor.本発明の実施形態の薄膜トランジスタの露光部の構成を示す模式図である。It is a schematic diagram which shows the structure of the exposure part of the thin-film transistor of embodiment of this invention.図１に示す薄膜トランジスタの製造装置による改質処理を説明するための模式図である。It is a schematic diagram for demonstrating the modification process by the manufacturing apparatus of the thin-film transistor shown in FIG.（ａ）および（ｂ）は、打滴後のインク滴の形状変化を示す模式図である。(A) And (b) is a schematic diagram which shows the shape change of the ink droplet after droplet ejection.（ａ）は、図１に示す薄膜トランジスタの製造装置により製造される薄膜トランジスタのゲート電極と、ソース電極・ドレイン電極との配置の一例を示す模式図であり、（ｂ）および（ｃ）は、薄膜トランジスタの配置の違いによるＴＦＴ特性の変化を説明するための模式図である。(A) is a schematic diagram which shows an example of arrangement | positioning with the gate electrode of a thin-film transistor manufactured with the manufacturing apparatus of the thin-film transistor shown in FIG. 1, and a source electrode / drain electrode, (b) and (c) are thin-film transistors It is a schematic diagram for demonstrating the change of the TFT characteristic by the difference in arrangement | positioning.本発明の実施形態の薄膜トランジスタが形成される基板の製造方法を示す模式的斜視図である。It is a typical perspective view which shows the manufacturing method of the board | substrate with which the thin-film transistor of embodiment of this invention is formed.（ａ）〜（ｃ）は、本発明の実施形態の薄膜トランジスタを形成するトランジスタ形成領域の配置の例を示す模式図である。(A)-(c) is a schematic diagram which shows the example of arrangement | positioning of the transistor formation area which forms the thin-film transistor of embodiment of this invention.本発明の実施形態の薄膜トランジスタの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the thin-film transistor of embodiment of this invention.（ａ）〜（ｉ）は、本発明の実施形態の薄膜トランジスタの製造方法を工程順に示す模式的断面図である。(A)-(i) is typical sectional drawing which shows the manufacturing method of the thin-film transistor of embodiment of this invention in process order.

以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜トランジスタの製造装置およびその製造方法を詳細に説明する。
図１は、本発明の実施形態に係る薄膜トランジスタの製造装置を示す模式図である。Hereinafter, a thin film transistor manufacturing apparatus and a manufacturing method thereof according to the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
FIG. 1 is a schematic view showing a thin film transistor manufacturing apparatus according to an embodiment of the present invention.

図１に示す薄膜トランジスタ製造装置１０（以下、単に、製造装置１０という）は、長尺の基板Ｚを連続して搬送方向Ｄに搬送しつつ、各種の処理を行うロール・ツー・ロール方式のものである。
この製造装置１０は、長尺な基板Ｚを供給する供給室１２と、長尺な基板Ｚにアライメントマークを形成するマーク形成室１３と、長尺な基板Ｚの歪みを計測する計測室１４と、所定のパターンを形成するための改質室１６と、所定のパターンを形成するためのパターン形成室１８と、パターン形成された長尺な基板Ｚを巻き取る巻取り室２０と、入力部３０、描画データ作成部３２と、制御部３４と、記憶部３５と、アライメント検出部３６と、設定部３７と、第１の画像処理部３８と、第２の画像処理部４０とを有する。制御部３４により、製造装置１０における各構成部の動作が制御される。
また、製造装置１０においては、供給室１２、マーク形成室１３、計測室１４、改質室１６、パターン形成室１８、巻取り室２０を区画する壁には、それぞれ基板Ｚが通過するスリット状の開口が形成されている。A thin film transistor manufacturing apparatus 10 (hereinafter simply referred to as a manufacturing apparatus 10) shown in FIG. 1 is of a roll-to-roll type that performs various processes while continuously transporting a long substrate Z in a transport direction D. It is.
Themanufacturing apparatus 10 includes asupply chamber 12 that supplies a long substrate Z, amark formation chamber 13 that forms an alignment mark on the long substrate Z, and ameasurement chamber 14 that measures distortion of the long substrate Z. The reformingchamber 16 for forming a predetermined pattern, thepattern forming chamber 18 for forming the predetermined pattern, the windingchamber 20 for winding the long substrate Z on which the pattern is formed, and the input unit 30 A drawingdata creation unit 32, acontrol unit 34, astorage unit 35, an alignment detection unit 36, asetting unit 37, a firstimage processing unit 38, and a secondimage processing unit 40. Thecontroller 34 controls the operation of each component in themanufacturing apparatus 10.
Further, in themanufacturing apparatus 10, thesupply chamber 12, themark forming chamber 13, the measuringchamber 14, the reformingchamber 16, thepattern forming chamber 18, and the windingchamber 20 are partitioned by slits through which the substrate Z passes. The opening is formed.

供給室１２は、長尺な基板Ｚを送り出す部位であり、基板Ｚが巻き回してなる基板ロールが取り付けられる回転軸４２、およびガイドローラ４４が設けられている。
回転軸４２は、基板ロールから基板Ｚを連続的に送り出すものである。基板ロールは、例えば、反時計回りに基板Ｚが巻回されている。
回転軸４２は、例えば、モータ（図示せず）が接続されている。このモータによって基板ロールから基板Ｚを巻き戻す方向に回転されて、本実施形態では、反時計回りに回転されて、基板Ｚが連続的に送り出される。Thesupply chamber 12 is a part that feeds out a long substrate Z, and is provided with arotating shaft 42 to which a substrate roll formed by winding the substrate Z is attached, and aguide roller 44.
The rotatingshaft 42 continuously feeds the substrate Z from the substrate roll. In the substrate roll, for example, the substrate Z is wound counterclockwise.
For example, a motor (not shown) is connected to therotating shaft 42. The motor is rotated in the direction of rewinding the substrate Z from the substrate roll, and in the present embodiment, the substrate Z is rotated counterclockwise to continuously feed out the substrate Z.

ガイドローラ４４は、基板Ｚを所定の搬送経路で計測室１４に案内するものである。このガイドローラ４４は、公知のガイドローラにより構成される。
本実施形態の製造装置１０において、ガイドローラ４４は、駆動ローラまたは従動ローラでもよい。また、ガイドローラ４４は、基板Ｚの搬送時における張力を調整するテンションローラとして作用するローラであってもよい。Theguide roller 44 guides the substrate Z to themeasurement chamber 14 through a predetermined transport path. Theguide roller 44 is configured by a known guide roller.
In themanufacturing apparatus 10 of the present embodiment, theguide roller 44 may be a driving roller or a driven roller. Further, theguide roller 44 may be a roller that acts as a tension roller that adjusts the tension during conveyance of the substrate Z.

巻取り室２０は、後述するように、パターン形成室１８で、所定のパターンが形成された基板Ｚを巻き取る部位であり、巻取り軸４６、およびガイドローラ４８が設けられている。  As will be described later, the windingchamber 20 is a portion for winding the substrate Z on which a predetermined pattern is formed in thepattern forming chamber 18, and is provided with a windingshaft 46 and aguide roller 48.

巻取り軸４６は、所定のパターンが形成された基板Ｚをロール状に、例えば、反時計回りに巻き取るものである。この巻取り軸４６は、例えば、モータ（図示せず）が接続されている。このモータにより巻取り軸４６が回転されて基板Ｚが巻き取られる。  The windingshaft 46 winds the substrate Z on which a predetermined pattern is formed in a roll shape, for example, counterclockwise. For example, a motor (not shown) is connected to the windingshaft 46. The windingshaft 46 is rotated by this motor and the substrate Z is wound up.

ガイドローラ４８は、先のガイドローラ４４と同様に、パターン形成室１８から搬送された基板Ｚを、所定の搬送経路で巻取り軸３８に案内するものである。このガイドローラ４８は、公知のガイドローラにより構成される。なお、供給室１２のガイドローラ４４と同様に、ガイドローラ４８も、駆動ローラまたは従動ローラでもよい。また、ガイドローラ４８は、テンションローラとして作用するローラであってもよい。  Theguide roller 48 guides the substrate Z transported from thepattern forming chamber 18 to the take-upshaft 38 through a predetermined transport path, similarly to theprevious guide roller 44. Theguide roller 48 is a known guide roller. As with theguide roller 44 in thesupply chamber 12, theguide roller 48 may be a driving roller or a driven roller. Theguide roller 48 may be a roller that acts as a tension roller.

マーク形成室１３は、基板ＺにアライメントマークＭを形成する部位である。このマーク形成室１３には、マーク形成部４１が設けられている。このマーク形成部４１は、記憶部３５に接続されており、また、制御部３４により、アライメントマークの形状、形成位置等が制御される。
マーク形成部４１は、例えば、マーク露光部（図示せず）、印字部（図示せず）を有する。なお、マーク形成部４１の構成は、アライメントマークを形成することができれば、特に限定されるものではない。
本実施形態においては、例えば、図２（ａ）に示すように、基板Ｚの長方形状のトランジスタ形成領域Ｓの外縁部の４隅にアライメントマークＭを形成する。このアライメントマークＭは、１つのトランジスタ形成領域Ｓについて、それぞれ４隅に形成されるようにする。この場合、アライメントマークＭは隣り合うトランジスタ形成領域Ｓで共用している。Themark forming chamber 13 is a part for forming the alignment mark M on the substrate Z. In themark forming chamber 13, amark forming portion 41 is provided. Themark forming unit 41 is connected to thestorage unit 35, and the shape and forming position of the alignment mark are controlled by thecontrol unit 34.
Themark forming part 41 has, for example, a mark exposure part (not shown) and a printing part (not shown). Note that the configuration of themark forming portion 41 is not particularly limited as long as an alignment mark can be formed.
In the present embodiment, for example, as shown in FIG. 2A, alignment marks M are formed at the four corners of the outer edge portion of the rectangular transistor formation region S of the substrate Z. This alignment mark M is formed at each of the four corners of one transistor formation region S. In this case, the alignment mark M is shared by adjacent transistor formation regions S.

計測室１４は、基板Ｚの歪みを検出する部位である。この計測室１４には、基板Ｚの歪みを検出する歪みセンサ５０が設けられている。また、歪みセンサ５０は、アライメント検出部３６に接続されている。  Themeasurement chamber 14 is a part for detecting distortion of the substrate Z. In themeasurement chamber 14, astrain sensor 50 that detects the strain of the substrate Z is provided. Further, thestrain sensor 50 is connected to the alignment detection unit 36.

歪みセンサ５０は、ＬＤ（半導体レーザ）またはＬＥＤ等の光源と、ＣＭＯＳ、ＣＣＤなどの撮像素子とを備える光学式のものが用いられる。
歪みセンサ５０は、図２（ａ）に示すトランジスタ形成領域Ｓの外縁部の４隅に予め設けられているアライメントマークＭを撮像し、例えば、４つのアライメントマークＭの画像データを得る。４つのアライメントマークＭの画像データを組として、アライメント検出部３６に出力する。
なお、本実施形態では、図２（ｂ）に示すように、トランジスタ形成領域Ｓにおいて、搬送方向Ｄと平行な方向をｙ方向とし、このｙ方向におけるスクリーニング値をｋｙとする。また、搬送方向Ｄと直交する方向をｘ方向とし、このｘ方向におけるスクリーニング値をｋｘとする。As thestrain sensor 50, an optical sensor including a light source such as an LD (semiconductor laser) or an LED and an image sensor such as a CMOS or a CCD is used.
Thestrain sensor 50 images the alignment marks M provided in advance at the four corners of the outer edge portion of the transistor formation region S shown in FIG. 2A, and obtains image data of the four alignment marks M, for example. The image data of the four alignment marks M is output to the alignment detection unit 36 as a set.
In this embodiment, as shown in FIG. 2B, in the transistor formation region S, the direction parallel to the transport direction D is defined as the y direction, and the screening value in the y direction is defined as ky. In addition, a direction orthogonal to the transport direction D is set as an x direction, and a screening value in the x direction is set as kx.

アライメント検出部３６は、歪みセンサ５０で得られた各アライメントマークＭの画像データに基づいて、例えば、アライメントマークＭの大きさ、向き、およびアライメントマークＭ間の距離等を算出し、アライメントマークＭの大きさ、配置位置等の設計値と比較することにより、基板Ｚの歪み情報を作成するものである。基板Ｚの歪み情報は、例えば、基板Ｚの伸縮の方向および基板Ｚの伸縮量である。この基板Ｚの歪み情報が、それぞれ第１の画像処理部３８および第２の画像処理部４０に出力される。なお、後述するように、第１の画像処理部３８および第２の画像処理部４０においては、基板Ｚの歪み情報に基づいて、露光用の補正データおよび打滴用の補正データを作成する。  The alignment detection unit 36 calculates, for example, the size and orientation of the alignment mark M, the distance between the alignment marks M, and the like based on the image data of each alignment mark M obtained by thestrain sensor 50, and the alignment mark M The distortion information of the substrate Z is created by comparing with the design values such as the size and the arrangement position. The distortion information of the substrate Z is, for example, the direction of expansion / contraction of the substrate Z and the amount of expansion / contraction of the substrate Z. The distortion information of the substrate Z is output to the firstimage processing unit 38 and the secondimage processing unit 40, respectively. As will be described later, the firstimage processing unit 38 and the secondimage processing unit 40 create exposure correction data and droplet ejection correction data based on the distortion information of the substrate Z.

本発明において、基板Ｚ自体の歪みとしては、４つのアライメントマークＭで囲まれるトランジスタ形成領域Ｓが、搬送方向Ｄに伸縮していること、搬送方向Ｄと直交する方向に伸縮していること、回転していること、さらには既定の大きさよりも拡大または縮小されていること、および台形状に歪んでいること等である。  In the present invention, as the distortion of the substrate Z itself, the transistor formation region S surrounded by the four alignment marks M is stretched in the transport direction D, stretched in the direction perpendicular to the transport direction D, It is rotating, further being enlarged or reduced from a predetermined size, and being distorted into a trapezoidal shape.

なお、歪みセンサ５０によるアライメントマークＭの撮像方式は、特に限定されるものではなく、例えば、歪みセンサ５０を二次元的に移動させながら、固定された基板ＺのアライメントマークＭを撮像する形態、基板Ｚを移動させながら、基板ＺのアライメントマークＭを撮像する方式等がある。  Note that the imaging method of the alignment mark M by thestrain sensor 50 is not particularly limited. For example, a mode in which the alignment mark M of the fixed substrate Z is imaged while thestrain sensor 50 is moved two-dimensionally. There is a method of imaging the alignment mark M on the substrate Z while moving the substrate Z.

改質室１６は、後述するように、基板Ｚに形成された、電気絶縁性を有し、かつ親疎水性を変えることができるもの（親疎水変換材料）で形成された絶縁膜に改質処理を施す部位である。この改質室１６には、露光部５２と、ガス供給部５４とが設けられている。露光部５２は、第１の画像処理部３８に接続されている。ガス供給部５４には配管５４ａが設けられている。  As will be described later, the reformingchamber 16 is subjected to a reforming treatment on an insulating film formed on the substrate Z and having an electrical insulating property and capable of changing the hydrophilicity / hydrophobicity (hydrophobic / hydrophobic conversion material). It is a site to apply. The reformingchamber 16 is provided with anexposure unit 52 and agas supply unit 54. Theexposure unit 52 is connected to the firstimage processing unit 38. Thegas supply unit 54 is provided with apipe 54a.

図３に示すように、露光部５２は、基板Ｚに設けられた上述の絶縁膜に対して、例えば、パターンを形成する領域（以下、パターン形成領域という）にレーザ光Ｂを照射するものである。この露光部５２は、駆動部５２ａ、レーザ発振器５２ｂ、シャッター機構５２ｃ、コリメートレンズ５２ｄ、レーザ光Ｂの光束を調整するレンズ系５２ｅ、露光対象面に必要なスポット径のレーザ光Ｂを照射するための先端光学系（ミラー、レンズ等）５２ｆを有する。  As shown in FIG. 3, theexposure unit 52 irradiates the above-described insulating film provided on the substrate Z with, for example, a laser beam B in a pattern formation region (hereinafter referred to as a pattern formation region). is there. Theexposure unit 52 irradiates the exposure target surface with a laser beam B having a necessary spot diameter, and adriving unit 52a, alaser oscillator 52b, a shutter mechanism 52c, acollimator lens 52d, alens system 52e that adjusts the luminous flux of the laser beam B, and the exposure target surface. The tip optical system (mirror, lens, etc.) 52f.

露光部５２は、基板Ｚの搬送方向Ｄと直交する方向に露光部５２を走査させて、例えば、パターン形成領域のうち、同方向における一回の走査で改質処理が可能な領域について改質処理を実行する。この走査方向における一回の改質処理が終了すると、基板Ｚを搬送方向Ｄに所定量移動させて、同じパターン形成領域の次の領域について改質処理を実行し、この動作を繰り返すことで、パターン形成領域の全てに改質処理を施すシリアル方式が用いられる。
なお、露光部５２において、レーザ光Ｂを走査する走査光学部（図示せず）を設け、改質処理に際して、露光部５２を走査させることなく、レーザ光Ｂを走査させてもよい。
また、露光部５２において、基板Ｚの搬送方向Ｄと直交する幅方向について、多数のレーザ光Ｂを照射可能とした構成でもよい。Theexposure unit 52 scans theexposure unit 52 in a direction orthogonal to the transport direction D of the substrate Z, and for example, modifies a region that can be modified by a single scan in the same direction in the pattern formation region. Execute the process. When one modification process in the scanning direction is completed, the substrate Z is moved by a predetermined amount in the transport direction D, the modification process is performed for the next area of the same pattern formation area, and this operation is repeated. A serial method is used in which a modification process is performed on all the pattern formation regions.
Theexposure unit 52 may be provided with a scanning optical unit (not shown) that scans the laser beam B, and the laser beam B may be scanned without scanning theexposure unit 52 during the modification process.
Further, theexposure unit 52 may be configured to be capable of irradiating a large number of laser beams B in the width direction orthogonal to the transport direction D of the substrate Z.

露光部５２においては、レーザ光Ｂとして、例えば、波長が３００（ｎｍ）、３６５（ｎｍ）、４０５（ｎｍ）などの紫外線領域又は可視光領域のレーザ光、更には赤外光領域のレーザ光が用いられる。レーザ光の出力としては、１０〜数百（ｍＪ／ｃｍ^２）、レーザ光Ｂの径（ビームスポット径）は、後述する吐出部５６から吐出されるインク滴５６ａよりも小さく、例えば、１〜２μｍである。
また、露光部５２においては、上述のレーザ光を照射することができれば、半導体レーザ、固体レーザ、液体レーザ、気体レーザなど様々のものを用いることができる。In theexposure unit 52, as the laser light B, for example, laser light in the ultraviolet region or visible light region having a wavelength of 300 (nm), 365 (nm), 405 (nm), or the like, and further, laser light in the infrared light region. Is used. The output of the laser beam is 10 to several hundreds (mJ / cm² ), and the diameter (beam spot diameter) of the laser beam B is smaller than theink droplets 56a ejected from theejection unit 56 described later. 2 μm.
In theexposure unit 52, various devices such as a semiconductor laser, a solid-state laser, a liquid laser, and a gas laser can be used as long as the above-described laser light can be irradiated.

ガス供給部５４は、基板Ｚのパターン形成領域に改質処理のための反応ガスを、同じく改質処理のためにレーザ光Ｂを照射する際に供給するものである。ガス供給部５４により、基板Ｚにおける反応ガスの濃度（充填量）等も調整される。
ガス供給部５４には、基板Ｚに反応ガスを供給するため、配管５４ａが設けられている。配管５４ａを通して基板Ｚに反応ガスが供給される。また、ガス供給部５４は、制御部３４に接続されており、この制御部３４により反応ガスの供給量、供給タイミング等が制御される。
反応ガスとしては、例えば、酸素を含むもの、窒素を含むもの、またはＣＦ_２ガス、ＣＦ_４ガス等のフッ素系ガスを含むものが用いられる。
なお、ガス供給部５４において、複数の反応ガスを選択的に改質室１６内に充填可能に構成されている場合、必要に応じて、改質室１６内から反応ガスの排出、および基板Ｚへの供給が適宜行われる。Thegas supply unit 54 supplies the reaction gas for the modification process to the pattern formation region of the substrate Z when the laser beam B is irradiated for the modification process. Thegas supply unit 54 also adjusts the concentration (filling amount) of the reaction gas in the substrate Z.
Thegas supply unit 54 is provided with apipe 54 a for supplying a reaction gas to the substrate Z. The reaction gas is supplied to the substrate Z through thepipe 54a. Thegas supply unit 54 is connected to thecontrol unit 34, and thecontrol unit 34 controls the supply amount, supply timing, and the like of the reaction gas.
As the reaction gas, for example, a gas containing oxygen, a gas containing nitrogen, or a gas containing a fluorine-based gas such as CF₂ gas or CF₄ gas is used.
When thegas supply unit 54 is configured to be able to selectively fill a plurality of reaction gases into the reformingchamber 16, the reaction gas is discharged from the reformingchamber 16 and the substrate Z as necessary. Is appropriately supplied.

ここで、後述する吐出部５６から吐出されるインク滴５６ａが基板Ｚのパターン形成領域に付着し、このパターン形成領域以外に付着しないようにするための改質処理としては、インク滴５６ａの特性に応じて、例えば、親液処理、撥液処理がある。
本実施形態においては、改質処理に用いられる反応ガスを切り換えることで、親液処理と撥液処理とを選択的に切換可能である。例えば、ガス供給部５４から酸素を含む反応ガス、または窒素を含む反応ガスが、基板Ｚに供給された状態で基板Ｚにレーザ光Ｂが照射されると、レーザ光Ｂが照射された基板Ｚのパターン形成領域は、レーザ光Ｂが照射されていない非照射領域よりも高い親液性となる。Here, as a modification process for preventingink droplets 56a ejected from theejection unit 56, which will be described later, from adhering to the pattern formation region of the substrate Z and from adhering outside the pattern formation region, the characteristics of theink droplets 56a are used. For example, there are a lyophilic process and a liquid repellent process.
In the present embodiment, the lyophilic process and the liquid repellent process can be selectively switched by switching the reaction gas used for the reforming process. For example, when the reaction gas containing oxygen or the reaction gas containing nitrogen is supplied to the substrate Z from thegas supply unit 54 and the substrate Z is irradiated with the laser beam B, the substrate Z irradiated with the laser beam B is irradiated. The pattern forming region is more lyophilic than the non-irradiated region where the laser beam B is not irradiated.

一方、フッ素系ガスが基板Ｚに供給された状態で基板Ｚのパターン形成領域にレーザ光Ｂが照射されると、レーザ光Ｂが照射された基板Ｚのパターン形成領域はレーザ光Ｂが照射されていない非照射領域よりも高い撥液性となる。
なお、「高い親液性」を有する状態とは、基板Ｚのパターン形成領域に対する液滴の接触角が相対的に小さい状態のことであり、「高い撥液性」を有する状態とは、基板Ｚのパターン形成領域に対する液滴の接触角が相対的に大きい状態のことである。On the other hand, when the laser beam B is irradiated to the pattern formation region of the substrate Z in a state where the fluorine-based gas is supplied to the substrate Z, the laser beam B is irradiated to the pattern formation region of the substrate Z irradiated with the laser beam B. The liquid repellency is higher than that of the non-irradiated area.
In addition, the state having “high lyophilicity” is a state in which the contact angle of the droplet with respect to the pattern formation region of the substrate Z is relatively small, and the state having “high lyophobicity” is the substrate. This is a state in which the contact angle of the droplet with respect to the Z pattern formation region is relatively large.

露光部５２によるレーザ光Ｂは、例えば、図４に示す照射部１５０のように、基板Ｚのパターン形成領域Ｅにだけ、このパターン形成領域Ｅを隙間なく、かつ埋めつくすように照射される。レーザ光Ｂによる照射部１５０の露光径（露光幅）Ｄ_ｂは、後述するインク滴５６ａの直径Ｄ_ｄよりも十分に小さく、レーザ光Ｂによる照射部１５０の露光ピッチＰ_ｂは、インク滴５６ａのドットピッチＰ_ｄよりも十分に小さい。図４に示すインク滴５６ａの直径Ｄ_ｄは、レーザ光Ｂの露光径Ｄ_ｂの１０倍である。また、インク滴５６ａのドットピッチＰ_ｄは、照射部１５０の露光ピッチＰ_ｂの１０倍である。つまり、インク滴５６ａによるドット解像度は、レーザ光Ｂの改質解像度の１／１０である。改質解像度をドット解像度の１０倍以上とし、より細かくすることが好ましい。
なお、図４には、隣接するインク滴５６ａが重ならないが接触するように打滴する形態を示しているが、隣接するインク滴５６ａの一部が重なるように打滴してもよい。
上述のレーザ光Ｂの照射と反応ガスにより、基板Ｚのパターン形成領域Ｅが、例えば、親液性または撥液性に改質される。For example, the laser beam B from theexposure unit 52 is irradiated only on the pattern formation region E of the substrate Z so as to fill the pattern formation region E with no gap, as in theirradiation unit 150 shown in FIG. Exposure diameter (exposure width)_{D b} of theirradiation unit 150 by the laser beam B is sufficiently smaller than the diameter_{D d} of theink droplet 56a to be described later, the exposure pitch_{P b} of theirradiation unit 150 by the laser light B, theink droplets 56a of sufficiently smaller than the dot pitch P_d. The diameter D_d of theink droplet 56 a shown in FIG. 4 is 10 times the exposure diameter D_b of the laser beam B. Further, the dot pitch P_d of theink droplets 56 a is 10 times the exposure pitch P_b of theirradiation unit 150. That is, the dot resolution by theink droplet 56a is 1/10 of the modified resolution of the laser beam B. It is preferable that the reforming resolution is 10 times or more of the dot resolution and is made finer.
Although FIG. 4 shows a form in which theadjacent ink droplets 56a do not overlap but are ejected so as to come into contact with each other, theadjacent ink droplets 56a may be ejected so as to partially overlap.
The pattern formation region E of the substrate Z is modified, for example, to be lyophilic or lyophobic by the irradiation of the laser beam B and the reactive gas.

上述のように、インク滴５６ａ（ドット）の解像度よりも改質の解像度を十分に大きくすることにより、インク滴５６ａの着弾位置のずれが，改質の解像度のオーダーに応じて補正される。したがって、インク滴５６ａの定着位置の精度が改質の解像度のオーダーとなり、改質処理が施されない場合よりも十分に高くなり、インク滴５６ａの位置ずれに起因するジャギーやバルジの発生が抑制される。また、改質処理が施された領域はインク滴５６ａの定着性（基板Ｚとインク滴５６ａとの間の接合性能）が高くなっているので、インク滴５６ａは改質の解像度にならって定着し、仮にジャギーが発生したとしてもそのジャギーは程度が小さいものである。  As described above, by making the reforming resolution sufficiently larger than the resolution of theink droplet 56a (dot), the deviation of the landing position of theink droplet 56a is corrected in accordance with the order of the reforming resolution. Therefore, the accuracy of the fixing position of theink droplet 56a is in the order of the resolution of the modification, which is sufficiently higher than when the modification process is not performed, and the occurrence of jaggies and bulges due to the positional deviation of theink droplet 56a is suppressed. The Further, since the fixability of theink droplet 56a (bonding performance between the substrate Z and theink droplet 56a) is high in the region subjected to the modification treatment, theink droplet 56a is fixed according to the resolution of the modification. However, even if jaggies are generated, the jaggies are small.

パターン形成室１８は、改質処理後のパターン形成領域にインク滴５６ａを打滴し、パターンを形成するものである。このパターン形成室１８には、吐出部５６が設けられている。
吐出部５６は、形成するＴＦＴの各構成部（ゲート電極、半導体層、ソース電極・ドレイン電極）の形成に用いられる各種のインク等が打滴可能なインクジェットヘッド（図示せず）と、このインクジェットヘッドからインク滴５６ａを打滴するためのドライバ（図示せず）とを有する。このドライバが第２の画像処理部４０に接続されている。
インクジェットヘッドの構成としては、形成するＴＦＴの各構成部（ゲート電極、半導体層、ソース電極・ドレイン電極）の形成に用いられる各種のインク等を吐出することができれば、特に限定されるものではなく、ピエゾ式、サーマル方式など適宜利用可能である。また、インクジェットヘッドには、シリアルタイプまたはフルラインタイプを用いることができる。なお、吐出部５６から吐出されるインク滴５６ａの大きさは、例えば、１０〜１００μｍである。
本実施形態においては、改質処理（親液処理）後の基板Ｚのパターン形成領域Ｅに、例えば、銀インク又は銅インクを打滴した場合、図５（ａ）に示すように、着弾直後のインク滴５６ａは半球形状を有しているが、時間経過とともに中心から放射状に濡れ広がり、直径が大きくなるとともに高さが低くなる。この場合、例えば、着弾時のインク滴５６ａの直径は３０μｍであり、濡れ広がって安定したインク滴５６ａの直径は５０μｍである。図５（ｂ）に示すように、濡れ広がったインク滴５６ａが隣接する打滴位置に着弾した他のドットと接触すると互いの表面張力によって引き寄せ合い一体化して、基板Ｚのパターン形成領域にパターン５８が形成される。Thepattern forming chamber 18 forms a pattern by ejectingink droplets 56a onto the pattern forming region after the modification process. In thepattern forming chamber 18, adischarge unit 56 is provided.
Thedischarge unit 56 includes an inkjet head (not shown) capable of ejecting various inks used for forming each component (gate electrode, semiconductor layer, source electrode / drain electrode) of the TFT to be formed, and the inkjet And a driver (not shown) for ejectingink droplets 56a from the head. This driver is connected to the secondimage processing unit 40.
The configuration of the inkjet head is not particularly limited as long as various inks used for forming each component (gate electrode, semiconductor layer, source electrode / drain electrode) of the TFT to be formed can be ejected. Piezo type, thermal type, etc. can be used as appropriate. Moreover, a serial type or a full line type can be used for an inkjet head. The size of theink droplet 56a ejected from theejection unit 56 is, for example, 10 to 100 μm.
In the present embodiment, for example, when silver ink or copper ink is deposited on the pattern formation region E of the substrate Z after the modification treatment (lyophilic treatment), as shown in FIG. Theink droplet 56a has a hemispherical shape, but spreads radially from the center as time passes, and the diameter increases and the height decreases. In this case, for example, the diameter of theink droplets 56a at the time of landing is 30 μm, and the diameter of theink droplets 56a that is spread and stabilized is 50 μm. As shown in FIG. 5B, when the wet and spreadink droplet 56a comes into contact with another dot that has landed at an adjacent droplet ejection position, theink droplet 56a is attracted and integrated by the surface tension of each other, and a pattern is formed in the pattern formation region of the substrate Z. 58 is formed.

なお、本実施形態の薄膜トランジスタ製造装置１０は、ロール・ツー・ロール方式であるが、これに限定されるものではない。薄膜トランジスタ製造装置１０は、例えば、基板Ｚを１枚ずつ処理する枚葉式でもよい。  In addition, although the thin-filmtransistor manufacturing apparatus 10 of this embodiment is a roll-to-roll system, it is not limited to this. The thin filmtransistor manufacturing apparatus 10 may be, for example, a single wafer type that processes the substrates Z one by one.

入力部３０は、オペレータ（ユーザ）が各種入力を行うための入力装置（図示せず）と、表示部（図示せず）とを有する。入力装置には、キーボード、マウス、タッチパネル、ボタンなど各種形態のものが用いられる。
オペレータは、入力部３０を介して、供給室１２と、マーク形成室１３と、計測室１４と、改質室１６と、パターン形成室１８と、巻取り室２０とにおける各種の処理条件、運転条件を記憶部３５に入力し、記憶させることができるとともに、形成するＴＦＴの各構成部の位置情報（配置情報）およびＴＦＴの各構成部の大きさ等の形状情報を含むＴＦＴのパターンデータ（セ設計データ）、基板ＺのアライメントマークＭの位置情報、アライメントマークＭの大きさ等の形状情報を記憶部３５に入力し、記憶させることができる。
また、オペレータは、入力部３０の表示部を介して、供給室１２、マーク形成室１３、計測室１４、改質室１６、パターン形成室１８、巻取り室２０の状態、ＴＦＴの製造状態等を知ることができる。この表示部はエラーメッセージなどの警告を表示する手段としても機能する。なお、表示部は、異常を知らせる報知手段として機能も果たす。Theinput unit 30 includes an input device (not shown) for an operator (user) to make various inputs and a display unit (not shown). Various types of input devices such as a keyboard, a mouse, a touch panel, and buttons are used.
The operator can perform various processing conditions and operations in thesupply chamber 12, themark forming chamber 13, the measuringchamber 14, the reformingchamber 16, thepattern forming chamber 18, and the windingchamber 20 via theinput unit 30. Conditions can be input and stored in thestorage unit 35, and TFT pattern data including shape information such as position information (placement information) of each component of the TFT to be formed and the size of each component of the TFT ( Shape design data), position information of the alignment mark M on the substrate Z, and shape information such as the size of the alignment mark M can be input to thestorage unit 35 and stored therein.
Further, the operator can supply thesupply chamber 12, themark forming chamber 13, the measuringchamber 14, the reformingchamber 16, thepattern forming chamber 18, the windingchamber 20, the manufacturing state of the TFT, etc. via the display unit of theinput unit 30. Can know. This display unit also functions as means for displaying a warning such as an error message. The display unit also functions as a notification unit that notifies abnormality.

描画データ作成部３２は、入力部３０から入力されたＴＦＴの各構成部の位置情報（配置情報）およびＴＦＴの各構成部の大きさ等の形状情報を含むパターンデータ（ＣＡＤデータ）を、露光部５２において基板Ｚのパターン形成領域にレーザ光Ｂを照射するために利用可能なデータ形式にデータ変換し、露光部５２において利用可能な露光データを、ＴＦＴの各構成部について作成するものである。
描画データ作成部３２においては、例えば、ベクター形式（ベクトルデータ）で記述されたＴＦＴのパターンデータを、ラスター形式（ラスターデータ）に変換するものである。なお、入力されるデータ形式が露光部５２で利用可能であれば、データ変換は、必ずしも必要がない。この場合、描画データ作成部３２で、データ変換しないか、または描画データ作成部３２を経由することなく、直接第１の画像処理部３８に、ＴＦＴのパターンデータを入力するようにしてもよい。The drawingdata creation unit 32 exposes pattern data (CAD data) including position information (arrangement information) of each component of the TFT and shape information such as the size of each component of the TFT input from theinput unit 30. Data is converted into a data format that can be used to irradiate the laser beam B onto the pattern formation region of the substrate Z in theunit 52, and exposure data that can be used in theexposure unit 52 is created for each component of the TFT. .
The drawingdata creation unit 32 converts, for example, TFT pattern data described in a vector format (vector data) into a raster format (raster data). If the input data format can be used by theexposure unit 52, data conversion is not necessarily required. In this case, the pattern data of the TFT may be directly input to the firstimage processing unit 38 without performing data conversion in the drawingdata creating unit 32 or without going through the drawingdata creating unit 32.

記憶部３５は、製造装置１０において、ＴＦＴの製造に必要な種々の情報が記憶されるものである。例えば、製造装置１０に入力部３０を介して入力される情報として、ＴＦＴのパターンデータ等が記憶される。また、アライメント検出部３６で作成された基板の歪み情報が、ＴＦＴのどの構成部を作製しているかを含めて記憶される。さらには、製造装置１０の各構成部の設定条件、処理条件等が記憶される。
また、記憶部３５には、入力部３０を介して、後に詳細に説明する基板Ｚに関する基板情報が入力され、これが記憶される。また、基板情報に応じた基板Ｚの伸縮強度が高い方向、更には基板Ｚの長さ方向における伸縮強度が高い方向の分布が記憶される。Thestorage unit 35 stores various information necessary for manufacturing TFTs in themanufacturing apparatus 10. For example, TFT pattern data or the like is stored as information input to themanufacturing apparatus 10 via theinput unit 30. Further, the distortion information of the substrate created by the alignment detector 36 is stored including which component part of the TFT is produced. Furthermore, setting conditions, processing conditions, and the like of each component of themanufacturing apparatus 10 are stored.
In addition, substrate information related to the substrate Z, which will be described in detail later, is input to thestorage unit 35 via theinput unit 30 and stored. Further, a distribution in a direction in which the stretch strength of the substrate Z according to the substrate information is high, and further in a direction in which the stretch strength in the length direction of the substrate Z is high is stored.

設定部３７は、基板Ｚにおけるトランジスタ形成領域Ｓの配置レイアウトを設定し、形成されるＴＦＴの向き（トランジスタ形成領域Ｓの向き）を設定し、更には基板Ｚにおけるトランジスタ形成領域Ｓの配置も設定するものである。設定部３７で設定されたＴＦＴの向き（トランジスタ形成領域Ｓの向き）および配置の設定情報が第１の画像処理部３８および第２の画像処理部４０に出力される。後述するように、第１の画像処理部３８において、ＴＦＴの配置の向きを設定させ、トランジスタ形成領域Ｓを割り付けさせるものである。  The settingunit 37 sets the arrangement layout of the transistor formation region S on the substrate Z, sets the direction of the TFT to be formed (direction of the transistor formation region S), and further sets the arrangement of the transistor formation region S on the substrate Z. To do. The TFT orientation (direction of the transistor formation region S) and the setting information of the arrangement set by the settingunit 37 are output to the firstimage processing unit 38 and the secondimage processing unit 40. As will be described later, in the firstimage processing unit 38, the orientation of the TFT arrangement is set and the transistor formation region S is assigned.

本実施形態においては、図６（ａ）に示すように複数のＴＦＴ６０を、１つのトランジスタ形成領域Ｓ（図２（ａ）参照）に形成する。
図６に示すように、ＴＦＴ６０は、ゲート電極６２と、半導体層６４と、ソース電極６６ａ・ドレイン電極６６ｂとを有し、これらは絶縁層（図示せず）により互いに絶縁されている。
ＴＦＴ６０においては、ソース電極６６ａとドレイン電極６６ｂとが、チャネル領域６８を挟んでソース電極およびドレイン電極が配置される配置方向αと、この配置方向αと直交するチャネル幅方向βとでは、例えば、基板Ｚが伸縮した場合に、ＴＦＴ特性に与える影響が異なる。配置方向αにおいては、基板Ｚが伸縮した場合、チャネル長Ｌが長くなる。上述のように、チャネル長Ｌは、僅かに変動しただけで、ＴＦＴ特性に影響を与えてしまう。一方、チャネル幅方向βにおいては、チャネルの幅は１００μｍ程度あり、チャネル長に比して十分に長いため、サイズの変動の影響をチャネル長に比して受けにくい。このため、図６（ａ）に示すように、ＴＦＴ６０においては、配置方向αについて基板Ｚの伸縮に対して頑丈な構成ではなく、チャネル幅方向βについて基板Ｚの伸縮に対して頑丈な構成である。In the present embodiment, as shown in FIG. 6A, a plurality ofTFTs 60 are formed in one transistor formation region S (see FIG. 2A).
As shown in FIG. 6, theTFT 60 includes agate electrode 62, asemiconductor layer 64, and asource electrode 66a and adrain electrode 66b, which are insulated from each other by an insulating layer (not shown).
In theTFT 60, thesource electrode 66a and thedrain electrode 66b are arranged in the arrangement direction α in which the source electrode and the drain electrode are arranged across thechannel region 68 and in the channel width direction β orthogonal to the arrangement direction α. When the substrate Z expands and contracts, the influence on the TFT characteristics is different. In the arrangement direction α, when the substrate Z expands and contracts, the channel length L increases. As described above, the channel length L slightly changes and affects the TFT characteristics. On the other hand, in the channel width direction β, the channel width is about 100 μm, which is sufficiently longer than the channel length, and thus is less susceptible to the influence of size variation than the channel length. For this reason, as shown in FIG. 6A, theTFT 60 is not configured to be robust against expansion and contraction of the substrate Z in the arrangement direction α, but is configured to be robust against expansion and contraction of the substrate Z in the channel width direction β. is there.

ここで、基板Ｚに、ＰＥＴ、ＰＥＮ等の高分子樹脂フィルムからなるフレキシブルな基板を用いた場合、Ｓｉ基板、ガラス基板等に比して剛性が低く伸縮等することがある。しかも、樹脂フィルムは異方性があり、基板Ｚによって、伸びやすい方向が異なる。更には、基板Ｚにおいて、その長さ方向で伸びやすい方向が異なることもある。すなわち、基板Ｚの長さ方向で伸びやすい方向の分布がある。このため、図６（ｂ）に示すように、基板Ｚが伸びやすい方向ＥＬ、すなわち、基板Ｚの伸縮強度が高い方向と、ＴＦＴ６０の配置方向αとが一致した場合には、チャネル長Ｌが変動してＴＦＴ６０の特性が劣化する虞がある。しかし、図６（ｃ）に示すように、配置方向αとの伸びやすい方向ＥＬ（基板Ｚの伸縮強度が高い方向）とを直交させることにより、チャネル幅が変動する虞があるものの、チャネル長の変動が抑制される。このことから、図６（ｃ）に示すように配置方向αとの伸びやすい方向ＥＬとを直交させることにより、ＴＦＴ６０の特性の変化を抑制することができる。  Here, when a flexible substrate made of a polymer resin film such as PET or PEN is used as the substrate Z, the substrate Z may expand and contract with low rigidity compared to a Si substrate, a glass substrate, and the like. In addition, the resin film has anisotropy, and the direction in which the resin film tends to stretch differs depending on the substrate Z. Furthermore, in the substrate Z, the direction in which the substrate Z tends to extend may be different. That is, there is a distribution in the direction in which the substrate Z tends to extend in the length direction. For this reason, as shown in FIG. 6B, when the direction EL in which the substrate Z is easy to extend, that is, the direction in which the expansion / contraction strength of the substrate Z is high coincides with the arrangement direction α of theTFT 60, the channel length L is There is a risk that the characteristics of theTFT 60 will deteriorate due to fluctuations. However, as shown in FIG. 6C, although the channel width may be varied by making the direction EL (the direction in which the expansion / contraction strength of the substrate Z is high) perpendicular to the arrangement direction α orthogonal, the channel width may vary. Fluctuations are suppressed. For this reason, as shown in FIG. 6C, the change in the characteristics of theTFT 60 can be suppressed by making the arrangement direction α and the direction EL that is easy to extend orthogonal to each other.

そこで、本発明においては、基板Ｚについて、基板Ｚの伸びやすい方向ＥＬ（基板Ｚの伸縮強度が高い方向）に応じて、ＴＦＴ６０を、配置方向αを調整して形成する。すなわち、基板Ｚの伸びやすい方向ＥＬに応じてＴＦＴ６０の配置を設定して、ＴＦＴ６０を形成する必要がある。
基板Ｚは、図７に示すように、基板Ｚよりも幅広の原反Ｎから、幅方向に、例えば、３つに切り出されて（スリットされて）形成されたものである。例えば、ＰＥＴフィルムはＴＤ方向（図７参照）、ＭＤ方向（図７参照）に延伸されるため、切り出された位置によって、熱収縮、ボーング（弓状）の程度が異なる。また、スリットされた高分子樹脂フィルムのロールであっても、ロールに巻き取る際の張力を巻取り長に応じて変化させること、または巻き取った後の内部応力などの影響により、ロールの巻き出し長に応じてＴＤ方向（垂直方向（Ｔｒａｎｓｖｅｒｓｅ Ｄｉｒｅｃｔｉｏｎ））、ＭＤ方向（流れ方向（Ｍａｃｈｉｎｅ Ｄｉｒｅｃｔｉｏｎ））の収縮、伸張の度合いが変化する。また、同じＰＥＴフィルムでもあっても、製造条件、製造者が異なれば、これらの性状も異なる。さらには、基板Ｚの構成をＰＥＴフィルムからＰＥＮフィルム等に変更すれば、当然収縮等の性状が異なる。Therefore, in the present invention, for the substrate Z, theTFT 60 is formed by adjusting the arrangement direction α in accordance with the direction EL in which the substrate Z is easy to extend (the direction in which the stretching strength of the substrate Z is high). That is, it is necessary to form theTFT 60 by setting the arrangement of theTFT 60 according to the direction EL in which the substrate Z is easily stretched.
As shown in FIG. 7, the substrate Z is formed by cutting out (slit), for example, three pieces in the width direction from an original fabric N wider than the substrate Z. For example, since the PET film is stretched in the TD direction (see FIG. 7) and the MD direction (see FIG. 7), the degree of thermal shrinkage and boring (bow shape) varies depending on the cut out position. In addition, even when the roll of the polymer resin film is slit, it can be wound by changing the tension at the time of winding on the roll according to the winding length, or by the influence of internal stress after winding. The degree of contraction and expansion in the TD direction (Transverse Direction) and the MD direction (Machine Direction) varies depending on the length of the projection. Moreover, even if it is the same PET film, if the manufacturing conditions and the manufacturer are different, these properties are also different. Furthermore, if the configuration of the substrate Z is changed from a PET film to a PEN film or the like, the properties such as shrinkage naturally differ.

そこで、本実施形態においては、基板Ｚに関する基板情報が、入力部３０を介して設定部３７で取得される。この基板情報は、基板Ｚが製造される際の加工情報を含むものである。この加工情報は、具体的には、基板Ｚの原反Ｎから切り出された幅方向の位置の情報、例えば、図７におけるスリットナンバー、および基板Ｚが切り出された原反Ｎの長さ方向の位置の情報のことである。
記憶部３５においては、基板Ｚの基板情報に基づいて、基板Ｚの伸縮強度が高い方向が記憶されている。基板Ｚの基板情報として、例えば、図７におけるスリットナンバー、および基板Ｚが切り出された原反Ｎの長さ方向の位置の情報と、基板Ｚの伸縮強度が高い方向とが関連付けて記憶されている。これにより、設定部３７では、入力部３０から入力された基板Ｚの基板情報について、記憶部３５を参照して基板Ｚの伸縮強度が高い方向を特定することができる。Therefore, in the present embodiment, the board information regarding the board Z is acquired by the settingunit 37 via theinput unit 30. This substrate information includes processing information when the substrate Z is manufactured. Specifically, the processing information is information on the position in the width direction cut out from the original fabric N of the substrate Z, for example, the slit number in FIG. 7 and the length direction of the original fabric N from which the substrate Z was cut out. It is location information.
In thestorage unit 35, the direction in which the expansion / contraction strength of the substrate Z is high is stored based on the substrate information of the substrate Z. As the substrate information of the substrate Z, for example, the slit number in FIG. 7, information on the position in the length direction of the original fabric N from which the substrate Z is cut out, and the direction in which the stretching strength of the substrate Z is high are stored in association with each other. Yes. Thereby, the settingunit 37 can identify the direction in which the expansion / contraction strength of the substrate Z is high with reference to thestorage unit 35 with respect to the substrate information of the substrate Z input from theinput unit 30.

また、基板Ｚについて、収縮率、伸張率等の物性値を予め測定し、基板Ｚの伸縮強度が高い方向を予め特定しておく。この測定結果と基板情報とを対応付けて記憶部３５に記憶しておく。さらには、基板Ｚについて、収縮率、伸張率等の物性値を予め測定し、基板Ｚの伸縮強度が高い方向と、基板Ｚの伸縮強度が高い方向の基板Ｚの長さ方向の分布を予め特定しておく。この結果と基板情報とを対応付けて記憶部３５に記憶しておいてもよい。このように、記憶部３５は、伸縮方向データベースとして機能する。
この場合においても、設定部３７が、基板情報について、記憶部３５を参照することにより、基板Ｚの伸縮強度が高い方向、および基板Ｚの伸縮強度が高い方向の基板Ｚの長さ方向の分布を特定することができる。Further, for the substrate Z, physical property values such as a shrinkage rate and an extension rate are measured in advance, and a direction in which the stretch strength of the substrate Z is high is specified in advance. The measurement result and the board information are stored in thestorage unit 35 in association with each other. Further, the physical properties of the substrate Z such as shrinkage rate and elongation rate are measured in advance, and the distribution in the length direction of the substrate Z in the direction in which the stretch strength of the substrate Z is high and the direction in which the stretch strength of the substrate Z is high is preliminarily determined. Keep specific. This result and the substrate information may be stored in thestorage unit 35 in association with each other. Thus, thestorage unit 35 functions as an expansion / contraction direction database.
Also in this case, the settingunit 37 refers to thestorage unit 35 for the substrate information, so that the distribution in the length direction of the substrate Z in the direction in which the stretching strength of the substrate Z is high and the direction in which the stretching strength of the substrate Z is high. Can be specified.

設定部３７は、基板Ｚの伸縮強度が高い方向、および基板Ｚの伸縮強度が高い方向の基板Ｚの長さ方向の分布を特定した後、図６（ｃ）に示すようにＴＦＴ６０の配置方向αと基板Ｚの伸縮強度が高い方向（基板Ｚの伸びやすい方向ＥＬ）とが直交するように、ＴＦＴ６０の配置方向αの向き設定する。すなわち、トランジスタ形成領域Ｓの向きを設定する。その後、設定部３７において、基板Ｚにおける出来上がりＴＦＴのパターン寸法に応じたパターニング寸法の調整計算を行い、この計算結果に基づいてトランジスタ形成領域Ｓの最適配置を設定する。
設定部３７から設定されたトランジスタ形成領域Ｓの向きの最適な設定情報が第１の画像処理部３８および第２の画像処理部４０、さらには、記憶部３５に出力される。
制御部３４は、記憶部３５に記憶されたトランジスタ形成領域Ｓの向きの最適な設定情報に基づいて、マーク形成部４１に、トランジスタ形成領域Ｓとなる領域の外縁部にアライメントマークＭを形成させる。The settingunit 37 identifies the distribution in the length direction of the substrate Z in the direction in which the stretching strength of the substrate Z is high and the direction in which the stretching strength of the substrate Z is high, and then, as shown in FIG. The orientation of the arrangement direction α of theTFT 60 is set so that α and the direction in which the stretching strength of the substrate Z is high (direction EL in which the substrate Z is easy to extend) are orthogonal to each other. That is, the direction of the transistor formation region S is set. Thereafter, in thesetting unit 37, adjustment calculation of the patterning dimension according to the pattern dimension of the finished TFT on the substrate Z is performed, and the optimum arrangement of the transistor formation region S is set based on the calculation result.
The optimum setting information of the orientation of the transistor formation region S set from the settingunit 37 is output to the firstimage processing unit 38 and the secondimage processing unit 40, and further to thestorage unit 35.
Thecontrol unit 34 causes themark forming unit 41 to form the alignment mark M on the outer edge portion of the region to be the transistor forming region S based on the optimum setting information of the orientation of the transistor forming region S stored in thestorage unit 35. .

なお、設定部３７においては、基板Ｚの伸縮強度が高い方向、および基板Ｚの伸縮強度が高い方向の基板Ｚの長さ方向の分布に応じた、トランジスタ形成領域Ｓの配置パターンを予め設定しておき、特定された基板Ｚの伸縮強度が高い方向、およびその長さ方向の分布に基づいて、トランジスタ形成領域Ｓの配置を設定してもよい。
この場合、設定部３７において、基板Ｚにおける出来上がりＴＦＴのパターン寸法に応じたパターニング寸法の調整計算を行い、用いるトランジスタ形成領域Ｓの最適な配置パターンを設定する。その後、性状が大きく変らない範囲まではその設定した最適な配置パターンとし、次の性状の異なる（例えば、設定した閾値を越えた）領域、または基板Ｚが変わったときに、再度、配置パターンを設定する。In thesetting unit 37, the arrangement pattern of the transistor formation region S is set in advance according to the distribution in the length direction of the substrate Z in the direction in which the stretch strength of the substrate Z is high and the direction in which the stretch strength of the substrate Z is high. In addition, the arrangement of the transistor formation regions S may be set based on the direction in which the specified stretching strength of the substrate Z is high and the distribution in the length direction thereof.
In this case, the settingunit 37 performs an adjustment calculation of the patterning dimension according to the pattern dimension of the finished TFT on the substrate Z, and sets an optimum arrangement pattern of the transistor formation region S to be used. After that, the set optimum arrangement pattern is used up to a range where the properties do not change greatly. When the next different property (for example, the set threshold value is exceeded) or the substrate Z changes, the arrangement pattern is changed again. Set.

本実施形態においては、例えば、基板ＺがＭＤ方向の伸縮強度が高い場合、図８（ａ）に示すように、ＴＦＴ６０の配置方向αと基板Ｚの伸縮強度が高い方向（基板Ｚの伸びやすい方向ＥＬ）とが直交するように、トランジスタ形成領域Ｓを基板Ｚの幅方向ＷとＴＦＴ６０の配置方向αを一致させるように設定する。この場合、マーク形成部４１により、各トランジスタ形成領域Ｓの外縁部の４隅にアライメントマークＭが形成される。
また、例えば、基板ＺがＴＤ方向の伸縮強度が高い場合、図８（ｂ）に示すように、ＴＦＴ６０の配置方向αと基板Ｚの伸縮強度が高い方向（基板Ｚの伸びやすい方向ＥＬ）とが直交するように、トランジスタ形成領域Ｓを基板Ｚの搬送方向ＤとＴＦＴ６０の配置方向αを一致させるように設定する。この場合、基板Ｚの幅方向ｗに、トランジスタ形成領域Ｓを２列に配置可能であれば、トランジスタ形成領域Ｓを２列配置する。なお、図８（ｂ）の配置でも、マーク形成部４１により、各トランジスタ形成領域Ｓの外縁部の４隅にアライメントマークＭが形成される。In the present embodiment, for example, when the substrate Z has a high stretch strength in the MD direction, as shown in FIG. 8A, the direction in which theTFT 60 is disposed and the stretch strength of the substrate Z are high (the substrate Z is easily stretched). The transistor formation region S is set so that the width direction W of the substrate Z coincides with the arrangement direction α of theTFT 60 so that the direction EL) is orthogonal to the direction EL). In this case, alignment marks M are formed at the four corners of the outer edge of each transistor formation region S by themark formation portion 41.
Further, for example, when the substrate Z has a high stretching strength in the TD direction, as shown in FIG. 8B, the arrangement direction α of theTFT 60 and the direction in which the stretching strength of the substrate Z is high (the direction EL in which the substrate Z is easily stretched) Are set so that the transport direction D of the substrate Z coincides with the arrangement direction α of theTFT 60 so that the two are orthogonal to each other. In this case, if the transistor formation regions S can be arranged in two rows in the width direction w of the substrate Z, two rows of transistor formation regions S are arranged. 8B, alignment marks M are formed at the four corners of the outer edge of each transistor formation region S by themark formation portion 41. In the arrangement shown in FIG.

さらには、例えば、基板ＺがＭＤ方向の伸縮強度が高い領域Ｚ_１、Ｚ_３と、ＴＤ方向の伸縮強度が高い領域Ｚ_２とが混在する場合、図８（ｃ）に示すように、ＴＦＴ６０の配置方向αと基板Ｚの伸縮強度が高い方向（基板Ｚの伸びやすい方向ＥＬ）とが直交するように、領域Ｚ_１〜領域Ｚ_３に応じて、トランジスタ形成領域Ｓの配置が設定される。この場合も、マーク形成部４１により、向きが異なるトランジスタ形成領域Ｓの外縁部の４隅にアライメントマークＭが形成される。
このように、向きが設定されたトランジスタ形成領域Ｓの向きの設定情報が第１の画像処理部３８に出力されて、後述するように第１の画像処理部３８において、設定情報に応じてＴＦＴのパターンデータの向きが変更される。また、第２の画像処理部４０においても、後述するようにインク滴５６ａの打滴位置を変更するために、設定情報に応じて打滴データが変更される。Further, for example, when the substrate Z includes regions Z₁ and Z₃ with high MD direction stretch strength and a region Z₂ with high TD stretch strength, as shown in FIG. The arrangement of the transistor formation region S is set according to the regions Z₁ to Z₃ so that the arrangement direction α of the substrate Z and the direction in which the stretching strength of the substrate Z is high (the direction EL in which the substrate Z is easy to extend) are orthogonal to each other. . Also in this case, alignment marks M are formed by themark forming portion 41 at the four corners of the outer edge portion of the transistor forming region S having different directions.
In this way, the setting information of the orientation of the transistor formation region S for which the orientation has been set is output to the firstimage processing unit 38, and as described later, the firstimage processing unit 38 determines the TFT according to the setting information. The pattern data direction is changed. Also in the secondimage processing unit 40, the droplet ejection data is changed according to the setting information in order to change the droplet ejection position of theink droplet 56a as will be described later.

なお、基板Ｚの基板情報は、入力部３０を介して入力される以外にも、例えば、図２（ａ）に示すように、基板Ｚの端部に記録部Ｊを設け、この記録部Ｊに基板情報をバーコード等の形式で記録してもよい。この場合、例えば、歪みセンサ５０で記録部Ｊを読み取り、読み取り結果が設定部３７に出力されるようにする。
本実施形態においては、マーク形成部４１を設けているため、トランジスタ形成領域Ｓの向きが変わっても、トランジスタ形成領域Ｓの外縁の４隅にアライメントマークＭを形成することができる。In addition to inputting the substrate information of the substrate Z through theinput unit 30, for example, as shown in FIG. 2A, a recording unit J is provided at the end of the substrate Z, and this recording unit J The substrate information may be recorded in the form of a barcode or the like. In this case, for example, the recording unit J is read by thestrain sensor 50 and the reading result is output to thesetting unit 37.
In the present embodiment, since themark forming portion 41 is provided, alignment marks M can be formed at the four corners of the outer edge of the transistor formation region S even if the orientation of the transistor formation region S changes.

第１の画像処理部３８は、描画データ作成部３２、記憶部３５、アライメント検出部３６および設定部に接続されている。第１の画像処理部３８には、描画データ作成部３２からＴＦＴ６０のパターンデータが入力され、アライメント検出部３６で作成された基板Ｚの歪み情報、および設定部３７からＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報が入力される。
なお、ＴＦＴ６０のパターンデータは、ゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂの各位置、大きさの情報を含むものであり、例えば、描画データ作成部３２により、ラスター形式の設計データ（ラスターデータ）に変換されたものである。The firstimage processing unit 38 is connected to the drawingdata creation unit 32, thestorage unit 35, the alignment detection unit 36, and the setting unit. The firstimage processing unit 38 receives the pattern data of theTFT 60 from the drawingdata creation unit 32, the distortion information of the substrate Z created by the alignment detection unit 36, and the TFT direction (transistor formation region from the settingunit 37. S direction) setting information is input.
Note that the pattern data of theTFT 60 includes information on the position and size of thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66a and thedrain electrode 66b. It is converted into design data (raster data).

第１の画像処理部３８は、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、更に基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲を超える場合には、基板Ｚの歪み情報に応じて、トランジスタ形成領域Ｓにおけるレーザ光Ｂの照射位置を変更するために、露光データ（ＴＦＴ６０のパターンデータ）を補正する補正露光データを作成するものである。補正露光データは、設定されたＴＦＴの向き（トランジスタ形成領域Ｓの向き）における基板Ｚの歪み応じたレーザ光Ｂの照射位置が補正されたものである。
第１の画像処理部３８は、この補正露光データを駆動部５２ａに出力する。露光部５２では、駆動部５２ａに入力された補正露光データに基づいて、レーザ光Ｂがパターン形成領域に照射される。
以下、基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲を超える場合のことを、基板Ｚに歪みがあるともいう。The firstimage processing unit 38 assigns the transistor formation region S based on the setting information of the TFT direction (transistor formation region S), compares the distortion information of the substrate Z with an allowable range, and compares the substrate Z with the allowable range. If the distortion exceeds the allowable range, the correction exposure for correcting the exposure data (pattern data of the TFT 60) to change the irradiation position of the laser beam B in the transistor formation region S according to the distortion information of the substrate Z. Create data. The corrected exposure data is obtained by correcting the irradiation position of the laser beam B according to the distortion of the substrate Z in the set direction of the TFT (direction of the transistor formation region S).
The firstimage processing unit 38 outputs the corrected exposure data to thedriving unit 52a. In theexposure unit 52, the pattern formation region is irradiated with the laser beam B based on the corrected exposure data input to thedrive unit 52a.
Hereinafter, when the distortion information of the substrate Z is compared with the allowable range, and the distortion of the substrate Z exceeds the allowable range, the substrate Z is also referred to as being distorted.

なお、第１の画像処理部３８において、基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲内である場合には、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたレーザ光Ｂの照射位置を補正せず、補正露光データを作成しない。このため、トランジスタ形成領域Ｓの向きについては設情報に基づいて変更されるものの、第１の画像処理部３８に入力された露光データ（ＴＦＴ６０のパターンデータ）が補正されることなくそのまま露光部５２の駆動部５２ａに出力される。露光部５２では、駆動部５２ａに入力された露光データに基づいて、レーザ光Ｂがパターン形成領域に照射される。
以下、基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲内である場合のことを、基板Ｚに歪みがないともいう。In the firstimage processing unit 38, the distortion information of the substrate Z is compared with an allowable range. If the distortion of the substrate Z is within the allowable range, the direction of the TFT (the direction of the transistor formation region S) is set. Although the transistor formation region S is allocated based on the information, the irradiation position of the laser beam B corresponding to the distortion of the substrate Z is not corrected, and corrected exposure data is not created. For this reason, although the orientation of the transistor formation region S is changed based on the setting information, the exposure data (TFT 60 pattern data) input to the firstimage processing unit 38 is not corrected and theexposure unit 52 is directly corrected. Is output to thedriving unit 52a. In theexposure unit 52, the laser beam B is irradiated to the pattern formation region based on the exposure data input to thedrive unit 52a.
Hereinafter, the distortion information of the substrate Z is compared with the allowable range, and the case where the distortion of the substrate Z is within the allowable range is also referred to as no distortion of the substrate Z.

第２の画像処理部４０は、基板Ｚのトランジスタ形成領域Ｓに、ＴＦＴ６０の各構成部を形成するための組成を有する液体をインク滴５６ａとして打滴させるためのものである。この第２の画像処理部４０は、入力部３０、記憶部３５、アライメント検出部３６および設定部３７に接続されている。第２の画像処理部４０には、アライメント検出部３６で作成された基板Ｚの歪み情報、および設定部３７からＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報が入力される。
なお、吐出部５６においては、入力部３０から入力されるＴＦＴのパターンデータを変換することなく、打滴データとして利用することができる。The secondimage processing unit 40 is for ejecting a liquid having a composition for forming each component of theTFT 60 in the transistor formation region S of the substrate Z as anink droplet 56a. The secondimage processing unit 40 is connected to theinput unit 30, thestorage unit 35, the alignment detection unit 36, and thesetting unit 37. The secondimage processing unit 40 receives the distortion information of the substrate Z created by the alignment detection unit 36 and the setting information of the direction of the TFT (direction of the transistor formation region S) from the settingunit 37.
In theejection unit 56, the TFT pattern data input from theinput unit 30 can be used as droplet ejection data without conversion.

第２の画像処理部４０は、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲を超える場合には、更に基板Ｚの歪み情報に応じて、トランジスタ形成領域Ｓにおけるインク滴５６ａの打滴位置を変更するために、打滴データを補正する補正打滴データを作成するものである。補正打滴データは、設定されたＴＦＴの向き（トランジスタ形成領域Ｓの向き）における基板Ｚの歪み応じたインク滴５６ａの打滴位置が補正されたものである。
第２の画像処理部４０は、この補正打滴データを吐出部５６のドライバ（図示せず）に出力する。吐出部５６では、ドライバに入力された補正打滴データに基づいて、インク滴５６ａがパターン形成領域、具体的には、ＴＦＴの各構成部の形成領域に打滴される。
なお、第２の画像処理部４０において、基板Ｚの歪み情報を許容範囲と比較し、基板Ｚの歪みが許容範囲内である場合には、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたインク滴５６ａの打滴位置を補正せず、補正打滴データを作成しない。このため、トランジスタ形成領域Ｓの向きについては設情報に基づいて変更されるものの、第２の画像処理部４０に入力された打滴データが補正されることなくそのまま吐出部５６のドライバに出力される。吐出部５６では、ドライバに入力された打滴データに基づいて、インク滴５６ａがパターン形成領域、具体的には、ＴＦＴの各構成部の形成領域に打滴される。The secondimage processing unit 40 assigns the transistor formation region S based on the setting information of the direction of the TFT (direction of the transistor formation region S), compares the distortion information of the substrate Z with the allowable range, When the distortion exceeds the allowable range, correction droplet ejection data for correcting the droplet ejection data is generated in order to change the droplet ejection position of theink droplet 56a in the transistor formation region S according to the distortion information of the substrate Z. To do. The corrected droplet ejection data is obtained by correcting the droplet ejection position of theink droplet 56a in accordance with the distortion of the substrate Z in the set TFT direction (transistor formation region S direction).
The secondimage processing unit 40 outputs the corrected droplet ejection data to a driver (not shown) of theejection unit 56. In theejection unit 56, based on the corrected droplet ejection data input to the driver, theink droplet 56a is deposited on the pattern formation region, specifically, the formation region of each component of the TFT.
In the secondimage processing unit 40, the distortion information of the substrate Z is compared with an allowable range. If the distortion of the substrate Z is within the allowable range, the direction of the TFT (the direction of the transistor formation region S) is set. Although the transistor formation region S is allocated based on the information, the droplet ejection position of theink droplet 56a corresponding to the distortion of the substrate Z is not corrected, and the corrected droplet ejection data is not created. Therefore, although the orientation of the transistor formation region S is changed based on the setting information, the droplet ejection data input to the secondimage processing unit 40 is output to the driver of theejection unit 56 without being corrected. The In theejection unit 56, based on the droplet ejection data input to the driver, theink droplet 56a is ejected onto the pattern formation region, specifically, the formation region of each component of the TFT.

第１の画像処理部３８および第２の画像処理部４０においては、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚに歪みがある場合、例えば、基板Ｚの伸縮方向および伸縮量に対して、トランジスタ形成領域Ｓにおいて、その基板Ｚの伸縮を打ち消すように補正データが、それぞれオンデマンドで生成される。その後、このパターンの補正データに対応する補正露光データおよび補正打滴データがオンデマンドで生成される。ここでいう「補正露光データおよび補正打滴データ」とは、レーザ光照射用の露光データ及び打滴データに対して、シフト処理（面方向のずれ補正）、オフセット処理（厚み方向のずれ補正）、回転処理が施されたもの、拡大処理、縮小処理、台形補正処理（台形状に歪んだパターンを矩形状に補正する処理）が施されたものにＴＦＴの向きの情報が含まれる。  In the firstimage processing unit 38 and the secondimage processing unit 40, the transistor formation region S is allocated based on the setting information of the direction of the TFT (direction of the transistor formation region S), and the substrate Z is distorted. In this case, for example, correction data is generated on demand so as to cancel the expansion / contraction of the substrate Z in the transistor formation region S with respect to the expansion / contraction direction and expansion amount of the substrate Z. Thereafter, corrected exposure data and corrected droplet ejection data corresponding to the correction data of this pattern are generated on demand. “Corrected exposure data and corrected droplet ejection data” here refers to shift processing (surface direction deviation correction) and offset processing (thickness direction deviation correction) for exposure data and droplet ejection data for laser light irradiation. Information on the orientation of the TFT is included in the image subjected to the rotation process, the enlargement process, the reduction process, and the trapezoid correction process (the process of correcting the trapezoidally distorted pattern into a rectangular shape).

本実施形態の製造装置１０においては、改質処理ユニット１４およびパターン形成ユニット１６は共通のフィードバックループを有しており、アライメント検出部３６から得られる同一の（共通の）基板Ｚの歪み情報、および設定部３７で設定されたＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいて、設定されたＴＦＴの向き（トランジスタ形成領域Ｓの向き）におけるレーザ光Ｂの照射補正およびインク滴の打滴補正を行うように構成されている。このため、レーザ光Ｂの照射補正およびインク滴の打滴補正の精度を高くすることができ、しかも、共通の基板の歪み情報を用いているため、補正データの作成を速くすることができ、補正に要するコストも低くすることができる。
なお、第１の画像処理部３８および第２の画像処理部４０の機能を１つにまとめて、単に画像処理部としてもよい。In themanufacturing apparatus 10 of the present embodiment, themodification processing unit 14 and thepattern forming unit 16 have a common feedback loop, and distortion information of the same (common) substrate Z obtained from the alignment detection unit 36, Based on the setting information of the TFT direction (transistor formation region S) set by the settingunit 37, the irradiation correction of the laser beam B and the ink droplet in the set TFT direction (transistor formation region S) are set. The droplet ejection correction is performed. For this reason, it is possible to increase the accuracy of the laser beam B irradiation correction and the ink droplet ejection correction, and since the distortion information of the common substrate is used, the creation of correction data can be made faster. The cost required for correction can also be reduced.
The functions of the firstimage processing unit 38 and the secondimage processing unit 40 may be combined into a single image processing unit.

また、本実施形態においては、基板Ｚの表面等に絶縁層形成するための絶縁体を塗布する塗布部を設けてもよい。
さらに、インク滴５６ａを硬化させるために、必要に応じて、紫外線を照射する紫外線照射手段（図示せず）、または所定の温度で加熱処理を行うための加熱手段（図示せず）等を設けてもよい。In the present embodiment, an application portion for applying an insulator for forming an insulating layer on the surface of the substrate Z may be provided.
Furthermore, in order to cure theink droplet 56a, an ultraviolet irradiation means (not shown) for irradiating ultraviolet rays or a heating means (not shown) for performing a heat treatment at a predetermined temperature is provided as necessary. May be.

本実施形態においては、設定されたトランジスタ形成領域Ｓに以下に示すように、ＴＦＴ６０を形成することができる。
以下、本実施形態のＴＦＴ６０の製造方法について、図９および図１０（ａ）〜（ｉ）に基づいて説明する。In the present embodiment, theTFT 60 can be formed in the set transistor formation region S as shown below.
Hereinafter, a manufacturing method of theTFT 60 of the present embodiment will be described with reference to FIGS. 9 and 10A to 10I.

本実施形態においては、ＴＦＴ６０を形成する先立ち、上述のように、用いる基板Ｚについての基板情報を設定部３７に取得させる（ステップＳ１０）。
次に、設定部３７が、この基板情報について、記憶部３５を参照し、基板Ｚの伸縮強度が高い方向が特定される（ステップＳ１２）。
次に、基板Ｚの伸縮強度が高い方向に基づいて、トランジスタ形成領域Ｓの最適配置を設定する（ステップＳ１４）。このように、設定されたトランジスタ形成領域Ｓの向きの設定情報が、記憶部３５、第１の画像処理部３８に出力される。トランジスタ形成領域Ｓの向きの設定情報に応じて、マーク形成部４１によりトランジスタ形成領域Ｓの外縁部にアライメントマークＭが形成される。これにより、ＴＦＴの製造の用意ができた。In the present embodiment, before forming theTFT 60, as described above, the settingunit 37 is made to acquire the substrate information about the substrate Z to be used (step S10).
Next, the settingunit 37 refers to thestorage unit 35 for the substrate information, and specifies the direction in which the expansion / contraction strength of the substrate Z is high (step S12).
Next, the optimal arrangement of the transistor formation region S is set based on the direction in which the expansion / contraction strength of the substrate Z is high (step S14). Thus, the setting information of the orientation of the set transistor formation region S is output to thestorage unit 35 and the firstimage processing unit 38. In accordance with the setting information of the orientation of the transistor formation region S, themark formation unit 41 forms an alignment mark M on the outer edge of the transistor formation region S. As a result, preparation for manufacturing the TFT was completed.

第１の画像処理部３８においては、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚに歪みがある場合、トランジスタ形成領域Ｓにおいて、基板Ｚの歪みを打ち消すように補正データが作成される。なお、第２の画像処理部４０においても、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、露光部５２により露光された領域にインク滴５６ａ打滴するように打滴位置が変更される。これにより、露光部５２により、ＴＦＴを構成するゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂの各形成領域を、露光部５２により、親液性にするための露光を行うことができる（ステップＳ１６）。  In the firstimage processing unit 38, the transistor formation region S is assigned based on the setting information of the TFT direction (transistor formation region S), and when the substrate Z is distorted, in the transistor formation region S, Correction data is created so as to cancel the distortion of the substrate Z. Note that the secondimage processing unit 40 also assigns the transistor formation region S based on the setting information of the direction of the TFT (direction of the transistor formation region S), and theink droplet 56a is applied to the region exposed by theexposure unit 52. The droplet ejection position is changed so that droplet ejection is performed. Thereby, theexposure part 52 performs exposure for making each formation region of thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66a and thedrain electrode 66b constituting the TFT lyophilic by theexposure part 52. (Step S16).

以下、ＴＦＴの製造工程について、より具体的に説明する。
本実施形態においては、ＴＦＴ６０のゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂを形成するために、吐出部５６からインク滴５６ａとして吐出させる組成のものに対して、露光部５２の露光により親液性となる、ゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂを電気的に絶縁する絶縁体が予め選択されている。Hereinafter, the manufacturing process of the TFT will be described more specifically.
In the present embodiment, in order to form thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66a /drain electrode 66b of theTFT 60, theexposure unit 52 has a composition that is ejected from theejection unit 56 as theink droplet 56a. An insulator that becomes lyophilic by the exposure is electrically selected in advance to electrically insulate thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66a and thedrain electrode 66b.

本実施形態において、図１０（ａ）に示すように、基板Ｚの表面に、電気絶縁性を備えるとともに、露光部５２の露光により親液性になる第１の絶縁層８０を形成する。
この第１の絶縁層８０は、基板Ｚの表面に、例えば、製造装置１０とは別の塗布装置により、塗布により形成されたものである。なお、製造装置１０に塗布部がある場合には、第１の絶縁層８０は塗布部により形成される。In the present embodiment, as shown in FIG. 10A, a first insulatinglayer 80 that has electrical insulation and becomes lyophilic by exposure of theexposure unit 52 is formed on the surface of the substrate Z.
The first insulatinglayer 80 is formed on the surface of the substrate Z by coating using, for example, a coating apparatus different from themanufacturing apparatus 10. In addition, when themanufacturing apparatus 10 includes an application part, the first insulatinglayer 80 is formed by the application part.

次に、図１０（ａ）に示す第１の絶縁層８０が形成された基板Ｚをロール状にし、基板ロールとした後、供給室１２の巻取り軸４２に取り付ける。その後、基板Ｚを巻き回し、ガイドローラ４４を経て、マーク形成室１３、計測室１４、改質室１６、パターン形成室１８を、それぞれガイドローラ４９を経て、巻取り室２０に搬送される。巻取り室２０においては、ガイドローラ４８を経て、巻取り軸４６に基板Ｚが巻き取られる。このように、基板Ｚを、所定の搬送経路に通す。  Next, the substrate Z on which the first insulatinglayer 80 shown in FIG. 10A is formed into a roll shape to be a substrate roll, and then attached to the windingshaft 42 of thesupply chamber 12. Thereafter, the substrate Z is wound, and is conveyed to the windingchamber 20 through theguide roller 44, themark forming chamber 13, the measuringchamber 14, the reformingchamber 16, and thepattern forming chamber 18 through theguide rollers 49. In the windingchamber 20, the substrate Z is wound around the windingshaft 46 through theguide roller 48. In this way, the substrate Z is passed through a predetermined transport path.

次に、マーク形成室１３において、マーク形成部４１により、設定されたトランジスタ形成領域Ｓの配置情報に応じて、トランジスタ形成領域Ｓの外縁部にアライメントマークＭがり形成される。
そして、計測室１４において、歪みセンサ５０により、基板Ｚに形成された上述のトランジスタ形成領域Ｓの４つのアライメントマークＭを撮像し、４つのアライメントマークＭの画像データを得る。アライメント検出部３６で基板の歪み情報が作成されて、記憶部３５、第１の画像処理部３８、第２の画像処理部４０に出力される。
一方、基板Ｚが搬送され、トランジスタ形成領域Ｓが改質室１６に搬送される。
このとき、基板Ｚに歪みがない場合には、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたレーザ光Ｂの照射位置を補正せず、ＴＦＴ６０のパターンデータに基づいて、図１０（ｂ）に示すように、ゲート電極６２の形成領域Ｅ_１に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_１を露光して改質処理をする。すなわち、ゲート電極６２を形成するための組成を有するインク滴５６ａに対して親液性にする。Next, in themark forming chamber 13, an alignment mark M is formed on the outer edge portion of the transistor forming region S by themark forming portion 41 according to the set arrangement information of the transistor forming region S.
In themeasurement chamber 14, thestrain sensor 50 images the four alignment marks M in the transistor formation region S formed on the substrate Z, and obtains image data of the four alignment marks M. Substrate distortion information is created by the alignment detection unit 36 and output to thestorage unit 35, the firstimage processing unit 38, and the secondimage processing unit 40.
On the other hand, the substrate Z is transferred, and the transistor formation region S is transferred to the reformingchamber 16.
At this time, if the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the TFT direction (transistor formation region S), but the laser beam B corresponding to the distortion of the substrate Z is allocated. without correcting the irradiation position, based on the pattern data of theTFT 60, as shown in FIG. 10 (b), while supplying a reaction gas to the forming area E₁ of thegate electrode 62, the formation region E₁ by theexposure unit 52 The exposure process is modified. That is, theink droplet 56a having a composition for forming thegate electrode 62 is made lyophilic.

次に、基板Ｚを搬送し、ゲート電極６２の形成領域Ｅ_１が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、ゲート電極６２の形成領域Ｅ_１に、打滴データに基づいて、吐出部５６から、ゲート電極６２となるインクのインク滴５６ａが打滴される。このとき、基板Ｚに歪みがないため、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたインク滴５６ａの打滴位置を補正はしない。すなわち、打滴データの補正はされない。このようにして、図１０（ｃ）に示すように、ゲート電極６２が形成される。
なお、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。Next, the substrate is conveyed Z, forming regions E₁ of thegate electrode 62 carries a transistor forming region S which is processed reforming thepattern forming chamber 18.
Then, the formation area E₁ of thegate electrode 62, on the basis of the droplet ejection data, from thedischarge portion 56, theink droplets 56a of the ink to be thegate electrode 62 is ejected. At this time, since the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the direction of the TFT (direction of the transistor formation region S), but theink droplet 56a is ejected according to the distortion of the substrate Z. The position is not corrected. That is, the droplet ejection data is not corrected. In this way, thegate electrode 62 is formed as shown in FIG.
In order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment is performed at a predetermined temperature by a heating means (not shown) as necessary.

一方、基板Ｚに歪みがある場合、記憶部３５においては、ＴＦＴ６０の製造工程のどの時点での基板Ｚの歪みであるかが、基板Ｚの歪み情報として記憶される。
第１の画像処理部３８において、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、トランジスタ形成領域Ｓにおけるレーザ光Ｂの照射位置を変更するために、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、ゲート電極６２の形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、ゲート電極６２に関するデータを補正する補正露光ゲート電極データを作成する。この補正露光ゲート電極データに基づいて、図１０（ｂ）に示すように、ゲート電極６２の形成領域Ｅ_１に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_１を露光して改質処理をする。すなわち、ゲート電極６２を形成するための組成を有するインク滴５６ａに対して親液性にする。On the other hand, when the substrate Z is distorted, thestorage unit 35 stores the distortion of the substrate Z at which point in the manufacturing process of theTFT 60 as the distortion of the substrate Z.
In the firstimage processing unit 38, the transistor formation region S is assigned based on the setting information of the TFT direction (transistor formation region S), and the irradiation position of the laser beam B in the transistor formation region S is changed. Further, a correction value (scaling values kx, ky) of the formation position and shape of thegate electrode 62 is calculated based on the strain information of the substrate Z (the direction of expansion and contraction of the substrate Z and the amount of expansion and contraction of the substrate Z). Based on the value, corrected exposure gate electrode data for correcting data related to thegate electrode 62 out of the TFT pattern data is created. Based on the corrected exposure gate electrode data, as shown in FIG. 10 (b), while supplying a reaction gas to the forming area E₁ of thegate electrode 62, modified by exposing the forming regions E₁ by theexposure unit 52 Process. That is, theink droplet 56a having a composition for forming thegate electrode 62 is made lyophilic.

次に、基板Ｚを搬送し、ゲート電極６２の形成領域Ｅ_１が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、第２の画像処理部４０において、改質処理されたゲート電極６２となる形成領域Ｅ_１にインクを打滴するために、第１の画像処理部３８と同じくＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、ゲート電極６２の形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、ゲート電極６２に関するデータを補正する補正打滴ゲート電極データを作成する。この補正打滴ゲート電極データにより、改質処理されたゲート電極６２となる形成領域Ｅ_１にインク滴５６ａを打滴することができる。これにより、図１０（ｃ）に示すように、ゲート電極６２が形成される。
なお、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。
次に、ゲート電極６２が形成された基板Ｚが、巻取り軸４６に巻き取られる。これにより、ゲート電極６２の形成工程が終了する。Next, the substrate is conveyed Z, forming regions E₁ of thegate electrode 62 carries a transistor forming region S which is processed reforming thepattern forming chamber 18.
Then, in the secondimage processing section 40, for ejecting droplets of ink in the forming region E₁ to be thegate electrode 62 which is processed reforming, also TFT orientation and the first image processing section 38 (transistor forming The transistor formation region S is allocated based on the setting information of the direction of the region S), and the formation position of thegate electrode 62 is determined based on the strain information of the substrate Z (the direction of expansion and contraction of the substrate Z and the amount of expansion and contraction of the substrate Z). A correction value (scaling value kx, ky) of the shape or the like is calculated, and corrected droplet ejection gate electrode data for correcting data related to thegate electrode 62 out of the TFT pattern data is created based on the scaling value. By this correction droplet ejection gate electrode data can ejectingink droplets 56a in the forming region E₁ to be thegate electrode 62 which is processed reforming. As a result, thegate electrode 62 is formed as shown in FIG.
In order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment is performed at a predetermined temperature by a heating means (not shown) as necessary.
Next, the substrate Z on which thegate electrode 62 is formed is wound on the windingshaft 46. Thereby, the formation process of thegate electrode 62 is completed.

次に、ゲート電極６２が形成され巻取り軸４６に巻き取られた基板Ｚを巻取り室２０から外し、例えば、別のロール・ツー・ロールタイプの塗布装置に基板Ｚをセットする。そして、図１０（ｄ）に示すように、ゲート電極６２および第１の絶縁層８０を覆うようにして第２の絶縁層８２を形成する。この第２の絶縁層８２は、ゲート絶縁膜として機能するものである。なお、第２の絶縁層８２も、電気絶縁性を備えるとともに、露光部５２の露光により親液性になるものである。  Next, the substrate Z on which thegate electrode 62 is formed and wound on the windingshaft 46 is removed from the windingchamber 20, and, for example, the substrate Z is set in another roll-to-roll type coating apparatus. Then, as shown in FIG. 10D, a second insulatinglayer 82 is formed so as to cover thegate electrode 62 and the first insulatinglayer 80. The second insulatinglayer 82 functions as a gate insulating film. The second insulatinglayer 82 also has electrical insulation and becomes lyophilic when exposed by theexposure unit 52.

次に、再度、上述のように製造装置１０の供給室１２の巻取り軸４２に取り付け、基板Ｚを、所定の搬送経路に通す。
次に、再度、計測室１４において、基板Ｚに形成された上述のトランジスタ形成領域Ｓの４つのアライメントマークＭを撮像し、４つのアライメントマークＭの画像データを得、アライメント検出部３６で基板の歪み情報が作成されて、記憶部３５、第１の画像処理部３８、第２の画像処理部４０に出力される。一方、基板Ｚが搬送されて、トランジスタ形成領域Ｓが改質室１６に搬送される。
このとき、基板Ｚに歪みがない場合には、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたレーザ光Ｂの照射位置を補正せず、ＴＦＴ６０のパターンデータに基づいて、図１０（ｅ）に示すように、半導体層６４の形成領域Ｅ_２に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_２を露光して改質処理をする。すなわち、半導体層６４を形成するための組成を有するインク滴５６ａに対して親液性にする。Next, the substrate Z is again attached to the take-upshaft 42 of thesupply chamber 12 of themanufacturing apparatus 10 as described above, and the substrate Z is passed through a predetermined transport path.
Next, in themeasurement chamber 14 again, the four alignment marks M in the above-described transistor formation region S formed on the substrate Z are imaged, and image data of the four alignment marks M is obtained. Distortion information is created and output to thestorage unit 35, the firstimage processing unit 38, and the secondimage processing unit 40. On the other hand, the substrate Z is transferred, and the transistor formation region S is transferred to the reformingchamber 16.
At this time, if the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the TFT direction (transistor formation region S), but the laser beam B corresponding to the distortion of the substrate Z is allocated. without correcting the irradiation position, based on the pattern data of theTFT 60, as shown in FIG. 10 (e), while supplying a reaction gas to the forming area E₂ of thesemiconductor layer 64, the exposedportion 52 of the forming area E₂ The exposure process is modified. That is, theink droplet 56 a having a composition for forming thesemiconductor layer 64 is made lyophilic.

次に、基板Ｚを搬送し、半導体層６４の形成領域Ｅ_２が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、半導体層６４の形成領域Ｅ_２に、打滴データに基づいて、吐出部５６から、半導体層６４となるインクのインク滴５６ａが打滴される。このとき、基板Ｚに歪みがないため、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたインク滴５６ａの打滴位置を補正はしない。すなわち、打滴データの補正はされない。このようにして、図１０（ｆ）に示すように、半導体層６４が形成される。Next, the substrate is conveyed Z, forming area E₂ of thesemiconductor layer 64 is to transport the transistor forming region S which is processed reforming thepattern forming chamber 18.
Next,ink droplets 56 a of ink that will become thesemiconductor layer 64 are ejected from theejection unit 56 to the formation region E₂ of thesemiconductor layer 64 based on the droplet ejection data. At this time, since the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the direction of the TFT (direction of the transistor formation region S), but theink droplet 56a is ejected according to the distortion of the substrate Z. The position is not corrected. That is, the droplet ejection data is not corrected. In this way, thesemiconductor layer 64 is formed as shown in FIG.

なお、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。  In order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment is performed at a predetermined temperature by a heating means (not shown) as necessary.

一方、基板Ｚに歪みがある場合、記憶部３５においては、ＴＦＴ６０の製造工程のどの時点での基板Ｚの歪みであるかが、基板Ｚの歪み情報として記憶される。
第１の画像処理部３８において、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、トランジスタ形成領域Ｓにおけるレーザ光Ｂの照射位置を変更するために、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、半導体層６４の形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、半導体層６４に関するデータを補正する補正露光半導体層データを作成する。この補正露光半導体層データに基づいて、図１０（ｅ）に示すように、半導体層６４の形成領域Ｅ_２に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_２を露光して改質処理をする。すなわち、半導体層６４を形成するための組成を有するインク滴５６ａに対して親液性にする。On the other hand, when the substrate Z is distorted, thestorage unit 35 stores the distortion of the substrate Z at which point in the manufacturing process of theTFT 60 as the distortion of the substrate Z.
In the firstimage processing unit 38, the transistor formation region S is assigned based on the setting information of the TFT direction (transistor formation region S), and the irradiation position of the laser beam B in the transistor formation region S is changed. In addition, correction values (scaling values kx, ky) such as the formation position and shape of thesemiconductor layer 64 are calculated based on the distortion information of the substrate Z (the direction of expansion and contraction of the substrate Z and the amount of expansion and contraction of the substrate Z). Based on the value, corrected exposure semiconductor layer data for correcting data related to thesemiconductor layer 64 out of the TFT pattern data is created. Based on the corrected exposure semiconductor layer data, as shown in FIG. 10E, the formation region E₂ is exposed by theexposure unit 52 while the reaction gas is supplied to the formation region E₂ of thesemiconductor layer 64 to be modified. Process. That is, theink droplet 56 a having a composition for forming thesemiconductor layer 64 is made lyophilic.

次に、基板Ｚを搬送し、半導体層６４の形成領域Ｅ_２が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、第２の画像処理部４０において、第１の画像処理部３８と同じくＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、改質処理された半導体層６４となる形成領域Ｅ_１にインクを打滴するために、半導体層６４の形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、半導体層６４に関するデータを補正する補正打滴半導体層データを作成する。この補正打滴半導体層データにより、改質処理された半導体層６４となる形成領域Ｅ_２にインク滴５６ａを打滴することができる。
この場合においても、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。
次に、半導体層６４が形成された基板Ｚが、巻取り軸４６に巻き取られる。これにより、半導体層６４の形成工程が終了する。Next, the substrate is conveyed Z, forming area E₂ of thesemiconductor layer 64 is to transport the transistor forming region S which is processed reforming thepattern forming chamber 18.
Next, in the secondimage processing unit 40, the transistor formation region S is allocated based on the setting information of the TFT direction (transistor formation region S) as in the firstimage processing unit 38. based on the distortion information (amount of expansion and contraction of the telescopic direction and the substrate Z of the substrate Z), the ink for ejecting droplets of a formation region E₁ to be thesemiconductor layer 64 that has been processed reforming, formation position of thesemiconductor layer 64, A correction value (scaling values kx, ky) of the shape and the like is calculated, and corrected droplet ejection semiconductor layer data for correcting data relating to thesemiconductor layer 64 among the TFT pattern data is created based on the scaling value. By this correction droplet ejection semiconductor layer data can ejectingink droplets 56a in the forming region E₂ to be thesemiconductor layer 64 that has been processed reforming.
Also in this case, in order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment at a predetermined temperature by heating means (not shown) as necessary. Do.
Next, the substrate Z on which thesemiconductor layer 64 is formed is wound on the windingshaft 46. Thereby, the formation process of thesemiconductor layer 64 is completed.

次に、ソース電極６６ａおよびドレイン電極６６ｂを形成するために、半導体層６４が形成され巻取り軸４６に巻き取られた基板Ｚを巻取り室２０から外し、上述のように、製造装置１０の供給室１２の巻取り軸４２に取り付け、基板Ｚを、所定の搬送経路に通す。
次に、再度、計測室１４において、基板Ｚに形成された上述のトランジスタ形成領域Ｓの４つのアライメントマークＭを撮像し、４つのアライメントマークＭの画像データを得、アライメント検出部３６で基板の歪み情報が作成されて、記憶部３５、第１の画像処理部３８、第２の画像処理部４０に出力される。一方、基板Ｚが搬送されて、トランジスタ形成領域Ｓが改質室１６に搬送される。
このとき、基板Ｚに歪みがない場合には、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたレーザ光Ｂの照射位置を補正せず、ＴＦＴのパターンデータに基づいて、図１０（ｇ）に示すように、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_３および形成領域Ｅ_４を露光して改質処理をする。すなわち、ソース電極６６ａおよびドレイン電極６６ｂを形成するための組成を有するインク滴５６ａに対して親液性にする。Next, in order to form thesource electrode 66a and thedrain electrode 66b, the substrate Z on which thesemiconductor layer 64 is formed and wound around the windingshaft 46 is removed from the windingchamber 20, and as described above, The substrate Z is attached to the take-upshaft 42 of thesupply chamber 12, and the substrate Z is passed through a predetermined transport path.
Next, in themeasurement chamber 14 again, the four alignment marks M in the above-described transistor formation region S formed on the substrate Z are imaged, and image data of the four alignment marks M is obtained. Distortion information is created and output to thestorage unit 35, the firstimage processing unit 38, and the secondimage processing unit 40. On the other hand, the substrate Z is transferred, and the transistor formation region S is transferred to the reformingchamber 16.
At this time, if the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the TFT direction (transistor formation region S), but the laser beam B corresponding to the distortion of the substrate Z is allocated. without correcting the irradiation position, based on the pattern data of the TFT, as shown in FIG. 10 (g), while supplying a reaction gas to the forming area E₄ forming region E₃ and thedrain electrode 66b of thesource electrode 66a, by exposing the region where E₃ and forming region E₄ by theexposure unit 52 to the reforming process. That is, theink droplet 56a having a composition for forming thesource electrode 66a and thedrain electrode 66b is made lyophilic.

次に、基板Ｚを搬送し、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４に、打滴データに基づいて、吐出部５６から、ソース電極６６ａおよびドレイン電極６６ｂとなるインクのインク滴５６ａが打滴される。このとき、基板Ｚに歪みがないため、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行うものの、基板Ｚの歪み応じたインク滴５６ａの打滴位置を補正はしない。すなわち、打滴データの補正はされない。このようにして、図１０（ｈ）に示すように、ソース電極６６ａおよびドレイン電極６６ｂが形成される。Next, the substrate is conveyed Z, conveys the transistor forming region S formed region E₄ was processed reforming forming region E₃ and thedrain electrode 66b of thesource electrode 66a to thepattern forming chamber 18.
Next, the forming region_{E 4} forming region_{E 3} and thedrain electrode 66b of thesource electrode 66a, on the basis of the droplet ejection data, from thedischarge portion 56, theink droplets 56a of the ink to be thesource electrode 66a anddrain electrode 66b is hitting Dropped. At this time, since the substrate Z is not distorted, the transistor formation region S is allocated based on the setting information of the direction of the TFT (direction of the transistor formation region S), but theink droplet 56a is ejected according to the distortion of the substrate Z. The position is not corrected. That is, the droplet ejection data is not corrected. In this way, thesource electrode 66a and thedrain electrode 66b are formed as shown in FIG.

なお、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。  In order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment is performed at a predetermined temperature by a heating means (not shown) as necessary.

一方、基板Ｚに歪みがある場合、記憶部３５においては、ＴＦＴ６０の製造工程のどの時点での基板Ｚの歪みであるかが、基板Ｚの歪み情報として記憶される。
第１の画像処理部３８において、ＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、トランジスタ形成領域Ｓにおけるレーザ光Ｂの照射位置を変更するために、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、ソース電極６６ａおよびドレイン電極６６ｂの形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、ソース電極６６ａおよびドレイン電極６６ｂに関するデータを補正する補正露光ソース電極およびドレイン電極データを作成する。この補正露光ソース電極およびドレイン電極データに基づいて、図１０（ｈ）に示すように、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４に反応ガスを供給しつつ、露光部５２により形成領域Ｅ_２を露光して改質処理をする。すなわち、ソース電極６６ａおよびドレイン電極６６ｂを形成するための組成を有するインク滴５６ａに対して親液性にする。On the other hand, when the substrate Z is distorted, thestorage unit 35 stores the distortion of the substrate Z at which point in the manufacturing process of theTFT 60 as the distortion of the substrate Z.
In the firstimage processing unit 38, the transistor formation region S is assigned based on the setting information of the TFT direction (transistor formation region S), and the irradiation position of the laser beam B in the transistor formation region S is changed. In addition, correction values (scaling values kx, ky) of the formation positions and shapes of thesource electrode 66a and thedrain electrode 66b are calculated based on the strain information of the substrate Z (the direction of expansion and contraction of the substrate Z and the amount of expansion and contraction of the substrate Z). Then, corrected exposure source electrode and drain electrode data for correcting data related to thesource electrode 66a and thedrain electrode 66b out of the TFT pattern data based on the scaling value is created. The correction based on the exposure source electrode and the drain electrode data, as shown in FIG. 10 (h), while supplying a reaction gas to the forming area E₄ forming region E₃ and thedrain electrode 66b of thesource electrode 66a, theexposure unit 52 by exposing the formation regions E₂ by the reforming process. That is, theink droplet 56a having a composition for forming thesource electrode 66a and thedrain electrode 66b is made lyophilic.

次に、基板Ｚを搬送し、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４が改質処理されたトランジスタ形成領域Ｓをパターン形成室１８に搬送する。
次に、第２の画像処理部４０において、ソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４にインクを打滴するために、第１の画像処理部３８と同じくＴＦＴの向き（トランジスタ形成領域Ｓの向き）の設定情報に基づいてトランジスタ形成領域Ｓの割り付けを行い、基板Ｚの歪み情報（基板Ｚの伸縮の方向および基板Ｚの伸縮量）に基づいて、ソース電極６６ａおよびドレイン電極６６ｂの形成位置、形状などの補正値（スケーリング値ｋｘ、ｋｙ）を算出し、このスケーリング値に基づいてＴＦＴのパターンデータのうち、ソース電極６６ａおよびドレイン電極６６ｂに関するデータを補正する補正打滴ソース電極およびドレイン電極データを作成する。この補正打滴ソース電極およびドレイン電極データにより、改質処理されたソース電極６６ａの形成領域Ｅ_３およびドレイン電極６６ｂの形成領域Ｅ_４にインク滴５６ａを打滴することができる。
この場合においても、インク滴５６ａを硬化させるために、必要に応じて、紫外線照射手段（図示せず）により紫外線を照射するか、または加熱手段（図示せず）により所定の温度で加熱処理を行う。
次に、ソース電極６６ａおよびドレイン電極６６ｂが形成された基板Ｚが、巻取り軸４６に巻き取られる。これにより、ソース電極６６ａおよびドレイン電極６６ｂの形成工程が終了する。Next, the substrate is conveyed Z, conveys the transistor forming region S formed region E₄ was processed reforming forming region E₃ and thedrain electrode 66b of thesource electrode 66a to thepattern forming chamber 18.
Then, in the secondimage processing section 40, for ejecting droplets of ink in the forming region_{E 4} forming region_{E 3} and thedrain electrode 66b of thesource electrode 66a, the same TFT as the firstimage processing section 38 orientation The transistor formation region S is assigned based on the setting information of (transistor formation region S), and thesource electrode 66a and the substrate electrode Z based on the strain information of the substrate Z (the direction of expansion and contraction of the substrate Z and the amount of expansion and contraction of the substrate Z) Correction values (scaling values kx, ky) such as the formation position and shape of thedrain electrode 66b are calculated, and correction data for correcting data relating to thesource electrode 66a and thedrain electrode 66b out of the TFT pattern data based on the scaling value. Drop source and drain electrode data is created. By this correction ejection source electrode and the drain electrode data can ejectingink droplets 56a in the forming region E₄ forming region E₃ and thedrain electrode 66b of thesource electrode 66a, which is processed reforming.
Also in this case, in order to cure theink droplets 56a, ultraviolet rays are irradiated by ultraviolet irradiation means (not shown) or heat treatment at a predetermined temperature by heating means (not shown) as necessary. Do.
Next, the substrate Z on which thesource electrode 66 a and thedrain electrode 66 b are formed is wound around the windingshaft 46. Thereby, the formation process of thesource electrode 66a and thedrain electrode 66b is completed.

次に、ソース電極６６ａおよびドレイン電極６６ｂが形成され巻取り軸４６に巻き取られた基板Ｚを巻取り室２０から外し、例えば、別のロール・ツー・ロールタイプの塗布装置に基板Ｚをセットする。そして、図１０（ｉ）に示すように、ソース電極６６ａおよびドレイン電極６６ｂならびに半導体層６４を覆うようにして第３の絶縁層８４を形成する。この第２の絶縁層８４は、保護膜として機能するものである。このようにして、ＴＦＴ６０が形成される。なお、この図１０（ｉ）に示すＴＦＴ６０の模式的断面図は、図６(ａ)のＨ−Ｈ線断面に相当するものである。  Next, the substrate Z formed with thesource electrode 66a and thedrain electrode 66b and wound around the windingshaft 46 is removed from the windingchamber 20, and the substrate Z is set in another roll-to-roll type coating apparatus, for example. To do. Then, as shown in FIG. 10I, a third insulatinglayer 84 is formed so as to cover thesource electrode 66a, thedrain electrode 66b, and thesemiconductor layer 64. The second insulatinglayer 84 functions as a protective film. In this way, theTFT 60 is formed. The schematic cross-sectional view of theTFT 60 shown in FIG. 10 (i) corresponds to the cross section taken along the line HH of FIG. 6 (a).

本実施形態においては、基板Ｚの伸縮強度が高い方向に応じて、ＴＦＴ６０の配置方向αの向きを、チャネル長Ｌが変動しないように、すなわち、ＴＦＴ特性が変動しないように設定してＴＦＴ６０が形成される。このため、フレキシブルな基板を用い、この基板に異方性があっても、高い精度でＴＦＴ６０を形成することができる。これにより、ＴＦＴ６０をディスプレイに適用した場合、各画素のドレイン電流値のバラツキを軽減することができ、結果として輝度バラツキを軽減することができる。  In the present embodiment, the direction of the arrangement direction α of theTFT 60 is set so that the channel length L does not fluctuate, that is, the TFT characteristics do not fluctuate according to the direction in which the stretching strength of the substrate Z is high. It is formed. Therefore, theTFT 60 can be formed with high accuracy even when a flexible substrate is used and the substrate has anisotropy. Thereby, when theTFT 60 is applied to a display, it is possible to reduce the variation in the drain current value of each pixel, and as a result, it is possible to reduce the luminance variation.

また、本実施形態においては、ＴＦＴ６０のゲート電極６２、半導体層６４およびソース電極６６ａ、ドレイン電極６６ｂの形成位置の補正にラスターデータを用いたが、本発明はこれに限定されるものではなく、ベクターデータを用いることもできる。  In the present embodiment, raster data is used to correct the formation positions of thegate electrode 62, thesemiconductor layer 64, thesource electrode 66a, and thedrain electrode 66b of theTFT 60. However, the present invention is not limited to this. Vector data can also be used.

なお、本発明においては、上述のＴＦＴ６０の製造方法を、コンピュータを用いて実行させるプログラム、およびそのプログラムが記録された記録媒体の形態とすることもできる。この場合、例えば、入力部３０を介してＴＦＴ６０を製造するためのプログラムが記憶部３５に、一旦記憶され、その後、実行されて制御部３４により、製造装置１０の各構成が制御されて、ＴＦＴ６０を製造することもできる。  In the present invention, the above-described manufacturing method of theTFT 60 may be in the form of a program executed using a computer and a recording medium on which the program is recorded. In this case, for example, a program for manufacturing theTFT 60 via theinput unit 30 is temporarily stored in thestorage unit 35, and then executed, and each configuration of themanufacturing apparatus 10 is controlled by thecontrol unit 34. Can also be manufactured.

以下、ＴＦＴ６０の各構成、ゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂ、および各絶縁層の製造に用いられる材料について具体的に説明する。
本実施形態の製造装置１０は、ロール・ツー・ロール方式であるため、基板Ｚとしては、生産性、フレキシビリティなどの観点から、樹脂フィルムが用いられる。この樹脂フィルムには特に制限がなく、その材料、形状、構造、厚み等については公知のものの中から適宜選択することができる。
樹脂フィルムとしては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）変性ポリエステル等のポリエステル系樹脂フィルム、ポリエチレン（ＰＥ）樹脂フィルム、ポリプロピレン（ＰＰ）樹脂フィルム、ポリスチレン樹脂フィルム、環状オレフィン系樹脂等のポリオレフィン類樹脂フィルム、ポリ塩化ビニル、ポリ塩化ビニリデン等のビニル系樹脂フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂フィルム、ポリサルホン（ＰＳＦ）樹脂フィルム、ポリエーテルサルホン（ＰＥＳ）樹脂フィルム、ポリカーボネート（ＰＣ）樹脂フィルム、ポリアミド樹脂フィルム、ポリイミド樹脂フィルム、アクリル樹脂フィルム、トリアセチルセルロース（ＴＡＣ）樹脂フィルム等を挙げることができる。Hereinafter, each structure of TFT60, thegate electrode 62, thesemiconductor layer 64, thesource electrode 66a and thedrain electrode 66b, and the material used for manufacture of each insulating layer are demonstrated concretely.
Since themanufacturing apparatus 10 of the present embodiment is a roll-to-roll system, a resin film is used as the substrate Z from the viewpoint of productivity, flexibility, and the like. There is no restriction | limiting in particular in this resin film, About the material, a shape, a structure, thickness, etc., it can select suitably from well-known things.
Examples of the resin film include polyester resin films such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN) modified polyester, polyethylene (PE) resin film, polypropylene (PP) resin film, polystyrene resin film, and cyclic olefin resin. Polyolefin resin films such as polyvinyl chloride, polyvinyl resin such as polyvinyl chloride, polyvinylidene chloride, polyether ether ketone (PEEK) resin film, polysulfone (PSF) resin film, polyether sulfone (PES) resin film, polycarbonate ( PC) resin film, polyamide resin film, polyimide resin film, acrylic resin film, triacetyl cellulose (TAC) resin film, etc.

ＴＦＴをディスプレイ等の用途に用いる場合には、基板Ｚとしては、透明樹脂フィルムが好ましく、可視域の波長における光線透過率が８０％以上である樹脂フィルムであればよい。中でも透明性、耐熱性、取り扱いやすさ、強度及びコストの点から、二軸延伸ポリエチレンテレフタレートフィルム、二軸延伸ポリエチレンナフタレートフィルム、ポリエーテルサルホンフィルム、ポリカーボネートフィルムであることが好ましく、二軸延伸ポリエチレンテレフタレートフィルム、二軸延伸ポリエチレンナフタレートフィルムであることがより好ましい。  When the TFT is used for a display or the like, the substrate Z is preferably a transparent resin film and may be a resin film having a light transmittance of 80% or more at a visible wavelength. Among these, from the viewpoint of transparency, heat resistance, ease of handling, strength and cost, it is preferably a biaxially stretched polyethylene terephthalate film, a biaxially stretched polyethylene naphthalate film, a polyethersulfone film, or a polycarbonate film, and biaxially stretched. More preferred are polyethylene terephthalate films and biaxially stretched polyethylene naphthalate films.

一方、枚葉式の場合には、基板Ｚとして、Ｓｉウエハ、石英ガラス、ガラス、プラスチック、金属板など各種のものを用いることができ、基材の表面に半導体膜、金属膜、誘電体膜、有機膜などが積層成形できるのであればよい。  On the other hand, in the case of a single wafer type, various substrates such as a Si wafer, quartz glass, glass, plastic, and metal plate can be used as the substrate Z, and a semiconductor film, a metal film, and a dielectric film are formed on the surface of the substrate. Any organic film can be used as long as it can be laminated.

ゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂを電気的に絶縁する絶縁体（絶縁層）は、後述する親液性・撥液性材料により構成されるものであり、その厚さ（層厚）は、０．００１μｍ〜１μｍであることが好ましく、特に好ましくは０．０１〜０．１μｍである。
上述のゲート電極６２、半導体層６４、およびソース電極６６ａ・ドレイン電極６６ｂを電気的に絶縁する絶縁体（絶縁層）を構成する親液性・撥液性材料においては、エネルギー照射していない部分、すなわち、撥液性領域においては、塗布液との接触角が、５０°以上、中でも９０°以上であることが好ましい。
また、上述の親液性・撥液性材料においては、エネルギー照射された部分、すなわち、親液性領域においては、塗布液との接触角が、４０°以下、中でも２０°以下、特に好ましくは、１０°以下である。
なお、撥液性領域と親液性領域の濡れ性の差は、表面張力で１０ｍＮ／ｍ以上であることが好ましい。The insulator (insulating layer) that electrically insulates thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66a /drain electrode 66b is made of a lyophilic / liquid repellent material, which will be described later. The thickness (layer thickness) is preferably 0.001 μm to 1 μm, particularly preferably 0.01 to 0.1 μm.
In the lyophilic / liquid repellent material constituting the insulator (insulating layer) that electrically insulates thegate electrode 62, thesemiconductor layer 64, and thesource electrode 66 a and thedrain electrode 66 b, the portion not irradiated with energy That is, in the liquid repellent region, the contact angle with the coating liquid is preferably 50 ° or more, and particularly preferably 90 ° or more.
Further, in the lyophilic and lyophobic material described above, the contact angle with the coating solution is 40 ° or less, particularly 20 ° or less, particularly preferably in the portion irradiated with energy, that is, in the lyophilic region. 10 degrees or less.
The difference in wettability between the liquid repellent region and the lyophilic region is preferably 10 mN / m or more in terms of surface tension.

親液性・撥液性材料において、無機材料としては、酸化チタン（ＴｉＯ_２）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、酸化タングステン（ＷＯ_３）、酸化ビスマス（Ｂｉ_２Ｏ_３）、および酸化鉄（Ｆｅ_２Ｏ_３）など酸化物を上げることが出来る。これら酸化物を１種または２種以上選択して用いることができ、例えば、二酸化チタンであれば、アナターゼ型とルチル型がありいずれも使用することができるが、アナターゼ型の二酸化チタンが好ましい。In the lyophilic / liquid repellent material, inorganic materials include titanium oxide (TiO₂ ), zinc oxide (ZnO), tin oxide (SnO₂ ), strontium titanate (SrTiO₃ ), tungsten oxide (WO₃ ), Oxides such as bismuth oxide (Bi₂ O₃ ) and iron oxide (Fe₂ O₃ ) can be raised. One or more of these oxides can be selected and used. For example, if titanium dioxide is used, there are anatase type and rutile type, and both can be used, but anatase type titanium dioxide is preferable.

親液性・撥液性材料において、バインダーとしては、主骨格が酸化物の光励起により分解されないような高い結合エネルギーを有するものを使用することがよく、酸化物の作用により濡れ性を変化させる機能をバインダーに持たせる場合には、バインダーの主骨格が前記の酸化物の光励起により分解されないような高い結合エネルギーを有するものであって、酸化物の作用により分解されるような有機置換基を有するものが好ましく、例えば、ゾルゲル反応等によりクロロまたはアルコキシシラン等を加水分解、重縮合して大きな強度を発揮するオルガノポリシロキサン、撥水牲や撥油性に優れた反応性シリコーンを架橋したオルガノポリシロキサン等を挙げることができる。
また、前記のオルガノポリシロキサンとともに、ジメチルポリシロキサンのような架橋反応をしない安定なオルガノシリコン化合物をバインダーに混合してもよい。
また、エネルギー照射に酸化物の作用により分解され、これにより酸化物含有層上の濡れ性を変化させることができる分解物質を酸化物含有層中に含有させることもできる。このような分解物質としては、酸化物の作用により分解し、かつ分解されることにより光触媒含有層表面の濡れ性を変化させる機能を有する界面活性剤を挙げることができる。In lyophilic and liquid repellent materials, it is preferable to use a binder with a high binding energy such that the main skeleton is not decomposed by photoexcitation of the oxide, and the function of changing the wettability by the action of the oxide When the binder is provided with a binder, the main skeleton of the binder has a high binding energy that does not decompose by photoexcitation of the oxide, and has an organic substituent that can be decomposed by the action of the oxide. Preferred are, for example, organopolysiloxanes that exhibit high strength by hydrolyzing and polycondensing chloro or alkoxysilane, etc. by sol-gel reaction, etc., organopolysiloxanes crosslinked with reactive silicones that are excellent in water and oil repellency Etc.
In addition to the organopolysiloxane, a stable organosilicon compound that does not undergo a crosslinking reaction, such as dimethylpolysiloxane, may be mixed in the binder.
In addition, a decomposition substance that can be decomposed by the action of an oxide upon energy irradiation and thereby change the wettability on the oxide-containing layer can be contained in the oxide-containing layer. As such a decomposition substance, a surfactant having a function of decomposing by the action of an oxide and changing the wettability of the surface of the photocatalyst containing layer by being decomposed can be exemplified.

具体的には、フッ素系あるいはシリコーン系の非イオン界面活性剤を挙げることができ、また、カチオン系界面活性剤、アニオン系界面活性剤、両性界面活性剤を用いることもできる。界面活性剤の他にも、ポリビニルアルコール、不飽和ポリエステル、アクリル樹脂、ポリエチレン、ジアリルフタレート、エチレンプロピレンジエンモノマー、エポキシ樹脂、フェノール樹脂、ポリウレタン、メラミン樹脂、ポリカーボネート、ポリ塩化ビニル、ポリアミド、ポリイミド、スチレンブタジエンゴム、クロロプレンゴム、ポリプロピレン、ポリブチレン、ポリスチレン、ポリ酢酸ビニル、ナイロン、ポリエステル、ポリブタジエン、ポリベンズイミダゾール、ポリアクリルニトリル、エピクロルヒドリン、ポリサルファイド、ポリイソプレン等のオリゴマー、ポリマー等を挙げることができる。
そのほか、親液性化する化合物としては、ジアゾニウム塩、スルホニウム塩、ヨードオニウム塩等のオニウム塩、Ｏ−ニトロベンジルスルホネ―ト化合物、増感剤と併用したＰ−ニトロベンジルスルホンネ―ト化合物、１，２，３−トリスベンゼン、Ｎ―イミドスルホネ―ト化合物、オキシムスルホネ―ト化合物、α―ケトスルホネ―ト化合物、ナフトキノンジアジド−４−スルホネ―ト化合物、ジアゾジスルホン化合物、ジスルホン化合物、ケトスルホン化合物、Ｏ−ニトロベンジルエステル化合物、ｍ―アルコキシベンジルエステル化合物、Ｏ−ニトロベンジルアミド化合物、ベンゾイソエステル化合物、フェナシルエステル化合物、２，４−ジニトロベンゼンスルフォニルエステル、２−ジアゾー１，３ジケトン化合物、フェノールエステル化合物、Ｏ−ニトロベンジルフェノール化合物、２，５−シクロヘキサジエノン化合物、スルホン化ポリオレフィン、アリールジアゾスルホネート塩などがある。Specific examples include fluorine-based or silicone-based nonionic surfactants, and cationic surfactants, anionic surfactants, and amphoteric surfactants can also be used. In addition to surfactants, polyvinyl alcohol, unsaturated polyester, acrylic resin, polyethylene, diallyl phthalate, ethylene propylene diene monomer, epoxy resin, phenol resin, polyurethane, melamine resin, polycarbonate, polyvinyl chloride, polyamide, polyimide, styrene Examples include butadiene rubber, chloroprene rubber, polypropylene, polybutylene, polystyrene, polyvinyl acetate, nylon, polyester, polybutadiene, polybenzimidazole, polyacrylonitrile, epichlorohydrin, polysulfide, polyisoprene, and other oligomers and polymers.
In addition, lyophilic compounds include onium salts such as diazonium salts, sulfonium salts, iodoonium salts, O-nitrobenzyl sulfonate compounds, and P-nitrobenzyl sulfonate compounds used in combination with sensitizers. 1,2,3-trisbenzene, N-imide sulfonate compound, oxime sulfonate compound, α-keto sulfonate compound, naphthoquinone diazide-4-sulfonate compound, diazodisulfone compound, disulfone compound, ketosulfone compound O-nitrobenzyl ester compound, m-alkoxybenzyl ester compound, O-nitrobenzylamide compound, benzoisoester compound, phenacyl ester compound, 2,4-dinitrobenzenesulfonyl ester, 2-diazo 1,3 diketone compound, Phenolic Ether compounds, O- nitrobenzyl phenol compounds, 2,5-cyclohexadienone compounds, sulfonated polyolefin, and the like aryldiazosulfonate salts.

本実施形態においては、親液性・撥液性材料として機能し、エネルギーの付与によって臨界表面張力が大きく変化する材料（親疎水変換材料）としては、側鎖に疎水性基を含む高分子材料も挙げられる。
ポリイミドや（メタ）アクリレート等の骨格を有する主鎖に直接あるいは結合基を介して疎水性基を有する側鎖が結合しているものを挙げることができる。疎水性基としては、末端構造が−ＣＦ_２ＣＨ_３、−ＣＦ_２ＣＦ_３、−ＣＦ（ＣＦ_３）_２、−Ｃ（ＣＦ_３）_３、−ＣＦ_２Ｈ、−ＣＦＨ_２等である基が挙げられる。分子鎖同士を配向し易くするためには炭素鎖長の長い基が好ましく、炭素数４以上のものがより好ましい。さらには、アルキル基の水素原子の２個以上がフッ素原子に置換されたポリフルオロアルキル基が好ましく、特に炭素数４〜２０のＲｆ基が好ましく、とりわけ、炭素数６〜１２のポリフルオロアルキル基が好ましい。ポリフルオロアルキル基には直鎖構造あるいは分岐構造があるが、直鎖構造の方が好ましい。さらに、疎水性基は、アルキル基の水素原子の実質的に全てがフッ素原子に置換されたパーフルオロアルキル基が好ましい。パーフルオロアルキル基はＣ_ｎＦ_２ｎ＋１−（ただし、ｎは４〜１６の整数）で表わされる基が好ましく、特に、ｎが６〜１２の整数である場合の該基が好ましい。パーフルオロアルキル基は直鎖構造であっても分岐構造であってもよく、直鎖構造が好ましい。さらに、疎水性基としては、フッ素原子を含まない−ＣＨ_２ＣＨ_３、−ＣＨ（ＣＨ_３）_２、−Ｃ（ＣＨ_３）_３等の末端構造を有する基を挙げることができる。この場合にも、分子鎖同士を配向し易くするためには炭素鎖長の長い基が好ましく、炭素数４以上のものがより好ましい。疎水性基は直鎖構造であっても分岐構造であってもよいが、直鎖構造の方が好ましい。上記アルキル基はハロゲン原子、シアノ基、フェニル基、ヒドロキシル基、カルボキシル基又は炭素数１〜１２の直鎖、分岐鎖もしくは環状のアルキル基やアルコキシ基で置換されたフェニル基を含有していてもよい。側鎖に疎水性基を有する高分子材料としては、ポリイミドを含む高分子材料が挙げられる。
本実施形態に用いる溶媒としては、エタノール、メタノール、プロパノール等のアルコール系溶媒、エチレングリコール、プロピレングリコール、ジエチレングリコール等のグリコール系溶媒、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノール等のセロソルブ系溶媒等が挙げられる。In this embodiment, as a material (hydrophilic / hydrophobic conversion material) that functions as a lyophilic / liquid repellent material and whose critical surface tension changes greatly upon application of energy, a polymer material containing a hydrophobic group in the side chain Also mentioned.
Examples thereof include those in which a side chain having a hydrophobic group is bonded to a main chain having a skeleton such as polyimide or (meth) acrylate directly or via a bonding group. Examples of the hydrophobic group include groups having a terminal structure of —CF₂ CH₃ , —CF₂ CF₃ , —CF (CF₃ )₂ , —C (CF₃ )₃ , —CF₂ H, —CFH_{2 and the} like. Can be mentioned. In order to facilitate the alignment of molecular chains, a group having a long carbon chain length is preferable, and a group having 4 or more carbon atoms is more preferable. Furthermore, a polyfluoroalkyl group in which two or more hydrogen atoms of the alkyl group are substituted with fluorine atoms is preferable, an Rf group having 4 to 20 carbon atoms is particularly preferable, and a polyfluoroalkyl group having 6 to 12 carbon atoms is particularly preferable. Is preferred. The polyfluoroalkyl group has a linear structure or a branched structure, but the linear structure is preferred. Further, the hydrophobic group is preferably a perfluoroalkyl group in which substantially all of the hydrogen atoms of the alkyl group are substituted with fluorine atoms. The perfluoroalkyl group is preferably a group represented by C_n F_{2n + 1} — (where n is an integer of 4 to 16), and particularly preferably when n is an integer of 6 to 12. The perfluoroalkyl group may have a linear structure or a branched structure, and a linear structure is preferred. Furthermore, examples of the hydrophobic group include groups having a terminal structure such as —CH₂ CH₃ , —CH (CH₃ )₂ , and —C (CH₃ )₃ that do not contain a fluorine atom. Also in this case, in order to facilitate the orientation of molecular chains, a group having a long carbon chain length is preferable, and a group having 4 or more carbon atoms is more preferable. The hydrophobic group may have a linear structure or a branched structure, but a linear structure is preferred. The alkyl group may contain a halogen group, a cyano group, a phenyl group, a hydroxyl group, a carboxyl group, or a phenyl group substituted with a linear, branched or cyclic alkyl group having 1 to 12 carbon atoms or an alkoxy group. Good. Examples of the polymer material having a hydrophobic group in the side chain include a polymer material containing polyimide.
Examples of the solvent used in this embodiment include alcohol solvents such as ethanol, methanol, and propanol, glycol solvents such as ethylene glycol, propylene glycol, and diethylene glycol, and cellosolve such as 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol. System solvents and the like.

次に、親液化処理を施す方法について説明する。上記の撥液化処理が終了した段階の基板表面は、通常所望の撥液性よりも高い撥液性を有するので、親液化処理により撥液性を緩和する。親液化処理としては、加熱やエネルギー照射する方法が挙げられる。本実施形態では、レーザ光を照射している。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に破壊して、撥液性を緩和することができる。この場合、撥液性の緩和の程度はエネルギー線の照射時間で調整できるが、エネルギーの強度、波長、熱処理（加熱）との組み合わせ等によって調整することもできる。エネルギー照射としては、レーザ光以外に、紫外線等を用いることもできる。
親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。親液化処理のさらに他の方法としては、基板をオゾン雰囲気に曝す処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。この場合、撥液性の緩和の程度は、照射出力、距離、時間等によって調整することができる。Next, a method for performing the lyophilic process will be described. Since the substrate surface at the stage where the above-described lyophobic treatment is completed usually has a higher liquid repellency than the desired liquid repellency, the lyophobic treatment reduces the liquid repellency. Examples of the lyophilic treatment include heating and energy irradiation methods. In this embodiment, laser light is irradiated. As a result, the liquid-repellent film once formed can be partially and evenly destroyed as a whole, and the liquid-repellent property can be relaxed. In this case, the degree of relaxation of the liquid repellency can be adjusted by the energy ray irradiation time, but it can also be adjusted by a combination of energy intensity, wavelength, heat treatment (heating), or the like. As energy irradiation, ultraviolet rays or the like can be used in addition to laser light.
As another method of lyophilic treatment, plasma treatment using oxygen as a reaction gas can be given. As a result, the liquid-repellent film once formed can be partially and evenly altered to alleviate the liquid-repellent property. Still another method of the lyophilic process includes a process of exposing the substrate to an ozone atmosphere. As a result, the liquid-repellent film once formed can be partially and evenly altered to alleviate the liquid-repellent property. In this case, the degree of relaxation of the liquid repellency can be adjusted by irradiation output, distance, time, and the like.

ゲート電極６２、およびソース電極６６ａ・ドレイン電極６６ｂを形成するための導電性材料としては、導電性微粒子を含み、この導電性微粒子の粒径が１ｎｍ以上、１００ｎｍ以下であることが好ましい。導電性微粒子の粒径が１００ｎｍより大きいと、ノズルの目詰まりが起こりやすく、インクジェット法による吐出が困難になることによる。また、導電性微粒子の粒径が１ｎｍ未満であると、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多になることによる。
分散質濃度は、１質量％以上、８０質量％以下であり、所望の導電膜の膜厚に応じて調整することができる。分散質濃度が８０質量％を超えると凝集をおこしやすくなり、均一な膜が得にくい。The conductive material for forming thegate electrode 62 and thesource electrode 66a /drain electrode 66b includes conductive fine particles, and the conductive fine particles preferably have a particle size of 1 nm to 100 nm. When the particle diameter of the conductive fine particles is larger than 100 nm, the nozzle is likely to be clogged, and it becomes difficult to discharge by the ink jet method. Further, when the particle diameter of the conductive fine particles is less than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of organic substances in the obtained film becomes excessive.
The dispersoid concentration is 1% by mass or more and 80% by mass or less, and can be adjusted according to the desired film thickness of the conductive film. When the dispersoid concentration exceeds 80% by mass, aggregation tends to occur and it is difficult to obtain a uniform film.

導電性微粒子の分散液の表面張力は、２０ｍＮ／ｍ以上、７０ｍＮ／ｍ以下の範囲に入ることが好ましい。インクジェット法にて液体を吐出する際、表面張力が２０ｍＮ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、７０ｍＮ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量、吐出タイミングの制御が困難になるためである。
分散液の粘度は、１ｍＰａ・ｓ以上、５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法にて吐出する際、粘度が１ｍＰａ・ｓより小さい場合には、ノズル周辺部がインクの流出により汚染されやすく、また、粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。The surface tension of the dispersion of conductive fine particles is preferably in the range of 20 mN / m to 70 mN / m. When the liquid is discharged by the ink jet method, if the surface tension is less than 20 mN / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending easily occurs. This is because the shape of the meniscus is unstable and it becomes difficult to control the discharge amount and the discharge timing.
The viscosity of the dispersion is preferably 1 mPa · s or more and 50 mPa · s or less. When ejected by the ink jet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole is clogged frequently. This is because it becomes difficult to smoothly discharge droplets.

導電性材料としては、例えば、銀の微粒子が含まれるものである。銀以外の他の金属微粒子としては、例えば、金、白金、銅、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、亜鉛、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウムのいずれか１つが利用されてもよいし、または、いずれか２つ以上が組合せられた合金が利用されてもよい。ただし、銀ナノ粒子が好ましい。金属微粒子の他、導電性ポリマーや超電導体の微粒子などを用いてもよい。
導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
使用する分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、又はエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、また、インクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散媒としては水、炭化水素系化合物を挙げることができる。これらの分散媒は、単独でも、あるいは２種以上の混合物としても使用できる。Examples of the conductive material include silver fine particles. Examples of metal fine particles other than silver include, for example, gold, platinum, copper, palladium, rhodium, osmium, ruthenium, iridium, iron, tin, zinc, cobalt, nickel, chromium, titanium, tantalum, tungsten, and indium. One may be used, or an alloy in which any two or more are combined may be used. However, silver nanoparticles are preferred. In addition to metal fine particles, conductive polymer or superconductor fine particles may be used.
Examples of the coating material that coats the surface of the conductive fine particles include organic solvents such as xylene and toluene, citric acid, and the like.
The dispersion medium to be used is not particularly limited as long as it can disperse the above-mentioned conductive fine particles and does not cause aggregation. In addition to water, alcohols such as methanol, ethanol, propanol and butanol, n- Hydrocarbon compounds such as heptane, n-octane, decane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydronaphthalene, cyclohexylbenzene, or ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl Ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2-methoxyethyl) ether Le, p- ether compounds such as dioxane, propylene carbonate, .gamma.-butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, may be mentioned polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferable, and more preferable dispersion media are preferable from the viewpoints of fine particle dispersibility, dispersion stability, and ease of application to the inkjet method. Examples thereof include water and hydrocarbon compounds. These dispersion media can be used alone or as a mixture of two or more.

また、バインダーとしては、アルキッド樹脂、変性アルキッド樹脂、変性エポキシ樹脂、ウレタン化油、ウレタン樹脂、ロジン樹脂、ロジン化油、マレイン酸樹脂、無水マレイン酸樹脂、ポリブテン樹脂、ジアリルフタレート樹脂、ポリエステル樹脂、ポリエステルオリゴマー、鉱物油、植物油、ウレタンオリゴマー、（メタ）アリルエーテルと無水マレイン酸との共重合体（この共重合体は他のモノマー（例えば、スチレン等）を共重合成分として加えてもよい）等を１種、あるいは、２種以上の組み合わせで使用することができる。また、本発明の金属ペーストには、添加剤として、分散剤、湿潤剤、増粘剤、レベリング剤、地汚れ防止剤、ゲル化剤、シリコンオイル、シリコン樹脂、消泡剤、可塑剤等を適宜選択して添加してもよい。
また、導電材料としては、導電性有機材料を用いることもでき、例えば、ポリアニリン、ポリチオフェン、ポリフェニレンビニレンなどの高分子系の可溶性材料を含んでいてもよい。
金属の微粒子に代えて、有機金属化合物を含んでいてもよい。ここでいう有機金属化合物は、加熱による分解によって金属が析出するような化合物である。このような有機金属化合物には、クロロトリエチルホスフィン金、クロロトリメチルホスフィン金、クロロトリフェニルフォスフィン金、銀２，４−ペンタンヂオナト錯体、トリメチルホスフィン（ヘキサフルオロアセチルアセトナート）銀錯体、銅ヘキサフルオロペンタンジオナトシクロオクタジエン錯体、などがある。As the binder, alkyd resin, modified alkyd resin, modified epoxy resin, urethanized oil, urethane resin, rosin resin, rosinized oil, maleic acid resin, maleic anhydride resin, polybutene resin, diallyl phthalate resin, polyester resin, Polyester oligomer, mineral oil, vegetable oil, urethane oligomer, copolymer of (meth) allyl ether and maleic anhydride (this copolymer may contain other monomers (for example, styrene etc.) as a copolymer component) Etc. can be used singly or in combination of two or more. Further, the metal paste of the present invention includes, as additives, a dispersant, a wetting agent, a thickener, a leveling agent, an antifouling agent, a gelling agent, silicone oil, silicone resin, an antifoaming agent, a plasticizer, and the like. You may select and add suitably.
In addition, a conductive organic material can be used as the conductive material, and for example, a high molecular weight soluble material such as polyaniline, polythiophene, or polyphenylene vinylene may be included.
Instead of the metal fine particles, an organometallic compound may be included. An organometallic compound here is a compound in which a metal precipitates by decomposition by heating. Such organometallic compounds include chlorotriethylphosphine gold, chlorotrimethylphosphine gold, chlorotriphenylphosphine gold,silver 2,4-pentanedionate complex, trimethylphosphine (hexafluoroacetylacetonate) silver complex, copper hexafluoropentane. And diatocyclooctadiene complex.

半導体層６４を構成するための半導体材料としては、分散液の粘度は、１ｍＰａ・ｓ以上、５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法にて吐出する際、粘度が１ｍＰａ・ｓ未満の場合には、ノズル周辺部がインクの流出により汚染されやすく、また、粘度が５０ｍＰａ・ｓを超えると、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。  As a semiconductor material for constituting thesemiconductor layer 64, the viscosity of the dispersion is preferably 1 mPa · s or more and 50 mPa · s or less. When discharging by the ink jet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity exceeds 50 mPa · s, the nozzle hole is clogged frequently. This is because it becomes high and it becomes difficult to smoothly discharge droplets.

半導体層６４を構成するための導体層として、ＣｄＳｅ、ＣｄＴｅ、ＧａＡｓ、ＩｎＰ、Ｓｉ、Ｇｅ、カーボンナノチューブ、シリコン、ＺｎＯ等の無機半導体、ペンタセン、アントラセン、テトラセン、フタロシアニン等の有機低分子、ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等の有機半導体を用いることができる。
半導体の塗布には、高沸点有機溶媒がよく用いられる。例えばトルエン、ｍ−キシレン、ｐ−キシレン、テトラリン、エトキシベンゼン、１、３、５−トリメチルベンゼン、１、５−ジメチルテトラリン、４−メチルアニソール、１−メチルナフタレン、１、２−ジクロロベンゼンなどがよく使用される。As a conductor layer for constituting thesemiconductor layer 64, inorganic semiconductors such as CdSe, CdTe, GaAs, InP, Si, Ge, carbon nanotube, silicon, and ZnO, organic low molecules such as pentacene, anthracene, tetracene, and phthalocyanine, polyacetylene series Conductive polymers, polyparaphenylene and derivatives thereof, polyphenylene conductive polymers such as polyphenylene vinylene and derivatives thereof, polypyrrole and derivatives thereof, polythiophene and derivatives thereof, heterocyclic conductive polymers such as polyfuran and derivatives thereof, Organic semiconductors such as ionic conductive polymers such as polyaniline and derivatives thereof can be used.
High boiling point organic solvents are often used for semiconductor coating. For example, toluene, m-xylene, p-xylene, tetralin, ethoxybenzene, 1,3,5-trimethylbenzene, 1,5-dimethyltetralin, 4-methylanisole, 1-methylnaphthalene, 1,2-dichlorobenzene and the like. Often used.

第２の絶縁層８０（ゲート絶縁膜）のような層間絶縁膜を構成する電気絶縁性の大きな材料としては、有機材料では、ポリイミド、ポリアミドイミド、エポキシ樹脂、シルセスキオキサン、ポリビニルフェノール、ポリカーボネート、フッ素系樹脂、ポリパラキシリレン、ポリビニルブチラールなどが挙げられ、ポリビニルフェノールやポリビニルアルコールは適当な架橋剤によって、架橋して用いてもよい。ポリフッ化キシレン、フッ素化ポリイミド、フッ素化ポリアリルエーテル、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリ（α、α、α’、α’―テトラフルオロ―パラキシレン）、ポリ（エチレン／テトラフルオロエチレン）、ポリ（エチレン／クロロトリフルオロエチレン）、フッ素化エチレン／プロピレン共重合体の様なフッ素化高分子、ポリオレフィン系高分子、その他、ポリスチレン、ポリ（α−メチルスチレン）、ポリ（α―ビニルナフタレン）、ポリビニルトルエン、ポリブタジエン、ポリイソプレン、ポリ（４―メチル―１―ペンテン）、ポリ（２―メチル―１、３―ブタジエン）、ポリパラキシレン、ポリ［１、１―（２―メチルプロパン）ビス（４―フェニル）カルボネート］、ポリシクロヘキシルメタクリレート、ポリクロロスチレン、ポリ（２、６―ジメチル―１、４―フェニレンエーテル）、ポリビニルシクロヘキサン、ポリアリレンエーテル、ポリフェニレン、ポリスチレン―コ―α―メチルスチレン、エチレン／アクリル酸エチル共重合体、ポリ（スチレン／ブタジエン）、ポリ（スチレン／２、４―ジメチルスチレン）などが挙げられる。
多孔質の絶縁膜としては、二酸化珪素にリンを添加したリンシリケートガラス、二酸化珪素にリン及びボロンを添加したホウ素リンリシケートガラス、ポリイミド、ポリアクリルなどの多孔質の絶縁膜が挙げられる。また、多孔質メチルシルセスキオキサン、多孔質ハイドロシルセスキオキサン、多孔質メチルハイドロシルセスキオキサン等のシロキサン結合を有する多孔質の絶縁膜を形成することができる。As a material having a large electrical insulating property constituting the interlayer insulating film such as the second insulating layer 80 (gate insulating film), organic materials include polyimide, polyamideimide, epoxy resin, silsesquioxane, polyvinylphenol, and polycarbonate. , Fluorine-based resin, polyparaxylylene, polyvinyl butyral, and the like. Polyvinylphenol and polyvinyl alcohol may be crosslinked with an appropriate crosslinking agent. Polyfluorinated xylene, fluorinated polyimide, fluorinated polyallyl ether, polytetrafluoroethylene, polychlorotrifluoroethylene, poly (α, α, α ', α'-tetrafluoro-paraxylene), poly (ethylene / tetrafluoro) Ethylene), poly (ethylene / chlorotrifluoroethylene), fluorinated polymers such as fluorinated ethylene / propylene copolymers, polyolefin polymers, polystyrene, poly (α-methylstyrene), poly (α- Vinylnaphthalene), polyvinyltoluene, polybutadiene, polyisoprene, poly (4-methyl-1-pentene), poly (2-methyl-1,3-butadiene), polyparaxylene, poly [1,1- (2-methyl) Propane) bis (4-phenyl) carbonate], polycyclohexylme Acrylate, polychlorostyrene, poly (2,6-dimethyl-1,4-phenylene ether), polyvinylcyclohexane, polyarylene ether, polyphenylene, polystyrene-co-α-methylstyrene, ethylene / ethyl acrylate copolymer, Examples thereof include poly (styrene / butadiene), poly (styrene / 2, 4-dimethylstyrene) and the like.
Examples of the porous insulating film include phosphorus silicate glass obtained by adding phosphorus to silicon dioxide, boron phosphorus silicate glass obtained by adding phosphorus and boron to silicon dioxide, polyimide, polyacryl, and other porous insulating films. In addition, a porous insulating film having a siloxane bond such as porous methylsilsesquioxane, porous hydrosilsesquioxane, and porous methylhydrosilsesquioxane can be formed.

なお、アライメントマークＭを形成するためのマーキング材料としては、染料や顔料を含むインクを用いることができる。顔料としては難溶性色素からなる有機顔料、有機色素と多価金属イオンとが結合したレーキ顔料などがあり、有機色素部分としては、アゾ色素、アントラキノン色素、フタロシアニン色素などがあげられる。例えば、銅フタロシアニンにスルホン酸が３個置換したもののナトリウム塩（フタロシアニン染料：ＬｉｏｎｏｌＢｌｕｅＧＳ）の吸収極大波長（モル吸光係数）は６３９ｎｍ＆６６０ｎｍ（３５０００）である。
染料としては、水溶性染料、油溶性染料があり、水溶性染料は色素分子中にスルホン酸基やカルボン酸基などの親水性基を有するものが多く用いられる。染料の分子構造の基本骨格としては、アゾ染料、アントラキノン染料、フタロシアニン染料、シアニン染料、オキソノール染料、スチリル染料、トリアリールメタン染料などがある。シアニン染料、オキソノール染料は、吸光係数が大きいので、低濃度でも視認性が高い。As a marking material for forming the alignment mark M, an ink containing a dye or a pigment can be used. Examples of the pigment include organic pigments composed of poorly soluble dyes, lake pigments in which organic dyes and polyvalent metal ions are bonded, and examples of organic dye portions include azo dyes, anthraquinone dyes, and phthalocyanine dyes. For example, the absorption maximum wavelength (molar extinction coefficient) of a sodium salt (phthalocyanine dye: LionolBlue GS) obtained by substituting three sulfonic acids with copper phthalocyanine is 639 nm & 660 nm (35000).
Examples of the dye include water-soluble dyes and oil-soluble dyes, and those having a hydrophilic group such as a sulfonic acid group or a carboxylic acid group in the dye molecule are often used. Examples of the basic skeleton of the molecular structure of the dye include azo dyes, anthraquinone dyes, phthalocyanine dyes, cyanine dyes, oxonol dyes, styryl dyes, and triarylmethane dyes. Since cyanine dyes and oxonol dyes have a large extinction coefficient, they are highly visible even at low concentrations.

このような染料としては、例えば、下記化学式１〜４で表される染料１〜４がある。これらは水に可溶で、各染料の吸収極大波長（モル吸光係数）は以下のとおりである。各染料１〜４（化学式１〜４）は、吸収極大波長の前後２５ｎｍでも吸収ピークの約５０％位の吸収強度がある。
染料１（化学式１）：５５２ｎｍ（６５０００）
染料２（化学式２）：６４４ｎｍ（１０４０００）
染料３（化学式３）：５５０ｎｍ（６３０００）
染料４（化学式４）：７４７ｎｍ（２６００００）Examples of such dyes include dyes 1 to 4 represented by the following chemical formulas 1 to 4. These are soluble in water, and the absorption maximum wavelength (molar extinction coefficient) of each dye is as follows. Each of the dyes 1 to 4 (chemical formulas 1 to 4) has an absorption intensity of about 50% of the absorption peak even at 25 nm before and after the absorption maximum wavelength.
Dye 1 (Chemical formula 1): 552 nm (65000)
Dye 2 (Chemical formula 2): 644 nm (104000)
Dye 3 (Chemical Formula 3): 550 nm (63000)
Dye 4 (Chemical formula 4): 747 nm (260000)

本発明は、基本的に以上のように構成されるものである。以上、本発明の薄膜トランジスタの製造装置およびその製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
本発明で得られる薄膜トランジスタは、ＬＣＤ、有機ＥＬディスプレイ、電子書籍（いわゆるｅ−ｂｏｏｋ）等の表示装置に用いることができる。さらには、Ｘ線等の検出器に用いられるＦＰＤ（フラットパネルディテクター）の検出部にも適用することができる。The present invention is basically configured as described above. As described above, the thin film transistor manufacturing apparatus and the manufacturing method thereof according to the present invention have been described in detail. However, the present invention is not limited to the above embodiment, and various improvements or modifications may be made without departing from the gist of the present invention. Of course it is good.
The thin film transistor obtained by the present invention can be used for a display device such as an LCD, an organic EL display, or an electronic book (so-called e-book). Furthermore, the present invention can be applied to an FPD (flat panel detector) detection unit used for a detector such as an X-ray.

１０ 薄膜トランジスタ製造装置（製造装置）
１２ 供給室
１３ マーク形成室
１４ 計測室
１６ 改質室
１８ パターン形成室
２０ 巻取り室
３０ 入力部
３２ 描画データ作成部
３４ 制御部
３５ 記憶部
３６ アライメント検出部
３７ 設定部
３８ 第１の画像処理部
４０ 第２の画像処理部
４１ マーク形成部
５０ 歪みセンサ
５２ 露光部
５６ 照射部
６０ ＴＦＴ
６２ ゲート電極
６４ 半導体層
６６ａ ソース電極
６６ｂ ドレイン電極
６８ チャネル領域
Ｚ 基板10 Thin film transistor manufacturing equipment (manufacturing equipment)
DESCRIPTION OFSYMBOLS 12Supply chamber 13Mark formation chamber 14Measurement chamber 16 Modification |denaturation chamber 18Pattern formation chamber 20Winding chamber 30Input part 32 Drawingdata creation part 34Control part 35 Memory | storage part 36Alignment detection part 37Setting part 38 1stimage processing part 40 Secondimage processing unit 41Mark forming unit 50Strain sensor 52Exposure unit 56Irradiation unit 60 TFT
62gate electrode 64semiconductor layer66a source electrode66b drain electrode 68 channel region Z substrate

Claims (6)

Translated fromJapanese

基板上に薄膜トランジスタを製造する製造装置であって、
前記基板に関する基板情報を取得する取得部と、
前記取得部で得られた前記基板情報に基づいて、前記基板の伸縮強度が高い方向を特定し、前記伸縮強度が高い方向と、前記薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように前記薄膜トランジスタを形成する向きを設定する設定部と、
前記基板情報に基づく前記基板の伸縮強度が高い方向と、前記基板の伸縮強度が高い方向の前記基板の長さ方向の分布が予め測定され特定されており、前記伸縮強度が高い方向およびその前記基板の長さ方向の分布と前記基板情報とが対応付けて記憶された記憶部を有し、
前記設定部は、前記記憶部を参照して前記基板情報に基づく前記伸縮強度が高い方向およびその前記基板の長さ方向の分布を特定し、前記基板の長さ方向において前記薄膜トランジスタの配置方向を変えて設定することを特徴とする薄膜トランジスタの製造装置。A manufacturing apparatus for manufacturing a thin film transistor on a substrate,
An acquisition unit for acquiring substrate information about the substrate;
Based on the substrate information obtained by the acquisition unit, the direction in which the stretching strength of the substrate is high is specified, and the direction in which the stretching strength is high and a source electrode and a drain electrode are arranged across the channel region of the thin film transistor. A setting unit for setting the direction in which the thin film transistor is formed so that the arrangement direction is perpendicular to
And direction stretch high strength of the substrate based on the board information, the which stretch high strength direction of the longitudinal direction of the distribution of the substrate the substrate is specified in advance determined,the extendable high strength direction and the A storage unit in whichthe distribution in the length direction of the substrate and the substrate information are stored in association with each other ;
The setting unit refers to the storage unit, identifies a direction in which the stretch strength is high based on the substrate information and a distribution in a length direction of the substrate, and determines an arrangement direction of the thin film transistors in the length direction of the substrate. An apparatus for manufacturing a thin film transistor, characterized in that the setting is changed. 前記薄膜トランジスタは、前記基板のトランジスタ形成領域に、前記配置方向を揃えて複数形成されるものであり、
前記設定部は、前記トランジスタ形成領域の配置を、前記伸縮強度が高い方向に基づいて設定する請求項１に記載の薄膜トランジスタの製造装置。A plurality of the thin film transistors are formed in the transistor formation region of the substrate with the arrangement direction aligned.
The setting unit, the arrangement ofthe transistor formation region, a thin film transistor of the manufacturing apparatus according to claim 1 to be set based on the telescopic high strength direction. 前記基板は、樹脂フィルムにより構成されている請求項１または２に記載の薄膜トランジスタの製造装置。  The thin film transistor manufacturing apparatus according to claim 1, wherein the substrate is made of a resin film. 基板上に薄膜トランジスタを製造する製造方法であって、
前記基板に関する基板情報を取得する工程と、
前記基板情報に基づいて、前記基板の伸縮強度が高い方向を特定する工程と、
前記伸縮強度が高い方向と、前記薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように前記薄膜トランジスタを形成する向きを設定する工程とを有し、
前記基板情報に基づく前記基板の伸縮強度が高い方向と、前記基板の伸縮強度が高い方向の前記基板の長さ方向の分布が予め測定され特定されており、
前記基板の伸縮強度が高い方向を特定する工程は、前記予め測定され特定された前記基板情報に基づく前記伸縮強度が高い方向およびその前記基板の長さ方向の分布を参照して前記基板情報に基づく前記伸縮強度が高い方向およびその前記基板の長さ方向の分布を特定するものであり、
前記薄膜トランジスタを形成する向きを設定する工程は、前記基板の長さ方向において前記薄膜トランジスタの配置方向を変えて設定することを特徴とする薄膜トランジスタの製造方法。A manufacturing method for manufacturing a thin film transistor on a substrate,
Obtaining substrate information about the substrate;
A stepof based onsaid substrate information, identifies the direction stretch high strength of the substrate,
Setting the direction of forming the thin film transistor so that the direction in which the stretch strength is high and the arrangement direction in which the source electrode and the drain electrode are arranged across the channel region of the thin film transistor are orthogonal to each other,
The distribution in the length direction of the substrate in the direction in which the stretching strength of the substrate based on the substrate information is high and the direction in which the stretching strength of the substrate is high is measured and specified in advance.
The step of identifying the direction in which the stretching strength of the substrate is highrefers to the substrate information withreference to the direction in which the stretching strength is high and the distribution in the length direction of the substrate based on thepreviously measured and identifiedsubstrate information. Based on the direction in which the stretch strength is high and the distribution in the length direction of the substrate ,
The step of setting the direction in which the thin film transistor is formed is performed by changing the arrangement direction of the thin film transistor in the length direction of the substrate. 前記薄膜トランジスタは、前記基板のトランジスタ形成領域に、前記配置方向を揃えて複数形成されるものであり、
前記薄膜トランジスタを形成する向きを設定する工程は、前記トランジスタ形成領域の配置を、前記伸縮強度が高い方向に基づいて設定する請求項４に記載の薄膜トランジスタの製造方法。A plurality of the thin film transistors are formed in the transistor formation region of the substrate with the arrangement direction aligned.
5. The method of manufacturing a thin film transistor according to claim 4,wherein in the step of setting a direction in which the thin film transistor is formed, the arrangement of the transistor formation region is set based on a direction in which the stretch strength is high. 前記基板は、樹脂フィルムにより構成されている請求項４または５に記載の薄膜トランジスタの製造方法。  6. The method of manufacturing a thin film transistor according to claim 4, wherein the substrate is made of a resin film.

Images