Movatterモバイル変換


[0]ホーム

URL:


JP5657302B2 - Cutting method - Google Patents

Cutting method
Download PDF

Info

Publication number
JP5657302B2
JP5657302B2JP2010175197AJP2010175197AJP5657302B2JP 5657302 B2JP5657302 B2JP 5657302B2JP 2010175197 AJP2010175197 AJP 2010175197AJP 2010175197 AJP2010175197 AJP 2010175197AJP 5657302 B2JP5657302 B2JP 5657302B2
Authority
JP
Japan
Prior art keywords
cutting
division
line
cut
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010175197A
Other languages
Japanese (ja)
Other versions
JP2012038797A (en
Inventor
宇偉 馮
宇偉 馮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco CorpfiledCriticalDisco Corp
Priority to JP2010175197ApriorityCriticalpatent/JP5657302B2/en
Priority to CN201110222408.XAprioritypatent/CN102376643B/en
Publication of JP2012038797ApublicationCriticalpatent/JP2012038797A/en
Application grantedgrantedCritical
Publication of JP5657302B2publicationCriticalpatent/JP5657302B2/en
Activelegal-statusCriticalCurrent
Anticipated expirationlegal-statusCritical

Links

Images

Landscapes

Description

Translated fromJapanese

本発明は、例えば半導体ウェーハ等の薄板状の被加工物を切削ブレードで切削して分割する際などに用いられて好適な切削方法に関する。  The present invention relates to a cutting method suitable for use when, for example, a thin plate-like workpiece such as a semiconductor wafer is cut by a cutting blade and divided.

例えば、半導体デバイス製造工程においては、まず、シリコンやガリウムヒ素(GaAs)等の半導体からなるウェーハの表面に、第1の方向に延びる複数の第1分割予定ラインと、第1の方向に交差する第2の方向に延びる複数の第2分割予定ラインとが格子状に形成され、次いで、これら第1分割予定ラインと第2分割予定ラインとにより区画された矩形状のデバイス領域に、ICやLSI等による複数の回路素子が形成される。この後、該ウェーハの裏面が研削されて所定の厚さに薄化されてから、デバイス領域を各分割予定ラインに沿って切断、分割するダイシングが行われて、1枚のウェーハから多数のデバイス(半導体チップ)が製造される。  For example, in a semiconductor device manufacturing process, first, a plurality of first division planned lines extending in a first direction intersect a first direction on the surface of a wafer made of a semiconductor such as silicon or gallium arsenide (GaAs). A plurality of second division planned lines extending in the second direction are formed in a lattice shape, and then an IC or LSI is formed in a rectangular device region defined by the first division planned lines and the second division planned lines. A plurality of circuit elements are formed. After that, after the back surface of the wafer is ground and thinned to a predetermined thickness, dicing is performed to cut and divide the device area along each scheduled division line, so that a large number of devices are formed from one wafer. (Semiconductor chip) is manufactured.

ウェーハをダイシングする装置としては、30000rpm(revolution per minute)程度に高速回転させた厚さが30μm程度の切削ブレードを被加工物に切り込ませながら、該切削ブレードと被加工物とを分割予定ラインの方向に相対移動させて切削する切削装置が知られている(例えば特許文献1)。このような切削装置で上記ウェーハをダイシングする場合、一般的には、全ての第1分割予定ラインを切削した後、全ての第2分割予定ラインを切削するといった手順が採られている。  As a device for dicing a wafer, a cutting blade having a thickness of about 30 μm rotated at a high speed of about 30000 rpm (revolution per minute) is cut into the work piece, and the cutting blade and the work piece are scheduled to be divided. There is known a cutting apparatus that cuts by moving relative to each other (for example, Patent Document 1). When the wafer is diced by such a cutting apparatus, generally, a procedure is taken in which all the first scheduled division lines are cut and then all the second scheduled division lines are cut.

特開平7−276183号公報JP 7-276183 A

ところが、上記手順でウェーハのダイシングを行った場合、最初に切削した複数の第1分割予定ラインの方が次に切削する複数の第2分割予定ラインに比べて、大きな欠けが発生したりクラックが多く発生するなどの不具合が認められ、結果として加工品質の悪化を招くことになる場合があった。  However, when the wafer is diced according to the above procedure, a plurality of first division planned lines that are cut first have larger chips or cracks than a plurality of second division planned lines that are cut next. Many defects such as occurrence were recognized, and as a result, there was a case where processing quality deteriorated.

本発明は上記事情に鑑みてなされたものであり、その主たる技術的課題は、互いに交差する複数の第1分割予定ラインと第2分割予定ラインを切削するにあたり、最初に切削する第1分割予定ラインで発生する加工品質の悪化を低減することができる切削方法を提供することにある。  The present invention has been made in view of the above circumstances, and the main technical problem thereof is that the first division schedule to be cut first when cutting a plurality of first division planned lines and second division planned lines that intersect each other. An object of the present invention is to provide a cutting method capable of reducing deterioration in machining quality occurring in a line.

本発明の切削方法は、第1の方向に延びる複数の第1分割予定ラインと、該第1分割予定ラインに交差する第2の方向に延びる複数の第2分割予定ラインとを有する被加工物を切削ブレードで切削する切削方法であって、前記切削ブレードにより、少なくとも隣接する前記第1分割予定ラインを飛ばして複数の該第1分割予定ラインを切削する第1の切削工程と、該第1の切削工程を実施した後に、前記切削ブレードにより全ての前記第2分割予定ラインを切削する第2の切削工程と、該第2の切削工程を実施した後、前記第1の切削工程で切削しなかった前記第1分割予定ラインを切削する第3の切削工程と、を備えることを特徴とする。The cutting method of the present invention includes a workpiece having a plurality of first division lines extending in a first direction and a plurality of second division lines extending in a second direction intersecting the first division lines. A cutting method of cutting a plurality of first scheduled lines by skipping at least the adjacent first divided lines with the cutting blade, and the first cutting step After performing the cutting step, the second cutting step of cuttingall the second scheduled lines by the cutting blade, and after performing the second cutting step, cutting is performed in the first cutting step. And a third cutting step of cutting the first scheduled division line that did not exist.

本発明は、最初に第1分割予定ラインを切削する第1の切削工程で全ての第1分割予定ラインを切削するのではなく、少なくとも隣接する第1分割予定ラインを飛ばして、すなわち例えば1本おき、あるいは2本おきに切削し、次いで第2の切削工程で第2分割予定ラインを切削した後、第3の切削工程で残りの第1分割予定ラインを切削するといった切削方法である。  The present invention does not cut all the first division planned lines in the first cutting step of cutting the first division planned lines first, but skips at least the adjacent first division planned lines, that is, for example, one line This is a cutting method in which every second or every second line is cut, and then the second scheduled division line is cut in the second cutting step, and then the remaining first divided division line is cut in the third cutting step.

本発明によれば、第1分割予定ラインで発生する加工品質の悪化を低減することができる。その理由としては、第1の切削工程で切り出される被加工物のサイズ(切断された第1分割予定ライン間の幅に応じたサイズ)は、第1分割予定ラインを端から順次、かつ全てを切削する場合よりも大きい。これにより切削ブレードに生じるびびりが低減し、第1分割予定ラインに欠けやクラックが発生しにくいためと考えられる。  According to the present invention, it is possible to reduce the deterioration of the processing quality that occurs in the first division planned line. The reason for this is that the size of the workpiece cut out in the first cutting step (the size corresponding to the width between the cut first divided planned lines) is the first divided planned line sequentially from the end and all Larger than when cutting. This is thought to be because chatter generated in the cutting blade is reduced, and chips and cracks are unlikely to occur in the first division line.

本発明で言う被加工物は特に限定はされないが、例えば上記のシリコン、ガリウムヒ素(GaAs)、あるいはシリコンカーバイド(SiC)等からなる半導体ウェーハ、半導体製品のパッケージ、セラミック、ガラス、サファイア(Al)系の無機材料基板、液晶表示装置を制御駆動するLCDドライバ等の各種電子部品、ミクロンオーダーの加工位置精度が要求される各種加工材料等が挙げられる。A workpiece to be referred to in the present invention is not particularly limited. For example, a semiconductor wafer made of silicon, gallium arsenide (GaAs), or silicon carbide (SiC), a package of a semiconductor product, ceramic, glass, sapphire (Al2 Examples include O3 ) -based inorganic material substrates, various electronic components such as LCD drivers for controlling and driving liquid crystal display devices, and various processing materials that require micron-order processing position accuracy.

本発明によれば、互いに交差する複数の第1分割予定ラインと第2分割予定ラインを切削するにあたり、最初に切削する第1分割予定ラインで発生する加工品質の悪化を低減することができるといった効果を奏する。  According to the present invention, when cutting a plurality of first division planned lines and second division planned lines that intersect each other, it is possible to reduce deterioration in machining quality that occurs in the first division planned line that is cut first. There is an effect.

本発明の一実施形態に係る切削方法により半導体ウェーハ(被加工物)を切削する状態を示す斜視図である。It is a perspective view which shows the state which cuts a semiconductor wafer (workpiece) with the cutting method which concerns on one Embodiment of this invention.半導体ウェーハの平面図である。It is a top view of a semiconductor wafer.一実施形態に係る切削方法の第1の切削工程を示す平面図である。It is a top view which shows the 1st cutting process of the cutting method which concerns on one Embodiment.一実施形態に係る切削方法の第2の切削工程を示す平面図である。It is a top view which shows the 2nd cutting process of the cutting method which concerns on one Embodiment.一実施形態に係る切削方法の第3の切削工程を示す平面図である。It is a top view which shows the 3rd cutting process of the cutting method which concerns on one Embodiment.本発明の他の実施形態に係る切削方法の第1の切削工程を示す平面図である。It is a top view which shows the 1st cutting process of the cutting method which concerns on other embodiment of this invention.他の実施形態に係る切削方法の第2の切削工程を示す平面図である。It is a top view which shows the 2nd cutting process of the cutting method which concerns on other embodiment.他の実施形態に係る切削方法の第3の切削工程を示す平面図である。It is a top view which shows the 3rd cutting process of the cutting method which concerns on other embodiment.他の実施形態に係る切削方法の第4の切削工程を示す平面図である。It is a top view which shows the 4th cutting process of the cutting method which concerns on other embodiment.

以下、図面を参照して本発明の一実施形態を説明する。
(1)半導体ウェーハ
図1は、一実施形態の切削方法を採用して切削手段10の切削ブレード13により被加工物である半導体ウェーハ(以下、ウェーハと略称)1を切削する状態を示している。図2に示すように、ウェーハ1の表面には、互いに交差する複数の分割予定ライン2が格子状に形成されているとともに、これら分割予定ライン2で区画された矩形状のデバイス領域3が形成されている。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
(1) Semiconductor Wafer FIG. 1 shows a state in which a semiconductor wafer (hereinafter abbreviated as “wafer”) 1 as a workpiece is cut by acutting blade 13 of a cutting means 10 using the cutting method of one embodiment. . As shown in FIG. 2, a plurality of planneddivision lines 2 intersecting each other are formed in a lattice shape on the surface of thewafer 1, and arectangular device region 3 partitioned by these planneddivision lines 2 is formed. Has been.

各デバイス領域3の表面には、ICやLSI等からなる図示せぬ電子回路が形成されている。デバイス領域3を区画する分割予定ライン2は、本実施形態では互いに直交している。ここでは、図2においてA方向(第1の方向)に延びる分割予定ラインを第1分割予定ライン2a、B方向(第2の方向)に延びる分割予定ラインを第2分割予定ライン2bとして説明を進める。ウェーハ1の周面の所定箇所には、半導体の結晶方位を示すV字状の切欠き(ノッチ)4が形成されている。第1分割予定ライン2aが延びるA方向はノッチ4の部分を通る接線と平行な方向であり、第2分割予定ライン2bが延びるB方向はA方向に直交する方向である。  An electronic circuit (not shown) made of IC, LSI, or the like is formed on the surface of eachdevice region 3. In the present embodiment, the planneddivision lines 2 that divide thedevice region 3 are orthogonal to each other. Here, in FIG. 2, the scheduled division line extending in the A direction (first direction) is defined as the first scheduleddivision line 2 a, and the planned division line extending in the B direction (second direction) is defined as the second scheduleddivision line 2 b. Proceed. A V-shaped notch 4 indicating the crystal orientation of the semiconductor is formed at a predetermined location on the peripheral surface of thewafer 1. The A direction in which the first planneddivision line 2a extends is a direction parallel to a tangent line passing through the portion of thenotch 4, and the B direction in which the second planneddivision line 2b extends is a direction orthogonal to the A direction.

ウェーハ1は裏面研削がなされて所定厚さ(例えば100μm程度)に薄化加工されており、上記切削手段10により分割予定ライン2に沿って切削されてデバイス領域3がデバイス(半導体チップ)として分割されるダイシングが行われる。図1に示すように、ウェーハ1は、フレーム5の内側に粘着テープ6を介して同心状に一体に支持された状態で切削される。粘着テープ6は片面が粘着面となっており、その粘着面に、フレーム5とウェーハ1の裏面が貼り付けられ、フレーム5を支持することにより、ウェーハ1は搬送される。  Thewafer 1 is subjected to backside grinding and thinned to a predetermined thickness (for example, about 100 μm), and is cut along thedivision line 2 by the cutting means 10 to divide thedevice region 3 as a device (semiconductor chip). Dicing is performed. As shown in FIG. 1, thewafer 1 is cut in a state in which thewafer 1 is concentrically and integrally supported inside the frame 5 via anadhesive tape 6. One side of theadhesive tape 6 is an adhesive surface, and the back surface of the frame 5 and thewafer 1 is attached to the adhesive surface, and thewafer 1 is conveyed by supporting the frame 5.

(2)切削手段
図1に示す切削手段10は図示せぬ切削装置に装備されており、円筒状のスピンドルハウジング11と、スピンドルハウジング内に回転可能に支持されたスピンドルシャフト12と、スピンドルシャフト12の先端に固定された切削ブレード13とを備えた構成である。スピンドルハウジング11内には、スピンドルシャフト12を回転駆動するモータ(不図示)が収容されている。切削手段10は、スピンドルシャフト12がY方向と平行に設置され、図示せぬ上下動手段により鉛直方向(Z方向)に移動可能、かつ、割出し送り手段によりスピンドルシャフト12の軸方向(Y方向)に移動可能となっている。
(2) Cutting Means The cutting means 10 shown in FIG. 1 is provided in a cutting device (not shown), and includes acylindrical spindle housing 11, aspindle shaft 12 rotatably supported in the spindle housing, and thespindle shaft 12 Thecutting blade 13 is fixed to the tip of thecutting blade 13. A motor (not shown) that rotates thespindle shaft 12 is accommodated in thespindle housing 11. The cutting means 10 has aspindle shaft 12 installed in parallel to the Y direction, can be moved in the vertical direction (Z direction) by a vertical movement means (not shown), and the axial direction (Y direction) of thespindle shaft 12 by an index feeding means. ) Can be moved.

粘着テープ6を介してフレーム5に支持されるウェーハ1は、切削手段10の下方に配設される保持テーブル20上に、被加工面である表面を上方に露出させた状態で保持される。保持テーブル20は鉛直方向(Z方向)を回転軸として回転可能であり、回転することによりウェーハ1が自転するようになっている。また、保持テーブル20は、図示せぬ加工送り手段によってX方向に移動可能となっている。  Thewafer 1 supported by the frame 5 via theadhesive tape 6 is held on a holding table 20 disposed below thecutting means 10 with the surface being the processing surface exposed upward. The holding table 20 can rotate about the vertical direction (Z direction) as a rotation axis, and thewafer 1 rotates by rotating. The holding table 20 can be moved in the X direction by a processing feed means (not shown).

切削手段10によるウェーハ1の切削、すなわち第1分割予定ライン2aと第2分割予定ライン2bの切削は、まず、保持テーブル20を回転させてウェーハ1を自転させることにより、第1分割予定ライン2aをX方向と平行にする。次いで、保持テーブル20をX2方向に移動させながら、図1で矢印C方向に回転する切削ブレード13の下端の刃先をウェーハ1のX2側の端部から切り込ませ、切削ブレード13をX1方向に相対的に移動させる加工送りをすることによってなされる。加工送り方向は切削ブレード13の回転方向に応じて一定方向とされ、この場合はX1方向とされる。また、切断する分割予定ライン2の選択は、切削手段10をY方向に移動させる割出し送りによってなされる。  Cutting of thewafer 1 by the cutting means 10, that is, cutting of the first division plannedline 2a and the second division plannedline 2b, is performed by first rotating the holding table 20 to rotate thewafer 1 to rotate the first division plannedline 2a. Is parallel to the X direction. Next, while moving the holding table 20 in the X2 direction, the cutting edge at the lower end of thecutting blade 13 that rotates in the direction of arrow C in FIG. 1 is cut from the end on the X2 side of thewafer 1, and thecutting blade 13 is moved in the X1 direction. It is made by processing feed that moves relatively. The machining feed direction is a fixed direction according to the rotation direction of thecutting blade 13, and in this case, is the X1 direction. Moreover, selection of the division | segmentation scheduledline 2 to cut | disconnect is made | formed by the index feed which moves the cutting means 10 to a Y direction.

なお、ここで言う切削とは、ウェーハ1の厚さを貫通するフルカットの他に、表面側から厚さの途中まで切削ブレード13を切り込ませる溝加工を含む。溝加工の場合には、ウェーハ1に外力を与えて割断することで、最終的にダイシングがなされる。  The cutting referred to here includes not only full cutting that penetrates the thickness of thewafer 1 but also groove processing in which thecutting blade 13 is cut from the surface side to the middle of the thickness. In the case of grooving, dicing is finally performed by applying an external force to thewafer 1 for cleaving.

(3)切削方法
次いで、一実施形態の切削方法でウェーハ1を切削する手順を説明する。
(3) Cutting Method Next, a procedure for cutting thewafer 1 by the cutting method of one embodiment will be described.

(3−1)第1の切削工程
はじめに上記切削手段10の切削ブレード13により第1分割予定ライン2aを切削する第1の切削工程を行うが、この場合には、全ての第1分割予定ライン2aを切削するのではなく、少なくとも隣接する1本以上の第1分割予定ライン2aを飛ばして複数の第1分割予定ライン2aを切削する。例えば、図3の実線矢印のように切削ブレード13を第1分割予定ライン2aに切り込ませる切削を、1本おきに複数の第1分割予定ライン2aに対して施す。
(3-1) First Cutting Step First, the first cutting step of cutting the first division plannedline 2a by thecutting blade 13 of thecutting means 10 is performed. In this case, all the first division planned lines are performed. Instead of cutting 2a, at least one adjacent one or more first division plannedlines 2a are skipped to cut a plurality of first division plannedlines 2a. For example, as shown by the solid line arrow in FIG. 3, thecutting blade 13 is cut into the firstplanned division line 2a every other line to the plurality of first divided plannedlines 2a.

(3−2)第2の切削工程
次いで、ウェーハ1を保持している上記保持テーブル20を90°回転させて第2分割予定ライン2bを切削ブレード13の加工送り方向と平行にし、図4の一点鎖線矢印に示すように全ての第2分割予定ライン2bを切削ブレード13で切削する。
(3-2) Second Cutting Step Next, the holding table 20 holding thewafer 1 is rotated by 90 ° so that the seconddivisional line 2b is parallel to the processing feed direction of thecutting blade 13, and FIG. All the second division plannedlines 2b are cut with thecutting blade 13 as shown by the one-dot chain line arrows.

(3−3)第3の切削工程
次いで、保持テーブル20を90°回転させて再び第1分割予定ライン2aを切削ブレード13の加工送り方向と平行にする。そして図5の太い実線矢印に示すように、第1の切削工程で切削しなかった残りの第1分割予定ライン2aを切削する。
(3-3) Third Cutting Step Next, the holding table 20 is rotated by 90 ° so that the first division plannedline 2a is again parallel to the machining feed direction of thecutting blade 13. Then, as shown by the thick solid line arrow in FIG. 5, the remaining first division plannedline 2 a that has not been cut in the first cutting step is cut.

以上で第1分割予定ライン2aおよび第2分割予定ライン2bの全てが切削され、ウェーハ1は個々のデバイス領域3(半導体チップ)にダイシングされる。上記一実施形態の切削方法によれば、第1の切削工程でウェーハ1が切り出されて分割された分割片のサイズ(切断された第1分割予定ライン2a間の幅に応じたサイズ)は、第1分割予定ライン2aを端から順次、かつ全てを切削する場合よりも大きい。これにより、接触するウェーハ1からの摩擦によって切削ブレード13に生じるびびりが低減し、このため第1分割予定ライン2aに欠けやクラックが従来よりも発生しにくい。その結果、第1分割予定ライン2aで発生する加工品質の悪化が低減する。  Thus, all of the first division plannedline 2a and the second division plannedline 2b are cut, and thewafer 1 is diced into individual device regions 3 (semiconductor chips). According to the cutting method of the above-described embodiment, the size of the divided piece obtained by cutting and dividing thewafer 1 in the first cutting step (the size according to the width between the cut first divided plannedlines 2a) is as follows. The first division plannedline 2a is larger than the case of cutting all of them sequentially from the end. As a result, chatter generated in thecutting blade 13 due to friction from the contactingwafer 1 is reduced, so that chipping and cracking are less likely to occur in the first division plannedline 2a than in the prior art. As a result, the deterioration of the processing quality that occurs in the first division plannedline 2a is reduced.

また、第2の切削工程では、第1の切削工程でウェーハ1が複数に分割されているため切削対象物は見かけ上小さくなっており、このため加工品質よく第2分割予定ライン2bを切削することができる。さらに、このようにして第1分割予定ライン2aと第2分割予定ライン2bの双方の加工品質が向上するため、良好な加工品質を有するデバイスを得ることができる。  In the second cutting process, thewafer 1 is divided into a plurality of parts in the first cutting process, so that the object to be cut is apparently small. For this reason, the second division plannedline 2b is cut with good processing quality. be able to. Furthermore, since the processing quality of both the first division plannedline 2a and the second division plannedline 2b is improved in this way, a device having a good processing quality can be obtained.

(4)他の実施形態の切削方法
次に、本発明に係る他の実施形態の切削方法を説明する。
(4) Cutting method of other embodiment Next, the cutting method of other embodiment which concerns on this invention is demonstrated.

(4−1)第1の切削工程
上記一実施形態と同様に、隣接する1本以上の第1分割予定ライン2aを飛ばして複数の第1分割予定ライン2aを切削ブレード13により切削する。図6の実線矢印は該第1の切削工程で切削した第1分割予定ライン2aの例を示しており、この場合は、間に3本の第1分割予定ライン2aが存在するように第1分割予定ライン2aを切削している。
(4-1) First Cutting Step Similar to the above-described embodiment, one or more adjacent first division plannedlines 2a are skipped and a plurality of first division plannedlines 2a are cut by thecutting blade 13. The solid line arrow in FIG. 6 shows an example of the first division plannedline 2a cut in the first cutting step. In this case, thefirst division line 2a is present so that there are three first division plannedlines 2a. Thedivision line 2a is cut.

(4−2)第2の切削工程
次に、ウェーハ1を保持している上記保持テーブル20を90°回転させて第2分割予定ライン2bを切削ブレード13の加工送り方向と平行にし、少なくとも隣接する第2分割予定ライン2bを飛ばして複数の第2分割予定ライン2bを切削する。例えば図7の一点鎖線矢印に示すように、1本おきに複数の第2分割予定ライン2bを切削する。
(4-2) Second Cutting Step Next, the holding table 20 holding thewafer 1 is rotated by 90 ° so that the second dividedline 2b is parallel to the processing feed direction of thecutting blade 13, and at least adjacent The second scheduleddivision line 2b is skipped to cut a plurality of second scheduleddivision lines 2b. For example, as shown by a one-dot chain line arrow in FIG. 7, a plurality of second division plannedlines 2b are cut every other line.

(4−3)第3の切削工程
次に、保持テーブル20を90°回転させて再び第1分割予定ライン2aを切削ブレード13の加工送り方向と平行にする。そして図8の太い実線矢印に示すように第1の切削工程で切削しなかった残りの第1分割予定ライン2aを切削する。
(4-3) Third Cutting Step Next, the holding table 20 is rotated by 90 ° so that the first division plannedline 2a is again parallel to the machining feed direction of thecutting blade 13. And the remaining 1st division | segmentation scheduledline 2a which was not cut by the 1st cutting process as shown by the thick solid line arrow of FIG. 8 is cut.

(4−4)第4の切削工程
次に、保持テーブル20をもう一度90°回転させて第2分割予定ライン2bを切削ブレード13の加工送り方向と平行にする。そして図9の太い一点鎖線矢印に示すように第2の切削工程で切削しなかった残りの第2分割予定ライン2bを切削する。
(4-4) Fourth Cutting Step Next, the holding table 20 is rotated once again by 90 ° so that the second division plannedline 2b is parallel to the machining feed direction of thecutting blade 13. And the remaining 2nd division | segmentation scheduledline 2b which was not cut by the 2nd cutting process as shown by the thick dashed-dotted line arrow of FIG. 9 is cut.

以上で第1分割予定ライン2aおよび第2分割予定ライン2bの全てが切削され、ウェーハ1は個々のデバイス領域3(半導体チップ)にダイシングされる。この切削方法は、先の一実施形態の切削方法に加えて、第2分割予定ライン2bも第1分割予定ライン2aと同様に2段階(第2の切削工程と第4の切削工程)に分けて行うもので、第2分割予定ライン2bも第1分割予定ライン2aと同様に加工品質の悪化が低減するという効果が得られる。  Thus, all of the first division plannedline 2a and the second division plannedline 2b are cut, and thewafer 1 is diced into individual device regions 3 (semiconductor chips). In this cutting method, in addition to the cutting method of the previous embodiment, the second division plannedline 2b is divided into two stages (the second cutting process and the fourth cutting process) in the same manner as the first division plannedline 2a. As with the first division plannedline 2a, the second division plannedline 2b has the effect of reducing the deterioration of the processing quality.

1…半導体ウェーハ(被加工物)
13…切削ブレード
A…第1の方向
2a…第1分割予定ライン
B…第2の方向
2b…第2分割予定ライン
1 ... Semiconductor wafer (workpiece)
13 ... Cutting blade A ...First direction 2a ... First division planned line B ...Second direction 2b ... Second division planned line

Claims (1)

Translated fromJapanese
第1の方向に延びる複数の第1分割予定ラインと、該第1分割予定ラインに交差する第2の方向に延びる複数の第2分割予定ラインとを有する被加工物を切削ブレードで切削する切削方法であって、
前記切削ブレードにより、少なくとも隣接する前記第1分割予定ラインを飛ばして複数の該第1分割予定ラインを切削する第1の切削工程と、
該第1の切削工程を実施した後に、前記切削ブレードにより全ての前記第2分割予定ラインを切削する第2の切削工程と、
該第2の切削工程を実施した後、前記第1の切削工程で切削しなかった前記第1分割予定ラインを切削する第3の切削工程と、
を備えることを特徴とする切削方法。
Cutting that cuts a workpiece having a plurality of first division lines extending in the first direction and a plurality of second division lines extending in the second direction intersecting the first division lines with a cutting blade A method,
A first cutting step of cutting a plurality of the first scheduled dividing lines by skipping at least the adjacent first divided scheduled lines by the cutting blade;
After performing the first cutting step, a second cutting step of cuttingall the second scheduled division lines with the cutting blade;
After performing the second cutting step, a third cutting step of cutting the first division planned line that was not cut in the first cutting step;
A cutting method comprising:
JP2010175197A2010-08-042010-08-04 Cutting methodActiveJP5657302B2 (en)

Priority Applications (2)

Application NumberPriority DateFiling DateTitle
JP2010175197AJP5657302B2 (en)2010-08-042010-08-04 Cutting method
CN201110222408.XACN102376643B (en)2010-08-042011-08-04Cutting process

Applications Claiming Priority (1)

Application NumberPriority DateFiling DateTitle
JP2010175197AJP5657302B2 (en)2010-08-042010-08-04 Cutting method

Publications (2)

Publication NumberPublication Date
JP2012038797A JP2012038797A (en)2012-02-23
JP5657302B2true JP5657302B2 (en)2015-01-21

Family

ID=45795027

Family Applications (1)

Application NumberTitlePriority DateFiling Date
JP2010175197AActiveJP5657302B2 (en)2010-08-042010-08-04 Cutting method

Country Status (2)

CountryLink
JP (1)JP5657302B2 (en)
CN (1)CN102376643B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP5975703B2 (en)*2012-04-092016-08-23株式会社ディスコ Cutting equipment
JP6084883B2 (en)*2013-04-082017-02-22株式会社ディスコ Method for dividing circular plate
JP6115423B2 (en)*2013-09-182017-04-19株式会社村田製作所 Substrate dividing method
CN106626107A (en)*2016-11-252017-05-10中国电子科技集团公司第五十五研究所Wheel type diamond knife scribing method
JP7043135B2 (en)*2018-05-152022-03-29株式会社ディスコ Wafer processing method
JP7034551B2 (en)*2018-05-152022-03-14株式会社ディスコ Processing method of work piece
CN109037102A (en)*2018-07-162018-12-18扬州晶新微电子有限公司A kind of dicing method of semiconductor device chip wafer
JP2020202197A (en)*2019-06-052020-12-17株式会社ディスコProcessing method
CN113172781A (en)*2021-04-072021-07-27郑州磨料磨具磨削研究所有限公司Cutting method of ultrathin wafer
CN115122209B (en)*2022-07-012024-05-28沈阳和研科技股份有限公司Dicing method for anisotropic wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2592489B2 (en)*1988-03-181997-03-19富士通株式会社 Wafer dicing method
JP2003224087A (en)*2002-01-282003-08-08Disco Abrasive Syst Ltd Processing method of semiconductor wafer
JP4550457B2 (en)*2004-03-262010-09-22ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP4536407B2 (en)*2004-03-302010-09-01浜松ホトニクス株式会社 Laser processing method and object to be processed
JP4783381B2 (en)*2005-11-242011-09-28ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2011151186A (en)*2010-01-212011-08-04Toshiba CorpMethod of dividing semiconductor wafer

Also Published As

Publication numberPublication date
CN102376643A (en)2012-03-14
CN102376643B (en)2016-02-10
JP2012038797A (en)2012-02-23

Similar Documents

PublicationPublication DateTitle
JP5657302B2 (en) Cutting method
JP6230422B2 (en) Wafer processing method
CN104097267B (en)Cutting apparatus
CN103084950B (en)Wafer processing method
JP6144107B2 (en) Wafer cutting method
KR20130117324A (en)Apparatus and method for the singulation of a semiconductor wafer
CN110476224B (en)Method for manufacturing semiconductor
KR20110046265A (en) Wafer processing method
CN108356706A (en)The application method of finishing board is laminated
CN109285771A (en) wafer processing method
JP5975723B2 (en) Cutting equipment
JP5881938B2 (en) Work grinding method
JP2010245167A (en) Wafer processing method
JP5244548B2 (en) Holding table and processing device
JP2012222310A (en)Method for processing wafer
JP2002075923A (en) Processing method of silicon single crystal ingot
JP2010245253A (en) Wafer processing method
JP2013058653A (en)Method for dividing plate-like object
JP2012231058A (en)Wafer processing method
CN108573919B (en)Method for processing object to be processed
JP2006339373A (en)Groove forming method
CN101168269A (en) Hub knives and cutting devices
KR102680920B1 (en)Method for cutting workpiece
JP2015032770A (en)Division method of package substrate
JP2011249375A (en) Cutting device

Legal Events

DateCodeTitleDescription
A621Written request for application examination

Free format text:JAPANESE INTERMEDIATE CODE: A621

Effective date:20130708

A977Report on retrieval

Free format text:JAPANESE INTERMEDIATE CODE: A971007

Effective date:20140314

A131Notification of reasons for refusal

Free format text:JAPANESE INTERMEDIATE CODE: A131

Effective date:20140411

A521Request for written amendment filed

Free format text:JAPANESE INTERMEDIATE CODE: A523

Effective date:20140528

TRDDDecision of grant or rejection written
A01Written decision to grant a patent or to grant a registration (utility model)

Free format text:JAPANESE INTERMEDIATE CODE: A01

Effective date:20141110

A61First payment of annual fees (during grant procedure)

Free format text:JAPANESE INTERMEDIATE CODE: A61

Effective date:20141126

R150Certificate of patent or registration of utility model

Ref document number:5657302

Country of ref document:JP

Free format text:JAPANESE INTERMEDIATE CODE: R150

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250


[8]ページ先頭

©2009-2025 Movatter.jp