JP5597456B2 - 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置 - Google Patents

Description

本発明は、基板に対向するように電極に設けられた誘電体を備える基板処理装置、及び該基板処理装置における誘電体の厚さ設定方法に関する。

半導体ウエハをはじめとする基板に対してホール形成やトレンチ形成等の配線加工を施す際には、基板に対して微細な加工処理を施す必要があり、プラズマを利用したドライエッチング処理が広く適用されている。

近年、基板の大面積化に伴い、ドライエッチング処理を適用した基板処理方法において、基板表面におけるエッチレートの均一化を図るため種々の工夫がなされ、上部電極と下部電極とを備えた基板処理装置のチャンバ内構造において、上部電極に誘電体を設けて、電極平面における電圧の不均一性を補償する方法が提案されている（例えば、特許文献１参照）。誘電体としては誘電率や入手し易さを考慮して二酸化硅素（ＳｉＯ_２）が好適に用いられる。

一方、基板としての半導体ウエハ（以下、単に「ウエハ」という。）から半導体デバイスを製造するためには、一のウエハに対して複数のプラズマ処理を施す必要があり、近年、一のチャンバ内で、処理条件を順次変更して複数のプラズマ処理を実行すること、いわゆる１チャンバ複数処理の実行が要求されるようになった。

特表２００７−５０５４５０号公報

しかしながら、１チャンバ複数処理には、ウエハに成膜された絶縁酸化膜としての二酸化硅素膜のエッチング処理が含まれることが往々にしてあるため、絶縁酸化膜をプラズマでエッチングする際、チャンバ内の処理条件が二酸化硅素をエッチングするのに好適な条件となり、その結果、上部電極における誘電体もエッチングされて消耗が早く進行することがある。誘電体の消耗が早く進行すると、誘電体や上部電極の交換サイクルが短くなり、基板処理装置におけるＣｏＣ（Cost of Consumable）が悪化するという問題がある。

本発明の目的は、基板における二酸化硅素膜をプラズマでエッチングする際、電極に設けられた誘電体の消耗を抑制することができる誘電体の厚さ設定方法及び基板処理装置を提供する。

上記目的を達成するために、請求項１記載の誘電体の厚さ設定方法は、プラズマが内部に発生する処理室と、該処理室内に配置されて基板を載置する載置台と、該載置台に対向する電極と、該電極において前記載置された基板に対向するように設けられた誘電体とを備え、該誘電体は二酸化硅素からなり、前記載置台には互いに周波数が異なる２つの高周波電力が印加され、前記基板に形成された二酸化硅素膜をプラズマでエッチングする基板処理装置における、誘電体の厚さ設定方法であって、前記２つの高周波電力のうち周波数が低い高周波電力の電力値と、前記処理室内におけるアノード電極のカソード電極に対する面積比とに基づいて、前記電極に誘電体が設けられていない場合の前記電極に対向するプラズマの電位を推定し、前記推定されたプラズマの電位へ、前記誘電体の容量及び該誘電体の表面近傍に生じるシースの容量を合成したときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、前記誘電体の厚さを設定し、前記カソード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ前記周波数が低い高周波電力の電源へ電気的に接続される構成部品の表面であり、前記アノード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ接地へ電気的に接続される構成部品の表面であることを特徴とする。

請求項２記載の誘電体の厚さ設定方法は、請求項１記載の誘電体の厚さ設定方法において、前記容量低下率を算出する際、前記シース及び前記誘電体を互いに電気的に直列接続されたキャパシタとみなすことを特徴とする。

請求項３記載の誘電体の厚さ設定方法は、請求項１又は２記載の誘電体の厚さ設定方法において、前記容量低下率を算出する際、前記誘電体の厚さを、該誘電体の誘電率が真空の誘電率となった場合の厚さに換算することを特徴とする。

請求項４記載の誘電体の厚さ設定方法は、請求項１乃至３のいずれか１項に記載の誘電体の厚さ設定方法において、前記容量低下率を算出する際、前記推定されたプラズマの電位に基づいて前記シースの厚さを算出する。

上記目的を達成するために、請求項５記載の基板処理装置は、プラズマが内部に発生する処理室と、該処理室内に配置されて基板を載置する載置台と、該載置台に対向する電極と、該電極において前記載置された基板に対向するように設けられた誘電体とを備え、該誘電体は二酸化硅素からなり、前記載置台には互いに周波数が異なる２つの高周波電力が印加され、前記基板に形成された二酸化硅素膜をプラズマでエッチングする基板処理装置であって、前記誘電体の厚さは、前記２つの高周波電力のうち周波数が低い高周波電力の電力値と、前記処理室内におけるアノード電極のカソード電極に対する面積比とに基づいて、前記電極に誘電体が設けられていない場合の前記電極に対向するプラズマの電位を推定し、前記推定されたプラズマの電位へ、前記誘電体の容量及び該誘電体の表面近傍に生じるシースの容量を合成したときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、設定され、前記カソード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ前記周波数が低い高周波電力の電源へ電気的に接続される構成部品の表面であり、前記アノード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ接地へ電気的に接続される構成部品の表面であることを特徴とする。

本発明によれば、電極に誘電体が設けられていない場合の電極に対向するプラズマの電位が推定され、該推定されたプラズマの電位へ、誘電体の容量及び該誘電体の表面近傍に生じるシースの容量を合成したときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、誘電体の厚さが設定される。一般に、対向するプラズマの電位が１００ｅＶ以下であれば、二酸化硅素はプラズマでエッチングされることがない。したがって、基板における二酸化硅素膜をプラズマでエッチングする際、電極に設けられた誘電体の消耗を抑制することができる。

本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。図１の基板処理装置において誘電体が設けられない仕様における、チャンバ内におけるアノード／カソード比、バイアス電力の周波数及びバイアス電力の電力値に対するプラズマの電位の変化形態を示すグラフである。図１の基板処理装置におけるシース及び誘電体を説明するための図であり、図３（Ａ）はシース及び誘電体の位置関係を示す図であり、図３（Ｂ）はシース及び誘電体を電気回路的に示す図である。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。

図１は、本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。この基板処理装置は、ウエハＷにプラズマを利用したドライエッチング処理を施す。

図１において、基板処理装置１０は、直径が、例えば、３００ｍｍのウエハＷを収容する円筒形状のチャンバ１１（処理室）を有し、該チャンバ１１内部の図中下方にはウエハＷを載置する円板形状のサセプタ１２（載置台）が配置され、チャンバ１１の図中上端は開閉自在な円板状の蓋部１３によって覆われている。

チャンバ１１内部はＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示省略）等によって減圧され、また、チャンバ１１内部の圧力はＡＰＣバルブ（図示省略）によって制御される。

サセプタ１２には第１の高周波電源１４が第１の整合器１５を介して接続され、且つ第２の高周波電源１６が第２の整合器１７を介して接続され、第１の高周波電源１４は比較的低い周波数、例えば、１３ＭＨｚの高周波電力であるバイアス電力をサセプタ１２に印加し、第２の高周波電源１６は比較的高い周波数、例えば、４０ＭＨｚの高周波電力であるプラズマ生成電力をサセプタ１２に印加する。そして、サセプタ１２はチャンバ１１内部の処理空間ＰＳにプラズマ生成電力を印加する。

サセプタ１２の上部には、静電電極板１８を内部に有する静電チャック１９が配置されている。静電チャック１９は円板状のセラミックス部材で構成され、静電電極板１８には直流電源２０が接続されている。静電電極板１８に正の直流電圧が印加されると、ウエハＷにおける静電チャック１９側の面（以下、「裏面」という。）には負の電位が生じて静電電極板１８及びウエハＷの裏面の間に電界が生じ、該電界に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック１９に吸着保持される。

また、サセプタ１２には、吸着保持されたウエハＷを囲うように、リング状部材であるフォーカスリング２１が載置される。フォーカスリング２１は、導電体、例えば、ウエハＷを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング２１は導電体からなるので、プラズマの分布域をウエハＷ上だけでなく該フォーカスリング２１上まで拡大してウエハＷの周縁部上におけるプラズマの密度を該ウエハＷの中央部上におけるプラズマの密度と同程度に維持するように作用し、ウエハＷの全面に施されるドライエッチング処理の均一性の維持に寄与する。

サセプタ１２の図中上部には、サセプタ１２と対向するようにシャワーヘッド２２が配置されている。シャワーヘッド２２は、多数のガス孔２３を有する導電性の上部電極２４と、該上部電極２４に埋め込まれ且つ処理空間ＰＳに対向して露出する、例えば、石英（二酸化硅素）からなる誘電体２６と、上部電極２４及び誘電体２６を着脱可能に釣支するクーリングプレート２５と、該クーリングプレート２５をさらに釣支する支持部材としてのシャフト２８とを有する。誘電体２６には上部電極２４のガス孔２３と連通するガス孔２７が設けられている。なお、誘電体２６は円板状であって、その直径はφ３６０ｍｍである。

上部電極２４は後述するベローズ３２や蓋部１３、チャンバ１１の壁部を介して接地３６と電気的に接続される、すなわち、電気的に接地されてチャンバ１１内部に印加されるプラズマ生成電力に対する接地電極として機能する。また、上部電極２４の外径はチャンバ１１の内径とほぼ等しく、上部電極２４はチャンバ１１内部に遊合するように配置される。

シャフト２８は蓋部１３を貫通し、該シャフト２８の上部は基板処理装置１０の上方に配置されたリフト機構（図示省略）に接続される。該リフト機構はシャフト２８を図中上下方向に移動させるが、このとき、上部電極２４を備えたシャワーヘッド２２がチャンバ１１内部においてピストンのように上下動する。これにより、シャワーヘッド２２及びサセプタ１２の間の空間の厚さであるギャップＧ（以下、単に「ギャップＧ」という。）を調整することができる。シャワーヘッド２２の図中上下方向に関する移動量の最大値は、例えば、７０ｍｍである。

シャワーヘッド２２は、シャフト２８を図中上下方向に貫通するガス流路３１、バッファ室２９やガス孔２３、２７からなる処理ガス導入系と、該処理ガス導入系に外部より処理ガスを供給するためのガス供給元（図示省略）に接続されるガス供給管３３とを有する。また、上下動するシャワーヘッド２２を釣支するシャフト部分２８の外周部には、同心状に、真空遮断機能を備えたベローズ３２が配設されている。

円筒状のベローズ３２の図中上方の一端は蓋部１３の下面に接合され、図中下方の一端はシャワーヘッド２２のクーリングプレート２５の上面に接合されている。これにより、シャフト２８が蓋部１３を貫通する貫通部において蓋部１３に対する電極の変位を吸収し、シャフト２８周辺の雰囲気とチャンバ１１内部とがシールされ、チャンバ１１内部と大気との隔絶状態が保持される。なお、図１中において、最も下降した場合のシャワーヘッド２２を実線で示し、最も上昇した場合のシャワーヘッド２２を破線で示した。

このような構成の基板処理装置１０では、ガス供給管３３からバッファ室２９へ供給された処理ガスが上部電極２４のガス孔２３及び誘電体２６のガス孔２７を介してチャンバ１１内部へ導入され、導入された処理ガスは、第２の高周波電源１６からサセプタ１２を介してチャンバ１１内部へ印加されたプラズマ生成用電力によって励起されてプラズマとなる。プラズマ中の正イオンは、第１の高周波電源１４がサセプタ１２に印加するバイアス用電力によってウエハＷに向けて引き込まれ、ウエハＷにドライエッチング処理を施す。

基板処理装置１０の各構成部材の動作は、基板処理装置１０が備える制御部（図示省略）のＣＰＵがドライエッチング処理に対応するプログラムに応じて制御する。

上述した基板処理装置１０では、１チャンバ複数処理を実行する際、各処理条件を実現するためにギャップＧが変更されるが、１チャンバ複数処理には、ウエハＷ上に層間絶縁膜として形成された、例えば、二酸化硅素膜にドライエッチング処理によってホールや溝（トレンチ）を形成する処理が含まれることがある。この処理では、チャンバ１１内の処理条件が二酸化硅素をエッチングするのに好適な条件となるため、石英からなる誘電体２６がエッチングされて消耗するおそれがある。

本実施の形態では、これに対応して誘電体２６の厚さを適切な値に設定する。以下、本実施の形態に係る誘電体の厚さ設定方法について詳細に説明する。

一般に、部材がプラズマによってエッチングされるには、当該部材に対向するプラズマの電位が所定の電位を越えている必要がある。換言すれば、部材に対向するプラズマの電位が所定の電位を越えていない場合には、当該部材はプラズマによって殆どエッチングされない。文献等によれば、誘電体２６を構成する二酸化硅素は、対向するプラズマの電位が１００ｅＶ以下であれば、プラズマによって殆どエッチングされないことが知られている。

一方、処理空間ＰＳにプラズマが生じると、上部電極２４の表面近傍にはシースが発生する。該シースはプラズマ−接地間において電気回路的にはキャパシタとみなすことができ、上部電極２４、正確にはシースに対向するプラズマの電位は、シースの容量によって決まる。上部電極２４に誘電体２６が埋め込まれると、プラズマ−接地間において電気回路的には、シースだけでなく誘電体２６もキャパシタとして存在することになる。そして、シースに対向するプラズマの電位は、シース及び誘電体２６の合成容量によって決まる。また、シース及び誘電体２６は、プラズマ−接地間において電気的に直列接続されているとみなすことができるため、誘電体２６の厚さを変更することによってシース及び誘電体２６の合成容量を変更することができる。

そこで、本実施の形態では、誘電体２６の厚さを適切な値に設定することで、シース及び誘電体２６の合成容量を変更してシースに対向するプラズマの電位を１００ｅＶ以下に設定する。

以下、本実施の形態に係る誘電体の厚さ設定方法の具体例について説明する。

厚さがｄ_１、電極の面積Ｓ、誘電率εのキャパシタＣ_１と、厚さがｄ_２、電極の面積Ｓ、誘電率εのキャパシタＣ_２とを直列接続したときの合成キャパシタＣ_３の容量低下率Ｋは下記式（１）で表される。
Ｋ ＝ １／（ｄ_１＋ｄ_２） … （１）
ここで、容量低下率Ｋは、キャパシタＣ_１及びキャパシタＣ_２を直列接続したときの各キャパシタＣ_１，Ｃ_２に蓄えられる電荷の低下率とも考えられるため、例えば、キャパシタＣ_２をキャパシタＣ_１に直列接続することによってキャパシタＣ_１の電位差も容量低下率Ｋにしたがって低下する。例えば、直列接続する前のキャパシタＣ_１の電位差をＶ_ｐｒｅとし、直列接続した後のキャパシタＣ_１の電位差をＶ_ａｆｔとすると、電位差Ｖ_ａｆｔは下記式（２）で表される。
Ｖ_ａｆｔ ＝ Ｋ×Ｖ_ｐｒｅ … （２）
また、バイアス電力の周波数及びバイアス電力の電力値に対するプラズマの電位（正確には、チャンバ１１の壁面に対するプラズマの電位）の変化形態は基板処理装置の種類毎に異なり、基板処理装置１０において上部電極２４に誘電体２６が設けられない仕様では、チャンバ１１内の圧力が３０ｍＴｏｒｒ（４．００Ｐａ）、プラズマ生成用電力の電力値が１５００Ｗ、混合ガスの流量比がＣ_４Ｆ_６：Ｃ_４Ｆ_８：Ａｒ：Ｏ_２＝３０：１５：４５０：５０ｓｃｃｍである場合（以下、「処理条件Ａ」という。）のプラズマの電位の変化形態は、図２のグラフに示す通りである。また、プラズマの電位の変化形態は、チャンバ１１内におけるアノード電極のカソード電極に対する面積比（いわゆる、アノード／カソード比（以下、「Ａ／Ｃ比」という。））によっても異なる。図２のグラフでは、バイアス電力の周波数が２ＭＨｚであってＡ／Ｃ比が６の場合のデータを「◆」で示し、バイアス電力の周波数が１３ＭＨｚであってＡ／Ｃ比が４の場合のデータを「■」で示し、バイアス電力の周波数が１３ＭＨｚであってＡ／Ｃ比が６の場合のデータを「▲」で示す。

ところで、基板処理装置１０のチャンバ１１内では、静電チャック１９やフォーカスリング２１の表面がカソード電極に該当し、上部電極２４、誘電体２６、チャンバ１１の側壁（デポシールド）、サセプタ１２の側壁（インシュレータ）及び排気プレート３５の表面がアノード電極に該当する。但し、基板処理装置１０では、後述するように、誘電体２６及び該誘電体２６に対向するシースを互いに電気的に直列接続されたキャパシタとみなすことができるので、誘電体２６のアノード電極としての面積は、誘電体２６の実面積に容量低下率Ｋを乗じたものとなる。なお、基板処理装置１０におけるＡ／Ｃ比は約４である。

基板処理装置１０において処理条件が処理条件Ａであって、バイアス電力の電力値が３０００Ｗである場合、図２のグラフより、チャンバ１１の内壁面近傍に発生するシースに対向するプラズマの電位は約２００ｅＶと推定される。

基板処理装置１０では、図３（Ａ）に示すように、誘電体２６は上部電極２４の表面近傍に発生したシース及び接地電位の上部電極２４の間に介在するので、シース及び誘電体２６を互いに電気的に直列接続されたキャパシタＣ_１及びキャパシタＣ_２とみなすことができる（図３（Ｂ））。このとき、シースに該当するキャパシタＣ_１の電位差は上記式（２）に従って求めることができるので、バイアス電力の電力値が３０００Ｗである場合のプラズマの推定電位：２００ｅＶを、二酸化硅素がエッチングされない電位である１００ｅＶ以下に変更するには、容量低下率Ｋを０．５０より小さくする必要がある。

キャパシタＣ_１の厚さはシースの厚さであり、該シース厚さはデバイ長より求めることができる。プラズマの電位が２００ｅＶの場合、上記処理条件Ａでは、通常、電子温度Ｔｅが３ｅＶであり、プラズマ密度Ｎｅが１０^１１／ｃｍ^３であるため、下記式（３）、（４）より、シース長は約０．９７ｍｍとなる。
λＤ ＝ ７．４３×１０^３×（Ｔｅ／Ｎｅ／１０^６）^０．５×１０^３ ｍｍ … （３）
ｄ ＝ ０．６０６×λＤ×（２×Ｖ_０／Ｔｅ）^０．７５ ｍｍ … （４）
λＤはデバイ長であり、Ｖ_０はプラズマポテンシャルであり、ｄはシース長である。

ここで、容量低下率Ｋを０．５０より小さくするためのキャパシタＣ_２（誘電体２６）の厚さをｄ_ｄｉとすると、上記式（１）より、下記式（５）を満たす必要があり、
０．５０ ＞ １／（０．９７＋ｄ_ｄｉ） … （５）
上記式（５）より、誘電体２６の厚さｄ_ｄｉは下記式（６）を満たす必要があり、
０．９７＋ｄ_ｄｉ ＞ ２ … （６）
その結果、誘電体２６の厚さｄ_ｄｉを１．０３ｍｍより大きくする必要がある。

ところで、上記式（１）はキャパシタＣ_１の誘電率εとキャパシタＣ_２の誘電率εが同じであることが前提であり、キャパシタＣ_２の誘電率εも真空の誘電率であることが前提である。しかしながら、誘電体２６は二酸化硅素からなり、真空の誘電率を１とすると二酸化硅素の比誘電率は４であるため、キャパシタＣ_２が二酸化硅素からなるとすると、誘電体２６に対向するプラズマの電位を１００ｅＶ以下とするには、誘電体２６の厚さｄ_ｄｉを４．１２ｍｍより大きくする必要がある。

すなわち、本具体例では、誘電体２６のエッチングによる消耗を抑制するために、誘電体２６の厚さｄ_ｄｉが４．１２ｍｍより大きく設定される。

本実施の形態に係る誘電体２６の厚さ設定方法によれば、上部電極２４に、例えば、石英からなる誘電体２６が設けられていない場合の上部電極２４に対向するプラズマの電位が推定され、該プラズマの推定電位へ、誘電体２６の容量及び該誘電体２６の表面近傍に生じるシースが電気的に直列接続されて合成されたときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、誘電体２６の厚さｄ_ｄｉが設定されるので、ウエハＷにおける二酸化硅素膜にドライエッチング処理によってホールや溝（トレンチ）を形成する際、上部電極２４に設けられた誘電体２６の消耗を抑制することができる。

上述した本実施の形態では、該誘電体２６の厚さが厚いほどプラズマの電位は低下するため、誘電体２６の消耗の抑制の観点からは誘電体２６の厚さは厚いほど好ましいが、誘電体２６には該誘電体２６を貫通するφ０．５ｍｍのガス孔２７を多数設ける必要があり、誘電体２６の厚さが厚いと各ガス孔２７の貫通加工が困難となる。また、プラズマの電位が低下し過ぎると、誘電体２６が陽イオンによってスパッタされないために、該誘電体２６の表面にデポが堆積するおそれがある。したがって、誘電体２６における各ガス孔２７の加工性、及び誘電体２６の表面におけるデポの堆積抑制を考慮すると、誘電体２６の厚さは１０ｍｍ以下が好ましい。

また、図２のグラフで示すように、プラズマの電位の変化形態は、バイアス電力の周波数やＡ／Ｃ比によっても変わるので、同じ処理条件であってもバイアス電力の周波数やＡ／Ｃ比が変わると、誘電体２６の消耗を抑制するために、該誘電体２６の厚さを変更するのが好ましい。

上述した基板処理装置１０では、シャワーヘッド２２がチャンバ１１内部においてピストンのように上下動したが、シャワーヘッドが固定されて上下動することがない基板処理装置においても、上述した本実施の形態に係る誘電体の厚さ設定方法を適用することができる。

以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。

また、上述した実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。

次に、本発明の実施例について説明する。

上記基板処理装置１０において、誘電体２６の厚さを１０ｍｍに設定した。その後、チャンバ１１へウエハＷを搬入し、下記３つの処理条件のドライエッチング処理やアッシング処理を含むプラズマ処理を９０時間に亘って繰り返してウエハＷへ施した。
第１の処理条件：チャンバ１１内の圧力が６０ｍＴｏｒｒ（８．００Ｐａ）、プラズマ生成用電力の電力値が５００Ｗ、バイアス電力の電力値が５００Ｗ、ＣＦ_４の流量が１４０ｓｃｃｍ、処理継続時間が２０秒間
第２の処理条件：チャンバ１１内の圧力が３０ｍＴｏｒｒ、プラズマ生成用電力の電力値が２７００Ｗ、バイアス電力の電力値が２０００Ｗ、混合ガスの流量比がＣＨＦ_３：Ａｒ：Ｏ_２＝１００：１０００：３０ｓｃｃｍ、処理継続時間が５０秒間
第３の処理条件：チャンバ１１内の圧力が４０ｍＴｏｒｒ（５．３３Ｐａ）、プラズマ生成用電力の電力値が２７００Ｗ、バイアス電力の電力値が３０００Ｗ、混合ガスの流量比がＣ_４Ｆ_６：Ａｒ：Ｏ_２＝３０：１１００：２０ｓｃｃｍ、処理継続時間が４５０秒間
その後、誘電体２６の中心から半径方向に３０ｍｍの点、同１００ｍｍの点及び同１５０ｍｍの点における消耗量を測定したところ、各点での消耗量は順に０．０２２ｍｍ、０．０１２ｍｍ及び０．０００ｍｍであり、誘電体２６の全面に関するエッチレートの平均は０．２５μｍ／時間であった。

通常、誘電体２６や上部電極２４は２ｍｍ程度消耗したときに交換を行うため、実施例１では８０００時間もの稼動時間において誘電体２６の交換が不要であることが分かった。また、通常、基板処理装置１０の年当たりの稼動時間は５０００時間程度であるため、誘電体２６は１年以上交換不要であり、ＣｏＣの対象とならないことが分かった。

ＰＳ 処理空間
Ｗ ウエハ
１０ 基板処理装置
１１ チャンバ
１２ サセプタ
２４ 上部電極
２６ 誘電体

Claims (7)

1. プラズマが内部に発生する処理室と、該処理室内に配置されて基板を載置する載置台と、該載置台に対向する電極と、該電極において前記載置された基板に対向するように設けられた誘電体とを備え、該誘電体は二酸化硅素からなり、前記載置台には互いに周波数が異なる２つの高周波電力が印加され、前記基板に形成された二酸化硅素膜をプラズマでエッチングする基板処理装置における、誘電体の厚さ設定方法であって、
   前記２つの高周波電力のうち周波数が低い高周波電力の電力値と、前記処理室内におけるアノード電極のカソード電極に対する面積比とに基づいて、前記電極に誘電体が設けられていない場合の前記電極に対向するプラズマの電位を推定し、
   前記推定されたプラズマの電位へ、前記誘電体の容量及び該誘電体の表面近傍に生じるシースの容量を合成したときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、前記誘電体の厚さを設定し、
   前記カソード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ前記周波数が低い高周波電力の電源へ電気的に接続される構成部品の表面であり、前記アノード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ接地へ電気的に接続される構成部品の表面であることを特徴とする誘電体の厚さ設定方法。
2. 前記容量低下率を算出する際、前記シース及び前記誘電体を互いに電気的に直列接続されたキャパシタとみなすことを特徴とする請求項１記載の誘電体の厚さ設定方法。
3. 前記容量低下率を算出する際、前記誘電体の厚さを、該誘電体の誘電率が真空の誘電率となった場合の厚さに換算することを特徴とする請求項１又は２記載の誘電体の厚さ設定方法。
4. 前記容量低下率を算出する際、前記推定されたプラズマの電位に基づいて前記シースの厚さを算出する請求項１乃至３のいずれか１項に記載の誘電体の厚さ設定方法。
5. プラズマが内部に発生する処理室と、該処理室内に配置されて基板を載置する載置台と、該載置台に対向する電極と、該電極において前記載置された基板に対向するように設けられた誘電体とを備え、該誘電体は二酸化硅素からなり、前記載置台には互いに周波数が異なる２つの高周波電力が印加され、前記基板に形成された二酸化硅素膜をプラズマでエッチングする基板処理装置であって、
   前記誘電体の厚さは、前記２つの高周波電力のうち周波数が低い高周波電力の電力値と、前記処理室内におけるアノード電極のカソード電極に対する面積比とに基づいて、前記電極に誘電体が設けられていない場合の前記電極に対向するプラズマの電位を推定し、前記推定されたプラズマの電位へ、前記誘電体の容量及び該誘電体の表面近傍に生じるシースの容量を合成したときの容量低下率を乗じて得られるプラズマの電位が１００ｅＶ以下となるように、設定され、
   前記カソード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ前記周波数が低い高周波電力の電源へ電気的に接続される構成部品の表面であり、前記アノード電極は、前記基板処理装置の構成部品であって、前記処理室内へ露出し且つ接地へ電気的に接続される構成部品の表面であることを特徴とする基板処理装置。
6. 前記カソード電極は、前記載置台が有する静電チャック及びフォーカスリングの表面であり、前記アノード電極は、前記電極、前記誘電体、前記処理室の側壁、前記載置台の側壁及び排気プレートの表面であることを特徴とする請求項１記載の誘電体の厚さ設定方法。
7. 前記カソード電極は、前記載置台が有する静電チャック及びフォーカスリングの表面であり、前記アノード電極は、前記電極、前記誘電体、前記処理室の側壁、前記載置台の側壁及び排気プレートの表面であることを特徴とする請求項５記載の基板処理装置。

Images