JP5440831B2 - Voltage-controlled oscillator and display device and system including the same - Google Patents
Voltage-controlled oscillator and display device and system including the sameDownload PDFInfo
- Publication number
- JP5440831B2 JP5440831B2JP2008281019AJP2008281019AJP5440831B2JP 5440831 B2JP5440831 B2JP 5440831B2JP 2008281019 AJP2008281019 AJP 2008281019AJP 2008281019 AJP2008281019 AJP 2008281019AJP 5440831 B2JP5440831 B2JP 5440831B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- temperature
- bias
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Pulse Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Networks Using Active Elements (AREA)
Description
Translated fromJapanese本発明は、電圧制御発振器等に関し、特に遅延量又は周波数を調節でき、かつ、温度補償が可能な電圧制御発振器並びにそれを備えた表示装置及びシステムに関する。The present invention relates toa voltage controlled oscillator and the like, and more particularly, to a voltage controlled oscillator capable of adjusting a delay amount or a frequency and capable of temperature compensation, anda display device and system including thevoltage controlled oscillator .
印加する電圧によって発振する周波数を変えることができる電圧制御発振器は、電流制御型に比べ制御信号を容易に生成できるため発振周波数の制御が容易であり、広く用いられている。電圧制御発振器として、幾つかの技術が知られている。その中で、トランジスタにより構成したインバータと、そのインバータの遅延を調節できる機能とを一単位とし、複数の単位により閉ループを構成した回路は、回路構成が簡単なため、しばしば用いられている。インバータによる閉ループは、帰還方法を発振するように構成することにより、リングオシレータと呼ばれる発振器を構成する。インバータによる電圧制御発振器の中には、インバータの遅延を調節できる機能を、インバータと電源との接続部分に新たにトランジスタを追加した構成により実現し、インバータと新たに追加したトランジスタにより構成した遅延素子を一単位とする回路が存在する。その回路では、電源に接続されたトランジスタのゲートへのバイアスを調整することで、発振周波数を変化させることが可能である。 A voltage-controlled oscillator that can change the frequency of oscillation according to the applied voltage can easily generate a control signal as compared with the current control type, so that the oscillation frequency can be easily controlled and is widely used. Several techniques are known as voltage controlled oscillators. Among them, an inverter constituted by transistors and a function capable of adjusting the delay of the inverter as a unit and a circuit in which a closed loop is constituted by a plurality of units are often used because the circuit configuration is simple. The closed loop by the inverter constitutes an oscillator called a ring oscillator by constituting the feedback method to oscillate. A voltage-controlled oscillator using an inverter has a function that can adjust the delay of the inverter by a new transistor added to the connection between the inverter and the power supply. There is a circuit with the unit as one unit. In that circuit, the oscillation frequency can be changed by adjusting the bias to the gate of the transistor connected to the power supply.
特許文献１には、そのような電圧制御発振器に、温度特性を補償する技術を追加して構成した位相ロックループが示されている。図６３は、特許文献１に記載されている位相ロックループを示す図である。この位相ロックループは、電圧制御発振器９１０、位相比較器９０４、ローパスフィルタ９０５、選択回路９０６により構成されている。更に、選択回路９０６には、発振の起動時に発振クロックを固定するための電位補償回路９３０が接続されている。また、電圧制御回路９１０に、温度補償回路９２０が接続されている。
電圧制御発振器９１０は、直列接続された奇数段のＣＭＯＳ（Complementary Metal Oxide Silicon）トランジスタ９１１の出力を入力側に帰還して発振を得るリングオシレータで構成され、各ＣＭＯＳトランジスタ９１１の接地側に接続されるＮチャンネル型ＭＯＳ（Metal Oxide Silicon）トランジスタ（以下「ＮＭＯＳトランジスタ」という。）９１２のゲートに発振制御用の電圧が与えられることにより発振クロックＯＣＫの周波数が決定される。位相比較器９０４は、電圧制御発振器９１０の発振クロックＯＣＫと、一定周期の基準クロックＲＣＫとの位相差を検波し、互いの位相差を示す検波出力ＰＤをローパスフィルタ９０５に入力する。ローパスフィルタ９０５は、発振クロックＯＣＫとの位相差を示す位相比較器９０４の出力ＰＤの高周波成分を除去し、第１の制御電圧ＶＣ１として選択回路９０６に入力する。第１の制御電圧ＶＣ１又は第２の制御電圧ＶＣ２が選択回路９０６から電圧制御発振器９１０の発振クロックＯＣＫの周波数を決定するＭＯＳトランジスタ９１２のゲートに与えられる。 The voltage controlled
また、各ＣＭＯＳトランジスタ９１１の電源側には、Ｐチャンネル型ＭＯＳトランジスタ（以下「ＰＭＯＳトランジスタ」という。）９１３がそれぞれ接続され、ＰＭＯＳトランジスタ９１３のゲートに、温度の上昇に伴ってＰＭＯＳトランジスタ９１３をオンさせるような温度補償電圧ＶＴＣが印加される。この温度補償電圧ＶＴＣを発生する温度補償回路９２０は、電源接地間に直列に接続される抵抗９２１及びゲートがドレインに接続されるＮＭＯＳトランジスタ９２２と、抵抗９２１及びＮＭＯＳトランジスタ９２２の接続点の出力を受けるＣＭＯＳトランジスタ９２３と、ＣＭＯＳトランジスタ９２３の出力側に接続されてゲートがドレインに接続されるＰＭＯＳトランジスタ９２４とで構成され、ＣＭＯＳトランジスタ９２３の出力を温度補償電圧ＶＴＣとして電圧制御発振器９１０に供給している。したがって、温度上昇によりＭＯＳトランジスタ９２２の駆動能力が低下すると、ＭＯＳトランジスタ９２２での電圧降下が大きくなり、抵抗９２１とＭＯＳトランジスタ９２２との接続点の電位が上昇するため、ＣＭＯＳトランジスタ９２３のＰチャンネル側がオフしてＮチャンネル側がオンする方向に動作してＣＭＯＳトランジスタ９２３の出力である温度補償電圧ＶＴＣが引き上げられる。この温度補償電圧ＶＴＣの上昇により、電圧制御発振器９１０の各ＣＭＯＳトランジスタ９１１に接続されたＰＭＯＳトランジスタ９１３のオン抵抗が低くなるため、温度上昇によるＣＭＯＳトランジスタ９１１の駆動能力の低下が補償されて各ＣＭＯＳトランジスタ９１１の遅延量の増大が抑圧され、発振クロックＯＣＫの周波数の大幅な変動が防止される。 Further, a P-channel type MOS transistor (hereinafter referred to as “PMOS transistor”) 913 is connected to the power supply side of each
また、ＮＭＯＳトランジスタ９１２のゲートには、発振クロックＯＣＫと基準クロックＲＣＫとの位相差に応じて変動する第１の制御電圧ＶＣ１又は固定レベルの第２の制御電圧ＶＣ２の何れかが選択回路９０６から供給される。第１の制御電圧ＶＣ１については、電圧制御発振器９１０が出力する発振クロックＯＣＫと基準クロックＲＣＫとの位相差を検波する位相比較器９０４の比較出力ＰＤから得られ、選択回路９０６に入力される。一方、第２の制御電圧ＶＣ２は、電源電位の変動に拘らず一定レベルの出力を得られる電圧補償回路９３０から得られて選択回路９０６に入力される。一定レベルの第２の制御電圧ＶＣ２を発生する電位補償回路９３０は、電源側に接続されてゲートに電源電位が与えられるＮＭＯＳトランジスタ９３１と、接地側に直列に接続されてゲートがドレインに接続される２つのＮＭＯＳトランジスタ９３２，９３３とで構成され、ＮＭＯＳトランジスタ９３１とＮＭＯＳトランジスタ９３２との接続点の電位を第２の制御電圧ＶＣ２として出力する。このような電圧補償回路９３０によると、ＮＭＯＳトランジスタ９３２の電源側の電位が、接地電位に対して常にＮＭＯＳトランジスタ９３２，９３３の閾値分だけ高い電位を示すことになるため、ＮＭＯＳトランジスタ９３１，９３２の接続点から得られる第２の制御電圧ＶＣ２は、電源電位の変動に関係なく常に一定のレベルを保持する。 In addition, either the first
しかしながら、特許文献１の電圧制御発振器には、温度変化に対して発振周波数を安定化するために、遅延素子内に外部から調節可能な部位が二箇所存在するので、構成が複雑になっていた。また、その他にも、次のように幾つかの問題が存在する。 However, the voltage-controlled oscillator of
第一の問題点は、温度補償が十分でない点である。その理由は、特許文献１における温度補償回路の温度補償が、抵抗とダイオード接続されたトランジスタの温度依存性の違いのみを利用し、温度補償電圧を発生しているためである。この構成では、次の三つの原因により温度補償が不十分となる。 The first problem is that temperature compensation is not sufficient. The reason for this is that the temperature compensation of the temperature compensation circuit in
第一の原因は、抵抗とダイオード接続されたトランジスタとの電圧−電流特性が大きく異なる点である。特に、ダイオード接続されたトランジスタは、抵抗の代わりとしてしばしば利用されるが、電圧と電流の線形性が良くない。このため、これら二つの素子で決定される電圧は、温度起因の電流変化に対し線形性が悪い。 The first cause is that the voltage-current characteristics of the resistor and the diode-connected transistor are greatly different. In particular, diode-connected transistors are often used instead of resistors, but the voltage and current linearity is not good. For this reason, the voltage determined by these two elements has poor linearity with respect to a temperature-induced current change.
第二の原因は、抵抗とダイオード接続されたトランジスタとの温度依存性が電圧領域で異なる点である。抵抗の温度依存性は、電圧による変化が少ない。一方、トランジスタの温度依存性は、移動度の温度依存性と閾値の温度依存性の二つが大きな役割を果たし、それらの効果が温度に対し互いに逆であるため、電圧によって温度依存性が大きく異なる。このため、二つの素子の両端の電圧によって、温度に依存して生じる電圧変化が異なり、温度変化と電圧変化の対応が非線形となるとともに、場合によっては逆転し、制御が困難となる。 The second cause is that the temperature dependency between the resistor and the diode-connected transistor is different in the voltage region. The temperature dependence of the resistance is less affected by voltage. On the other hand, the temperature dependency of the transistor is largely dependent on the temperature dependency of the mobility and the temperature dependency of the threshold, and their effects are opposite to each other with respect to the temperature. . For this reason, the voltage change that occurs depending on the temperature differs depending on the voltage at both ends of the two elements, and the correspondence between the temperature change and the voltage change becomes nonlinear and in some cases reverses, making control difficult.
第三の原因は、抵抗とダイオード接続したトランジスタによる温度補償回路で発生される温度に対する電圧と、トランジスタから構成される電圧制御発振器内の温度変化による特性変化を補償する電圧との間には、正確な対応がない点である。すなわち、電圧制御発振器と温度補償回路とは異なる温度依存性を持っているため、温度補償の効果が十分でない。これらの三つの原因により、特許文献１の技術では温度補償が十分でなくなっている。 The third cause is between the voltage with respect to the temperature generated in the temperature compensation circuit by the resistor-diode-connected transistor and the voltage to compensate the characteristic change due to the temperature change in the voltage controlled oscillator constituted by the transistor. There is no exact correspondence. That is, since the voltage controlled oscillator and the temperature compensation circuit have different temperature dependencies, the temperature compensation effect is not sufficient. Due to these three causes, the technique of
第二の問題点は、性能の経時変化が大きい点である。この原因は、遅延素子の電源側と接地側との両側に制御が異なるバイアス（電圧）を印加する必要がある点である。すなわち、電源側には温度補償回路からのバイアスが印加され、接地側には電位補償回路からのバイアスが印加される。この構成では、電源側と接地側が全く異なる制御を受けることになる。そのため、電源側でバイアスを受けるトランジスタ（図６３の９１３）と接地側でバイアスを受けるトランジスタ（図６３の９１２）は、大きく異なるバイアス状態で使用される。その結果、電源側と接地側でトランジスタの劣化の様子が大きく異なり、どちらか一方のトランジスタのバイアスによる劣化が電圧制御発振器の性能を変化させるとともに長期信頼性を大きく左右する。このように、性能の経時変化が大きくなっている。 The second problem is that the change in performance over time is large. This is because it is necessary to apply biases (voltages) having different controls to both the power supply side and the ground side of the delay element. That is, a bias from the temperature compensation circuit is applied to the power supply side, and a bias from the potential compensation circuit is applied to the ground side. In this configuration, the power supply side and the ground side are subjected to completely different controls. For this reason, a transistor that receives a bias on the power supply side (913 in FIG. 63) and a transistor that receives a bias on the ground side (912 in FIG. 63) are used in bias states that are significantly different. As a result, the deterioration of the transistor is greatly different between the power supply side and the ground side, and the deterioration due to the bias of one of the transistors changes the performance of the voltage controlled oscillator and greatly affects the long-term reliability. Thus, the change in performance over time is large.
第三の問題点は、第二の問題点と同様、電位補償回路による周波数を調整する機能と温度補償回路による温度を補償する機能が、遅延素子の異なる部位に作用する点に起因する。すなわち、この特許文献１の技術を適用するには、外部から調節可能な部位が、遅延素子内に二箇所以上、必要である。この結果、遅延素子内に外部から調節可能な部位を一箇所しか持たない構成に対しては、上記技術を適用できない。 Similar to the second problem, the third problem is caused by the fact that the function of adjusting the frequency by the potential compensation circuit and the function of compensating the temperature by the temperature compensation circuit act on different parts of the delay element. That is, in order to apply the technique of
また、遅延素子内に外部から調節可能な部位が二箇所存在する場合において、前記第二の問題である経時変化を回避するために、調節可能な部位の双方を同様に制御する構成とした場合、調節可能な部位が一箇所しかないのと同じとなってしまい、上記技術を適用できない。つまり、電源側と接地側のそれぞれにバイアスを受けるトランジスタを設け、双方のトランジスタが同様に変化するバイアスをそれぞれに印加し同時に制御される構成とした場合、実質的に使用できるバイアスが１種類となるので、特許文献１の技術は適用できない。更には、遅延素子内に外部から調節可能な部位が二箇所存在する場合において、この調節可能な部位が二つとも使用されてしまうために他の調節機構を追加することができない。このため、非常に限定された範囲でしか使用できないという問題が存在する。 In addition, when there are two externally adjustable parts in the delay element, both the adjustable parts are similarly controlled in order to avoid the change over time, which is the second problem. This is the same as having only one adjustable part, and the above technique cannot be applied. In other words, when a transistor that receives a bias is provided on each of the power supply side and the ground side, and both transistors are configured to be controlled simultaneously by applying a bias that varies in the same manner, there is substantially one type of bias that can be used. Therefore, the technique of
第４の問題点は、構成の汎用性がない点である。すなわち、遅延素子がインバータとそのインバータに追加されたトランジスタとによる構成に限定されており、他の構成を使用することができない。 The fourth problem is that the configuration is not versatile. That is, the delay element is limited to a configuration including an inverter and a transistor added to the inverter, and other configurations cannot be used.
そこで、本発明の目的は、温度が変化しても中心発振周波数が安定している電圧制御発振器等を、簡単な構成で提供することにある。例えば、温度補償水晶振動子等の外部素子を用いなくても温度補償が可能な電圧制御発振器等を簡単な構成で提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a voltage-controlled oscillator having a simple center configuration with a stable center oscillation frequency even when the temperature changes. For example, a voltage-controlled oscillator capable of temperature compensation without using an external element such as a temperature-compensated crystal resonator is provided with a simple configuration.
なお、本発明の他の目的は、遅延素子の一箇所の部位に作用することで、遅延量を調節し、かつ、温度による特性変化を補償する機能を持った遅延素子を提供することである。また、その遅延素子を利用して、周波数の調節と温度補償を行うことが可能な可変遅延線及び電圧制御発振器を提供することである。本発明の他の目的は、様々な構成の遅延素子において、遅延量を調節し、かつ、温度による特性変化を補償する機能を持った遅延素子を提供することである。また、その遅延素子を利用して、周波数の調節と温度補償を行うことが可能な可変遅延線及び電圧制御発振器を提供することである。本発明の他の目的は、温度特性が補償された機能回路部と表示部を一体に形成した表示装置を提供することにある。また、その表示装置を構成モジュールの一つとして用いた各種装置及びシステムを提供することにある。本発明の他の目的は、消費電力が低い表示装置を提供することにある。また、その表示装置を構成モジュールの一つとして用いた各種装置及びシステムを提供することにある。 Another object of the present invention is to provide a delay element having a function of adjusting a delay amount and compensating for a change in characteristics due to temperature by acting on a part of the delay element. . Another object of the present invention is to provide a variable delay line and a voltage controlled oscillator that can adjust the frequency and perform temperature compensation by using the delay element. Another object of the present invention is to provide a delay element having a function of adjusting a delay amount and compensating for a change in characteristics due to temperature in delay elements having various configurations. Another object of the present invention is to provide a variable delay line and a voltage controlled oscillator that can adjust the frequency and perform temperature compensation by using the delay element. Another object of the present invention is to provide a display device in which a functional circuit portion and a display portion, in which temperature characteristics are compensated, are integrally formed. Another object of the present invention is to provide various apparatuses and systems using the display device as one of the constituent modules. Another object of the present invention is to provide a display device with low power consumption. Another object of the present invention is to provide various apparatuses and systems using the display device as one of the constituent modules.
本発明に係る遅延素子は、入力信号に一定の遅延量を加えて出力信号とする遅延発生部と、前記遅延量を制御する遅延制御部とを備えたものである。そして、前記遅延制御部は、前記遅延量を調節する第一の制御信号を出力する遅延調節回路と、温度による特性変化を補償する第二の制御信号を出力する温度補償回路とを有し、前記第一の制御信号と前記第二の制御信号とを合成して得た第三の制御信号を前記遅延発生部へ出力することにより前記遅延量を制御する、ことを特徴とする。 The delay element according to the present invention includes a delay generation unit that adds a certain delay amount to an input signal to generate an output signal, and a delay control unit that controls the delay amount. The delay control unit includes a delay adjustment circuit that outputs a first control signal that adjusts the delay amount, and a temperature compensation circuit that outputs a second control signal that compensates for a change in characteristics due to temperature. The delay amount is controlled by outputting a third control signal obtained by combining the first control signal and the second control signal to the delay generation unit.
本発明に係る可変遅延線は、本発明に係る遅延素子が複数直列に接続されて成る、ことを特徴とする。 The variable delay line according to the present invention is characterized in that a plurality of delay elements according to the present invention are connected in series.
本発明に係る電圧制御発振器は、前記複数の遅延素子のうちいずれか一つの遅延素子の出力端子が当該遅延素子よりも前段のいずれかの一つの遅延素子の入力端子に接続された閉ループを備えた本発明に係る可変遅延線から成る、ことを特徴とする。 The voltage controlled oscillator according to the present invention includes a closed loop in which an output terminal of any one of the plurality of delay elements is connected to an input terminal of any one of the delay elements preceding the delay element. The variable delay line according to the present invention is also characterized.
本発明に係る表示装置は、本発明に係る電圧制御発振器と、この電圧制御発振器を含む機能回路部と、を備えたことを特徴とする。 A display device according to the present invention includes the voltage controlled oscillator according to the present invention and a functional circuit unit including the voltage controlled oscillator.
本発明に係るシステムは、本発明に係る表示装置を構成モジュールの一つとして含む、ことを特徴とするシステム。 The system according to the present invention includes the display device according to the present invention as one of the constituent modules.
本発明によれば、遅延調節回路からの制御信号と温度補償回路からの制御信号とを合成して遅延発生部へ出力することにより、遅延制御部と遅延発生部との接続部分を簡素化できるので、温度が変化しても中心発振周波数が安定している電圧制御発振器等を、簡単な構成で提供できる。 According to the present invention, the control signal from the delay adjustment circuit and the control signal from the temperature compensation circuit are combined and output to the delay generation unit, thereby simplifying the connection portion between the delay control unit and the delay generation unit. Therefore, a voltage controlled oscillator having a stable center oscillation frequency even when the temperature changes can be provided with a simple configuration.
（第一実施形態）
図１は本発明の第一実施形態に係る遅延素子を示すブロック図であり、図１［１］は遅延素子の概要を示し、図１［２］は遅延素子の詳細を示す。以下、この図面に基づき説明する。(First embodiment)
FIG. 1 is a block diagram showing a delay element according to the first embodiment of the present invention. FIG. 1 [1] shows an outline of the delay element, and FIG. 1 [2] shows details of the delay element. Hereinafter, description will be given based on this drawing.
本実施形態の遅延素子１０は、入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。遅延制御部１２は、遅延量τｄを調節する第一の制御信号としての制御信号Ｓ１を出力する遅延調節回路１３と、温度による特性変化を補償する第二の制御信号としての制御信号Ｓ２を出力する温度補償回路１４とを有し、制御信号Ｓ１と制御信号Ｓ２とを合成して得た第三の制御信号としての制御信号Ｓ３を遅延発生部１１へ出力することにより遅延量τｄを制御する。遅延制御部１２は、遅延調節回路１３と温度補償回路１４とを直列に接続することにより、制御信号Ｓ３を得ている。なお、制御信号Ｓ０は、所望の遅延量τｄに対応し、図示しない他の回路から遅延調節回路１３へ出力される。 The
つまり、遅延を制御する遅延制御部１２は、遅延調節回路１３と温度補償回路１４とが直列に接続された構成になっている。図１［１］に示すように、遅延素子１０は、図の左側からの入力信号Ｖｉと右側の出力信号Ｖｏとの間に、一定の遅延量τｄを発生させる。図１［２］を参照すると、遅延素子１０は、遅延発生部１１に加えて、遅延調節回路１３及び温度補償回路１４とから成る遅延制御部１２を有する。遅延調節回路１３と温度補償回路１４とは互いに直列に接続される。図１［２］では、制御信号Ｓ３が遅延調節回路１３から遅延発生部１１へ出力されている。しかし、制御信号Ｓ３は、温度補償回路１４から出力するようにしてもよいし、遅延調節回路１３と温度補償回路１４との接続部から出力するようにしてもよい。 That is, the
遅延調節回路１３と温度補償回路１４とを直列に接続することにより、互いの機能を合成することが可能となる。すなわち、遅延量τｄを調節する機能と、温度特性を補償する機能とを、合成した制御信号Ｓ３を生成することができる。 By connecting the
特に、遅延調節回路１３と温度補償回路１４を構成する主要部が電圧−電流変換素子である場合、電圧で調節が可能な遅延素子１０を構成することができる。電圧−電流変換素子は、入力した電圧に応じた電流を出力する。本実施形態では、遅延調節回路１３と温度補償回路１４が直列に接続されるため、各電圧−電流変換素子の一方が他方の影響を受け合うので、各電圧−電流変換素子から出力される電流が変化する。例えば、遅延調節回路１３内の電圧−電流変換素子の印加電圧が一定の状態で、温度補償回路１４内の電圧−電流変換素子の印加電圧が変化した場合、温度補償回路１４内の電圧−電流変換素子から出力される電流が変化するとともに、直列に接続された遅延調節回路１３内の電圧−電流変換素子から出力される電流も変化する。このようにして、遅延調節回路１３と温度補償回路１４との効果を合成することが可能となる。そして、その合成された効果、ここでは、電圧−電流変換素子からの出力電流は、制御信号Ｓ３として直接又は間接的に遅延発生部１１に加えられ、遅延量τｄが調節される。 In particular, when the main part constituting the
例えば、遅延調節回路１３と温度補償回路１４との主要部を電圧−電流変換素子とし、出力される電流を電流−電圧変換し電圧バイアスとして遅延発生部１１に印加することが可能である。この構成を実現する遅延制御部１２の一例を、図２に示す。 For example, the main part of the
図２は、本実施形態における遅延制御部の第一例を示す回路図である。以下、図１及び図２に基づき説明する。 FIG. 2 is a circuit diagram showing a first example of the delay control unit in the present embodiment. Hereinafter, a description will be given based on FIG. 1 and FIG.
遅延制御部１２は、遅延調節回路１３及び温度補償回路１４を有する。本例では、電圧−電流変換素子をＮＭＯＳトランジスタで構成している。遅延調節回路１３は、電圧−電流変換素子としてＮＭＯＳトランジスタ２ｆを含む回路１３’と、カレントミラー回路１３''とを有する。温度補償回路１４は、電圧−電流変換素子としてＮＭＯＳトランジスタ２ｇを含む。これらのＮＭＯＳトランジスタ２ｆ，２ｇは、直列に接続され、ここから出力される電流は、ＰＭＯＳトランジスタ１ｆ，１ｇで構成されるカレントミラー回路１３''に入力される。このカレントミラー回路１３''では、ＮＭＯＳトランジスタ２ｆ，２ｇから生成される電流に基づく電流がＰＭＯＳトランジスタ１ｇを流れる。このとき、ＰＭＯＳトランジスタ１ｆ，１ｇのゲート電圧は、ＰＭＯＳトランジスタ１ｆとＮＭＯＳトランジスタ２ｆとの間の電圧である。この電圧は、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｆ，２ｇで決定される。すなわち、この接続により、電流−電圧変換が実行される。ＰＭＯＳトランジスタ１ｆ，１ｇのゲート電圧は、遅延発生部１１の制御用に制御信号Ｓ３として出力される。 The
また、ＰＭＯＳトランジスタ１ｇと直列に、本例の主要部以外の他の回路４０が接続されている。バイアスＢ１は、例えば制御信号Ｓ０に相当する。バイアスＢ２は、現在の温度に対応する信号であり、例えば温度補償回路１４内の図示しない温度センサから出力される。 In addition, a
本実施形態によれば、遅延発生部１１内に外部から調節可能な部位を一箇所しか持たない構成においても、遅延調節と温度補償を実現できる。一方、遅延発生部１１内に外部から調節可能な部位を複数持つ構成では、通常の遅延調節と温度補償に一箇所の調節可能部位を用いるだけで済むため、残りの調節可能な部位は遅延の微妙な調節に用いる等の別の用途での使用が可能となる。 According to the present embodiment, delay adjustment and temperature compensation can be realized even in a configuration in which the
本実施形態の遅延発生部１１としては、さまざまなものが利用可能である。以下、遅延発生部１１のいくつかの例を、図を用いて説明する。 Various devices can be used as the
図３は、本実施形態における遅延発生部の第一例を示す回路図である。以下、この図面に基づき説明する。以下、図１及び図３に基づき説明する。 FIG. 3 is a circuit diagram showing a first example of the delay generation unit in the present embodiment. Hereinafter, description will be given based on this drawing. Hereinafter, a description will be given based on FIGS. 1 and 3.
本例の遅延発生部１１ａは、カレント・スターブド・インバータ（Current-Starved Inverter）と呼ばれる回路である。遅延発生部１１ａは、入力と出力との間に接続されたＰＭＯＳトランジスタ１ａ及びＮＭＯＳトランジスタ２ａがインバータ３を構成している。このインバータ３と高圧側電源（図ではＶｄｄである。）及び低圧側電源（図ではグランドである。グランド以外の電位でも良い。）との間に、それぞれＰＭＯＳトランジスタ１ｂ及びＮＭＯＳトランジスタ２ｂが接続される。換言すると、ＰＭＯＳトランジスタ１ｂは、ＰＭＯＳトランジスタ１ａと高圧側電源との間に接続され、ＮＭＯＳトランジスタ２ｂはＮＭＯＳトランジスタ２ａと低圧側電源との間に接続される。 The
ＰＭＯＳトランジスタ１ｂのゲート電極にはバイアスＢ１１が印加され、ＮＭＯＳトランジスタ２ｂのゲート電極にはバイアスＢ１２が印加される。これらのバイアスＢ１１，Ｂ１２を調整することによって、ＰＭＯＳトランジスタ１ｂ及びＮＭＯＳトランジスタ２ｂのドレイン−ソース間抵抗が調節され、ＰＭＯＳトランジスタ１ａ及びＮＭＯＳトランジスタ２ａに流れる電流も変化する。この結果、バイアスＢ１１，Ｂ１２によって、遅延発生部１１ａの遅延量を調節することができる。すなわち、バイアスＢ１１，Ｂ１２の両方又は片方によって、ドレイン−ソース間抵抗を大きくすると、インバータ３に流れる電流が減少し、遅延発生部１１ａの遅延量τｄが増大する。逆に、ドレイン−ソース間抵抗を小さくすると、インバータ３に流れる電流が増大し、遅延発生部１１の遅延量τｄが減少する。 A bias B11 is applied to the gate electrode of the
本実施形態では、遅延調節回路１３と温度補償回路１４との直列接続によって生じる調節バイアスすなわち制御信号Ｓ３を、バイアスＢ１１又はバイアスＢ１２に入力する。これにより、遅延調節と温度補償が可能となる。なお、カレント・スターブド・インバータ単体は、ＰＭＯＳトランジスタ１ｂ又はＮＭＯＳトランジスタ２ｂのどちらか一方が存在していればよい。すなわち、３つのトランジスタで構成することも可能である。 In the present embodiment, the adjustment bias generated by the serial connection of the
図４は、本実施形態における遅延発生部の第二例を示す回路図である。以下、この図面に基づき説明する。以下、図４を中心に説明する。 FIG. 4 is a circuit diagram illustrating a second example of the delay generation unit in the present embodiment. Hereinafter, description will be given based on this drawing. Hereinafter, description will be made with reference to FIG.
本例の遅延発生部１１ｂは、カレント・スターブド・インバータに付加容量４ａを追加している。すなわち、遅延発生部１１ｂは、図３の遅延発生部１１ａの出力部分に付加容量４ａを追加した形となっている。付加容量４ａの付加によって、容量への充放電電流が増大するため、遅延量τｄは増大する。遅延発生部１１ｂによれば、図３の遅延発生部１１ａに比べて、遅延時間が長い遅延素子を構成することができる。すなわち、遅延発生部１１ｂを用いて電圧制御発振器を構成した場合、図３の遅延発生部１１ａを用いた場合に比べて、発振周波数が低い電圧制御発振器を構成することができる。また、発振周波数の基準値の制御を付加容量４ａの容量値によって制御できる。 The
図５は、本実施形態における遅延発生部の第三例を示す回路図である。図６は、図５の遅延発生部のミラー効果を示す回路図である。以下、図５及び図６を中心に説明する。 FIG. 5 is a circuit diagram illustrating a third example of the delay generation unit in the present embodiment. FIG. 6 is a circuit diagram illustrating the mirror effect of the delay generation unit of FIG. Hereinafter, description will be made with reference to FIGS. 5 and 6.
本例の遅延発生部１１ｃは、カレント・スターブド・インバータに付加容量４ｂを追加している。すなわち、遅延発生部１１ｃは、図３の遅延発生部１１ａの入力と出力と間に付加容量４ｂを追加した形となっている。遅延発生部１１ｃが図４の遅延発生部１１ｂと大きく異なる点は、付加容量４ｂがミラー容量化されている点である。 The
図６は、そのミラー効果を説明するために、付加容量４ｂをミラー容量で表記したものである。付加容量４ｂの代替のミラー容量として、入力と低圧側電源との間の入力ミラー容量４ｃが接続され、出力と低圧側電源との間の出力ミラー容量４ｄが接続される。ここで、図４の付加容量４ａの容量値をＣとし、付加容量４ｂの容量値も同じくＣとし、インバータ３のゲインをＡとする。この場合、入力ミラー容量４ｃの容量値は（１＋｜Ａ｜）・Ｃとなり、出力ミラー容量４ｄの容量値は（１＋１／｜Ａ｜）・Ｃとなり、ともに元の容量値Ｃより大きい。 FIG. 6 shows the
ゲインＡは、カレント・スターブド・インバータ内の各トランジスタの相互コンダクタンス及びドレインコンダクタンスで決定される。これらのコンダクタンスは、電圧条件によって変化する。特に、容量に充電される状態では、相互コンダクタンスが大きいことにより、ゲイン｜Ａ｜が１０程度の値となるので、入力ミラー容量４ｃが極めて大きくなる。ドレインコンダクタンスが大きくなる動作条件では、ゲイン｜Ａ｜が極めて小さくなるので、出力ミラー容量４ｄが極めて大きくなる。このように、電圧条件によって各ミラー容量の容量値が変化するが、両方の容量値を合わせると（２＋｜Ａ｜＋１／｜Ａ｜）・Ｃとなる。この容量値は、図４の付加容量４ａよりも必ず２倍以上となる。なお、入力ミラー容量４ｃは前の段の出力容量として付加されるため、ある一段に着目した場合、入力ミラー容量４ｃと出力ミラー容量４ｄとの合計容量が出力への付加容量となる。 The gain A is determined by the mutual conductance and drain conductance of each transistor in the current starved inverter. These conductances vary with voltage conditions. In particular, in a state where the capacitor is charged, the gain | A | becomes a value of about 10 due to the large mutual conductance, so that the
この結果、図４の付加容量４ａと同じ容量値を実現する場合、本例では二分の一以下の付加容量４ｂを設ければよいので、レイアウト面積を大きく縮小できる。このように、本例の遅延発生部１１ｃは、図４の遅延発生部１１ｂに比べて、レイアウト面積の点で有利である。また、本例の遅延発生部１１ｃによれば、図４の遅延発生部１１ｂと同様、図３の遅延発生部１１ａに比べて遅延時間が長い遅延素子を構成することができる。すなわち、遅延発生部１１ｃを用いて電圧制御発振器を構成した場合、図３の遅延発生部１１ａを用いた場合に比べて、発振周波数が低い電圧制御発振器を構成することができる。また、発振周波数の基準値の制御を、付加容量４ｂの容量値によって制御できる。 As a result, when the same capacitance value as that of the
図７は、本実施形態における遅延発生部の第四例を示す回路図である。以下、図７を中心に説明する。 FIG. 7 is a circuit diagram showing a fourth example of the delay generation unit in the present embodiment. Hereinafter, description will be made with reference to FIG.
本例の遅延発生部１１ｄは、トランジスタのソースとドレインを短絡したトランジスタ容量５ｂを付加容量として用いたインバータである。この構成では、ＰＭＯＳトランジスタ１ａとＮＭＯＳトランジスタ２ａとからなるインバータ３の出力に、調節用トランジスタ５ａのドレインが接続され、その調節用トランジスタ５ａのソースと低圧側電源との間にトランジスタ容量５ｂが接続されている。トランジスタ容量５ｂのゲートが調節用トランジスタ５ａのソースに接続され、トランジスタ容量５ａのソースとドレインは短絡され低圧側電源に接続される。 The
この遅延発生部１１ｄでは、調節用トランジスタ５ａのゲートに印加するバイアスＢ３０で調節用トランジスタ５ａのドレイン−ソース抵抗を調節する。これにより、調節用トランジスタ５ａのドレイン−ソース抵抗の抵抗値とトランジスタ容量５ｂの容量値とで決まる時定数が変化する。このように、バイアスＢ３０により調節用トランジスタ５ａによる付加抵抗値とトランジスタ容量５ｂによる付加容量値との積から成る時定数を調節でき、遅延素子１０全体の遅延量τｄも調節できる。なお、調節用トランジスタ５ａとトランジスタ容量５ｂとはＰＭＯＳトランジスタで形成してもよく、その場合、トランジスタ容量５ｂのドレインとソースは高圧側電源に接続される。 In the
遅延発生部１１ｄによれば、図４の遅延発生部１１ｂや図５の遅延発生部１１ｃと異なり、容量を専用の素子として構成する必要が無い。そのため、トランジスタのみを素子として考慮することによって、基本的な設計及び作製を全て行うことができる。したがって、プロセス開発及び作製が容易である。 According to the
図８は、本実施形態における遅延発生部の第五例を示す回路図である。以下、図８を中心に説明する。 FIG. 8 is a circuit diagram showing a fifth example of the delay generating unit in the present embodiment. Hereinafter, description will be made with reference to FIG.
本例の遅延発生部１１ｅは、差動入力による素子であり、例えば、差動入力対と抵抗性の負荷と電流源とから構成される。ＮＭＯＳトランジスタ２ｃ，２ｄは、互いのソースが接続され、差動入力対を構成している。ＮＭＯＳトランジスタ２ｃ，２ｄのドレインには、各々ＰＭＯＳトランジスタ１ｃ，１ｄが接続されている。これらのＰＭＯＳトランジスタ１ｃ，１ｄは、線形領域（三極管領域）で動作させることにより、抵抗性負荷として使用される。また、ＮＭＯＳトランジスタ２ｅは電流源の役割を果たす。 The
遅延発生部１１ｅの二つの入力端子にプラス入力及びマイナス入力が入力されると、二つの出力端子にプラス出力及びマイナス出力が出力される。遅延発生部１１ｅでの遅延量τｄは、抵抗性負荷として使用されるＰＭＯＳトランジスタ１ｃ，１ｄへ印加するバイアスＢ１２、又は電流源として使用されるＮＭＯＳトランジスタ２ｅへ印加するバイアスＢ１１によって調節される。なお、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを入れ替えた構成としても良く、また、差動入力対を有する構成であれば、他の構成としてもよい。 When a positive input and a negative input are input to the two input terminals of the
遅延発生部１１ｅによれば、上記第一例から第四例までの構成と異なり、差動信号を利用するため、信号の振幅が小さくなる。そのため、消費電力を小さくすることができる。また、差動信号を利用するため、グランド等の電源線と信号線との間のノイズの影響が少なくなり、ノイズによる遅延時間の変化を抑止することができる。そのため、遅延発生部１１ｅを利用した電圧制御発振器は、発振周波数の安定性が高い。 According to the
図９は、本実施形態における遅延発生部の第六例を示す回路図である。以下、図９を中心に説明する。 FIG. 9 is a circuit diagram showing a sixth example of the delay generating unit in the present embodiment. Hereinafter, description will be made with reference to FIG.
本例の遅延発生部１１ｆは、二つのトランジスタから構成される素子である。すなわち、遅延発生部１１ｆは、例えば、信号伝達線の間に挿入されるＰＭＯＳトランジスタ１ａと、信号伝達線と低圧側電源との間に挿入されるＮＭＯＳトランジスタ２ａとから成る。各々のトランジスタのゲートに印加するバイアス（バイアスＢ１１及びバイアスＢ１２）を調節することにより、遅延量τｄを制御することが可能である。 The
低圧側電源と高圧側電源との間の振幅分変化する信号を遅延発生部１１ｆに入力したとき、遅延発生部１１ｆの出力は低圧側電源と高圧側電源との間の振幅より小さくなることがある。この場合は、出力に続いて、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されるインバータ等を接続し、振幅が低圧側電源と高圧側電源との間の振幅まで回復するようにしてもよい。なお、他の構成として、信号伝達線の間に挿入されるＮＭＯＳトランジスタと信号伝達線と高圧側電源との間に挿入されるＰＭＯＳトランジスタとから構成しても良い。 When a signal that changes in amplitude between the low-voltage power supply and the high-voltage power supply is input to the
遅延発生部１１ｆによれば、上記第一例から第五例までの構成に比べて、使用する素子数が極めて少ない遅延素子を実現できる。したがって、レイアウト面積の縮小が可能であり、更には、素子数減少による作製不良の減少により低コスト化が可能である。 According to the
（第二実施形態）
図１０は本発明の第二実施形態に係る遅延素子を示すブロック図であり、図１０［１］は遅延素子の概要を示し、図１０［２］は遅延素子の詳細を示す。以下、この図面に基づき説明する。(Second embodiment)
FIG. 10 is a block diagram showing a delay element according to the second embodiment of the present invention. FIG. 10 [1] shows an outline of the delay element, and FIG. 10 [2] shows details of the delay element. Hereinafter, description will be given based on this drawing.
本実施形態の遅延素子２０は、入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部２２とを備えている。遅延制御部２２は、遅延量τｄを調節する第一の制御信号としての制御信号Ｓ１を出力する遅延調節回路１３と、温度による特性変化を補償する第二の制御信号としての制御信号Ｓ２を出力する温度補償回路１４とを有し、制御信号Ｓ１と制御信号Ｓ２とを合成して得た第三の制御信号としての制御信号Ｓ３を遅延発生部１１へ出力することにより遅延量τｄを制御する。遅延制御部２２は、遅延調節回路１３と温度補償回路１４とを合成回路２３を介して並列に接続することにより、制御信号Ｓ３を得ている。なお、制御信号Ｓ０は、所望の遅延量τｄに対応し、図示しない他の回路から遅延調節回路１３へ出力される。 The
遅延発生部１１、遅延調節回路１３及び温度補償回路１４は、第一実施形態と同様の構成である。したがって、本実施形態でも、図３乃至図９に例示した構成を、遅延発生部１１として使うことができる。 The
つまり、遅延を制御する遅延制御部２２は、遅延調節回路１３と温度補償回路１４とを並列の関係に合成回路２３に接続することによって構成される。以下に、詳しく説明する。 That is, the
本実施形態の遅延素子２０は、図１の遅延素子１０と同様の遅延発生部１１に加えて、遅延調節回路１３及び温度補償回路１４を含む遅延制御部２２と、合成回路２３とから成る。遅延調節回路１３と温度補償回路１４とは、互いに並列の関係に配置され、合成回路２３に接続される。合成回路２３から、遅延発生部１１へ遅延制御信号としての制御信号Ｓ３が出力される。 The
遅延調節回路１３と温度補償回路１４とを並列に配置し、これらを合成回路２３に接続することにより、互いの機能を合成することが可能となる。すなわち、遅延を調節する機能と、温度特性を補償する機能とを、合成した制御信号Ｓ３を生成することができる。 By arranging the
特に、遅延調節回路１３及び温度補償回路１４を構成する主要部が電圧−電流変換素子の場合、電圧で調節が可能な遅延素子２０を構成することができる。電圧−電流変換素子は、入力した電圧に応じた電流を出力する。本実施形態では、遅延調節回路１３と温度補償回路１４とが並列に合成回路２３に接続されるため、一方の電圧−電流変換素子が他方の電圧−電流変換素子の影響を受けることなく電流を出力し、これらの電流が合成回路２３で合成される。 In particular, when the main part constituting the
例えば、遅延調節回路１３内の電圧−電流変換素子への印加電圧が一定の状態で、温度補償回路１４内の電圧−電流変換素子への印加電圧が変化した場合、温度補償回路１４内の電圧−電流変換素子から出力される電流が変化するが、並列に接続された遅延調節回路１３内の電圧−電流変換素子から出力される電流は変化せず、これらの二つの電流が合成回路２３で合成される。このようにして、遅延調節回路１３及び温度補償回路１４の効果を合成することが可能となる。その合成された効果、ここでは、電圧−電流変換素子からの出力電流は、制御信号Ｓ３として直接又は間接的に遅延発生部１１に加えられ、遅延素子２０の遅延量τｄが調節される。 For example, when the voltage applied to the voltage-current conversion element in the
例えば、遅延調節回路１３及び温度補償回路１４を構成する主要部が電圧−電流変換素子を含み、合成回路２３から出力される電流を電流−電圧変換し電圧バイアスとして遅延発生部１１に印加することが可能である。そのような構成の遅延制御部２２及び合成回路２３の一例を次の図１１に示す。 For example, the main part constituting the
図１１は、本実施形態における遅延制御部及び合成回路の第一例を示す回路図である。以下、図１０及び図１１に基づき説明する。 FIG. 11 is a circuit diagram illustrating a first example of the delay control unit and the synthesis circuit in the present embodiment. Hereinafter, a description will be given based on FIGS. 10 and 11.
遅延制御部２２は、遅延調節回路１３及び温度補償回路１４を有する。合成回路２３は、合成部２３’及び抵抗２３''を有する。これらは極めて簡単な回路構成の例である。本例では、遅延調節回路１３及び温度補償回路１４がそれぞれＮＭＯＳトランジスタ２ｈ，２ｉを含んでいる。また、合成部２３’は、Ｔ字型に結線された配線で構成されている。更に、抵抗２３''は、電流―電圧変換部を構成している。 The
本例の構成によれば、遅延調節回路１３の出力電流と温度補償回路１４の出力電流とが、結線による合成部２３’で合成される。そして、合成された電流が、電流−電圧変換の役目を果たす抵抗２３''を流れることにより、抵抗２３''から出力される電圧が変化する。これにより、遅延調節回路１３及び温度補償回路１４で制御された電圧すなわち制御電圧Ｓ３を得ることが可能となる。制御電圧Ｓ３は、他の回路２４などへ出力される。 According to the configuration of this example, the output current of the
抵抗２３''の代わりに、ダイオード接続されたトランジスタやＯＰアンプ等に変更することも可能である。特に、合成された電流値が低電流の場合は、ＯＰアンプを利用することが望まれる。 Instead of the
（第三実施形態）
図１２は、本発明の第三実施形態に係る可変遅延アレイを示すブロック図である。以下、この図面に基づき説明する。(Third embodiment)
FIG. 12 is a block diagram showing a variable delay array according to the third embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の可変遅延アレイ３０は、第一実施形態の遅延素子１０が複数直列に接続されて成る。遅延素子１０の代わりに、第二実施形態の遅延素子２０（図１０）を用いてもよい。なお、可変遅延アレイは、可変遅延線とも呼ばれる。すなわち、本発明の第三実施形態は、遅延素子１０を複数直列に接続した可変遅延アレイ３０である。出力側に二つ接続されたインバータ３１は、波形の立ち上がり及び立ち下りを整形するために用いているものであり、必ずしも必要ではない。各遅延素子１０には、全て同じ制御バイアス（すなわち図１における制御信号Ｓ０）を印加しているが、個別に制御バイアスを印加しても良い。また、制御バイアスとして、図では一つのみを記載しているが、図１における遅延調節回路１３及び温度補償回路１４に別々にバイアスを加えても良い。 The
可変遅延アレイ３０は、遅延が電圧で制御される場合、電圧制御型遅延線と呼ばれることもある。制御する電圧を変えることにより、入力信号に対する出力信号の遅延量を変えることが可能である。直列に接続した複数の遅延素子１０間からも出力を取り出す場合、遅延量が異なる複数の出力を得ることができる。これらの遅延量が異なる複数の出力は、制御する電圧を変えることにより、一度に遅延量を変えることができる。例えば、ある制御電圧での遅延素子１０による遅延量がＹの場合、遅延素子１０が二つ接続された後の出力は２Ｙであり、遅延素子１０が四つ接続された後の出力は４Ｙである。制御電圧を変えることで遅延素子１０の遅延量がＹ＋ΔＹとなった場合、遅延素子１０が二つ接続された後の出力は２×（Ｙ＋ΔＹ）となり、遅延素子１０が四つ接続された後の出力は４×（Ｙ＋ΔＹ）となる。 The
（第四実施形態）
図１３は、本発明の第四実施形態に係る可変遅延アレイを示すブロック図である。以下、この図面に基づき説明する。(Fourth embodiment)
FIG. 13 is a block diagram showing a variable delay array according to the fourth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の可変遅延アレイ３２は、第一実施形態の遅延素子１０が複数直列に接続されて成る。ただし、各遅延素子１０は、各遅延素子１０間で共有化された一つの遅延制御部１２を備えている。遅延制御部１２は、各遅延素子１０に具備された各遅延発生部１１へ制御信号Ｓ３を出力することにより各遅延量を制御する。すなわち、本発明の第四実施形態は、遅延を制御可能な遅延発生部１１を複数直列に接続し、かつ、遅延制御部１２が遅延調節回路１３と温度補償回路１４とを直列に接続することによって構成された可変遅延アレイ３２である。 The
図１２の第三実施形態と同様に、出力側に二つ接続したインバータ３１は、波形の立ち上がり及び立ち下りを整形するために用いているものであり、必ずしも必要ではない。制御信号Ｓ３は、遅延調節回路１３及び温度補償回路１４を直列接続した回路から、全ての遅延発生部１１に印加される。換言すると、本実施形態は、第一実施形態における遅延発生部１１のみが複数直列に接続され、遅延調節回路１３及び温度補償回路１４は全ての遅延発生部１１に対し共通のものを利用する構成となっている。 As in the third embodiment of FIG. 12, two
（第五実施形態）
図１４は、本発明の第五実施形態に係る可変遅延アレイを示すブロック図である。以下、この図面に基づき説明する。(Fifth embodiment)
FIG. 14 is a block diagram showing a variable delay array according to the fifth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の可変遅延アレイ３３は、第二実施形態の遅延素子２０が複数直列に接続されて成る。ただし、各遅延素子２０は、各遅延素子２０間で共有化された一つの遅延制御部２２を備えている。遅延制御部２２は、各遅延素子２０に具備された各遅延発生部１１へ合成回路２３を介して制御信号Ｓ３を出力することにより各遅延量を制御する。すなわち、本発明の第五実施形態は、第四実施形態と異なり、遅延を制御する遅延制御部２２が遅延調節回路１３と温度補償回路１４とを並列に合成回路２３に接続することによって構成された可変遅延アレイ３３である。 The variable delay array 33 of this embodiment is formed by connecting a plurality of
図１２の第三実施形態と同様に、出力側に二つ接続したインバータ３１は、波形の立ち上がり及び立ち下りを整形するために用いているものであり、必ずしも必要ではない。制御信号Ｓ３は、遅延調節回路１３及び温度補償回路１４を並列に接続した合成回路２３から、全ての遅延発生部１１に印加される。換言すると、本実施形態は、第二実施形態の遅延発生部１１のみが複数直列接続され、遅延調節回路１３、温度補償回路１４及び合成回路２３は全ての遅延発生部１１に対し共通のものを利用する構成となっている。 As in the third embodiment of FIG. 12, two
（第六実施形態）
図１５は、本発明の第六実施形態に係る電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）を示すブロック図である。図１６は、本発明の第六実施形態に関連する発振器を示すブロック図である。以下、これらの図面に基づき説明する。(Sixth embodiment)
FIG. 15 is a block diagram showing a voltage controlled oscillator (VCO) according to the sixth embodiment of the present invention. FIG. 16 is a block diagram showing an oscillator related to the sixth embodiment of the present invention. Hereinafter, description will be given based on these drawings.
本実施形態の電圧制御発振器３５は、複数の遅延素子１０のうちいずれか一つの遅延素子１０の出力端子が当該遅延素子よりも前段のいずれかの一つの遅延素子の入力端子に接続された閉ループを備えた第三実施形態の可変遅延アレイ３０から成る。本実施形態では、複数の遅延素子１０のうち最終段の遅延素子１０の出力端子を初段の遅延素子１０の入力端子に接続している。第一実施形態の遅延素子１０の代わりに、第二実施形態の遅延素子２０を用いてもよい。Voltage controlled oscillator 35 of this embodiment, a closed loop output terminal of one of the
換言すると、本発明の第六実施形態は、遅延素子１０を複数直列に接続し、かつ、閉ループを構成した電圧制御発振器３５である。図１６に示すように、反転形遅延素子９５１を奇数個用いて閉ループを形成することにより発振器９５０が実現できる。この反転型遅延素子９５１の代わりに、遅延量を調節できる遅延素子１０を用いることにより、電圧制御型発振器３５を実現できる。 In other words, the sixth embodiment of the present invention is a voltage controlled oscillator 35 in which a plurality of
本実施形態では、遅延素子１０を三個直列に接続し、かつ、閉ループを構成している。制御バイアスは、外部から各々の遅延素子１０に供給されている。閉ループの構成に応じた周波数の信号を出力から取り出すことが可能である。出力信号の周波数は、制御バイアスによって変えることが可能である。 In the present embodiment, three
さて、本実施形態の閉ループ内の接続方法は、使用する遅延素子の構成、特に遅延素子内の遅延発生部の構成によって異なる。以下、幾つかの例について、図を参照して説明する。 Now, the connection method in the closed loop of the present embodiment differs depending on the configuration of the delay element to be used, particularly the configuration of the delay generator in the delay element. Hereinafter, some examples will be described with reference to the drawings.
まず、遅延発生部がインバータ等の反転素子を基本構成とする場合について説明する。すなわち、図３から図７のような遅延発生部を用いた場合である。ここでは、これらのインバータ回路を基本構成として含む遅延発生部を用いた電圧制御型遅延素子を電圧制御型反転素子と呼ぶ。図１７は、本発明の第六実施形態の第一例を示す回路図である。以下、この図面に基づき説明する。 First, a case where the delay generation unit has an inversion element such as an inverter as a basic configuration will be described. That is, this is a case where a delay generator as shown in FIGS. 3 to 7 is used. Here, a voltage-controlled delay element using a delay generator including these inverter circuits as a basic configuration is referred to as a voltage-controlled inverting element. FIG. 17 is a circuit diagram showing a first example of the sixth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本例の電圧制御発振器３５ａは、遅延素子１０として電圧制御型反転素子３６を用いて閉ループを構成している。電圧制御型反転素子３６は、遅延量を調節するためのバイアスを印加する端子を一つ備えるインバータとして表記している。電圧制御型反転素子３６による閉ループでは、電圧制御型反転素子３６（すなわち遅延発生部）を奇数個直列に接続し、その両端を接続することによって閉ループとする。奇数個接続された電圧制御型反転素子３６は、論理的な安定状態をとることができないため、回路の構成等に応じた周波数で発振する。 The voltage controlled oscillator 35 a of this example forms a closed loop using the voltage controlled inverting
次に、遅延発生部が差動入力を有する場合について説明する。すなわち、図８のような遅延発生部を用いた場合である。図１８は、本発明の第六実施形態の第二例を示す回路図である。以下、この図面に基づき説明する。 Next, a case where the delay generation unit has a differential input will be described. That is, this is a case where a delay generation unit as shown in FIG. 8 is used. FIG. 18 is a circuit diagram showing a second example of the sixth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本例の電圧制御発振器３５ｂは、遅延素子１０として差動入力型遅延素子３７を用いて閉ループを構成している。差動入力型遅延素子３７は、入力として反転（−）と非反転（＋）の二入力、出力として反転（−）と非反転（＋）の二出力を有する。また、差動入力型遅延素子３７は、遅延量を調節する遅延制御部を有する。本例では、差動入力型遅延素子３７を奇数個用いて閉ループを構成している。しかし、差動入力型遅延素子３７は反転と非反転の二つの端子を有するため、最終段の反転出力を初段の非反転入力に、最終段の非反転出力を初段の反転入力に、それぞれ接続することによって、素子数が偶数個でも発振動作を実現できる。なお、本例では、出力を取り出すために、遅延量の調節機能がない差動入力型遅延素子３７’を最終段に接続している。 The voltage controlled oscillator 35 b of this example forms a closed loop using a differential input
最後に、遅延発生部が図９のように二つのトランジスタから成る場合について説明する。この場合、図１７及び図１８と比べると構成が若干複雑となる。図１９は、本発明の第六実施形態の第三例を示す回路図である。以下、この図面に基づき説明する。 Finally, the case where the delay generating unit is composed of two transistors as shown in FIG. 9 will be described. In this case, the configuration is slightly complicated as compared with FIGS. 17 and 18. FIG. 19 is a circuit diagram showing a third example of the sixth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本例の電圧制御発振器３５ｃは、図９と同様の二つのトランジスタから成る遅延発生部１１ｆを用いて閉ループを構成している。すなわち、本例の電圧制御発振器３５ｃは、二つのトランジスタから成る遅延発生部１１ｆを有する遅延素子を、二つ用いている。これらの遅延発生部１１ｆの後段に、インバータが三つずつ接続されている。これらの三つのインバータは、低い閾値のインバータ３８一つと、通常の閾値のインバータ３９二つとから成る。 The voltage-controlled oscillator 35c of this example forms a closed loop using a
低い閾値のインバータ３８を用いることにより、信号の立ち上がりのエッジがバイアスＢ１１やバイアスＢ１２に大きく依存することを防ぐことが可能となる。この後段の二つの通常の閾値のインバータ３９は、波形整形のため及び信号の極性を合わせるために用いられている。 By using the
このような遅延発生部１１ｆ及びインバータ３８，３９の構成を一単位とする。この単位を二つ用いて、電圧制御発振器３５ｃは構成される。第一の単位の出力を第二の単位に入力し、第二の単位の出力を第一の単位に入力する。これにより、立ち上がりと立下りの両方向で遅延量を調節可能な電圧制御発振器３５ｃを構成できる。すなわち、本例では、遅延素子単体が極めて簡単な構成となる。ただし、周辺部分に閾値の異なるインバータを配置する必要がある。 Such a configuration of the
（第七実施形態）
図２０は、本発明の第七実施形態に係る電圧制御発振器を示すブロック図である。以下、この図面に基づき説明する。(Seventh embodiment)
FIG. 20 is a block diagram showing a voltage controlled oscillator according to the seventh embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の電圧制御発振器４０は、複数の遅延素子１０のうちいずれか一つの遅延素子１０の出力端子が当該遅延素子よりも前段のいずれかの一つの遅延素子の入力端子に接続された閉ループを備えた第四実施形態の可変遅延アレイ３２から成る。本実施形態では、複数の遅延素子１０のうち最終段の遅延素子１０の出力端子を初段の遅延素子１０の入力端子に接続している。The voltage controlled
ただし、各遅延素子１０は、各遅延素子１０間で共有化された一つの遅延制御部１２を備えている。遅延制御部１２は、各遅延素子１０に具備された各遅延発生部１１へ制御信号Ｓ３を出力することにより各遅延量を制御する。 However, each
換言すると、本発明の第七実施形態は、遅延発生部１１を有しかつ外部からの制御により遅延を制御できる遅延素子１０を複数直列に接続し、かつ、これらを閉ループとした電圧制御発振器４０である。そして、電圧制御発振器４０は、外部から遅延を制御する遅延制御部１２が遅延調節回路１３と温度補償回路１４とを直列に接続することによって構成され、一つの制御部分から全ての遅延素子１１に制御信号Ｓ３を伝達することを特徴とする。 In other words, the seventh embodiment of the present invention is a voltage-controlled
すなわち、複数の遅延発生部１１が直列に接続され、かつ閉ループを構成している。制御バイアスである制御信号Ｓ３は、遅延調節回路１３及び温度補償回路１４を直列接続した回路から、全ての遅延発生部１１に印加される。このように、本実施形態は、第一実施形態における遅延発生部１１のみが複数直列接続されかつ閉ループを形成し、遅延調節回路１３及び温度補償回路１４として全ての遅延発生部１１に対し共通のものを利用する構成となっている。この構成によれば、全ての遅延発生部１１に対し、遅延調節回路１３と温度補償回路１４とを直列に接続した回路が作用する。 That is, a plurality of
（第八実施形態）
図２１は、本発明の第七実施形態に係る電圧制御発振器を示すブロック図である。以下、この図面に基づき説明する。(Eighth embodiment)
FIG. 21 is a block diagram showing a voltage controlled oscillator according to the seventh embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の電圧制御発振器４１は、複数の遅延素子２０のうちいずれか一つの遅延素子２０の出力端子が当該遅延素子よりも後段のいずれかの一つの遅延素子の入力端子に接続された閉ループを備えた第五実施形態の可変遅延アレイ３３から成る。本実施形態では、複数の遅延素子２０のうち最終段の遅延素子２０の出力端子を初段の遅延素子２０の入力端子に接続している。 The voltage controlled oscillator 41 of the present embodiment is a closed loop in which the output terminal of any one of the plurality of
ただし、各遅延素子２０は、各遅延素子２０間で共有化された一つの遅延制御部２２を備えている。遅延制御部２２は、各遅延素子２０に具備された各遅延発生部１１へ合成回路２３を介して制御信号Ｓ３を出力することにより各遅延量を制御する。 However, each
換言すると、本発明の第八実施形態の電圧制御発振器４１は、第七実施形態の電圧制御発振器４０（図２０）と比べて、遅延調節回路１３と温度補償回路１４とを並列に合成回路２３に接続する点が異なる。本実施形態では、複数の遅延発生部１１が直列に接続され、かつ閉ループを形成している。制御バイアスである制御信号Ｓ３は、遅延調節回路１３及び温度補償回路１４を並列に接続した合成回路２３から、全ての遅延発生部１１に印加される。 In other words, the voltage controlled oscillator 41 according to the eighth embodiment of the present invention includes the
このように、本実施形態は、第二実施形態における遅延発生部１１のみが複数直列接続されかつ閉ループを形成し、遅延調節回路１３、温度補償回路１４及び合成回路２３として全ての遅延発生部１１に対し共通のものを利用する構成となっている。この構成によれば、全ての遅延発生部１１に対し、遅延調節回路１３と温度補償回路１４とを並列に接続した回路が作用する。 Thus, in this embodiment, only the
上記各実施形態では、遅延素子１０，２０の代わりに遅延量補間型の遅延素子も使用可能である。図２２は、各実施形態における遅延素子の他の例を示す回路図である。以下、この図面に基づき説明する。 In each of the above embodiments, a delay amount interpolation type delay element can be used instead of the
本例の遅延量補間型の遅延素子２５は、複数の第一実施形態の遅延素子１０と加算器２６とを備えている。本例では、一つの遅延素子１０から成る遅延量が少ない経路２７と、二つの遅延素子１０から成る遅延量が多い経路２８と、の二つの遅延経路を構成する。この遅延量が異なる二つの経路の信号を、例えば加算器２６で合成し互いの遅延量を補間することによって、遅延量を細かく調節することができる。遅延素子１０の遅延量は外部の制御バイアスによって調節されるため、極めて広範囲にわたって細かく遅延量を調節することができる。なお、第一実施形態の遅延素子１０の代わりに、第二実施形態の遅延素子２０（図１０）を用いてもよい。 The delay amount interpolation
（第九実施形態）
本発明の第九実施形態の電圧制御発振器は、上記各実施形態における遅延調節回路及び温度補償回路の少なくとも一方に含まれるトランジスタの一部又は全部が、マルチゲート型トランジスタによって構成される。すなわち、本実施形態では、複数のゲート電極を有するマルチゲート型トランジスタを用いる。マルチゲート型トランジスタは、回路的には複数のゲートを有する複数のトランジスタが直列に接続され、かつ、各々のゲートを接続した構造とほぼ等価となっている。マルチゲート型トランジスタを用いると、ソース・ドレイン電圧が大きくなった場合でも良好な特性を得ることができる。(Ninth embodiment)
In the voltage controlled oscillator according to the ninth embodiment of the present invention, some or all of the transistors included in at least one of the delay adjustment circuit and the temperature compensation circuit in each of the above embodiments are configured by multi-gate transistors. That is, in this embodiment, a multi-gate transistor having a plurality of gate electrodes is used. The multi-gate transistor is substantially equivalent to a structure in which a plurality of transistors each having a plurality of gates are connected in series and each gate is connected. When a multi-gate transistor is used, good characteristics can be obtained even when the source / drain voltage is increased.
図２３は、シングルゲートトランジスタにおけるゲート電圧とドレイン電流との関係の一例を示すグラフである。図２４は、マルチゲート型トランジスタとしてのダブルゲートトランジスタにおけるゲート電圧とドレイン電流との関係の一例を示すグラフである。以下、これらの図面に基づき説明する。なお、図２３及び図２４ともにＰＭＯＳトランジスタの特性であり、また各々の図でドレイン電圧も変化させている。 FIG. 23 is a graph showing an example of the relationship between gate voltage and drain current in a single gate transistor. FIG. 24 is a graph showing an example of the relationship between the gate voltage and the drain current in a double gate transistor as a multi-gate transistor. Hereinafter, description will be given based on these drawings. 23 and 24 show the characteristics of the PMOS transistor, and the drain voltage is also changed in each figure.
シングルゲートトランジスタでは、ドレイン電圧が増大するにつれ、ゲート電圧とドレイン電流とがなす曲線は大きく変形している。特にゲート電圧が−５Ｖから−１０Ｖの間では、同じゲート電圧に対するドレイン電流が一桁から二桁も変化している。また、屈曲状態も変化しているため、ドレイン電圧に対する特性の非線形性が増している。 In a single gate transistor, the curve formed by the gate voltage and the drain current is greatly deformed as the drain voltage increases. In particular, when the gate voltage is between -5V and -10V, the drain current for the same gate voltage changes by one to two digits. Moreover, since the bending state is also changing, the nonlinearity of the characteristic with respect to a drain voltage is increasing.
一方、ダブルゲートトランジスタとすることにより、この変化が収まり、同じ条件で一桁未満の範囲での変化となる。また、屈曲状態の変化も減少するため、ドレイン電圧に対する特性の非線形性が減り線形性が増す。このように、マルチゲート型トランジスタを用いることにより、ソース・ドレイン電圧が変化したときのドレイン電流の線形性がよく、電圧制御発振器自体の制御性も向上する。 On the other hand, by using a double gate transistor, this change is reduced, and the change is within a range of less than one digit under the same conditions. Further, since the change in the bent state is also reduced, the nonlinearity of the characteristic with respect to the drain voltage is reduced, and the linearity is increased. Thus, by using a multi-gate transistor, the linearity of the drain current when the source-drain voltage changes is good, and the controllability of the voltage controlled oscillator itself is improved.
また、本発明の電圧制御発振器のバイアス印加部と閉ループ回路を接続する回路の一部又は全部を、マルチゲートトランジスタとすることもできる。バイアス印加部と閉ループ回路とを接続する回路にマルチゲートトランジスタを利用することにより、当該接続する回路の線形性が向上すると、電圧制御発振器全体の線形性が向上する。特に、当該接続する回路で電圧と電流を相互に変換する回路がマルチゲートトランジスタであると、良好な特性が得られる。 In addition, a part or all of the circuit connecting the bias applying unit and the closed loop circuit of the voltage controlled oscillator of the present invention may be a multi-gate transistor. By using a multi-gate transistor in a circuit that connects the bias applying unit and the closed loop circuit, when the linearity of the connected circuit is improved, the linearity of the entire voltage controlled oscillator is improved. In particular, when the circuit that converts voltage and current between the connected circuits is a multi-gate transistor, good characteristics can be obtained.
（第十実施形態）
本発明の第十実施形態の電圧制御発振器は、上記各実施形態において遅延調節回路及び温度補償回路の少なくとも一方に含まれるトランジスタの一部又は全部が、二つのトランジスタで構成された対称性負荷と呼ばれる構成となっている。対称性負荷とは、二つのトランジスタのソース同士及びドレイン同士をそれぞれ接続して並列構成とし、一方のトランジスタをダイオード接続にした構成であり、Ｍａｎｅａｔｉｓ抵抗とも呼ばれる。(Tenth embodiment)
A voltage controlled oscillator according to a tenth embodiment of the present invention includes a symmetrical load in which at least one of the transistors included in at least one of the delay adjustment circuit and the temperature compensation circuit in each of the above embodiments includes two transistors. It has a structure called. The symmetrical load is a configuration in which the sources and drains of two transistors are connected to each other in parallel, and one of the transistors is diode-connected, and is also called a Mananetis resistor.
図２５は、二つのトランジスタで構成された対称性負荷の一例を示す回路図である。以下、この図面に基づき説明する。 FIG. 25 is a circuit diagram showing an example of a symmetric load composed of two transistors. Hereinafter, description will be given based on this drawing.
本例における対称性負荷４５では、二つのＰＭＯＳトランジスタ１ａ，１ｂのソース同士及びドレイン同士をそれぞれ接続して並列構成とし、ＰＭＯＳトランジスタ１ａをダイオード接続にした構成である。これにより、ＰＭＯＳトランジスタ１ｂ側に印加される抵抗制御バイアスを変化させると、ソース・ドレイン間の抵抗値が抵抗制御バイアスに対しほぼ線形に変化する線形性の高い特性となり、線形抵抗に近い特性が得られる。このような対称性負荷４５を用いることにより、遅延調節バイアスや温度補償バイアスに対しほぼ線形に変化する抵抗を使用することになるので、制御の精度が向上し、線形性の高い特性が得られる。 The
（第十一実施形態）
本発明の第十一実施形態の電圧制御発振器は、上記各実施形態において遅延調節回路と温度補償回路を直列に接続し、一つの制御部分から全ての遅延素子に制御信号を伝達することを特徴とする第七実施形態において、前記制御部分に含まれるトランジスタの一部又は全部が、二つのトランジスタから成る対称性負荷と呼ばれる構成となっている。(Eleventh embodiment)
The voltage controlled oscillator of the eleventh embodiment of the present invention is characterized in that in each of the above embodiments, the delay adjustment circuit and the temperature compensation circuit are connected in series, and a control signal is transmitted from one control portion to all delay elements. In the seventh embodiment, a part or all of the transistors included in the control part has a configuration called a symmetrical load composed of two transistors.
第十一実施形態では、制御部分又は合成回路に対称性負荷を用いるために、遅延素子による閉ループに伝達される信号の線形性が向上し、発振周波数の線形性が向上する。すなわち、バイアス印加部と閉ループ回路とを接続する回路の一部又は全部は、ダイオード接続されたトランジスタとトランジスタとをソースとドレインを共通にして並列接続された構成とするために、良好な特性が得られる。 In the eleventh embodiment, since a symmetrical load is used for the control part or the synthesis circuit, the linearity of the signal transmitted to the closed loop by the delay element is improved, and the linearity of the oscillation frequency is improved. That is, part or all of the circuit connecting the bias applying unit and the closed loop circuit has a configuration in which a diode-connected transistor and a transistor are connected in parallel with a common source and drain, and thus have good characteristics. can get.
（第十二実施形態）
本発明の第十二実施形態の電圧制御発振器は、遅延調節回路と温度補償回路とを並列に合成回路に接続する第八実施形態において、前記合成回路に含まれるトランジスタの一部又は全部が、二つのトランジスタから成る対称性負荷と呼ばれる構成となっている。(Twelfth embodiment)
The voltage controlled oscillator of the twelfth embodiment of the present invention is the eighth embodiment in which the delay adjustment circuit and the temperature compensation circuit are connected to the synthesis circuit in parallel, and some or all of the transistors included in the synthesis circuit are It has a configuration called a symmetric load composed of two transistors.
第十二実施形態では、制御部分又は合成回路に対称性負荷を用いるために、遅延素子による閉ループに伝達される信号の線形性が向上し、発振周波数の線形性が向上する。すなわち、バイアス印加部と閉ループ回路とを接続する回路の一部又は全部は、ダイオード接続されたトランジスタとトランジスタとをソースとドレインを共通にして並列接続された構成とするために、良好な特性が得られる。 In the twelfth embodiment, since a symmetrical load is used for the control part or the synthesis circuit, the linearity of the signal transmitted to the closed loop by the delay element is improved, and the linearity of the oscillation frequency is improved. That is, part or all of the circuit connecting the bias applying unit and the closed loop circuit has a configuration in which a diode-connected transistor and a transistor are connected in parallel with a common source and drain, and thus have good characteristics. can get.
（第十三実施形態）
本発明の第十三実施形態は、上記第六乃至第十二実施形態のいずれかの電圧制御発振器であって、アナログ信号によって制御される電圧制御発振器である。(Thirteenth embodiment)
The thirteenth embodiment of the present invention is the voltage controlled oscillator according to any one of the sixth to twelfth embodiments, which is controlled by an analog signal.
（第十四実施形態）
本発明の第十四実施形態は、上記第六乃至第十二実施形態のいずれかの電圧制御発振器であって、ディジタル信号によって制御される電圧制御発振器である。(14th embodiment)
The fourteenth embodiment of the present invention is the voltage controlled oscillator according to any one of the sixth to twelfth embodiments, which is controlled by a digital signal.
（第十五実施形態）
本発明の第十五実施形態は、上記第一乃至第十四実施形態のいずれかを用いた温度特性が補償された機能回路部と、表示部と、を一体に形成した表示装置である。温度特性が補償された機能回路部には、第一乃至第十四実施形態のいずれかによる電圧制御発振器、可変遅延線、遅延素子等が含まれる。上記以外の温度特性が補償された機能回路を含んでも良い。このような温度特性が補償された機能回路部と表示部とを一体に形成することにより、温度特性が補償された表示装置を実現することができる。すなわち、機能回路部の温度特性が補償され、また、必要に応じて、その機能回路部により、表示部の温度特性を補償することができる。(Fifteenth embodiment)
The fifteenth embodiment of the present invention is a display device in which a functional circuit unit compensated for temperature characteristics using any one of the first to fourteenth embodiments and a display unit are integrally formed. The functional circuit section with compensated temperature characteristics includes a voltage controlled oscillator, a variable delay line, a delay element, and the like according to any of the first to fourteenth embodiments. A functional circuit in which temperature characteristics other than the above are compensated may be included. By integrally forming the functional circuit unit and the display unit compensated for such temperature characteristics, a display device with compensated temperature characteristics can be realized. That is, the temperature characteristic of the functional circuit unit is compensated, and the temperature characteristic of the display unit can be compensated by the functional circuit unit as necessary.
このような表示装置は、極めて広い温度範囲において良好に動作する。温度センサは、表示部や機能回路部と一体に形成しても良いし、外部に設けても良い。特に、一体に設ける場合、温度センサと温度センサの出力から温度補償バイアスを出力する回路部自体とが、温度変化に強い特性であることが望まれる。又は、温度センサと温度センサの出力から温度補償バイアスを出力する回路内の構成素子との温度変化による特性変化が、自動的に温度補償バイアスを与えるような構成としても良い。 Such a display device operates well in a very wide temperature range. The temperature sensor may be formed integrally with the display unit or the functional circuit unit, or may be provided outside. In particular, when they are provided integrally, it is desired that the temperature sensor and the circuit unit itself that outputs the temperature compensation bias from the output of the temperature sensor have characteristics that are resistant to temperature changes. Alternatively, a configuration may be adopted in which a characteristic change due to a temperature change between the temperature sensor and a component in the circuit that outputs the temperature compensation bias from the output of the temperature sensor automatically gives the temperature compensation bias.
従来、機能回路部と表示部とが一体に形成された表示装置では、各種の機能回路部が動作不十分になったり動作不良になったりすることがあった。この原因の一つは、各種の機能回路部の温度が変化することに起因する。すなわち、各種の機能回路が表示部と一体に形成されるために、表示部に近い温度変化にさらされたり、各種の機能回路自体の電力消費による発熱により温度が変化したりするためである。 Conventionally, in a display device in which a functional circuit unit and a display unit are integrally formed, various functional circuit units sometimes have insufficient operation or malfunction. One cause of this is that the temperature of various functional circuit sections changes. That is, since various functional circuits are integrally formed with the display unit, the temperature is changed due to heat generated by the power consumption of the various functional circuits themselves.
また、表示部と近い温度変化にさらされるということは、表示部は人の目に認識されるように配置されるため、外部の環境の温度に近い温度にさらされることを意味する。外部環境温度は、表示装置が動作保証している温度であり、ときには零下の温度であり、ときには６０度以上に及ぶ。一方で、表示部にはバックライトやフロントライトのような光源を有することが多いため、その光源の発熱による温度上昇にさらされることを意味する。光源による温度上昇は、表示装置の構成によるが、数度から数十度に及ぶ。 In addition, being exposed to a temperature change close to that of the display unit means that the display unit is exposed to a temperature close to the temperature of the external environment because the display unit is disposed so as to be recognized by human eyes. The external environment temperature is a temperature at which the operation of the display device is guaranteed, sometimes a temperature below zero, and sometimes over 60 degrees. On the other hand, since the display unit often has a light source such as a backlight or a front light, it means that the display unit is exposed to a temperature rise due to heat generated by the light source. The temperature rise due to the light source varies from several degrees to several tens of degrees depending on the configuration of the display device.
このような温度変化に対する対策として、表示装置外部に設けた温度検出素子及び温度補償回路を用いた場合、検出される温度が機能回路部の温度と異なり、十分な温度補償が困難となっていた。本発明の第十五実施形態は、このような機能回路部と表示部とが一体に形成された表示装置の問題点を解決できる。 As a countermeasure against such a temperature change, when a temperature detection element and a temperature compensation circuit provided outside the display device are used, the detected temperature is different from the temperature of the functional circuit unit, and it is difficult to sufficiently compensate the temperature. . The fifteenth embodiment of the present invention can solve the problems of such a display device in which the functional circuit section and the display section are integrally formed.
本発明の第十六実施形態は、第十五実施形態の表示装置を構成モジュールの一つとして用いた各種装置及びシステムである。第十五実施形態の表示装置を用いることにより、各種装置及びシステムは温度変化があっても良好に動作する。そのため、苛酷な外部環境や、装置自体の温度上昇等でも、表示が乱れない装置・システムが実現できる。このようなシステムは、通常の動作で外部クロックを必要としない。外部クロックは、通常、外部に設けた水晶発振器から供給される。水晶発振器等の外部クロック素子を用いると、コスト増となるだけでなく、通常、外部クロック素子は、装置の内部回路の周波数より高い周波数で動作しており、クロック周波数を低減する回路を必要とする。このような回路の付加は、構造を複雑とすると共に、高周波数で動作する回路であるため消費電力の増大を招く。本実施形態では、外部クロックを必要としないため、コストが低減できると共に、消費電力を低減できる。更に、システムの校正時にのみ外部クロックを接続することにより、内部の発振周波数を外部クロックにより補正することが可能であり、長期にわたり安定したシステムを実現できる。このようなシステム校正時にのみ、外部クロックを利用する構成でも、通常の動作時は、従来に比べて、低消費電力を実現できる。 The sixteenth embodiment of the present invention is various devices and systems that use the display device of the fifteenth embodiment as one of the constituent modules. By using the display device of the fifteenth embodiment, various devices and systems operate well even when there is a temperature change. Therefore, it is possible to realize a device / system that does not disturb the display even in a harsh external environment or a temperature rise of the device itself. Such a system does not require an external clock in normal operation. The external clock is normally supplied from an external crystal oscillator. The use of an external clock element such as a crystal oscillator not only increases costs, but usually the external clock element operates at a frequency higher than the frequency of the internal circuit of the device, and requires a circuit that reduces the clock frequency. To do. The addition of such a circuit complicates the structure and causes an increase in power consumption because the circuit operates at a high frequency. In this embodiment, since an external clock is not required, cost can be reduced and power consumption can be reduced. Further, by connecting an external clock only during system calibration, the internal oscillation frequency can be corrected by the external clock, and a stable system can be realized over a long period of time. Even in such a system calibration, even in a configuration using an external clock, low power consumption can be realized in a normal operation compared to the conventional case.
以下、本発明の具体的な実施例を図面を参照して説明する。 Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
（実施例１）
図２６は、本発明の実施例１に係る電圧制御発振器を示す回路図である。図２７乃至図３０は、実施例１における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。Example 1
FIG. 26 is a circuit diagram illustrating the voltage controlled oscillator according to the first embodiment of the invention. FIGS. 27 to 30 are graphs showing the relationship between the control bias and the oscillation frequency in the first embodiment. Hereinafter, description will be given based on these drawings.
本実施例は、本発明の第一実施形態（図１〜図９）、第６実施形態（図１５）、第９実施形態（図２４）等をより具体的に実施する例である。本実施例では、反転型遅延素子としてのカレント・スターブド・インバータすなわち図３の遅延発生部１１ａを利用している。そして、遅延発生部１１ａは、奇数個例えば３１個により閉ループを形成している。図２と同様にＰＭＯＳトランジスタ１ｆ，１ｇはカレントミラー回路を構成している。また、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｊは、電流を電圧に変換する。周波数を調整する制御バイアスとしてのバイアスＢ１は、ＮＭＯＳトランジスタ２ｆに印加される。温度特性を補償するバイアスＢ２は、ＮＭＯＳトランジスタ２ｇに印加される。この構成により、カレント・スターブド・インバータに印加する制御電圧を制御することによって発振周波数を変更できる電圧制御発振器を実現できる。 This example is an example in which the first embodiment (FIGS. 1 to 9), the sixth embodiment (FIG. 15), the ninth embodiment (FIG. 24), and the like of the present invention are implemented more specifically. In this embodiment, a current starved inverter as an inverting delay element, that is, the
本実施例の制御バイアス（バイアスＢ１）と発振周波数との関係を、図２７に示す。図２７によると、制御バイアスが１Ｖから３．５Ｖの間では制御バイアスの変化に対し、発振周波数が１．５ＭＨｚから７．５ＭＨｚの範囲で大きく変化している。制御バイアスが１Ｖ未満では発振が得られず、一方、制御バイアスが３．５Ｖ以上では制御バイアスを変えても発振周波数はほとんど変化しない。 FIG. 27 shows the relationship between the control bias (bias B1) of this embodiment and the oscillation frequency. According to FIG. 27, when the control bias is between 1V and 3.5V, the oscillation frequency changes greatly in the range of 1.5 MHz to 7.5 MHz with respect to the change of the control bias. When the control bias is less than 1V, oscillation cannot be obtained. On the other hand, when the control bias is 3.5V or more, the oscillation frequency hardly changes even if the control bias is changed.
図２７は室温（２７℃）での結果である。次に温度に対する特性の変化を検討した。本実施例で、温度特性を補償するバイアス（バイアスＢ２）を固定したまま、温度を０℃から８０℃まで２０℃刻みで変化させたときの制御バイアス（バイアスＢ１）と発振周波数との関係を、図２８に示す。図２８から分かるように、温度が変わると発振周波数が大きく変化する。また、制御バイアスが小さい条件では、温度が低温側に変化すると発振が得られなくなる場合がある。このように、温度補償が行われない条件では、温度変化が大きくなると発振周波数が大きく変化し、安定した使用が困難である。 FIG. 27 shows the results at room temperature (27 ° C.). Next, changes in characteristics with respect to temperature were examined. In this embodiment, the relationship between the control bias (bias B1) and the oscillation frequency when the temperature is changed in increments of 20 ° C. from 0 ° C. to 80 ° C. with the bias (bias B2) for compensating the temperature characteristic fixed. As shown in FIG. As can be seen from FIG. 28, the oscillation frequency changes greatly when the temperature changes. On the other hand, if the control bias is small, oscillation may not be obtained when the temperature changes to the low temperature side. As described above, under conditions where temperature compensation is not performed, the oscillation frequency changes greatly when the temperature change increases, and stable use is difficult.
このような温度変化に対応するために、本発明では、温度補償バイアスを印加する。図２８と同様に温度を０℃から８０℃まで２０℃刻みで変化させたときに、温度特性を補償するバイアス（バイアスＢ２）を使用して温度特性を補償した場合の制御バイアス（バイアスＢ１）と発振周波数との関係を、図２９に示す。図２９では、制御バイアスが２Ｖのときの発振周波数が、温度が変わってもほぼ一定となるような温度補償バイアスを印加している。この結果、温度が変わったときの発振周波数のばらつきが図２８に比べて格段に小さくなっている。 In order to cope with such a temperature change, a temperature compensation bias is applied in the present invention. As in FIG. 28, when the temperature is changed from 0 ° C. to 80 ° C. in increments of 20 ° C., the control bias (bias B 1) when the temperature characteristics are compensated using the bias (bias B 2) for compensating the temperature characteristics FIG. 29 shows the relationship between and the oscillation frequency. In FIG. 29, a temperature compensation bias is applied such that the oscillation frequency when the control bias is 2 V is substantially constant even when the temperature changes. As a result, the variation in oscillation frequency when the temperature changes is much smaller than that in FIG.
特に、制御バイアスを２Ｖに固定し、温度補償バイアスを用いたときと用いないときのとの温度と周波数との関係を図３０に示す。図３０から分かるように、温度補償バイアスがない場合には、２０℃から８０℃の変化で発振周波数が２倍近く変化しており、０℃では発振が得られていない。一方、温度補償バイアスが印加されると、温度が変化しても発振周波数は６ＭＨｚ近辺で安定している。 In particular, FIG. 30 shows the relationship between the temperature and frequency when the control bias is fixed at 2 V and the temperature compensation bias is used and when it is not used. As can be seen from FIG. 30, when there is no temperature compensation bias, the oscillation frequency changes almost twice as a result of a change from 20 ° C. to 80 ° C., and no oscillation is obtained at 0 ° C. On the other hand, when a temperature compensation bias is applied, the oscillation frequency is stable around 6 MHz even if the temperature changes.
（比較例１）
図３１は、比較例１に係る電圧制御発振器を示す回路図である。図３２及び図３３は、比較例１における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。(Comparative Example 1)
FIG. 31 is a circuit diagram showing a voltage controlled oscillator according to the first comparative example. 32 and 33 are graphs showing the relationship between the control bias and the oscillation frequency in Comparative Example 1. FIG. Hereinafter, description will be given based on these drawings.
本比較例の構成は、実施例１におけるＮＭＯＳトランジスタ２ｇ（図２６）が抵抗４６に置き換わっている点を除き、実施例１と同じである。本比較例でも、反転型遅延素子としてのカレント・スターブド・インバータすなわち図３の遅延発生部１１ａを利用している。そして、遅延発生部１１ａは、奇数個例えば３１個により閉ループを形成している。図２と同様にＰＭＯＳトランジスタ１ｆ，１ｇはカレントミラー回路を構成している。また、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｊは、電流を電圧に変換する。周波数を調整する制御バイアスとしてのバイアスＢ１は、ＮＭＯＳトランジスタ２ｆに印加される。また、実施例１と異なり、温度特性を補償するバイアスＢ２（図２６）は使用されていない。この構成により、カレント・スターブド・インバータに印加する制御電圧を制御することによって発振周波数を変更できる電圧制御発振器を実現できる。 The configuration of this comparative example is the same as that of Example 1 except that the
本比較例における制御バイアスと発振周波数との関係を、図３２に示す。図３２によると、制御バイアスが１．５Ｖから４Ｖの間では、制御バイアスの変化に対し発振周波数がほぼ線形に変化している。この図は、室温（２７℃）での結果である。 The relationship between the control bias and the oscillation frequency in this comparative example is shown in FIG. According to FIG. 32, when the control bias is between 1.5V and 4V, the oscillation frequency changes substantially linearly with respect to the change of the control bias. This figure is the result at room temperature (27 ° C.).
次に本比較例で、温度を０℃から８０℃まで２０℃刻みで変化させたときの、制御バイアスと発振周波数との関係を、図３３に示す。温度が変化すると、発振周波数が大きく変化する。特に、低温では発振が得られないことが多くなる。 Next, FIG. 33 shows the relationship between the control bias and the oscillation frequency when the temperature is changed from 0 ° C. to 80 ° C. in increments of 20 ° C. in this comparative example. When the temperature changes, the oscillation frequency changes greatly. In particular, oscillation often cannot be obtained at low temperatures.
本比較例では、実施例１と異なり、温度補償バイアスを印加することができないため、温度が変化したときの発振周波数の変化を抑制することができない。図３１に示した以外の外部回路から何らかの温度補償手段を講じることも考えられるが、その場合、実施例１に比べて回路が複雑となり、回路規模が大きくなってしまう。例えば、特許文献１のような構成と実施例１とでは、回路の複雑性が大きく異なる。 In the present comparative example, unlike the first embodiment, since the temperature compensation bias cannot be applied, the change in the oscillation frequency when the temperature changes cannot be suppressed. Although it is conceivable to take some temperature compensation means from an external circuit other than that shown in FIG. 31, in that case, the circuit becomes more complex than the first embodiment, and the circuit scale becomes large. For example, the configuration of
（実施例２）
図３４は、本発明の実施例２に係る電圧制御発振器を示す回路図である。図３５乃至図３７は、実施例２における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。(Example 2)
FIG. 34 is a circuit diagram illustrating a voltage controlled oscillator according to the second embodiment of the present invention. 35 to 37 are graphs showing the relationship between the control bias and the oscillation frequency in the second embodiment. Hereinafter, description will be given based on these drawings.
本実施例の構成は、実施例１におけるＮＭＯＳトランジスタ２ｆ，２ｇ（図２６）がダブルゲートトランジスタであるＮＭＯＳトランジスタ２ｌ，２ｍに置き換わっている点を除き、実施例１と同じである。本実施例でも、反転型遅延素子としてのカレント・スターブド・インバータすなわち図３の遅延発生部１１ａを利用している。そして、遅延発生部１１ａは、奇数個例えば３１個により閉ループを形成している。図２と同様にＰＭＯＳトランジスタ１ｆ，１ｇはカレントミラー回路を構成している。また、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｊは、電流を電圧に変換する。周波数を調整する制御バイアスとしてのバイアスＢ１は、ＮＭＯＳトランジスタ２ｌに印加される。温度特性を補償するバイアスＢ２は、ＮＭＯＳトランジスタ２ｍに印加される。この構成により、カレント・スターブド・インバータに印加する制御電圧を制御することによって発振周波数を変更できる電圧制御発振器を実現できる。 The configuration of the present embodiment is the same as that of the first embodiment except that the
本実施例の制御バイアスと発振周波数との関係を、図３５に示す。図３５によると、制御バイアスが１．５Ｖから４Ｖの間では制御バイアスの変化に対し、発振周波数が１ＭＨｚ強から７ＭＨｚ弱の範囲で大きく変化している。制御バイアスが１．５Ｖ未満では発振が得られず、一方、制御バイアスが４Ｖ以上では制御バイアスを変えても発振周波数はほとんど変化しない。 The relationship between the control bias and the oscillation frequency in this embodiment is shown in FIG. According to FIG. 35, when the control bias is between 1.5 V and 4 V, the oscillation frequency changes greatly in the range from slightly higher than 1 MHz to slightly lower than 7 MHz with respect to the change in control bias. When the control bias is less than 1.5V, oscillation cannot be obtained. On the other hand, when the control bias is 4V or more, the oscillation frequency hardly changes even if the control bias is changed.
図３５は室温（２７℃）での結果である。次に温度に対する特性の変化を検討した。本実施例で、温度特性を補償するバイアス（バイアスＢ２）を固定したまま、温度を０℃から８０℃まで２０℃刻みで変化させたときの制御バイアスと発振周波数との関係を、図３６に示す。図３６から分かるように、温度が変わると発振周波数が大きく変化する。また、制御バイアスが小さい条件では、温度が低温側に変化すると発振が得られなくなる場合がある。このように、温度補償が行われない条件では、温度変化が大きくなると発振周波数が大きく変化し、安定した使用が困難である。 FIG. 35 shows the results at room temperature (27 ° C.). Next, changes in characteristics with respect to temperature were examined. FIG. 36 shows the relationship between the control bias and the oscillation frequency when the temperature is changed in increments of 20 ° C. from 0 ° C. to 80 ° C. with the bias (bias B2) for compensating the temperature characteristic fixed in this embodiment. Show. As can be seen from FIG. 36, the oscillation frequency changes greatly when the temperature changes. On the other hand, if the control bias is small, oscillation may not be obtained when the temperature changes to the low temperature side. As described above, under conditions where temperature compensation is not performed, the oscillation frequency changes greatly when the temperature change increases, and stable use is difficult.
ただし、実施例１の図２８に比べると、図３６では温度依存性が緩和している。これは、マルチゲート型トランジスタであるダブルゲートトランジスタをバイアス印加部に使用したためである。すなわち、マルチゲート型トランジスタによるドレイン電流の線形性の向上が、温度依存による電流変化に対しても良好な結果を示す。 However, compared with FIG. 28 of Example 1, the temperature dependence is relaxed in FIG. This is because a double gate transistor which is a multi-gate transistor is used for the bias application unit. That is, the improvement of the linearity of the drain current by the multi-gate transistor shows a good result even with respect to the temperature-dependent current change.
さて、温度変化に対応するために、本発明では、温度補償バイアスを印加する。図３６と同様に温度を０℃から８０℃まで２０℃刻みで変化させたときに、温度特性を補償するバイアス（バイアスＢ２）を使用して温度特性を補償した場合における制御バイアスと発振周波数との関係を、図３７に示す。図３７では、制御バイアスが３．３Ｖのときの発振周波数が、温度が変わってもほぼ一定となるような温度補償バイアスを印加している。この結果、温度が変わったときの発振周波数のばらつきが、図３６に比べて格段に小さくなっている。 In the present invention, a temperature compensation bias is applied in order to cope with a temperature change. As in FIG. 36, when the temperature is changed from 0 ° C. to 80 ° C. in increments of 20 ° C., the control bias and oscillation frequency when the temperature characteristic is compensated using the bias (bias B2) for compensating the temperature characteristic The relationship is shown in FIG. In FIG. 37, a temperature compensation bias is applied such that the oscillation frequency when the control bias is 3.3 V is substantially constant even when the temperature changes. As a result, the variation in oscillation frequency when the temperature changes is much smaller than that in FIG.
また、温度補償を施した実施例１の図２９と温度補償を施した本実施例の図３７とを比較した場合、制御バイアスが所定の値と違う値をとった場合の２０度と８０度での発振周波数の変化は本実施例の方が小さいことがわかる。すなわち、制御バイアスが所定の値より高い場合、実施例１では２０度と８０度の発振周波数が２割程度異なるのに対し、本実施例では１割程度しか異ならない。この点も、マルチゲート型トランジスタを用いたことによる効果である。発振周波数の変化が少ないため、所望の周波数に安定させる作業が容易であり、本実施例は実施例１に比べて周波数安定性が良くなる。 Further, comparing FIG. 29 of the first embodiment with temperature compensation and FIG. 37 of the present embodiment with temperature compensation, 20 degrees and 80 degrees when the control bias takes a value different from a predetermined value. It can be seen that the change in the oscillation frequency at is smaller in this embodiment. That is, when the control bias is higher than a predetermined value, the oscillation frequencies of 20 degrees and 80 degrees differ from each other by about 20% in the first embodiment, but only about 10% in the present embodiment. This is also an effect of using a multi-gate transistor. Since the change in the oscillation frequency is small, it is easy to stabilize the oscillation frequency to a desired frequency, and this embodiment has better frequency stability than the first embodiment.
（実施例３）
図３８は、本発明の実施例３に係る電圧制御発振器を示す回路図である。図３９乃至図４１は、実施例３における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。(Example 3)
FIG. 38 is a circuit diagram illustrating a voltage controlled oscillator according to the third embodiment of the present invention. 39 to 41 are graphs showing the relationship between the control bias and the oscillation frequency in the third embodiment. Hereinafter, description will be given based on these drawings.
本実施例の構成は、実施例１におけるＮＭＯＳトランジスタ２ｆ（図２６）がＮＭＯＳトランジスタ２ｆ，２ｆ’から成る対称性負荷に置き換わっている点、及びＮＭＯＳトランジスタ２ｇ（図２６）がＮＭＯＳトランジスタ２ｇ，２ｇ’から成る対称性負荷に置き換わっている点を除き、実施例１と同じである。本実施例でも、反転型遅延素子としてのカレント・スターブド・インバータすなわち図３の遅延発生部１１ａを利用している。そして、遅延発生部１１ａは、奇数個例えば３１個により閉ループを形成している。図２と同様にＰＭＯＳトランジスタ１ｆ，１ｇはカレントミラー回路を構成している。また、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｊは、電流を電圧に変換する。周波数を調整する制御バイアスとしてのバイアスＢ１は、ＮＭＯＳトランジスタ２ｆに印加される。温度特性を補償するバイアスＢ２は、ＮＭＯＳトランジスタ２ｇに印加される。この構成により、カレント・スターブド・インバータに印加する制御電圧を制御することによって発振周波数を変更できる電圧制御発振器を実現できる。 The configuration of this embodiment is that the
本実施例では、ＮＭＯＳトランジスタ２ｆ’，２ｇ’がダイオード接続の形で付加され、ＮＭＯＳトランジスタ２ｆ，２ｇとともに対称性負荷を構成している。ＮＭＯＳトランジスタ２ｆ’，２ｇ’を付加する理由は、印加バイアスに対してほぼ線形に電流が変化する特性を得るためである。 In this embodiment,
本実施例における制御バイアスと発振周波数との関係を、図３９に示す。図３９によると、制御バイアスが１．５Ｖから４Ｖの間では、制御バイアスの変化に対し、発振周波数が線形に近い形で変化している。制御バイアスが１．５Ｖ未満又は４Ｖ以上では、制御バイアスを変えても発振周波数はほとんど変化しない。実施例１や実施例２と比べると、制御バイアスが小さい場合も発振が得られている点が大きく異なる。 FIG. 39 shows the relationship between the control bias and the oscillation frequency in this example. According to FIG. 39, when the control bias is between 1.5V and 4V, the oscillation frequency changes in a form close to linear with respect to the change in the control bias. When the control bias is less than 1.5V or 4V or more, the oscillation frequency hardly changes even if the control bias is changed. Compared to the first and second embodiments, the point that oscillation is obtained even when the control bias is small is greatly different.
本実施例では、実施例１等と比べて大きく異なる次のような特筆すべき点がある。第一の特筆すべき点は、制御バイアスの値に関わらず発振信号が得られる点である。すなわち、制御バイアスが小さくなっても発振が得られるため、制御バイアスの値に関わらず発振信号を得られ安定した動作が可能である。実施例１や比較例１、実施例２の方法では、制御バイアスがある値より小さくなると、発振信号が得られない。このため、なんらかの理由で制御バイアスが所望の値からずれたときに、電圧制御発振器としての機能を失ってしまう。一方、本実施例では、制御バイアスが所望の値からずれた場合でも、発振信号が得られるため電圧制御発振器としての機能を果たす。 In the present embodiment, there are the following special points that are greatly different from those in the first embodiment. The first notable point is that an oscillation signal can be obtained regardless of the value of the control bias. That is, since oscillation can be obtained even when the control bias is reduced, an oscillation signal can be obtained regardless of the value of the control bias, and stable operation is possible. In the methods of Example 1, Comparative Example 1, and Example 2, if the control bias is smaller than a certain value, an oscillation signal cannot be obtained. For this reason, when the control bias deviates from a desired value for some reason, the function as a voltage controlled oscillator is lost. On the other hand, in this embodiment, an oscillation signal can be obtained even when the control bias deviates from a desired value, and thus the function as a voltage controlled oscillator is achieved.
第二の特筆すべき点は、制御バイアスの変化に対し発振周波数の変化が線形に近い点である。すなわち、制御バイアスが１．５Ｖから４Ｖの間では、発振周波数がほぼ線形に変化するため、発振周波数の外部バイアスでの制御が非常に容易である、すなわち線形に制御することが可能である。制御バイアスに対し発振周波数が複雑な変化をする場合、制御バイアスと発振周波数の関係を参照テーブル（ルックアップテーブル、ＬＵＴ）等の手段で別に保持しておく必要がある。一方、本実施例のように線形に近い形で変化する場合、線形の係数が把握できていればＬＵＴ等は必要ない。 The second notable point is that the change in oscillation frequency is nearly linear with respect to the change in control bias. That is, when the control bias is between 1.5V and 4V, the oscillation frequency changes almost linearly, and therefore, the control of the oscillation frequency with the external bias is very easy, that is, it can be controlled linearly. When the oscillation frequency changes complicatedly with respect to the control bias, it is necessary to separately hold the relationship between the control bias and the oscillation frequency by means such as a reference table (lookup table, LUT). On the other hand, when changing in a form close to linear as in this embodiment, an LUT or the like is not necessary if the linear coefficient can be grasped.
第三の特筆すべき点は、制御バイアスの変化に対する発振周波数の変化のゲインが小さい点である。すなわち、制御バイアスによる発振周波数の変化が、中心周波数（例えば６．１ＭＨｚ）に対し、プラスマイナス２０％弱となっている。このため、発振周波数を大きく変更しないで調節する目的で使用する場合、非常に有用である。実際、電圧制御発振器の用途として、発振周波数を１０倍変化させる用途よりも、数倍以下、例えば数十パーセントから数パーセントの範囲で変化させる用途の方が多い。 The third special point is that the gain of the change in the oscillation frequency with respect to the change in the control bias is small. That is, the change in the oscillation frequency due to the control bias is a little less than plus or minus 20% with respect to the center frequency (for example, 6.1 MHz). For this reason, it is very useful when used for the purpose of adjusting the oscillation frequency without greatly changing. Actually, as the application of the voltage controlled oscillator, there are more applications where the oscillation frequency is changed several times or less, for example, within the range of several tens to several percent, than the application where the oscillation frequency is changed ten times.
図３９は室温（２７℃）での結果である。次に温度に対する特性の変化を検討した。本実施例で、温度特性を補償するバイアス（バイアスＢ２）を固定したまま、温度を０℃から８０℃まで２０℃刻みで変化させたときの制御バイアスと発振周波数との関係を、図４０に示す。図４０から分かるように、温度が変わると発振周波数が２．５ＭＨｚから９．５ＭＨｚの間で大きく変化する。ただし、実施例１と異なり、制御バイアスが小さい条件でも発振が得られなくなることはない（すなわち、温度が変化しても、前記の特筆すべき点の第一点が保持される）。このように、温度補償が行われない条件では、温度変化が大きくなると、発振周波数が大きく変化し、安定した使用が困難である。 FIG. 39 shows the results at room temperature (27 ° C.). Next, changes in characteristics with respect to temperature were examined. FIG. 40 shows the relationship between the control bias and the oscillation frequency when the temperature is changed from 0 ° C. to 80 ° C. in increments of 20 ° C. while the bias (bias B2) for compensating the temperature characteristic is fixed in this embodiment. Show. As can be seen from FIG. 40, when the temperature changes, the oscillation frequency changes greatly between 2.5 MHz and 9.5 MHz. However, unlike the first embodiment, oscillation is not obtained even under a condition where the control bias is small (that is, even if the temperature changes, the above-mentioned first point to be noted is maintained). As described above, under conditions where temperature compensation is not performed, if the temperature change becomes large, the oscillation frequency changes greatly, and stable use is difficult.
このような温度変化に対応するために、本発明では、温度特性を補償するバイアスを印加する。図４０と同様に温度を０℃から８０℃まで２０℃刻みで変化させたときに、温度特性を補償するバイアス（バイアスＢ２）を使用して温度特性を補償した場合の、制御バイアスと発振周波数との関係を図４１に示す。図４１では、制御バイアスを３Ｖにしたときの発振周波数が温度が変わってもほぼ一定となるような温度補償バイアスを印加している。この結果、温度が変わったときの発振周波数のばらつきが、図４０に比べて格段に小さくなっている。特に、実施例１の図２９と本実施例の図４１とを比べると、図４１では、各温度での制御バイアスに対する発振周波数の傾向でバラツキが少なくなっている。０℃で制御バイアスが小さい領域を除くと、全ての発振周波数は、４．５ＭＨｚ〜７．５ＭＨｚの間にほぼ収まっている。すなわち、本実施例では、温度の変化をほとんど意識することなく利用可能な電圧制御発振器が実現されている。 In order to cope with such a temperature change, in the present invention, a bias for compensating the temperature characteristic is applied. As in FIG. 40, when the temperature is changed from 0 ° C. to 80 ° C. in steps of 20 ° C., the control bias and oscillation frequency when the temperature characteristic is compensated using the bias (bias B2) for compensating the temperature characteristic FIG. 41 shows the relationship between. In FIG. 41, a temperature compensation bias is applied such that the oscillation frequency when the control bias is 3 V is substantially constant even if the temperature changes. As a result, the variation in the oscillation frequency when the temperature changes is much smaller than that in FIG. In particular, when FIG. 29 of the first embodiment is compared with FIG. 41 of the present embodiment, in FIG. 41, there is less variation due to the tendency of the oscillation frequency with respect to the control bias at each temperature. Except for the region where the control bias is small at 0 ° C., all the oscillation frequencies are substantially within the range of 4.5 MHz to 7.5 MHz. That is, in this embodiment, a voltage-controlled oscillator that can be used with little awareness of temperature changes is realized.
（実施例４）
図４２は、本発明の実施例４に係る電圧制御発振器を示す回路図である。図４３乃至図４６は、実施例４における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。Example 4
FIG. 42 is a circuit diagram illustrating a voltage controlled oscillator according to the fourth embodiment of the present invention. 43 to 46 are graphs showing the relationship between the control bias and the oscillation frequency in the fourth embodiment. Hereinafter, description will be given based on these drawings.
本実施例の構成は、実施例１におけるＮＭＯＳトランジスタ２ｆ（図２６）がＮＭＯＳトランジスタ２ｆ，２ｆ’から成る対称性負荷に置き換わっている点、ＮＭＯＳトランジスタ２ｇ（図２６）がＮＭＯＳトランジスタ２ｇ，２ｇ’から成る対称性負荷に置き換わっている点、及びＰＭＯＳトランジスタ１ｇ（図２６）がＰＭＯＳトランジスタ１ｇ，１ｇ’から成る対称性負荷に置き換わっている点を除き、実施例１と同じである。本実施例でも、反転型遅延素子としてのカレント・スターブド・インバータすなわち図３の遅延発生部１１ａを利用している。そして、遅延発生部１１ａは、奇数個例えば３１個により閉ループを形成している。図２と同様にＰＭＯＳトランジスタ１ｆ，１ｇはカレントミラー回路を構成している。また、ＰＭＯＳトランジスタ１ｆ及びＮＭＯＳトランジスタ２ｊは、電流を電圧に変換する。周波数を調整する制御バイアスとしてのバイアスＢ１は、ＮＭＯＳトランジスタ２ｆに印加される。温度特性を補償するバイアスＢ２は、ＮＭＯＳトランジスタ２ｇに印加される。この構成により、カレント・スターブド・インバータに印加する制御電圧を制御することによって発振周波数を変更できる電圧制御発振器を実現できる。 The configuration of this embodiment is that the
本実施例では、ＮＭＯＳトランジスタ２ｆ’，２ｇ’がダイオード接続の形で付加され、ＮＭＯＳトランジスタ２ｆ，２ｇとともに対称性負荷を構成し、ＰＭＯＳトランジスタ１ｇ’がダイオード接続の形で付加され、ＰＭＯＳトランジスタ１ｇとともに対称性負荷を構成している。ＮＭＯＳトランジスタ２ｆ’，２ｇ’及びＰＭＯＳトランジスタ１ｇ’を付加する理由は、印加バイアスに対してほぼ線形に電流が変化する特性を得るためである。特に、ＰＭＯＳトランジスタ１ｇ’を付加すると、閉ループとバイアス印加部（ＮＭＯＳトランジスタ２ｆ，２ｇ）との間の接続部分も線形性が改善される。 In this embodiment,
本実施例における制御バイアスと発振周波数との関係を、図４３に示す。図４３によると、制御バイアスが２Ｖから４Ｖの間では、制御バイアスの変化に対し、発振周波数が５．４ＭＨｚから６．８ＭＨｚの範囲でほぼ線形に変化している。制御バイアスが２Ｖ以下又は４Ｖ以上では、制御バイアスを変えても発振周波数はほとんど変化しない。実施例１や比較例１と異なり、制御バイアスが小さくなっても、発振が得られている。 FIG. 43 shows the relationship between the control bias and the oscillation frequency in this example. According to FIG. 43, when the control bias is between 2V and 4V, the oscillation frequency changes substantially linearly in the range of 5.4 MHz to 6.8 MHz with respect to the change of the control bias. When the control bias is 2 V or less or 4 V or more, the oscillation frequency hardly changes even if the control bias is changed. Unlike Example 1 and Comparative Example 1, oscillation is obtained even when the control bias is reduced.
本実施例では、実施例３と同様、実施例１等と比べて大きく異なる次のような特筆すべき点がある。第一の特筆すべき点は、制御バイアスの値に関わらず発振信号が得られる点である。 In the present embodiment, like the third embodiment, there are the following special points that are greatly different from those in the first embodiment. The first notable point is that an oscillation signal can be obtained regardless of the value of the control bias.
第二の特筆すべき点は、制御バイアスの変化に対し発振周波数の変化がほぼ線形である点である。すなわち、制御バイアスが２Ｖから４Ｖの間では、発振周波数がほぼ線形に変化するため、発振周波数の外部バイアスでの制御が非常に容易である、すなわち線形に制御することが可能である。特に、図４３から分かるように、実施例３と比べても線形性が向上している。 The second notable point is that the change in the oscillation frequency is almost linear with respect to the change in the control bias. That is, when the control bias is between 2V and 4V, the oscillation frequency changes almost linearly, so that the control with the external bias of the oscillation frequency is very easy, that is, it can be controlled linearly. In particular, as can be seen from FIG. 43, the linearity is improved as compared with the third embodiment.
第三の特筆すべき点は、制御バイアスの変化に対する発振周波数の変化のゲインが小さい点である。特に、実施例３と比べても、本実施例では制御バイアスによる発振周波数の変化が、中心周波数（例えば６．１ＭＨｚ）に対し、プラスマイナス１０％程度と更に小さな範囲での変化となっている。このため、発振周波数を大きく変更しないで調節する目的で使用する場合に、非常に有用である。 The third special point is that the gain of the change in the oscillation frequency with respect to the change in the control bias is small. In particular, as compared with the third embodiment, in this embodiment, the change in the oscillation frequency due to the control bias is within a smaller range of about plus or minus 10% with respect to the center frequency (for example, 6.1 MHz). . For this reason, it is very useful when used for the purpose of adjusting the oscillation frequency without largely changing it.
図４３は室温（２７℃）での結果である。次に温度に対する特性の変化を検討した。本実施例で、温度特性を補償するバイアス（バイアスＢ２）を固定したまま、温度を０℃から８０℃まで２０℃刻みで変化させたときの制御バイアスと発振周波数との関係を、図４４に示す。図４４から分かるように、温度が変わると発振周波数が２ＭＨｚから１０ＭＨｚの間で大きく変化する。実施例３と同様、制御バイアスが小さい条件でも発振が得られなくなることはない（すなわち、温度が変化しても、前記の特筆すべき点の第一点が保持される）。このように、温度補償が行われない条件では、温度変化が大きくなると発振周波数が大きく変化し、安定した使用が困難である。 FIG. 43 shows the results at room temperature (27 ° C.). Next, changes in characteristics with respect to temperature were examined. FIG. 44 shows the relationship between the control bias and the oscillation frequency when the temperature is changed from 0 ° C. to 80 ° C. in increments of 20 ° C. with the bias (bias B2) for compensating the temperature characteristic fixed in this embodiment. Show. As can be seen from FIG. 44, when the temperature changes, the oscillation frequency changes greatly between 2 MHz and 10 MHz. As in the third embodiment, oscillation does not stop even under a condition where the control bias is small (that is, the first point of the above-described special point is maintained even when the temperature changes). As described above, under conditions where temperature compensation is not performed, the oscillation frequency changes greatly when the temperature change increases, and stable use is difficult.
このような温度変化に対応するために、本発明では、温度特性を補償するバイアスを印加する。図４４と同様に温度を０℃から８０℃まで２０℃刻みで変化させたときに、温度特性を補償するバイアス（バイアスＢ２）を使用して温度特性を補償した場合の、制御バイアスと発振周波数との関係を、図４５に示す。図４５では、制御バイアスを３Ｖにしたときの発振周波数が温度が変わってもほぼ一定となるような、温度補償バイアスを印加している。この結果、温度が変わったときの発振周波数のばらつきが、図４４に比べて格段に小さくなっている。特に、実施例１の図２９と本実施例の図４５とを比べると、図４５では、各温度での制御バイアスに対する発振周波数の傾向でバラツキが少なくなっている。０℃で制御バイアスが小さい領域を除くと、全ての発振周波数は、５ＭＨｚ〜７．５ＭＨｚの間にほぼ収まっている。すなわち、本実施例では、温度の変化をほとんど意識することなく利用可能な電圧制御発振器が実現されている。 In order to cope with such a temperature change, in the present invention, a bias for compensating the temperature characteristic is applied. As in FIG. 44, when the temperature is changed from 0 ° C. to 80 ° C. in steps of 20 ° C., the control bias and oscillation frequency when the temperature characteristic is compensated using the bias (bias B2) for compensating the temperature characteristic The relationship with is shown in FIG. In FIG. 45, a temperature compensation bias is applied so that the oscillation frequency when the control bias is 3 V is substantially constant even when the temperature changes. As a result, the variation of the oscillation frequency when the temperature changes is much smaller than that in FIG. In particular, when FIG. 29 of the first embodiment is compared with FIG. 45 of the present embodiment, in FIG. 45, there is less variation due to the tendency of the oscillation frequency with respect to the control bias at each temperature. Except for the region where the control bias is small at 0 ° C., all the oscillation frequencies are substantially within the range of 5 MHz to 7.5 MHz. That is, in this embodiment, a voltage-controlled oscillator that can be used with little awareness of temperature changes is realized.
特に、制御バイアスを３Ｖに固定し、温度補償バイアスを用いたときと用いないときとにおける温度と周波数との関係を、図４６に示す。図４６から分かるように、温度補償バイアスがない場合には、０℃から８０℃の変化で発振周波数が２．５倍ほど変化している。一方、温度補償バイアスが印加されると、温度が変化しても発振周波数は６ＭＨｚ近辺で安定している。 In particular, FIG. 46 shows the relationship between temperature and frequency when the control bias is fixed at 3 V and when the temperature compensation bias is used or not. As can be seen from FIG. 46, when there is no temperature compensation bias, the oscillation frequency changes by about 2.5 times with a change from 0 ° C. to 80 ° C. On the other hand, when a temperature compensation bias is applied, the oscillation frequency is stable around 6 MHz even if the temperature changes.
（実施例５）
図４７は、本発明の実施例５に係る電圧制御発振器を示す回路図である。図４８及び図４９は、実施例５における制御バイアスと発振周波数との関係を示すグラフである。以下、これらの図面に基づき説明する。(Example 5)
FIG. 47 is a circuit diagram showing a voltage controlled oscillator according to the fifth embodiment of the present invention. 48 and 49 are graphs showing the relationship between the control bias and the oscillation frequency in Example 5. FIG. Hereinafter, description will be given based on these drawings.
上記のように、実施例１〜４の方式は比較例１と比較して非常に良好な特性が得られる。しかしながら、作製されたトランジスタの特性が設計時と異なる場合、例えば、製造バラツキ等によって特性が異なっている場合、発振周波数の特性が大きく異なってくる。 As described above, the methods of Examples 1 to 4 can obtain very good characteristics as compared with Comparative Example 1. However, when the characteristics of the manufactured transistor are different from those at the time of design, for example, when the characteristics are different due to manufacturing variations or the like, the characteristics of the oscillation frequency are greatly different.
本実施例では、製造バラツキにも強い電圧制御発振器を提供する。我々の評価によれば、実施例１よりも比較例１の方が製造バラツキに強い。この理由は、次にように考えられる。すなわち、比較例１で用いている抵抗の方が実施例１で用いているトランジスタより製造バラツキが少ないためである。これは製造上の条件によって生じる違いである。 In this embodiment, a voltage controlled oscillator that is resistant to manufacturing variations is provided. According to our evaluation, Comparative Example 1 is more resistant to manufacturing variations than Example 1. The reason is considered as follows. That is, the resistance used in Comparative Example 1 has less manufacturing variation than the transistor used in Example 1. This is a difference caused by manufacturing conditions.
すなわち、抵抗素子はキャリアを高濃度にドープしたポリシリコンが通常用いられる。一方、トランジスタのチャネル内は、キャリアが抵抗素子より低い濃度でドープされている。この結果、ドープ濃度のバラツキは、トランジスタのチャネル内の方が抵抗素子よりも相対的に大きくなる。キャリアの活性化処理でも、この相対的な差が加速され、トランジスタの方が抵抗素子よりバラツキが大きくなると考えられる。 That is, the resistance element is usually made of polysilicon doped with a high concentration of carriers. On the other hand, in the channel of the transistor, carriers are doped at a lower concentration than the resistance element. As a result, the variation in the doping concentration is relatively larger in the channel of the transistor than in the resistance element. Even in the carrier activation process, this relative difference is accelerated, and it is considered that the variation of the transistor is larger than that of the resistance element.
そこで、本実施例では、実施例１〜４に抵抗を付加することによって、製造バラツキに対する耐性を高めることを目的とする。図４７に、実施例４の構成（図４７）に対して抵抗４６を付加した回路の例を示す。ここでは、実施例４において温度補償バイアスが３Ｖで制御バイアスが３Ｖのときの発振周波数が、抵抗４６の付加によって半分の周波数になるような、抵抗値の抵抗４６を付加している。 Therefore, in this embodiment, an object is to increase resistance to manufacturing variation by adding a resistance to the first to fourth embodiments. FIG. 47 shows an example of a circuit in which a
図４８に、実施例４（図４２）及び本実施例（図４７）における制御バイアスと発振周波数との関係を示す。抵抗４６の付加によって、本実施例の発振周波数は実施例４の約半分となっている。ただし、実施例４の項で述べた特筆すべき点、（１）制御バイアスに関わらず発振信号が得られる点、（２）発振周波数の変化が制御バイアスの変化に対し線形である点、（３）制御バイアスの変化に対する発振周波数の変化のゲインが小さい点、は守られている。 FIG. 48 shows the relationship between the control bias and the oscillation frequency in Example 4 (FIG. 42) and this example (FIG. 47). By adding the
これら実施例４と本実施例とで、トランジスタの特性が大きく劣化した場合の特性を次に示す。ここで示すトランジスタの劣化は通常測定されるものより大きな劣化であり、特殊なケースである。ただし、このような特殊な劣化での特性を観測することにより、各々の回路のトランジスタ特性変化に対する耐性を見ることができる。トランジスタの劣化として、特に、ＰＭＯＳトランジスタの閾値の低下、及び、リーク領域での電流の増大、が観測された。 The characteristics when the characteristics of the transistor are greatly deteriorated in the fourth embodiment and the present embodiment are shown below. The deterioration of the transistor shown here is larger than that normally measured, and is a special case. However, by observing the characteristics at such special deterioration, the resistance of each circuit to changes in transistor characteristics can be seen. As the deterioration of the transistor, in particular, a decrease in the threshold value of the PMOS transistor and an increase in the current in the leak region were observed.
このような劣化の後、図４８の特性は、図４９に示すような特性に変化した。図４９に、劣化後に得られた発振周波数を特性シフトとして示した。実施例４では、劣化後、元の発振周波数の７分の一程度となっている。一方、本実施例では、劣化後、元の周波数の５分の一程度となっている。この結果、劣化後の特性では、実施例４と本実施例の周波数の違いは極めて小さくなっている。具体的には、実施例４と本実施例とにおいて、制御バイアス３Ｖでの周波数の比が、劣化前は２：１であったものが、劣化後は１．２６：１となっている。このように、本実施例によれば、抵抗を利用することで、トランジスタの特性が劣化したりばらついたりした場合も、大きく特性を変化させることがない。 After such deterioration, the characteristics shown in FIG. 48 are changed to the characteristics shown in FIG. FIG. 49 shows the oscillation frequency obtained after deterioration as a characteristic shift. In Example 4, after degradation, it is about 1/7 of the original oscillation frequency. On the other hand, in this embodiment, after degradation, the frequency is about one fifth of the original frequency. As a result, in the characteristics after deterioration, the difference in frequency between the fourth embodiment and the present embodiment is extremely small. Specifically, in Example 4 and this example, the frequency ratio at the control bias of 3 V was 2: 1 before deterioration, but was 1.26: 1 after deterioration. As described above, according to the present embodiment, by using the resistor, even when the characteristics of the transistor deteriorate or vary, the characteristics are not greatly changed.
本実施例に示した抵抗の接続方法は一例であり、他にも次のように様々な接続方法が利用できる。なお、遅延調節回路は周波数制御回路とも呼ばれる。図５０は、遅延調節回路１３と温度補償回路１４とが直列に接続された回路に対し、抵抗４６が並列に接続される例を示す。図５１は、遅延調節回路１３と温度補償回路１４とが並列に接続された回路において、遅延調節回路１３と温度補償回路１４とにそれぞれ抵抗４６ａ，４６ｂが直列に接続される例を示す。抵抗４６ａ，４６ｂは、合成回路２３と遅延調節回路１３との間、及び合成回路２３と温度補償回路１４との間に、それぞれ接続されても良い。図５２は、遅延調節回路１３と温度補償回路１４とが並列に接続された回路に対し、抵抗４６が並列に接続される例を示す。 The connection method of the resistor shown in this embodiment is an example, and various connection methods can be used as follows. The delay adjustment circuit is also called a frequency control circuit. FIG. 50 shows an example in which a
実施例３から実施例５の構成で、実施例２を適用することも可能である。すなわち、対称性負荷を利用しつつ、マルチゲートトランジスタも利用する構成である。例えば、対称性負荷内のトランジスタ又はダイオード接続のトランジスタをマルチゲートトランジスタとすることができる。これにより、特性が更に向上する。 It is also possible to apply the second embodiment in the configuration of the third to fifth embodiments. In other words, the multi-gate transistor is also used while using the symmetrical load. For example, a transistor in a symmetric load or a diode-connected transistor can be a multi-gate transistor. Thereby, the characteristics are further improved.
（実施例６）
図５３は、本発明の実施例６に係る電圧制御発振器の一部を示す回路図である。以下、これらの図面に基づき説明する。(Example 6)
FIG. 53 is a circuit diagram showing a part of the voltage controlled oscillator according to the sixth embodiment of the present invention. Hereinafter, description will be given based on these drawings.
本実施例では、制御バイアスによる周波数制御をより細かい単位で実現するために、二つの制御バイアスを用いて周波数を制御する。本実施例では、差動入力を有する遅延発生部１１ｇを用い、図１８に示す構造の電圧制御発振器を構成した。ただし、発振周波数を制御する制御バイアスは、図１８と異なり、バイアスＢ１１とバイアスＢ１３との二種類を用いている。 In the present embodiment, the frequency is controlled using two control biases in order to realize the frequency control by the control bias in finer units. In this example, a voltage controlled oscillator having the structure shown in FIG. 18 is configured using the delay generator 11g having a differential input. However, unlike the case of FIG. 18, the control bias for controlling the oscillation frequency uses two types of bias B11 and bias B13.
図５３は、二つの制御バイアスを用いて周波数を制御可能な遅延発生部１１ｇを示す図である。この回路は、高圧側電源Ｖｄｄと低圧側電源Ｖｓｓ（例えば、グランドでも良い）との間に構成されている。図５３の左側は、図８と同様の差動入力部を有する遅延発生部である。ただし、以下の二点で異なっている。第一点は、ＰＭＯＳトランジスタ１ｃ，１ｄにＰＭＯＳトランジスタ１ｃ’，１ｄ’を付加することで、図４２と同様の対称性負荷を構成している点である。第二点は、周波数を制御するバイアスとして、ＮＭＯＳトランジスタ２ｅに印加されるバイアスＢ１１に加えて、新たなＮＭＯＳトランジスタ２ｎ等を介して印加されるバイアスＢ１３が存在する点である。 FIG. 53 is a diagram showing a delay generator 11g capable of controlling the frequency using two control biases. This circuit is configured between a high-voltage power supply Vdd and a low-voltage power supply Vss (for example, it may be ground). The left side of FIG. 53 is a delay generation unit having a differential input unit similar to FIG. However, the following two points are different. The first point is that by adding PMOS transistors 1c 'and 1d' to the PMOS transistors 1c and 1d, a symmetrical load similar to that shown in FIG. 42 is configured. The second point is that a bias B13 applied through a new NMOS transistor 2n or the like exists in addition to the bias B11 applied to the NMOS transistor 2e as a bias for controlling the frequency.
バイアス１３は、差動信号としてＰＭＯＳトランジスタ１ｏ，１ｐに印加される。定電流源４７とＰＭＯＳトランジスタ１ｏ，１ｐ及びＮＭＯＳトランジスタ２ｏ，２ｐとにより、ＮＭＯＳトランジスタ２ｎに印加するバイアスが決定される。ＮＭＯＳトランジスタ２ｎ，２ｏは、カレントミラー回路を構成している。ここで、ＮＭＯＳトランジスタ２ｎのチャネル幅は、ＮＭＯＳトランジスタ２ｏのチャネル幅に比べ、例えば、Ｘｍ倍大きい。このサイズ比により、カレントミラー回路による電流の比が変化する。この構造により、バイアス１３により、遅延発生部１１ｇの遅延量は、バイアス１１による調整量よりも細かく調整することが可能となる。すなわち、バイアス１１は周波数の粗調整に用いられ、バイアス１３は周波数の微調整に用いられる。なお、バイアス１２は、温度補償用として用いられる。 The
本実施例の構成により、周波数の粗調整と微調整を行うことが可能である。微調整の調整幅は、チャネル幅の比Ｘｍ、ＮＭＯＳトランジスタ２ｎを流れる電流Ｉｔｕｎｅ、定電流源を流れる電流Ｉｂｉａｓ、及び、電流電圧変換の線形性によって左右される。通常、粗調整で周波数範囲が二倍以上変化するような構成において、微調整ではプラスマイナス１０％以下で周波数が調節できるように、Ｘｍの値等を設定する。 With the configuration of this embodiment, it is possible to perform coarse and fine frequency adjustment. The adjustment width of fine adjustment depends on the channel width ratio Xm, the current Itune flowing through the NMOS transistor 2n, the current Ibias flowing through the constant current source, and the linearity of current-voltage conversion. Usually, in a configuration in which the frequency range changes more than twice by coarse adjustment, the value of Xm or the like is set so that the frequency can be adjusted by plus or minus 10% or less in fine adjustment.
なお、本実施例では、差動入力を有する遅延発生部１１ｇを用いているが、他の構成の遅延発生部を用いてもよい。 In this embodiment, the delay generator 11g having a differential input is used. However, a delay generator having another configuration may be used.
（実施例７）
図５４は、本発明の実施例７に係る電圧制御発振器を示す回路図である。以下、これらの図面に基づき説明する。(Example 7)
FIG. 54 is a circuit diagram illustrating a voltage controlled oscillator according to the seventh embodiment of the present invention. Hereinafter, description will be given based on these drawings.
上記各実施例では、主にアナログ信号による制御バイアスにより周波数を制御する方法を示してきた。これに対し、本実施例は、ディジタル信号によって周波数を制御する例である。本実施例の電圧制御発振器は、粗調整段５１と微調整段５２とを有し、粗調整段５１で周波数を大まかに決め、微調整段５２で周波数を細かく決定する。これら二つの一部が閉ループを形成するように構成されており、発振出力を得ることができる。本実施例では、イネーブル信号５５が印加されると、閉ループが構成されるようになっており、イネーブル信号５５が印加されない間は、発振出力が出ない。すなわち、消費電力をほとんど消費しない。図５４の左下に点線で示した、制御バイアス及びＡＤコンバータ５８からなるブロックは、本実施例をアナログ信号で利用する場合に付加されるブロックであり、ディジタル信号で制御する場合には使用されない。 In each of the embodiments described above, the method of controlling the frequency mainly by the control bias by the analog signal has been shown. In contrast, the present embodiment is an example in which the frequency is controlled by a digital signal. The voltage controlled oscillator according to the present embodiment includes a coarse adjustment stage 51 and a fine adjustment stage 52. The coarse adjustment stage 51 roughly determines the frequency, and the fine adjustment stage 52 finely determines the frequency. These two parts are configured to form a closed loop, and an oscillation output can be obtained. In this embodiment, when the enable
ディジタル信号による制御は、以下のように行われる。すわなち、例えば１５ビットの制御信号から、粗調整段５１には粗調整用の例えば７ビット分の上位ビットがデコーダ５７に入力される。微調整段５２には微調整用の例えば８ビット分の下位ビットがデコーダ５７に入力される。この構造により、粗調整と微調整が行われる。 Control by digital signals is performed as follows. In other words, for example, 7 bits for coarse adjustment, for example, 7 bits for coarse adjustment are input to the decoder 57 from the control signal of 15 bits, for example. For example, lower bits for 8 bits for fine adjustment are input to the decoder 57 in the fine adjustment stage 52. With this structure, coarse adjustment and fine adjustment are performed.
粗調整段５１に注目すると、この部分は、遅延発生部１１ｈ（図ではインバータの記号で表している）を複数直列につなげて遅延線を構成しており、制御信号に応じて必要とされる遅延量を取り出す構成となっている。粗調整用の例えば７ビット分の上位ビット信号はデコーダ５７において１２８ビットに展開される。これは、例えば、１２８：１のパス選択回路で制御ビットに対応する遅延量のパスを接続することで達成される。 When paying attention to the coarse adjustment stage 51, this portion is configured by connecting a plurality of
この粗調整段５１から取り出された遅延量は、微調整段５２で、新たなわずかな遅延量が追加される。 微調整段５２は、容量負荷を付加した遅延発生部１１ｉを二つ直列に接続して構成されている（その後に一段分の遅延発生部も接続されている）。容量負荷はビット数に応じた複数の容量を並列に並べ、スイッチにより容量の大きさを選択できるようになっており、第一及び第二の微調整手段５３，５４を構成する。 The delay amount extracted from the coarse adjustment stage 51 is added with a new slight delay amount in the fine adjustment stage 52. The fine adjustment stage 52 is configured by connecting two
第二の微調整手段５４は微調整段５２の中で上位ビットを扱い、第一の微調整手段５３は微調整段５２の中で下位ビットを扱う。すなわち、微調整段の中でも、より細かく遅延量を選択できるように、第一の微調整手段と第二の微調整手段に分けられている。第二の微調整手段５４では、例えば制御信号の下位８ビットのうちの上位７ビット分の容量負荷として７個の容量Ｄ０〜Ｄ６が設けられる。一方、第一の微調整手段５３では、例えば制御信号の下位８ビットのうちの下位１ビットを例えば更に３２ビットに分割した分の容量負荷として３２個の容量Ｄ０〜Ｄ３１が設けられる。 The second fine adjustment means 54 handles the upper bits in the fine adjustment stage 52, and the first fine adjustment means 53 handles the lower bits in the fine adjustment stage 52. That is, the fine adjustment stage is divided into a first fine adjustment means and a second fine adjustment means so that the delay amount can be selected more finely. In the second fine adjustment means 54, for example, seven capacitors D0 to D6 are provided as a capacity load for the upper 7 bits of the lower 8 bits of the control signal. On the other hand, in the first fine adjustment means 53, for example, 32 capacitors D0 to D31 are provided as a capacity load by dividing the lower 1 bit of the lower 8 bits of the control signal into, for example, 32 bits.
第二の微調整手段５４の容量負荷の容量値ΔＣ２は、第一の微調整手段５３の容量負荷の容量値ΔＣの例えば３２倍に設定される。このような構成とすることにより、第一の微調整手段５３によって更に細かい遅延量の制御が可能となる。このような動作を実現するために、微調整段５２の中のデコーダ５７では、入力された８ビットの信号を、上位７ビットと、下位１ビットを３２ビットに分割した信号に変換する。 The capacitance value ΔC2 of the capacitive load of the second
このように構成された遅延手段は、イネーブル信号５５で閉ループを構成するように接続され、電圧制御発振器として発振器出力５６を出力する。なお、煩雑となるために図示していないが、上記各実施形態及び各実施例に準じて、温度補償バイアスを印加できる構造としている。これにより、温度補償も可能となる。以上のような構成によれば、アナログ信号より生成が容易なディジタル信号によって制御しても、アナログ信号と同様に極めて細かく発振周波数を調整することが可能となる。 The delay means configured in this manner is connected to form a closed loop by the
（実施例８）
図５５は、本発明の実施例８に係る電圧制御発振器を示す回路図である。以下、これらの図面に基づき説明する。(Example 8)
FIG. 55 is a circuit diagram showing a voltage controlled oscillator according to the eighth embodiment of the present invention. Hereinafter, description will be given based on these drawings.
本実施例の電圧制御発振器は、上記各実施形態及び各実施例のいずれかの電圧制御発振器４２の出力側に、インバータ４３及びシュミットトリガ４４が接続されている。電圧制御発振器４２の出力は、波形が十分に整形されていないことがある。そこで、波形を整形するために、電圧制御発振器４２の出力をインバータ４３及びシュミットトリガ４４に接続する。シュミットトリガ４４は、ヒステリシス特性を有する応答を示すため、本実施例の回路構成により、電圧制御発振器４２の出力は、５０％デューティのクロック信号等に波形整形することが可能である。また、シュミットトリガ４４のヒステリシス特性を調整することによって、出力信号のデューティ比を自由に変えることができる。 In the voltage controlled oscillator of this example, an inverter 43 and a Schmitt trigger 44 are connected to the output side of the voltage controlled oscillator 42 in any of the above embodiments and examples. The output of the voltage controlled oscillator 42 may not have a sufficiently shaped waveform. Therefore, the output of the voltage controlled oscillator 42 is connected to the inverter 43 and the Schmitt trigger 44 in order to shape the waveform. Since the Schmitt trigger 44 shows a response having hysteresis characteristics, the output of the voltage controlled oscillator 42 can be shaped into a 50% duty clock signal or the like by the circuit configuration of this embodiment. Further, the duty ratio of the output signal can be freely changed by adjusting the hysteresis characteristic of the Schmitt trigger 44.
（実施例９）
上記各実施形態及び各実施例のいずれかの電圧制御発振器は、機器内部での基準クロック生成に使用できる。この基準クロックを、例えば図６３に示されるような回路のクロックＲＣＫとして利用することができる。この構成では、基準クロック生成回路も機器上に形成できるため、従来の回路が外部に必要としていた基準クロック用の素子（例えば温度補償つきの水晶振動子等）を必要としない。Example 9
The voltage controlled oscillator in any of the above embodiments and examples can be used for generating a reference clock inside the device. This reference clock can be used as a clock RCK of a circuit as shown in FIG. 63, for example. In this configuration, since the reference clock generation circuit can also be formed on the device, an element for a reference clock (for example, a crystal resonator with temperature compensation, etc.) that the conventional circuit requires outside is not required.
（実施例１０）
図５６［１］は、本発明の実施例１０に係る表示装置を示す平面図である。以下、この図面に基づき説明する。(Example 10)
FIG. 56 [1] is a plan view showing a display device according to
本実施例の表示装置６０は、例えばＬＣＤ（Liquid Crystal Display）などであり、また例えばＯＬＥＤ（Organic Light Emitting Diode）ディスプレイであり、筺体６１内に機能回路部６２と表示部６３とが一体に形成されたものである。機能回路部６２には、上記各実施形態及び各実施例のいずれかの電圧制御発振器６０が設けられている。 The
本実施例では、必要なクロック信号を表示装置６０内で生成することができる。温度が変化してもクロック信号を安定に提供することができる。また、クロック信号のデューティ比を５０％以外に設定することも可能であり、表示装置６０でしばしば利用されるクロックドインバータ等を安定して駆動することができる。更に、表示装置６０等の表示部６３等が温度依存性を有する場合、クロック信号を温度で変化しないように制御する方法以外に、表示部６３の温度依存性にあわせてクロック信号が同じように変化するように温度制御バイアスを利用することも可能である。この場合、表示装置６０全体の周波数が表示部６２の温度での変化に応じて変化するようになる。 In this embodiment, a necessary clock signal can be generated in the
更には、表示部６３の温度依存性を補償するような信号を、クロック信号の生成と同時に発生することも可能である。すなわち、電圧制御発振器６０の温度補償バイアスを生成する時点で、表示部６３の温度依存性に対する補償バイアスを生成することが可能である。補償バイアスの生成方法としては、本発明者が特許文献２に示した技術等が利用できる。これにより、表示装置６０全体の周波数を保ったまま、温度変化に対してクロック信号を安定化させるとともに、表示部６３の温度依存性を軽減し、表示等の特性を安定することが可能である。 Furthermore, it is possible to generate a signal that compensates for the temperature dependence of the
（実施例１１）
図５６［２］は、本発明の実施例１１に係るシステムを示す斜視図である。以下、図５６［１］［２］に基づき説明する。(Example 11)
FIG. 56 [2] is a perspective view showing a system according to
本実施例のシステム７０は、実施例１０に係る表示装置６０を構成モジュールの一つとして含む、例えばノートパソコンである。すなわち、システム７０は表示装置６０及び本体部７１を備えている。本体部７１は、マイクロコンピュータ、ハードディスク、キーボード等を有する一般的な構成である。 The
本実施例の電圧制御発振器６４を有する表示装置６０を搭載したシステム７０では、外部の基準クロックを通常必要としない。このため、基準クロックの伝送が不要であり、また基準クロックが小振幅であった場合の増幅処理が不要であり、システム７０の簡素化と低消費電力化を実現できる。また、システム７０の校正時にのみ、基準クロックを接続し、発振周波数の基準値を補正することが可能である。校正での基準値をシステム７０内にメモリし、校正が終了後の通常動作時はメモリ内の基準値に基づき、発振周波数を制御する。すなわち、制御バイアスを基準値に基づき制御することで発振周波数が校正された値となるようにする。 In the
温度が変化した場合には、温度補償バイアスを自動生成し、内部で温度補償を施す。温度補償バイアスを発生するために、温度をモニタする温度センサとしては、例えば、本発明者が特許文献２に示した技術やそれ以外の種々の技術が利用できる。特許文献２の温度センサによる応答速度の制御回路と同様に、温度センサの出力を利用し電圧制御発振器６４の制御回路を構成することができる。このようなシステム７０は、低消費電力であり、かつ、自立的に特性を補償しシステムを安定化することができる。 When the temperature changes, a temperature compensation bias is automatically generated and temperature compensation is performed internally. As a temperature sensor for monitoring the temperature in order to generate the temperature compensation bias, for example, the technique shown in
（実施例１２）
これまでの実施例では、遅延素子ならびに電圧制御発振器として、二つの極性のトランジスタを利用した構成を主に挙げた。この実施例では、片方の極性のトランジスタのみを利用する構成について示す。図５７は、片方の極性のトランジスタのみを利用した遅延発生部の回路図の例である。ここでは、ＰＭＯＳのみを用いる例を示しているが、電位関係に注意してＮＭＯＳのみを使用した回路とする事は容易である。(Example 12)
In the embodiments so far, the configuration using the transistors of two polarities as the delay element and the voltage controlled oscillator has been mainly cited. In this embodiment, a configuration using only one polarity transistor is shown. FIG. 57 is an example of a circuit diagram of a delay generation unit that uses only one polarity transistor. Here, an example using only PMOS is shown, but it is easy to make a circuit using only NMOS while paying attention to the potential relationship.
図５７の遅延発生部は、５つのPMOSトランジスタ１ｑ、１ｒ、１ｓ、１ｔ、１ｕからなる。この回路は、図８の差動入力による遅延発生部を有する回路の極性を反対にした回路に近い構成となっている。すなわち、図５７のＰＭＯＳトランジスタ１ｒと１ｓは、図８のＮＭＯＳトランジスタ２ｃ、２ｄと同様、差動入力対を形成している。図８のＮＭＯＳ ２ｅに相当する、図５７のＰＭＯＳ 1qは、バイアスＢ１１で制御され電流源として使用される。図８のＰＭＯＳ １ｃ、１ｄに相当する回路の極性を単純に反転すると、二つのＮＭＯＳが必要となる。図５７では、そのＮＭＯＳの代わりに二つのＰＭＯＳ １ｔ、１ｕを用いている。このＰＭＯＳ １ｔ、１ｕを線形領域（三極管領域）で動作させるように、バイアスＢ１２が印加される。同時に低圧側の電源電位であるＶｘは、グランド、もしくは、負電源とすることにより、ＰＭＯＳ １ｔ，１ｕが線形領域で動作されるようにする。本構成は、図８と同様に差動信号を利用するため、ノイズの影響が少なく、この構成を利用して電圧制御発振器を形成した場合、発振周波数の安定性が高い。 The delay generator in FIG. 57 includes five
遅延量の調整並びに、補償バイアスは、バイアスＢ１１とバイアスＢ１２によって実現される。電圧制御発振器を形成する場合の接続方法は、上述の差動信号による電圧制御発振器にならうことができる。 The adjustment of the delay amount and the compensation bias are realized by the bias B11 and the bias B12. The connection method for forming the voltage controlled oscillator can be the same as the voltage controlled oscillator using the differential signal described above.
（実施例１３）
実施例１２と同様、片方の極性のトランジスタのみを利用する実施例について示す。
図５８は、本実施例による遅延発生部であり、４つのPMOSトランジスタ１ｖ、１ｗ、１ｘ、１ｙからなる。この構成では、PMOS 1xとPMOS 1yがインバータを構成する。また、PMOS 1vとPMOS 1wとPMOS 1wに印加されるバイアスB1によって、インバータの動作点を調節することが出来る。すなわち、バイアスB1が変化すると、ＰＭＯＳ 1ｖ, 1w間の電位が変化し、それがＰＭＯＳ １ｙのゲートに入力されるため、動作点が変化する。インバータの動作点調節により、遅延量を変化することが出来る。この遅延発生部を複数用い、ループ状に接続する事によって、電圧制御発振器を得ることが出来る。本実施例では、実施例１２に比べると、高圧側電源電圧Vddと低圧側電源電圧との間に直列に配置されるトランジスタの数が少ない（実施例１２では３、本実施例では２）。そのため、出力ノードの電圧が各々の電源電圧から乖離する量も少ない。このため、本実施例の図５８では、低電圧側電源電圧としてグランド電源を採用している。(Example 13)
Similar to the twelfth embodiment, an embodiment using only one polarity transistor will be described.
FIG. 58 shows a delay generation unit according to this embodiment, which includes four
本実施例は、実施例１２に比べて、トランジスタ数が少ない事、新たな低電圧側電源が不要となり電源電圧の種類を少なく出来ることの点で有利である。 Compared with the twelfth embodiment, this embodiment is advantageous in that the number of transistors is small and a new low-voltage side power supply is not required, and the types of power supply voltages can be reduced.
（実施例１４）
実施例１３とほぼ同様の構成で、入力するバイアスを二つとした構成を図５９に示す。(Example 14)
FIG. 59 shows a configuration with almost the same configuration as that of the thirteenth embodiment and two input biases.
実施例１３の図５８では、ＰＭＯＳ １ｖとＰＭＯＳ １ｘのゲート電極には同じ入力信号が入力されていた。一方、本実施例の図５９では、ＰＭＯＳ １ｘには図５８と同様に入力信号が入力されるが、ＰＭＯＳ １ｖにはバイアスＢ１２が印加される。この構成では、ＰＭＯＳ １ｖとＰＭＯＳ １ｗの各々のバイアスによって、ＰＭＯＳ １ｘ、１ｙで構成されるインバータの動作点を調節することが可能である。これにより、一方のバイアスにより通常の電圧制御動作、他方のバイアスにより温度補償等の動作が可能となる。この遅延発生部をループ状に接続することで、電圧制御発振器を形成することが出来る。 In FIG. 58 of the thirteenth embodiment, the same input signal is input to the gate electrodes of the
本実施例、ならびに、実施例１３の構成で、電圧制御発振器を構成し、発振周波数を調整するためにバイアスを調整すると、出力電圧の振幅が変化する場合がある。この場合、発振出力を取り出す部分にレベルシフト回路を設け、出力を整える方法が考えられる。また、各遅延発生部に、レベルシフト回路を設けて、一段ごとに出力を整える方法もある。この方法の例を図６０に示す。ＰＭＯＳ １ｘ，１ｙによるインバータの出力をＰＭＯＳ １ｘ’，１ｙ’によるインバータに接続している。また、ＰＭＯＳ １ｘ’，１ｙ’によるインバータの高圧側電源をＶｌｓとしている。この構成により、Ｖｌｓの電位を変えることにより、出力信号の振幅を調節することが出来る。 When the voltage controlled oscillator is configured with the configurations of the present embodiment and the
（実施例１５）
本発明者が特許文献２に示した温度センサの技術のコア部分の図（特許文献２の図２（ａ））を図６１に示す。図６１で、ＮＭＯＳ ２ｑは電流―電圧変換部であり、ＮＭＯＳ ２ｒは温度感知部である。この図から明らかなように、この温度センサのコア部分は、片方の極性のトランジスタのみで構成されている。このため、実施例１２や実施例１３の構成と同時に用いる事により、片方の極性のトランジスタのみによって、温度補償バイアスを含めた制御が可能となる。この構成を実施例１５とする。例えば、図６１ではＮＭＯＳの例が示されているが、これをＰＭＯＳで構成することにより、図５７等と同じ極性のトランジスタのみで構成することが出来る。これは、トランジスタの製造プロセスが大幅に減少できる点で、低コスト化に有利である。また、両方の極性のトランジスタを構成するのが困難なトランジスタ技術を用いる場合にも有利である。(Example 15)
FIG. 61 shows a diagram of the core portion of the technology of the temperature sensor shown in
本実施例では、温度センサを電圧制御発振器の近傍に同じプロセスを用いて形成できるため、電圧制御発振器自体の温度変化を正しく測定し、フィードバックをかける事が出来る。これは外部に温度センサを設ける場合に比べて温度制御が正確となり、安定した発振周波数が得られることを意味する。このように、温度センサと電圧制御発振器に同じプロセス（同じ材料且つ同じ膜厚の絶縁膜や、同じドーピング濃度や、同じ活性層等）を利用できる点は非常に有利である。 In this embodiment, since the temperature sensor can be formed in the vicinity of the voltage controlled oscillator using the same process, the temperature change of the voltage controlled oscillator itself can be correctly measured and feedback can be applied. This means that the temperature control is more accurate than when an external temperature sensor is provided, and a stable oscillation frequency can be obtained. As described above, it is very advantageous that the same process (insulating film having the same material and thickness, the same doping concentration, the same active layer, etc.) can be used for the temperature sensor and the voltage controlled oscillator.
（実施例１６）
これまでの実施例において、遅延素子や電圧制御発振器に印加するバイアスを生成する際に、温度に対する依存性が少ない基準電圧源が必要となる事がある。そこで、本実施例では、トランジスタによる、基準電圧源の構成例を示す。図６２は、トランジスタによる基準電圧生成回路の回路例を示す図である。この回路は、3つのPMOSトランジスタと、5つのNMOSトランジスタ、2つの抵抗からなる。図の中で記号を付けたNMOS ２ｓ，２ｔ，２ｕはＮＭＯＳトランジスタとせず、ダイオードやバイポーラトランジスタ（ＢＪＴ）としてもよい。バイポーラトランジスタの場合、コレクタをグランド側とし、ベースとコレクタを接続して使用する。この図で示した基準電圧生成回路は、バンドギャップリファレンス（ＢＧＲ）回路と呼ばれる回路の一種である。この回路の出力は温度に対する変動が極めて小さい。例えば、低温ポリシリコントランジスタで、この回路を構成した場合、温度が常温から１００度変化する際（例えば25℃から125℃まで）、出力される電圧の変動は、1度当たり数百ｐｐｍ程度である。すなわち、図４１で必要な３Vの制御バイアスを、100度の温度範囲にわたって、例えば２．９９９７Vから３．０００３Vで出力することが出来る。このように広い温度範囲で安定な出力が得られる回路は、この例で示したような制御バイアスに好適に利用できる。また、温度センサの補償バイアスを作成する場合にも、温度に対する変化がない参照電圧として使用できる。更に、電源電圧等が温度で変動しないようにフィードバックをかける回路の基準電圧として使用することもできる。このような基準電圧回路を内蔵することにより、電圧制御発振器の出力を極めて安定化することが出来る。(Example 16)
In the embodiments described so far, when generating a bias to be applied to the delay element or the voltage controlled oscillator, a reference voltage source having a low dependence on temperature may be required. Therefore, in this embodiment, a configuration example of a reference voltage source using a transistor is shown. FIG. 62 is a diagram illustrating a circuit example of a reference voltage generation circuit using transistors. This circuit consists of three PMOS transistors, five NMOS transistors, and two resistors. The
本明細書の実施例の説明において、トランジスタとして多結晶シリコン薄膜トランジスタを用いた例を幾つか用いている。例えば、単体トランジスタの特性である図２３、図２４等は、その例である。しかし、本発明は、多結晶シリコン薄膜トランジスタにのみ限定されるものではなく、様々なトランジスタに応用可能である事は自明である。特に、片方の極性のみを使用した実施の形態は、アモルファスシリコン薄膜トランジスタや、有機トランジスタや、酸化物トランジスタ等に好適に利用できる。また、多結晶シリコン薄膜トランジスタやバルクシリコントランジスタにおいて、片方の極性のみを使用した実施の形態を適用して低コスト化を図っても良い。 In the description of the embodiments of the present specification, several examples using polycrystalline silicon thin film transistors as transistors are used. For example, FIG. 23, FIG. 24 etc. which are the characteristics of a single transistor are the examples. However, the present invention is not limited to the polycrystalline silicon thin film transistor, and it is obvious that the present invention can be applied to various transistors. In particular, the embodiment using only one polarity can be suitably used for an amorphous silicon thin film transistor, an organic transistor, an oxide transistor, or the like. Further, in a polycrystalline silicon thin film transistor or a bulk silicon transistor, an embodiment using only one polarity may be applied to reduce the cost.
（補足説明）
本発明の構成、作用及び効果は、次のように表現することもできる。(Supplementary explanation)
The configuration, operation, and effect of the present invention can also be expressed as follows.
まず、本発明の構成について説明する。本発明の第一の遅延素子は、遅延調節回路と温度補償回路の直列接続からなる遅延制御部により外部から遅延を制御可能な遅延素子である。また、本発明の第二の遅延素子は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部により外部から遅延を制御可能な遅延素子である。 First, the configuration of the present invention will be described. The first delay element of the present invention is a delay element whose delay can be controlled from the outside by a delay control unit including a delay adjustment circuit and a temperature compensation circuit connected in series. The second delay element of the present invention is a delay element whose delay can be controlled from the outside by a delay control unit including a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected thereto.
本発明の第一の可変遅延線は、遅延調節回路と温度補償回路の直列接続からなる遅延制御部、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部を有する遅延素子を複数直列接続している。また、本発明の第二の可変遅延線は、遅延発生部を複数直列接続し、遅延発生部の遅延量を外部から制御する遅延制御部は全ての遅延発生部に共通に設けられ、その遅延制御部は、遅延調節回路と温度補償回路の直列接続、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる。 The first variable delay line of the present invention includes a delay control unit including a series connection of a delay adjustment circuit and a temperature compensation circuit, or a delay control unit including a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected thereto. A plurality of delay elements are connected in series. In the second variable delay line of the present invention, a plurality of delay generation units are connected in series, and a delay control unit for controlling the delay amount of the delay generation unit from the outside is provided in common to all the delay generation units. The control unit includes a series connection of a delay adjustment circuit and a temperature compensation circuit, or a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected to them.
本発明の第一の電圧制御発振器は、遅延調節回路と温度補償回路の直列接続からなる遅延制御部、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部を有する遅延素子を複数直列接続するとともに、閉ループとしている。また、本発明の第二の電圧制御発振器は、遅延発生部を複数直列接続し、遅延発生部の遅延量を外部から制御する遅延制御部は全ての遅延発生部に共通に設けられ、その遅延制御部は、遅延調節回路と温度補償回路の直列接続、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる。 A first voltage controlled oscillator according to the present invention includes a delay control unit including a series connection of a delay adjustment circuit and a temperature compensation circuit, or a delay control unit including a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected thereto. A plurality of delay elements are connected in series and closed loop. In the second voltage controlled oscillator of the present invention, a plurality of delay generators are connected in series, and a delay controller for controlling the delay amount of the delay generator from the outside is provided in common to all the delay generators. The control unit includes a series connection of a delay adjustment circuit and a temperature compensation circuit, or a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected to them.
次に、本発明の作用（効果をもたらすための手段の働き）を説明する。本発明の第一の遅延素子は、遅延調節回路と温度補償回路を有するため、遅延量を外部から調節できるとともに、温度特性を外部から補償することができる。遅延発生部への信号の伝達は、遅延調節回路と温度補償回路を直列接続することで構成された遅延制御部によってなされる。遅延調節回路と温度補償回路を直列接続した遅延制御部から遅延発生部に制御信号を伝達するため、遅延発生部に直接接続される制御信号線の数が少ない。すなわち、遅延調節回路の制御信号と、温度補償回路の補償用制御信号は、遅延制御部内で遅延量を調節するための新たな制御信号として合成される。遅延調節回路と温度補償回路が直列接続されることにより、遅延制御部に伝達される制御情報は遅延素子の一つの部位にのみ作用する。このため、遅延制御部に複数の制御部位を有する必要がなく、構造が簡単となる。また、遅延制御部に複数の制御部位を有する必要が無いため、遅延制御部として種々のものが利用できる。 Next, the operation of the present invention (the function of the means for producing the effect) will be described. Since the first delay element of the present invention includes the delay adjustment circuit and the temperature compensation circuit, the delay amount can be adjusted from the outside and the temperature characteristic can be compensated from the outside. Signal transmission to the delay generation unit is performed by a delay control unit configured by connecting a delay adjustment circuit and a temperature compensation circuit in series. Since the control signal is transmitted from the delay control unit in which the delay adjustment circuit and the temperature compensation circuit are connected in series to the delay generation unit, the number of control signal lines directly connected to the delay generation unit is small. That is, the control signal of the delay adjustment circuit and the compensation control signal of the temperature compensation circuit are combined as a new control signal for adjusting the delay amount in the delay control unit. By connecting the delay adjustment circuit and the temperature compensation circuit in series, the control information transmitted to the delay control unit acts only on one part of the delay element. For this reason, it is not necessary to have a plurality of control parts in the delay control unit, and the structure becomes simple. Further, since there is no need to have a plurality of control parts in the delay control unit, various delay control units can be used.
本発明の第二の遅延素子は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部によるため、上記の遅延調節回路と温度補償回路を直列接続した遅延制御部と同様に制御信号線の数が少なく、制御情報は遅延素子の一つの部位にのみ作用する。 Since the second delay element of the present invention is based on a delay control unit composed of a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected thereto, a delay control unit in which the delay adjustment circuit and the temperature compensation circuit are connected in series; Similarly, the number of control signal lines is small, and the control information acts only on one part of the delay element.
本発明の可変遅延線は、前述の遅延調節回路と温度補償回路の直列接続からなる遅延制御部、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部を有する遅延素子を複数直列接続している。そのため、任意の接続点を選択することで、温度補償された任意の遅延量を取り出すことが可能である。 A variable delay line according to the present invention includes a delay control unit including a series connection of the above-described delay adjustment circuit and a temperature compensation circuit, or a delay control unit including a delay adjustment circuit, a temperature compensation circuit, and a synthesis circuit connected thereto. A plurality of delay elements are connected in series. Therefore, by selecting an arbitrary connection point, it is possible to extract an arbitrary delay amount that has been temperature compensated.
本発明の電圧制御発振器は、遅延調節回路と温度補償回路の直列接続からなる遅延制御部、又は、遅延調節回路と温度補償回路とそれらと接続される合成回路からなる遅延制御部を有する遅延素子を複数直列接続するとともに、閉ループとしている。そのため、周波数制御バイアスによって周波数が可変で、かつ、温度補償された周波数の信号を取り出すことが可能である。 A voltage controlled oscillator according to the present invention includes a delay control unit including a delay control unit and a temperature compensation circuit connected in series, or a delay element including a delay control unit including a delay control circuit, a temperature compensation circuit, and a synthesis circuit connected thereto. Are connected in series and closed loop. Therefore, it is possible to extract a signal having a frequency that is variable by the frequency control bias and that is temperature compensated.
次に、本発明の効果について説明する。第１の効果は、温度が変化しても中心発振周波数が安定している電圧制御発振器を、簡単な構成で提供できる。特に、温度補償水晶振動子等の外部素子に用いなくても、良好な温度補償が可能な電圧制御発振器を簡単な構成で提供できる。 Next, the effect of the present invention will be described. The first effect is that a voltage controlled oscillator in which the center oscillation frequency is stable even when the temperature changes can be provided with a simple configuration. In particular, a voltage-controlled oscillator capable of satisfactory temperature compensation can be provided with a simple configuration without being used as an external element such as a temperature-compensated crystal resonator.
第２の効果は、特に対称性負荷を用いることにより、以下の３点を満たす電圧制御発振器を提供することができる。すなわち、（１）制御バイアスに関わらず発振信号が得られる点、（２）発振周波数の変化が制御バイアスの変化に対し線形である点、（３）制御バイアスの変化に対する発振周波数の変化のゲインが小さい点、の３点である。同時に、温度が変化しても周波数の変化の少ない電圧制御発振器を提供することができる。 The second effect is that a voltage controlled oscillator satisfying the following three points can be provided by using a symmetrical load. That is, (1) a point where an oscillation signal can be obtained regardless of the control bias, (2) a point where the change of the oscillation frequency is linear with respect to the change of the control bias, and (3) a gain of the change of the oscillation frequency with respect to the change of the control bias Is a small point. At the same time, it is possible to provide a voltage controlled oscillator with little change in frequency even when the temperature changes.
第３の効果は、プロセス条件等により素子の特性が所定の特性より大きく変動した場合でも、良好な特性の電圧制御発振器を提供できる。 The third effect is that a voltage-controlled oscillator having good characteristics can be provided even when the element characteristics fluctuate more than a predetermined characteristic due to process conditions or the like.
第４の効果は、遅延素子の一箇所の部位に作用することで、遅延量を調節し、かつ、温度による特性変化を補償する機能を持った遅延素子を提供することができる。また、その遅延素子を利用して、周波数の調節と温度補償を行うことが可能な可変遅延線及び電圧制御発振器を提供することができる。 A fourth effect is that a delay element having a function of adjusting a delay amount and compensating for a characteristic change due to temperature can be provided by acting on a part of the delay element. Further, it is possible to provide a variable delay line and a voltage controlled oscillator that can adjust the frequency and perform temperature compensation by using the delay element.
第５の効果は、様々な構成の遅延素子において、遅延量を調節し、かつ、温度による特性変化を補償する機能を持った遅延素子を提供することができる。また、その遅延素子を利用して、周波数の調節と温度補償を行うことが可能な可変遅延線及び電圧制御発振器を提供することができる。 A fifth effect is that a delay element having a function of adjusting a delay amount and compensating for a characteristic change due to temperature can be provided in delay elements having various configurations. Further, it is possible to provide a variable delay line and a voltage controlled oscillator that can adjust the frequency and perform temperature compensation by using the delay element.
第６の効果は、温度特性が補償された機能回路部と表示部を一体に形成した表示装置を提供することができる。また、その表示装置を構成モジュールの一つとして用いた各種装置及びシステムを提供することができる。特に、低消費電力で、かつ、自立的に特性を補償するシステムを提供できる。 The sixth effect is to provide a display device in which a functional circuit portion and a display portion whose temperature characteristics are compensated are integrally formed. In addition, various devices and systems using the display device as one of the constituent modules can be provided. In particular, it is possible to provide a system that compensates characteristics autonomously with low power consumption.
以上、上記各実施形態及び各実施例を参照して本発明を説明したが、本発明は上記各実施形態及び各実施例に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態及び各実施例の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。 As mentioned above, although this invention was demonstrated with reference to said each embodiment and each Example, this invention is not limited to each said embodiment and each Example. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. In addition, the present invention includes a combination of a part or all of the configurations of the above embodiments and examples as appropriate.
１ａ，１ｂ，１ｃ，１ｃ’，１ｄ，１ｄ’，１ｆ，１ｇ，１ｇ’，１ｏ，１ｐ，１ｑ，１ｒ、１ｓ、１ｔ、１ｕ、１ｖ，１ｗ，１ｘ，１ｙ，１ｘ’，１ｙ’ ＰＭＯＳトランジスタ
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｆ’，２ｇ，２ｇ’，２ｈ，２ｉ，２ｊ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔ，２ｕ ＮＭＯＳトランジスタ
３ インバータ
４，４ａ，４ｂ 付加容量
４ｃ 入力ミラー容量
４ｄ 出力ミラー容量
５ａ 調節用トランジスタ
５ｂ トランジスタ容量
１０，２０，２４，２５ 遅延素子
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ 遅延発生部
１２ 遅延制御部
１３ 遅延調節回路
１３’ ＮＭＯＳトランジスタを含む回路
１３'' カレントミラー回路
１４ 温度補償回路
１５，２４ 他の回路
２３ 合成回路
２３’ 合成部
２３'' 抵抗
２６ 加算器
２７ 遅延量が少ない経路
２８ 遅延量が多い経路
３０，３２，３３ 可変遅延アレイ
３１ インバータ
３５，３５ａ，３５ｂ，３５ｃ，４０，４１，４２ 電圧制御発振器
３６ 電圧制御型反転素子
３７ 差動入力型遅延素子
３８ インバータ（低い閾値）
３９ インバータ（通常の閾値）
４３ インバータ
４４ シュミットトリガ
４５ 対称性負荷
４６，４６ａ，４６ｂ 抵抗
５１ 粗調整段
５２ 微調整段
５３ 第一の微調整手段
５４ 第二の微調整手段
５５ イネーブル信号
５６ 発振器出力
５７ａ，５７ｂ デコーダ
５８ ＡＤコンバータ
６０ 表示装置
７０ システム
1a, 1b, 1c, 1c ′, 1d, 1d ′, 1f, 1g, 1g ′, 1o, 1p, 1q, 1r, 1s, 1t, 1u, 1v, 1w, 1x, 1y, 1x ′, 1y ′
39 Inverter (normal threshold)
43 Inverter 44 Schmitt trigger 45
Claims (11)
Translated fromJapanese前記複数の遅延発生部は直列に接続され、且つ、前記複数の遅延発生部は、前記複数の遅延発生部のうちいずれか一つの遅延発生部の出力端子が当該遅延発生部より前段のいずれか一つの遅延発生部の入力端子に接続された閉ループを備え、
前記遅延制御部は、前記遅延量を調節する遅延調節回路と、温度による特性変化を補償する温度補償回路とを有し、前記遅延調節回路と前記温度補償回路とを直列に接続し、前記温度補償回路の特性を調節することによって得た制御信号を前記遅延発生部へ出力することにより前記遅延量を制御し、
前記温度補償回路は、温度センサを含み、当該温度センサの出力により温度に対して発振周波数を安定化させることを特徴とする電圧制御発振器。In avoltage controlled oscillator comprising a plurality of delay generators that add an amount of delay to an input signal to produce an output signal, and a delay controller that controls the amount of delay,
The plurality of delay generators are connected in series, and the plurality of delay generators are any one of the output terminals of the delay generators before the delay generator. It has a closed loop connected to the input terminal of one delay generator,
The delay control unit includes a delay adjustment circuit that adjusts the delay amount, and a temperature compensation circuit that compensates for a characteristic change due to temperature, and the delay adjustment circuit and the temperature compensation circuit are connected in series, and the temperature Controlling the amount of delay by outputting a control signal obtained by adjusting the characteristics of the compensation circuit to the delay generation unit;
The temperature compensation circuit includes a temperature sensor, and stabilizes an oscillation frequency with respect to temperature by an output of the temperature sensor.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008281019AJP5440831B2 (en) | 2007-11-29 | 2008-10-31 | Voltage-controlled oscillator and display device and system including the same |
| US12/323,164US8384462B2 (en) | 2007-11-29 | 2008-11-25 | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
| CN2008101788257ACN101447781B (en) | 2007-11-29 | 2008-12-01 | Delay element, variable delay line, voltage controlled oscillator, and display device and system including same |
| CN201210158593.5ACN102761316B (en) | 2007-11-29 | 2008-12-01 | Delay element, vairable delay line, voltage-controlled oscillator, and display device and comprise its system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007308622 | 2007-11-29 | ||
| JP2007308622 | 2007-11-29 | ||
| JP2008281019AJP5440831B2 (en) | 2007-11-29 | 2008-10-31 | Voltage-controlled oscillator and display device and system including the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013209181ADivisionJP2014042314A (en) | 2007-11-29 | 2013-10-04 | Variable delay line, and display device and system having variable delay line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009153110A JP2009153110A (en) | 2009-07-09 |
| JP5440831B2true JP5440831B2 (en) | 2014-03-12 |
Family
ID=40743227
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008281019AActiveJP5440831B2 (en) | 2007-11-29 | 2008-10-31 | Voltage-controlled oscillator and display device and system including the same |
| JP2013209181APendingJP2014042314A (en) | 2007-11-29 | 2013-10-04 | Variable delay line, and display device and system having variable delay line |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013209181APendingJP2014042314A (en) | 2007-11-29 | 2013-10-04 | Variable delay line, and display device and system having variable delay line |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP5440831B2 (en) |
| CN (2) | CN102761316B (en) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989850B (en)* | 2009-08-06 | 2012-08-01 | 上海华虹Nec电子有限公司 | Oscillator of current-capacitance charge-discharge sheet |
| JP5596097B2 (en)* | 2012-09-27 | 2014-09-24 | アンリツ株式会社 | Data communication apparatus and method |
| CN103269219A (en)* | 2013-05-30 | 2013-08-28 | 上海贝岭股份有限公司 | Real-time clock compensation device and method |
| CN103248358A (en)* | 2013-05-30 | 2013-08-14 | 上海贝岭股份有限公司 | Real-time clock compensating device and method |
| CN104917522B (en)* | 2014-03-12 | 2019-06-11 | 中国科学院微电子研究所 | A CMOS-based high-precision numerically controlled oscillator delay basic unit |
| TWI585378B (en)* | 2014-03-27 | 2017-06-01 | 矽創電子股份有限公司 | Temperature sensing circuit and its conversion circuit |
| US9318598B2 (en)* | 2014-05-30 | 2016-04-19 | Texas Instruments Incorporated | Trench MOSFET having reduced gate charge |
| WO2016196848A1 (en)* | 2015-06-03 | 2016-12-08 | Marvell World Trade Ltd. | Delay locked loop |
| US9608611B1 (en)* | 2016-01-28 | 2017-03-28 | Xilinx, Inc. | Phase interpolator and method of implementing a phase interpolator |
| CN105871374A (en)* | 2016-03-15 | 2016-08-17 | 深圳市芯卓微科技有限公司 | Delay line capable of automatically balancing technological deviations and temperature influences |
| US9628091B1 (en)* | 2016-07-06 | 2017-04-18 | Via Alliance Semiconductor Co., Ltd. | Phase detector for clock data recovery circuit |
| JP2018166291A (en)* | 2017-03-28 | 2018-10-25 | 富士通株式会社 | Pulse position modulation circuit |
| CN107689774A (en)* | 2017-07-21 | 2018-02-13 | 芯海科技（深圳）股份有限公司 | A kind of high frequency Low Drift Temperature RC oscillators |
| KR20190013326A (en)* | 2017-08-01 | 2019-02-11 | 에스케이하이닉스 주식회사 | Semiconductor Apparatus |
| KR102376653B1 (en)* | 2017-10-13 | 2022-03-21 | 삼성전자주식회사 | Semiconductor device and semiconductor system |
| CN110719083B (en)* | 2019-11-13 | 2023-08-04 | 北京航天微电科技有限公司 | Surface acoustic wave voltage-controlled oscillator and electronic equipment |
| CN112953523B (en)* | 2019-12-11 | 2022-08-09 | 上海交通大学 | PVT digital calibration method suitable for annular voltage-controlled oscillator in analog-to-digital converter |
| JP7609846B2 (en) | 2020-03-11 | 2025-01-07 | ソニーセミコンダクタソリューションズ株式会社 | Delay compensation circuit and driver circuit |
| CN112350722B (en)* | 2020-11-16 | 2024-08-02 | 上海唯捷创芯电子技术有限公司 | Low-temperature drift ring oscillator, chip and communication terminal |
| CN117200757A (en)* | 2022-06-01 | 2023-12-08 | 长鑫存储技术有限公司 | Delay measurement circuit and control method thereof |
| CN118232846A (en)* | 2024-03-25 | 2024-06-21 | 上海芯璨电子科技有限公司 | Inverter-based gain boosting circuit, amplifier and receiver |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701831A (en)* | 1987-08-04 | 1989-03-01 | Philips Nv | OSCILLATOR WITH FREQUENCY STABILIZERS. |
| JP3332940B2 (en)* | 1991-03-18 | 2002-10-07 | 富士通株式会社 | Voltage controlled oscillator |
| US5241286A (en)* | 1991-08-28 | 1993-08-31 | Fred Mirow | FET oscillator using voltage and temperature compensated amplifier |
| JP2766103B2 (en)* | 1991-11-15 | 1998-06-18 | 三洋電機株式会社 | Phase locked loop |
| JPH0645892A (en)* | 1992-08-24 | 1994-02-18 | Yamaha Corp | Signal delay circuit |
| US5621360A (en)* | 1995-08-02 | 1997-04-15 | Intel Corporation | Voltage supply isolation buffer |
| JPH09172356A (en)* | 1995-12-19 | 1997-06-30 | Fujitsu Ltd | Delay circuit and digital phase lock circuit |
| JP3189662B2 (en)* | 1996-02-19 | 2001-07-16 | 株式会社村田製作所 | Temperature compensated piezoelectric oscillator |
| JP3688392B2 (en)* | 1996-05-31 | 2005-08-24 | 三菱電機株式会社 | Waveform shaping device and clock supply device |
| JP3779445B2 (en)* | 1997-08-14 | 2006-05-31 | 株式会社東芝 | Voltage controlled oscillator circuit |
| JP3613017B2 (en)* | 1998-08-06 | 2005-01-26 | ヤマハ株式会社 | Voltage controlled oscillator |
| JP2002290212A (en)* | 2001-03-27 | 2002-10-04 | Nec Corp | Voltage controlled oscillator |
| JP2003132676A (en)* | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | Semiconductor memory |
| JP2004304564A (en)* | 2003-03-31 | 2004-10-28 | Kawasaki Microelectronics Kk | Fluctuation compensating oscillator |
| JP2005117442A (en)* | 2003-10-09 | 2005-04-28 | Renesas Technology Corp | Semiconductor integrated circuit |
| DE10351050A1 (en)* | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Integrated charge pump voltage converter |
| US7081789B2 (en)* | 2003-12-24 | 2006-07-25 | Telefonaktiebolaget Lm Erisson (Publ) | Switched capacitor circuit compensation apparatus and method |
| KR20050076202A (en)* | 2004-01-20 | 2005-07-26 | 삼성전자주식회사 | Dleay signal generator circuit and memory system including the same |
| CN1694362B (en)* | 2004-05-05 | 2010-04-28 | 旺宏电子股份有限公司 | Signal adjustable delay line in integrated circuit |
| JP4129010B2 (en)* | 2005-07-12 | 2008-07-30 | 富士通株式会社 | Delay circuit |
| CN100547905C (en)* | 2005-11-17 | 2009-10-07 | 中国科学院半导体研究所 | Circulation circuit voltage-controlled oscillator with temperature compensation effect |
- 2008
- 2008-10-31JPJP2008281019Apatent/JP5440831B2/enactiveActive
- 2008-12-01CNCN201210158593.5Apatent/CN102761316B/enactiveActive
- 2008-12-01CNCN2008101788257Apatent/CN101447781B/enactiveActive
- 2013
- 2013-10-04JPJP2013209181Apatent/JP2014042314A/enactivePending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014042314A (en) | 2014-03-06 |
| CN101447781B (en) | 2012-07-11 |
| CN101447781A (en) | 2009-06-03 |
| CN102761316B (en) | 2015-11-18 |
| JP2009153110A (en) | 2009-07-09 |
| CN102761316A (en) | 2012-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5440831B2 (en) | Voltage-controlled oscillator and display device and system including the same | |
| US8384462B2 (en) | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same | |
| US9900015B2 (en) | Temperature-compensated oscillator and device including the same | |
| JP5674401B2 (en) | Semiconductor device | |
| CN102763335B (en) | Conductor integrated circuit device | |
| US8760143B2 (en) | Reference current generation circuit | |
| US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| US8736337B2 (en) | Semiconductor device, with high-resolution and wide-range adjustable clock | |
| JP3575453B2 (en) | Reference voltage generation circuit | |
| KR101070031B1 (en) | Circuit for generating reference current | |
| US7893728B2 (en) | Voltage-current converter and voltage controlled oscillator | |
| CN105099368B (en) | Oscillation circuit, current generation circuit, and oscillation method | |
| US20240195358A1 (en) | Oscillation circuit | |
| CN110601658B (en) | Automatic compensation of control voltage range of low voltage VCO | |
| JP7098997B2 (en) | Oscillator | |
| KR100520269B1 (en) | Voltage-current converter and self-oscillator using the same | |
| CN114489209B (en) | Low-power-supply-voltage accurate voltage following circuit and voltage following method | |
| JP5520192B2 (en) | Voltage-current converter | |
| JP2006211514A (en) | Semiconductor integrated circuit provided with output circuit | |
| JP2009141459A (en) | Piezoelectric oscillator | |
| WO2022113341A1 (en) | Voltage-controlled oscillator | |
| US8890627B2 (en) | Voltage controlled oscillator | |
| JP2013172431A (en) | Semiconductor device | |
| CN114553191A (en) | A Ring Oscillator Adaptive to Temperature and Supply Voltage | |
| JP2006222645A (en) | Temperature-compensated oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20110909 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20121102 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20121113 | |
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20130115 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20130730 | |
| A521 | Request for written amendment filed | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20131004 | |
| A911 | Transfer to examiner for re-examination before appeal (zenchi) | Free format text:JAPANESE INTERMEDIATE CODE: A911 Effective date:20131015 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20131120 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20131204 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:5440831 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 |