JP5287286B2 - Bias circuit - Google Patents
Bias circuitDownload PDFInfo
- Publication number
- JP5287286B2 JP5287286B2JP2009011321AJP2009011321AJP5287286B2JP 5287286 B2JP5287286 B2JP 5287286B2JP 2009011321 AJP2009011321 AJP 2009011321AJP 2009011321 AJP2009011321 AJP 2009011321AJP 5287286 B2JP5287286 B2JP 5287286B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- impedance
- bias circuit
- impedance conversion
- inductive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Description
Translated fromJapanese本発明は、商用通信機や軍事用レーダーのような広帯域アプリケーションで使用される高出力増幅器等に用いられるバイアス回路に関する。 The present invention relates to a bias circuit used for a high-power amplifier or the like used in a broadband application such as a commercial communication device or a military radar.
特開平９−２１４２０１号公報には、主線路を伝播する高周波信号の通過特性に影響を与えないでスイッチング素子にＤＣバイアス電圧を印加する高周波バイアス回路において、前記主線路と接する第一の高インピーダンス線路の他端に設け高周波帯で十分低いインピーダンスをもつ第２のキャパシタを介し接地する第２の高インピーダンス線路と第１のキャパシタからなる並列共振回路で、所望周波数帯の下限周波数近傍では前記第１と第２の高インピーダンス線路を足し合わせたときの位相変化がλ／４波長に相当し且つ第一のキャパシタの持つインピーダンスが十分高くなり、上限周波数近傍では共振するように設定することを特徴とする高周波バイアス回路が開示されている。 Japanese Patent Laid-Open No. 9-214201 discloses a first high-impedance contact with the main line in a high-frequency bias circuit that applies a DC bias voltage to the switching element without affecting the passage characteristics of the high-frequency signal propagating through the main line. A parallel resonant circuit comprising a first capacitor and a second high impedance line provided at the other end of the line and grounded via a second capacitor having a sufficiently low impedance in the high frequency band, in the vicinity of the lower limit frequency of the desired frequency band. The phase change when adding the first and second high impedance lines corresponds to λ / 4 wavelength, the impedance of the first capacitor is sufficiently high, and the resonance is set near the upper limit frequency. A high frequency bias circuit is disclosed.
また、特開２００６−８０６９８号公報には、半導体増幅素子を用いた直列帰還形の高周波発振回路を用いた周波数変換方法であって、線路の電気長が１波長であるマイクロストリップ線路リング共振器を用い、該マイクロストリップ線路上の入力端子から高周波信号と中間周波数帯信号とを合わせて入力する一方、該入力端子から電気長で半波長の位置にある点を該半導体増幅素子の入力伝送線路に接続し、さらに該入力端子から電気長で１／４波長の位置にある点に所定の特性インピーダンスのスタブ部を設けることにより、該半導体増幅素子の出力端子から該高周波発信回路の発振周波数を局部発振信号として搬送波成分を構成し、該中間周波数帯信号をその側波帯成分として周波数変換することを特徴とする周波数変換方法が開示されている。 Japanese Laid-Open Patent Publication No. 2006-80698 discloses a frequency conversion method using a series feedback type high-frequency oscillation circuit using a semiconductor amplifying element, wherein the electrical length of the line is one wavelength. The high frequency signal and the intermediate frequency band signal are input together from the input terminal on the microstrip line, and the point at the half-wavelength in electrical length from the input terminal is the input transmission line of the semiconductor amplifying element And a stub portion having a predetermined characteristic impedance at a point at an electrical length of ¼ wavelength from the input terminal, the oscillation frequency of the high-frequency transmission circuit is reduced from the output terminal of the semiconductor amplifying element. Disclosed is a frequency conversion method characterized in that a carrier wave component is formed as a local oscillation signal, and the intermediate frequency band signal is frequency converted as its sideband component. To have.
また、特開２０００−１２４７１３号公報には、ある位相定数βで決まる（２ｎ−１）／４波長（ｎ＝１，２，・・・）の長さを有し、前記の位相定数βの値と比較し十分に小さな量だけ前記βより小さな位相定数を有する先端開放スタブと、前記の先端開放スタブと同じ長さを有し、前記の位相定数βの値と比較し十分に小さい量だけ前記βより大きな位相定数を有する先端開放スタブとを並列に接続したことを特徴とするマイクロ波共振回路が開示されている。 Japanese Patent Laid-Open No. 2000-124713 has a length of (2n-1) / 4 wavelengths (n = 1, 2,...) Determined by a certain phase constant β. A tip open stub having a phase constant smaller than β by a sufficiently small amount compared to the value, and the same length as the tip open stub, and a sufficiently small amount compared to the value of the phase constant β. There is disclosed a microwave resonance circuit in which a tip open stub having a phase constant larger than β is connected in parallel.
本発明の目的は、大電流を流すことができ、かつ、十分広い通過帯域を確保することができるバイアス回路を提供することである。 An object of the present invention is to provide a bias circuit capable of flowing a large current and ensuring a sufficiently wide pass band.
本発明の他の目的は、使用する複数のキャリア信号の周波数以外の周波数において十分な減衰特性を有する小型なマルチキャリア用バイアス回路を提供することである。 Another object of the present invention is to provide a small multicarrier bias circuit having sufficient attenuation characteristics at frequencies other than the frequencies of a plurality of carrier signals to be used.
本発明のバイアス回路は、キャリア信号を入力する入力ノードと、キャリア信号を出力する出力ノードと、前記入力ノード及び第１のノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第１のインピーダンス変換素子と、前記第１のノード及び前記出力ノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第２のインピーダンス変換素子と、前記第１のノード及び第２のノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第３のインピーダンス変換素子と、前記第２のノードに接続される直流電源電圧ノードと、前記第２のノードを交流接地状態にする接地回路とを有することを特徴とする。 The bias circuit of the present invention is connected between an input node for inputting a carrier signal, an output node for outputting a carrier signal, the input node and the first node, and has a quarter wavelength with respect to the frequency of the carrier signal. A first impedance conversion element that performs impedance conversion; a second impedance conversion element that is connected between the first node and the output node and performs impedance conversion of a quarter wavelength with respect to the frequency of the carrier signal; A third impedance conversion element connected between the first node and the second node and performing an impedance conversion of a quarter wavelength with respect to a frequency of a carrier signal; and a DC power source connected to the second node It has a voltage node and a ground circuit for bringing the second node into an AC ground state.
大電流を流すことができ、かつ、十分広い通過帯域を確保することができる。また、使用する複数のキャリア信号の周波数以外の周波数において十分な減衰特性を得ることができる。 A large current can flow, and a sufficiently wide pass band can be secured. In addition, sufficient attenuation characteristics can be obtained at frequencies other than the frequencies of the plurality of carrier signals used.
（参考技術）
図１は、バイアス回路の構成例を示す回路図である。バイアス回路は、入力ノードＲＦＩＮ、出力ノードＲＦＯＵＴ、伝送線路１０１，１０２、バイアス供給線路１０３、直流電源電圧ノード１０４及びシャント容量１０５を有する。入力ノードＲＦＩＮの外部には、入力回路のソースインピーダンス１１１が接続される。ソースインピーダンス１１１は、インピーダンス値がＺ０である。出力ノードＲＦＯＵＴの外部には、出力回路のロードインピーダンス１１２が接続される。ロードインピーダンス１１２は、インピーダンス値がＺ０である。インピーダンス値Ｚ０は、例えば５０Ωである。(Reference technology)
FIG. 1 is a circuit diagram illustrating a configuration example of a bias circuit. The bias circuit includes an input node RFIN, an output node RFOUT,
入力ノードＲＦＩＮは、外部からキャリア信号を入力する。出力ノードＲＦＯＵＴは、外部へキャリア信号を出力する。伝送線路１０１は、特性インピーダンスＺ０を有し、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続される。伝送線路１０２は、特性インピーダンスＺ０を有し、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続される。バイアス供給線路１０３は、第１のノードＮ１及び第２のノードＮ２間に接続され、特性インピーダンスＹを有し、キャリア信号の周波数に対して１／４波長（λ／４）の線路長を有する。直流電源電圧ノード１０４は、第２のノードＮ２に接続され、第２のノードＮ２に直流電源電圧を供給する。シャント容量１０５は、第２のノードＮ２及び基準電位（接地電位）ノード間に接続される。このバイアス回路は、小型であり、低損失な特性を有し、高出力増幅器において内蔵されるバイアス回路に用いることができる。 The input node RFIN inputs a carrier signal from the outside. The output node RFOUT outputs a carrier signal to the outside. The
波長λに相当する周波数を有するキャリア信号は、第１のノードＮ１で開放として働くので、損失なく伝播される。しかしながら、バイアス回路が大電流を流せるようにするためには、使用している１／４波長のバイアス供給線路１０３の配線幅を広くする必要があり、１／４波長のバイアス供給線路１０３の特性インピーダンスＹは低化する。これは、バイアス回路の通過帯域を狭くしてしまう。 Since the carrier signal having a frequency corresponding to the wavelength λ acts as an open circuit at the first node N1, it is propagated without loss. However, in order to allow the bias circuit to pass a large current, it is necessary to increase the wiring width of the ¼ wavelength
また、十分な周波数帯域を確保することができれば、複数のキャリア信号に対してバイアス回路を使用することができる。ただし、アプリケーションによっては使用する複数のキャリア信号の周波数以外の周波数において、十分な減衰特性（信号分離特性）が要求されることがある。しかし、このような特性を有するバイアス回路を実現することは困難である。そのため、フィルタ回路と広帯域のバイアス回路を組み合わせることで所望の特性を実現することが考えられる。しかしながら、この方法によると装置全体が大きくなり、小型化の要請にこたえることができない。 If a sufficient frequency band can be secured, a bias circuit can be used for a plurality of carrier signals. However, depending on the application, sufficient attenuation characteristics (signal separation characteristics) may be required at frequencies other than the frequencies of a plurality of carrier signals to be used. However, it is difficult to realize a bias circuit having such characteristics. Therefore, it is conceivable to realize desired characteristics by combining a filter circuit and a wide-band bias circuit. However, according to this method, the entire apparatus becomes large and cannot meet the demand for downsizing.
以下の実施形態では、大電流を流すことができ、かつ、十分広い通過帯域を確保することができるバイアス回路を説明する。また、使用する複数のキャリア信号の周波数以外の周波数において十分な減衰特性を有する小型なマルチキャリア用バイアス回路を説明する。 In the following embodiments, a bias circuit capable of flowing a large current and ensuring a sufficiently wide pass band will be described. A small multi-carrier bias circuit having sufficient attenuation characteristics at frequencies other than the frequencies of a plurality of carrier signals to be used will be described.
（第１の実施形態）
図２は、本発明の第１の実施形態によるバイアス回路の構成例を示す回路図である。バイアス回路は、入力ノードＲＦＩＮ、出力ノードＲＦＯＵＴ、伝送線路２０１，２０２、バイアス供給線路２０３、直流電源電圧ノード２０４及びシャント容量２０５を有する。入力ノードＲＦＩＮの外部には、入力回路のソースインピーダンス２１１が接続される。ソースインピーダンス２１１は、インピーダンス値がＺ０である。出力ノードＲＦＯＵＴの外部には、出力回路のロードインピーダンス２１２が接続される。ロードインピーダンス２１２は、インピーダンス値がＺ０である。インピーダンス値Ｚ０は、例えば５０Ωである。(First embodiment)
FIG. 2 is a circuit diagram showing a configuration example of the bias circuit according to the first embodiment of the present invention. The bias circuit includes an input node RFIN, an output node RFOUT,
入力ノードＲＦＩＮは、外部からキャリア信号を入力する。出力ノードＲＦＯＵＴは、外部へキャリア信号を出力する。第１の伝送線路２０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続され、特性インピーダンスＸを有し、キャリア信号の周波数に対して１／４波長（λ／４）の線路長を有する。第２の伝送線路２０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続され、特性インピーダンスＸを有し、キャリア信号の周波数に対して１／４波長の線路長を有する。バイアス供給線路２０３は、第１のノードＮ１及び第２のノードＮ２間に接続され、特性インピーダンスＹを有し、キャリア信号の周波数に対して１／４波長の線路長を有する。直流電源電圧ノード２０４は、第２のノードＮ２に接続され、第２のノードＮ２に直流電源電圧を供給する。シャント容量２０５は、第２のノードＮ２及び基準電位（接地電位）ノード間に接続される。基準電位ノードは、例えば接地導体である。このバイアス回路は、小型であり、低損失な特性を有し、高出力増幅器において内蔵されるバイアス回路に用いることができる。 The input node RFIN inputs a carrier signal from the outside. The output node RFOUT outputs a carrier signal to the outside. The
以上のように、バイアス回路は、直流電源電圧ノード２０４から１／４波長のバイアス供給線路２０３を介して分岐し、一方へは１／４波長の伝送線路２０１を介して入力ノードＲＦＩＮへ接続され、他方へは１／４波長の伝送線路２０２を介して出力ノードＲＦＯＵＴへ接続される。本実施形態では、１／４波長の長さを有するバイアス供給線路２０３に対して、最適化された特性インピーダンスＸを持つ１／４波長の伝送線路２０１及び２０２を両側に配置する。 As described above, the bias circuit branches from the DC power
バイアス回路は、キャリア信号の中心周波数よりも高周波数側で容量性であり、低周波数側で誘導性である。高周波数側で誘導性であり、低周波数側で容量性特性を示す低インピーダンスの伝送線路を組み合わせることにより、周波数依存性を相殺することができる。１／４波長の長さを有するバイアス供給線路２０３に対して、１／４波長の伝送線路２０１及び２０２を両側に配置する理由は、キャリア信号の中心周波数における通過特性を悪化させないためである。 The bias circuit is capacitive on the higher frequency side than the center frequency of the carrier signal and is inductive on the lower frequency side. By combining a low impedance transmission line that is inductive on the high frequency side and exhibits capacitive characteristics on the low frequency side, the frequency dependence can be offset. The reason why the quarter
図３は、バイアス供給線路２０３の特性インピーダンスＹが５０Ωの場合、伝送線路２０１及び２０２の特性インピーダンスＸを変化させた場合の比帯域を示すグラフである。比帯域は、入力ノードＲＦＩＮに信号を入力したときの反射損失が−２０ｄＢ以下となる帯域の、中心周波数に対する比を示す。特性インピーダンスＸに応じて、比帯域も変化する。特性インピーダンスＸが３７Ωになったとき比帯域は最大値をとり、１００％を超える。したがって、特性インピーダンスＹが５０Ωのとき、特性インピーダンスＸの最適値は３７Ωであり、比帯域が最大値となり、反射損失が最も少ない。 FIG. 3 is a graph showing a band ratio when the characteristic impedance X of the
図４は、図１のバイアス回路の通過特性４１１及び反射特性４１２と、図２のバイアス回路の通過特性４０１及び反射特性４０２とを比較した図である。通過特性４０１及び４１１は、入力ノードＲＦＩＮの入力信号の大きさに対する出力ノードＲＦＯＵＴの出力信号の大きさを示し、大きいほど通過損失が少ないことを示す。反射特性４０２及び４１２は、入力ノードＲＦＩＮに入力した信号の大きさに対する反射信号の大きさを示し、小さいほど反射損失が少ないことを示す。キャリア信号の中心周波数は、例えば９．５ＧＨｚである。９．５ＧＨｚの中心周波数の低周波数側と高周波数側で、図２のバイアス回路の通過特性４０１は、図１のバイアス回路の通過特性４１１に対して向上していることが確認できる。また、図２のバイアス回路の反射特性４０２についても、図１のバイアス回路の反射特性４１２に対して向上している。 FIG. 4 is a diagram comparing the
図５は、バイアス供給線路２０３の特性インピーダンスＹを変化させた場合の伝送線路２０１及び２０２の特性インピーダンスＸの最適値を示すグラフである。特性インピーダンスＹの値に対して、特性インピーダンスＸの最適値は変化する。特性インピーダンスＹが大きくなると、特性インピーダンスＸの最適値も大きくなる。図２の入力回路のソースインピーダンス２１１の値Ｚ０及び出力回路のロードインピーダンス２１２の値Ｚ０は、５０Ωである。図１のバイアス回路では、伝送線路１０１及び１０２の特性インピーダンスＺ０は、ソースインピーダンス２１１及びロードインピーダンス２１２の値Ｚ０と同じである。これに対し、図２のバイアス回路の特性インピーダンスＸは、ソースインピーダンス２１１及びロードインピーダンス２１２の値Ｚ０より小さい。すなわち、第１の伝送線路２０１の特性インピーダンスＸは、入力ノードＲＦＩＮに接続される入力回路のソースインピーダンス２１１の値Ｚ０より小さい。また、第２の伝送線路２０２の特性インピーダンスＸは、出力ノードＲＦＯＵＴに接続される出力回路のロードインピーダンス２１２の値Ｚ０より小さい。 FIG. 5 is a graph showing the optimum value of the characteristic impedance X of the
図６は、特性インピーダンスＹの値に対して、図５の特性インピーダンスＸの値が最適化された場合の比帯域を示すグラフである。特性６０１は、図２のバイアス回路の比帯域特性を示す。特性６０２は、図１のバイアス回路の比帯域特性を示す。図２のバイアス回路の比帯域特性６０１は、図１のバイアス回路の比帯域特性６０２に対して、大幅な帯域向上が認められる。 FIG. 6 is a graph showing a ratio band when the value of the characteristic impedance X in FIG. 5 is optimized with respect to the value of the characteristic impedance Y. A characteristic 601 indicates a ratio band characteristic of the bias circuit of FIG. A characteristic 602 indicates a ratio band characteristic of the bias circuit of FIG. The
バイアス回路が大電流を流すためには、バイアス供給線路２０３の配線幅を広くする必要があり、バイアス供給線路２０３の特性インピーダンスＹは低化する。本実施形態のバイアス回路は、バイアス供給線路２０３の配線幅を広くしてバイアス供給線路２０３に大電流を流すことができる。その場合、特性インピーダンスＹが小さくても、伝送線路２０１及び２０２の特性インピーダンスＸを最適化することにより、十分広い通過帯域を確保することができる。バイアス供給線路２０３の配線幅は、所望の電流容量を満足するように定めることができる。 In order for the bias circuit to pass a large current, the wiring width of the
本実施形態のバイアス回路は、異なる複数の周波数のキャリア信号を使用することができる。例えば、５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚの３つの異なる周波数のキャリア信号を使用することができる。その場合、使用する複数の周波数以外の周波数において、十分な減衰特性（信号分離特性）が要求される。 The bias circuit of this embodiment can use carrier signals having different frequencies. For example, three different frequency carrier signals of 5 GHz, 9.5 GHz, and 14 GHz can be used. In that case, sufficient attenuation characteristics (signal separation characteristics) are required at frequencies other than a plurality of frequencies to be used.
上記のように、本実施形態のバイアス回路は、バイアス供給線路２０３に対して、最適化された特性インピーダンスＸを持つ伝送線路２０１及び２０２を両側に配置する。また、信号分離特性を向上させるためには、バイアス供給線路２０３の特性インピーダンスＹを十分に低くする必要がある。 As described above, the bias circuit of the present embodiment arranges the
図７は、図１のバイアス回路の通過特性７１１及び反射特性７１２と、図２のバイアス回路の通過特性７０１及び反射特性７０２とを比較した図である。図２のバイアス回路のバイアス供給線路２０３の特性インピーダンスＹは、１０Ωである。伝送線路２０１及び２０２の特性インピーダンスＸは、図９に示す最適値である。図２のバイアス回路の通過特性７０１は、図１のバイアス回路の通過特性７１１に対して、使用する５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚの３つの周波数で向上していることが確認できる。また、図２のバイアス回路の反射特性７０２も、図１のバイアス回路の通過特性７１２に対して、使用する５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚの３つの周波数で向上していることが確認できる。 7 is a diagram comparing the
図７は図２のバイアス回路の特性インピーダンスＹが１０Ωの場合の通過特性７０１及び反射特性７０２を示すグラフであり、図８は図２のバイアス回路の特性インピーダンスＹが２Ωの場合の通過特性８０１及び反射特性８０２を示すグラフである。図８の特性インピーダンスＹが２Ωのときの通過特性８０１及び反射特性８０２は、図７の特性インピーダンスＹが１０Ωのときの通過特性７０１及び反射特性７０２に対して、使用する５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚ以外の７ＧＨｚ近傍及び１２ＧＨｚ近傍における通過損失及び反射損失が増加しており、信号分離特性が向上していることを示している。すなわち、図２のバイアス回路は、不要な７ＧＨｚ近傍及び１２ＧＨｚ近傍の周波数を除去するフィルタ機能を有するので、別途フィルタを設ける必要がなく、小型化することができる。 7 is a graph showing the
図７及び図８において、本実施形態は、入力ノードＲＦＩＮに入力する信号の反射特性７０２及び８０２が異なる３つの周波数５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚにおいて極小値を有する。また、異なる３つの周波数５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚにおいて通過特性が最大となるように、伝送線路２０１及び２０２の特性インピーダンスＸの最適値を設定することができる。また、異なる３つの周波数５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚにおいて所望の通過特性が得られるように、バイアス供給線路２０３の配線幅を設定することができる。 7 and 8, the present embodiment has local minimum values at three frequencies of 5 GHz, 9.5 GHz, and 14 GHz with
図９は、バイアス供給線路２０３の特性インピーダンスＹを変化させた場合の伝送線路２０１及び２０２の特性インピーダンスＸの最適値を示すグラフである。特性インピーダンスＹの値に対して、特性インピーダンスＸの最適値は変化する。特性インピーダンスＹが大きくなると、特性インピーダンスＸの最適値も大きくなる。図２の入力回路のソースインピーダンス２１１の値Ｚ０及び出力回路のロードインピーダンス２１２の値Ｚ０は、５０Ωである。図１のバイアス回路では、伝送線路１０１及び１０２の特性インピーダンスＺ０は、ソースインピーダンス２１１及びロードインピーダンス２１２の値Ｚ０と同じである。これに対し、図２のバイアス回路の特性インピーダンスＸは、ソースインピーダンス２１１及びロードインピーダンス２１２の値Ｚ０より小さい。 FIG. 9 is a graph showing the optimum value of the characteristic impedance X of the
図１０は、バイアス供給線路２０３の特性インピーダンスＹを変化させた場合の信号分離特性を示すグラフである。伝送線路２０１及び２０２の特性インピーダンスＸは、図９に示す最適値を用いている。信号分離特性は、不要な周波数７．２５ＧＨｚにおける反射特性を示し、大きいほど反射損失が大きく、信号分離特性が優れていることを示す。特性インピーダンスＹに応じて、信号分離特性は変化する。特性インピーダンスＹが小さいほど、信号分離特性が優れ、不要な周波数の信号を通過させず、必要な３つの周波数５ＧＨｚ、９．５ＧＨｚ及び１４ＧＨｚの信号のみを通過させることができる。 FIG. 10 is a graph showing signal separation characteristics when the characteristic impedance Y of the
本実施形態のバイアス回路は、複数の周波数のキャリア信号を使用することができ、使用する複数のキャリア信号の周波数以外の周波数において、十分な減衰特性（信号分離特性）を得ることができる。また、バイアス回路は、不要な周波数の信号を減衰させるフィルタ機能を有するので、別途フィルタを設ける必要がない。本実施形態によれば、使用する複数のキャリア信号の周波数以外の周波数において十分な減衰特性を有する小型なマルチキャリア用バイアス回路を実現することができる。 The bias circuit of this embodiment can use carrier signals having a plurality of frequencies, and can obtain sufficient attenuation characteristics (signal separation characteristics) at frequencies other than the frequencies of the plurality of carrier signals to be used. Further, since the bias circuit has a filter function for attenuating a signal having an unnecessary frequency, it is not necessary to provide a separate filter. According to the present embodiment, it is possible to realize a small multicarrier bias circuit having sufficient attenuation characteristics at frequencies other than the frequencies of a plurality of carrier signals to be used.
なお、伝送線路２０１は、第１のインピーダンス変換素子であればよい。第１のインピーダンス変換素子２０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う。 The
また、伝送線路２０２は、第２のインピーダンス変換素子であればよい。第２のインピーダンス変換素子２０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う。 The
また、バイアス供給線路２０３は、第３のインピーダンス変換素子であればよい。第３のインピーダンス変換素子２０３は、第１のノードＮ１及び第２のノードＮ２間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う。 The
また、シャント容量２０５は、接地回路であればよい。接地回路２０５は、第２のノードＮ２を交流接地状態にする。 The
以下の第２〜第１２の実施形態では、上記の第１〜第３のインピーダンス変換素子及び接地回路の他の例を示す。 In the following second to twelfth embodiments, other examples of the first to third impedance conversion elements and the ground circuit are shown.
（第２の実施形態）
図１１は、本発明の第２の実施形態によるバイアス回路の構成例を示す回路図である。図１１のバイアス回路は、図２のバイアス回路に対して、線路２０１〜２０３の代わりに誘導性素子１１０１〜１１０３及び容量性素子１１１１〜１１１３を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の誘導性素子１１０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続される。第２の誘導性素子１１０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続される。第３の誘導性素子１１０３は、第１のノードＮ１及び第２のノードＮ２間に接続される。第１の容量性素子１１１１は、入力ノードＲＦＩＮ及び基準電位ノード間に接続される。第２の容量性素子１１１２は、出力ノードＲＦＯＵＴ及び基準電位ノード間に接続される。第３の容量性素子１１１３は、第１のノードＮ１及び基準電位ノード間に接続される。誘導性素子１１０１〜１１０３は、伝送線路のインダクタ成分でもよい。(Second Embodiment)
FIG. 11 is a circuit diagram showing a configuration example of a bias circuit according to the second embodiment of the present invention. The bias circuit of FIG. 11 is different from the bias circuit of FIG. 2 in that
第１の誘導性素子１１０１及び第１の容量性素子１１１１は、第１の実施形態の第１のインピーダンス変換素子に対応する。第２の誘導性素子１１０２及び第２の容量性素子１１１２は、第１の実施形態の第２のインピーダンス変換素子に対応する。第３の誘導性素子１１０３及び第３の容量性素子１１１３は、第１の実施形態の第３のインピーダンス変換素子に対応する。 The first
以上のように、誘導性素子１１０３及び容量性素子１１１３は共振し、その共振周波数がキャリア信号の周波数に一致するように設計する。キャリア信号の中心周波数をｆｃ、誘導性素子１１０３のインダクタンス値をＬ、容量性素子１１１３のキャパシタンス値をＣとすると、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝になるように、インダクタンス値Ｌ及びキャパシタンス値Ｃを決める。 As described above, the
また、誘導性素子１１０１，１１０２及び容量性素子１１１１，１１１２は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように設計する。キャリア信号の中心周波数をｆｃ、誘導性素子１１０１，１１０２のインダクタンス値をＬ、容量性素子１１１１，１１１２のキャパシタンス値をＣとすると、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝になるように、インダクタンス値Ｌ及びキャパシタンス値Ｃを決める。 Further, the
本実施形態は、第１の実施形態と同様の効果を有する。 The present embodiment has the same effect as the first embodiment.
（第３の実施形態）
図１２は、本発明の第３の実施形態によるバイアス回路の構成例を示す回路図である。図１２のバイアス回路は、図２のバイアス回路に対して、伝送線路２０１及び２０２の代わりに伝送線路１２０１及び１２０２を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Third embodiment)
FIG. 12 is a circuit diagram showing a configuration example of a bias circuit according to the third embodiment of the present invention. The bias circuit of FIG. 12 is obtained by providing
入力ノードＲＦＩＮの外部には、入力回路のソースインピーダンス１２１１が接続される。ソースインピーダンス１２１１は、インピーダンス値がＺ１である。出力ノードＲＦＯＵＴの外部には、出力回路のロードインピーダンス１２１２が接続される。ロードインピーダンス１２１２は、インピーダンス値がＺ２である。ソースインピーダンス１２１１のインピーダンス値Ｚ１とロードインピーダンス１２１２のインピーダンス値Ｚ２とは相互に異なる。 A
第１の伝送線路１２０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続され、特性インピーダンスＸ１を有し、キャリア信号の周波数に対して１／４波長の線路長を有する。第２の伝送線路１２０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続され、特性インピーダンスＸ２を有し、キャリア信号の周波数に対して１／４波長の線路長を有する。第１の伝送線路１２０１の特性インピーダンスＸ１と第２の伝送線路１２０２の特性インピーダンスＸ２とは相互に異なる。 The
ソースインピーダンス１２１１のインピーダンス値Ｚ１とロードインピーダンス１２１２のインピーダンス値Ｚ２とが相互に異なる場合には、Ｘ１2／Ｚ１＝Ｘ２2／Ｚ２になるように、特性インピーダンスＸ１及びＸ２を決める。When the impedance value Z1 of the
入力ノードＲＦＩＮに接続される入力回路のソースインピーダンス１２１１の値Ｚ１が出力ノードＲＦＯＵＴに接続される出力回路のロードインピーダンス１２１２の値Ｚ２より大きいときには、第１の伝送線路（第１のインピーダンス変換素子）１２０１の特性インピーダンスＸ１は第２の伝送線路（第２のインピーダンス変換素子）１２０２の特性インピーダンスＸ２より大きい。 When the value Z1 of the
また、入力ノードＲＦＩＮに接続される入力回路のソースインピーダンス１２１１の値Ｚ１が出力ノードＲＦＯＵＴに接続される出力回路のロードインピーダンス１２１２の値Ｚ２より小さいときには、第１の伝送線路（第１のインピーダンス変換素子）１２０１の特性インピーダンスＸ１は第２の伝送線路（第２のインピーダンス変換素子）１２０２の特性インピーダンスＸ２より小さい。 When the value Z1 of the
本実施形態は、第１の実施形態と同様の効果を有する。 The present embodiment has the same effect as the first embodiment.
（第４の実施形態）
図１３は、本発明の第４の実施形態によるバイアス回路の構成例を示す回路図である。図１３のバイアス回路は、図２のバイアス回路に対して、伝送線路２０１及び２０２の代わりに誘導性素子１１０１，１１０２及びｎチャネル電界効果トランジスタ１３０１，１３０２を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Fourth embodiment)
FIG. 13 is a circuit diagram showing a configuration example of a bias circuit according to the fourth embodiment of the present invention. The bias circuit of FIG. 13 is different from the bias circuit of FIG. 2 in that
第１の誘導性素子１１０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続される。第２の誘導性素子１１０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続される。第１のトランジスタ１３０１は、ドレインが入力ノードＲＦＩＮに接続され、ゲートが制御ノードＣＴＬに接続され、ソースが基準電位ノードに接続される。第２のトランジスタ１３０２は、ドレインが出力ノードＲＦＯＵＴに接続され、ゲートが制御ノードＣＴＬに接続され、ソースが基準電位ノードに接続される。 The first
第１の誘導性素子１１０１及び第１のトランジスタ１３０１は、第１の実施形態の第１のインピーダンス変換素子に対応する。第２の誘導性素子１１０２及び第２のトランジスタ１３０２は、第１の実施形態の第２のインピーダンス変換素子に対応する。 The first
制御ノードＣＴＬをローレベルにすると、トランジスタ１３０１及び１３０２はオフし、図１１の容量性素子１１１１及び１１１２として機能する。その場合、図１１のバイアス回路と同様に、容量性素子としてのトランジスタ１３０１，１３０２及び誘導性素子１１０１，１１０２は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように設計する。キャリア信号の中心周波数をｆｃ、誘導性素子１１０１，１１０２のインダクタンス値をＬ、トランジスタ（容量性素子）１３０１，１３０２のキャパシタンス値をＣとすると、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝になるように、インダクタンス値Ｌ及びキャパシタンス値Ｃを決める。この共振により、入力ノードＲＦＩＮに入力されたキャリア信号は、バイアス回路を通過し、出力ノードＲＦＯＵＴから出力される。 When the control node CTL is set to a low level, the
また、制御ノードＣＴＬをハイレベルにすると、トランジスタ１３０１及び１３０２はオンし、抵抗として機能する。その場合、バイアス回路はＬＣ共振せず、入力ノードＲＦＩＮに入力されたキャリア信号は遮断され、出力ノードＲＦＯＵＴからはキャリア信号が出力されない。 When the control node CTL is set to a high level, the
以上のように、制御ノードＣＴＬのレベルを制御することにより、バイアス回路は、高周波数スイッチ回路として機能する。制御レベルＣＴＬがローレベルの場合、本実施形態は、第１の実施形態と同様の効果を有する。 As described above, the bias circuit functions as a high-frequency switch circuit by controlling the level of the control node CTL. When the control level CTL is a low level, the present embodiment has the same effect as the first embodiment.
（第５の実施形態）
図１４は、本発明の第５の実施形態によるバイアス回路の構成例を示す回路図である。図１４のバイアス回路は、図１３のバイアス回路に対して、トランジスタ１３０１，１３０２の代わりにダイオード１４０１，１４０２を設けたものである。以下、本実施形態が第４の実施形態と異なる点を説明する。(Fifth embodiment)
FIG. 14 is a circuit diagram showing a configuration example of a bias circuit according to the fifth embodiment of the present invention. The bias circuit of FIG. 14 is obtained by providing
第１のダイオード１４０１は、アノードが基準電位ノードに接続され、カソードが入力ノードＲＦＩＮに接続される。第２のダイオード１４０２は、アノードが基準電位ノードに接続され、カソードが出力ノードＲＦＯＵＴに接続される。 The
ダイオード１４０１及び１４０２は、逆バイアスが印加されると、容量性素子として機能する。すなわち、ダイオード１４０１及び１４０２は、図１３のトランジスタ１３０１及び１３０２のオフ状態と同じ機能を果たす。本実施形態は、第４の実施形態と同様に、容量性素子としてのダイオード１４０１，１４０２及び誘導性素子１１０１，１１０２は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように、誘導性素子１１０１，１１０２のインダクタンス値Ｌ及びダイオード１４０１，１４０２のキャパシタンス値Ｃを設計する。すなわち、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝を満たす必要がある。 The
第１の誘導性素子１１０１及び第１のダイオード１４０１は、第１の実施形態の第１のインピーダンス変換素子に対応する。第２の誘導性素子１１０２及び第２のダイオード１４０２は、第１の実施形態の第２のインピーダンス変換素子に対応する。本実施形態は、第４の実施形態のトランジスタ１３０１及び１３０２のオフ状態と同様の効果を有する。 The first
（第６の実施形態）
図１５は、本発明の第６の実施形態によるバイアス回路の構成例を示す回路図である。図１５のバイアス回路は、図２のバイアス回路に対して、第１の伝送線路２０１の代わりに整合回路１５０１、ｎチャネル電界効果トランジスタ１５０２及び第１の誘導性素子１５０３を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Sixth embodiment)
FIG. 15 is a circuit diagram showing a configuration example of a bias circuit according to the sixth embodiment of the present invention. The bias circuit of FIG. 15 is different from the bias circuit of FIG. 2 in that a
整合回路１５０１は、入力ノードＲＦＩＮ及び第１のトランジスタ１５０２のゲート間に接続される。第１のトランジスタ１５０２のソースは、基準電位ノードに接続される。第１の誘導性素子１５０３は、第１のトランジスタ１５０２のドレイン及び第１のノードＮ１間に接続される。なお、第１の誘導性素子１５０３は、伝送線路のインダクタ成分でもよい。 The
第１のトランジスタ１５０２の出力回路は、抵抗Ｒ及び容量Ｃの並列接続の等価回路で表わすことができる。この場合、Ｌ／（Ｒ×Ｃ）＝Ｘ2／Ｚ０となるように、各パラメータを決める。ここで、Ｌは第１の誘導性素子１５０３のインダクタンス値、Ｘは伝送線路２０２の特性インピーダンス、Ｚ０はソースインピーダンス２１１及びロードインピーダンス２１２の値である。The output circuit of the
また、第４の実施形態と同様に、第１のトランジスタ１５０２の出力容量Ｃ及び第１の誘導性素子１５０２は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように、第１の誘導性素子１５０３のインダクタンス値Ｌ及び第１のトランジスタ１５０２の出力容量Ｃを設計する。すなわち、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝を満たす必要がある。 Similarly to the fourth embodiment, the output capacitance C of the
バイアス回路内の第１のトランジスタ１５０２は、入力信号を増幅する高周波数増幅器として機能する。第１のトランジスタ１５０２及び第１の誘導性素子１５０３及び整合回路１５０１は、第１の実施形態の第１のインピーダンス変換素子に対応する。本実施形態は、第１の実施形態と同様の効果を有する。 The
（第７の実施形態）
図１６は、本発明の第７の実施形態によるバイアス回路の構成例を示す回路図である。図１６のバイアス回路は、図２のバイアス回路に対して、伝送線路２０１及び２０２の代わりに誘導性素子１６０１，１６０２及び容量性素子１６０３，１６０４を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Seventh embodiment)
FIG. 16 is a circuit diagram showing a configuration example of a bias circuit according to the seventh embodiment of the present invention. The bias circuit of FIG. 16 is different from the bias circuit of FIG. 2 in that
第１の誘導性素子１６０１は、入力ノードＲＦＩＮ及び第１のノードＮ１間に接続される。第１の容量性素子１６０３は、第１の誘導性素子１６０１に並列に接続される。第２の誘導性素子１６０２は、第１のノードＮ１及び出力ノードＲＦＯＵＴ間に接続される。第２の容量性素子１６０４は、第２の誘導性素子１６０２に並列に接続される。誘導性素子１６０１及び１６０２は、伝送線路のインダクタ成分でもよい。 The first
第１の誘導性素子１６０１及び第１の容量性素子１６０３は、第１の実施形態の第１のインピーダンス変換素子に対応する。第２の誘導性素子１６０２及び第２の容量性素子１６０４は、第１の実施形態の第２のインピーダンス変換素子に対応する。 The first
第４の実施形態と同様に、誘導性素子１６０１，１６０２及び容量性素子１６０３，１６０４は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように、誘導性素子１６０１，１６０２のインダクタンス値Ｌ及び容量性素子１６０３，１６０４のキャパシタンス値Ｃを設計する。すなわち、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝を満たす必要がある。本実施形態は、第１の実施形態と同様の効果を有する。 As in the fourth embodiment, the
（第８の実施形態）
図１７は、本発明の第８の実施形態によるバイアス回路の構成例を示す回路図である。図１７のバイアス回路は、図１６のバイアス回路に対して、容量性素子１６０３，１６０４の代わりにｎチャネル電界効果トランジスタ１７０１，１７０２を設けたものである。以下、本実施形態が第７の実施形態と異なる点を説明する。(Eighth embodiment)
FIG. 17 is a circuit diagram showing a configuration example of a bias circuit according to the eighth embodiment of the present invention. The bias circuit in FIG. 17 is different from the bias circuit in FIG. 16 in that n-channel
第１のトランジスタ１７０１は、ゲートが制御ノードＣＴＬに接続され、ドレインが入力ノードＲＦＩＮに接続され、ソースが第１のノードＮ１に接続される。第２のトランジスタ１７０２は、ゲートが制御ノードＣＴＬに接続され、ドレインが第１のノードＮ１に接続され、ソースが出力ノードＲＦＯＵＴに接続される。 The
第１の誘導性素子１６０１及び第１のトランジスタ１７０１は、第１の実施形態の第１のインピーダンス変換素子に対応する。第２の誘導性素子１６０２及び第２のトランジスタ１７０２は、第１の実施形態の第２のインピーダンス変換素子に対応する。 The first
制御ノードＣＴＬをローレベルにすると、トランジスタ１７０１及び１７０２はオフし、図１６の容量性素子１６０３及び１６０４として機能する。その場合、図１６のバイアス回路と同様に、容量性素子としてのトランジスタ１７０１，１７０２及び誘導性素子１６０１，１６０２は共振し、その共振周波数がキャリア信号の周波数ｆｃに一致するように設計する。キャリア信号の中心周波数をｆｃ、誘導性素子１６０１，１６０２のインダクタンス値をＬ、トランジスタ（容量性素子）１７０１，１７０２のキャパシタンス値をＣとすると、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝になるように、インダクタンス値Ｌ及びキャパシタンス値Ｃを決める。この共振により、入力ノードＲＦＩＮに入力されたキャリア信号は、バイアス回路を通過し、出力ノードＲＦＯＵＴから出力される。 When the control node CTL is set to a low level, the
また、制御ノードＣＴＬをハイレベルにすると、トランジスタ１７０１及び１７０２はオンし、抵抗として機能する。その場合、バイアス回路はＬＣ共振せず、入力ノードＲＦＩＮに入力されたキャリア信号は遮断され、出力ノードＲＦＯＵＴからはキャリア信号が出力されない。 When the control node CTL is set to a high level, the
以上のように、制御ノードＣＴＬのレベルを制御することにより、バイアス回路は、高周波数スイッチ回路として機能する。制御レベルＣＴＬがローレベルの場合、本実施形態は、第７の実施形態と同様の効果を有する。 As described above, the bias circuit functions as a high-frequency switch circuit by controlling the level of the control node CTL. When the control level CTL is a low level, the present embodiment has the same effect as the seventh embodiment.
（第９の実施形態）
図１８は、本発明の第９の実施形態によるバイアス回路の構成例を示す回路図である。図１８のバイアス回路は、図１２のバイアス回路に対して、誘導性素子１８０１及びｎチャネル電界効果トランジスタ１８０２を追加したものである。以下、本実施形態が第３の実施形態と異なる点を説明する。(Ninth embodiment)
FIG. 18 is a circuit diagram showing a configuration example of a bias circuit according to the ninth embodiment of the present invention. The bias circuit of FIG. 18 is obtained by adding an
伝送線路１２０２は、第１のノードＮ１に接続され、キャリア信号の周波数に対して１／４波長の線路長をもつ。誘導性素子１８０１は、伝送線路１２０２及びトランジスタ１８０２のゲート間に接続される。なお、誘導性素子１８０１は、伝送線路のインダクタ成分でもよい。トランジスタ１８０２は、ドレインが出力ノードＲＦＯＵＴに接続され、ソースが基準電位ノードに接続される。伝送線路１２０２、誘導性素子１８０１及びトランジスタ１８０２は、第１の実施形態の第２のインピーダンス変換素子に対応する。 The
第３の実施形態と同様に、ソースインピーダンス１２１１の値Ｚ１とロードインピーダンス１２１２の値Ｚ２が異なる場合には、Ｘ１2／Ｚ１＝Ｘ２2／Ｚ２を満たすように、第１の伝送線路１２０１の特性インピーダンスＸ１及び第２の伝送線路１２０２の特性インピーダンスＸ２を決める。Similar to the third embodiment, when the value Z1 of the
トランジスタ１８０２の入力回路は、ゲート容量（入力容量）Ｃの等価回路で表わすことができる。誘導性素子１８０１を設けることにより、誘導性素子１８０１及びゲート容量Ｃの共振により、ゲート容量Ｃの虚数部を打ち消し、抵抗成分の実数部のみを残すことができる。キャリア信号の周波数をｆｃとすると、ｆｃ＝１／｛２×π×√（Ｌ×Ｃ）｝になるように、誘導性素子１８０１のインダクタンス値Ｌ及びゲート容量Ｃを決める。 An input circuit of the
バイアス回路内のトランジスタ１８０２は、入力信号を増幅する高周波数増幅器として機能する。本実施形態は、第３の実施形態と同様の効果を有する。 The
（第１０の実施形態）
図１９は、本発明の第１０の実施形態によるバイアス回路の構成例を示す回路図である。図１９のバイアス回路は、図２のバイアス回路に対して、シャント容量２０５の代わりにラディアルスタブ１９０１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Tenth embodiment)
FIG. 19 is a circuit diagram showing a configuration example of a bias circuit according to the tenth embodiment of the present invention. The bias circuit of FIG. 19 is obtained by providing a
ラディアルスタブ１９０１は、一端（左端）が第２のノードＮ２に接続され、他端（右端）が開放状態であり、キャリア信号の周波数に対して１／４波長の長さをもつ扇形の導体である。ラディアルスタブ１９０１は、第１の実施形態の接地回路に対応する。ラディアルスタブ１９０１は、１／４波長の長さを有するので、インピーダンス変換を行うことができる。ラディアルスタブ１９０１の右端が開放状態であるので、ラディアルスタブ１９０１の左端に接続される第２のノードＮ２は短絡状態になる。これにより、ラディアルスタブ１９０１は、図２のシャント容量２０５と同様の機能を果たすことができる。本実施形態は、第１の実施形態と同様の効果を有する。 The
（第１１の実施形態）
図２０は、本発明の第１１の実施形態によるバイアス回路の構成例を示す回路図である。図２０のバイアス回路は、図２のバイアス回路に対して、シャント容量２０５の代わりに開放スタブ２００１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。(Eleventh embodiment)
FIG. 20 is a circuit diagram showing a configuration example of the bias circuit according to the eleventh embodiment of the present invention. The bias circuit of FIG. 20 is obtained by providing an
開放スタブ２００１は、一端（左端）が第２のノードＮ２に接続され、他端（右端）が開放状態であり、キャリア信号の周波数に対して１／４波長の長さをもつ導体である。開放スタブ２００１は、第１の実施形態の接地回路に対応する。開放スタブ２００１は、１／４波長の長さを有するので、インピーダンス変換を行うことができる。開放スタブ２００１の右端が開放状態であるので、開放スタブ２００１の左端に接続される第２のノードＮ２は短絡状態になる。これにより、開放スタブ２００１は、図２のシャント容量２０５と同様の機能を果たすことができる。本実施形態は、第１の実施形態と同様の効果を有する。 The
（第１２の実施形態）
本発明の第１２の実施形態は、第１〜第１１の実施形態のバイアス回路において、配線素子はアルミナ基板上に形成され、容量性素子は高誘電率基板上に形成される。また、配線素子及び薄膜容量性素子は、ＳｉＣ、Ｓｉ、ＧａＮ、ＩｎＰ、ＧａＡｓ又はサファイヤ基板上に形成される。(Twelfth embodiment)
According to a twelfth embodiment of the present invention, in the bias circuit according to the first to eleventh embodiments, the wiring element is formed on an alumina substrate, and the capacitive element is formed on a high dielectric constant substrate. The wiring element and the thin film capacitive element are formed on SiC, Si, GaN, InP, GaAs or a sapphire substrate.
第１〜第１２の実施形態のバイアス回路は、大電流を流すことができ、かつ、十分広い通過帯域を確保することができる。また、使用する複数のキャリア信号の周波数以外の周波数において十分な減衰特性を得ることができる。 The bias circuits of the first to twelfth embodiments can pass a large current and can secure a sufficiently wide pass band. In addition, sufficient attenuation characteristics can be obtained at frequencies other than the frequencies of the plurality of carrier signals used.
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
２０１ 第１の伝送線路（第１のインピーダンス変換素子）
２０２ 第２の伝送線路（第２のインピーダンス変換素子）
２０３ バイアス供給線路（第３のインピーダンス変換素子）
２０４ 直流電源電圧ノード
２０５ シャント容量（接地回路）
２１１ ソースインピーダンス
２１２ ロードインピーダンス201 first transmission line (first impedance conversion element)
202 2nd transmission line (2nd impedance conversion element)
203 Bias supply line (third impedance conversion element)
204 DC power
211
Claims (5)
Translated fromJapaneseキャリア信号を出力する出力ノードと、
前記入力ノード及び第１のノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第１のインピーダンス変換素子と、
前記第１のノード及び前記出力ノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第２のインピーダンス変換素子と、
前記第１のノード及び第２のノード間に接続され、キャリア信号の周波数に対して１／４波長のインピーダンス変換を行う第３のインピーダンス変換素子と、
前記第２のノードに接続される直流電源電圧ノードと、
前記第２のノードを交流接地状態にする接地回路と
を有することを特徴とするバイアス回路。An input node for inputting a carrier signal;
An output node for outputting a carrier signal;
A first impedance conversion element that is connected between the input node and the first node, and performs impedance conversion of a quarter wavelength with respect to the frequency of the carrier signal;
A second impedance conversion element that is connected between the first node and the output node and performs an impedance conversion of a quarter wavelength with respect to a frequency of a carrier signal;
A third impedance conversion element connected between the first node and the second node and performing impedance conversion of a quarter wavelength with respect to the frequency of the carrier signal;
A DC power supply voltage node connected to the second node;
And a ground circuit for bringing the second node into an AC ground state.
前記第２のインピーダンス変換素子は、前記第１のノード及び前記出力ノード間に接続される第２の誘導性素子と、前記第２の誘導性素子及び基準電位ノード間に接続される第２の容量性素子とを有し、
前記第３のインピーダンス変換素子は、前記第１のノード及び前記第２のノード間に接続される第３の誘導性素子と、前記第３の誘導性素子及び基準電位ノード間に接続される第２の容量性素子とを有することを特徴とする請求項１記載のバイアス回路。The first impedance conversion element includes a first inductive element connected between the input node and the first node, and a first capacitor connected between the first inductive element and a reference potential node. Having a functional element,
The second impedance conversion element includes a second inductive element connected between the first node and the output node, and a second inductive element connected between the second inductive element and a reference potential node. A capacitive element;
The third impedance conversion element includes a third inductive element connected between the first node and the second node, and a third inductive element connected between the third inductive element and a reference potential node. The bias circuit according to claim 1, comprising two capacitive elements.
前記第２のインピーダンス変換素子は、前記第１のノード及び前記出力ノード間に接続される第２の誘導性素子と、前記第２の誘導性素子及び基準電位ノード間に接続される第２のトランジスタとを有することを特徴とする請求項１記載のバイアス回路。The first impedance conversion element includes a first inductive element connected between the input node and the first node, and a first transistor connected between the first inductive element and a reference potential node. And
The second impedance conversion element includes a second inductive element connected between the first node and the output node, and a second inductive element connected between the second inductive element and a reference potential node. The bias circuit according to claim 1, further comprising a transistor.
前記第２のインピーダンス変換素子は、前記第１のノード及び前記出力ノード間に接続される第２の誘導性素子と、前記第２の誘導性素子及び基準電位ノード間に接続される第２のダイオードとを有することを特徴とする請求項１記載のバイアス回路。The first impedance conversion element includes a first inductive element connected between the input node and the first node, and a first diode connected between the first inductive element and a reference potential node. And
The second impedance conversion element includes a second inductive element connected between the first node and the output node, and a second inductive element connected between the second inductive element and a reference potential node. The bias circuit according to claim 1, further comprising a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011321AJP5287286B2 (en) | 2009-01-21 | 2009-01-21 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011321AJP5287286B2 (en) | 2009-01-21 | 2009-01-21 | Bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010171650A JP2010171650A (en) | 2010-08-05 |
| JP5287286B2true JP5287286B2 (en) | 2013-09-11 |
Family
ID=42703350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009011321AExpired - Fee RelatedJP5287286B2 (en) | 2009-01-21 | 2009-01-21 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5287286B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5547048B2 (en)* | 2010-12-06 | 2014-07-09 | 株式会社東芝 | Power amplifier bias circuit |
| WO2015100739A1 (en) | 2014-01-06 | 2015-07-09 | 华为技术有限公司 | Doherty power amplifier, communication device and system |
| JP2017079386A (en)* | 2015-10-20 | 2017-04-27 | 三菱電機特機システム株式会社 | Bias circuit |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830319B2 (en)* | 1990-03-08 | 1998-12-02 | ソニー株式会社 | Transmission / reception switching device |
| FI88564C (en)* | 1991-01-14 | 1993-05-25 | Nokia Mobile Phones Ltd | Controllable high frequency damper |
| JP2621692B2 (en)* | 1991-07-05 | 1997-06-18 | 日本電気株式会社 | High frequency bias supply circuit |
| JPH0555803A (en)* | 1991-08-26 | 1993-03-05 | Mitsubishi Electric Corp | Microwave switch |
| JPH06232601A (en)* | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | Microwave switch circuit |
| JPH06244602A (en)* | 1993-02-15 | 1994-09-02 | Mitsubishi Electric Corp | Microwave integrated circuit and package for the same |
| JPH06260801A (en)* | 1993-03-04 | 1994-09-16 | Mitsubishi Electric Corp | High frequency semiconductor device |
| JPH07111426A (en)* | 1993-10-12 | 1995-04-25 | Fujitsu Ltd | Power amplifier |
| JPH07245501A (en)* | 1994-03-04 | 1995-09-19 | Nec Corp | High frequency bias choke circuit |
| US5495217A (en)* | 1994-06-30 | 1996-02-27 | Philips Electronics North America Corporation | Compact hybrid microwave choke |
| JPH08288703A (en)* | 1995-04-17 | 1996-11-01 | Nec Corp | Microwave switch |
| JPH09214201A (en)* | 1996-01-31 | 1997-08-15 | Mitsubishi Electric Corp | High frequency switch, bias circuit and phase shifter |
| JPH10224107A (en)* | 1997-02-07 | 1998-08-21 | Mitsubishi Electric Corp | Microwave integrated circuit |
| JP2003264402A (en)* | 1997-09-04 | 2003-09-19 | Sanyo Electric Co Ltd | Distributed constant circuit |
| JP3209168B2 (en)* | 1997-11-17 | 2001-09-17 | 日本電気株式会社 | Bias circuit for microwave amplifier |
| JP3474750B2 (en)* | 1997-12-26 | 2003-12-08 | 株式会社東芝 | High frequency integrated circuit device and frequency conversion circuit device |
| JP2001007601A (en)* | 1999-06-18 | 2001-01-12 | Teratec:Kk | Power supply circuit |
| JP2004320669A (en)* | 2003-04-21 | 2004-11-11 | Sony Corp | Data communication device, power supply circuit, and signal transmission circuit |
| JP2007208800A (en)* | 2006-02-03 | 2007-08-16 | Toshiba Corp | Single pole double throw switch for high frequency |
- 2009
- 2009-01-21JPJP2009011321Apatent/JP5287286B2/ennot_activeExpired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010171650A (en) | 2010-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6528845B2 (en) | Antenna matching circuit, antenna circuit, front end circuit and communication device | |
| US7385450B2 (en) | Bias circuit | |
| EP2458730A1 (en) | Radiofrequency amplifier | |
| US8368483B2 (en) | Multiband matching circuit and multiband power amplifier | |
| JP2010068261A (en) | Cascode circuit | |
| US9209760B2 (en) | High-frequency, broadband amplifier circuit | |
| CN103051294A (en) | High-frequency signal amplifier | |
| JP5287286B2 (en) | Bias circuit | |
| US9543898B2 (en) | Microwave amplifier device | |
| US11677367B2 (en) | Power amplifier circuit | |
| KR102775313B1 (en) | High frequency amplifier | |
| JP5862653B2 (en) | Switching circuit and high frequency module | |
| Wu et al. | An S-band 3-W load-reconfigurable power amplifier with 50–76% efficiency for VSWR up to 4: 1 | |
| Colantonio et al. | Simultaneous dual-band high efficiency harmonic tuned power amplifier in GaN technology | |
| US7215221B1 (en) | Harmonic termination circuit for medium bandwidth microwave power amplifiers | |
| US11309842B2 (en) | Power amplifier circuit | |
| JP5241599B2 (en) | Harmonic termination circuit | |
| JP6678827B2 (en) | High frequency amplifier | |
| JP4826536B2 (en) | Phase shift circuit | |
| KR101731563B1 (en) | Apparatus for Matching Impedance for Removing Reflection Noise of Motor Driver | |
| JP2015195449A (en) | Multiband high frequency power amplifier | |
| Figur et al. | RF MEMS variable matching networks for multi-band and multi-mode GaN power amplifiers | |
| JP2018142827A (en) | Semiconductor device and electronic equipment | |
| JP2007201596A (en) | Power distribution circuit | |
| JP5921823B2 (en) | Harmonic suppression circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination | Free format text:JAPANESE INTERMEDIATE CODE: A621 Effective date:20111006 | |
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20121115 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20121127 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20130507 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20130520 | |
| R150 | Certificate of patent or registration of utility model | Ref document number:5287286 Country of ref document:JP Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| LAPS | Cancellation because of no payment of annual fees |