Movatterモバイル変換


[0]ホーム

URL:


JP5202372B2 - 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置 - Google Patents

成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
Download PDF

Info

Publication number
JP5202372B2
JP5202372B2JP2009027098AJP2009027098AJP5202372B2JP 5202372 B2JP5202372 B2JP 5202372B2JP 2009027098 AJP2009027098 AJP 2009027098AJP 2009027098 AJP2009027098 AJP 2009027098AJP 5202372 B2JP5202372 B2JP 5202372B2
Authority
JP
Japan
Prior art keywords
processing container
forming apparatus
film forming
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009027098A
Other languages
English (en)
Other versions
JP2009246340A (ja
Inventor
充弘 岡田
大和 戸根川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron LtdfiledCriticalTokyo Electron Ltd
Priority to JP2009027098ApriorityCriticalpatent/JP5202372B2/ja
Priority to US12/401,214prioritypatent/US7964516B2/en
Priority to TW098108034Aprioritypatent/TWI415172B/zh
Priority to CN2009101270420Aprioritypatent/CN101532126B/zh
Priority to KR1020090021395Aprioritypatent/KR101174953B1/ko
Publication of JP2009246340ApublicationCriticalpatent/JP2009246340A/ja
Priority to KR1020120057537Aprioritypatent/KR20120066617A/ko
Application grantedgrantedCritical
Publication of JP5202372B2publicationCriticalpatent/JP5202372B2/ja
Activelegal-statusCriticalCurrent
Anticipated expirationlegal-statusCritical

Links

Images

Classifications

Landscapes

Description

本発明は、半導体ウエハ等の被処理体にSiO等の薄膜を成膜する成膜装置に係わり、特に、成膜装置内のメタル汚染を低減するメタル汚染低減方法、このメタル汚染低減方法を適用した半導体装置の製造方法、この半導体装置の製造方法を実行するプログラムを格納した記憶媒体、及び成膜装置に関する。
半導体装置の製造工程においては、シリコンウエハに代表される半導体ウエハに対してSiO等薄膜を成膜する成膜工程が存在する。成膜工程においては、縦型のバッチ式熱処理装置にて複数の半導体ウエハに対して一括して化学蒸着法(CVD)により成膜する技術が用いられている。
半導体装置の微細化・高集積化が進展しており、この進展に伴い、良質なSiO等の薄膜が求められるようになってきた。良質な薄膜を実現可能な技術として、薄膜のソースとなるソースガス、例えば、Siソースと酸化剤とを交互に供給しながら原子層レベル、又は分子層レベルで交互に繰り返し成膜するALD、又はMLD手法を用いてSiO膜を成膜する技術が、例えば、特許文献1に記載されている。
また、製造ラインにおいては、良質な薄膜を安定して成膜するために、処理容器内に堆積した薄膜成分を、クリーニングガスを用いて取り除くクリーニングが定期的に実施されている。
また、処理容器内をプリコートする技術が、特許文献2乃至5に記載されている。
特開2003−7700号公報特開平9−246256号公報特開2002−313740号公報特開2003−188159号公報特開平9−171968号公報
SiO等の薄膜の品質への要求は、年々高まってきている。薄膜の特性を左右する大きな要因の一つに、薄膜のメタル汚染が挙げられる。メタル汚染の汚染源は、処理容器内に紛れ込んだメタルである。
処理容器内は定期的にクリーニングされるが、このクリーニングの際に用いるクリーニングガス中に、極微量ながらもメタル成分が紛れ込む可能性がある。
もしも、クリーニングガス中にメタル成分が紛れ込んでしまうと、クリーニング後においても処理容器内には微量なメタル成分が残留することになる。残留したメタル成分が極微量であり、処理容器内への飛散量が許容範囲に収まるのであれば何等問題は無い。しかしながら、飛散量の許容範囲は、年々狭まっているのが実情である。
今後、許容範囲の狭まりが益々進んでしまうと、現状のままでは、定期的なクリーニング後の処理容器をすぐにライン復帰させることが難しくなるばかりか、処理容器の使用自体を中止せざるを得ない状況が想定されてくる。
この発明は、処理容器内へのメタル成分の飛散を抑制でき、飛散量の許容範囲の狭まりにも対応することが可能な成膜装置のメタル汚染低減方法、このメタル汚染低減方法を適用した半導体装置の製造方法、この半導体装置の製造方法を実行するプログラムを格納した記憶媒体、及び上記メタル汚染低減方法をより効率良く実施することが可能な成膜装置を提供することを目的とする。
上記課題を解決するために、この発明の第1の態様に係る成膜装置のメタル汚染低減方法は、真空保持可能な縦型で筒体状をなす処理容器と、前記処理容器内に配置され、被処理体を複数段に保持した状態で保持する保持部材と、前記処理容器の外周に設けられた加熱装置とを備えた成膜装置のメタル汚染低減方法であって、前記処理容器内の内壁、及び前記保持部材の表面を、クリーニングガスを用いてクリーニングする工程と、前記クリーニングされた前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する工程と、を具備し、前記処理容器内には高温部と低温部とがあり、前記高温部における前記シリコン窒化膜の膜厚tHと、前記低温部における前記シリコン窒化膜の膜厚tLとの比tH/tLが1以上15以下である
また、この発明の第2の態様に係る半導体装置の製造方法は、真空保持可能な縦型で筒体状をなす処理容器と、前記処理容器内に配置され、半導体ウエハを複数段に保持した状態で保持する保持部材と、前記処理容器の外周に設けられた加熱装置とを備えた成膜装置を用いた半導体装置の製造方法であって、前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する被覆工程と、前記保持部材に複数段に保持された半導体ウエハに対して、酸素又は窒素を含有する薄膜を、この薄膜のソースガスと、前記酸素又は窒素を含有するガスとを交互に供給し、前記酸素又は窒素を含有する薄膜を成膜する成膜工程と、前記成膜工程を所定回数実施した後、前記処理容器内の内壁、及び前記保持部材の表面を、クリーニングガスを用いてクリーニングするクリーニング工程と、を具備し、前記クリーニング工程の後、前記被覆工程に戻るとともに、前記被覆工程を上記第1の態様に係る成膜装置のメタル汚染低減方法を用いて行う
また、この発明の第3の態様に係る記憶媒体は、コンピュータ上で動作し、真空保持可能な縦型で筒体状をなす処理容器と、前記処理容器内に配置され、半導体ウエハを複数段に保持した状態で保持する保持部材と、前記処理容器の外周に設けられた加熱装置とを備えた成膜装置を制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第2の態様に係る半導体装置の製造方法を実行するように、コンピュータに前記成膜装置を制御させる。
また、この発明の第4の態様に係る成膜装置は、下端に開口部を有する有天井の円筒体状の処理容器と、前記処理容器の開口部に連結され、前記処理容器の内部に成膜ガスを導入するガス配管が接続される、円筒体状のマニホールドと、前記マニホールドの開口部を、昇降することで開閉する蓋部と、前記蓋部上に支持され、前記処理容器内に、被処理体を複数段に保持した状態で保持することが可能な保持部材と、前記処理容器の外周に、前記保持部材を囲むように設けられた第1の加熱装置と、前記蓋部の外部に設けられた第2の加熱装置と、を具備し、クリーニングされた前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する際、前記第2の加熱装置を用いて上記第1の態様に係る成膜装置のメタル汚染低減方法を行うとともに、低温部を加熱する
この発明によれば、処理容器内へのメタル成分の飛散を抑制でき、飛散量の許容範囲の狭まりにも対応することが可能な成膜装置のメタル汚染低減方法、このメタル汚染低減方法を適用した半導体装置の製造方法、この半導体装置の製造方法を実行するプログラムを格納した記憶媒体、及び上記メタル汚染低減方法をより効率良く実施することが可能な成膜装置を提供できる。
この発明の実施に使用される成膜装置の一例を示す縦断面図この発明の実施に使用される成膜装置の一例を示す横断面図成膜処理におけるガスの供給のタイミングを示すタイミングチャートこの発明の一実施形態に係るメタル汚染低減方法の流れの一例を示す流れ図プリコート処理におけるガスの供給のタイミングを示すタイミングチャート処理容器の近傍を拡大して示す断面図処理容器の近傍を拡大して示す断面図この発明の実施に使用される成膜装置の他例を示す縦断面図図8に示した成膜装置の基本構成を示す断面図
以下、添付図面を参照しながら本発明の一実施形態を説明する。
図1は成膜装置の一例を示す縦断面図、図2は図1に示す成膜装置の横断面図、図3は図1に示す成膜装置のガスの供給タイミングの一例を示すタイミング図である。なお、図1及び図2においては、加熱装置を省略している。
成膜装置100は、下端が開口された有天井の円筒体状の処理容器1を有している。この処理容器1の全体は、例えば、石英により形成されており、この処理容器1内の天井には、石英製の天井板2が設けられて封止されている。また、この処理容器1の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド3がOリング等のシール部材4を介して連結されている。
上記マニホールド3は処理容器1の下端を支持しており、このマニホールド3の下方から被処理体として多数枚、例えば50〜100枚の半導体ウエハWを多段に載置可能な石英製のウエハボート5が処理容器1内に挿入可能となっている。このウエハボート5は3本の支柱6を有し(図2参照)、支柱6に形成された溝により多数枚のウエハWが支持されるようになっている。
このウエハボート5は、石英製の保温筒7を介してテーブル8上に載置されており、このテーブル8は、マニホールド3の下端開口部を開閉する例えばステンレススチール製の蓋部9を貫通する回転軸10上に支持される。
そして、この回転軸10の貫通部には、例えば磁性流体シール11が設けられており、回転軸10を気密にシールしつつ回転可能に支持している。また、蓋部9の周辺部とマニホールド3の下端部との間には、例えばOリングよりなるシール部材12が介設されており、これにより処理容器1内のシール性を保持している。
上記の回転軸10は、例えばボートエレベータ等の昇降機構(図示せず)に支持されたアーム13の先端に取り付けられており、ウエハボート5および蓋部9等を一体的に昇降して処理容器1内に対して挿脱されるようになっている。なお、上記テーブル8を上記蓋部9側へ固定して設け、ウエハボート5を回転させることなくウエハWの処理を行うようにしてもよい。
また、成膜装置100は、成膜処理に使用する成膜ガスとして、処理容器1内へ酸素含有ガス、例えばオゾン(O)ガスを供給する酸素含有ガス供給機構14aと、処理容器1内へシリコンソースガス、例えばジクロルシラン(DCS)ガスを供給するシリコンソースガス供給機構14bと、処理容器1内へ窒素含有ガス、例えばアンモニア(NH)ガスを供給する窒素ガス供給機構14cと、を有している。
また、成膜装置100は、パージガスとして、処理容器1内へ不活性ガス、例えば窒素(N)ガスを供給するパージガス供給機構16aと、クリーニングガスとして、処理容器1内へハロゲン及び/又は水素含有ガス、例えば六フッ化エタン(C)ガスを供給するクリーニングガス供給機構16bとを有している。
酸素含有ガス供給機構14aは、酸素含有ガス供給源17aと、ガス供給源17aから酸素含有ガスを導くガス配管に接続され、マニホールド3の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる分散ノズル19とを有している。分散ノズル19の垂直部分には、複数のガス吐出孔19aが所定の間隔を隔てて形成されており、各ガス吐出孔19aから水平方向に処理容器1に向けて略均一に酸素含有ガス、例えばOガスを吐出することができるようになっている。酸素含有ガスを導くガス配管には、開閉弁18a、及びマスフローコントローラのような流量制御器18bが設けられており、流量を制御しつつ、酸素含有ガスが分散ノズル19に供給されるようになっている。
シリコンソースガス供給機構14bは、シリコン含有ガス供給源17bと、ガス供給源17bからシリコン含有ガスを導くガス配管に接続され、分散ノズル19と同様に、マニホールド3の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる分散ノズル24とを有している。分散ノズル24の垂直部分にも、処理容器1内に水平方向に均一にシリコン含有ガス、例えばDCSガスを吐出できるように、複数のガス吐出孔24aが形成されている。シリコンソースガスを導くガス配管にも、開閉弁18c、及び流量制御器18dが設けられており、酸素含有ガスと同様に、流量を制御しつつ、シリコンソースガスが分散ノズル24に供給される。
窒素含有ガス供給機構14cは、窒素含有ガス供給源17cを有している。本例では、ガス供給源17cから窒素含有ガスを導くガス配管が、上記分散ノズル19に接続されている。窒素含有ガスは、各ガス吐出孔19aから水平方向に処理容器1に向けて略均一に吐出される。窒素含有ガスを導くガス配管にも、開閉弁18e、及び流量制御器18fが設けられており、窒素含有ガスが、酸素含有ガスやシリコンソースガスと同様に、流量が制御されつつ、分散ノズル19に供給される。なお、窒素含有ガス専用の分散ノズルを、処理容器1に別途設けるようにしても良い。
パージガス供給機構16aは、パージガス供給源25aと、パージガス供給源25aからパージガスを導くガス配管に接続され、マニホールド3の側壁を貫通して設けられたノズル27とを有している。
クリーニングガス供給機構16bは、クリーニングガス供給源25bを有している。本例では、ガス供給源25bからクリーニングガスを導く配管がノズル27に接続されている。なお、クリーニングガス専用のノズルを、処理容器1に別途設けるようにしても良い。
パージガスを導くガス配管、及びクリーニングガスを導く配管にもそれぞれ、開閉弁26a、及び26c、並びに流量制御器26b、及び26dが接続されており、パージガス、及びクリーニングガスも、それぞれ流量が制御されつつ、ノズル27に供給されるようになっている。
処理容器1内の、分散ノズル19、及び24と反対側の部分には、処理容器1内を真空排気するための排気口37が設けられている。排気口37は処理容器1の側壁を上下方向へ削りとることによって細長く形成されている。処理容器1の排気口37に対応する部分には、排気口37を覆うように断面がコの字状に成形された排気口カバー部材38が溶接により取り付けられている。排気口カバー部材38は、処理容器1の側壁に沿って上方に延びており、処理容器1の上方にガス出口39を規定している。ガス出口39には、図示せぬ真空ポンプ等を含む真空排気機構が接続される。図示せぬ真空排気機構は、処理容器1内を真空引きする。
処理容器1の外周には筒体状の加熱装置40が設けられている。加熱装置40は処理容器1を囲むように設けられており、処理容器1、及びその内部に収容された被処理体、例えば、半導体ウエハWを加熱する。
成膜装置100の各構成部の制御、例えば開閉バルブ18a、18c、18e、26a、26cの開閉による各ガスの供給並びに停止、流量制御器18b、18d、18f、26b、26dによる流量の制御、加熱装置40の制御等は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ50により行われる。コントローラ50には、オペレータが成膜装置100を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース51が接続されている。
コントローラ50には記憶部52が接続されている。記憶部52は、成膜装置100で実行される各種処理をコントローラ50の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば記憶部52の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD-ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース51からの指示等にて記憶部52から読み出され、読み出されたレシピに従った処理をコントローラ50が実行することで、成膜装置100は、コントローラ50の制御のもと、所望の処理が実施される。
成膜装置100による成膜処理は、以下のように実施される。
図3はガスの供給タイミングを示すタイミングチャートである。本例は、処理容器1内に、シリコンソースガスと酸素含有ガスとを交互に供給することで、半導体ウエハWにシリコン酸化膜を成膜する例である。
まず、常温において、例えば50〜100枚の半導体ウエハWが搭載された状態のウエハボート5を予め所定の温度に制御された処理容器1内に、処理容器1の下方から上昇させることによりロードする。半導体ウエハWの一例は、直径300mmのものである。次いで、蓋部9を用いて、マニホールド3の下端開口部を閉じ、処理容器1内を密閉空間とする。次いで、処理容器1内を真空引きして所定のプロセス圧力に維持するととともに、加熱装置40への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート5を回転させた状態で成膜処理を開始する。
この際の成膜処理は、図3に示すように、シリコンソースガスを処理容器1に供給して半導体ウエハW上にシリコンを吸着させる工程S1と、酸素含有ガスとして例えばOガスを処理容器1に供給してシリコンを酸化させる工程S2とを交互に繰り返す。これらの工程S1とS2との間では、処理容器1内から残留ガスを除去する工程S3が実施される。これら工程S1乃至S3におけるプロセス温度は、例えば、100〜400℃に設定される。このように、シリコンソースガスと酸素含有ガスとを、処理容器1内に交互に供給することで、半導体ウエハ上に、シリコン酸化膜が成膜される。
ところで、上記シリコン酸化膜の成膜の際には、半導体ウエハW以外にも、処理容器1の内壁や、処理容器1内に配置された各部材の表面、例えば、ウエハボート5やテーブル8、保温筒7等の表面にもシリコン酸化膜が成膜される。半導体ウエハW以外にも成膜されてしまったシリコン酸化膜を除去するために、クリーニングガスを用いたクリーニングが実施される。クリーニングガスの例としては、例えば、シリコン酸化膜を除去する場合には、CF、C、NF等が用いられる。
しかしながら、CF、C、NF等のガスは腐食性のガスである。このため、配管の内壁を腐食させてしまう可能性がある。もしも、配管の内壁が腐食されてしまうと、腐食部分からメタル塵が発生する。発生したメタル塵はクリーニングガスにのって、処理容器1内に紛れ込んでしまう。紛れ込んだメタル塵は、処理容器1の内壁や、処理容器1内に配置された各部材の表面に付着する。
そこで、本実施形態では、クリーニング後の処理容器1の内壁や、処理容器1内に配置された各部材の表面を、シリコン窒化膜を用いて被覆し、紛れ込んだメタル塵をシリコン窒化膜によって封じ込めるようにした。
図4は、この発明の一実施形態に係るメタル汚染低減方法の流れの一例を示す流れ図である。
図4に示すように、初めてライン投入される、又はメンテナンス後にラインに再投入される成膜装置(稼働開始)に対し、プリコートを実施する(ステップ1)。プリコートは、処理容器1の内壁や、処理容器1内に配置された各部材の表面を、シリコン窒化膜を用いて被覆する工程である。
プリコートした後、プリコートされた成膜装置を用いて、被処理体、例えば、ウエハボート5に保持された半導体ウエハ群に対し、成膜処理を実施する(ステップ2)。成膜処理は、例えば、シリコン酸化膜を形成する場合、図3に示したように、シリコンソースガスと、酸素含有ガスとを交互に供給すれば良い。ソースガスと酸素含有ガスとを交互に供給する場合、シリコンソースガス、即ちプリカーサーの一例は、ジクロルシラン(DCS:SiHCl)であり、酸素含有ガス、即ち酸化剤の一例は、オゾン(O)である。
次に、成膜処理終了後、成膜処理が所定処理数に達したか否かを判断する(ステップ3)。
所定処理数に達していない場合(No.)、ステップ2に戻り、次のウエハボート5に保持された半導体ウエハ群に対し、成膜処理を実施する。
反対に、所定処理数に達した場合(Yes.)、ステップ4に進み、クリーニングガスを用いたクリーニングを実施する。
クリーニングした後、ステップ1に戻り、上記プリコート、即ちシリコン窒化膜の成膜を実施する。
さらに、本実施形態では、上記プリコート、即ちシリコン窒化膜の成膜を、CVD手法ではなく、図5に示すように、MLD手法を用いるようにした。
図5に示すように、シリコン窒化膜の成膜は、シリコンソースガスを処理容器1に供給して処理容器1の内壁、及び処理容器1内の各部材の表面にシリコンを吸着させる工程S1と、窒素含有ガスとして例えばNHガスを処理容器1に供給してシリコンを窒化させる工程S2とを交互に繰り返す。これらの工程S1とS2との間では、処理容器1内から残留ガスを除去する工程S3が実施される。この際に使用されるパージガスの一例は窒素(N)である。
さらに、シリコン窒化膜は、シリコンソースガス、即ちプリカーサーとしてジクロルシラン(DCS)を用いる場合、成膜は、温度550℃以上650℃以下の条件で行う。温度が高いと、成膜反応がMLDではなく、CVDとなってしまうためである。
また、プリカーサーとしてはヘキサクロロジシラン(HCDS:SiCl)を用いることもできる。HCDSを用いる場合、成膜は、温度450℃以上550℃以下の条件で行われると良い。この理由は、DCSを用いる場合と同様に、成膜反応がMLDではなく、CVDとなってしまうためである。
成膜反応をMLDとする理由は、次の通りである。
図6は、処理容器1の近傍を拡大して示す断面図である。
図6に示すように、本実施形態に係る成膜装置は縦型炉であり、かつ、複数の被処理体を一括して処理するバッチ式の縦型炉に属する。バッチ式の縦型炉の場合には、被処理体が収容される空間が枚葉式の炉に比較して大きい。また、複数の被処理体はウエハボート5に保持され、ウエハボート5は、保温筒7で断熱されたテーブル8上に載置される構成である。このため、被処理体が収容される空間と、保温筒7が収容される空間、例えば、参照符号Aに示されるマニホールド3、及びマニホールド3近傍の空間との間の温度差が大きくなりやすい。参照符号Aに示される空間を以下、低温部、被処理体が収容される空間を以下、高温部と呼ぶ。
クリーニング後の処理容器1の内壁や、処理容器1内に配置された各部材の表面を、シリコン窒化膜を用いて被覆するだけならば、CVDでも良い。しかしながら、CVDでは、高温部へのシリコン窒化膜の成膜は問題ないが、低温部にはほとんど成膜されない。CVDを用いたシリコン窒化膜の堆積例を以下に示す。
成膜手法:CVD
成膜温度:800℃
プリカーサー:DCS
窒化剤:NH
流量比DCS/NH:90/270sccm
上記条件による高温部への成膜量(高温部の石英上における膜厚)tHは3000オングストローム(300nm)であったが、低温部への成膜量(低温部の石英上おける膜厚)tLは60オングストローム(6nm)しかなかった。膜厚tHと膜厚tLとの比tH/tLは50である(tH/tL=3000/60=50)。
シリコン窒化膜の膜厚が60オングストロームでは、低温部におけるメタルを封じ込める効果が低くなってしまう。また、高温部におけるシリコン窒化膜の膜厚tHが3000オングストロームを超えるように成膜すれば、低温部におけるシリコン窒化膜の膜厚tLが60オングストロームを超える。このため、低温部におけるメタルを封じ込める効果は向上するが、反対に、高温部におけるシリコン窒化膜の膜厚tHが厚くなってしまうため、シリコン窒化膜が割れやすくなり、パーティクルの原因になってしまう。
そこで、本実施形態では、シリコン窒化膜の成膜にMLDを使用する。
MLDを用いたシリコン窒化膜の堆積例を以下に示す。
成膜手法:MLD
成膜温度:600℃
プリカーサー:DCS
窒化剤:NH
パージガス:N
処理サイクル:DCS供給、Nパージ、NH供給、Nパージ、DCS供給の繰り返し
上記条件による高温部への成膜量(高温部の石英上における膜厚)tHが900オングストローム(90nm)のとき、低温部Aへの成膜量(低温部Aの石英上における膜厚)tLは60オングストローム(6nm)となった。膜厚tHと膜厚tLとの比tH/tLは15である(tH/tL=900/60=15)。このまま、高温部におけるシリコン窒化膜の膜厚tHを3000オングストローム(300nm)とすると、低温部Aにおけるシリコン窒化膜の膜厚tLは180乃至200オングストローム(18乃至20nm)となる。膜厚tLが180乃至200オングストロームあれば、低温部Aにおけるメタルを封じ込める効果は充分なものにできる。また、高温部におけるシリコン窒化膜の膜厚tHは割れにくい膜厚を維持できるため、パーティクルの発生も抑制できる。
また、膜厚tHと膜厚tLとの比tH/tLは1以上15以下にすることもできる。例えば、比tH/tLが“1”に近づけば近づくほど、高温部におけるシリコン窒化膜の膜厚tHと低温部Aにおけるシリコン窒化膜の膜厚tLとの差を小さくでき、処理容器内に、高温部及び低温部Aが生ずるような成膜装置であっても、処理容器1内及び処理容器1内の各部材の表面に、均一にシリコン窒化膜を成膜することができる。図7にシリコン窒化膜成膜後の断面図を示す。
図7に示すように、本実施形態によれば、処理容器1の内壁、及び処理容器1内の各部材の表面に、高温部における膜厚tHと低温部Aにおける膜厚tLとの比tH/tLが、1以上15以下の、より均一なシリコン窒化膜60を成膜することができる。
このように、本実施形態は、シリコン窒化膜の成膜にMLD手法を用いることで、処理容器内に、高温部及び低温部Aが生ずるような成膜装置であっても、高温部及び低温部Aとの双方に、より均一なシリコン窒化膜60を成膜することができる。従って、低温部Aにおいてはメタルの封じ込め効果を損なうことなく、また、高温部においてはパーティクルの発生を抑制できるメタル汚染抑制方法が得られる。
また、図8に示すように、蓋部9の外側にヒータ41を設け、MLD手法を用いてシリコン窒化膜60を成膜する際に、ヒータ41の温度を、例えば350℃程度に設定しても良い。低温部Aを、例えば、ヒータ41を用いて加熱しながら、MLD手法を用いてシリコン窒化膜60を成膜することで、低温部Aへのガス吸着が促進され、低温部Aにおける成膜量を増やすことが可能となる。低温部Aにおける成膜量が増える結果、低温部Aにおけるシリコン窒化膜60の膜厚tLが高温部におけるシリコン窒化膜60の膜厚tHに、さらに近づくようになる。膜厚tLが膜厚tHに、さらに近づくことで、膜厚tHと膜厚tLとの比tH/tLは、さらに1に近づくようになる。
このように、低温部Aを加熱しながら、MLD手法を用いてシリコン窒化膜60を成膜することで、高温部及び低温部Aとの双方に、さらに均一なシリコン窒化膜60を成膜することが可能となる。
図8に示した成膜装置の基本構成を図9A及び図9Bに示す。図9Aは蓋部9を上昇させ、ウエハボート5を処理容器1の内部に収容した状態を示し、図9Bは蓋部9を下降させ、ウエハボート5を処理容器1の外部に取り出した状態を示している。なお、図9A及び図9Bにおいては排気口37、排気口カバー部材38等は省略している。
図9A及び図9Bに示すように、成膜装置100aは、蓋部9にヒータ41を備えることが図1に示した成膜装置100と異なる。改めて基本構成を説明すると、成膜装置100aは、下端に開口部1aを有する有天井の円筒体状の処理容器1と、処理容器1の開口部1aに連結され、処理容器1の内部に成膜ガスを導入するガス配管19又は24が接続される、円筒体状のマニホールド3と、マニホールド3の開口部3aを、昇降することで開閉する蓋部9と、蓋部9上に支持され、処理容器1内に、被処理体、例えば、半導体ウエハWを複数段に保持した状態で保持することが可能な保持部材、例えば、ウエハボート5と、処理容器1の外周に、ウエハボート5を囲むように設けられた第1の加熱装置、例えば、ヒータ40と、蓋部9の外部に設けられた第2の加熱装置、例えば、ヒータ41と、を具備する。
図9A及び図9Bに示す成膜装置100aはヒータ40を備える。しかし、ヒータ40は、半導体ウエハWに成膜処理を施すためのものである。このため、ヒータ40は、基本的に、処理容器1の外周に、ウエハボート5を囲むように設けられることとなる。ヒータ40は、ウエハボート5の周囲以外は、基本的に加熱しなくて良い。このため、ヒータ40から離れた部分、例えば、成膜ガスを導入するガス配管19又は24を処理容器1の内部に導くマニホールド3、保温筒7、テーブル8、及び蓋部9等は、余熱こそ受けるが直接に加熱されることはない。このため、成膜処理中、これら、マニホールド3、保温筒7、テーブル8、及び蓋部9等の温度は、ウエハボート5の周囲、例えば、処理容器1に比較して温度が低くなる。これが、処理容器1の内部に高温部と低温部Aとを生じさせる理由の一つである。
そこで、例えば、マニホールド3、保温筒7、テーブル8、蓋部9等、及びその近傍が加熱されるように、蓋部9の外部に、例えば、円筒型のヒータ41を設ける。このヒータ41を用いて、処理容器1内の各部材の表面に、シリコン窒化膜60を成膜する際に、例えば、マニホールド3、保温筒7、テーブル8、蓋部9等、及びその近傍を加熱する。
このような成膜装置100aを用いることで、処理容器1内の各部材の表面に、シリコン窒化膜60を、さらに均一に成膜することができる。
また、上記シリコン窒化膜60の成膜を、クリーニング後に行うことによって、処理容器内へのメタル成分の飛散を抑制でき、飛散量の許容範囲の狭まりにも対応することが可能な成膜装置のメタル汚染低減方法を得ることができる。
また、図4に示したような処理フローを半導体装置の製造プロセスに組み込むことによって、メタル汚染が発生し難く、歩留り良く半導体装置を製造できる半導体装置の製造方法を得ることができる。
さらに、図4に示したような処理フローをレシピに格納し、このレシピをコントローラ50によって実行させることで、成膜装置に、メタル汚染が発生し難く、歩留りも良い処理を実行させることができる。
また、高温部から低温部にかけて成膜されるシリコン窒化膜60の膜厚の最大値tmaxは、18nm以上300nm以下が良い。18nm以上の膜厚があれば、メタルの封じ込め効果が良い。また、300nm以下とすることで、シリコン窒化膜60の割れに起因したパーティクルの発生を抑制することができる。
また、クリーニングガスとしては、上記実施形態では、CF、C、NFを例示したが、クリーニングガスとしては、ハロゲン、又はハロゲン化合物を使用することができる。このようなクリーニングガスとしては、F、ClF、COF、及びHCl等を挙げることができる。
また、上記実施形態では、被処理体に対して酸素を含有する薄膜、例えば、シリコン酸化膜を成膜する成膜装置を例示したが、例えば、被処理体に対して窒素を含有する薄膜、例えば、シリコン窒化膜を成膜する成膜装置であっても良い。また、薄膜に対して酸窒化することも可能であり、この場合には被処理体上に酸窒化膜、例えばシリコン酸窒化膜を成膜することができる。酸化、又は窒化、又は酸窒化される物質としては、シリコンに限られるものではなく、ハフニウム、ジルコニウム等、半導体装置に使用される金属材料であれば良い。
また、酸化に使用される酸素含有ガスとしては、Oガスの他にOガス、NOガス、NOガス、NOガス、HOガスを用いることができる。また、処理容器1に、プラズマ生成機構を設けて酸素含有ガスをプラズマ化して反応性を高めるようにしてもよい。また、Oガスを用いる場合には酸素含有ガス供給源17aにはOガスを発生するオゾナイザーを備えるようにしても良い。
以上、この発明を一実施形態に従って説明したが、この発明は上記一実施形態に限定されることなく、種々変形可能であるし、上記一実施形態が唯一の実施形態でもない。
例えば、上記実施形態では本発明を複数の半導体ウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。また、上記実施形態では、成膜原料と酸化剤(又は窒化剤、又は酸窒化剤)とを交互的に供給した例について示したが、これらを同時に供給するようにしてもよい。
また、被処理体としては、半導体ウエハに限定されず、LCDガラス基板等の他の基板にも本発明を適用することができる。
1…処理容器、2…天井板、3…マニホールド、5…ウエハボート、6…支柱、7…保温筒、8…テーブル、9…蓋部、14a…酸素含有ガス供給機構、14b…シリコンソースガス供給機構、14c…窒素含有ガス供給機構、16a…パージガス供給機構、16b…クリーニングガス供給機構、W…半導体ウエハ(被処理体)

Claims (12)

  1. 真空保持可能な縦型で筒体状をなす処理容器と、前記処理容器内に配置され、被処理体を複数段に保持した状態で保持する保持部材と、前記処理容器の外周に設けられた加熱装置とを備えた成膜装置のメタル汚染低減方法であって、
    前記処理容器内の内壁、及び前記保持部材の表面を、クリーニングガスを用いてクリーニングする工程と、
    前記クリーニングされた前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する工程と、
    を具備し、
    前記処理容器内には高温部と低温部とがあり、
    前記高温部における前記シリコン窒化膜の膜厚tHと、前記低温部における前記シリコン窒化膜の膜厚tLとの比tH/tLが1以上15以下であることを特徴とする成膜装置のメタル汚染低減方法。
  2. 真空保持可能な縦型で筒体状をなす処理容器と、前記処理容器内に配置され、半導体ウエハを複数段に保持した状態で保持する保持部材と、前記処理容器の外周に設けられた加熱装置とを備えた成膜装置を用いた半導体装置の製造方法であって、
    前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する被覆工程と、
    前記保持部材に複数段に保持された半導体ウエハに対して、酸素又は窒素を含有する薄膜を、この薄膜のソースガスと、前記酸素又は窒素を含有するガスとを交互に供給し、前記酸素又は窒素を含有する薄膜を成膜する成膜工程と、
    前記成膜工程を所定回数実施した後、前記処理容器内の内壁、及び前記保持部材の表面を、クリーニングガスを用いてクリーニングするクリーニング工程と、を具備し、
    前記クリーニング工程の後、前記被覆工程に戻るとともに、前記被覆工程を請求項1から請求項9のいずれか一項に記載の成膜装置のメタル汚染低減方法を用いて行うことを特徴とする半導体装置の製造方法。
  3. 下端に開口部を有する有天井の円筒体状の処理容器と、
    前記処理容器の開口部に連結され、前記処理容器の内部に成膜ガスを導入するガス配管が接続される、円筒体状のマニホールドと、
    前記マニホールドの開口部を、昇降することで開閉する蓋部と、
    前記蓋部上に支持され、前記処理容器内に、被処理体を複数段に保持した状態で保持することが可能な保持部材と、
    前記処理容器の外周に、前記保持部材を囲むように設けられた第1の加熱装置と、
    前記蓋部の外部に設けられた第2の加熱装置と、
    を具備し、
    クリーニングされた前記処理容器の内壁、及び前記保持部材の表面に、MLD手法を用いてシリコン窒化膜を成膜し、前記処理容器の内壁、及び前記保持部材の表面をシリコン窒化膜により被覆する際、前記第2の加熱装置を用いて請求項2から請求項9のいずれか一項に記載の成膜装置のメタル汚染低減方法を行うことを特徴とする成膜装置。
JP2009027098A2008-03-142009-02-09成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置ActiveJP5202372B2 (ja)

Priority Applications (6)

Application NumberPriority DateFiling DateTitle
JP2009027098AJP5202372B2 (ja)2008-03-142009-02-09成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
US12/401,214US7964516B2 (en)2008-03-142009-03-10Film formation apparatus for semiconductor process and method for using same
TW098108034ATWI415172B (zh)2008-03-142009-03-12半導體製程用之膜形成設備及其使用方法
CN2009101270420ACN101532126B (zh)2008-03-142009-03-13半导体处理用的成膜装置及其使用方法
KR1020090021395AKR101174953B1 (ko)2008-03-142009-03-13반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
KR1020120057537AKR20120066617A (ko)2008-03-142012-05-30반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체

Applications Claiming Priority (3)

Application NumberPriority DateFiling DateTitle
JP20080663262008-03-14
JP20080663262008-03-14
JP2009027098AJP5202372B2 (ja)2008-03-142009-02-09成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置

Publications (2)

Publication NumberPublication Date
JP2009246340A JP2009246340A (ja)2009-10-22
JP5202372B2true JP5202372B2 (ja)2013-06-05

Family

ID=41063511

Family Applications (1)

Application NumberTitlePriority DateFiling Date
JP2009027098AActiveJP5202372B2 (ja)2008-03-142009-02-09成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置

Country Status (5)

CountryLink
US (1)US7964516B2 (ja)
JP (1)JP5202372B2 (ja)
KR (2)KR101174953B1 (ja)
CN (1)CN101532126B (ja)
TW (1)TWI415172B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP5008957B2 (ja)*2006-11-302012-08-22東京エレクトロン株式会社シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8450834B2 (en)*2010-02-162013-05-28Taiwan Semiconductor Manufacturing Company, Ltd.Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US8409352B2 (en)*2010-03-012013-04-02Hitachi Kokusai Electric Inc.Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
US8895457B2 (en)2010-03-082014-11-25Hitachi Kokusai Electric Inc.Method of manufacturing semiconductor device and substrate processing apparatus
KR101147728B1 (ko)*2010-08-022012-05-25주식회사 유진테크사이클릭 박막 증착 방법
JP5632687B2 (ja)2010-09-102014-11-26株式会社日立国際電気半導体装置の製造方法及び基板処理装置
JP2012142386A (ja)*2010-12-282012-07-26Elpida Memory Inc窒化膜の形成方法
JP2012195565A (ja)*2011-02-282012-10-11Hitachi Kokusai Electric Inc基板処理装置、基板処理方法及び半導体装置の製造方法
JP6042656B2 (ja)*2011-09-302016-12-14株式会社日立国際電気半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5807511B2 (ja)2011-10-272015-11-10東京エレクトロン株式会社成膜装置及びその運用方法
CN103264025B (zh)*2013-05-312015-08-05上海华力微电子有限公司晶舟自动吹扫装置
KR102162366B1 (ko)*2014-01-212020-10-06우범제퓸 제거 장치
JP6131908B2 (ja)*2014-05-082017-05-24豊田合成株式会社Iii族窒化物半導体の製造方法、発光素子の製造方法
JP6347544B2 (ja)*2014-07-092018-06-27株式会社日立国際電気半導体装置の製造方法、基板処理装置およびプログラム
JP6647836B2 (ja)*2014-11-102020-02-14キヤノンメディカルシステムズ株式会社磁気共鳴イメージング装置、画像処理装置及び画像処理方法
US10121655B2 (en)2015-11-202018-11-06Applied Materials, Inc.Lateral plasma/radical source
JP2018170387A (ja)*2017-03-292018-11-01東京エレクトロン株式会社成膜方法及び縦型熱処理装置
JP6916766B2 (ja)*2018-08-272021-08-11株式会社Kokusai Electric基板処理装置及び半導体装置の製造方法
JP6956660B2 (ja)*2018-03-192021-11-02東京エレクトロン株式会社クリーニング方法及び成膜装置
JP6980125B2 (ja)*2018-09-252021-12-15株式会社Kokusai Electric基板処理装置及び半導体装置の製造方法
JP7258826B2 (ja)*2020-06-302023-04-17株式会社Kokusai Electric基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20220230855A1 (en)*2021-01-192022-07-21Changxin Memory Technologies, Inc.Process apparatus and process method
JP7549556B2 (ja)*2021-03-182024-09-11キオクシア株式会社半導体製造方法および半導体製造装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
JP2708533B2 (ja)*1989-03-141998-02-04富士通株式会社Cvd装置の残留ガス除去方法
JPH09171968A (ja)1995-12-211997-06-30Toshiba Microelectron Corp熱処理装置及び半導体基板の熱処理方法
JP3569376B2 (ja)1996-03-072004-09-22株式会社ルネサステクノロジ半導体装置の製造方法
US5976900A (en)*1997-12-081999-11-02Cypress Semiconductor Corp.Method of reducing impurity contamination in semiconductor process chambers
JP2002313740A (ja)2001-04-172002-10-25Seiko Epson Corp半導体製造装置
US6391803B1 (en)2001-06-202002-05-21Samsung Electronics Co., Ltd.Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
JP2003188159A (ja)2001-12-192003-07-04Seiko Epson CorpCvd装置及び半導体装置の製造方法
US6825051B2 (en)*2002-05-172004-11-30Asm America, Inc.Plasma etch resistant coating and process
JP3820212B2 (ja)2002-12-112006-09-13アプライド マテリアルズ インコーポレイテッドCvdチャンバクリーニング後にcvdチャンバをコンディショニングする方法
JP4131677B2 (ja)*2003-03-242008-08-13株式会社日立国際電気半導体デバイスの製造方法及び基板処理装置
US6974781B2 (en)*2003-10-202005-12-13Asm International N.V.Reactor precoating for reduced stress and uniform CVD
JP5264039B2 (ja)*2004-08-102013-08-14東京エレクトロン株式会社薄膜形成装置及び薄膜形成方法
JP2006165317A (ja)*2004-12-082006-06-22Elpida Memory Inc半導体製造装置のクリーニング方法
TWI365919B (en)*2004-12-282012-06-11Tokyo Electron LtdFilm formation apparatus and method of using the same
US20070292974A1 (en)*2005-02-172007-12-20Hitachi Kokusai Electric IncSubstrate Processing Method and Substrate Processing Apparatus
JP5324026B2 (ja)*2006-01-182013-10-23東京エレクトロン株式会社プラズマ処理装置およびプラズマ処理装置の制御方法
KR101047230B1 (ko)*2006-03-282011-07-06가부시키가이샤 히다치 고쿠사이 덴키기판 처리 장치
JP4410211B2 (ja)*2006-04-042010-02-03東京エレクトロン株式会社成膜装置及び成膜方法
US20090155606A1 (en)*2007-12-132009-06-18Asm Genitech Korea Ltd.Methods of depositing a silicon nitride film
JP2009209447A (ja)*2008-02-042009-09-17Hitachi Kokusai Electric Inc基板処理装置

Also Published As

Publication numberPublication date
CN101532126B (zh)2013-05-15
JP2009246340A (ja)2009-10-22
KR20090098724A (ko)2009-09-17
TWI415172B (zh)2013-11-11
KR20120066617A (ko)2012-06-22
US7964516B2 (en)2011-06-21
TW200947527A (en)2009-11-16
US20090233454A1 (en)2009-09-17
KR101174953B1 (ko)2012-08-17
CN101532126A (zh)2009-09-16

Similar Documents

PublicationPublication DateTitle
JP5202372B2 (ja)成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
JP5250600B2 (ja)成膜方法および成膜装置
JP6347543B2 (ja)クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US9587308B2 (en)Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6101113B2 (ja)半導体装置の製造方法、クリーニング方法および基板処理装置並びにプログラム
JP5514129B2 (ja)成膜方法、成膜装置、および成膜装置の使用方法
JP5346904B2 (ja)縦型成膜装置およびその使用方法
JP5258229B2 (ja)成膜方法および成膜装置
JP6826558B2 (ja)クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20140109285A (ko)클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6785809B2 (ja)処理容器内の部材をクリーニングする方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP5221089B2 (ja)成膜方法、成膜装置および記憶媒体
JP5575299B2 (ja)成膜方法および成膜装置
US20250308945A1 (en)Cleaning method, method of manufacturing semiconductor device, and substrate processing apparatus
CN110402482A (zh)半导体装置的制造方法、清洁方法、基板处理装置和程序
JP5201934B2 (ja)基板処理装置のメタル汚染低減方法
JP2011243620A (ja)成膜方法および成膜装置
US11618947B2 (en)Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JPWO2017199570A1 (ja)クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2025079541A1 (ja)成膜方法、半導体デバイスの製造方法、及び成膜システム

Legal Events

DateCodeTitleDescription
A621Written request for application examination

Free format text:JAPANESE INTERMEDIATE CODE: A621

Effective date:20101026

A977Report on retrieval

Free format text:JAPANESE INTERMEDIATE CODE: A971007

Effective date:20110907

A131Notification of reasons for refusal

Free format text:JAPANESE INTERMEDIATE CODE: A131

Effective date:20121120

A521Request for written amendment filed

Free format text:JAPANESE INTERMEDIATE CODE: A523

Effective date:20130117

TRDDDecision of grant or rejection written
A01Written decision to grant a patent or to grant a registration (utility model)

Free format text:JAPANESE INTERMEDIATE CODE: A01

Effective date:20130205

A61First payment of annual fees (during grant procedure)

Free format text:JAPANESE INTERMEDIATE CODE: A61

Effective date:20130212

R150Certificate of patent or registration of utility model

Ref document number:5202372

Country of ref document:JP

Free format text:JAPANESE INTERMEDIATE CODE: R150

FPAYRenewal fee payment (event date is renewal date of database)

Free format text:PAYMENT UNTIL: 20160222

Year of fee payment:3

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250

R250Receipt of annual fees

Free format text:JAPANESE INTERMEDIATE CODE: R250


[8]ページ先頭

©2009-2025 Movatter.jp