JP5103056B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造技術に関し、特に、酸化シリコン（ＳｉＯ_２）よりも比誘電率が高い酸化物を含んで構成されたゲート絶縁膜を有するＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた半導体装置の製造に適用して有効な技術に関する。

近年、半導体集積回路を構成するＭＩＳトランジスタの微細化に伴って、酸化シリコンから構成されるゲート絶縁膜の薄膜化が急速に進んでいる。しかし、ゲート絶縁膜の膜厚が２ｎｍ程度まで薄くなると、ダイレクトトンネリングと呼ばれる量子効果によって、シリコン基板中の電子がゲート絶縁膜を通り抜けてゲート電極に逃げるゲート・リーク現象が顕著になってくる。

そこで、ゲート絶縁膜材料を酸化シリコン（ＳｉＯ_２）よりも比誘電率の高い絶縁材料（高誘電体材料）に置き換える検討が進められている。これは、ゲート絶縁膜を高誘電体膜で構成した場合、酸化シリコン膜厚換算容量が同じであっても、実際の物理膜厚を（高誘電体膜の誘電率/酸化シリコン膜の誘電率）倍だけ厚くできるので、結果としてゲート・リーク電流を低減することができるからである。高誘電体材料としては、Ｈｆ−Ｏ、Ｈｆ−Ｓｉ−Ｏ、Ｈｆ−Ｓｉ−Ｏ−Ｎ、Ｈｆ−Ａｌ−Ｏ、Ｈｆ−Ａｌ−Ｏ−Ｎなどのハフニウム系酸化物に代表される酸化物が検討されている。

なお、本発明者は、発明した結果に基づき、高誘電体材料から構成されるゲート絶縁膜と金属材料から構成されるゲート電極を形成する第１の観点、および、ゲート絶縁膜を構成する高誘電体材料をキャップする第２の観点、で先行技術調査を行った。その結果、第１の観点では、特開２００６−０８０１３３号公報（特許文献１）が抽出され、第２の観点では、特開２００６−３１０８０１号公報（特許文献２）が抽出された。

特開２００６−０８０１３３号公報（特許文献１）は、全体として、ゲート絶縁膜を高誘電体材料の酸化ハフニウムを用いた上で、ｎチャネル型ＭＩＳトランジスタおよびｐチャネル型ＭＩＳトランジスタのゲート電極を、それぞれの仕事関数に合ったゲート電極材料を用いて形成することを主題とするものであり、そのために金属材料を用いることが記載されている。なお、ゲート絶縁膜を構成する高誘電体膜をキャップするという観点についての記載はない。

特開２００６−３１０８０１号公報（特許文献２）は、全体として、高誘電体膜とゲート電極を構成する多結晶シリコン膜との界面で生じるトラッピングの問題を解決することを主題とするものであり、そのためにゲート電極を形成する前に中間層（いわゆる緩衝層）でゲート絶縁膜上をキャップすることが記載されている。
特開２００６−０８０１３３号公報特開２００６−３１０８０１号公報

高誘電体材料としてのハフニウム系酸化物などの酸化物から構成されるゲート絶縁膜は、原子層制御成膜（ＡＬＤ：Atomic Layer Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法またはスパッタリング法を用いて半導体基板上に堆積される。しかし、このようにして堆積された膜は、原料に起因した炭素等の不純物やＨ_２Ｏ酸化剤に起因したＯＨ等の不純物が膜中に残存するために比較的密度が低くなり、その結果、誘電率が低くなってしまう。そこで、酸化物から構成されるゲート絶縁膜の製造では、例えば、酸化物膜を成膜した後に非酸化性雰囲気で急速加熱処理をする、または酸化物膜を成膜した後に酸素雰囲気中で低温度の熱処理をする必要がある。

ところが、非酸化性雰囲気で急速加熱処理して形成した酸化物膜は、緻密化が図られている反面、移動度などのトランジスタ特性（トランジスタ特性）の低下の原因となる欠陥サイトの一つとなりうる酸素欠損を有するという問題がある。一方、酸素雰囲気で熱処理をして形成した酸化物膜は、熱処理における酸素欠損を抑制できる反面、酸素が酸化物中を拡散してシリコン基板にまで到達して界面酸化シリコン層を形成し、その結果、酸化シリコン膜厚換算容量が増大してしまうという問題がある。

このように、半導体基板上に堆積された酸化物を含んで構成されるゲート絶縁膜は、高誘電率化と酸素欠損の低減化とを両立させることが困難であることが本発明者の検討によって明らかとなった。

本発明の目的は、酸化シリコンより比誘電率の高い酸化物を含んで構成されるゲート絶縁膜を備えたＭＩＳトランジスタのトランジスタ特性を向上することのできる技術を提供することにある。

本発明の他の目的は、酸化物膜の高誘電率化と、酸化物膜中の酸素欠損の低減化と、界面酸化シリコン成長の抑制化を達成させる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一実施の形態は、まず、（ａ）半導体基板の主面上に、酸化シリコンより高い比誘電率の酸化物から構成される高誘電体層を形成する。次いで、（ｂ）前記半導体基板の主面を非酸化性雰囲気中で熱処理する。次いで、（ｃ）前記高誘電体層上に、前記工程（ｂ）直後の前記高誘電体層中に占める酸素の割合より高い酸化物から構成される酸素供給層を形成する。次いで、（ｄ）前記酸素供給層上に、酸素が拡散するのを抑制する金属から構成されるキャップ層を形成する。次いで、（ｅ）前記半導体基板の主面を熱処理する。

この手段によれば、工程（ｂ）の熱処理によって、前記高誘電体層を緻密化するので、比誘電率の高い前記高誘電体層が得られる。また、工程（ｅ）の熱処理によって、前記酸素供給層中の酸素を前記高誘電体層に供給するので、酸素欠損が低減した前記高誘電体層が得られる。すなわち、酸化物膜の高誘電率化と、酸化物膜中の酸素欠損の低減化と、界面酸化シリコン成長の抑制化を達成した酸化物が得られる。

なお、特開２００６−０８０１３３号公報（特許文献１）および特開２００６−３１０８０１号公報（特許文献２）には、前記高誘電体層に酸素を供給するための前記酸素供給層を形成する記載はない。また、前記キャップ層は、特開２００６−３１０８０１号公報（特許文献２）のように、ゲート絶縁膜とゲート電極との界面で生じるトラッピングを防止するための中間層（いわゆる緩衝層）として用いるものではなく、前記酸素供給層中の酸素が、高誘電体層側とは反対の雰囲気中に拡散するのを防止するためのものである。前記キャップ層によって雰囲気中に酸素が拡散しないため、前記酸素供給層中の酸素が前記高誘電体層に供給されるのである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

この一実施の形態によれば、酸化シリコンより比誘電率の高い酸化物を含んで構成されるゲート絶縁膜を備えたＭＩＳトランジスタのトランジスタ特性を向上することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態１では、本発明をｎチャネル型ＭＩＳトランジスタの製造方法に適用し、図１〜図９を参照して説明する。図１〜図９は製造工程中の半導体装置を模式的に示す断面図であり、このうち図２〜図６は要部を拡大して示している。なお、ｐチャネル型ＭＩＳトランジスタはｎチャネル型ＭＩＳトランジスタの極性を反対にしたものであり、本発明はｐチャネル型ＭＩＳトランジスタの製造方法にも適用することができる。

まず、図１に示すように、例えばｐ型の単結晶シリコンから構成される半導体基板（以下、「基板」という）ＳＵＢの主面（素子形成面）に周知のＳＴＩ（Shallow Trench Isolation）技術を用いて素子分離溝ＩＤを形成する。次いで、基板ＳＵＢのｎチャネル型ＭＩＳトランジスタ形成領域にホウ素をイオン注入した後、ＭＩＳトランジスタのしきい値電圧を調整するための不純物をイオン注入する。次いで、基板ＳＵＢの主面を熱処理し、上記不純物を基板ＳＵＢ中に拡散させることによって、基板ＳＵＢの主面にｐ型ウエルＰＷを形成する。次いで、フッ酸などのウェットエッチング液を用い、基板ＳＵＢ（ｐ型ウエルＰＷ）の表面の自然酸化膜を除去することによって、基板ＳＵＢの表面（シリコン面）を露出させる。

続いて、図２に示すように、基板ＳＵＢの主面（ｐ型ウエルＰＷの表面）上に酸化シリコン（ＳｉＯ_２）から構成される界面層ＩＬを形成した後、界面層ＩＬ上に酸化シリコンより高い比誘電率の酸化物から構成される高誘電体層ＨＫ１を形成する。この高誘電体層ＨＫ１は、ｎチャネル型ＭＩＳトランジスタのゲート絶縁膜を構成するものであり、例えば酸化ハフニウム（ＨｆＯ_２）から構成される。界面層ＩＬは、基板ＳＵＢ（単結晶シリコン）上に直接高誘電体層ＨＫ１（酸化ハフニウム）を形成した時に発生する欠陥を低減するために、本実施の形態１では設けられている。また、この界面層ＩＬはゲート絶縁膜に含まれてしまうため、高い比誘電率のゲート絶縁膜を得るためには、その膜厚はできるだけ薄い方が良い。

本実施の形態１では、界面層ＩＬを構成する酸化シリコン（ＳｉＯ_２）は、例えば、希釈フッ酸溶液で自然酸化膜を除去した後に、基板ＳＵＢの主面を９５０℃以上の高温度熱処理酸化することによって形成され、その膜厚は例えば０．３ｎｍである。

また、高誘電体層ＨＫ１を構成する酸化ハフニウム（ＨｆＯ_２）は、例えば、Ｈ_２Ｏ（水）のＯ（酸素）原料とＴＤＭＡＨ（Tetrakis-Dimethylamido-Hafnium：Ｈｆ（ＮＭｅ_２）_４）のＨｆ（ハフニウム）原料を用いた原子層制御成膜（ＡＬＤ：Atomic Layer Deposition）法によって堆積され、その膜厚は例えば２．４ｎｍである。

ここで、高誘電体層ＨＫ１は、酸化ハフニウム（Ｈｆ−Ｏ）の他に、例えば、Ｈｆ−Ｓｉ−Ｏ、Ｈｆ−Ｓｉ−Ｏ−Ｎ、Ｈｆ−Ａｌ−Ｏ、Ｈｆ−Ａｌ−Ｏ−Ｎ、Ｈｆ-Ｔａ-Ｏ、Ｈｆ−Ｔｉ−Ｏ、Ｈｆ−Ｌａ−Ｏ、Ｈｆ−Ｙ−Ｏ、Ｈｆ−Ｔａ−Ｓｉ−Ｏ、Ｈｆ−Ｔｉ−Ｓｉ−Ｏ、Ｈｆ−Ｌａ−Ｓｉ−Ｏ、Ｈｆ−Ｙ−Ｓｉ−Ｏなどの酸化物も適用することができる。このような酸素（Ｏ）とハフニウム（Ｈｆ）を含み、酸化シリコン（ＳｉＯ_２）より高い比誘電率のものを本願においては「ハフニウム系酸化物」と称している。

ハフニウム系酸化物を形成するにあたりＡＬＤ法を用いた場合、Ｈ_２ＯガスのＯ原料とＴＤＭＡＨ（Ｈｆ（ＮＭｅ_２）_４）のＨｆ原料の他に、それぞれの原料が用いられる。Ｓｉ（シリコン）原料としては、例えばＴＤＭＡＳ（Trisdimethlaminosilane：ＨＳｉ（ＮＭｅ_２）_３）である。Ａｌ（アルミニウム）原料としては、例えばＴＭＡ（Trimethylaluminum：ＡｌＭｅ_３）である。Ｔａ(タンタル)原料としては、例えばＴＡＩＤＥＡＴ（tertiaryamylimidotris（dimethlamido）tantalum：ＥｔＭｅ_２ＣＮＴａ（ＮＭｅ_２）_３）である。Ｔｉ（チタン）原料としては、例えばＴＤＭＡＴ（Tetrakisdimethylaminotitanium：Ｔｉ（ＮＭｅ_２）_３）、である。Ｙ（イットリウム）原料としては、例えばTrisethylcyclopentadienylyttrium：Ｙ（ＥｔＣｐ）_３である。Ｌａ（ランタン）原料としては、例えばTrisethylcyclopentadienyllanthanum：Ｌａ（ＥｔＣｐ）_３である。また、Ｈｆ−Ｓｉ−Ｏ−Ｎ及びＨｆ−Ａｌ−Ｏ−Ｎの窒化は、Ｈｆ−Ｓｉ−Ｏ、Ｈｆ−Ａｌ−Ｏ膜をＡＬＤ法で堆積した後に、プラズマ窒素による窒化及びアンモンアガスを用いた熱処理による窒化によって作製される。

また、本実施の形態１では、高誘電体層ＨＫ１の形成にあたりＡＬＤ法を適用しているが、これに限らず、スパッタリング法、ＣＶＤ法によって形成されても良い。なお、後の工程でも、ハフニウム系酸化物を堆積して酸素供給層を構成するが、このハフニウム系酸化物は、スパッタリング法、ＣＶＤ法を適用せず、ＡＬＤ法を適用している。

続いて、図３に示すように、酸素濃度がｐｐｍ（parts per million）以下の非酸化性雰囲気（例えば窒素、水素、アルゴンなど）中において６００℃〜１０００℃の範囲で基板ＳＵＢの主面を熱処理する。この工程では高誘電体層ＨＫ１を緻密化する。なお、本願においては、高誘電体層ＨＫ１を緻密化する熱処理を「緻密化アニール」という。

堆積されたままの高誘電体層ＨＫ１は、原料に起因した炭素等の不純物やＨ_２Ｏ酸化剤に起因したＯＨ等の不純物が膜中に残存するために比較的密度が低くなり、その結果、誘電率が低い。そこで、成膜後に緻密化アニールを行うことによって、高誘電体層ＨＫ１の緻密化および高誘電率化を図ることができる。

また、非酸化性雰囲気中で緻密化アニールを行うことによって、基板ＳＵＢ（単結晶シリコン）界面におけるＳｉ−Ｏ結合の形成を防止することができる。酸素（Ｏ）を含む雰囲気中で緻密化アニールを行った場合は、外部から酸素が酸化ハフニウムから構成される高誘電体層ＨＫ１中を拡散して酸素が単結晶シリコンから構成される基板ＳＵＢまで到達して、単結晶シリコンから構成される基板ＳＵＢとの界面でＳｉ−Ｏ結合を形成する。その結果、ゲート絶縁膜の一部が酸化シリコン膜になる、すなわち酸化シリコンから構成される界面層ＩＬが厚くなり、ゲート絶縁膜の誘電率が低下してしまう。そこで、非酸化性雰囲気中で緻密化アニールを行うことによって、界面におけるＳｉ−Ｏ結合の形成を防止することができるのである。

さらに、緻密化アニール工程を行うにあたり、非酸化性雰囲気中で、かつ急加熱・急冷（例えば、１０００℃／ｓｅｃ）の急速加熱処理（ＰＤＡ：Post Deposition Annealing）で行う場合、酸化シリコンから構成される界面層ＩＬの膜厚をより厚くすることなく、高誘電体層ＨＫ１を緻密化することができる。

しかしながら、この緻密化アニールを行うことによって、緻密化を保持したまま酸素（Ｏ）が欠損してしまう。図３では、欠損した酸素が雰囲気中に放出されて、高誘電体層ＨＫ１中に酸素欠損部ＤＰが発生する様子が示されている。なお、後述の工程（酸素供給アニール工程）で、この酸素欠損部ＤＰを低減する処理が行われる。

続いて、図４に示すように、緻密化アニール直後の高誘電体層ＨＫ１中に占める酸素の割合より高い酸化物から構成される酸素供給層ＨＫ２を形成する。本実施の形態１では、緻密化アニール直後の酸素欠損している高誘電体層ＨＫ１中に占める酸素の割合より高い酸素供給層ＨＫ２として、例えばＨ_２ＯのＯ（酸素）原料とＴＤＭＡＨ（Ｈｆ（ＮＭｅ_２）_４）のＨｆ（ハフニウム）原料を用いたＡＬＤ法によって堆積されたハフニウム系酸化物膜を適用することができる。ＡＬＤ法はチャンバー内に設置した基板ＳＵＢ上に、原料化合物の分子をモノレイヤごとに表面へ吸着、反応による成膜、パージによる余剰分子の取り除き、Ｈ_２Ｏ酸化材との反応による成膜、パージによる余剰分子の取り除き、のサイクルを繰返し行うことによって、原子層を一層ずつ堆積する方法である。このためサイクル数によってハフニウム系酸化物膜から構成される酸素供給層ＨＫ２の膜厚を制御することができる。

ＡＬＤ法によって堆積されたハフニウム系酸化物膜中には、定量的に残留ＯＨ基が含まれる。このため緻密化アニール直後の酸素欠損しているハフニウム系酸化物膜（高誘電体層ＨＫ１）中に占める酸素の割合よりハフニウム系酸化物膜（酸素供給層ＨＫ２）中に占める酸素の割合が高いこととなる。残留した酸素が後述の工程で、高誘電体層ＨＫ１で欠損している酸素を補う（供給する）役割をし、すなわち酸素供給層ＨＫ２は酸素供給源として働き、その膜厚で絶対供給量を調整することができる。このため原子レベルで膜厚を制御することができるＡＬＤ法は、酸素供給層ＨＫ２の形成には有効となる。

例えば、ＡＬＤ法によって堆積された酸化ハフニウム膜中には、原料としてＨ_２Ｏを用いるため、約０．５％の残留ＯＨ基が含まれる。図１０にＡＬＤ法によって堆積された酸化ハフニウム膜の厚さに対する残留ＯＨ基の含有量を示す。図１０に示すように、サイクル数が増加するに従い、すなわち膜厚が厚くなるに従い、酸化ハフニウム膜中に含まれるＯＨ基が増加することがわかる。したがって、緻密化アニールによって酸素欠損が生じた高誘電体層ＨＫ１に対して充分に酸素を供給できるように、ＡＬＤ法によって堆積された酸化ハフニウムから構成される酸素供給層ＨＫ２の膜厚で、絶対供給量を調整する。本実施の形態１では、ＡＬＤ法によって堆積された酸化ハフニウム膜から構成される酸素供給層ＨＫ２の膜厚を例えば４Åと調整している。

ところで、ハフニウム系酸化物を形成する方法にはＡＬＤ法の他に、スパッタリング法あるいはＣＶＤ法などがある。しかしながら、スパッタリング法あるいはＣＶＤ法では、堆積された膜中の酸素が過剰とはならず、緻密化アニール直後の酸素欠損している高誘電体層ＨＫ１中に占める酸素の割合より高い酸素供給層ＨＫ２を形成することができない。このため、Ｈ_２Ｏを原料としたＡＬＤ法を用いている。

続いて、図５に示すように、酸素供給層ＨＫ２上に、酸素が拡散するのを防止する金属から構成されるキャップ層ＣＬを形成する。言い換えると、酸素供給層ＨＫ２をキャップ層ＣＬによってキャップする。キャップ層ＣＬは、後の工程（酸素供給アニール工程）で基板ＳＵＢの主面を熱処理した場合において、熱処理時の雰囲気中に酸素が放出しないようにする（バリヤする）ために設けられる金属膜（バリアメタル膜）から構成されるものである。本実施の形態１では、キャップ層ＣＬは、例えばスパッタリング法を用いて形成された窒化タンタル（ＴａＮ）から構成され、その膜厚は例えば２０ｎｍである。

続いて、図６に示すように、例えば窒素（Ｎ_２）雰囲気中で９５０℃〜１１５０℃の範囲で基板ＳＵＢの主面を熱処理する。この工程では、酸素供給層ＨＫ２中で残存している酸素を、高誘電体層ＨＫ１に供給し、高誘電体層ＨＫ１の酸素欠損を補う。すなわち、図３で説明した緻密化アニールを行うことによって生じた酸素欠損部ＤＰを低減する。なお、本願においては、高誘電体層ＨＫ１に酸素を供給する熱処理を「酸素供給アニール」という。

このようにして酸素が補われた高誘電体層ＨＫ１は、界面層ＩＬ、酸素供給層ＨＫ２も含み、ゲート絶縁膜ＧＩを構成する。本実施の形態１では、酸素供給層ＨＫ２として、ハフニウム系酸化物を用いているが、緻密化アニール直後の高誘電体層ＨＫ１中に占める酸素の割合より高い酸化物であれば良い。しかしながら、高誘電率のゲート絶縁膜ＧＩを得るためには、ハフニウム系酸化物のように、酸素供給層ＨＫ２も酸化シリコンより高い比誘電率の酸化物が望ましい。

緻密化アニールによって高誘電体層ＨＫ１は緻密化を図れる反面、酸素が欠損してしまい、酸素が低密度な膜となる。ゲート絶縁膜ＧＩにこのような酸素が低密度な膜を適用した場合、高密度な膜の場合と比較して高いゲート・リーク電流が流れてしまう。そこで、酸素供給アニールを行うことによって、高誘電体層ＨＫ１の酸素欠損を補い、高密度な膜を形成することができ、ゲート・リーク電流が流れるのを抑制することができる。また、酸素供給アニールにおいて、酸素供給層ＨＫ２の膜厚、すなわち酸素供給量は調整されるため、例えば基板ＳＵＢ（単結晶シリコン）界面にまで酸素が到達せず、界面層ＩＬの厚さを厚くしないこともできる。

これまでの緻密化アニールおよび酸素供給アニールを含む工程によって、ゲート絶縁膜ＧＩを構成する高誘電体層ＨＫ１の高誘電率化と、酸素欠損の低減化とを両立することができる。

続いて、図７に示すように、キャップ層ＣＬを構成するバリアメタル膜をパターニングすることによって、バリアメタル膜から構成されるゲート電極ＧＥを形成し、また、ゲート電極ＧＥ下以外のゲート絶縁膜ＧＩを除去する。なお、本実施の形態１では、酸素供給アニール後に、ゲート電極ＧＥ形成のパターニングを行ったが、その順番が逆になっても良い。

本実施の形態１では、キャップ層ＣＬを構成するバリアメタル膜をパターニングしてゲート電極ＧＥを形成する。このため、キャップ層ＣＬには、酸素が拡散するのを抑制させる役割をし、ゲート電極ＧＥの仕事関数に適したバリアメタルであれば良い。ｎチャネル型ＭＩＳトランジスタのキャップ層ＣＬとしては窒化タンタルの他に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを適用することができる。また、ｐチャネル型ＭＩＳトランジスタのキャップ層ＣＬとしては、ルテニウム（Ｒｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）などを適用することができる。

また、本実施の形態１では、キャップ層ＣＬおよびゲート電極ＧＥとも窒化タンタルから構成したが、キャップ層ＣＬに窒化タンタルを用いて酸素供給アニールをした後、その窒化タンタルを除去した後、最適な仕事関数の金属材料からゲート電極ＧＥを形成しても良い。

続いて、図８に示すように、ｐ型ウエルＰＷにリンまたはヒ素をイオン注入してｎ⁻型半導体領域ＳＡ１を形成する。ｎ⁻型半導体領域ＳＡ１は、ｎチャネル型ＭＩＳトランジスタをＬＤＤ（Lightly Doped Drain）構造にするために形成する。

続いて、図９に示すように、ゲート電極ＧＥの側壁にサイドウォールスペーサＳＳを形成する。サイドウォールスペーサＳＳは、基板ＳＵＢ上にＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることによって形成される。次いで、ｐ型ウエルＰＷにリンまたはヒ素をイオン注入した後、基板ＳＵＢの主面を熱処理してこれらの不純物を拡散させることにより、ｐ型ウエルＰＷにｎ^＋型半導体領域（ソース・ドレイン）ＳＡ２を形成する。その後、配線工程を経て、最終に水素雰囲気下で４００℃の熱処理（ＦＧＡ：Forming Gas Annealing）を行い、ｎチャネル型ＭＩＳトランジスタを備えた半導体装置が完成する。

図１１は、本実施の形態１におけるｎチャネル型ＭＩＳトランジスタ（図１１の説明にあたりＱｎとする）と、本発明者が検討したｎチャネル型ＭＩＳトランジスタ（Ｑ’ｎとする）のトランジスタ特性を比較した表である。なお、Ｑ’ｎは、Ｑｎの製造工程のうち酸素供給層ＨＫ２（ＡＬＤ法によって堆積された膜厚４Åの酸化ハフニウム膜）を形成する工程を省略した以外は、同様の工程で製造されたものである。

図１１に示すように、ＱｎおよびＱ’ｎのゲート絶縁膜ＧＩの酸化シリコン換算膜厚（ＥＯＴ）は、それぞれ１．１ｎｍおよび１．０ｎｍと同程度である。したがって、ＱｎおよびＱ’ｎのトランジスタ特性を比較することができる。トランジスタ特性として、ゲート・リーク電流（Ｊｇ）および電子移動度（μ）の比較した場合、Ｑ’ｎに対してＱｎではゲート・リーク電流が３桁程度低く、電子移動度が２倍程度高い。

このように実施の形態１によるＭＩＳトランジスタは、緻密化アニールおよび酸素供給アニールを含む工程によって、ゲート絶縁膜ＧＩを構成する高誘電体層ＨＫ１の高誘電率化と酸素欠損の低減化とを両立することができる。また、酸素欠損を抑制したゲート絶縁膜ＧＩを有するＭＩＳトランジスタを形成することによって、トランジスタ特性を向上することができる。さらに、酸素供給アニール時において、界面層ＩＬの成長を抑制することができるために、ＥＯＴが１ｎｍ以下のゲート絶縁膜ＧＩを有するＭＩＳトランジスタを形成することもできる。

（実施の形態２）
前記実施の形態１では、酸素供給層を形成する工程では、ＡＬＤ法によって堆積したハフニウム系酸化物を適用して形成する場合について説明したが、本実施の形態２では、ＡＬＤ法によって堆積した酸化アルミニウム（Ａｌ_２Ｏ_３）、または、ＡＬＤ法によって堆積した酸化タンタル（Ｔａ_２Ｏ_５）を適用して形成する場合について説明する。なお、その他の工程は前記実施の形態１と同様である。

前記実施の形態１で説明したように、酸素供給層ＨＫ２は、高誘電体層ＨＫ１で欠損している酸素分を補うために、酸素供給アニール時に酸素を高誘電体層ＨＫ１へ供給するものである。このため酸素供給層ＨＫ２には、酸素供給層ＨＫ２中に占める酸素の割合が緻密化アニール直後の酸素欠損している高誘電体層ＨＫ１中に占める酸素濃度より高いものを適用すれば良い。そこで、Ｈ_２Ｏを原料として用いるＡＬＤ法によって酸化アルミニウム（Ａｌ_２Ｏ_３）または酸化タンタル（Ｔａ_２Ｏ_５）を堆積することによって、酸素供給層ＨＫ２を構成する。

本実施の形態２では、酸化アルミニウム（Ａｌ_２Ｏ_３）を、例えば、Ｈ_２ＯのＯ（酸素）原料とＡｌ（アルミニウム）原料のＴＭＡ（Trimethylaluminum：ＡｌＭｅ_３）を用いたＡＬＤ法によって堆積する。または、酸化タンタル（Ｔａ_２Ｏ_５）を、例えば、Ｈ_２ＯのＯ（酸素）原料とＴａ(タンタル)原料のＴＡＩＤＥＡＴ（Tertiaryamylimidotris(dimethlamido)tantalum：ＥｔＭｅ_２ＣＮＴａ（ＮＭｅ_２）_３）を用いたＡＬＤ法によって堆積する。

図１２は、ＡＬＤ法によって堆積された酸化アルミニウム（Ａｌ_２Ｏ_３）および酸化タンタル（Ｔａ_２Ｏ_５）に含まれるＯＨ基の含有量を示すグラフである。また、前記実施の形態１において酸素供給層ＨＫ２として用いた酸化ハフニウム（ＨｆＯ_２）に含まれるＯＨ基の含有量も合わせて示す。

図１２に示すように、ＨｆＯ_２には約０．５％、Ａｌ_２Ｏ_３には約０．３％、Ｔａ_２Ｏ_５には約１％のＯＨ基が含まれることがわかる。これが酸素供給源として働き、緻密化アニール直後の高誘電体層ＨＫ１のある酸素欠損量に対して、膜厚で絶対供給量を調整することができる。なお、ある酸素欠損量の高誘電体層ＨＫ１に対して酸素を供給する場合、約０．５％のＯＨ基が含まれるＨｆＯ_２に対して約１％のＯＨ基が含まれるＴａ_２Ｏ_５は、膜厚がＨｆＯ_２の半分程度で良い。

緻密化アニールによって高誘電体層ＨＫ１は緻密化を図れる反面、酸素が欠損してしまい、酸素が低密度な膜となる。酸素供給アニールを行うことによって、高誘電体層ＨＫ１の酸素欠損を補い、高密度な膜を形成することができ、ゲート・リーク電流が流れるのを抑制することができる。すなわち、酸素欠損を抑制したゲート絶縁膜ＧＩを形成することによって、トランジスタ特性を向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態では、高誘電体層としてハフニウム系酸化物（Ｈｆ−Ｏ）を例示したが、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、酸化チタン（ＴｉＯ_２）、酸化ランタン（Ｌａ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_２）から構成される高誘電体層とした場合にも適用することができる。酸化アルミニウム、酸化タンタル、酸化チタン、酸化ランタン、および酸化ジルコニウムは、前記実施の形態で示したハフニウム系酸化物と同様に、熱処理によって酸素欠損が発生してしまう。しかしながら、酸素供給層中の酸素が、高誘電体層を構成する酸化アルミニウム、酸化タンタル、酸化チタン、酸化ランタン、および酸化ジルコニウムに供給されることによって、高誘電体層の高誘電率化と、高誘電体層中の酸素欠損の低減化とを両立することができる。

本発明は、半導体装置の製造業に幅広く利用されるものであり、特に、３２ｎｍテクノロジ以降のトランジスタ特性に優れた半導体装置の製造に利用されるものである。

本発明の実施の形態１における半導体装置の製造工程中の断面図である。図１に続く半導体装置の製造工程中における拡大断面図である。図２に続く半導体装置の製造工程中における拡大断面図である。図３に続く半導体装置の製造工程中における拡大断面図である。図４に続く半導体装置の製造工程中における拡大断面図である。図５に続く半導体装置の製造工程中における拡大断面図である。図６に続く半導体装置の製造工程中における断面図である。図７に続く半導体装置の製造工程中における断面図である。図８に続く半導体装置の製造工程中における断面図である。ＡＬＤ法によって堆積された酸化ハフニウム膜の厚さに対する残留ＯＨ基の含有量を示すグラフである。本実施の形態１におけるｎチャネル型ＭＩＳトランジスタ（Ｑｎ）と、本発明者が検討したｎチャネル型ＭＩＳトランジスタ（Ｑ’ｎ）のトランジスタ特性を比較した表である。本発明の実施の形態２におけるＡＬＤ法によって堆積された種々の酸化物に含まれるＯＨ基の含有量を示すグラフである。

符号の説明

ＣＬ キャップ層
ＤＰ 酸素欠損部
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＨＫ１ 高誘電体層
ＨＫ２ 酸素供給層
ＩＤ 素子分離溝
ＩＬ 界面層
ＰＷ ｐ型ウエル
ＳＡ１ ｎ⁻型半導体領域
ＳＡ２ ｎ^＋型半導体領域（ソース・ドレイン）
ＳＳ サイドウォールスペーサ
ＳＵＢ 基板

Claims (19)

1. 半導体基板上にＭＩＳトランジスタのゲート絶縁膜を形成し、前記ゲート絶縁膜上に前記ＭＩＳトランジスタのゲート電極を形成する工程を含む半導体装置の製造方法であって、
   前記半導体基板上に前記ゲート絶縁膜を形成する工程は、
   （ａ）前記半導体基板の主面上に、酸化シリコンより高い比誘電率の酸化物から構成される第１層を形成する工程と、
   （ｂ）前記工程（ａ）の後、前記半導体基板の主面を非酸化性雰囲気中で熱処理する工程と、
   （ｃ）前記第１層上に、前記工程（ｂ）直後の第１層中に占める酸素の割合より高い酸化物から構成される第２層を形成する工程と、
   （ｄ）前記第２層上に、酸素が拡散するのを抑制する金属から構成されるキャップ層を形成する工程と、
   （ｅ）前記工程（ｄ）の後、前記半導体基板の主面を熱処理する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記工程（ｃ）では、前記第２層を構成する酸化ハフニウム膜を、酸素原料として水を用いたＡＬＤ法によって、前記第１層上に形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記工程（ｃ）では、前記第２層を構成する酸化アルミニウム膜を、酸素原料として水を用いたＡＬＤ法によって、前記第１層上に形成することを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記工程（ｃ）では、前記第２層を構成する酸化タンタル膜を、酸素原料として水を用いたＡＬＤ法によって、前記第１層上に形成することを特徴とする請求項１記載の半導体装置の製造方法。
5. （ｆ）前記キャップ層をパターニングすることによって、前記キャップ層から構成される前記ゲート電極を形成する工程と、
   を含むことを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記工程（ｂ）では、前記第１層を緻密化することを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記工程（ｅ）では、前記第２層から前記第１層へ酸素を供給することを特徴とする請求項１記載の半導体装置の製造方法。
8. （ａ）半導体基板上に第１層を形成する工程と、
   （ｂ）前記第１層上に第２層を形成する工程と、
   （ｃ）前記第２層上にキャップ層を形成する工程と、
   （ｄ）前記工程（ａ）〜（ｃ）後に、前記半導体基板の主面を熱処理する工程、
   を有し、
   前記第１及び第２層はＭＩＳトランジスタのゲート絶縁膜を構成しており、
   前記キャップ層は前記ＭＩＳトランジスタのゲート電極を構成しており、
   前記第１層はハフニウムと酸素を含んで構成されており、
   前記第２層はアルミニウムと酸素、または、タンタルと酸素を含んで構成されており、
   前記第２層の膜厚は、前記第１層の膜厚よりも薄いことを特徴とする半導体装置の製造方法。
9. 前記工程（ｄ）によって、前記第２層から前記第１層に酸素が供給されることを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記工程（ａ）と前記工程（ｂ）との間に、（ｅ）前記半導体基板の主面を非酸化性雰囲気中で熱処理する工程、を更に有することを特徴とする請求項８または９の何れか１項に記載の半導体装置の製造方法。
11. 前記工程（ｅ）によって、前記第１層が緻密化されることを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記工程（ｂ）で形成される前記第２層は、前記工程（ａ）直後の前記第１層中に占める酸素の割合より高い酸化物から構成されることを特徴とする請求項１０または１１の何れか１項に記載の半導体装置の製造方法。
13. 前記工程（ｂ）で、前記第２層はＡＬＤ法によって形成されることを特徴とする請求項８〜１２の何れか１項に記載の半導体装置の製造方法。
14. 前記工程（ａ）で、前記第１層はＡＬＤ法によって形成されることを特徴とする請求項８〜１３の何れか１項に記載の半導体装置の製造方法。
15. 前記工程（ａ）前に、（ｆ）前記半導体基板上に酸化シリコン膜を形成する工程、を更に有し、
    前記酸化シリコン膜の膜厚は、前記第１層の膜厚よりも薄いことを特徴とする請求項８〜１４の何れか１項に記載の半導体装置の製造方法。
16. 前記第２層の膜厚は、前記酸化シリコン膜の膜厚よりも薄いことを特徴とする請求項１５に記載の半導体装置の製造方法。
17. 前記キャップ層は、金属から構成されていることを特徴とする請求項８〜１６の何れか１項に記載の半導体装置の製造方法。
18. 前記ＭＩＳトランジスタはｎチャネル型ＭＩＳトランジスタであり、
    前記キャップ層は、窒化タンタル、アルミニウム、チタン、または、タンタルによって構成されていることを特徴とする請求項８〜１６の何れか１項に記載の半導体装置の製造方法。
19. 前記ＭＩＳトランジスタはｐチャネル型ＭＩＳトランジスタであり、
    前記キャップ層は、ルテニウム、プラチナ、または、ニッケルによって構成されていることを特徴とする請求項８〜１６の何れか１項に記載の半導体装置の製造方法。

Images