JP5080833B2 - Memory device and manufacturing method thereof - Google Patents

Description

Translated fromJapanese

本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置及びその製造方法に関する。  The present invention relates to a memory device in which a connector connectable to an interface connector of a computer is provided outside and a memory is accommodated in a case, and a method for manufacturing the same.

現在、ＵＳＢ（Universal Serial Bus）規格のコネクタをケースから外部へ突出させたコンパクトタイプの携帯可能なＵＳＢメモリがパーソナルコンピュータのＵＳＢコネクタに接続されて使用されている。このようなＵＳＢメモリとして、ＵＳＢコネクタとフラッシュメモリとＵＳＢ制御器とを有するＵＳＢフラッシュメモリ装置が特表２００２−５４１５５４号公報に開示されている。また、特表２００３−５２４８４２号公報には、ユーザがデータをフラッシュメモリに書き込むことのできる第１の位置とデータがフラッシュメモリに書込まれることを阻止する第２の位置との間で可動な手動スイッチを有するポータブルＵＳＢメモリが記載されている。従って、ＵＳＢメモリのユーザは、手動スイッチを操作してフラッシュメモリのデータを書き換えることができる。  Currently, a compact type portable USB memory having a USB (Universal Serial Bus) standard connector protruding from a case is connected to a USB connector of a personal computer. As such a USB memory, a USB flash memory device having a USB connector, a flash memory, and a USB controller is disclosed in JP-T-2002-541554. Japanese Patent Application Publication No. 2003-524842 discloses a movable position between a first position where a user can write data to the flash memory and a second position where data is prevented from being written to the flash memory. A portable USB memory with a manual switch is described. Therefore, the user of the USB memory can rewrite the data in the flash memory by operating the manual switch.

近年、ＵＳＢメモリに高容量の半導体メモリが内蔵されるようになっている。そこで、半導体メモリに動画や音声やソフトウェア等のコンテンツを記録した状態でＵＳＢメモリを供給することが考えられる。
特表２００２−５４１５５４号公報特表２００３−５２４８４２号公報In recent years, a high-capacity semiconductor memory has been built in a USB memory. Therefore, it is conceivable to supply the USB memory in a state where contents such as moving images, sounds, and software are recorded in the semiconductor memory.
Special Table 2002-541554 Special table 2003-524842 gazette

上述したコンテンツは、ユーザに書き換えられないようにされるのが望ましい。従って、特表２００３−５２４８４２号公報に記載の手動スイッチは無い方がよい。ここで、ＵＳＢメモリにデータの書き換えのできないＲＯＭを用いることにすると、コンテンツを記録したＵＳＢメモリの製品を開発する段階ではフラッシュメモリを実装したプリント回路板を用い、製造の際にフラッシュメモリをＲＯＭに置き換える必要がある。しかし、フラッシュメモリとＲＯＭとは端子の配置が異なるため、ＲＯＭ実装用のプリント配線板を別途設計する必要があり、ＵＳＢメモリの価格アップに繋がる。  It is desirable that the content described above is not rewritten by the user. Therefore, it is better not to have the manual switch described in JP-T-2003-524842. Here, if a ROM in which data cannot be rewritten is used for the USB memory, a printed circuit board on which the flash memory is mounted is used at the stage of developing a USB memory product in which content is recorded, and the flash memory is stored in the ROM during manufacture. It is necessary to replace with. However, since the flash memory and the ROM have different terminal arrangements, it is necessary to separately design a printed wiring board for mounting the ROM, which leads to an increase in the price of the USB memory.

本発明は、不揮発性メモリのデータを書き換え不可にさせることが容易なメモリ装置及びその製造方法の提供を目的とする。SUMMARY OF THE INVENTIONAn object of the present invention isto provide a memory device and a method for manufacturing the samethat can easily make data in anonvolatile memory unrewritable .

上記目的を達成するため、本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリは、データを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされ、
前記ケースは、開いて前記不揮発性メモリを入れた状態から閉じることにより前記書き込みの可否を表す信号が書き込み可の状態から書き込み不可の状態になる構造を有し、
前記不揮発性メモリは、入力される前記書き込みの可否を表す信号が前記構造により書き込み不可の状態にされて前記ケースに収容されていることを特徴とする。In order to achieve the above object, the present invention is a memory device in which a connector that can be connected to a connector for a computer interface is provided outside and a memory is accommodated in a case.
The memory is a non-volatile memory in which data is writable and a signal indicating whether data can be written is input and data is not writable when the signal is in a writable state.
The case has a structure in which a signal indicating whether the writing is possible or not can be changed from a writable state to a non-writable state by closing from a state where the nonvolatile memory is opened.
The nonvolatile memory is characterized in thatan input signal indicating whether or not writing is possible is made in a state in which writing is impossibleby the structure and accommodated in the case.

また、本発明は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置の製造方法であって、
前記メモリにデータを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリを用い、開いて前記不揮発性メモリを入れた前記ケースを閉じることにより前記不揮発性メモリに入力する前記書き込みの可否を表す信号を書き込み可の状態から書き込み不可の状態にしてメモリ装置を製造することを特徴とする。Further, the present invention is a method for manufacturing a memory device in which a connector that can be connected to an interface connector of a computer is provided outside and a memory is accommodated in a case.
Use a non-volatile memory that can write data to the memory and input a signal indicating whether or not data can be written and cannot write data when the signal is not writable, andopen the non-volatile memory. It was characterized by producing amemory devicein a state of non-writablefrom the state oftheenable write a signal representing whether or not said write input to the non-volatile memoryby closing the case.

不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされているので、ユーザ側でコンテンツ等の情報を書き換えることができない。また、不揮発性メモリがケースに収容されていない状態でコンピュータからデータを書き込み可能としておけば、不揮発性メモリに情報が容易に記録され、メモリ装置の製品開発時と生産時とでプリント配線板を別々に設計する必要が無い。  Since data cannot be written from the computer while the nonvolatile memory is accommodated in the case, information such as content cannot be rewritten on the user side. In addition, if data can be written from a computer when the nonvolatile memory is not housed in the case, information can be easily recorded in the nonvolatile memory, and the printed wiring board can be used during product development and production of the memory device. There is no need to design separately.

上記不揮発性メモリには、フラッシュメモリ等の不揮発性半導体メモリが含まれる。  The nonvolatile memory includes a nonvolatile semiconductor memory such as a flash memory.

請求項１に係る発明によれば、不揮発性メモリのデータを書き換え不可にさせることが容易なメモリ装置を提供することができる。
請求項２に係る発明では、メモリ装置の使用状況に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性を向上させることができる。According to the first aspect of the present invention, it ispossible to providea memory device thatmakes it easy to make non-rewritable data in anonvolatile memory.
In the invention according toclaim 2 , since the information is erased according to the usage state of the memory device, the convenience of the memory device in which the information cannot be rewritten can be improved.

請求項３に係る発明では、現在の年月日及び時刻の少なくとも一部に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性をさらに向上させることができる。
請求項４に係る発明では、通電回数に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性をさらに向上させることができる。
請求項５に係る発明では、不揮発性メモリのデータを書き換え不可にさせることがさらに容易になるので、さらに安価なメモリ装置を提供することができる。In the invention according toclaim 3 , since the information is erased in accordance with at least a part of the current date and time, the convenience of the memory device in which the information cannot be rewritten can be further improved.
In the invention according toclaim 4 , since the information is erased according to the number of energizations, the convenience of the memory device in which the information cannot be rewritten can be further improved.
In the invention according toclaim 5 , since it becomes easier to make the data of the nonvolatile memory non-rewritable, a more inexpensive memory device can be provided.

請求項６に係る発明では、不揮発性メモリのデータを書き換え不可にさせることがさらに容易になるので、さらに安価なメモリ装置を提供することができる。
請求項７に係る発明では、不揮発性メモリのデータを書き換え不可にさせることが容易で利便性の高い安価なメモリ装置を提供することができる。
請求項８に係る発明では、不揮発性メモリのデータを書き換え不可にさせることが容易なメモリ装置の製造方法を提供することができる。In the invention according toclaim 6 , since it becomes easier to make the data of the nonvolatile memory non-rewritable, a more inexpensive memory device can be provided.
In the invention according toclaim 7 , it ispossible to provide an inexpensive memory devicethat is easy to make the data in the nonvolatile memory non-rewritable and highly convenient.
In the invention according toclaim 8 , it ispossible to provide a method of manufacturinga memory devicethat makes it easy to make non-rewritable data in the nonvolatile memory .

（１）メモリ装置の構成：
図１は本発明の一実施形態に係るメモリ装置１００を接続可能なパーソナルコンピュータＰＣのハードウェア構成をメモリ装置１００ともに示すブロック図、図２と図３はメモリ装置１００を示す図、図４は表ケース１２の内側の構造を示す斜視図、図５はプリント回路板２０の実装面２２ａを示す平面図、図６はプリント回路板２０に形成された回路を示す回路図である。(1) Configuration of memory device:
FIG. 1 is a block diagram showing a hardware configuration of a personal computer PC to which amemory device 100 according to an embodiment of the present invention can be connected together with thememory device 100, FIGS. 2 and 3 are diagrams showing thememory device 100, and FIG. FIG. 5 is a plan view showing amounting surface 22 a of the printedcircuit board 20, and FIG. 6 is a circuit diagram showing a circuit formed on the printedcircuit board 20.

本発明を適用可能なメモリ装置は、コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であればよく、汎用のＵＳＢ規格やシリアルＳＣＳＩ（Serial Small Computer System Interface）規格等のシリアルインターフェイス規格のメモリ装置でもよいし、汎用のＳＣＳＩ規格等のパラレルインターフェイス規格のメモリ装置でもよい。また、本メモリ装置は、コンパクトタイプの携帯可能な小型装置であると好適であり、ケースからケーブルを介してコネクタを有する装置でもよいが、ケースから直接コネクタが突出した装置であると好適である。さらに、本メモリ装置は、コンピュータから供給される電力で動作する装置であると、好適である。
本メモリ装置を接続可能なコンピュータには、パーソナルコンピュータやＰＤＡ（Personal Digital Assistant）等の端末等が用いられる。The memory device to which the present invention can be applied may be a memory device in which a connector that can be connected to an interface connector of a computer is provided outside and the memory is accommodated in a case, such as a general-purpose USB standard or serial SCSI (Serial Small Computer System). It may be a memory device of a serial interface standard such as an interface standard, or a memory device of a parallel interface standard such as a general-purpose SCSI standard. In addition, the memory device is preferably a compact and portable small device, and may be a device having a connector from the case via a cable, but is preferably a device in which the connector protrudes directly from the case. Further, the memory device is preferably a device that operates with power supplied from a computer.
A computer such as a personal computer or a PDA (Personal Digital Assistant) is used as a computer to which the memory device can be connected.

図１に示すように、ＰＣでは、ＣＰＵ Ｐ１、半導体メモリＰ２，Ｐ３、タイマ回路Ｐ４、ポインティングデバイスやキーボードといった入力装置Ｐ５、ディスプレイや音声出力装置といった出力装置Ｐ６、ハードディスクドライブや光ディスクドライブといった記憶装置Ｐ７、インターフェイス（Ｉ／Ｆ）Ｐ８、等が、所定のシステムバスＰ１ａに接続され、互いに情報を入出力可能とされている。Ｉ／Ｆ Ｐ８には、メモリ装置のコネクタ３０を嵌合可能なインターフェイス用コネクタＰ９が接続されている。タイマ回路Ｐ４は、現在の日時を計時する。ＣＰＵ Ｐ１は、ＲＯＭ Ｐ２に書き込まれた制御プログラムに従って、適宜、ＯＳ（Operating System）及びＩ／Ｆ制御プログラム等のアプリケーションプログラム（ＡＰＬ）並びに各種情報を記憶装置Ｐ７からＲＡＭ Ｐ３へ読み出して制御プログラムを実行する処理を行い、ＰＣ全体の動作を制御している。
Ｉ／Ｆ Ｐ８には、汎用のＵＳＢ規格やシリアルＳＣＳＩ規格等のシリアルインターフェイス、汎用のＳＣＳＩ規格等のパラレルインターフェイス、等を用いることができる。Ｉ／Ｆ Ｐ８にＵＳＢインターフェイスが用いられる場合、コネクタＰ９にはＵＳＢ用のコネクタが用いられる。ＰＣは、メモリ装置１００からデータを読み出す時、データのアドレスを指定しながらデータの読み出し要求をメモリ装置１００に出力する。なお、メモリ装置の製品開発時、すなわち、ケース１０にプリント回路板２０が収容されていない時、ＰＣは、書き込むアドレスを指定しながらデータの書き込み要求をメモリ装置１００に出力することにより、データをメモリ装置１００に書き込むことができる。As shown in FIG. 1, in a PC, a CPU P1, semiconductor memories P2 and P3, a timer circuit P4, an input device P5 such as a pointing device and a keyboard, an output device P6 such as a display and an audio output device, and a storage device such as a hard disk drive and an optical disk drive P7, interface (I / F) P8, and the like are connected to a predetermined system bus P1a so that information can be input and output with each other. An interface connector P9 capable of fitting theconnector 30 of the memory device is connected to the I / F P8. The timer circuit P4 measures the current date and time. In accordance with the control program written in the ROM P2, the CPU P1 appropriately reads an OS (Operating System), an application program (APL) such as an I / F control program, and various types of information from the storage device P7 to the RAM P3, and executes the control program. Processing to be executed is performed to control the operation of the entire PC.
For the I / F P8, a serial interface such as a general-purpose USB standard or a serial SCSI standard, a parallel interface such as a general-purpose SCSI standard, or the like can be used. When a USB interface is used for the I / F P8, a USB connector is used for the connector P9. When reading data from thememory device 100, the PC outputs a data read request to thememory device 100 while designating the data address. During product development of the memory device, that is, when the printedcircuit board 20 is not accommodated in thecase 10, the PC outputs the data write request to thememory device 100 while designating the write address. Data can be written to thememory device 100.

図３に示すように、メモリ装置１００は、コネクタ３０やメモリ４０やコントロールＩＣ５２等を実装したプリント回路板２０を表ケース１２と裏ケース１４とで挟み込んで形成される。ここで、メモリ４０は、データを書き込み可能な不揮発性メモリとされ、ライトプロテクト信号（書き込みの可否を表す信号）を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされている。不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリが用いられ、例えば動画や音声やソフトウェア等のコンテンツ等が予め書き込まれる。図２に示すように表ケース１２と裏ケース１４とからなるケース１０に不揮発性メモリ４０が収容されている時、不揮発性メモリ４０に入力されるライトプロテクト信号が書き込み不可の状態にされ、ＰＣから不揮発性メモリ４０にデータを書き込むことができない。従って、本メモリ装置１００は、メモリ４０に入力されるライトプロテクト信号が書き込み不可の状態にされてケース１０に収容されているメモリ装置といえる。
また、本メモリ装置１００は、メモリ４０がケース１０に収容される時にコンピュータＰＣからデータを書き込み不可にされたメモリ装置とされている。As shown in FIG. 3, thememory device 100 is formed by sandwiching a printedcircuit board 20 on which aconnector 30, amemory 40, acontrol IC 52, and the like are mounted between afront case 12 and aback case 14. Here, thememory 40 is a non-volatile memory in which data can be written, and a non-volatile memory in which data cannot be written when a write protect signal (a signal indicating whether writing is possible) is input and the signal is in a non-writable state. Memory. As thenonvolatile memory 40, a semiconductor memory such as a flash memory is used. For example, contents such as moving images, sounds, and software are written in advance. As shown in FIG. 2, when thenon-volatile memory 40 is accommodated in thecase 10 including thefront case 12 and theback case 14, the write protect signal input to thenon-volatile memory 40 is set in a non-writable state. Data cannot be written to thenonvolatile memory 40. Therefore, it can be said that thememory device 100 is a memory device that is housed in thecase 10 in a state in which the write protect signal input to thememory 40 is not writable.
Thememory device 100 is a memory device in which data cannot be written from the computer PC when thememory 40 is accommodated in thecase 10.

表裏ケース１２，１４は、例えば、樹脂成形材料等を射出成形等により成形することにより、形成することができる。ケース１０の材質は、絶縁材料が好ましい。むろん、プリント回路板２０に形成される回路から絶縁されていれば、板金等の金属をプレス加工等により成形してケース１０を形成してもよい。
図３と図４に示すように、ケース１２，１４は、プリント回路板２０を収容するための溝１２ａ，１４ａが形成されている。また、表ケース１２には裏ケース１４に向けて突出した係止用突起１２ｂが複数形成され、裏ケース１４には係止用穴１４ｂが各突起１２ｂに対応して形成されている。従って、各突起１２ｂを各穴１４ｂに挿入して裏ケース１４に係止させると、表裏ケース１２，１４が互いに固定される。The front andback cases 12 and 14 can be formed, for example, by molding a resin molding material or the like by injection molding or the like. The material of thecase 10 is preferably an insulating material. Of course, as long as it is insulated from the circuit formed on the printedcircuit board 20, thecase 10 may be formed by molding a metal such as a sheet metal by pressing or the like.
As shown in FIGS. 3 and 4, thecases 12 and 14 are formed withgrooves 12 a and 14 a for accommodating the printedcircuit board 20. Thefront case 12 is formed with a plurality of lockingprojections 12b protruding toward theback case 14, and theback case 14 is formed with lockingholes 14b corresponding to theprojections 12b. Accordingly, when theprotrusions 12b are inserted into theholes 14b and locked to theback case 14, the front andback cases 12, 14 are fixed to each other.

また、ケース１０は、開状態（開いた状態）で不揮発性メモリ４０を入れて閉じることによりプリント回路板２０の被切断部２４を切断する切断構造ＳＴ１を有している。この切断構造ＳＴ１は、プリント回路板の被切断部２４の位置に合わせて表ケースの溝１２ａに形成した凹部１３と、前記被切断部２４の位置に合わせて裏ケースの溝１４ａに形成した凸部１５とから構成されている。この凸部１５は、凹部１３よりも若干小さく形成されている。図５に示すように信号線２５が被切断部２４を通っているため、ケーシング時に切断構造ＳＴ１が信号線２５を切断する。  Thecase 10 has a cutting structure ST1 that cuts thecut portion 24 of the printedcircuit board 20 by inserting and closing thenonvolatile memory 40 in the open state (open state). This cutting structure ST1 includes arecess 13 formed in thegroove 12a of the front case in accordance with the position of thecut portion 24 of the printed circuit board, and a protrusion formed in thegroove 14a of the back case in accordance with the position of thecut portion 24.Part 15. Theconvex portion 15 is formed slightly smaller than theconcave portion 13. Since thesignal line 25 passes through thecut portion 24 as shown in FIG. 5, the cutting structure ST <b> 1 cuts thesignal line 25 during casing.

図５に示すように、プリント回路板２０は、プリント基板とされた基板部２２にコネクタ３０や不揮発性メモリ４０やコントロールＩＣ５２等の電子部品が実装されて形成されている。プリント回路板２０に形成されたプリント回路は、コンピュータＰＣに対する信号の送受及び不揮発性メモリ４０に対するデータの読み書きを制御する制御回路５０を有している。また、プリント回路板２０には、ケース１０が閉じる動作をした時に制御回路５０から物理的に切断される被切断部２４が形成されている。図５に示す被切断部２４は、プリント回路板２０の下側縁部２０ａに形成され、該下側縁部からの切れ込みが予め左右の縁部に形成され、上側縁部２４ａが切断され易くされている。  As shown in FIG. 5, the printedcircuit board 20 is formed by mounting electronic components such as aconnector 30, anonvolatile memory 40, and acontrol IC 52 on aboard portion 22 that is a printed board. The printed circuit formed on the printedcircuit board 20 includes acontrol circuit 50 that controls transmission / reception of signals to / from the computer PC and reading / writing of data from / to thenonvolatile memory 40. Further, the printedcircuit board 20 is formed with acut portion 24 that is physically cut from thecontrol circuit 50 when thecase 10 is closed. Thecut portion 24 shown in FIG. 5 is formed in thelower edge portion 20a of the printedcircuit board 20, and cuts from the lower edge portion are previously formed in the left and right edges, so that theupper edge portion 24a is easily cut. Has been.

コネクタ３０には、上述した汎用のＵＳＢ規格やシリアルＳＣＳＩ規格等のシリアルインターフェイス、汎用のＳＣＳＩ規格等のパラレルインターフェイス、等を用いることができる。コネクタ３０は、コンピュータＰＣ側のコネクタＰ９と嵌合して電気的に接続される。例えば、ＵＳＢ規格のコネクタでは、図６に示すように、電源端子Ｖ、グランド端子ＧＮＤ、信号端子Ｄ＋，Ｄ−が設けられる。本メモリ装置１００は、コネクタＰ９，３０が接続されるとＰＣから通電され、コネクタ３０のＶ端子に供給される電力をメモリ４０や制御回路に供給する。  Theconnector 30 may be a serial interface such as the general-purpose USB standard or serial SCSI standard described above, a parallel interface such as the general-purpose SCSI standard, or the like. Theconnector 30 is electrically connected to the connector P9 on the computer PC side. For example, a USB standard connector is provided with a power supply terminal V, a ground terminal GND, and signal terminals D + and D− as shown in FIG. When the connectors P9 and P30 are connected, thememory device 100 is energized from the PC and supplies the power supplied to the V terminal of theconnector 30 to thememory 40 and the control circuit.

不揮発性メモリ４０には、例えば、書き込みの可否を表すライトプロテクト信号（ＷＰ信号）を入力するライトプロテクト端子ＷＰを有するフラッシュメモリを用いることができる。ＷＰ信号は、例えば、メモリ４０への書き込み許可がＨ（High）レベルの電位で表され、メモリ４０への書き込み不可がＬ（Low）レベルの電位で表される負論理の信号とされる。従って、メモリ４０は、ＷＰ端子４２がＨ（書き込み可の状態）である時にデータを書き込み可能になり、ＷＰ端子４２がＬ（書き込み不可の状態）の状態であるときにデータを書き込み不可になる。むろん、メモリ４０は、正論理のＷＰ信号で動作するメモリ、すなわち、ＷＰ端子がＬの状態である時に書き込み可能になり、ＷＰ端子がＨの状態である時に書き込み不可になるメモリでもよい。この場合、ＷＰ信号には、メモリ４０への書き込み不可がＨで表される信号を使用すればよい。
メモリ４０には、上記ＷＰ端子以外に、例えば、電源端子Ｖ、グランド端子ＧＮＤ、ライトイネーブル端子ＷＥ、リードイネーブル端子ＲＥ、アドレス端子Ａｎ、データ端子Ｄｎ、等の端子を有する半導体メモリを用いることができる。As thenonvolatile memory 40, for example, a flash memory having a write protect terminal WP for inputting a write protect signal (WP signal) indicating whether writing is possible can be used. The WP signal is, for example, a negative logic signal in which writing permission to thememory 40 is expressed by an H (High) level potential and writing inability to thememory 40 is expressed by an L (Low) level potential. Therefore, thememory 40 can write data when theWP terminal 42 is H (write enabled state), and cannot write data when theWP terminal 42 is L (write disabled state). . Of course, thememory 40 may be a memory that operates with a positive logic WP signal, that is, a memory that becomes writable when the WP terminal is in the L state and becomes unwritable when the WP terminal is in the H state. In this case, a signal indicating that writing to thememory 40 cannot be performed may be used as the WP signal.
In addition to the WP terminal, for example, a semiconductor memory having terminals such as a power supply terminal V, a ground terminal GND, a write enable terminal WE, a read enable terminal RE, an address terminal An, and a data terminal Dn is used as thememory 40. it can.

制御回路５０は、コントロールＩＣ５２及びその周辺回路から構成され、コネクタ３０を介してコンピュータＰＣとデータを送受しながらメモリ４０に対してデータの読み書きを行う。コントロールＩＣ５２には、例えば、コネクタ３０の各端子Ｖ，ＧＮＤ，Ｄ＋，Ｄ−に接続される端子Ｖ，ＧＮＤ，Ｄ＋，Ｄ−、メモリ４０の各端子ＷＰ，ＷＥ，ＲＥ，Ａｎ，Ｄｎに接続される端子ＷＰ，ＷＥ，ＲＥ，Ａｎ，Ｄｎ、等の端子を有する半導体集積回路を用いることができる。ここで、コントロールＩＣのＷＰ端子５４とメモリのＷＰ端子４２とを繋ぐＷＰ信号線２５は、図５に示す被切断部２４を通り、該被切断部よりもメモリ４０側で高抵抗Ｒ１の一端が接続されている。高抵抗Ｒ１の他端は、グランドラインＧＮＤに接続されている。従って、信号線２５が導通している時にはコントロールＩＣのＷＰ端子５４の出力がメモリのＷＰ端子４２に入力され、信号線２５が切断された時にはメモリのＷＰ端子４２の入力電位がＬレベルになる。
なお、メモリのＷＰ端子に接続されるコントロールＩＣの端子は、信号出力用のＩ／Ｏ端子とされてもよい。Thecontrol circuit 50 includes acontrol IC 52 and its peripheral circuits, and reads / writes data from / to thememory 40 while transmitting / receiving data to / from the computer PC via theconnector 30. For example, thecontrol IC 52 is connected to the terminals V, GND, D +, D− connected to the terminals V, GND, D +, D− of theconnector 30 and the terminals WP, WE, RE, An, Dn of thememory 40. A semiconductor integrated circuit having terminals such as terminals WP, WE, RE, An, and Dn can be used. Here, theWP signal line 25 connecting theWP terminal 54 of the control IC and theWP terminal 42 of the memory passes through thecut portion 24 shown in FIG. 5 and is connected to one end of the high resistance R1 on thememory 40 side of the cut portion. Is connected. The other end of the high resistance R1 is connected to the ground line GND. Accordingly, when thesignal line 25 is conductive, the output of theWP terminal 54 of the control IC is input to theWP terminal 42 of the memory, and when thesignal line 25 is disconnected, the input potential of theWP terminal 42 of the memory becomes L level. .
Note that the terminal of the control IC connected to the WP terminal of the memory may be an I / O terminal for signal output.

コントロールＩＣ５２は、概略、図１０に示すステップＳ１０２−Ｓ１０４の処理を行い、コンピュータＰＣと信号を送受しながらメモリ４０からデータを読み出す。すなわち、コントロールＩＣ５２は、コネクタ３０を介してコンピュータＰＣからデータの読み出し要求を入力すると、ＷＰ端子５４からＬレベルのＷＰ信号を出力しながら前記読み出し要求に含まれるアドレスのデータをメモリ４０から読み出し、該データを信号端子からＰＣに対して出力する。また、プリント回路板２０がケース１０に収容される前には図１０に示すステップＳ１０６，Ｓ１１０の処理を行い、コンピュータＰＣと信号を送受しながらメモリ４０にデータを書き込むことが可能である。すなわち、コントロールＩＣ５２は、コネクタ３０を介してコンピュータＰＣからデータの書き込み要求を入力すると、ＷＰ端子５４からＨレベルのＷＰ信号を出力しながら前記書き込み要求に含まれるアドレスに対して該書き込み要求に含まれるデータを書き込む。なお、コントロールＩＣ５２には、論理回路を組み合わせた集積回路を用いることができ、ＣＰＵやＲＯＭやＲＡＭを有するマイコンを用いてもよい。  Thecontrol IC 52 roughly performs the processing of steps S102 to S104 shown in FIG. 10, and reads data from thememory 40 while transmitting and receiving signals to and from the computer PC. That is, when thecontrol IC 52 receives a data read request from the computer PC via theconnector 30, thecontrol IC 52 reads the address data included in the read request from thememory 40 while outputting the L level WP signal from theWP terminal 54, The data is output from the signal terminal to the PC. Further, before the printedcircuit board 20 is accommodated in thecase 10, it is possible to perform the processing of steps S106 and S110 shown in FIG. 10 and write data into thememory 40 while transmitting and receiving signals with the computer PC. That is, when thecontrol IC 52 receives a data write request from the computer PC via theconnector 30, thecontrol IC 52 includes an H level WP signal from theWP terminal 54 and includes the write request for the address included in the write request. Write the data to be saved. Thecontrol IC 52 can be an integrated circuit combined with a logic circuit, and a microcomputer having a CPU, a ROM, or a RAM may be used.

（２）メモリ装置の製造方法並びに作用及び効果：
図３と図７は、メモリ装置１００を製造する様子を示している。
メモリ装置１００を製造するには、まず、表裏の各ケース１２，１４を形成し、不揮発性メモリ４０を実装し制御回路５０を形成したプリント回路板２０を形成する。次に、プリント回路板２０の裏面２２ｂを裏ケース１４に向けてプリント回路板２０を裏ケースの溝１４ａに入れ、プリント回路板の実装面２２ａ側を表ケースの溝１２ａに入れて、開状態のケース１０を閉じていく。そして、各係止用突起１２ｂが各係止用穴１４ｂに挿入して裏ケース１４に係止すると、表裏ケース１２，１４が互いに固定され、ケース１０内の収容空間ＳＰ１にプリント回路板２０が収容されて、メモリ装置１００が形成される。このときの状態が、図２の斜視図と図８の垂直断面図に示されている。(2) Memory device manufacturing method, operation and effect:
3 and 7 show how thememory device 100 is manufactured.
To manufacture thememory device 100, first, the front andback cases 12 and 14 are formed, and the printedcircuit board 20 on which thenonvolatile memory 40 is mounted and thecontrol circuit 50 is formed is formed. Next, the printedcircuit board 20 is placed in thegroove 14a of the back case with theback surface 22b of the printedcircuit board 20 facing theback case 14, and the mountingsurface 22a side of the printed circuit board is placed in thegroove 12a of the front case so Thecase 10 is closed. When each lockingprojection 12b is inserted into each lockinghole 14b and locked to theback case 14, the front andback cases 12 and 14 are fixed to each other, and the printedcircuit board 20 is placed in the housing space SP1 in thecase 10. Thememory device 100 is formed by being accommodated. The state at this time is shown in the perspective view of FIG. 2 and the vertical sectional view of FIG.

ここで、ケース１０に切断構造１３，１５が形成されているので、図８に示すように、裏ケースの凸部１５が被切断部２４を凹部１３内に押し込んで切断する。すなわち、プリント回路板を入れたケース１０が閉じる動作をした時にＷＰ信号線２５が切断され、メモリのＷＰ端子４２に入力されるＷＰ信号が常時Ｌレベル（書き込み不可の状態）にされる。これにより、不揮発性メモリ４０は、コンピュータＰＣからデータを書き込み不可とされる。
以上より、本発明には、メモリにデータを書き込み可能な不揮発性メモリを用い、該不揮発性メモリをケースに収容する時にコンピュータから該不揮発性メモリへデータを書き込むことができないようにしてメモリ装置を製造するメモリ装置の製造方法が含まれる。また、本発明には、メモリがデータを書き込み可能な不揮発性メモリとされ、該不揮発性メモリがケースに収容される時にコンピュータからデータを書き込み不可にされたメモリ装置が含まれる。Here, since the cuttingstructures 13 and 15 are formed in thecase 10, as shown in FIG. 8, theconvex portion 15 of the back case pushes thecut portion 24 into theconcave portion 13 and cuts it. That is, when thecase 10 containing the printed circuit board is closed, theWP signal line 25 is disconnected, and the WP signal input to theWP terminal 42 of the memory is always set to the L level (write disabled state). Thereby, thenonvolatile memory 40 cannot write data from the computer PC.
As described above, the present invention uses a nonvolatile memory capable of writing data to the memory, and prevents the memory device from being written to the nonvolatile memory when the nonvolatile memory is accommodated in the case. A method of manufacturing a memory device to be manufactured is included. Further, the present invention includes a memory device in which the memory is a nonvolatile memory into which data can be written, and data cannot be written from a computer when the nonvolatile memory is accommodated in a case.

不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされているので、メモリ装置のユーザがコンテンツ等の情報を書き換えることができない。また、ケースに不揮発性メモリが収容される前にはコンピュータからデータを書き込み可能であるので、不揮発性メモリにデータが容易に記録され、メモリ装置の製品開発時と製造時とでプリント回路板を別々に設計する必要が無い。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。
また、ケースを閉じるだけで信号線が切断されるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、メモリ装置の製造コストをさらに低減させることができる。Since data cannot be written from the computer while the nonvolatile memory is housed in the case, the user of the memory device cannot rewrite information such as contents. In addition, since data can be written from a computer before the nonvolatile memory is accommodated in the case, the data can be easily recorded in the nonvolatile memory, and the printed circuit board can be used at the time of product development and manufacturing of the memory device. There is no need to design separately. Therefore, it is possible to manufacture a memory device that prevents the user from rewriting memory information at low cost.
Further, since the signal line is disconnected simply by closing the case, it is possible to easily make it impossible to write data from the computer to the nonvolatile memory. Therefore, the manufacturing cost of the memory device can be further reduced.

さらに、切断された被切断部２４が表ケースの凹部１３内に隔離されるので、ケース１０内に被切断部２４が残されても問題が生じない。加えて、被切断部２４があった部分に凸部１５が入るので、プリント回路板２０が凸部１５で位置決めされて固定される利点もある。なお、上述したような凸部を表ケースに形成して上述したような凹部を裏ケースに形成しても同様の作用、効果が得られるが、裏ケース１４に凸部１５を形成し表ケース１２に凹部１３を形成するとケース１０内の狭い空間を有効利用することができる点で好適である。  Furthermore, since thecut portion 24 to be cut is isolated in therecess 13 of the front case, no problem occurs even if thecut portion 24 is left in thecase 10. In addition, since theconvex portion 15 enters the portion where thecut portion 24 is present, there is an advantage that the printedcircuit board 20 is positioned and fixed by theconvex portion 15. It is to be noted that the same operation and effect can be obtained by forming the convex portion as described above on the front case and the concave portion as described above on the back case, but theconvex portion 15 is formed on theback case 14 and the front case. If therecess 13 is formed in 12, it is preferable in that a narrow space in thecase 10 can be used effectively.

（３）変形例：
コンピュータから不揮発性メモリがデータを書き込み不可にされることには、メモリ装置内の制御回路がコンピュータからのデータの書き込みを禁止しながら不揮発性メモリのデータを書き換え可能であることも含まれる。
図９−図１１には、一定の条件が成立した時にコントロールＩＣ５２が不揮発性メモリ４０のデータを消す処理を行うメモリ装置を示している。本変形例の制御回路（データ消去手段）５０は、本メモリ装置の使用状況を表す情報に基づいて不揮発性メモリのデータを消す条件が成立したか否かを判断し、条件成立時にＷＰ信号を書き込み可の状態にして不揮発性メモリ４０のデータを消す。これにより、メモリ装置の使用状況に応じて情報が消去されるので、情報を書き換え不可にしたメモリ装置の利便性を向上させることができる。(3) Modification:
Making the nonvolatile memory incapable of writing data from the computer includes that the control circuit in the memory device can rewrite the data in the nonvolatile memory while prohibiting writing of data from the computer.
9 to 11 show a memory device in which thecontrol IC 52 performs a process of erasing data in thenonvolatile memory 40 when a certain condition is established. The control circuit (data erasing means) 50 of this modification determines whether or not a condition for erasing the data in the nonvolatile memory is established based on information indicating the usage status of the memory device, and outputs a WP signal when the condition is established. The data in thenonvolatile memory 40 is erased in a writable state. As a result, the information is erased according to the usage status of the memory device, so that the convenience of the memory device in which the information cannot be rewritten can be improved.

本コントロールＩＣ５２は、信号入力用のＩ／Ｏ端子を有する集積回路（マイコンを含む）とされている。このＩ／Ｏ端子は、信号線２６でグランドに接続されている。信号線２６は、被切断部２４を通り、該被切断部よりもＩ／Ｏ端子側で高抵抗Ｒ２の一端が接続されている。高抵抗Ｒ２の他端は、電源ラインＶに接続されている。従って、信号線２６が導通している時にはＩ／Ｏ端子の入力電位がＬレベルとなり、信号線２６が切断された時にはＩ／Ｏ端子の入力電位がＨレベルになる。一方、コントロールＩＣのＷＰ端子５４とメモリのＷＰ端子４２とは、被切断部２４を通らないＷＰ信号線２５で接続されている。不揮発性メモリのデータを消す条件が成立していない時、コントロールＩＣ５２は、ＷＰ端子５４から常時Ｌレベル（書き込み不可の状態）のＷＰ信号を出力する。また、不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリとされ、メモリ４０のデータを消す日時を表す情報（有効期限Ｔｓ）が記憶されている。
一方、コンピュータＰＣは、メモリ装置１００から日時情報の出力要求を入手した時にタイマ回路Ｐ４から現在の日時を表す情報Ｔｎを入手してメモリ装置１００に対して出力する機能を有するものとする。Thecontrol IC 52 is an integrated circuit (including a microcomputer) having an I / O terminal for signal input. This I / O terminal is connected to the ground by asignal line 26. Thesignal line 26 passes through the part to be cut 24, and one end of the high resistance R2 is connected to the I / O terminal side of the part to be cut. The other end of the high resistance R2 is connected to the power supply line V. Accordingly, when thesignal line 26 is conductive, the input potential of the I / O terminal is at L level, and when thesignal line 26 is disconnected, the input potential of the I / O terminal is at H level. On the other hand, theWP terminal 54 of the control IC and theWP terminal 42 of the memory are connected by aWP signal line 25 that does not pass through thecut portion 24. When the condition for erasing the data in the nonvolatile memory is not satisfied, thecontrol IC 52 always outputs a WP signal at L level (in a state where writing is impossible) from theWP terminal 54. Thenonvolatile memory 40 is a semiconductor memory such as a flash memory, and stores information (expiration date Ts) indicating the date and time when data in thememory 40 is erased.
On the other hand, the computer PC has a function of obtaining information Tn indicating the current date and time from the timer circuit P4 and outputting the information to thememory device 100 when the date and time information output request is obtained from thememory device 100.

コントロールＩＣ５２は、図１０に示すメモリ管理処理をメモリ装置の製品開発時及び生産時に行う。本処理は、コンピュータからメモリ装置に電力が供給されている間、繰り返し行われる。
処理を開始すると、コントロールＩＣ５２は、まず、コネクタ３０を介してコンピュータＰＣからデータの読み出し要求が入力されたか否かを判断する（ステップＳ１０２。以下、「ステップ」の記載を省略）。条件不成立時、Ｓ１０６に進む。条件成立時、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力しながら前記読み出し要求に含まれるアドレスのデータをメモリ４０から読み出し、該データを信号端子からＰＣに対して出力する（Ｓ１０４）。Thecontrol IC 52 performs the memory management process shown in FIG. 10 at the time of product development and production of the memory device. This process is repeatedly performed while power is supplied from the computer to the memory device.
When the process is started, thecontrol IC 52 first determines whether or not a data read request is input from the computer PC via the connector 30 (step S102; hereinafter, description of “step” is omitted). When the condition is not satisfied, the process proceeds to S106. When the condition is satisfied, the address data included in the read request is read from thememory 40 while outputting the WP signal at the L level (in a state where writing is impossible) from theWP terminal 54, and the data is output from the signal terminal to the PC. (S104).

Ｓ１０６では、コネクタ３０を介してコンピュータＰＣからデータの書き込み要求が入力されたか否かを判断する。条件不成立時、本処理を終了する。条件成立時、Ｉ／Ｏ端子の入力電位がＨレベル（切断状態）か否かを判断する（Ｓ１０８）。被切断部２４が切断されていない製品開発時には信号線２６が導通してＩ／Ｏ端子がＬレベルとなっているため、Ｓ１１０でＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力しながら前記書き込み要求に含まれるアドレスに対して該書き込み要求に含まれるデータを書き込み、本処理を終了する。一方、被切断部２４が切断された生産後には信号線２６が切断されてＩ／Ｏ端子がＨレベルとなっているため、Ｓ１１０の処理を行わずに本処理を終了する。
以上より、メモリ装置のユーザ側は不揮発性メモリに書き込まれた情報を書き換えることができない。
なお、信号線２６が導通している時にＩ／Ｏ端子の入力電位がＨレベルとされ、信号線２６が切断された時にＩ／Ｏ端子の入力電位がＬレベルとされてもよい。この場合、Ｓ１０８ではＩ／Ｏ端子の入力電位がＬレベルか否かを判断すればよい。In S <b> 106, it is determined whether a data write request is input from the computer PC via theconnector 30. When the condition is not satisfied, this process is terminated. When the condition is satisfied, it is determined whether or not the input potential of the I / O terminal is at the H level (disconnected state) (S108). At the time of product development in which the part to be cut 24 is not cut, thesignal line 26 is turned on and the I / O terminal is at the L level. Therefore, in S110, the WP signal at the H level (write enabled state) is sent from theWP terminal 54. While outputting, the data included in the write request is written to the address included in the write request, and this process ends. On the other hand, since thesignal line 26 is cut and the I / O terminal is at the H level after production in which the part to be cut 24 is cut, the process is terminated without performing the process of S110.
As described above, the user side of the memory device cannot rewrite information written in the nonvolatile memory.
Note that the input potential of the I / O terminal may be H level when thesignal line 26 is conductive, and the input potential of the I / O terminal may be L level when thesignal line 26 is disconnected. In this case, in S108, it may be determined whether or not the input potential of the I / O terminal is at the L level.

また、コントロールＩＣ５２は、図１１に示すように、現在の日付及び時刻を表す日時情報（メモリ装置の使用状況を表す情報）Ｔｎに基づいて不揮発性メモリのデータを消す条件成立の可否を判断する。同図に示す有効期限管理処理は、コンピュータからメモリ装置に電力が供給されている間、上記メモリ管理処理と並列して繰り返し行われる。
処理を開始すると、コントロールＩＣ５２は、まず、ＰＣに対して日時情報の出力要求を出力し、ＰＣから現在の日時を表す情報Ｔｎを入手する（Ｓ２０２）。次に、メモリ４０から有効期限Ｔｓを読み出す（Ｓ２０４）。むろん、Ｓ２０４の処理はＳ２０２の処理前に行われてもよい。そして、両情報Ｔｎ，Ｔｓを対比し、現在の日時Ｔｎが有効期限Ｔｓを過ぎたか否かを判断する（Ｓ２０６）。なお、Ｔｎ，Ｔｓを日時が後になるほど大きくなる数値情報にすると、Ｔｎ＞Ｔｓであるか否かを判断すればよい。現在の日時Ｔｎが有効期限Ｔｓを過ぎていない場合、不揮発性メモリのデータを消す条件が成立していないため、本処理を終了する。一方、現在の日時Ｔｎが有効期限Ｔｓを過ぎた場合、不揮発性メモリのデータを消す条件が成立したことになり、Ｌレベル（書き込み不可の状態）であったＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態で不揮発性メモリ４０に記憶されているデータを消去し（Ｓ２０８）、本処理を終了する。Further, as shown in FIG. 11, thecontrol IC 52 determines whether or not a condition for erasing the data in the nonvolatile memory is established based on the date / time information (information indicating the use status of the memory device) Tn indicating the current date and time. . The expiration date management process shown in the figure is repeatedly performed in parallel with the memory management process while power is supplied from the computer to the memory device.
When the process is started, thecontrol IC 52 first outputs a date / time information output request to the PC, and obtains information Tn representing the current date / time from the PC (S202). Next, the expiration date Ts is read from the memory 40 (S204). Of course, the process of S204 may be performed before the process of S202. Then, the two pieces of information Tn and Ts are compared to determine whether or not the current date and time Tn has passed the expiration date Ts (S206). Note that if Tn and Ts are numerical information that increases as the date and time later, it may be determined whether or not Tn> Ts. If the current date and time Tn has not passed the expiration date Ts, the condition for erasing the data in the nonvolatile memory is not satisfied, and thus this process is terminated. On the other hand, when the current date and time Tn has passed the expiration date Ts, the condition for erasing the data in the nonvolatile memory is satisfied, and the H level (write enabled) is established from theWP terminal 54 that is at the L level (write disabled state). ) Signal is output, the data stored in thenon-volatile memory 40 in this state is erased (S208), and this process is terminated.

不揮発性メモリに書き込まれる情報には、著作権等の関係で有効期限を設定したい情報もある。本メモリ装置では、このような情報が不揮発性メモリに書き込まれても有効期限Ｔｓ後に消去されるので、利便性が向上する。  Information written to the nonvolatile memory includes information for which an expiration date is desired to be set due to copyrights and the like. In the present memory device, even if such information is written in the nonvolatile memory, it is deleted after the expiration date Ts, so that convenience is improved.

なお、コントロールＩＣがＰＣに対して日時情報の出力要求を出力する機能を有していない場合、メモリ装置を接続したＰＣが一定時間毎に現在の日時Ｔｎをメモリ装置に対して出力すれば、コントロールＩＣはＰＣから現在の日時Ｔｎが入力された時点で有効期限管理処理を開始して有効期限後に不揮発性メモリのデータを消去することができる。
また、ＰＣから現在の日時Ｔｎを入手すればメモリ装置にタイマ回路を設けなくてよい点で好適であるものの、メモリ装置にタイマ回路を設けて該タイマ回路から現在の日時Ｔｎを入手して有効期限管理処理を行ってもよい。If the control IC does not have a function of outputting a date / time information output request to the PC, if the PC connected to the memory device outputs the current date / time Tn to the memory device at regular intervals, The control IC can start the expiration date management process when the current date and time Tn is input from the PC and can erase the data in the nonvolatile memory after the expiration date.
In addition, it is preferable that the current date and time Tn is obtained from the PC because it is not necessary to provide a timer circuit in the memory device. However, it is effective to obtain a current date and time Tn from the timer circuit by providing a timer circuit in the memory device. You may perform a term management process.

さらに、不揮発性メモリに有効期限Ｔｓを書き込むと有効期限Ｔｓの違いによってコントロールＩＣを別々に用意しなくてよい点で好適であるものの、コントロールＩＣに有効期限Ｔｓを保持させて該有効期限Ｔｓを読み出して有効期限管理処理を行ってもよい。
さらに、情報Ｔｎ，Ｔｓは、年月日及び時刻の少なくとも一部を表す情報であればよく、年を表す年情報でも、月を表す月情報でも、日付を表す日付情報でも、時刻を表す時刻情報でも、これらを組み合わせた情報でもよい。Furthermore, although writing the expiration date Ts in the non-volatile memory is preferable in that it is not necessary to prepare a separate control IC depending on the difference in the expiration date Ts, the control IC holds the expiration date Ts and sets the expiration date Ts. You may read and perform an expiration date management process.
Further, the information Tn, Ts may be information representing at least a part of the year, month, day, and time. The time representing the time, whether the year information representing the year, the month information representing the month, or the date information representing the date. Information or a combination of these may be used.

さらに、現在の年月日及び時刻の少なくとも一部を表す情報Ｔｎと不揮発性メモリのデータを消す年月日及び時刻の少なくとも一部を表す情報Ｔｓとを対比してデータを消す条件成立の可否を判断する以外にも、メモリ装置への通電時間Ｔｅを計測し該通電時間Ｔｅに基づいてデータを消す条件成立の可否を判断してもよい。  Further, whether or not a condition for erasing data is established by comparing information Tn representing at least part of the current date and time with information Ts representing at least part of the date and time of erasing data in the nonvolatile memory. In addition to determining whether or not the condition for erasing data is measured based on the energization time Te of the memory device and data is erased may be determined.

また、図１２に示す変形例は、本メモリ装置の使用状況を表す情報として本メモリ装置に通電された回数Ｃｅを用いる有効回数管理処理を示している。コントロールＩＣ５２は、メモリ装置１００への通電が開始された時に本処理を行う。なお、図９に示す回路がプリント回路板２０に形成され、図１０に示すメモリ管理処理がコントロールＩＣ５２で繰り返し行われるものとする。また、不揮発性メモリ４０は、フラッシュメモリ等の半導体メモリとされ、メモリ４０のデータを消す通電回数を表す情報（図９に示す有効回数Ｃｓ）を記憶しているものとする。さらに、不揮発性メモリ４０は、通電回数を表すカウンタＣｅを有し、ケース１０にプリント回路板２０が収容された時点でカウンタＣｅが０にされているものとする。  Further, the modification shown in FIG. 12 shows the effective number management process using the number Ce of energization of the memory device as information indicating the usage status of the memory device. Thecontrol IC 52 performs this process when energization of thememory device 100 is started. It is assumed that the circuit shown in FIG. 9 is formed on the printedcircuit board 20, and the memory management process shown in FIG. Further, thenonvolatile memory 40 is a semiconductor memory such as a flash memory, and stores information indicating the number of energizations to erase data in the memory 40 (effective number Cs shown in FIG. 9). Furthermore, it is assumed that thenonvolatile memory 40 has a counter Ce that indicates the number of energizations, and the counter Ce is set to 0 when the printedcircuit board 20 is accommodated in thecase 10.

処理を開始すると、コントロールＩＣ５２は、まず、ＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態でカウンタＣｅの値を１だけ増加させる（Ｓ３０２）。これにより、本メモリ装置に通電された回数Ｃｅがカウントされる。その後、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力しておく。次に、メモリ４０から有効回数Ｃｓを読み出す（Ｓ３０４）。むろん、Ｓ３０４の処理はＳ３０２の処理前に行われてもよい。そして、両情報Ｃｅ，Ｃｓを対比し、現在の通電回数Ｃｅが有効回数Ｃｓを超えたか否かを判断する（Ｓ３０６）。現在の通電回数Ｃｅが有効回数Ｃｓを超えていない場合、不揮発性メモリのデータを消す条件が成立していないため、本処理を終了する。一方、現在の通電回数Ｃｅが有効回数Ｃｓを超えた場合、不揮発性メモリのデータを消す条件が成立したことになり、Ｌレベル（書き込み不可の状態）であったＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力し、この状態で不揮発性メモリ４０に記憶されているデータを消去し（Ｓ３０８）、本処理を終了する。  When the process is started, thecontrol IC 52 first outputs a WP signal of H level (write enabled state) from theWP terminal 54, and in this state, the value of the counter Ce is incremented by 1 (S302). As a result, the number Ce of times the memory device is energized is counted. Thereafter, the WP signal is output from theWP terminal 54 at the L level (write disabled state). Next, the effective number Cs is read from the memory 40 (S304). Of course, the process of S304 may be performed before the process of S302. Then, the information Ce and Cs are compared, and it is determined whether or not the current energization count Ce exceeds the effective count Cs (S306). If the current energization count Ce does not exceed the valid count Cs, the condition for erasing the data in the nonvolatile memory is not satisfied, and thus this processing is terminated. On the other hand, when the current energization count Ce exceeds the valid count Cs, the condition for erasing the data in the nonvolatile memory is satisfied, and the H level (write) is established from theWP terminal 54 that is at the L level (write disable state). The WP signal in the “possible state” is output, the data stored in thenonvolatile memory 40 in this state is erased (S308), and this process is terminated.

不揮発性メモリに書き込まれる情報には、著作権等の関係で有効な通電回数を設定したい情報もある。本メモリ装置では、このような情報が不揮発性メモリに書き込まれても有効回数Ｃｓ後に消去されるので、利便性が向上する。  Some information written in the non-volatile memory includes information for which an effective number of energizations is to be set due to copyrights and the like. In this memory device, even if such information is written in the nonvolatile memory, the information is erased after the effective number of times Cs, so that convenience is improved.

上述した各種の実施形態において、プリント回路板に被切断部２４を設ける代わりに、図１３に示すようなワイヤ１２５をプリント回路板１２０に設けてもよい。本プリント回路板１２０に形成されたプリント回路は、コンピュータＰＣに対する信号の送受及び不揮発性メモリ４０に対するデータの読み書きを制御する制御回路１５０を有している。また、プリント回路板１２０の下側縁部２０ａには、上記被切断部２４に相当する位置に切欠１２４が形成されている。この切欠１２４には、ケース１０が閉じる動作をした時に裏ケースの凸部１５が挿入される。ここで、コントロールＩＣ５２のＷＰ端子５４とメモリのＷＰ端子４２とを繋ぐＷＰ信号線の一部がワイヤ１２５とされ、このワイヤ１２５の両端が切欠１２４を跨いで基板部２２に接続されている。このワイヤ１２５は、ケース１０が閉じる動作をした時に切断機構１３，１５で切断されるようにされている。  In the various embodiments described above, awire 125 as shown in FIG. 13 may be provided on the printedcircuit board 120 instead of providing thecut portion 24 on the printed circuit board. The printed circuit formed on the printedcircuit board 120 includes acontrol circuit 150 that controls transmission / reception of signals to / from the computer PC and data reading / writing from / to thenonvolatile memory 40. Further, acutout 124 is formed in thelower edge portion 20 a of the printedcircuit board 120 at a position corresponding to thecut portion 24. In thenotch 124, theconvex portion 15 of the back case is inserted when thecase 10 is closed. Here, a part of the WP signal line connecting theWP terminal 54 of thecontrol IC 52 and theWP terminal 42 of the memory is awire 125, and both ends of thewire 125 are connected to thesubstrate unit 22 across thenotch 124. Thewire 125 is cut by the cuttingmechanisms 13 and 15 when thecase 10 is closed.

開状態の表裏ケース１２，１４にメモリ４０を入れて両ケース１２，１４を閉じると、裏ケースの凸部１５がワイヤ１２５の一部を凹部１３内に押し込んで切断する。すなわち、プリント回路板を入れたケース１０が閉じる動作をした時にＷＰ信号線が切断され、メモリのＷＰ端子４２に入力されるＷＰ信号が常時Ｌレベル（書き込み不可の状態）にされる。これにより、不揮発性メモリ４０は、コンピュータＰＣからデータを書き込み不可とされる。
このように、ケースを閉じるだけで信号線が切断されるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。When thememory 40 is put in the open front andback cases 12 and 14 and both thecases 12 and 14 are closed, theconvex portion 15 of the back case pushes a part of thewire 125 into theconcave portion 13 and cuts it. That is, when thecase 10 containing the printed circuit board is closed, the WP signal line is cut, and the WP signal input to theWP terminal 42 of the memory is always set to the L level (in a state where writing is impossible). Thereby, thenonvolatile memory 40 cannot write data from the computer PC.
As described above, since the signal line is disconnected only by closing the case, it is possible to easily make it impossible to write data from the computer to the nonvolatile memory. Therefore, it is possible to manufacture a memory device that prevents the user from rewriting memory information at low cost.

また、上記被切断部２４や上記ワイヤ１２５を切断する処理を行った後にケースを閉じても、入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがケースに収容されているメモリ装置が形成される。
さらに、不揮発性メモリにデータを書き込む時には切断されている信号線を導電性の治具で挟んで導電させておき、ケーシング時に治具を外して信号線を断ち切ることによりＷＰ信号を常時書き込み不可の状態にしてもよい。Further, even if the case is closed after performing the process of cutting thecut portion 24 or thewire 125, the memory device in which the input WP signal is not writable and the nonvolatile memory is accommodated in the case Is formed.
Furthermore, when writing data to the non-volatile memory, the signal line that has been cut is made conductive by sandwiching it with a conductive jig, and the WP signal cannot be written at all times by removing the jig when the casing is cut and cutting the signal line. It may be in a state.

さらに、図１４−図１６に示すメモリ装置３００のように、ケーシング時に信号線を導通させる導通構造２１３をケース２１０に設けてもよい。本変形例のプリント回路板２２０には、上記被切断部２４に相当する位置にプッシュスイッチ２２４が実装されている。一方、表ケース２１２には、開状態で半導体メモリ４０を入れて閉じることにより信号線２２５を導通させる導通構造２１３を有している。この導通構造２１３は、プリント回路板のスイッチ２２４の位置に合わせて表ケース２１２の溝１２ａに形成した凸部とされている。なお、裏ケース２１４に上記凸部１５は形成されていない。  Further, as in thememory device 300 shown in FIGS. 14 to 16, thecase 210 may be provided with a conductingstructure 213 that conducts the signal line when casing. Apush switch 224 is mounted on the printedcircuit board 220 of this modification at a position corresponding to thecut portion 24. On the other hand, thefront case 212 has a conductingstructure 213 for conducting thesignal line 225 by inserting and closing thesemiconductor memory 40 in the open state. Theconductive structure 213 is a convex portion formed in thegroove 12a of thefront case 212 in accordance with the position of theswitch 224 on the printed circuit board. Note that theconvex portion 15 is not formed on theback case 214.

コントロールＩＣ５２のＩ／Ｏ端子は、スイッチ２２４を介して信号線２２５でグランドに接続されている。信号線２２５は、スイッチ２２４よりもＩ／Ｏ端子側で高抵抗Ｒ３の一端が接続されている。高抵抗Ｒ３の他端は、グランドに接続されている。従って、スイッチ２２４が押されず信号線２２５が導通していない時にはＩ／Ｏ端子の入力電位がＬレベルとなり、スイッチ２２４が押され信号線２２５が導通した時にはＩ／Ｏ端子の入力電位がＨレベルになる。コントロールＩＣ５２は、Ｉ／Ｏ端子の入力電位がＬレベル（スイッチオフ状態）の時にはＷＰ端子５４から出力するＷＰ信号を適宜Ｌレベル又はＨレベルに切り替え、Ｉ／Ｏ端子の入力電位がＨレベル（スイッチオン状態）の時にはメモリ４０のデータを消す条件が成立しない限りＷＰ端子５４から常時Ｌレベル（書き込み不可の状態）のＷＰ信号を出力する。
なお、有効期限Ｔｓを過ぎたり有効回数Ｃｓを超えたりした時にメモリ４０のデータを消す場合には、図１１で示した有効期限管理処理や図１２で示した有効回数管理処理をコントロールＩＣ５２で行えばよい。The I / O terminal of thecontrol IC 52 is connected to the ground by asignal line 225 via theswitch 224. Thesignal line 225 is connected to one end of the high resistance R3 on the I / O terminal side of theswitch 224. The other end of the high resistance R3 is connected to the ground. Therefore, when theswitch 224 is not pressed and thesignal line 225 is not conductive, the input potential of the I / O terminal is L level. When theswitch 224 is pressed and thesignal line 225 is conductive, the input potential of the I / O terminal is H level. become. Thecontrol IC 52 appropriately switches the WP signal output from theWP terminal 54 to L level or H level when the input potential of the I / O terminal is L level (switch off state), and the input potential of the I / O terminal is H level ( In the switch-on state), theWP terminal 54 always outputs the WP signal of L level (write disabled state) unless the condition for erasing the data in thememory 40 is satisfied.
When the data in thememory 40 is erased when the expiration date Ts is exceeded or the validity count Cs is exceeded, thecontrol IC 52 performs the expiration date management processing shown in FIG. 11 or the validity count management processing shown in FIG. Just do it.

本変形例では、ケースを閉じるだけで信号線が導通してＷＰ信号が書き込み不可の状態になるので、容易にコンピュータから不揮発性メモリへのデータの書き込みを不可能にさせることができる。従って、ユーザ側でメモリの情報を書き換えることができないようにしたメモリ装置を安価に製造することができる。
なお、プリント回路板２２０の裏面２２ｂにプッシュスイッチを設けて裏ケース２１４に導通機構を設けても同様の作用、効果が得られるが、プリント回路板２２０の実装面２２ａにプッシュスイッチを設けて表ケース２１２に導通機構を設けるとケース２１０内の狭い空間を有効利用することができる点で好適である。In the present modification, the signal line becomes conductive and the WP signal cannot be written by simply closing the case, so that it is easy to make it impossible to write data from the computer to the nonvolatile memory. Therefore, it is possible to manufacture a memory device that prevents the user from rewriting memory information at low cost.
Although the same operation and effect can be obtained by providing a push switch on theback surface 22b of the printedcircuit board 220 and providing a conduction mechanism on theback case 214, a push switch is provided on the mountingsurface 22a of the printedcircuit board 220. Providing thecase 212 with a conduction mechanism is preferable in that a narrow space in thecase 210 can be used effectively.

また、上記凸部２１３の代わりに導電スポンジといった導電体を表ケース２１２の溝１２ａに取り付け、切断されている信号線をケーシング時に導電体で導電させてＷＰ信号を書き込み不可の状態にしてもよい。
さらに、信号線を導通させる処理を行った後にケースを閉じても、入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがケースに収容されているメモリ装置が形成される。Alternatively, a conductor such as a conductive sponge may be attached to thegroove 12a of thefront case 212 instead of theconvex portion 213, and the cut signal line may be made conductive by the conductor during casing so that the WP signal cannot be written. .
Further, even if the case is closed after conducting the process of making the signal line conductive, the input WP signal is made unwritable and a memory device in which the nonvolatile memory is accommodated in the case is formed.

上述した各種の実施形態において、分離された表裏ケースからなるケースを用いる代わりに、表部分と裏部分とが開閉可能に繋がったケースを用いてもよい。このようなケースには、表部分と裏部分とがヒンジ機構で一体的に繋がったケース等が考えられる。
上述した各種の実施形態において、不揮発性メモリに入力されるＷＰ信号が書き込み不可の状態にされて不揮発性メモリがコンピュータからデータを書き込み不可にされる以外にも、例えば、不揮発性メモリに入力されるライトイネーブル信号ＷＥが書き込み不可の状態にされて不揮発性メモリがコンピュータからデータを書き込み不可にされてもよい。後者の場合、ＷＥ信号が書き込みの可否を表す信号となる。In the various embodiments described above, a case in which the front portion and the back portion are connected so as to be openable and closable may be used instead of using a case composed of the separated front and back cases. As such a case, a case in which a front portion and a back portion are integrally connected by a hinge mechanism is conceivable.
In the various embodiments described above, in addition to the WP signal input to the nonvolatile memory being made unwritable and the nonvolatile memory being made unwritable by the computer, for example, the WP signal is inputted to the nonvolatile memory. The write enable signal WE may be disabled, and the nonvolatile memory may be disabled to write data from the computer. In the latter case, the WE signal is a signal indicating whether or not writing is possible.

上述した被切断部２４、ワイヤ１２５、プッシュスイッチ２２４は、プリント回路上で不揮発性メモリ４０とコントロールＩＣ５２との間に設けられる以外にも、コントロールＩＣ５２とコネクタ３０との間に設けられてもよい。
図１７は被切断部３２４をコントロールＩＣ５２とコネクタ３０との間に形成したプリント回路板３２０を示す平面図であり、図１８はプリント回路板３２０に形成された回路を示す回路図である。被切断部３２４は、上述した被切断部２４と同様、プリント回路板３２０の下側縁部２０ａからの切れ込みが予め左右の縁部に形成され、上側縁部３２４ａが切断され易くされている。コントロールＩＣ５２のＩ／Ｏ端子は、信号線３２４でグランドに接続されている。信号線３２５は、被切断部３２４を通り、該被切断部よりもＩ／Ｏ端子側で高抵抗Ｒ４の一端が接続されている。高抵抗Ｒ４の他端は、電源ラインＶに接続されている。また、コントロールＩＣのＷＰ端子（又は出力用のＩ／Ｏ端子）５４とメモリのＷＰ端子４２とは、被切断部３２４を通らないＷＰ信号線で接続されている。Thecut portion 24, thewire 125, and thepush switch 224 described above may be provided between thecontrol IC 52 and theconnector 30 in addition to being provided between thenonvolatile memory 40 and thecontrol IC 52 on the printed circuit. .
FIG. 17 is a plan view showing a printedcircuit board 320 in which a part to be cut 324 is formed between thecontrol IC 52 and theconnector 30, and FIG. 18 is a circuit diagram showing a circuit formed on the printedcircuit board 320. In thecut portion 324, similarly to thecut portion 24 described above, cuts from thelower edge 20a of the printedcircuit board 320 are formed in the left and right edges in advance, and theupper edge 324a is easily cut. The I / O terminal of thecontrol IC 52 is connected to the ground by asignal line 324. Thesignal line 325 passes through thecut portion 324, and one end of the high resistance R4 is connected to the I / O terminal side of the cut portion. The other end of the high resistance R4 is connected to the power supply line V. The WP terminal (or output I / O terminal) 54 of the control IC and theWP terminal 42 of the memory are connected by a WP signal line that does not pass through thecut portion 324.

被切断部３２４が切断されていない製品開発時には信号線３２５が導通してＩ／Ｏ端子の入力電位がＬレベルとなり、ＷＰ端子５４からＨレベル（書き込み可の状態）のＷＰ信号を出力して不揮発性メモリ４０へのデータの書き込みを可能にする。一方、被切断部３２４が切断された生産後には信号線３２５が切断されてＩ／Ｏ端子の入力電位がＨレベルとなり、ＷＰ端子５４からＬレベル（書き込み不可の状態）のＷＰ信号を出力して不揮発性メモリ４０へのデータの書き込みを不可能にする。これにより、不揮発性メモリがケースに収容されている状態でコンピュータからデータを書き込み不可にされるので、安価にてユーザ側でコンテンツ等の情報を書き換えることができないようにすることができる。  When developing the product in which thecut portion 324 is not cut, thesignal line 325 is turned on, the input potential of the I / O terminal becomes L level, and theWP terminal 54 outputs the WP signal of H level (write enabled state). Data can be written to thenonvolatile memory 40. On the other hand, after production with thecut portion 324 cut, thesignal line 325 is cut and the input potential of the I / O terminal becomes the H level, and the WP signal of the L level (write disabled state) is output from theWP terminal 54. Thus, it becomes impossible to write data to thenonvolatile memory 40. As a result, data cannot be written from the computer while the non-volatile memory is accommodated in the case, so that information such as content cannot be rewritten on the user side at low cost.

なお、本発明は、上述した実施形態や変形例に限られず、上述した実施形態及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態及び変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。  Note that the present invention is not limited to the above-described embodiments and modifications, and the configurations disclosed in the above-described embodiments and modifications are mutually replaced or the combination is changed, the known technology, and the above-described configurations. Configurations in which the respective configurations disclosed in the embodiment and the modified examples are mutually replaced or combinations are changed are also included.

パーソナルコンピュータのハードウェア構成の例をメモリ装置とともに示すブロック図。The block diagram which shows the example of the hardware constitutions of a personal computer with a memory device.メモリ装置の例を示す斜視図。The perspective view which shows the example of a memory device.図２に示すメモリ装置を分解して示す分解斜視図。FIG. 3 is an exploded perspective view showing the memory device shown in FIG. 2 in an exploded manner.表ケースの内側の構造例を示す斜視図。The perspective view which shows the example of a structure inside a front case.プリント回路板の例を示す平面図。The top view which shows the example of a printed circuit board.プリント回路板に形成された回路の例を示す回路図。The circuit diagram which shows the example of the circuit formed in the printed circuit board.メモリ装置の製造方法の例を示す垂直断面図。FIG. 10 is a vertical sectional view showing an example of a method for manufacturing a memory device.メモリ装置の例を示す垂直断面図。4 is a vertical cross-sectional view illustrating an example of a memory device. FIG.プリント回路板に形成された回路の変形例を示す回路図。The circuit diagram which shows the modification of the circuit formed in the printed circuit board.コントロールＩＣで行われるメモリ管理処理の例を示すフローチャート。The flowchart which shows the example of the memory management process performed with control IC.コントロールＩＣで行われる有効期限管理処理の例を示すフローチャート。The flowchart which shows the example of the expiration date management process performed with control IC.コントロールＩＣで行われる有効回数管理処理の例を示すフローチャート。The flowchart which shows the example of the effective frequency management process performed with control IC.プリント回路板の別の変形例を示す平面図。The top view which shows another modification of a printed circuit board.メモリ装置の変形例を分解して示す分解斜視図。The disassembled perspective view which decomposes | disassembles and shows the modification of a memory device.図１４に示す表ケースの内側の構造例を示す斜視図。The perspective view which shows the example of a structure inside the front case shown in FIG.プリント回路板に形成された回路の変形例を示す回路図。The circuit diagram which shows the modification of the circuit formed in the printed circuit board.プリント回路板の別の変形例を示す平面図。The top view which shows another modification of a printed circuit board.図１７に示すプリント回路板に形成された回路の例を示す回路図。The circuit diagram which shows the example of the circuit formed in the printed circuit board shown in FIG.

符号の説明Explanation of symbols

１０，２１０…ケース、
１２…表ケース、１２ａ…溝、１２ｂ…係止用突起、１３…凹部、
１４…裏ケース、１４ａ…溝、１４ｂ…係止用穴、１５…凸部、
２０，１２０，２２０，３２０…プリント回路板、
２２…基板部、２２ａ…実装面、
２４，３２４…被切断部、２５，２６，３２５…信号線、
３０…コネクタ、
４０…フラッシュメモリ（不揮発性メモリ）、
４２…ライトプロテクト端子、
５０…制御回路（データ消去手段）、
５２…コントロールＩＣ、５４…ライトプロテクト端子、
１００，３００…メモリ装置、
１２４…切欠、１２５…ワイヤ、
２１３…凸部（導通構造）、２２４…プッシュスイッチ、
Ｐ８…インターフェイス、Ｐ９…インターフェイス用コネクタ、
ＰＣ…コンピュータ、
ＳＰ１…収容空間、ＳＴ１…切断構造、10, 210 ... case,
12 ... front case, 12a ... groove, 12b ... locking projection, 13 ... recess,
14 ... Back case, 14a ... Groove, 14b ... Locking hole, 15 ... Projection,
20, 120, 220, 320 ... printed circuit board,
22 ... Board part, 22a ... Mounting surface,
24, 324 ... cut parts, 25, 26, 325 ... signal lines,
30 ... Connector,
40: Flash memory (nonvolatile memory),
42: Write protect terminal,
50... Control circuit (data erasing means)
52 ... Control IC, 54 ... Write protect terminal,
100, 300 ... Memory device,
124 ... notch, 125 ... wire,
213 ... convex part (conduction structure), 224 ... push switch,
P8 ... interface, P9 ... interface connector,
PC ... computer,
SP1 ... accommodating space, ST1 ... cutting structure,

Claims (8)

Translated fromJapanese

コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリは、データを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリとされ、
前記ケースは、開いて前記不揮発性メモリを入れた状態から閉じることにより前記書き込みの可否を表す信号が書き込み可の状態から書き込み不可の状態になる構造を有し、
前記不揮発性メモリは、入力される前記書き込みの可否を表す信号が前記構造により書き込み不可の状態にされて前記ケースに収容されていることを特徴とするメモリ装置。A memory device in which a connector that can be connected to an interface connector of a computer is taken out and a memory is accommodated in a case,
The memory is a non-volatile memory in which data is writable and a signal indicating whether data can be written is input and data is not writable when the signal is in a writable state.
The case has a structure in which a signal indicating whether the writing is possible or not can be changed from a writable state to a non-writable state by closing from a state where the nonvolatile memory is opened.
The non-volatile memory is a memory device characterized in that an input signal indicating whether or not writing is possible is made in a state in which writing is impossibleby the structure and is housed in the case. 本メモリ装置の使用状況を表す情報に基づいて前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すデータ消去手段が設けられていることを特徴とする請求項１に記載のメモリ装置。Based on the information indicating the usage status of the memory device, it is determined whether or not a condition for erasing the data in the nonvolatile memory is satisfied, and when the condition is satisfied, the signal can be written and the data in the nonvolatile memory is stored. 2. The memory device according toclaim 1 , further comprising data erasing means for erasing. 前記使用状況を表す情報が現在の年月日及び時刻の少なくとも一部を表す情報とされ、
前記データ消去手段は、前記コンピュータから現在の年月日及び時刻の少なくとも一部を表す情報を入手し、該情報に基づいて前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すことを特徴とする請求項２に記載のメモリ装置。The information representing the usage status is information representing at least part of the current date and time,
The data erasing means obtains information representing at least a part of the current date and time from the computer, and determines whether or not a condition for erasing data in the nonvolatile memory is satisfied based on the information.3. The memory device according toclaim 2 , wherein when the condition is satisfied, the signal is made writable and data in the nonvolatile memory is erased. 前記使用状況を表す情報が本メモリ装置に通電された回数とされ、
前記データ消去手段は、本メモリ装置に通電された回数をカウントし、前記不揮発性メモリのデータを消す通電回数と前記カウントした回数とを対比して前記不揮発性メモリのデータを消す条件が成立したか否かを判断して条件成立時に前記信号を書き込み可の状態にして前記不揮発性メモリのデータを消すことを特徴とする請求項２に記載のメモリ装置。The information indicating the usage status is the number of times the memory device is energized,
The data erasing means counts the number of times the memory device is energized, and the condition for erasing the data in the nonvolatile memory is established by comparing the number of energizations to erase the data in the nonvolatile memory and the counted number.3. The memory device according toclaim 2 , wherein when the condition is satisfied, the signal is made writable and data in the nonvolatile memory is erased. 4. 前記不揮発性メモリは、前記書き込みの可否を表す信号を入力する端子を有して該信号が書き込み不可の状態である時にデータを書き込み不可になる半導体メモリとされ、
前記ケースの構造は、開いた状態で前記半導体メモリを入れて閉じることにより信号線を切断する構造とされ、
前記半導体メモリを入れた前記ケースが閉じる動作をした時に前記信号線が切断されて前記端子に入力される信号が書き込み不可の状態にされたことを特徴とする請求項１〜請求項４のいずれか一項に記載のメモリ装置。The nonvolatile memory is a semiconductor memory that has a terminal for inputting a signal indicating whether the writing is possible and cannot write data when the signal is in a non-writable state.
Structure of the caseis a structure in the opened state to cut the signal line by closing put the semiconductor memory,
5. The signal input to the terminal is made unwritable by cutting the signal line when the case containing the semiconductor memory is closed.5 . A memory device according to claim 1. 前記不揮発性メモリは、前記書き込みの可否を表す信号を入力する端子を有して該信号が書き込み不可の状態である時にデータを書き込み不可になる半導体メモリとされ、
前記ケースの構造は、開いた状態で前記半導体メモリを入れて閉じることにより信号線を導通させる構造とされ、
前記半導体メモリを入れた前記ケースが閉じる動作をした時に前記信号線が導通して前記端子に入力される信号が書き込み不可の状態にされたことを特徴とする請求項１〜請求項４のいずれか一項に記載のメモリ装置。The nonvolatile memory is a semiconductor memory that has a terminal for inputting a signal indicating whether the writing is possible and cannot write data when the signal is in a non-writable state.
Structure of the caseis a structure for conducting the signal line by in a state of open close putting the semiconductor memory,
5. The signal according toclaim 1 , wherein when the case containing the semiconductor memory is closed, the signal line is turned on and a signal input to the terminal cannot be written. A memory device according to claim 1. コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置であって、
前記メモリを実装したプリント回路板が前記ケースに収容されるとともに、前記コネクタを介して前記コンピュータとデータを送受しながら前記メモリに対してデータの読み書きを行う制御回路が前記プリント回路板に形成され、
前記メモリは、書き込みの可否を表すライトプロテクト信号を入力するライトプロテクト端子を有して該ライトプロテクト信号が書き込み不可の状態である時にデータを書き込み不可になるフラッシュメモリとされ、
前記ケースは、前記フラッシュメモリを実装し前記制御回路を形成したプリント回路板を入れて開状態から閉じることにより該プリント回路板を収容し信号線を切断する構造を有し、
前記プリント回路板を入れた前記ケースが閉じる動作をした時に前記信号線が切断されて前記ライトプロテクト端子に入力される信号が書き込み可の状態から書き込み不可の状態にされることにより前記フラッシュメモリが前記コンピュータからデータを書き込み不可にされ、
前記制御回路は、前記コンピュータから現在の年月日及び時刻の少なくとも一部を表す情報を入手し、該情報に基づいて前記フラッシュメモリのデータを消す条件が成立したか否かを判断して条件成立時に前記ライトプロテクト信号を書き込み可の状態にして前記フラッシュメモリのデータを消すことを特徴とするメモリ装置。A memory device in which a connector that can be connected to an interface connector of a computer is taken out and a memory is accommodated in a case,
A printed circuit board on which the memory is mounted is housed in the case, and a control circuit that reads / writes data from / to the memory while sending / receiving data to / from the computer via the connector is formed on the printed circuit board. ,
The memory has a write protect terminal for inputting a write protect signal indicating whether or not writing is possible, and is a flash memory in which data cannot be written when the write protect signal is in a write disable state.
The case has a structure for receiving the printed circuit board and cutting the signal line by closing the open circuit state by inserting a printed circuit board on which the flash memory is mounted and forming the control circuit.
When the case in which the printed circuit board is inserted is closed, the signal line is cut and the signal input to the write protect terminal ischanged from a writablestate to a non-writable state. Data is not writable from the computer,
The control circuit obtains information representing at least a part of the current date and time from the computer, and determines whether or not a condition for erasing the data in the flash memory is satisfied based on the information. A memory device characterized in that, when established, the write protect signal is set in a writable state to erase data in the flash memory. コンピュータのインターフェイス用コネクタに接続可能なコネクタを外部に出してケースにメモリを収容したメモリ装置の製造方法であって、
前記メモリにデータを書き込み可能であるとともに書き込みの可否を表す信号を入力して該信号が書き込み不可の状態である時にデータを書き込み不可になる不揮発性メモリを用い、開いて前記不揮発性メモリを入れた前記ケースを閉じることにより前記不揮発性メモリに入力する前記書き込みの可否を表す信号を書き込み可の状態から書き込み不可の状態にしてメモリ装置を製造することを特徴とするメモリ装置の製造方法。A method of manufacturing a memory device in which a connector that can be connected to an interface connector of a computer is provided outside and a memory is accommodated in a case,
Use a non-volatile memory that can write data to the memory and input a signal indicating whether or not data can be written and cannot write data when the signal is not writable, andopen the non-volatile memory. a method of manufacturing the memory device characterized by manufacturing amemory deviceandthe state of the enable write a signal to the state of non-writable representing whether or not said write input tothe non-volatile memoryby closing the case was.

Images