JP5054298B2 - Semiconductor device and IC tag - Google Patents

Description

Translated fromJapanese

本発明は、半導体装置、ＩＣタグ及び半導体装置のテスト方法に関し、特に、第１又は第２の動作モードで動作する半導体装置、ＩＣタグ及び半導体装置のテスト方法に関する。  The present invention relates to a semiconductor device, an IC tag, and a semiconductor device test method, and more particularly to a semiconductor device that operates in a first or second operation mode, an IC tag, and a semiconductor device test method.

近年、工場での物流管理、小売店での物品管理において、商品の固有情報を書き込んだＩＣを有するタグを貼り付けて、その情報を無線アンテナで読み取り、リアルタイムに商品の管理をするために、商品を自動認識する手段としてＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）に関する技術が注目されている。ＲＦＩＤは、バーコード等と異なり、複数のタグから一度にデータを読み出したり、データの書き換えが可能であるという利点がある。  In recent years, in logistics management at factories and article management at retail stores, a tag having an IC in which product specific information is written is pasted, the information is read with a wireless antenna, and the product is managed in real time. A technique relating to RFID (Radio Frequency IDentification) has attracted attention as means for automatically recognizing a product. Unlike a barcode or the like, RFID has an advantage that data can be read from a plurality of tags at once and data can be rewritten.

前述のＲＦＩＤ用のＩＣタグ（以下、ＩＣタグという）は、リーダ・ライタと無線通信を行うことによって、ＩＣタグ内の不揮発性メモリにデータの書き込みや読み出しを行う。そして、ＩＣタグとリーダ・ライタは、あらかじめ決められた所定の通信プロトコルにしたがって電波やデータをやり取りすることで通信を行っている。  The above-described RFID IC tag (hereinafter referred to as an IC tag) performs data communication with a reader / writer to write and read data to and from a nonvolatile memory in the IC tag. The IC tag and the reader / writer communicate with each other by exchanging radio waves and data according to a predetermined communication protocol.

例えば、リーダ・ライタとＩＣタグの間では、ＩＣタグで実行されるコマンドやコマンドの実行結果が送受信されるが、通信プロトコルでは、このコマンド等のフォーマットが規格化されている。コマンドとして、ＩＣタグに記憶されたデータを読み出すリードコマンドや、ＩＣタグにデータを書き込むライトコマンドなどが利用されている。ＩＣタグでコマンドを実行する場合、リーダ・ライタからＩＣタグへ実行させたいコマンドを示すコマンドデータが送信され、ＩＣタグからリーダ・ライタへ、コマンドの実行結果である応答を示す応答データが送信される。  For example, a command executed by an IC tag and an execution result of the command are transmitted and received between the reader / writer and the IC tag. In the communication protocol, the format of this command is standardized. As commands, a read command for reading data stored in the IC tag, a write command for writing data to the IC tag, and the like are used. When executing a command with an IC tag, command data indicating a command to be executed from the reader / writer to the IC tag is transmitted, and response data indicating a response as a command execution result is transmitted from the IC tag to the reader / writer. The

また、ＲＦＩＤの利便性が注目されている中で、消費者等のプライバシー侵害が懸念されている。  Moreover, while the convenience of RFID is attracting attention, privacy infringement by consumers and the like is a concern.

ＩＣタグには、ユニークＩＤと呼ばれるＩＣタグを一意に特定するためのタグＩＤと、ユーザが任意に書き込むユーザデータとが記憶されている。例えば、タグＩＤ、ＩＣタグが付けられた商品を識別する情報として利用されている。また、ＩＣタグシステムのデータベースでは、ＩＣタグが付けられた商品に関する情報がタグＩＤと共に管理されており、商品の購入者の情報（例えば、氏名・住所・性別等）が紐付けされる（タグＩＤに関連付けられる）場合もある。例えば、商品の購入者の情報は、購入者のアフターサービスのために使用されている。  The IC tag stores a tag ID for uniquely specifying an IC tag called a unique ID, and user data to be arbitrarily written by the user. For example, it is used as information for identifying a product with a tag ID and an IC tag. In addition, in the database of the IC tag system, information related to the product with the IC tag is managed together with the tag ID, and information (for example, name, address, gender, etc.) of the purchaser of the product is linked (tag) In some cases). For example, information on the purchaser of the product is used for the purchaser's after-sales service.

したがって、購入者がそのＩＣタグの付いた商品を所持していると、購入者に知られることなく、第三者にタグＩＤやユーザデータが読み出され、何を所持しているかという情報が知られてしまう。さらに、ＩＣタグに記憶されたユーザデータやシステムのデータベース等を探索することにより、その購入者に紐付けされた個人情報が特定され、個人情報が漏洩してしまう。例えば、誰がどこで、いつ、何を購入したかを特定したり、行動追跡、本人特定などが可能であり、その情報を悪用される恐れがある。  Therefore, if the purchaser possesses the product with the IC tag, the tag ID and user data are read out to a third party without being known to the purchaser, and information on what is possessed is obtained. It will be known. Further, by searching user data stored in the IC tag, a system database, or the like, personal information associated with the purchaser is specified, and personal information is leaked. For example, it is possible to identify who, where, when and what, purchase behavior, identify the person, etc., and the information may be misused.

このように、ＲＦＩＤでは個人情報が漏洩する危険性があるためプライバシー保護の必要性があり、社会的にも個人情報保護法が施行されるなど、プライバシー保護の要請が高まっている。  As described above, since there is a risk of personal information leaking in RFID, there is a need for privacy protection, and there is a growing demand for privacy protection such as the enforcement of the Personal Information Protection Law socially.

そこで、ＲＦＩＤのプライバシー問題を解決する方法として、従来から、キル機能（無効化機能）が知られている（例えば、非特許文献１参照）。キル機能は、通信プロトコルで規格化されて広く利用されており、ＩＣタグが二度と機能しないように無効化するものである。ＩＣタグは、キルコマンドを受信すると、ＩＣタグの機能を無効化、すなわち、リーダ・ライタからのコマンドに対する動作（タグＩＤやユーザデータの読み出し動作など）を停止する。例えば、商品の購入時、商品に貼り付けられたＩＣタグにキルコマンドを実行することにより、ＩＣタグの機能を無効化して、商品や個人の情報の漏洩を防止し、プライバシーを保護することができる。  Therefore, a kill function (invalidation function) is conventionally known as a method for solving the privacy problem of RFID (for example, see Non-Patent Document 1). The kill function is standardized by a communication protocol and widely used, and is invalidated so that the IC tag does not function again. When the IC tag receives the kill command, the IC tag disables the function of the IC tag, that is, stops the operation for the command from the reader / writer (such as a tag ID or user data read operation). For example, when a product is purchased, by executing a kill command on the IC tag attached to the product, the function of the IC tag is invalidated to prevent leakage of product or personal information, and privacy can be protected. it can.

例えば、キル機能を実現するためには、ＩＣタグの不揮発性メモリに動作モードを示すキルデータを格納しておき、ＩＣタグは、このキルデータに基づいた動作モード（通常モードやキルモードなど）で動作する方法が考えられる。この方法では、不揮発性メモリに記憶されたキルデータの値によって動作モードが変わるため、不揮発性メモリに正しい値を記憶しておく必要がある。  For example, in order to realize the kill function, kill data indicating the operation mode is stored in the non-volatile memory of the IC tag, and the IC tag operates in an operation mode (normal mode, kill mode, etc.) based on the kill data. A method is conceivable. In this method, since the operation mode changes depending on the value of the kill data stored in the nonvolatile memory, it is necessary to store a correct value in the nonvolatile memory.

図１０は、ＩＣタグに設けられた不揮発性メモリのセルの一例を示している。この不揮発性メモリでは、行方向に複数のワード線Ｘ（Ｘ１，Ｘ２）が延在し、列方向に複数のビット線Ｙ（Ｙ１）が延在している。１本のビット線Ｙは、２本のビット線ＢＬＴ，ＢＬＮに分かれて延在している。ワード線Ｘとビット線Ｙ（ＢＬＴ，ＢＬＮ）が交差する位置に、それぞれメモリセル９１０が設けられている。メモリセル９１０は、この例では、２つの記憶素子（トランジスタ）９１１，９１２により構成されている。この２つの記憶素子９１１，９１２の容量Ｃ１，Ｃ２によって１ビットのデータを記憶する。メモリセル９１０に記憶されたデータは、プリチャージ回路９２０、センスアンプ９３０を介して出力され、読み出される。不揮発性メモリの場合、容量Ｃ１，Ｃ２は、記憶素子９１１，９１２のフローティングゲートの容量となる。この場合、フローティングゲートにホットエレクトロンが注入されることでトランジスタの閾値が変化し、この閾値によってデータの１／０を記憶している。  FIG. 10 shows an example of a non-volatile memory cell provided in the IC tag. In this nonvolatile memory, a plurality of word lines X (X1, X2) extend in the row direction, and a plurality of bit lines Y (Y1) extend in the column direction. One bit line Y is divided into two bit lines BLT and BLN and extends.Memory cells 910 are provided at positions where the word lines X and the bit lines Y (BLT, BLN) cross each other. In this example, thememory cell 910 includes two storage elements (transistors) 911 and 912. One-bit data is stored by the capacitors C1 and C2 of the twostorage elements 911 and 912. Data stored in thememory cell 910 is output and read out via theprecharge circuit 920 and thesense amplifier 930. In the case of a nonvolatile memory, the capacitors C1 and C2 are the capacitances of the floating gates of thestorage elements 911 and 912. In this case, the threshold value of the transistor is changed by injecting hot electrons into the floating gate, and 1/0 of the data is stored by this threshold value.

次の表１は、容量Ｃ１，Ｃ２とメモリセルに記憶されるデータの関係を示している。Ｃ１，Ｃ２の「０」は電荷が蓄積されていないことを意味し、Ｃ１，Ｃ２の「１」は電荷が蓄積されていることを意味している。

Ｃ１＝０でＣ２＝１のときデータ０が記憶され、Ｃ１＝１でＣ２＝０のときデータ１が記憶される。Ｃ１とＣ２の両方が０もしくは１の場合にはデータは不定である。Table 1 below shows the relationship between the capacitors C1 and C2 and the data stored in the memory cells. “0” in C1 and C2 means that no charge is accumulated, and “1” in C1 and C2 means that a charge is accumulated.

Data 0 is stored when C1 = 0 and C2 = 1, anddata 1 is stored when C1 = 1 and C2 = 0. Data is undefined when both C1 and C2 are 0 or 1.

図１１に示すように、メモリセル９１０に記憶されているデータを読み出す場合、プリチャージ回路９２０によってプリチャージを行いビット線対（ＢＬＴ，ＢＬＮ）の電位を等しくした後、ワード線Ｘ１を選択すると容量Ｃ１，Ｃ２の電荷に応じた電圧が生じ、これらをセンスアンプ９３０で増幅して、１もしくは０のデータが読み出される。  As shown in FIG. 11, when data stored in thememory cell 910 is read, theprecharge circuit 920 performs precharge to equalize the potentials of the bit line pair (BLT, BLN) and then select the word line X1. Voltages corresponding to the charges of the capacitors C1 and C2 are generated, and these are amplified by thesense amplifier 930, and 1 or 0 data is read out.

一般的に半導体装置は、拡散工程でウェハーに拡散層や配線層が形成されて回路が構成され、テスト工程でウェハー状態のまま回路の動作確認を行った後、組み立て工程でチップに切り分けられてチップ単位で出荷される。この拡散工程では、メモリセルの電荷は除去されているため、容量Ｃ１とＣ２は共に０の状態である。したがって、テスト工程でテストを開始する際には、記憶されているデータは不定である。  In general, a semiconductor device is formed by forming a diffusion layer or a wiring layer on a wafer in a diffusion process to configure a circuit. After checking a circuit operation in a wafer state in a test process, the semiconductor device is divided into chips in an assembly process. Shipped in chip units. In this diffusion step, since the electric charge of the memory cell is removed, the capacitors C1 and C2 are both in the zero state. Therefore, when the test is started in the test process, the stored data is indefinite.

図１２に示すように、不定の場合に、ワード線を選択すると０Ｖ付近で不安定な電圧が生じるため、これをセンスアンプで増幅すると、出力されるデータは０の場合もありうるし１の場合もありうる。  As shown in FIG. 12, when a word line is selected in an unstable case, an unstable voltage is generated around 0 V. When this is amplified by a sense amplifier, the output data may be 0 or 1 There is also a possibility.

このような状態で、不揮発性メモリからキルデータを読み出すと、０か１か特定することができないため、誤ってキルモードで動作してしまう場合がある。したがって、拡散後のテスト工程において、電源投入後、半導体装置がキルモードで動作し始めることがあり、キルモードではコマンドに対する処理が一切実行されないため、正常にテストを行うことができない。尚、１つの記憶素子で１つのメモリセルを構成した場合も同様の問題が生じる。１つの記憶素子の場合でも、拡散工程後のようにデータの０か１がまだ書き込まれていない状態でプリチャージすると、基準電位に対する電位差は不定であるため、０か１かを特定することはできない。  When kill data is read from the nonvolatile memory in such a state, it may not be possible to specify 0 or 1, and thus may erroneously operate in the kill mode. Accordingly, in the test process after diffusion, the semiconductor device may start to operate in the kill mode after power is turned on. Since no processing is executed for the command in the kill mode, the test cannot be performed normally. The same problem occurs when one memory cell is constituted by one memory element. Even in the case of one memory element, if the data is precharged in a state wheredata 0 or 1 has not yet been written as after the diffusion process, the potential difference with respect to the reference potential is indefinite. Can not.

また、キル機能を実現するために、ＩＣタグでは、不揮発性メモリのキルデータに基づいて動作モードを選択する処理を実行しなければならない。動作モードを選択する方法として、図１３や図１４が考えられる。図１３と図１４は、リーダ・ライタとＩＣタグの通信開始時の動作を示している。ＩＣタグでは、コマンド受信期間に、リーダ・ライタからコマンドを受信し、コマンド実行期間に、リーダ・ライタから受信するパルス列にしたがった基準クロックによってコマンドが実行される。  In order to realize the kill function, the IC tag must execute a process of selecting an operation mode based on the kill data of the nonvolatile memory. As a method for selecting the operation mode, FIG. 13 and FIG. 14 can be considered. 13 and 14 show the operation at the start of communication between the reader / writer and the IC tag. In the IC tag, a command is received from the reader / writer during the command reception period, and the command is executed by the reference clock according to the pulse train received from the reader / writer during the command execution period.

図１３では、ＩＣタグは、リーダ・ライタから受信するモード選択コマンドにしたがってキルデータを読み出し、モード選択を行っている。  In FIG. 13, the IC tag reads out kill data in accordance with a mode selection command received from the reader / writer, and performs mode selection.

まず、ＩＣタグは、リーダ・ライタと通信可能なエリアに入ったときに、リーダ・ライタとの距離に応じた内部起電力が発生する。この内部起電力によって発生する電圧が予め設定された電圧に達すると、ＩＣタグはパワーオンリセット（ＰＯＲ）動作を行う（Ｓ８０１）。このＰＯＲ動作により、ＩＣタグが初期化される。次いで、ＩＣタグは、リーダ・ライタから送信されるモード選択コマンドを受信し（Ｓ８０２）、リーダ・ライタからのパルス列にしたがってこのコマンドを実行することで、モード選択を行う（Ｓ８０３）。  First, when an IC tag enters an area where it can communicate with a reader / writer, an internal electromotive force corresponding to the distance from the reader / writer is generated. When the voltage generated by the internal electromotive force reaches a preset voltage, the IC tag performs a power-on reset (POR) operation (S801). The IC tag is initialized by this POR operation. Next, the IC tag receives a mode selection command transmitted from the reader / writer (S802), and executes this command according to a pulse train from the reader / writer, thereby performing mode selection (S803).

次いで、ＩＣタグは、リーダ・ライタから送信されるイニシャライズコマンドを受信し（Ｓ８０４）、イニシャライズコマンドを実行し（Ｓ８０５）、さらに、リーダ・ライタから送信されるタグ検出コマンドを受信し（Ｓ８０６）、タグ検出コマンドを実行する（Ｓ８０７）。  Next, the IC tag receives an initialization command transmitted from the reader / writer (S804), executes the initialization command (S805), and further receives a tag detection command transmitted from the reader / writer (S806). A tag detection command is executed (S807).

図１４では、ＩＣタグは、リーダ・ライタから受信するパルス列（基準パルス列）に基づいて自動的にキルデータを読み出し、モード選択を行っている。  In FIG. 14, the IC tag automatically reads out kill data based on a pulse train (reference pulse train) received from a reader / writer and performs mode selection.

まず、ＩＣタグは、上記と同様にＰＯＲ動作を行う（Ｓ９０１）。ＰＯＲ動作に続いて、ＩＣタグは、リーダ・ライタから受信するパルス列にしたがってモード選択処理を実行する（Ｓ９０１）。  First, the IC tag performs a POR operation in the same manner as described above (S901). Following the POR operation, the IC tag performs a mode selection process according to the pulse train received from the reader / writer (S901).

次いで、ＩＣタグは、リーダ・ライタから送信されるイニシャライズコマンドを受信し（Ｓ９０３）、イニシャライズコマンドを実行し（Ｓ９０４）、さらに、リーダ・ライタから送信されるタグ検出コマンドを受信し（Ｓ９０５）、タグ検出コマンドを実行する（Ｓ９０６）。  Next, the IC tag receives an initialization command transmitted from the reader / writer (S903), executes the initialization command (S904), and further receives a tag detection command transmitted from the reader / writer (S905). A tag detection command is executed (S906).

図１３では、モード選択処理を実行するためのコマンドの送信期間と実行機関（Ｓ８０２，Ｓ８０３）が必要であり、図１４では、モード選択処理を実行するための動作期間（Ｓ９０２）が必要になり、通信時間がその分長くなってしまう。また、Ｓ８０２、Ｓ８０３、Ｓ９０２などのモード選択に必要な期間にパルス列の受信に失敗すると、通常モードでＩＣタグが動作してしまう恐れがある。  In FIG. 13, a command transmission period for executing the mode selection process and an execution organization (S802, S803) are required, and in FIG. 14, an operation period (S902) for executing the mode selection process is required. The communication time will be longer. Further, if reception of a pulse train fails during a period necessary for mode selection such as S802, S803, and S902, the IC tag may operate in the normal mode.

物流システムにＲＦＩＤを適用する例を考えると、近年の大量物流により、リーダ・ライタが一度の処理で認識・処理しなければならない商品（ＩＣタグ）の個数が増加している。また、ベルトコンベアのような流れ作業でタグを認識・処理するような場合には、ベルトコンベアの流れる速度自体も早くなってきている。このように、より多くの商品をより早く処理をするという要求が増しつつあり、このため、リーダ・ライタとタグの通信時間をできるだけ短縮することが重要となってきている。
ケー・フィッシン（K.Fishin）、エス・ロイ（S.Roy）、ビー・ジヤン（B.Jiang）、「サム・メソッド・フォー・プライバシー・イン・アールエフアイディー・コミュニケーション（Some Methods for Privacy in RFID Communication）」、［online］、インテル・リサーチ・シアトル（Intel Research Seattle）、テック・メモ（Tech Memo）、IRS-TR-04-010、２００４年６月、［平成１７年９月１６日検索］、インターネット ＜ＵＲＬ : http://www.intel-research.net/Publications/Seattle/062420041517_243.pdf＞Considering an example in which RFID is applied to a distribution system, the number of products (IC tags) that a reader / writer must recognize and process in one process is increasing due to recent mass distribution. In addition, when the tag is recognized and processed by a flow operation such as a belt conveyor, the flow speed of the belt conveyor itself is increasing. As described above, there is an increasing demand for processing a larger number of commodities more quickly. For this reason, it is important to shorten the communication time between the reader / writer and the tag as much as possible.
K.Fishin, S.Roy, B.Jiang, “Some Methods for Privacy in RFID Communication ], [Online], Intel Research Seattle, Tech Memo, IRS-TR-04-010, June 2004, [searched September 16, 2005], Internet <URL: http://www.intel-research.net/Publications/Seattle/062420041517_243.pdf>

このように、ＩＣタグで用いられる従来の半導体装置では、キル機能を実現するために、不揮発性メモリに記憶されているキルデータに基づいて、動作モードを選択し動作している。上記のように、拡散工程後の不揮発性メモリの初期値は不定であるため、キルデータの値も不定であり、この状態で半導体装置のテストを行おうとすると、ＩＣタグはキルモードで動作してしまう場合がある。キルモードが選択されてしまうと、受信するコマンドを無効とし、コマンドに対する動作を行わないため、半導体装置のテスト検証を実施することができないという問題があった。  As described above, in the conventional semiconductor device used in the IC tag, in order to realize the kill function, the operation mode is selected based on the kill data stored in the nonvolatile memory. As described above, since the initial value of the non-volatile memory after the diffusion process is indefinite, the value of the kill data is also indefinite, and if the semiconductor device is tested in this state, the IC tag operates in the kill mode. There is a case. If the kill mode is selected, the received command is invalidated, and no operation is performed for the command. Therefore, there is a problem that the test verification of the semiconductor device cannot be performed.

本発明にかかる半導体装置は、モード選択データを記憶する記憶部と、前記記憶されたモード選択データに基づいて、通常動作を行う通常モード又は動作を無効化にするキルモードのいずれかの動作モードを選択するモード選択部と、前記選択された動作モードで動作する動作部とを備えた半導体装置であって、前記モード選択部は、クロック信号にしたがって前記記憶部に格納されたモード選択データをラッチし、ラッチしたデータを前記選択した動作モードを示すフラグとして前記動作部へ出力するフリップフロップ回路を有し、外部からの無効化信号が、前記フリップフロップ回路のリセット端子に入力された場合、前記フリップフロップ回路は、前記無効化信号によってリセットされたフラグを、前記動作モードに前記通常モードを選択したことを示すフラグとして前記動作部へ出力するものである。
本発明にかかる半導体装置は、モード選択データを記憶する記憶部と、前記記憶部から前記モード選択データを読み出すメモリ制御部と、前記読み出されたモード選択データに基づいて、通常動作を行う通常モード又は動作を無効化にするキルモードのいずれかの動作モードを選択するモード選択部と、前記選択された動作モードで動作する動作部とを備えた半導体装置であって、前記メモリ制御部は、外部から無効化信号が入力された場合、前記モード選択データの読み出し処理を無効にし、前記モード選択部に前記通常モードを選択させるためのデータを前記読み出されたモード選択データとして出力するものである。
本発明にかかる半導体装置は、モード選択データを記憶する記憶部と、前記記憶されたモード選択データに基づいて、通常動作を行う通常モード又は動作を無効化にするキルモードのいずれかの動作モードを選択するモード選択部と、前記選択された動作モードに従い、入力されるコマンドに応じたコマンド処理を実行するコマンド制御部とを備えた半導体装置であって、前記コマンド制御部は、外部から無効化信号が入力された場合、前記モード選択部が選択した動作モードにかかわらず前記通常モードにより動作するものである。
本発明にかかる半導体装置によれば、記憶部に記憶されているモード選択データにかかわらず、無効化信号に基づいた動作モードで動作するため、確実に通常モードで動作でき、正常にテスト検証を行うことができる。A semiconductor device according to the present invention includesa storage unit that stores mode selection data, and an operation mode that is either a normal mode for performing normal operation or a kill mode for disabling operation based on the stored mode selection data. A semiconductor device comprising a mode selection unit to select and an operation unit that operates in the selected operation mode, wherein the mode selection unit latches mode selection data stored in the storage unit according to a clock signal And having a flip-flop circuit that outputs the latched data as a flag indicating the selected operation mode to the operation unit, and when an invalidation signal from the outside is input to the reset terminal of the flip-flop circuit, The flip-flop circuit sets the flag reset by the invalidation signal to the normal mode. And outputs to the operation unit as a flag indicating that the-option was.
The semiconductor device according to the present invention includes a storage unit that stores mode selection data, a memory control unit that reads the mode selection data from the storage unit, and a normal operation that performs normal operation based on the read mode selection data A mode selection unit that selects one of the operation modes of the kill mode that invalidates the mode or the operation, and an operation unit that operates in the selected operation mode, the memory control unit, When an invalidation signal is input from the outside, the mode selection data reading process is invalidated, and data for causing the mode selection unit to select the normal mode is output as the read mode selection data. is there.
A semiconductor device according to the present invention includes a storage unit that stores mode selection data, and an operation mode that is either a normal mode for performing normal operation or a kill mode for disabling operation based on the stored mode selection data. A semiconductor device comprising: a mode selection unit to select; and a command control unit that executes command processing according to an input command in accordance with the selected operation mode, wherein the command control unit is invalidated from outside When a signal is input, the operation is performed in the normal mode regardless of the operation mode selected by the mode selection unit.
According to the semiconductor device of thepresent invention, since it operates in the operation mode based on theinvalidation signal regardless of themode selection data stored in the storage unit, it can be surely operated in thenormal mode , and the test verification can be performed normally. It can be carried out.

本発明にかかる半導体装置のテスト方法は、モード選択データを記憶する記憶部を有し、前記記憶されたモード選択データに基づいて通常動作を行う通常モード又は動作を無効化にするキルモードのいずれかの動作モードで動作する半導体装置のテスト方法であって、前記半導体装置に無効化信号を入力し、前記半導体装置は、前記無効化信号が入力された場合、前記記憶されたモード選択データにかかわらず、前記通常モードで動作し、前記動作した通常モードにおける前記半導体装置の動作テストを行うものである。このテスト方法によれば、半導体装置の記憶部に記憶されているモード選択データにかかわらず、無効化信号に基づいた動作モードで動作するため、確実に通常モードで動作させることができ、正常にテスト検証を行うことができる。


A test method for a semiconductor device according to the present invention includesa storage unit for storing mode selection data, and either a normal mode for performing a normal operation based on the stored mode selection data or a kill mode for invalidating the operation. A test method for a semiconductor device that operates in the operation mode of the method, wherein an invalidation signal is input to the semiconductor device, and the semiconductor device is in accordance with the stored mode selection data when the invalidation signal is input. First, the semiconductor device operates in the normal mode and performs an operation test of the semiconductor device in the operated normal mode. According to this test method, regardless of themode selection data stored in the storage unit of the semiconductor device, to operate in the operation mode based on theinvalidation signal, it can be operated reliably in thenormal mode, normal Test verification can be performed.

本発明によれば、メモリの記憶状態にかかわらずテスト検証を行うことができる半導体装置を提供することができる。  According to the present invention, it is possible to provide a semiconductor device capable of performing test verification regardless of the storage state of the memory.

発明の実施の形態１．
まず、本発明の実施の形態１にかかるＩＣタグシステムについて説明する。本実施形態にかかるＩＣタグシステムでは、ＩＣタグの半導体装置に外部からdisable信号を入力し、モード選択機能を無効化することを特徴としている。特に、本実施形態では、半導体装置内のモード選択部において、disable信号に基づいて動作モードを示すキルフラグの生成を行う。Embodiment 1 of the Invention
First, an IC tag system according toEmbodiment 1 of the present invention will be described. The IC tag system according to the present embodiment is characterized in that a disable signal is input from the outside to the IC tag semiconductor device to invalidate the mode selection function. In particular, in the present embodiment, the mode selection unit in the semiconductor device generates a kill flag indicating the operation mode based on the disable signal.

ここで、図１を用いて、本実施形態にかかるＩＣタグシステムの構成について説明する。このＩＣタグシステムは、図に示されるように、ＩＣタグ１とリーダ・ライタ２を備えている。ＩＣタグシステムは、ＩＣタグ１とリーダ・ライタ２とが所定の通信プロトコルに従って無線通信を行う通信システムである。  Here, the configuration of the IC tag system according to the present embodiment will be described with reference to FIG. This IC tag system includes anIC tag 1 and a reader /writer 2 as shown in the figure. The IC tag system is a communication system in which theIC tag 1 and the reader /writer 2 perform wireless communication according to a predetermined communication protocol.

リーダ・ライタ２は、例えば、コンピュータ（不図示）と通信可能に接続されており、このコンピュータの指示に従って、ＩＣタグ１内の記憶回路に所定のデータを書き込んだり、書き込まれたデータをＩＣタグ１から読み出したりする。  The reader /writer 2 is connected to, for example, a computer (not shown) so as to be communicable. In accordance with an instruction from the computer, the reader /writer 2 writes predetermined data to the storage circuit in theIC tag 1 or transfers the written data to the IC tag. Read from 1.

例えば、ＩＣタグ１にデータの書き込みや読み出しを行う場合、リーダ・ライタ２とＩＣタグ１の距離を近づけると、ＩＣタグ１は、リーダ・ライタ２からの電波を受信し、この電波を整流して電源電圧を生成する。リーダ・ライタ２は、コンピュータから取得したコマンドをＩＣタグ１へ送信し、ＩＣタグ１は、このコマンドを受信してＩＣタグ１内の記憶回路へデータの書き込みや読み出しを行う。  For example, when data is written to or read from theIC tag 1, when the distance between the reader /writer 2 and theIC tag 1 is reduced, theIC tag 1 receives the radio wave from the reader /writer 2 and rectifies the radio wave. To generate the power supply voltage. The reader /writer 2 transmits a command acquired from the computer to theIC tag 1, and theIC tag 1 receives this command and writes / reads data to / from the storage circuit in theIC tag 1.

次に、図２を用いて、本実施形態にかかるリーダ・ライタ２からＩＣタグ１へ送信される信号について説明する。図２（ａ）は、リーダ・ライタ２からＩＣタグ１へ送信されるコマンド等のデータを符号化したデータ信号（符号化信号）の例を示している。図２（ｂ）は、図２（ａ）のデータ信号を変調し電波として送受信される変調信号の例を示している。なお、図２（ａ）および（ｂ）を用いて示される信号は、リーダ・ライタからＩＣタグへ送信する信号の１方式を示したのみであり、特に信号の送信方式を図２によって示される方式に限定するものではない。  Next, a signal transmitted from the reader /writer 2 according to the present embodiment to theIC tag 1 will be described with reference to FIG. FIG. 2A shows an example of a data signal (encoded signal) obtained by encoding data such as a command transmitted from the reader /writer 2 to theIC tag 1. FIG. 2B shows an example of a modulated signal that is transmitted and received as a radio wave by modulating the data signal of FIG. 2 (a) and 2 (b) show only one method of signals transmitted from the reader / writer to the IC tag, and in particular, the signal transmission method is shown in FIG. It is not limited to the method.

本実施の形態において、データの有無およびデータの内容（「０」あるいは「１」）は、フレームと呼ばれる単位時間内のパルスの数に応じて決定される。ここで、各フレームでは、フレームの区切りであることを示すフレームパルスと呼ばれるパルス信号が生成されている。このフレームパルスは、フレームという単位時間を示すために生成されるパルス信号であるため、予め設定された時間ごとに周期的に生成されている。そのため、このフレームパルスは、半導体装置１０において、基準クロックを生成するための同期信号（基準パルス）として用いられている。本実施の形態では、1フレーム内で、このフレームパルスの前にいくつのパルスが連続するかによって、データの有無およびデータが「０」であるのか「１」であるのかが表現される。  In the present embodiment, the presence / absence of data and the content of data (“0” or “1”) are determined according to the number of pulses in a unit time called a frame. Here, in each frame, a pulse signal called a frame pulse indicating a frame break is generated. Since the frame pulse is a pulse signal generated to indicate a unit time called a frame, the frame pulse is periodically generated every preset time. Therefore, this frame pulse is used as a synchronization signal (reference pulse) for generating a reference clock in thesemiconductor device 10. In the present embodiment, the presence / absence of data and whether the data is “0” or “1” is expressed by how many pulses continue before this frame pulse in one frame.

仮に、１つのフレーム内で送信されるパルスがフレームパルスのみで、その他のパルスが送信されない場合、そのフレームにはデータが無いことを示している（図２（ａ）、右端部参照）。また、２つのパルスに続いて１つのフレームパルスが連続している場合は、データを有する信号であることを示し、本実施の形態では「データ１」を示している（図２（ａ）、左端部参照）。１つのパルスに続いて１つのフレームパルスがある場合は、「データ０」を示している（図２（ａ）、中央部参照）。コマンドデータは、このデータ１とデータ０を組み合わせて構成される。上述したように、リーダ・ライタ２からＩＣタグ１へ送信する信号は、この方式にとらわれず、パルス幅で、データ０、データ１を判別してもよく、また同期信号となるパルスとデータの内容を示す信号は別々に送られるような方式であってもよい。  If the pulse transmitted in one frame is only a frame pulse and no other pulse is transmitted, this indicates that there is no data in that frame (see the right end of FIG. 2A). Further, when one frame pulse continues after two pulses, it indicates a signal having data, and in this embodiment, “data 1” is indicated (FIG. 2A). Refer to the left edge). When there is one frame pulse following one pulse, “data 0” is indicated (refer to FIG. 2A, center). The command data is configured by combining thedata 1 and thedata 0. As described above, the signal transmitted from the reader /writer 2 to theIC tag 1 is not limited to this method, anddata 0 anddata 1 may be discriminated based on the pulse width. A system may be used in which the signals indicating the contents are sent separately.

次に、図３のブロック図を用いて、本実施形態にかかるＩＣタグの構成について説明する。このＩＣタグ１は、図に示されるように、半導体装置１０、アンテナ１７を備えており、半導体装置１０とアンテナ１７とは、アンテナ端子１８を介して接続されている。また、半導体装置１０は、受信部１１、送信部１２、コマンド制御部１３、メモリ制御部１４、記憶部１５及びモード選択部１６を備えている。さらに、半導体装置１０は、外部からdisable信号を入力するモード選択機能無効端子１９を有している。disable信号は、モード選択機能を無効にするための信号であり、動作モードを通常モードに設定するための信号である。  Next, the configuration of the IC tag according to the present embodiment will be described with reference to the block diagram of FIG. As shown in the drawing, theIC tag 1 includes asemiconductor device 10 and anantenna 17, and thesemiconductor device 10 and theantenna 17 are connected via anantenna terminal 18. Thesemiconductor device 10 includes a receivingunit 11, a transmittingunit 12, acommand control unit 13, amemory control unit 14, astorage unit 15, and amode selection unit 16. Further, thesemiconductor device 10 has a mode selection functioninvalid terminal 19 for inputting a disable signal from the outside. The disable signal is a signal for invalidating the mode selection function, and is a signal for setting the operation mode to the normal mode.

アンテナ１７は、リーダ・ライタ２と電波を送受信するアンテナであり、リーダ・ライタ２が送信する電波の周波数等に応じた特性を有している。  Theantenna 17 is an antenna that transmits and receives radio waves to and from the reader /writer 2, and has characteristics corresponding to the frequency of the radio waves transmitted by the reader /writer 2.

受信部１１は、アンテナ１７によって受信された電波を復調して復調信号を生成する。受信部１１は、この復調信号をデータ信号（データ０もしくはデータ１）に変換してコマンド制御部１３に出力するとともに、復調信号からフレームパルスを抽出してクロック信号を生成し半導体装置１０内の各部へ供給する（不図示）。さらに、受信部１１は、アンテナ１７によって受信された電波を整流して、電波の振幅に基づいた電源電圧を生成し、半導体装置１０内の各部へ電源を供給する（不図示）。  The receivingunit 11 demodulates the radio wave received by theantenna 17 and generates a demodulated signal. The receivingunit 11 converts the demodulated signal into a data signal (data 0 or data 1) and outputs the data signal to thecommand control unit 13, and also extracts a frame pulse from the demodulated signal to generate a clock signal to generate a clock signal Supply to each part (not shown). Furthermore, the receivingunit 11 rectifies the radio wave received by theantenna 17, generates a power supply voltage based on the amplitude of the radio wave, and supplies power to each unit in the semiconductor device 10 (not shown).

送信部１２は、コマンド制御部１３やメモリ制御部１４によって生成されたデータ信号を変調し、アンテナ１７を介して電波によりリーダ・ライタ２へ送信する。  Thetransmission unit 12 modulates the data signal generated by thecommand control unit 13 and thememory control unit 14, and transmits the data signal to the reader /writer 2 by radio waves via theantenna 17.

コマンド制御部（動作部）１３は、コマンド制御部１３は、受信部１１から受け取ったデータ信号によりコマンドデータを解析し、コマンドデータのコマンドやパラメータに従って、メモリ制御部１４へデータの書き込みや読み出しを指示する信号を出力する。  The command control unit (operation unit) 13 analyzes the command data based on the data signal received from thereception unit 11 and writes / reads data to / from thememory control unit 14 according to the command / command of the command data. Outputs the instruction signal.

また、コマンド制御部１３は、モード選択部１６から入力されるキルフラグに基づいてコマンドを実行する。キルフラグは動作モードを示すフラグであり、コマンド制御部１３は、モード選択部１６が選択した動作モードで動作する。例えば、キルフラグが「０」の場合には通常モード（第１の動作モード）で動作し、キルフラグが「１」の場合にはキルモード（第２の動作モード）で動作する。通常モードは、リーダ・ライタから受信するコマンドに応じたコマンド処理を実行するモードであり、キルモードは、リーダ・ライタから受信するコマンドに応じたコマンド処理を実行しない非通常モードである。  Further, thecommand control unit 13 executes the command based on the kill flag input from themode selection unit 16. The kill flag is a flag indicating an operation mode, and thecommand control unit 13 operates in the operation mode selected by themode selection unit 16. For example, when the kill flag is “0”, the operation is performed in the normal mode (first operation mode), and when the kill flag is “1”, the operation is performed in the kill mode (second operation mode). The normal mode is a mode for executing command processing according to a command received from the reader / writer, and the kill mode is a non-normal mode in which command processing according to a command received from the reader / writer is not executed.

メモリ制御部１４は、記憶部１５に対するデータの書き込み／読み出しを制御する。メモリ制御部１４は、データレジスタ１４１、アドレスレジスタ１４２、メモリ制御信号生成部１４３、取込レジスタ１４４、送信レジスタ１４５を有している。データレジスタ１４１は、コマンド制御部１３から取得したデータを保持し、記憶部１５へ出力する。アドレスレジスタ１４２は、コマンド制御部１３から取得したアドレスを保持し、記憶部１５へ出力する。メモリ制御信号生成部１４３は、コマンド制御部１３の指示にしたがって、記憶部１５の書き込みや読み出し動作を制御するライト信号やリード信号を出力する。取込レジスタ１４４は、記憶部１５から読み出したキルデータやその他のデータを保持し、モード選択部１６や送信レジスタ１４５へ出力する。送信レジスタ１４５は、送信するデータを保持し送信部１２へ出力する。  Thememory control unit 14 controls writing / reading of data to / from thestorage unit 15. Thememory control unit 14 includes adata register 141, anaddress register 142, a memory controlsignal generation unit 143, acapture register 144, and atransmission register 145. The data register 141 holds data acquired from thecommand control unit 13 and outputs the data to thestorage unit 15. Theaddress register 142 holds the address acquired from thecommand control unit 13 and outputs it to thestorage unit 15. The memory controlsignal generation unit 143 outputs a write signal and a read signal that control writing and reading operations of thestorage unit 15 in accordance with instructions from thecommand control unit 13. Thecapture register 144 holds kill data and other data read from thestorage unit 15 and outputs them to themode selection unit 16 and thetransmission register 145. Thetransmission register 145 holds data to be transmitted and outputs it to thetransmission unit 12.

モード選択部１６は、メモリ制御部１４から取得するキルデータ（モード選択データ）にしたがって動作モードを通常モードかキルモードに選択し、動作モードを示すキルフラグを出力する。本実施形態では、モード選択部１６は、モード選択機能無効端子１９から入力されるdisable信号によって、動作モードの選択処理を無効にし通常モードを示すキルフラグを生成することで、キルデータの値にかかわらず通常モードを選択している。すなわち、入力されるdisable信号に基づいて、コマンド制御部１３は通常モードで動作する。  Themode selection unit 16 selects an operation mode as a normal mode or a kill mode in accordance with kill data (mode selection data) acquired from thememory control unit 14, and outputs a kill flag indicating the operation mode. In this embodiment, themode selection unit 16 generates the kill flag indicating the normal mode by invalidating the operation mode selection process by the disable signal input from the mode selection functioninvalid terminal 19, regardless of the value of the kill data. Normal mode is selected. That is, based on the input disable signal, thecommand control unit 13 operates in the normal mode.

記憶部１５は、リーダ・ライタ２から受信したデータを記憶するメモリであり、例えば、不揮発性メモリである。記憶部１５は、メモリ制御部１４の制御に従って、データを記憶したり、記憶しているデータを出力したりする。記憶部１５は、タグＩＤやキルデータ、その他のユーザデータの記憶も可能である。記憶部１５は、図１０のようなメモリセルによってデータを記憶し、半導体装置の拡散工程後では、記憶されているデータは不定である。すなわち、記憶部１５は、行方向（第１の方向）に延在するワード線と、列方向（第２の方向）に延在するビット線と、ワード線とビット線が交差する位置に配置されたメモリセルと、メモリセルの電位に応じたデータを読み出すセンスアンプとを有している。  Thestorage unit 15 is a memory that stores data received from the reader /writer 2, and is, for example, a nonvolatile memory. Thestorage unit 15 stores data or outputs stored data according to the control of thememory control unit 14. Thestorage unit 15 can also store tag IDs, kill data, and other user data. Thestorage unit 15 stores data using memory cells as shown in FIG. 10, and the stored data is indefinite after the diffusion process of the semiconductor device. That is, thestorage unit 15 is arranged at a position where a word line extending in the row direction (first direction), a bit line extending in the column direction (second direction), and the word line and the bit line intersect. And a sense amplifier that reads data corresponding to the potential of the memory cell.

記憶部１５は、不揮発性メモリとして、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）やフラッシュメモリ、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）等であってもよい。また、記憶部１５は、チャージポンプ等の昇圧回路を備えており、データの書き込み時に、この昇圧回路によって、電源電圧を書き込みに必要な電圧まで昇圧する。  Thestorage unit 15 may be an EEPROM (Electrically Erasable and Programmable ROM), a flash memory, an FeRAM (Ferroelectric RAM), an MRAM (Magnetic RAM), an OUM (Ovonic Unified Memory), or the like as a nonvolatile memory. In addition, thestorage unit 15 includes a booster circuit such as a charge pump, and when data is written, the booster circuit boosts the power supply voltage to a voltage necessary for writing.

次に、図４を用いて、本実施形態にかかるモード選択部の構成について説明する。図に示されるように、モード選択部１６は、ＯＲ回路１６１とＤ−ＦＦ（フリップフロップ）１６２を有している。  Next, the configuration of the mode selection unit according to the present embodiment will be described with reference to FIG. As shown in the figure, themode selection unit 16 includes an OR circuit 161 and a D-FF (flip-flop) 162.

ＯＲ回路１６１は、リセット信号もしくはdisable信号のいずれかの信号をＤ−ＦＦ１６２へ出力する。すなわち、ＯＲ回路１６１は、リセット信号もしくはdisable信号のいずれかが「１（ハイレベル）」であれば、「１」をＤ−ＦＦ１６２のリセット端子へ出力する。disable信号は、モード選択機能無効端子１９から入力される信号である。リセット信号は、リーダ・ライタと通信開始する際のＰＯＲ動作で生成される信号である。Ｄ−ＦＦ１６２は、入力されるキルデータをクロック信号（ＣＬＫ）にしたがってラッチし、ラッチしたデータをキルフラグとして出力する。  The OR circuit 161 outputs either a reset signal or a disable signal to the D-FF 162. That is, the OR circuit 161 outputs “1” to the reset terminal of the D-FF 162 when either the reset signal or the disable signal is “1 (high level)”. The disable signal is a signal input from the mode selection functioninvalid terminal 19. The reset signal is a signal generated by the POR operation when communication with the reader / writer is started. The D-FF 162 latches the input kill data according to the clock signal (CLK), and outputs the latched data as a kill flag.

例えば、disable信号とリセット信号が「０」の場合、Ｄ−ＦＦ１６２は、キルデータをそのままキルフラグとして出力する。つまり、キルデータが「０」であればキルフラグも「０」（通常モード）であり、キルデータが「１」であればキルフラグも「１」（キルモード）となる。disable信号もしくはリセット信号が「１」の場合、Ｄ−ＦＦ１６２は、キルデータの値にかかわらず、キルフラグに「０」（通常モード）を出力する。  For example, when the disable signal and the reset signal are “0”, the D-FF 162 outputs the kill data as it is as a kill flag. That is, if the kill data is “0”, the kill flag is “0” (normal mode), and if the kill data is “1”, the kill flag is also “1” (kill mode). When the disable signal or the reset signal is “1”, the D-FF 162 outputs “0” (normal mode) to the kill flag regardless of the value of the kill data.

したがって、disable信号を「０」とすると、キルフラグが「０」となって通常モードが選択されたことになり、コマンド制御部１３は、通常モードで動作する。よって、記憶部に格納されているキルデータの値にかかわらず、通常モードで動作するため、拡散工程後のテストを確実に実施することができる。  Therefore, when the disable signal is “0”, the kill flag is “0” and the normal mode is selected, and thecommand control unit 13 operates in the normal mode. Therefore, since the operation is performed in the normal mode regardless of the value of the kill data stored in the storage unit, the test after the diffusion process can be surely performed.

次に、図５及び図６のフローチャートを用いて、本実施形態にかかるテスト方法について説明する。このテストは半導体装置１０のテストであり、拡散工程でウェハーに拡散層や配線層が形成されて回路が形成された後に、ウェハー状態で行われるテストである。例えば、テスタによって、アンテナ端子１８とモード選択機能無効端子１９にプロービングされ、各端子からテストパターンやdisable信号が入力されてテストが行われる。  Next, the test method according to the present embodiment will be described with reference to the flowcharts of FIGS. This test is a test of thesemiconductor device 10 and is a test performed in a wafer state after a diffusion layer and a wiring layer are formed on a wafer in a diffusion process to form a circuit. For example, theantenna terminal 18 and the mode selection functioninvalid terminal 19 are probed by a tester, and a test pattern or a disable signal is input from each terminal to perform a test.

まず、メモリライト／リードテストが行われる（Ｓ５０１）。このとき、disable信号を「１」としてモード選択機能を無効にし、半導体装置１０を通常モードで動作させ、アンテナ端子１８からライトコマンドやリードコマンドを入力して記憶部１５に対する書き込みや読み出しが正常に行われるか確認する。Ｓ５０１〜Ｓ５０３では、通常モードにおける半導体装置１０の動作テストを行う。  First, a memory write / read test is performed (S501). At this time, the disable signal is set to “1”, the mode selection function is disabled, thesemiconductor device 10 is operated in the normal mode, and a write command or a read command is input from theantenna terminal 18 so that writing or reading to thestorage unit 15 is performed normally. Check if it is done. In S501 to S503, an operation test of thesemiconductor device 10 in the normal mode is performed.

次いで、ファンクションテストが行われる（Ｓ５０２）。ファンクションテストでは、メモリライト／リード以外のコマンド、例えば、ＩＣタグを一時的にＳＬＥＥＰ状態とするＳＬＥＥＰコマンド等のテストが行われる。このとき、disable信号を「１」としてモード選択機能を無効にし、アンテナ端子１８からＳＬＥＥＰコマンド等を入力して、コマンドにしたがって正常に動作するか確認する。  Next, a function test is performed (S502). In the function test, a test other than memory write / read, for example, a SLEEP command for temporarily setting the IC tag in the SLEEP state is performed. At this time, the disable signal is set to “1” to invalidate the mode selection function, and a SLEEP command or the like is input from theantenna terminal 18 to check whether it operates normally according to the command.

次いで、ＤＣテストが行われる（Ｓ５０３）。ＤＣテストは、電源系のテストであり、生成される電源電圧やリーク電流などを測定する。このとき、disable信号を「１」としてモード選択機能を無効にし、アンテナ端子１８からコマンドやフレームパルスを入力して、正常に電源電圧が生成されるかどうか確認する。  Next, a DC test is performed (S503). The DC test is a power supply system test and measures a generated power supply voltage, a leakage current, and the like. At this time, the disable signal is set to “1” to disable the mode selection function, and a command or a frame pulse is input from theantenna terminal 18 to check whether the power supply voltage is normally generated.

次いで、キルモードテストが行われる（Ｓ５０４）。キルモードテストでは、キル機能の動作確認を行う。図６は、このキルモードテストのフローチャートである。  Next, a kill mode test is performed (S504). In the kill mode test, the operation of the kill function is checked. FIG. 6 is a flowchart of this kill mode test.

キルモードテストでは、まず、キルデータに「１」をライトする（Ｓ６０１）。このとき、disable信号を「１」としてモード選択機能を無効にし、アンテナ端子１８からキルコマンドを入力し、記憶部１５にキルデータ「１」を書き込む。  In the kill mode test, first, “1” is written to the kill data (S601). At this time, the disable signal is set to “1”, the mode selection function is disabled, a kill command is input from theantenna terminal 18, and kill data “1” is written in thestorage unit 15.

次いで、電源をオフ・オンする（Ｓ６０２）。このとき、disable信号を「０」としてモード選択機能を有効にし、アンテナ端子１８からフレームパルスを入力し、書き込んだキルデータによって正しくキルモードで電源オンすることを確認する。Ｓ６０２〜Ｓ６０３では、キルモードにおける半導体装置１０の動作テストが行われる。  Next, the power is turned off / on (S602). At this time, the disable signal is set to “0” to enable the mode selection function, a frame pulse is input from theantenna terminal 18, and it is confirmed that the power is correctly turned on in the kill mode according to the written kill data. In S602 to S603, an operation test of thesemiconductor device 10 in the kill mode is performed.

次いで、キルデータをリードする（Ｓ６０３）。このとき、disable信号を「０」としてモード選択機能を有効にし、アンテナ端子１８からキルデータをリードするコマンドを入力し、キルデータが「１」であることを確認する。  Next, kill data is read (S603). At this time, the disable signal is set to “0” to enable the mode selection function, a command for reading kill data is input from theantenna terminal 18, and it is confirmed that the kill data is “1”.

次いで、キルデータに「０」をライトする（Ｓ６０４）。このとき、disable信号を「０」としてモード選択機能を有効にし、アンテナ端子１８からキルデータを「０」にするコマンドを入力し、記憶部１５にキルデータ「０」を書き込む。こうして、半導体装置のテストが完了し、不良品を除いて組み立てが行われて、半導体装置が出荷される。  Next, “0” is written to the kill data (S604). At this time, the disable signal is set to “0” to enable the mode selection function, a command for setting the kill data to “0” is input from theantenna terminal 18, and the kill data “0” is written in thestorage unit 15. In this way, the test of the semiconductor device is completed, the defective product is assembled, and the semiconductor device is shipped.

このように、本実施形態では、ＩＣタグの半導体装置に外部からdisable信号を入力しモード選択機能を無効化することで、コマンド制御部が通常モードで動作するようにする。これにより、記憶部のセルの状態が不定であっても、拡散後のテストを確実に実施することができる。特に、本実施形態では、モード選択を行うＤ−ＦＦのリセット信号と共通にdisable信号を入力することにより、回路構成の変更を抑え、効率よくモード選択機能の無効化することができる。  As described above, in the present embodiment, the command control unit operates in the normal mode by inputting the disable signal from the outside to the IC tag semiconductor device to disable the mode selection function. As a result, even after the cell state of the storage unit is indefinite, the post-diffusion test can be performed reliably. In particular, in this embodiment, by inputting the disable signal in common with the reset signal of the D-FF that performs mode selection, the change of the circuit configuration can be suppressed and the mode selection function can be effectively invalidated.

発明の実施の形態２．
次に、本発明の実施の形態２にかかるＩＣタグシステムについて説明する。本実施形態にかかるＩＣタグシステムでは、実施の形態１と同様に、disable信号によってモード選択機能を無効化することを特徴としている。特に、本実施形態では、半導体装置内のメモリ制御部において、disable信号に基づいてキルデータの読み出しを無効にする。Embodiment 2 of the Invention
Next, an IC tag system according toEmbodiment 2 of the present invention will be described. The IC tag system according to the present embodiment is characterized in that the mode selection function is disabled by a disable signal, as in the first embodiment. In particular, in the present embodiment, reading of kill data is disabled based on a disable signal in a memory control unit in the semiconductor device.

本実施形態にかかるＩＣタグシステムの構成については、図１と同様であり説明を省略する。ここでは、図７を用いて、本実施形態にかかるＩＣタグの構成について説明する。図７において、図３と同一の符号を付されたものは同様の要素である。  The configuration of the IC tag system according to the present embodiment is the same as that shown in FIG. Here, the configuration of the IC tag according to the present embodiment will be described with reference to FIG. In FIG. 7, the same reference numerals as those in FIG. 3 denote the same elements.

本実施形態では、モード選択機能無効端子１９から入力されるdisable信号をメモリ制御部１４のメモリ制御信号生成部１４３に入力する。メモリ制御信号生成部１４３は、disable信号によってキルデータの読み出し処理を無効にすることで、キルデータの値にかかわらず通常モードの選択を可能にする。  In the present embodiment, the disable signal input from the mode selection functioninvalid terminal 19 is input to the memory controlsignal generation unit 143 of thememory control unit 14. The memory controlsignal generation unit 143 disables the kill data read process by the disable signal, thereby enabling selection of the normal mode regardless of the value of the kill data.

例えば、メモリ制御信号生成部１４３は、disable信号が「１」の場合、コマンド制御部１３からキルデータの読み出し命令や、キルデータを示すアドレスが設定されても、記憶部１５へリード信号を出力しない。取込レジスタ１４４の値はリセット時に「０」にクリアされているため、取込レジスタ１４４は、記憶部１５に記憶されているキルデータにかかわらず「０」となる。したがって、モード選択部１６からキルフラグ「０」がコマンド制御部１３へ出力され、コマンド制御部１３は通常モードで動作する。  For example, when the disable signal is “1”, the memory controlsignal generation unit 143 does not output a read signal to thestorage unit 15 even if thecommand control unit 13 sets a kill data read command or an address indicating kill data. Since the value of thecapture register 144 is cleared to “0” at reset, thecapture register 144 becomes “0” regardless of the kill data stored in thestorage unit 15. Therefore, the kill flag “0” is output from themode selection unit 16 to thecommand control unit 13, and thecommand control unit 13 operates in the normal mode.

このように、本実施形態では、外部からdisable信号をメモリ制御部に入力し、キルデータの読み出し処理を行わないことで、通常モードが選択されたことになり、コマンド制御部は通常モードで動作する。これにより、実施の形態１と同様に、記憶部のセルの状態が不定であっても、拡散後のテストを確実に実施することができる。  Thus, in this embodiment, the normal mode is selected by inputting the disable signal from the outside to the memory control unit and not performing the kill data read process, and the command control unit operates in the normal mode. . Thereby, similarly to the first embodiment, even after the cell state of the storage unit is indefinite, the test after diffusion can be reliably performed.

発明の実施の形態３．
次に、本発明の実施の形態３にかかるＩＣタグシステムについて説明する。本実施形態にかかるＩＣタグシステムでは、実施の形態１と同様に、disable信号によってモード選択機能を無効化することを特徴としている。特に、本実施形態では、半導体装置内のコマンド制御部において、disable信号に基づいてコマンドを実行を無効にする。Embodiment 3 of the Invention
Next, an IC tag system according toEmbodiment 3 of the present invention will be described. The IC tag system according to the present embodiment is characterized in that the mode selection function is disabled by a disable signal, as in the first embodiment. In particular, in this embodiment, the command control unit in the semiconductor device disables the execution of the command based on the disable signal.

本実施形態にかかるＩＣタグシステムの構成については、図１と同様であり説明を省略する。ここでは、図８を用いて、本実施形態にかかるＩＣタグの構成について説明する。図８において、図３と同一の符号を付されたものは同様の要素である。  The configuration of the IC tag system according to the present embodiment is the same as that shown in FIG. Here, the configuration of the IC tag according to the present embodiment will be described with reference to FIG. In FIG. 8, the same reference numerals as those in FIG. 3 denote the same elements.

本実施形態では、モード選択機能無効端子１９から入力されるdisable信号をコマンド制御部１３に入力する。コマンド制御部１３は、disable信号によってコマンドの実行を無効にすることで、キルデータの値にかかわらず通常モードの選択を可能にする。例えば、コマンド制御部１３は、disable信号が「１」の場合、モード選択部１６からのキルモードの値にかかわらず、通常モードで動作する。  In the present embodiment, a disable signal input from the mode selection functioninvalid terminal 19 is input to thecommand control unit 13. Thecommand control unit 13 makes it possible to select the normal mode regardless of the value of the kill data by invalidating the execution of the command by the disable signal. For example, when the disable signal is “1”, thecommand control unit 13 operates in the normal mode regardless of the kill mode value from themode selection unit 16.

このように、本実施形態では、外部からdisable信号をコマンド制御部に入力し、キルデータやキルフラグを参照しないことで、コマンド制御部が通常モードで動作するようになる。これにより、実施の形態１と同様に、記憶部のセルの状態が不定であっても、拡散後のテストを確実に実施することができる。  As described above, in this embodiment, the command control unit operates in the normal mode by inputting a disable signal from the outside to the command control unit and not referring to the kill data or the kill flag. Thereby, similarly to the first embodiment, even after the cell state of the storage unit is indefinite, the test after diffusion can be reliably performed.

発明の実施の形態４．
次に、本発明の実施の形態３にかかるＩＣタグシステムについて説明する。本実施形態にかかるＩＣタグシステムでは、リーダ・ライタからのコマンドの受信期間中にキルモードの選択処理を実行することを特徴としている。Embodiment 4 of the Invention
Next, an IC tag system according toEmbodiment 3 of the present invention will be described. The IC tag system according to the present embodiment is characterized in that kill mode selection processing is executed during a command reception period from a reader / writer.

本実施形態にかかるＩＣタグシステムやＩＣタグの構成については、図１や図２と同様であり説明を省略する。ここでは、図９を用いて、本実施形態にかかるＩＣタグのリセット時の動作について説明する。  The configuration of the IC tag system and the IC tag according to the present embodiment is the same as in FIG. 1 and FIG. Here, the operation at the time of resetting the IC tag according to the present embodiment will be described with reference to FIG.

まず、ＩＣタグは、リーダ・ライタと通信可能なエリアに入ったときに、リーダ・ライタとの距離に応じた内部起電力が発生する。この内部起電力によって発生する電圧が予め設定された電圧に達すると、ＩＣタグはＰＯＲ動作を行う（Ｓ７０１）。  First, when an IC tag enters an area where it can communicate with a reader / writer, an internal electromotive force corresponding to the distance from the reader / writer is generated. When the voltage generated by the internal electromotive force reaches a preset voltage, the IC tag performs a POR operation (S701).

次いで、ＩＣタグは、リーダ・ライタから送信されるイニシャライズコマンドを受信するとともに、動作モードの選択を行う（Ｓ７０２）。例えば、受信部１１でイニシャライズコマンドを受信している間に、コマンド制御部１３、メモリ制御部１４、モード選択部１６によりモード選択を行う。すなわち、受信部１１でイニシャライズコマンドの受信開始を検出すると、コマンド制御部１３はキルデータの読み出しをメモリ制御部１４に指示し、メモリ制御部１４は記憶部１５からキルデータを読み出してモード選択部１６へ出力し、モード選択部１６はキルデータに応じて選択した動作モードを示すキルフラグをコマンド制御部１３へ出力する。  Next, the IC tag receives an initialization command transmitted from the reader / writer and selects an operation mode (S702). For example, the mode selection is performed by thecommand control unit 13, thememory control unit 14, and themode selection unit 16 while thereception unit 11 receives the initialization command. That is, when thereception unit 11 detects the start of the initialization command, thecommand control unit 13 instructs thememory control unit 14 to read the kill data, and thememory control unit 14 reads the kill data from thestorage unit 15 and sends it to themode selection unit 16. Themode selection unit 16 outputs a kill flag indicating the operation mode selected according to the kill data to thecommand control unit 13.

次いで、ＩＣタグは、リーダ・ライタから受信するパルス列にしたがってイニシャライズコマンドを実行する（Ｓ７０３）。次いで、ＩＣタグは、リーダ・ライタから送信されるタグ検出コマンドを受信し（Ｓ７０４）、リーダ・ライタから送信されるパルス列にしたがってコマンド実行する（Ｓ７０５）。  Next, the IC tag executes an initialization command according to the pulse train received from the reader / writer (S703). Next, the IC tag receives the tag detection command transmitted from the reader / writer (S704), and executes the command according to the pulse train transmitted from the reader / writer (S705).

尚、この例では、イニシャライズコマンド受信とモード選択を並列に処理したが、その他のコマンドの受信とモード選択を並列に処理してもよい。コマンドの受信ごとにモード選択を行うことにより、より確実にキル機能を実現することができる。  In this example, initialization command reception and mode selection are processed in parallel, but reception of other commands and mode selection may be processed in parallel. By selecting the mode every time a command is received, the kill function can be realized more reliably.

このように、本実施形態では、コマンドの受信期間中に通常モード・キルモードの動作モード選択を行うことにより、動作モード選択のための通信期間が不要となるため、効率よく動作モードを選択することができ、リーダ・ライタとＩＣタグの通信時間を短縮することができる。  As described above, in this embodiment, by selecting the operation mode of the normal mode / kill mode during the command reception period, the communication period for selecting the operation mode becomes unnecessary, so that the operation mode can be selected efficiently. Communication time between the reader / writer and the IC tag can be shortened.

また、コマンド受信期間中に動作モード選択処理を実行するため、コマンドに含まれるフレームパルスによって動作が可能であり、動作モード選択のためのパルス列の受信失敗でＩＣタグが通常モードで動作してしまうことがない。  Further, since the operation mode selection process is executed during the command reception period, the operation can be performed by the frame pulse included in the command, and the IC tag operates in the normal mode due to the failure to receive the pulse train for selecting the operation mode. There is nothing.

尚、上述の例では、内部に電源を有しないパッシブ型のＩＣタグとして説明したが、これに限らず、内部に電源を有するアクティブ型のＩＣタグであってもよい。  In the above example, the passive IC tag having no power supply inside is described. However, the present invention is not limited to this, and an active IC tag having a power supply inside may be used.

また、上述の例では、ＩＣタグに設けられた半導体装置について説明した、これに限らず、ＩＣタグ以外で用いられる半導体装置であってもよい。  In the above-described example, the semiconductor device provided in the IC tag has been described. However, the semiconductor device is not limited to this, and may be a semiconductor device used other than the IC tag.

このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。  In addition, various modifications and implementations are possible without departing from the scope of the present invention.

本発明にかかるＩＣタグシステムの構成図である。It is a block diagram of the IC tag system concerning this invention.本発明にかかるＩＣタグシステムで送受信される信号の波形図である。It is a wave form diagram of the signal transmitted / received by the IC tag system concerning this invention.本発明にかかるＩＣタグの構成を示すブロック図である。It is a block diagram which shows the structure of the IC tag concerning this invention.本発明にかかるＩＣタグのモード選択部の構成を示すブロック図である。It is a block diagram which shows the structure of the mode selection part of the IC tag concerning this invention.本発明にかかる半導体装置のテスト方法を示すフローチャートである。3 is a flowchart showing a method for testing a semiconductor device according to the present invention.本発明にかかる半導体装置のテスト方法を示すフローチャートである。3 is a flowchart showing a method for testing a semiconductor device according to the present invention.本発明にかかるＩＣタグの構成を示すブロック図である。It is a block diagram which shows the structure of the IC tag concerning this invention.本発明にかかるＩＣタグの構成を示すブロック図である。It is a block diagram which shows the structure of the IC tag concerning this invention.本発明にかかるＩＣタグシステムの動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the IC tag system concerning this invention.従来の不揮発性メモリのメモリセルの構成を示す概略図である。It is the schematic which shows the structure of the memory cell of the conventional non-volatile memory.従来の不揮発性メモリのメモリセルの読み出し動作を示す図である。It is a figure which shows the read-out operation | movement of the memory cell of the conventional non-volatile memory.従来の不揮発性メモリのメモリセルの読み出し動作を示す図である。It is a figure which shows the read-out operation | movement of the memory cell of the conventional non-volatile memory.本発明にかかるＩＣタグシステムの動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the IC tag system concerning this invention.本発明にかかるＩＣタグシステムの動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the IC tag system concerning this invention.

符号の説明Explanation of symbols

１ ＩＣタグ
２ リーダ・ライタ
１０ 半導体装置
１１ 受信部
１２ 送信部
１３ コマンド制御部
１４ メモリ制御部
１５ 記憶部
１６ モード選択部
１７ アンテナ
１８ アンテナ端子
１９ モード選択機能無効端子
１４１ データレジスタ
１４２ アドレスレジスタ
１４３ メモリ制御信号生成部
１４４ 取込レジスタ
１４５ 送信レジスタDESCRIPTION OFSYMBOLS 1IC tag 2 Reader /writer 10Semiconductor device 11Reception part 12Transmission part 13Command control part 14Memory control part 15 Memory |storage part 16Mode selection part 17Antenna 18Antenna terminal 19 Mode selection functioninvalid terminal 141 Data register 142Address register 143 MemoryControl signal generator 144Capture register 145 Transmission register

Claims (6)

Translated fromJapanese

モード選択データを記憶する記憶部と、前記記憶されたモード選択データに基づいて、通常動作を行う通常モード又は動作を無効化にするキルモードのいずれかの動作モードを選択するモード選択部と、前記選択された動作モードで動作する動作部とを備えた半導体装置であって、
前記モード選択部は、クロック信号にしたがって前記記憶部に格納されたモード選択データをラッチし、ラッチしたデータを前記選択した動作モードを示すフラグとして前記動作部へ出力するフリップフロップ回路を有し、
外部からの無効化信号が、前記フリップフロップ回路のリセット端子に入力された場合、前記フリップフロップ回路は、前記無効化信号によってリセットされたフラグを、前記動作モードに前記通常モードを選択したことを示すフラグとして前記動作部へ出力する、
半導体装置。A storage unit that stores mode selection data; a mode selection unit that selects one of a normal mode for performing a normal operation or a kill mode for disabling the operation based on the stored mode selection data; and A semiconductor device including an operation unit that operates in a selected operation mode,
The mode selection unit has a flip-flop circuit that latches mode selection data stored in the storage unit according to a clock signal, and outputs the latched data to the operation unit as a flag indicating the selected operation mode,
When an invalidation signal from the outside is input to the reset terminal of the flip-flop circuit, the flip-flop circuit selects the normal mode as the operation mode by setting the flag reset by the invalidation signal. Output to the operating unit as a flag indicating
Semiconductor device. 前記無効化信号を外部から入力する入力端子を有し、
前記無効化信号は前記入力端子を介して前記フリップフロップ回路のリセット端子に入力される、
請求項１に記載の半導体装置。An input terminal for inputting the invalidation signal from the outside;
The invalidation signal is input to the reset terminal of the flip-flop circuit through the input terminal.
The semiconductor device according to claim 1. 無線信号を外部から入力するアンテナ端子を有し、
前記動作部は、前記無線信号により前記アンテナ端子を介してコマンドが入力される、
請求項１または２に記載の半導体装置。It has an antenna terminal to input a radio signal from the outside,
The operation unit receives a command through the antenna terminal by the wireless signal.
The semiconductor device according to claim 1. 前記モード選択部は、コマンド受信期間中に、前記動作モードの選択を行う、
請求項１乃至３のいずれか一つに記載の半導体装置。The mode selection unit selects the operation mode during a command reception period.
The semiconductor device according to any one of claims 1 to3. 前記記憶部は、不揮発性メモリである、
請求項１乃至４のいずれか一つに記載の半導体装置。The storage unit is a nonvolatile memory.
The semiconductor device according to any one of claims 1 to4. 電波を受信するアンテナと、
前記アンテナに接続され、請求項１乃至５のいずれか一つに記載の半導体装置と、
を備えるＩＣタグ。An antenna for receiving radio waves,
A semiconductor device connected to the antenna, according to any one of claims 1 to5 ,
IC tag comprising

Images