JP4977992B2 - Semiconductor light emitting device and manufacturing method thereof - Google Patents

Description

Translated fromJapanese

本発明は、半導体発光装置およびその製造方法に関し、特に、面発光型の発光素子と光検出素子とを集積形成した半導体発光装置およびその製造方法に関する。  The present invention relates to a semiconductor light-emitting device and a method for manufacturing the same, and more particularly to a semiconductor light-emitting device in which surface-emitting light-emitting elements and photodetecting elements are integrated and a method for manufacturing the same.

垂直共振器型の面発光レーザ素子（Vertical Cavity Surface Emitting Laser:ＶＣＳＥＬ）では、断面が円形の光ビームを得ることができ、複数の発光部分を二次元的に単一基板上に高密度に集積することもできる（特許文献１参照）。また、面発光レーザ素子は、低い消費電力で動作し、低コストで製造することができる。このような特徴のため、ＶＣＳＥＬは光ファイバ通信において用いられる。  With vertical cavity surface emitting laser (VCSEL), a light beam with a circular cross section can be obtained, and multiple light emitting parts are two-dimensionally integrated on a single substrate at high density. It can also be performed (see Patent Document 1). Also, the surface emitting laser element operates with low power consumption and can be manufactured at low cost. Because of these features, VCSELs are used in optical fiber communications.

光ファイバ通信において面発光レーザ素子を用いる場合には、レーザの出力を一定レベルに維持するようにフィードバックが行われる。このため、レーザの出力パワーをモニタリングする必要がある。従来、レーザ出力光の一部を分岐させ、光検出素子により検出していた。しかしながら、この場合には、面発光レーザ素子とは別に、出力光の一部を分岐させる機構と光検出素子が必要で、これらを制御良く実装する必要がある。  When a surface emitting laser element is used in optical fiber communication, feedback is performed so as to maintain the laser output at a certain level. For this reason, it is necessary to monitor the output power of the laser. Conventionally, a part of the laser output light is branched and detected by a light detection element. However, in this case, in addition to the surface emitting laser element, a mechanism for branching a part of the output light and a light detection element are necessary, and these must be mounted with good control.

上記の問題点を解決し、部品点数を減らし、高精度な実装を不要とする手段として、基板上に面発光レーザ素子と光検出素子を集積形成する技術が開示されている（特許文献２参照）。  As a means for solving the above-described problems, reducing the number of components, and eliminating the need for high-precision mounting, a technique for forming a surface-emitting laser element and a photodetecting element on a substrate is disclosed (see Patent Document 2). ).

図１３は、従来の半導体発光装置の断面図である。  FIG. 13 is a cross-sectional view of a conventional semiconductor light emitting device.

図１３に示す半導体発光装置１００は、単一の基板上に集積形成された光検出素子１０２と発光素子１０３とを有する。光検出素子１０２は、ｎ型半導体層（ｎ型基板）１０９と、真性半導体層１１０と、ｐ型コンタクト層１１１とを有する。発光素子１０３は、ｐ型コンタクト層１１１上に絶縁層１１２を介して形成されたｐ型コンタクト層１１３と、半導体積層膜１０４とを有する。半導体積層膜１０４は、電流狭窄層１１５と活性層１１７とを含む。発光素子１０３のｎ側電極１３１ｂは半導体積層膜１０４の上面に形成され、ｐ側電極１３２ｂはｐ型コンタクト層１１３上に形成されている。光検出素子１０２のｎ側電極１３１ａはｎ型半導体層１０９の裏面側に形成され、ｐ側電極１３２ａはｐ型コンタクト層１１１上に形成されている。  A semiconductorlight emitting device 100 shown in FIG. 13 includes alight detecting element 102 and alight emitting element 103 that are integrated on a single substrate. Thelight detection element 102 includes an n-type semiconductor layer (n-type substrate) 109, anintrinsic semiconductor layer 110, and a p-type contact layer 111. Thelight emitting element 103 includes a p-type contact layer 113 formed on the p-type contact layer 111 with aninsulating layer 112 interposed therebetween, and asemiconductor multilayer film 104. The semiconductor stackedfilm 104 includes acurrent confinement layer 115 and anactive layer 117. The n-side electrode 131 b of thelight emitting element 103 is formed on the upper surface of the semiconductor stackedfilm 104, and the p-side electrode 132 b is formed on the p-type contact layer 113. The n-side electrode 131 a of thelight detection element 102 is formed on the back side of the n-type semiconductor layer 109, and the p-side electrode 132 a is formed on the p-type contact layer 111.

図１３に示す半導体発光装置１００では、光検出素子１０２のＰＩＮ接合は、基板の主面に垂直方向に形成されている。活性層１１７から発せられたレーザ光は、基板の主面に垂直方向に出射される。活性層１１７から出射されるレーザ光のうち、ｎ型半導体層１０９側とは反対側に出射される光が出力光として利用され、ｎ型半導体層１０９側に出射される光は光検出素子１０２により検出される。  In the semiconductorlight emitting device 100 shown in FIG. 13, the PIN junction of the photodetectingelement 102 is formed in a direction perpendicular to the main surface of the substrate. Laser light emitted from theactive layer 117 is emitted in a direction perpendicular to the main surface of the substrate. Of the laser light emitted from theactive layer 117, the light emitted to the side opposite to the n-type semiconductor layer 109 side is used as output light, and the light emitted to the n-type semiconductor layer 109 side is thelight detection element 102. Is detected.

図１３に示す半導体発光装置１００では、光検出素子１０２の真性半導体層１１０と、発光素子１０３の活性層１１７との間には、２層のｐ型コンタクト層１１１，１１３が形成されている。このｐ型コンタクト層１１１，１１３には高濃度にｐ型不純物が導入されるため光損失が大きく、ｐ型半導体層１１１，１１３が厚いと真性半導体層１１０に十分な光量が到達しない。従って、ｐ型コンタクト層１１１，１１３は薄く設計する必要があるが、ドライエッチング工程において、ｐ型コンタクト層１１１，１１３でストップさせるための高い精度が要求されることとなる。  In the semiconductorlight emitting device 100 shown in FIG. 13, two p-type contact layers 111 and 113 are formed between theintrinsic semiconductor layer 110 of thelight detecting element 102 and theactive layer 117 of thelight emitting element 103. Since p-type impurities are introduced into the p-type contact layers 111 and 113 at a high concentration, the optical loss is large. When the p-type semiconductor layers 111 and 113 are thick, a sufficient amount of light does not reach theintrinsic semiconductor layer 110. Therefore, it is necessary to design the p-type contact layers 111 and 113 to be thin, but high accuracy is required to stop the p-type contact layers 111 and 113 in the dry etching process.

また、面発光レーザ素子を二次元アレイ上に集積するためには、隣接する面発光レーザ素子の電極を独立に設ける必要がある。そのためには、基板の裏面に電極を形成するのではなく、基板の表面に全ての電極を設けることが実装の観点からは有利である。図１４は、基板の表面側に全ての電極を設けた半導体発光装置の断面図である。  Further, in order to integrate the surface emitting laser elements on the two-dimensional array, it is necessary to provide the electrodes of the adjacent surface emitting laser elements independently. For this purpose, it is advantageous from the viewpoint of mounting to provide all the electrodes on the surface of the substrate instead of forming the electrodes on the back surface of the substrate. FIG. 14 is a cross-sectional view of a semiconductor light emitting device in which all electrodes are provided on the surface side of the substrate.

図１４に示す半導体発光装置１００では、基板１０８上に形成したｎ型半導体層１０９上にｎ側電極１３１ａが設けられている。ｎ型半導体層１０９上にはさらに真性半導体層１１０が形成されており、真性半導体層１１０よりも上層の構成については図１３に示す半導体発光装置と同様である。  In the semiconductorlight emitting device 100 shown in FIG. 14, an n-side electrode 131 a is provided on an n-type semiconductor layer 109 formed on asubstrate 108. Anintrinsic semiconductor layer 110 is further formed on the n-type semiconductor layer 109, and the structure above theintrinsic semiconductor layer 110 is the same as that of the semiconductor light emitting device shown in FIG.

しかしながら、基板の表面側にのみ電極を設けた半導体発光装置を製造する場合には、３回以上のドライエッチング工程を行う必要があり、さらに高精度なドライエッチング工程が必要とされる。この結果、歩留まりの低下に繋がる。
特開２００１−２１０９０８号公報特開２０００−１８３４４４号公報However, when manufacturing a semiconductor light emitting device in which an electrode is provided only on the surface side of the substrate, it is necessary to perform a dry etching process three times or more, and a highly accurate dry etching process is required. As a result, the yield is reduced.
JP 2001-210908 A JP 2000-183444 A

本発明は上記の事情に鑑みてなされたものであり、その目的は、光検出素子に到達する光量を増加させた半導体発光装置を提供することにある。
本発明の他の目的は、光検出素子および発光素子を加工するためのエッチングに要求される精度を低下させて、簡易に半導体発光装置を製造することができる半導体発光装置の製造方法を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor light emitting device in which the amount of light reaching the light detection element is increased.
Another object of the present invention is to provide a method for manufacturing a semiconductor light-emitting device that can easily manufacture a semiconductor light-emitting device by reducing the accuracy required for etching for processing the light detection element and the light-emitting element. There is.

上記の目的を達成するため、本発明の半導体発光装置は、基板に形成され、前記基板側から順に、第１反射層と、活性層と、第２反射層とを有し、前記基板の主面に垂直方向に光を出射する発光素子と、前記基板と前記発光素子との間に形成された光検出素子とを有し、前記光検出素子は、前記基板と前記発光素子の間に形成された半導体層と、前記基板の主面に水平方向に前記半導体層の両側に形成された第１導電型領域および第２導電型領域とを有する。
この構成では、光の出射方向とは異なる方向に光検出素子の光電流が流れる。In order to achieve the above object, a semiconductor light emitting device of the present invention is formed on a substrate, andincludes a first reflective layer, an active layer, and a second reflective layer in order from the substrate side, A light emitting element that emits light in a direction perpendicular to the surface; and a light detecting element formed between the substrate and the light emitting element, wherein the light detecting element is formed between the substrate and the light emitting element. And a first conductivity type region and a second conductivity type region formed on both sides of the semiconductor layer in the horizontal direction on the main surface of the substrate.
In this configuration, the photocurrent of the light detection element flows in a direction different from the light emission direction.

上記の目的を達成するため、本発明の半導体発光装置の製造方法は、基板上に光検出素子用の半導体層を形成する工程と、前記半導体層上にコンタクト層を形成する工程と、前記コンタクト層上に発光素子用の半導体積層膜を形成する工程と、前記半導体積層膜をエッチングにより加工して、柱状の半導体積層膜のパターンを形成する工程と、前記半導体積層膜の外側のコンタクト層をエッチングにより加工して、前記半導体層を露出させる工程と、前記半導体積層膜の両側における前記半導体層の一部に、第１導電型領域および第２導電型領域を形成する工程とを有する。  In order to achieve the above object, a method for manufacturing a semiconductor light emitting device according to the present invention includes a step of forming a semiconductor layer for a photodetecting element on a substrate, a step of forming a contact layer on the semiconductor layer, and the contact Forming a semiconductor multilayer film for a light emitting element on the layer; processing the semiconductor multilayer film by etching to form a columnar semiconductor multilayer film pattern; and a contact layer outside the semiconductor multilayer film. Processing by etching to expose the semiconductor layer, and forming a first conductivity type region and a second conductivity type region in a part of the semiconductor layer on both sides of the semiconductor multilayer film.

上記の本発明の半導体発光装置の製造方法では、パターン加工した半導体積層膜の両側における半導体層の一部に、第１導電型領域および第２導電型領域を形成する。これにより、発光素子からの光の出射方向とは異なる方向に光電流が流れる光検出素子が集積形成される。  In the method for manufacturing a semiconductor light emitting device of the present invention, the first conductivity type region and the second conductivity type region are formed in a part of the semiconductor layer on both sides of the patterned semiconductor laminated film. As a result, photodetection elements in which a photocurrent flows in a direction different from the light emission direction from the light emitting elements are integrated.

本発明の半導体発光装置によれば、光検出素子に到達する光量を増加させた半導体発光装置を実現することができる。
本発明の半導体発光装置の製造方法によれば、光検出素子および発光素子を加工するためのエッチングに要求される精度を低下させて、簡易に半導体発光装置を製造することができる。According to the semiconductor light emitting device of the present invention, it is possible to realize a semiconductor light emitting device in which the amount of light reaching the light detection element is increased.
According to the method for manufacturing a semiconductor light emitting device of the present invention, it is possible to easily manufacture a semiconductor light emitting device by reducing the accuracy required for etching for processing the light detection element and the light emitting element.

以下に、本発明の実施の形態について、図面を参照して説明する。  Embodiments of the present invention will be described below with reference to the drawings.

（第１実施形態）
図１は、本実施形態に係る半導体発光装置１の上面図である。図２は、本実施形態に係る半導体発光装置１の断面図である。図２は、図１のＡ−Ａ’線における断面図である。(First embodiment)
FIG. 1 is a top view of a semiconductorlight emitting device 1 according to this embodiment. FIG. 2 is a cross-sectional view of the semiconductorlight emitting device 1 according to this embodiment. 2 is a cross-sectional view taken along line AA ′ of FIG.

半導体発光装置１は、基板１０上に集積形成された光検出素子２と、発光素子３とを有する。  The semiconductorlight emitting device 1 includes alight detecting element 2 and alight emitting element 3 integrated on asubstrate 10.

ＧａＡｓからなる基板１０上には、ＧａＡｓからなる真性半導体層１１が形成されている。真性半導体層１１上には、絶縁層１２およびｐ型コンタクト層１３が形成されている。絶縁層１２およびｐ型コンタクト層１３は、円柱状にパターン加工されている。絶縁層１２はＡｌＧａＡｓからなり、ｐ型コンタクト層１３はｐ型ＡｌＧａＡｓからなる。ｐ型コンタクト層１３の中央部には、半導体積層膜４が形成されている。半導体積層膜４は、円柱状にパターン加工されている。  Anintrinsic semiconductor layer 11 made of GaAs is formed on asubstrate 10 made of GaAs. Aninsulating layer 12 and a p-type contact layer 13 are formed on theintrinsic semiconductor layer 11. Theinsulating layer 12 and the p-type contact layer 13 are patterned into a cylindrical shape. Theinsulating layer 12 is made of AlGaAs, and the p-type contact layer 13 is made of p-type AlGaAs. A semiconductor laminatedfilm 4 is formed at the center of the p-type contact layer 13. The semiconductor laminatedfilm 4 is patterned into a columnar shape.

絶縁層１２の両側における真性半導体層１１中には、ｎ型領域（第１導電型領域）２１およびｐ型領域（第２導電型領域）２２が形成されている。これにより、基板１０の主面に水平方向に光検出素子２のＰＩＮ接合が形成される。ｎ型領域２１上には、ｎ側電極３１ａが形成され、ｐ型領域２２上にはｐ側電極３２ａが形成されている。ｎ側電極３１ａはＡｕＧｅ合金からなり、ｐ側電極３２ａはＴｉ層とＡｕ層の積層膜からなる。  In theintrinsic semiconductor layer 11 on both sides of theinsulating layer 12, an n-type region (first conductivity type region) 21 and a p-type region (second conductivity type region) 22 are formed. As a result, a PIN junction of thelight detection element 2 is formed on the main surface of thesubstrate 10 in the horizontal direction. An n-side electrode 31 a is formed on the n-type region 21, and a p-side electrode 32 a is formed on the p-type region 22. The n-side electrode 31a is made of an AuGe alloy, and the p-side electrode 32a is made of a laminated film of a Ti layer and an Au layer.

円柱状のｐ型コンタクト層１３上には、半導体積層膜４の外周を囲うようにｐ側電極３２ｂがパターン形成されている。半導体積層膜４の上面には、リング状のｎ側電極３１ｂが形成されている。リング状のｎ側電極３１ｂの開口部が、レーザ出射口となる。ｎ側電極３１ｂはＡｕＧｅ合金からなり、ｐ側電極３２ｂはＴｉ層とＡｕ層の積層膜からなる。  A p-side electrode 32 b is patterned on the columnar p-type contact layer 13 so as to surround the outer periphery of thesemiconductor multilayer film 4. A ring-shaped n-side electrode 31 b is formed on the upper surface of the semiconductor laminatedfilm 4. The opening of the ring-shaped n-side electrode 31b is a laser emission port. The n-side electrode 31b is made of an AuGe alloy, and the p-side electrode 32b is made of a laminated film of a Ti layer and an Au layer.

図３は、半導体積層膜４の詳細な構成を説明するための拡大断面図である。  FIG. 3 is an enlarged cross-sectional view for explaining the detailed configuration of the semiconductor laminatedfilm 4.

半導体積層膜４は、下層から順に積層された、ｐ型ＤＢＲ（Distributed Bragg Reflector）層（第１反射層）１４と、ｐ型電流狭窄層１５と、ｐ型クラッド層１６と、活性層１７と、ｎ型クラッド層１８と、ｎ型ＤＢＲ層（第２反射層）１９と、ｎ型コンタクト層２０とを有する。  Thesemiconductor multilayer film 4 includes a p-type DBR (Distributed Bragg Reflector) layer (first reflective layer) 14, a p-typecurrent confinement layer 15, a p-type cladding layer 16, and anactive layer 17, which are sequentially stacked from the bottom. , An n-type cladding layer 18, an n-type DBR layer (second reflective layer) 19, and an n-type contact layer 20.

ｐ型ＤＢＲ層１４は、互いに組成および屈折率（ｎ）の異なる複数種（例えば２種）のｐ型ＡｌＧａＡｓ層が交互に繰り返し積層（例えば２０〜４０層）されて形成されている。各ｐ型ＡｌＧａＡｓ層の厚さをλ／４ｎに設定することにより、１００％近い反射率をもつミラーとなる。  The p-type DBR layer 14 is formed by alternately and repeatedly laminating (for example, 20 to 40 layers) a plurality of types (for example, two types) of p-type AlGaAs layers having different compositions and refractive indexes (n). By setting the thickness of each p-type AlGaAs layer to λ / 4n, a mirror having a reflectivity close to 100% is obtained.

電流狭窄層１５は、中央部のｐ型ＡｌＡｓ層１５ａと、ｐ型ＡｌＡｓ層１５ａの外側の絶縁層１５ｂとにより構成される。絶縁層１５ｂは、ｐ型ＡｌＡｓ層１５ａを横方向から酸化することにより形成される。このため、絶縁層１５ｂの組成は、Ａｌ_ｘＯ_ｙである。電流狭窄層１５の存在により、ｎ側電極３１ｂとｐ側電極３２ｂに電圧を印加することにより流れる電流は、狭いｐ型ＡｌＡｓ層１５ａの領域のみを通る。この結果、電流閉じ込め効果が得られる。また、ｐ型ＡｌＡｓ層１５ａの屈折率は絶縁層１５ｂの屈折率と異なることから、光閉じ込め効果が得られる。これらの電流および光閉じ込め効果によって、しきい値電流が大幅に低減される。Thecurrent confinement layer 15 includes a p-type AlAslayer 15a at the center and an insulatinglayer 15b outside the p-type AlAslayer 15a. The insulatinglayer 15b is formed by oxidizing the p-type AlAslayer 15a from the lateral direction. For this reason, the composition of the insulatinglayer 15b is Al_x O_y . Due to the presence of thecurrent confinement layer 15, the current that flows when a voltage is applied to the n-side electrode 31b and the p-side electrode 32b passes only through the narrow p-type AlAslayer 15a region. As a result, a current confinement effect can be obtained. Further, since the refractive index of the p-type AlAslayer 15a is different from the refractive index of the insulatinglayer 15b, a light confinement effect can be obtained. Due to these current and optical confinement effects, the threshold current is greatly reduced.

ｐ型クラッド層１６は、活性層１７よりもバンドギャップの大きいｐ型ＡｌＧａＡｓからなる。活性層１７は、例えば、ウェル層として機能するＧａＡｓと、バリア層として機能するＡｌＧａＡｓとを含む量子井戸構造を有する。ｎ型クラッド層１８は、活性層１７よりもバンドギャップの大きいｎ型ＡｌＧａＡｓからなる。  The p-type cladding layer 16 is made of p-type AlGaAs having a band gap larger than that of theactive layer 17. Theactive layer 17 has a quantum well structure including, for example, GaAs functioning as a well layer and AlGaAs functioning as a barrier layer. The n-type cladding layer 18 is made of n-type AlGaAs having a larger band gap than theactive layer 17.

ｎ型ＤＢＲ層１９は、互いに組成および屈折率（ｎ）の異なる複数種（例えば２種）のｎ型ＡｌＧａＡｓ層が交互に繰り返し積層（例えば２０〜４０層）されて形成されている。各ｎ型ＡｌＧａＡｓ層の厚さをλ／４ｎに設定することにより、１００％近い反射率をもつミラーとなる。ｎ型コンタクト層２０は、ｎ型ＧａＡｓからなる。  The n-type DBR layer 19 is formed by alternately and repeatedly (for example, 20 to 40 layers) of a plurality of types (for example, two types) of n-type AlGaAs layers having different compositions and refractive indexes (n). By setting the thickness of each n-type AlGaAs layer to λ / 4n, a mirror having a reflectivity close to 100% is obtained. The n-type contact layer 20 is made of n-type GaAs.

上記の本実施形態に係る半導体発光装置１では、半導体積層膜４に順方向バイアスがかかるように、ｎ側電極３１ｂとｐ側電極３２ｂとの間に電圧を印加することにより、活性層１７から基板１０の主面に垂直方向にレーザ光が出射される。リング状のｎ側電極３１ｂのレーザ光出射口から出射されたレーザ光Ｌが出力光として利用される。一方、基板１０側にもレーザ光が出射される。基板１０側に出射されたレーザ光は、真性半導体層１１により吸収されて、基板１０の主面に水平方向に光電流Ｉが生じる。ｎ型領域２１およびｐ型領域２２間を流れる光電流Ｉを検出することにより、レーザ光の出力がモニタリングされる。必要に応じて、光検出素子２のＰＩＮ接合に逆バイアスがかかるようにｎ側電極３１ａとｐ側電極３２ａに電圧が供給される。  In the semiconductorlight emitting device 1 according to the present embodiment, a voltage is applied between the n-side electrode 31b and the p-side electrode 32b so that a forward bias is applied to thesemiconductor multilayer film 4, thereby removing theactive layer 17 from theactive layer 17. Laser light is emitted in a direction perpendicular to the main surface of thesubstrate 10. Laser light L emitted from the laser light emission port of the ring-shaped n-side electrode 31b is used as output light. On the other hand, laser light is emitted also to thesubstrate 10 side. The laser light emitted to thesubstrate 10 side is absorbed by theintrinsic semiconductor layer 11 and a photocurrent I is generated in the horizontal direction on the main surface of thesubstrate 10. By detecting the photocurrent I flowing between the n-type region 21 and the p-type region 22, the output of the laser light is monitored. If necessary, a voltage is supplied to the n-side electrode 31a and the p-side electrode 32a so that a reverse bias is applied to the PIN junction of thephotodetecting element 2.

本実施形態ではレーザ光が基板１０の主面に垂直な方向に出射されるのに対して、光検出素子２のＰＩＮ接合が基板１０の主面に平行な方向に形成されている。すなわち、レーザ光の出射方向と光検出素子２のＰＩＮ接合の方向が異なることから、レーザ光は光検出素子２のｎ型領域２１あるいはｐ型領域２２を通らずに真性半導体層１１に吸収されて、光電流Ｉの発生に寄与する。すなわち、活性層１７と真性半導体層１１との間には、１層のｐ型コンタクト層１３のみが存在するため、２層存在した従来例（図１３および図１４参照）と比較して、真性半導体層１１に到達する光量を増加させることができる。この結果、光検出素子２の感度を向上させることができる。  In this embodiment, the laser light is emitted in a direction perpendicular to the main surface of thesubstrate 10, whereas the PIN junction of thelight detection element 2 is formed in a direction parallel to the main surface of thesubstrate 10. That is, since the laser light emission direction and the PIN junction direction of thelight detection element 2 are different, the laser light is absorbed by theintrinsic semiconductor layer 11 without passing through the n-type region 21 or the p-type region 22 of thelight detection element 2. This contributes to the generation of the photocurrent I. That is, since only one p-type contact layer 13 exists between theactive layer 17 and theintrinsic semiconductor layer 11, the intrinsic layer is compared with the conventional example in which two layers exist (see FIGS. 13 and 14). The amount of light reaching thesemiconductor layer 11 can be increased. As a result, the sensitivity of thelight detection element 2 can be improved.

また、基板１０の一方の面側のみに全ての電極３１ａ，３１ｂ，３２ａ，３２ｂが形成されていることから、発光素子３が二次元に集積した半導体発光装置１を実現することも容易となる。  In addition, since all theelectrodes 31a, 31b, 32a, and 32b are formed only on one surface side of thesubstrate 10, it is easy to realize the semiconductorlight emitting device 1 in which thelight emitting elements 3 are integrated two-dimensionally. .

なお、基板１０の一方の面側に全ての電極３１ａ，３１ｂ，３２ａ，３２ｂが形成されればよく、他の電極配置を採用することもできる。図４は、他の電極配置を採用した場合における半導体発光装置１の平面図である。  It should be noted that all theelectrodes 31a, 31b, 32a, 32b may be formed on one surface side of thesubstrate 10, and other electrode arrangements may be employed. FIG. 4 is a plan view of the semiconductorlight emitting device 1 when another electrode arrangement is employed.

図４は、半導体積層膜４を中心として、ｎ型領域２１側およびｐ型領域２２以外の方向（図中、縦方向）にｐ側電極３２ｂのスペースを確保した例である。これにより、ｎ型領域２１とｐ型領域２２の間の距離を縮小することができ、検出感度の向上を図ることがでできる。  FIG. 4 is an example in which a space for the p-side electrode 32b is secured in the direction (vertical direction in the drawing) other than the n-type region 21 side and the p-type region 22 with the semiconductor laminatedfilm 4 as the center. As a result, the distance between the n-type region 21 and the p-type region 22 can be reduced, and the detection sensitivity can be improved.

次に、上記の本実施形態に係る半導体発光装置１の製造方法について、図５〜図１１を参照して説明する。  Next, a method for manufacturing the semiconductorlight emitting device 1 according to the present embodiment will be described with reference to FIGS.

図５（ａ）に示すように、基板１０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、真性半導体層１１と、絶縁層１２と、ｐ型コンタクト層１３と、半導体積層膜４をエピタキシャル成長させる。半導体積層膜４には、ｐ型ＤＢＲ層１４と、ｐ型ＡｌＡｓ層１５ａと、ｐ型クラッド層１６と、活性層１７と、ｎ型クラッド層１８と、ｎ型ＤＢＲ層１９と、ｎ型コンタクト層２０が含まれる。  As shown in FIG. 5A, anintrinsic semiconductor layer 11, an insulatinglayer 12, a p-type contact layer 13, and a semiconductor laminatedfilm 4 are epitaxially grown on asubstrate 10 by MOCVD (Metal Organic Chemical Vapor Deposition). Let The semiconductor stackedfilm 4 includes a p-type DBR layer 14, a p-type AlAslayer 15a, a p-type cladding layer 16, anactive layer 17, an n-type cladding layer 18, an n-type DBR layer 19, and an n-type contact.Layer 20 is included.

図５（ｂ）に示すように、ｎ型コンタクト層２０上に、レジスト塗布およびリソグラフィ技術により、レジストマスク４１を形成する。  As shown in FIG. 5B, a resistmask 41 is formed on the n-type contact layer 20 by resist application and lithography.

図５（ｃ）に示すように、レジストマスク４１をマスクとして、半導体積層膜４をドライエッチングする。ドライエッチングでは、塩素系ガスが用いられる。このとき、ｐ型コンタクト層１３が露出するまでドライエッチングを行う。その後、図６（ａ）に示すように、レジストマスク４１を除去する。  As shown in FIG. 5C, thesemiconductor multilayer film 4 is dry-etched using the resistmask 41 as a mask. In dry etching, chlorine-based gas is used. At this time, dry etching is performed until the p-type contact layer 13 is exposed. Thereafter, as shown in FIG. 6A, the resistmask 41 is removed.

図６（ｂ）に示すように、レジスト塗布およびリソグラフィ技術により、半導体積層膜４と半導体積層膜４の周囲のｐ型コンタクト層１３の一部を覆うレジストマスク４２を形成する。  As shown in FIG. 6B, a resistmask 42 that covers thesemiconductor multilayer film 4 and a part of the p-type contact layer 13 around thesemiconductor multilayer film 4 is formed by resist coating and lithography technology.

図６（ｃ）に示すように、レジストマスク４２をマスクとして、ｐ型コンタクト層１３および絶縁層１２をドライエッチングする。このとき、真性半導体層１１が露出するまでドライエッチングを行う。その後、図７（ａ）に示すように、レジストマスク４２を除去する。  As shown in FIG. 6C, the p-type contact layer 13 and the insulatinglayer 12 are dry-etched using the resistmask 42 as a mask. At this time, dry etching is performed until theintrinsic semiconductor layer 11 is exposed. Thereafter, as shown in FIG. 7A, the resistmask 42 is removed.

図７（ｂ）に示すように、レジスト塗布およびリソグラフィ技術により、真性半導体層１１の一部を露出させるパターンのレジストマスク４３を形成する。  As shown in FIG. 7B, a resistmask 43 having a pattern exposing a part of theintrinsic semiconductor layer 11 is formed by resist application and lithography.

図７（ｃ）に示すように、不純物拡散法あるいはイオン注入法により、レジストマスク４３から露出した真性半導体層１１の部位にｐ型不純物として亜鉛を導入して、ｐ型領域２２を形成する。その後、図８（ａ）に示すように、レジストマスク４３を除去する。  As shown in FIG. 7C, the p-type region 22 is formed by introducing zinc as a p-type impurity into the portion of theintrinsic semiconductor layer 11 exposed from the resistmask 43 by an impurity diffusion method or an ion implantation method. Thereafter, as shown in FIG. 8A, the resistmask 43 is removed.

図８（ｂ）に示すように、レジスト塗布およびリソグラフィ技術により、真性半導体層１１の一部を露出させるパターンのレジストマスク４４を形成する。  As shown in FIG. 8B, a resistmask 44 having a pattern exposing a part of theintrinsic semiconductor layer 11 is formed by resist coating and lithography.

図８（ｃ）に示すように、不純物拡散法あるいはイオン注入法により、レジストマスク４４から露出した真性半導体層１１の部位にｎ型不純物として珪素（Ｓｉ）を導入して、ｎ型領域２１を形成する。その後、図９（ａ）に示すように、レジストマスク４４を除去する。  As shown in FIG. 8C, silicon (Si) is introduced as an n-type impurity into the portion of theintrinsic semiconductor layer 11 exposed from the resistmask 44 by an impurity diffusion method or an ion implantation method, so that the n-type region 21 is formed. Form. Thereafter, as shown in FIG. 9A, the resistmask 44 is removed.

図９（ｂ）に示すように、半導体積層膜４の側壁から、ｐ型ＡｌＡｓ層１５ａを横方向に部分的に酸化して、Ａｌ_ｘＯ_ｙからなる絶縁層１５ｂを形成する。これにより、ｐ型ＡｌＡｓ層１５ａと、絶縁層１５ｂとからなる電流狭窄層１５が形成される。As shown in FIG. 9B, the p-type AlAslayer 15a is partially oxidized laterally from the sidewall of thesemiconductor multilayer film 4 to form an insulatinglayer 15b made of Al_x O_y . Thereby, thecurrent confinement layer 15 including the p-type AlAslayer 15a and the insulatinglayer 15b is formed.

図９（ｃ）に示すように、レジスト塗布およびリソグラフィ技術により、ｎ側電極の配置領域以外を保護するレジストマスク４５を形成する。  As shown in FIG. 9C, a resistmask 45 that protects the region other than the arrangement region of the n-side electrode is formed by resist coating and lithography technology.

図１０（ａ）に示すように、レジストマスク４５、ｎ型領域２１および半導体積層膜４上にｎ側電極層３１を形成する。ｎ側電極層３１としては、ＡｕＧｅ合金層を形成する。  As shown in FIG. 10A, the n-side electrode layer 31 is formed on the resistmask 45, the n-type region 21 and the semiconductor laminatedfilm 4. As the n-side electrode layer 31, an AuGe alloy layer is formed.

図１０（ｂ）に示すように、リフトオフ法により、レジストマスク４５とともに、レジストマスク４５上のｎ側電極層３１を除去する。これにより、ｎ型領域２１上にｎ側電極３１ａが形成され、半導体積層膜４上にｎ側電極３１ｂが形成される。  As shown in FIG. 10B, the n-side electrode layer 31 on the resistmask 45 is removed together with the resistmask 45 by a lift-off method. As a result, the n-side electrode 31 a is formed on the n-type region 21, and the n-side electrode 31 b is formed on the semiconductor stackedfilm 4.

図１０（ｃ）に示すように、レジスト塗布およびリソグラフィ技術により、ｐ型電極の配置領域以外を保護するレジストマスク４６を形成する。  As shown in FIG. 10C, a resistmask 46 that protects the areas other than the arrangement region of the p-type electrode is formed by resist coating and lithography technology.

図１１（ａ）に示すように、ｐ型領域２２、ｐ型コンタクト層１３およびレジストマスク４６上に、ｐ側電極層３２を形成する。ｐ側電極層３２は、Ｔｉ層とＡｕ層の積層膜からなる。  As shown in FIG. 11A, the p-side electrode layer 32 is formed on the p-type region 22, the p-type contact layer 13 and the resistmask 46. The p-side electrode layer 32 is a laminated film of a Ti layer and an Au layer.

図１１（ｂ）に示すように、リフトオフ法により、レジストマスク４６とともに、レジストマスク４６上のｐ側電極層３２を除去する。これにより、ｐ型領域２２上にｐ側電極３２ａが形成され、ｐ型コンタクト層１３上にｐ側電極３２ｂが形成される。  As shown in FIG. 11B, the p-side electrode layer 32 on the resistmask 46 is removed together with the resistmask 46 by a lift-off method. As a result, the p-side electrode 32 a is formed on the p-type region 22, and the p-side electrode 32 b is formed on the p-type contact layer 13.

以上のようにして、本実施形態に係る半導体発光装置１が製造される。  As described above, the semiconductorlight emitting device 1 according to this embodiment is manufactured.

本実施形態に係る半導体発光装置の製造方法では、図５（ｃ）と図６（ｃ）に示した２回のドライエッチング工程により、半導体積層膜４のパターンと、絶縁層１２およびｐ型コンタクト層１３のパターンを作製することができる。このため、従来例（図１３および図１４）の場合と比べてドライエッチング工程を１回減らすことができ、製造工程を削減することができる。  In the method for manufacturing the semiconductor light emitting device according to this embodiment, the pattern of the semiconductor laminatedfilm 4, the insulatinglayer 12, and the p-type contact are obtained by the two dry etching steps shown in FIGS. 5C and 6C. The pattern oflayer 13 can be produced. For this reason, the dry etching process can be reduced once compared with the conventional example (FIGS. 13 and 14), and the manufacturing process can be reduced.

また、基板の主面に垂直方向にＰＩＮ接合を形成する従来例と比較して、真性半導体層１１を露出させる２回目のドライエッチング工程に要求される精度は低い。このため、簡易に半導体発光装置１を作製することが可能となり、半導体発光装置１の歩留まりを向上させることができる。  In addition, the accuracy required for the second dry etching process for exposing theintrinsic semiconductor layer 11 is low as compared with the conventional example in which the PIN junction is formed in the direction perpendicular to the main surface of the substrate. For this reason, the semiconductorlight emitting device 1 can be easily manufactured, and the yield of the semiconductorlight emitting device 1 can be improved.

（第２実施形態）
図１２は、第２実施形態に係る半導体発光装置１の断面図である。(Second Embodiment)
FIG. 12 is a cross-sectional view of the semiconductorlight emitting device 1 according to the second embodiment.

本実施形態では、基板１０上の真性半導体層１１は、真性半導体からなるＤＢＲ層により形成されている。真性半導体層１１上には、ｐ型ＤＢＲ層１４が形成されている。真性半導体層１１は、互いに組成および屈折率（ｎ）の異なる複数種（例えば２種）のＡｌＧａＡｓ層が交互に繰り返し積層されて形成されている。真性半導体層１１とｐ型ＤＢＲ層１４の合計の層数が、第１実施形態におけるｐ型ＤＢＲ層１４の層数と同等以上であればよい。  In the present embodiment, theintrinsic semiconductor layer 11 on thesubstrate 10 is formed of a DBR layer made of an intrinsic semiconductor. A p-type DBR layer 14 is formed on theintrinsic semiconductor layer 11. Theintrinsic semiconductor layer 11 is formed by alternately and repeatedly laminating a plurality of types (for example, two types) of AlGaAs layers having different compositions and refractive indexes (n). The total number of intrinsic semiconductor layers 11 and p-type DBR layers 14 may be equal to or greater than the number of p-type DBR layers 14 in the first embodiment.

真性ＤＢＲからなる真性半導体層１１上において、例えば円柱状のｐ型ＤＢＲ層１４がパターン形成されている。ｐ型ＤＢＲ層１４の最上層がｐ型コンタクト層となる。ｐ型ＤＢＲ層１４の中央部には、半導体積層膜５が形成されている。半導体積層膜５は、円柱状にパターン加工されている。半導体積層膜５は、第１実施形態で説明した半導体積層膜４のうち、ｐ型ＤＢＲ層１４よりも上層の層構造に相当する。  On theintrinsic semiconductor layer 11 made of intrinsic DBR, for example, a cylindrical p-type DBR layer 14 is patterned. The uppermost layer of the p-type DBR layer 14 becomes a p-type contact layer. A semiconductor laminatedfilm 5 is formed in the central portion of the p-type DBR layer 14. The semiconductor laminatedfilm 5 is patterned into a columnar shape. Thesemiconductor multilayer film 5 corresponds to a layer structure above the p-type DBR layer 14 in thesemiconductor multilayer film 4 described in the first embodiment.

ｐ型ＤＢＲ層１４の両側における真性半導体層１１中には、ｎ型領域２１およびｐ型領域２２が形成されている。これにより、基板１０の主面に水平方向に光検出素子２のＰＩＮ接合が形成される。ｎ型領域２１上には、ｎ側電極３１ａが形成され、ｐ型領域２２上にはｐ側電極３２ａが形成されている。ｎ側電極３１ａはＡｕＧｅ合金からなり、ｐ側電極３２ａはＴｉ層とＡｕ層の積層膜からなる。  An n-type region 21 and a p-type region 22 are formed in theintrinsic semiconductor layer 11 on both sides of the p-type DBR layer 14. As a result, a PIN junction of thelight detection element 2 is formed on the main surface of thesubstrate 10 in the horizontal direction. An n-side electrode 31 a is formed on the n-type region 21 and a p-side electrode 32 a is formed on the p-type region 22. The n-side electrode 31a is made of an AuGe alloy, and the p-side electrode 32a is made of a laminated film of a Ti layer and an Au layer.

円柱状のｐ型ＤＢＲ層１４上には、ｐ側電極３２ｂがパターン形成されている。半導体積層膜５の上面には、リング状のｎ側電極３１ｂが形成されている。リング状のｎ側電極３１ｂの開口部が、レーザ出射口となる。ｎ側電極３１ｂはＡｕＧｅ合金からなり、ｐ側電極３２ｂはＴｉ層とＡｕ層の積層膜からなる。  A p-side electrode 32b is patterned on the columnar p-type DBR layer. A ring-shaped n-side electrode 31 b is formed on the upper surface of the semiconductor laminatedfilm 5. The opening of the ring-shaped n-side electrode 31b is a laser emission port. The n-side electrode 31b is made of an AuGe alloy, and the p-side electrode 32b is made of a laminated film of a Ti layer and an Au layer.

上記の本実施形態に係る半導体発光装置１では、半導体積層膜５に順方向バイアスがかかるように、ｎ側電極３１ｂとｐ側電極３２ｂとの間に電圧が印加される。活性層１７から発生された光は、真性半導体層１１とｎ型ＤＢＲ層１４の間で繰り返し反射された後、ｎ側電極３１ｂの中央のレーザ出射口から出射される。基板１０側に出射されたレーザ光は、ミラーを兼ねる真性半導体層１１に吸収されて、基板１０の主面に水平方向に光電流Ｉが生じる。ｎ型領域２１およびｐ型領域２２間を流れる光電流Ｉを検出することにより、レーザ光の出力がモニタリングされる。必要に応じて、光検出素子２のＰＩＮ接合に逆バイアスがかかるようにｎ側電極３１ａとｐ側電極３２ａに電圧が供給される。  In the semiconductorlight emitting device 1 according to the present embodiment, a voltage is applied between the n-side electrode 31b and the p-side electrode 32b so that the semiconductor laminatedfilm 5 is forward-biased. The light generated from theactive layer 17 is repeatedly reflected between theintrinsic semiconductor layer 11 and the n-type DBR layer 14 and then emitted from the central laser emission port of the n-side electrode 31b. The laser light emitted to thesubstrate 10 side is absorbed by theintrinsic semiconductor layer 11 that also serves as a mirror, and a photocurrent I is generated in the horizontal direction on the main surface of thesubstrate 10. By detecting the photocurrent I flowing between the n-type region 21 and the p-type region 22, the output of the laser light is monitored. If necessary, a voltage is supplied to the n-side electrode 31a and the p-side electrode 32a so that a reverse bias is applied to the PIN junction of thephotodetecting element 2.

本実施形態では、共振器内に真性半導体層１１が存在するため、第１実施形態に比べてさらに真性半導体層１１に到達する光量を増加させることができる。この結果、光検出素子２の感度をさらに向上させることができる。  In the present embodiment, since theintrinsic semiconductor layer 11 is present in the resonator, the amount of light reaching theintrinsic semiconductor layer 11 can be further increased compared to the first embodiment. As a result, the sensitivity of thelight detection element 2 can be further improved.

また、基板１０の一方の面側のみに全ての電極３１ａ，３１ｂ，３２ａ，３２ｂが形成されていることから、発光素子３が二次元に集積した半導体発光装置１を実現することも容易となる。  In addition, since all theelectrodes 31a, 31b, 32a, and 32b are formed only on one surface side of thesubstrate 10, it is easy to realize the semiconductorlight emitting device 1 in which thelight emitting elements 3 are integrated two-dimensionally. .

なお、基板１０の一方の面側に全ての電極３１ａ，３１ｂ，３２ａ，３２ｂが形成されればよく、他の電極配置を採用することもできる。従って、図４で示した電極配置を採用してもよい。  It should be noted that all theelectrodes 31a, 31b, 32a, 32b may be formed on one surface side of thesubstrate 10, and other electrode arrangements may be employed. Therefore, the electrode arrangement shown in FIG. 4 may be adopted.

上記の本実施形態に係る半導体発光装置１は、第１実施形態で説明したエピタキシャル成長工程（図５（ａ））における層構成、１回目のドライエッチング工程（図５（ｃ））の深さ、２回目のドライエッチング工程の深さ（図６（ｃ））の深さを変えることにより製造することができる。  The semiconductorlight emitting device 1 according to the present embodiment described above includes the layer configuration in the epitaxial growth step (FIG. 5A) described in the first embodiment, the depth of the first dry etching step (FIG. 5C), It can be manufactured by changing the depth of the second dry etching step (FIG. 6C).

エピタキシャル成長工程において、基板１０上に真性半導体層１１と、ｐ型ＤＢＲ層１４と、半導体積層膜５をエピタキシャル成長させる。そして、１回目のドライエッチングにおいて、半導体積層膜５をパターン加工し、ｐ型ＤＢＲ層１４を露出させる。続く、２回目のドライエッチングにおいて、ｐ型ＤＢＲ層１４をパターン加工し、真性ＤＢＲからなる真性半導体層１１を露出させる。以上の点以外は、第１実施形態と同様である。  In the epitaxial growth step, theintrinsic semiconductor layer 11, the p-type DBR layer 14, and thesemiconductor multilayer film 5 are epitaxially grown on thesubstrate 10. Then, in the first dry etching, thesemiconductor multilayer film 5 is patterned to expose the p-type DBR layer 14. Subsequently, in the second dry etching, the p-type DBR layer 14 is patterned to expose theintrinsic semiconductor layer 11 made of intrinsic DBR. Except for the above points, the second embodiment is the same as the first embodiment.

以上のようにして、本実施形態に係る半導体発光装置１が製造される。  As described above, the semiconductorlight emitting device 1 according to this embodiment is manufactured.

本実施形態に係る半導体発光装置の製造方法では、第１実施形態に比べて、エピタキシャル成長工程で堆積する層の膜厚を減少させることができるため、製造時間を削減することができる。  In the manufacturing method of the semiconductor light emitting device according to the present embodiment, the film thickness of the layer deposited in the epitaxial growth process can be reduced as compared with the first embodiment, so that the manufacturing time can be reduced.

本発明は、上記の実施形態の説明に限定されない。
例えば、発光素子３は、面発光レーザ以外にも面発光ダイオード（ＬＥＤ）であってもよい。また、本実施形態では、ＧａＡｓ系材料を用いた半導体発光装置の例について説明したが、材料に限定はない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。The present invention is not limited to the description of the above embodiment.
For example, thelight emitting element 3 may be a surface emitting diode (LED) other than the surface emitting laser. In this embodiment, an example of a semiconductor light emitting device using a GaAs-based material has been described, but the material is not limited.
In addition, various modifications can be made without departing from the scope of the present invention.

第１、第２実施形態に係る半導体発光装置の平面図である。It is a top view of the semiconductor light-emitting device concerning 1st and 2nd embodiment.第１実施形態に係る半導体発光装置の断面図である。1 is a cross-sectional view of a semiconductor light emitting device according to a first embodiment.半導体積層膜の一例を示す拡大断面図である。It is an expanded sectional view showing an example of a semiconductor lamination film.他の電極例を示す平面図である。It is a top view which shows the example of another electrode.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第１実施形態に係る半導体発光装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor light-emitting device concerning 1st Embodiment.第２実施形態に係る半導体発光装置の断面図である。It is sectional drawing of the semiconductor light-emitting device concerning 2nd Embodiment.従来例の半導体発光装置の断面図である。It is sectional drawing of the semiconductor light-emitting device of a prior art example.従来例の半導体発光装置の断面図である。It is sectional drawing of the semiconductor light-emitting device of a prior art example.

符号の説明Explanation of symbols

１…半導体発光装置、２…光検出素子、３…発光素子、４，５…半導体積層膜、１０…基板、１１…真性半導体層、１２…絶縁層、１３…ｐ型コンタクト層、１４…ｐ型ＤＢＲ層、１５…電流狭窄層、１５ａ…ｐ型ＡｌＡｓ層、１５ｂ…絶縁層、１６…ｐ型クラッド層、１７…活性層、１８…ｎ型クラッド層、１９…ｎ型ＤＢＲ層、２０…ｎ型コンタクト層、２１…ｎ型領域、２２…ｐ型領域、３１…ｎ側電極層、３１ａ，３１ｂ…ｎ側電極、３２…ｐ側電極層、３２ａ，３２ｂ…ｐ側電極、４１，４２，４３，４４，４５，４６…レジストマスク、１００…半導体発光装置、１０２…光検出素子、１０３…発光素子、１０４…半導体積層膜、１０８…基板、１０９…ｎ型半導体層、１１０…真性半導体層、１１１…ｐ型コンタクト層、１１２…絶縁層、１１３…ｐ型コンタクト層、１１５…電流狭窄層、１１７…活性層、１３１ａ，１３１ｂ…ｎ側電極、１３２ａ，１３２ｂ…ｐ側電極、Ｌ…レーザ光、Ｉ…光電流
DESCRIPTION OFSYMBOLS 1 ... Semiconductor light-emitting device, 2 ... Photodetection element, 3 ... Light emitting element, 4, 5 ... Semiconductor laminated film, 10 ... Substrate, 11 ... Intrinsic semiconductor layer, 12 ... Insulating layer, 13 ... p-type contact layer, 14 ... p Type DBR layer, 15 ... current confinement layer, 15a ... p-type AlAs layer, 15b ... insulating layer, 16 ... p-type cladding layer, 17 ... active layer, 18 ... n-type cladding layer, 19 ... n-type DBR layer, 20 ... n-type contact layer, 21 ... n-type region, 22 ... p-type region, 31 ... n-side electrode layer, 31a, 31b ... n-side electrode, 32 ... p-side electrode layer, 32a, 32b ... p-side electrode, 41, 42 , 43, 44, 45, 46 ... resist mask, 100 ... semiconductor light emitting device, 102 ... photodetecting element, 103 ... light emitting element, 104 ... semiconductor laminated film, 108 ... substrate, 109 ... n-type semiconductor layer, 110 ... intrinsic semiconductor Layer, 111... P-type contact layer, 11 ... insulating layer, 113 ... p-type contact layer, 115 ... current confinement layer, 117 ... active layer, 131a, 131b ... n-side electrode, 132a, 132b ... p-side electrode, L ... laser light, I ... photocurrent

Claims (9)

Translated fromJapanese

基板に形成され、前記基板側から順に、第１反射層と、活性層と、第２反射層とを有し、前記基板の主面に垂直方向に光を出射する発光素子と、
前記基板と前記発光素子との間に形成された光検出素子と
を有し、
前記光検出素子は、
前記基板と前記発光素子の間に形成された半導体層と、
前記基板の主面に水平方向に前記半導体層の両側に形成された第１導電型領域および第２導電型領域と
を有する半導体発光装置。A light emitting elementformed on a substrateand having, in order from the substrate side, a first reflective layer, an active layer, and a second reflective layer, and emitting light in a direction perpendicular to the main surface of the substrate;
A light detection element formed between the substrate and the light emitting element;
The photodetecting element is
A semiconductor layer formed between the substrate and the light emitting element;
A semiconductor light emitting device having a first conductivity type region and a second conductivity type region formed on both sides of the semiconductor layer in a horizontal direction on a main surface of the substrate. 前記発光素子と前記光検出素子との間に形成された絶縁層をさらに有する
請求項１記載の半導体発光装置。The semiconductor light emitting device according to claim 1, further comprising an insulating layer formed between the light emitting element and the light detecting element. 前記第１反射層の一部により、前記光検出素子の前記半導体層が形成された
請求項１または２記載の半導体発光装置。Wherein the portion of the first reflective layer, a semiconductor light emitting device of claim1, wherein the semiconductor layer is formed of the light detection element. 前記発光素子は、面発光レーザ素子である
請求項１から３の何れか一項に記載の半導体発光装置。The semiconductor light emitting device accordingto any one of claims 1to 3 , wherein the light emitting element is a surface emitting laser element. 基板上に光検出素子用の半導体層を形成する工程と、
前記半導体層上にコンタクト層を形成する工程と、
前記コンタクト層上に発光素子用の半導体積層膜を形成する工程と、
前記半導体積層膜をエッチングにより加工して、柱状の半導体積層膜のパターンを形成する工程と、
前記半導体積層膜の外側のコンタクト層をエッチングにより加工して、前記半導体層を露出させる工程と、
前記半導体積層膜の両側における前記半導体層の一部に、第１導電型領域および第２導電型領域を形成する工程と
を有する半導体発光装置の製造方法。Forming a semiconductor layer for a light detection element on a substrate;
Forming a contact layer on the semiconductor layer;
Forming a semiconductor laminated film for a light emitting element on the contact layer;
Processing the semiconductor laminated film by etching to form a columnar semiconductor laminated film pattern; and
Processing the contact layer outside the semiconductor multilayer film by etching to expose the semiconductor layer;
Forming a first conductivity type region and a second conductivity type region in a part of the semiconductor layer on both sides of the semiconductor multilayer film. 前記第１導電型領域および前記第２導電型領域を形成する工程の後に、前記半導体積層膜、前記コンタクト層、前記第１導電型領域および前記第２導電型領域上のそれぞれに電極を形成する工程をさらに有する
請求項５記載の半導体発光装置の製造方法。After the step of forming the first conductivity type region and the second conductivity type region, an electrode is formed on each of the semiconductor stacked film, the contact layer, the first conductivity type region, and the second conductivity type region. The method for manufacturing a semiconductor light emitting device according to claim5 , further comprising a step. 前記半導体層を形成する工程の後、前記コンタクト層を形成する工程の前に、前記半導体層上に絶縁層を形成する工程をさらに有する
請求項５記載の半導体発光装置の製造方法。The method for manufacturing a semiconductor light emitting device according to claim5 , further comprising a step of forming an insulating layer on the semiconductor layer after the step of forming the semiconductor layer and before the step of forming the contact layer. 前記半導体層を形成する工程において、真性半導体層を形成する
請求項５記載の半導体発光装置の製造方法。The method for manufacturing a semiconductor light emitting device according to claim5 , wherein an intrinsic semiconductor layer is formed in the step of forming the semiconductor layer. 前記半導体層を形成する工程において、真性半導体であって、屈折率の異なる複数種の層を繰り返し積層する
請求項５記載の半導体発光装置の製造方法。The method for manufacturing a semiconductor light emitting device according to claim5 , wherein in the step of forming the semiconductor layer, a plurality of types of layers which are intrinsic semiconductors and have different refractive indexes are repeatedly stacked.

Images