JP4454943B2

Movatterモバイル変換

Info

Publication number: JP4454943B2
Application number: JP2003052746A
Authority: JP
Inventors: 彩安西; 光明納; 好文棚田; 恵介宮川; 哲史瀬尾; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-03-01
Filing date: 2003-02-28
Publication date: 2010-04-21
Anticipated expiration: 2023-02-28
Also published as: JP2003323159A

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子および、薄膜トランジスタ(以下ＴＦＴと表記)を基板上に作り込んで形成された発光装置の駆動方法に関する。また発光装置を表示部に用いた電子機器に関する。
【０００２】
なお、本明細書中では、発光素子の代表的なものとしてエレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子を例とし、またＥＬ素子とは、一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。
【０００３】
【従来の技術】
近年、自発光型素子として、ＥＬ素子を有した発光装置の開発が活発化している。発光装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極(陽極と陰極)間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほとんどこの構造を採用している。
【０００４】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に積層する構造、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００５】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００６】
そして、上記構造でなるＥＬ層に一対の電極(両電極)間に所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。この時、ＥＬ素子の発光輝度はＥＬ素子に流れる電流に比例する。
【０００７】
発光装置の型式としては、パッシブマトリクス型とアクティブマトリクス型とがあるが、高解像度化に伴う画素数の増加や動画表示のため、高速な動作が要求されるものに関しては、アクティブマトリクス型が向いている。
【０００８】
【発明が解決しようとする課題】
ＥＬ素子の駆動法として、ＥＬ素子に一定電圧を印加する定電圧駆動と、ＥＬ素子に一定電流を流す定電流駆動とがある。定電圧駆動では、温度変化によってＥＬ素子の電気抵抗が変化し、ＥＬ素子へ流れる電流量も変化してしまう。また、経時変化によって、ＥＬ素子の電気抵抗が増加し、ＥＬ素子へ流れる電流量が減少してしまう。ＥＬ素子の輝度は電流に比例するため、電流の変化と共に輝度も変化してしまう。よって、ＥＬ素子の駆動法としては、定電流駆動が望ましいとされている。
【０００９】
しかし、ＥＬ素子の電気抵抗の変化とは別に、一定電流を流しても経時変化と共にＥＬ素子の輝度が低下してしまうという劣化がある。特に、「初期劣化」と呼ばれる、初期点灯時におけるＥＬ素子の劣化による輝度低下は著しい。
【００１０】
そこで、ＥＬ素子の劣化を抑制し、信頼性を向上させるため、ＥＬ素子に逆方向バイアスを印加する方法がある。
【００１１】
逆方向バイアス印加電圧としては、逆方向バイアス電圧を順方向バイアス電圧より大きいか、または等しくすることが望ましいという記載が、特開平８−１８０９７２号公報に開示されている。
【００１２】
また、アクティブマトリクス型発光装置の駆動方法としては、駆動用ＴＦＴの特性バラツキによる影響を受けにくいデジタル時間階調方式がある。これは、各画素を２つのトランジスタ、駆動用ＴＦＴとスイッチング用ＴＦＴで構成したもので、１フレーム期間をアドレス(書き込み)期間とサステイン(発光)期間に分け、発光する時間の長さの和で階調を制御するものである。
【００１３】
また、各画素に３つのトランジスタ、駆動用ＴＦＴ、スイッチング用ＴＦＴそして消去用ＴＦＴを用いることで高精度の多階調表示を実現することが出来るデジタル時間階調方式がある。この３つのトランジスタを各画素に用いたデジタル時間階調方式をＳＥＳ(Simultaneous Erase Scan)駆動と、本明細書では定義する。なお、このＳＥＳ駆動に関しては、特開２００１−３４３９３３号公報にその詳細が開示されている。
【００１４】
ＳＥＳ駆動によって、且つ、ＥＬを定電流で駆動している時に、逆方向バイアスを印加することを考える。アクティブマトリクス型発光装置において、ＥＬ素子を定電流で駆動するには、駆動用ＴＦＴとＥＬ素子を直列に繋ぎ、駆動用ＴＦＴを飽和領域で動作させるため、高い電圧が必要となる。
【００１５】
さらに、逆方向バイアス電圧を順方向バイアス電圧より大きくする場合、容量負荷が大きい電極を大きく変化させることは、消費電力の増大が問題となる。また、逆方向バイアス印加方法によっては下記に示す不具合が発生することが考えられる。前記ＳＥＳ駆動方法を行う場合の画素構成を図２に示す。また、図２を用いてその理由について説明する。
【００１６】
各画素はソース信号線２０１、書込用ゲート信号線２０２、消去用ゲート信号線２０３、スイッチング用ＴＦＴ２０４、消去用ＴＦＴ２０５、駆動用ＴＦＴ２０６、ＥＬ素子２０７、電流供給線２０８を有し、ＥＬ素子２０７の一方は駆動用ＴＦＴ２０６のソース電極またはドレイン電極(画素電極)に、一方は対向電極２０９に接続されている。
【００１７】
ここでは、スイッチング用ＴＦＴ２０４、消去用ＴＦＴ２０５がＮチャネル型、駆動用ＴＦＴ２０６がＰチャネル型、ＥＬ素子２０７において、駆動用ＴＦＴ２０６に接続されている側が陽極、対向電極２０９に接続されている側が陰極とする。説明を明確にするため( )内に各電位を例として示す。ただし、これらの電位はあくまで一例であり、以下の方法で駆動する際、所望の電位に適宜設定すれば良い。
【００１８】
まず、書込用ゲート信号線２０２に、スイッチング用ＴＦＴ２０４がＯＮするためのパルス(８Ｖ)が入力され、スイッチング用ＴＦＴ２０４がＯＮし、ソース信号線２０１に出力されている映像信号が駆動用ＴＦＴ２０６のゲート電極に印加される。ここでは駆動用ＴＦＴ２０６がＰチャネル型であるため、映像信号がＨレベル(６Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)のときＯＮする。
【００１９】
続いて、駆動用ＴＦＴ２０７がＯＮすることによって、電流供給線２０８(５Ｖ)から対向電極２０９へ向かってＥＬ素子２０７に電流が流れ発光する。駆動用ＴＦＴ２０６を飽和領域で動作させている。また、駆動用ＴＦＴ２０６がＯＦＦのときは、ＥＬ素子２０７には電流が流れず、非発光となる。
【００２０】
続いて、消去用ゲート信号線２０３に、消去用ＴＦＴがＯＮとなるためのパルス(８Ｖ)が入力され、消去用ＴＦＴ２０５がＯＮする。消去用ＴＦＴ２０５がＯＮすることによって、駆動用ＴＦＴ２０６のゲート電極に電流供給線２０８の電位が入力され、駆動用ＴＦＴ２０６のゲート・ソース間電圧が０となり、駆動用ＴＦＴ２０６がＯＦＦする。よって、ＥＬ素子２０７は非発光となる。
【００２１】
ここで、非発光期間に逆方向バイアスの期間を設け、ＥＬ素子２０７に逆方向バイアスを印加する場合を考える。電流供給線２０８の電位を大きく変化させて逆方向バイアスを印加しようとした場合、書込用ゲート信号線２０２のＯＦＦ時の電位を大きくしなければならない。
【００２２】
例えば、電流供給線２０８の電位を大きく変化させた(５Ｖ→−２２Ｖ)時、消去用ＴＦＴ２０５のゲート電極の電位(−２Ｖ)の方が電流供給線２０８の電位よりも、消去用ＴＦＴ２０５のしきい値分以上高いため消去用ＴＦＴ２０５がＯＮし、駆動用ＴＦＴ２０６のゲート電極の電位が電流供給線２０８の電位(−２２Ｖ)になる。このため、駆動用ＴＦＴ２０６もＯＮし、画素電極の電位は、駆動用ＴＦＴ２０６のゲート電極の電位から駆動用ＴＦＴ２０６のしきい値電圧だけ上がった電位になる(−２０Ｖ程度)。このため、ＥＬ素子には逆方向バイアス電圧(１０Ｖ程度)が印加されることになる。
【００２３】
しかし、この時のスイッチング用ＴＦＴ２０４に注目すると、ゲート電極の電位(−２Ｖ)が駆動用ＴＦＴ２０６のゲート電極の電位(−２０Ｖ程度)よりスイッチング用ＴＦＴ２０４のしきい値以上高くなるため、スイッチング用ＴＦＴ２０４がＯＮしてしまう。つまり、電流供給線２０８とソース信号線２０１がスイッチング用ＴＦＴ２０４、消去用ＴＦＴ２０５を挟んで、ショートすることになる。このように、電流供給線２０８の電位を変化させることによって、本来ＯＮしてはならないＴＦＴがＯＮするのを防ぐには、書込用ゲート信号線２０２のオフ時の電位をより低く(−２４Ｖ程度)しなければならない。しかし、このような場合、ＴＦＴの耐圧に不安が生ずる他、信号の電圧振幅が大きくなることによってゲートドライバの消費電力増大が問題となる。
【００２４】
また、逆方向バイアス電圧を大きく変化させることは、電圧を変化させる部分(電流供給線２０８等)と容量結合している他の部分が、逆方向バイアス印加時に電圧が引っ張られて変化してしまう。これにより、ＯＦＦしているはずのトランジスタがＯＮしてしまうことや、動いた電荷の充放電などで消費電力が増えることも考えられる。
【００２５】
また、順方向バイアス電圧(８Ｖ)より逆方向バイアス電圧(１０Ｖ)を大きくすることによって、電流供給線２０８の電位の変化(２７Ｖ)はさらに大きくなり、ＥＬ素子の劣化が抑制されるとしても、消費電力の増大等のデメリットは避けられない。
【００２６】
そこで、本発明は、消費電力の増大を抑えつつ、ＥＬ素子の信頼性を向上させることを目標に、ＳＥＳ駆動において定電流で駆動しているＥＬ素子に逆方向バイアスを印加する交流駆動の方法を提案する。
【００２７】
【課題を解決するための手段】
ＳＥＳ駆動において、ＥＬを定電流駆動する方法は、特願２００２−０２５０６５号に一例が記載されている。このＳＥＳ駆動において、非発光期間に逆方向バイアス印加の期間を設ける。
【００２８】
逆方向バイアス印加の方法として、ＥＬ素子を挟んで、駆動ＴＦＴのドレイン電極またはソース電極と直接繋がる電極とは反対側の電極(対向電極)を変化させることを特徴とする。
【００２９】
さらに、逆方向バイアス電圧を順方向バイアス電圧より小さくし、消費電力を低減する。この時でも逆方向バイアスによる信頼性向上の効果が得られる。
【００３０】
また、対向電極の逆方向バイアス時の電源をパネル内ドライバ電源と共通化することでパネル内の電源数増加を防ぐことが出来る。ここで、順方向バイアス電圧は、ＥＬ素子を定電流駆動するため発光開始電圧から徐々に増加していく。
【００３１】
本発明の構成を以下に示す。
【００３２】
本発明の発光装置の駆動方法は、
発光素子が設けられた複数の画素を有し、前記発光素子の発光時間の差を制御して階調の表現を行う発光装置の駆動方法であって、
映像信号の前記画素への書き込みを行う第１のステップと、
前記書き込まれた映像信号に基づき、前記発光素子を発光、もしくは非発光の状態とする第２のステップと、
前記第２のステップの後、前記発光素子を強制的に非発光の状態とする第３のステップと、
前記発光素子の第１の電極と第２の電極間に、前記発光素子の発光時に、前記発光素子の第１の電極と第２の電極間に印加された順方向バイアス電圧Ｖ₁に対してその極性の反転した逆方向バイアス電圧Ｖ₂を印加する第４のステップとを有し、
かつ、|Ｖ₁|≧|Ｖ₂|とすることを特徴としている。
【００３３】
本発明の発光装置の駆動方法は、
発光素子が設けられた複数の画素を有し、前記発光素子の発光時間の差を制御して階調の表現を行う発光装置の駆動方法であって、
１フレーム期間は、ｎ個(ｎは自然数、２＜ｎ)のサブフレーム期間を有し、
前記サブフレーム期間は、それぞれ、映像信号の画素への書き込みを行うアドレス期間と、前記画素に書き込まれた映像信号に基づき前記発光素子の発光または非発光を制御して表示を行うサステイン期間とを有し、
前記ｎ個のサブフレーム期間より選ばれたｍ個(ｍは自然数、０＜ｍ≦ｎ−１)のサブフレーム期間は、それぞれ、前記サステイン期間の終了後、画素にリセット信号の書き込みを行う、互いに期間の重複しないｍ個のリセット期間と、前記リセット信号が書き込まれた行において前記発光素子の状態を強制的に非発光状態とする、互いに期間の重複しないｍ個の消去期間とを有し、
前記ｍ個のサブフレーム期間より選ばれたｋ個(ｋは自然数、０＜ｋ≦ｍ)のサブフレーム期間は、それぞれ、前記発光素子の発光時に、前記発光素子の第１の電極と第２の電極間に印加されている順方向バイアス電圧Ｖ₁に対してその極性の反転した逆方向バイアス電圧Ｖ₂を印加する、互いに期間の重複しないｋ個の逆方向バイアス印加期間を有し、
前記アドレス期間、前記サステイン期間、前記リセット期間、前記消去期間、前記逆方向バイアス期間、および前記逆方向バイアス印加期間は、それぞれが互いに一部重複する期間を有し、
かつ、|Ｖ₁|≧|Ｖ₂|とすることを特徴としている。
【００３４】
上述の本発明の発光装置の駆動方法において、
前記発光素子が発光、もしくは非発光となって画面の表示を行っている期間において、前記順方向バイアス電圧が印加されている発光素子は定電流駆動されることを特徴としている。
【００３５】
上述の本発明の発光装置の駆動方法において、
前記順方向バイアス電圧から前記逆方向バイアス電圧への変更は、前記発光素子の対向電極のみを変化させることによって行うことを特徴としている。
【００３６】
【発明の実施の形態】
［実施形態１］
課題を解決するための画素構成とその駆動について、図１(Ｄ)を用いて説明する。
【００３７】
各画素はソース信号線１１１、書込用ゲート信号線１１２、消去用ゲート信号線１１３、スイッチング用ＴＦＴ１１５、消去用ＴＦＴ１１６、駆動用ＴＦＴ１１７、ＥＬ素子１１８、電流供給線１１４を有し、ＥＬ素子１１８を挟んで、一方は駆動用ＴＦＴ１１７のソース電極またはドレイン電極(画素電極)に、一方は対向電極１１９に接続されている。また、対向電極１１９にはスイッチ１２０が接続されていて、順方向バイアス時にはＶｃ１、逆方向バイアス時にはＶｃ２の電位に切り替えることが出来る。
【００３８】
ここでは、スイッチング用ＴＦＴ１１５、消去用ＴＦＴ１１６がＮチャネル型、駆動用ＴＦＴ１１７がＰチャネル型、ＥＬ素子１１８において、駆動用ＴＦＴ１１７に接続されている側が陽極、対向電極１１９に接続されている側が陰極とする。また、説明を明確にするため、( )内に電圧値の例を示す。なお、これらの電位は一例であり、以下の方法に従って駆動する際、所望の電位に適宜設定すれば良い。
【００３９】
映像信号に従って、発光するＥＬ素子１１８に順方向バイアスが印加される期間において、対向電極１１９の電位はスイッチ１２０によってＶｃ１の電位(−１０Ｖ)となっている。まず、書込用ゲート信号線１１２にパルスが入力されてＨレベル(８Ｖ)となり、スイッチング用ＴＦＴ１１５がＯＮし、ソース信号線１１１に出力されている映像信号が駆動用ＴＦＴ１１７のゲート電極に印加される。ここでは駆動用ＴＦＴ１１７がＰチャネル型であるため、映像信号がＨレベル(６Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)のときＯＮする。
【００４０】
続いて、駆動用ＴＦＴ１１７がＯＮすることによって、電流供給線１１４(５Ｖ)からＶｃ１の電位となっている対向電極１１９(−１０Ｖ)へ向かってＥＬ素子１１８に電流が流れ発光する。このとき、駆動用ＴＦＴ１１７は飽和領域で動作している。また、駆動用ＴＦＴ１１７がＯＦＦのときは、ＥＬ素子１１８には電流が流れず、非発光となる。
【００４１】
続いて、消去用ゲート信号線１１３にパルスが入力されてＨレベル(８Ｖ)となり、消去用ＴＦＴ１１６がＯＮする。消去用ＴＦＴ１１６がＯＮすることによって、駆動用ＴＦＴ１１７のゲート電極に電流供給線１１４の電位(５Ｖ)が入力され、駆動用ＴＦＴ１１７のゲート・ソース間電圧が０となり、駆動用ＴＦＴ１１７がＯＦＦする。よって、ＥＬ素子１１８は非発光となる。
【００４２】
ＥＬ素子１１８に逆方向バイアス期間が印加されるにおいては、対向電極１１９の電位はスイッチ１２０によってＶｃ２の電位(１０Ｖ)に切り替える。この電位は、ソース信号線駆動回路あるいはゲート信号線駆動回路の電位と共通にすると良い。ここでは、ゲート信号線駆動回路の電源と共通とする。対向電極１１９(陰極)と画素電極(陽極)間の容量は大きく、対向電極１１９の電位をＶｃ１からＶｃ２に切り替えた時の変化(２０Ｖ)により、画素電極の電位はプラス方向に持ち上げられる。この時、駆動用ＴＦＴ１１７のゲート電極の電位は、消去時の電圧(５Ｖ)が保持されているので、画素電極の電位は、駆動用ＴＦＴ１１７のゲート電極の電位(５Ｖ)に駆動用ＴＦＴ１１７のしきい値電圧(約２Ｖ)を加えた値になる(約７Ｖ)。これにより、ＥＬ素子１１８には逆方向バイアス電圧(約３Ｖ)が印加される。
【００４３】
以上の動作により、ＥＬ素子に逆方向バイアス電圧が印加される。これによって、問題とされてきたＥＬ素子の初期劣化を抑制することが可能となる。さらに、逆方向バイアス電圧を印加する際には、対向電極のみを変化させるため、電流供給線に接続されている駆動用ＴＦＴおよび消去用ＴＦＴにおいては、ゲート・ソース間電圧に何ら影響しない。よって、ゲート信号線駆動回路の消費電力を大きく増加させることもない。
【００４４】
［実施形態２］
課題を解決するための画素構成とその駆動について、図１(Ｅ)を用いて説明する。
【００４５】
書込用ゲート信号線の各々は、スイッチ１２１を有し、順方向バイアス時にはＶｃ３、逆方向バイアス時にはＶｃ４が選択される。Ｖｃ３が選択された時には、ゲートドライバのシフトレジスタからの出力パルスが書込用ゲート信号線に出力され、Ｖｃ４が選択された時には、スイッチング用ＴＦＴがＯＮ状態となる電位が、同時に全ての行の書込用ゲート信号線に出力される。
【００４６】
順方向バイアス時の動作は、実施形態１と同じである。逆方向バイアス時においては、対向電極の電位をＶｃ２(８Ｖ)に切り替える。Ｖｃ２の電源は、ソース信号線駆動回路あるいはゲート信号線駆動回路の電源と共通にすると良い。ここでは、ソース信号線駆動回路の電源と共通にする。
【００４７】
次に、ソース信号線の電位がすべてＬレベル(０Ｖ)になるようにソース信号線駆動回路を動作させる。
【００４８】
また、全ての行の書込用ゲート信号線の電位をスイッチ１２１を用いて、Ｖｃ４(１０Ｖ)にする。これで、スイッチング用ＴＦＴが一斉にＯＮとなり、駆動用ＴＦＴのゲート電極の電位はソース信号線の電位、すなわちＬレベル(０Ｖ)と同じになる。よって、駆動用ＴＦＴがＯＮし、画素電極の電位は電流供給線の電位(５Ｖ)となり、逆方向バイアス電圧(３Ｖ)が印加される。
【００４９】
本実施形態によると、実施形態１に比べ、逆方向バイアス印加時の画素電極の電位は、駆動用ＴＦＴのしきい値電圧分だけ下がる。これにより、同じ逆方向バイアス電圧を印加する場合に、逆方向バイアス時の対向電極の電位は駆動用ＴＦＴのしきい値電圧分だけ下げることができ、消費電力を低減出来る。
【００５０】
【実施例】
以下に、本発明の実施例について記載する。
【００５１】
[実施例１]
図９に示すように、携帯電話等の電子機器の表示部として発光装置が使用される場合は、発光装置９０１という形で内蔵される。ここで、発光装置９０１とは、パネルと、発光装置を駆動するための信号処理用ＬＳＩ、メモリ等を実装した基板とを接続した形態を指す。
【００５２】
発光装置９０１をブロック図として、図４(Ａ)に示す。発光装置９０１は、パネル４５０、駆動回路４６０を有する。
【００５３】
駆動回路４６０は信号生成部４１１、電源部４１２を有する。電源部４１２は、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲート信号線駆動回路、発光素子、信号生成部４１１等に、それぞれ所望の複数の電圧値の電源を生成し、供給する。信号生成部４１１には、電源、映像信号、同期信号が入力され、表示装置４５０にて処理が出来るように、各種信号の変換を行う他、ソース信号線駆動回路、ゲート信号線駆動回路を駆動するためのクロック信号等を生成する。また、駆動回路４６０とパネル４５０との間に、入力電源を切り替えるための選択部４１３を設けている。
【００５４】
また、パネル４５０は基板上に、画素部４０１、ソース信号線駆動回路４０２、書込用ゲート信号線駆動回路４０３、消去用ゲート信号線駆動回路４０４、電流供給線４０５、対向電極コンタクト４０６、ＦＰＣ４０７等によって構成される。基板中央部には、画素部４０１が配置され、その周辺部には、ソース信号線駆動回路４０２、書込用ゲート信号線駆動回路４０３、消去用ゲート信号線駆動回路４０４等が配置されている。ソース信号線駆動回路４０２、書込用ゲート信号線駆動回路４０３、消去用ゲート信号線駆動回路４０４を駆動するための信号、及び電源の供給はＦＰＣ４０７を通じて、駆動回路４６０より行われる。ＥＬ素子の対向電極は、画素部４０１全体面に形成されており、ＦＰＣ４０７を通じて、電位が与えられる。この対向電極の電位は、逆方向バイアス印加のため、選択部４１３により切り替えることが出来る。
【００５５】
図４(Ｂ)は、選択部４１３をパネル４５０上に一体形成した例である。
【００５６】
また、パネル４５０、選択部４１３、信号生成部４１１および電源部４１２を基板上に一体形成しても良い。
【００５７】
[実施例２]
デジタル映像信号を用いて映像の表示を行う場合の、ソース信号線駆動回路の概略図を図５に、ゲート信号線駆動回路の概略図を図６に示す。
【００５８】
ソース信号線駆動回路は、Ｄ−フリップフロップ５０１を複数段用いてなるシフトレジスタ５０２、第１のラッチ回路５０３ａ、第２のラッチ回路５０３ｂ、レベルシフタ５０４、バッファ５０５等を有する。外部より入力される信号は、クロック信号(Ｓ−ＣＫ)、反転クロック信号(Ｓ−ＣＫｂ)、スタートパルス(Ｓ−ＳＰ)、デジタル映像信号(Digital Video Data)である。図５のような構成の場合、デジタル映像信号は、例えば「１ビット目の１行目→２行目→・・・→最終行、２ビット目の１行目→２行目→・・・→最終行、３ビット目の１行目、２行目・・・・・・」というように、直列に入力される。
【００５９】
まず、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ５０２より、順次サンプリングパルスが出力される。続いて、サンプリングパルスは、第１のラッチ回路５０３ａに入力され、サンプリングパルスが入力されたタイミングで、各列のデジタル映像信号を取り込み、保持する。
【００６０】
最終段の第１のラッチ回路５０３ａにおいてデジタル映像信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、このタイミングで、第１のラッチ回路５０３ａにおいて保持されているデジタル映像信号は、一斉に第２のラッチ回路５０３ｂへと転送される。その後、レベルシフタにおいてパルスの振幅変換を受け、続いて、バッファにおいて映像信号波形が整形された後、それぞれのソース信号線Ｓ１〜Ｓｘへと出力される。
【００６１】
一方、ゲート信号線駆動回路は、Ｄ−フリップフロップ６０１を複数段用いてなるシフトレジスタ６０２、レベルシフタ６０３、バッファ６０４等を有する。外部より入力される信号は、クロック信号(Ｇ−ＣＫ)、反転クロック信号(Ｇ−ＣＫｂ)、スタートパルス(Ｇ−ＳＰ)である。
【００６２】
まず、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ６０２より、順次パルスが出力される。続いて、レベルシフタ６０３によってパルスの振幅変換を受け、続いて、バッファにおいてパルス波形が整形された後、ゲート信号線Ｇ１〜Ｇｙを順次選択するパルスとして、それぞれのゲート信号線へと出力される。最終行Ｇｙでの選択が終了すると、垂直帰線期間を経たあと、再びシフトレジスタ６０２よりパルスが出力され、順にゲート信号線の選択を行う。
【００６３】
[実施例３]
実施形態１に挙げた画素構成をＳＥＳ駆動し、逆方向バイアスを印加させる場合の実際の駆動タイミングについて、図１を用いて説明する。図１(Ａ)、(Ｂ)はタイミングチャート、図１(Ｃ)は対向電極の電位、図１(Ｄ)は画素構成を示す。
【００６４】
図１(Ａ)に示すように、１フレーム期間を４つのサブフレーム期間ＳＦ１〜ＳＦ４に分割している。各サブフレームはアドレス(書き込み)期間Ｔａ、サステイン(発光)期間Ｔｓを有する。また、アドレス(書き込み)期間Ｔａがサステイン(発光)期間Ｔｓよりも長いサブフレーム(ここではＳＦ３、ＳＦ４が該当する)はアドレス(書き込み)期間Ｔａ、サステイン(発光)期間Ｔｓの他に、消去期間Ｔｒ、非発光期間Ｔｅ、逆方向バイアス期間Ｔｂを設けている。
【００６５】
アドレス(書き込み)期間Ｔａとは画素にデジタル映像信号を書き込む期間であり、サステイン(発光)期間Ｔｓとはアドレス(書き込み)期間Ｔａにおいて、書き込まれたデジタル映像信号に基づいて、ＥＬ素子が発光または非発光の状態をとり、表示を行う期間である。どのサブフレームでＥＬ素子が発光するかによって、１フレーム期間あたりの各画素の発光時間が決まり、この発光時間の差によって階調表示を行う。
【００６６】
消去期間ＴｒとはＥＬ素子を強制的に非発光状態にする信号を画素に入力する期間であり、非発光期間Ｔｅとは消去期間Ｔｒに入力された信号に基づいてＥＬ素子が非発光状態となる期間である。また、逆方向バイアス期間Ｔｂとは、ＥＬ素子に逆方向バイアスを印加している期間である。
【００６７】
動作としては、まずＳＦ１のアドレス(書き込み)期間Ｔａ１において、１行目から順に書込用ゲート信号線１１２にパルスが入力され、スイッチング用ＴＦＴ１１５がＯＮし、駆動用ＴＦＴ１１７をＯＮ、ＯＦＦするためのデジタル映像信号が各画素に書き込まれる。デジタル映像信号が書き込まれた行においては直ちにサステイン(発光)期間Ｔｓ１へと移る。１行目〜最終行まで書き込み作業が完了するとアドレス(書き込み)期間Ｔａ１は終了する。サステイン(発光)期間Ｔａ１が終了した後、再び、１行目より順に書込用ゲート信号線１１２にパルスが入力され、ＳＦ２のアドレス(書き込み)期間Ｔａ２が開始され、サステイン(発光)期間Ｔｓ２へと移る。
【００６８】
続いて、ＳＦ３のアドレス(書き込み)期間Ｔａ３が開始される。ここで、サステイン(発光)期間Ｔｓ３はアドレス(書き込み)期間Ｔａ３よりも短いため、サステイン(発光)期間Ｔｓ３終了後すぐに次のアドレス(書き込み)期間Ｔａ４に移ることが出来ない。そのため、各行のサステイン(発光)期間Ｔｓ３が終了すると、消去期間Ｔｒ３が開始される。消去期間Ｔｒ３では、消去用ゲート信号線１１３に１行目から順にパルスが入力されて消去用ＴＦＴ１１６がＯＮし、ＥＬ素子１１８の発光を強制的に停止し、以後、非発光期間Ｔｅ３となる。
【００６９】
このとき、通常のＳＥＳ駆動では、非発光期間の長さは１行目のサステイン(発光)期間が終了してから最終行のアドレス(書き込み)期間が終了するまでの間となる。非発光期間Ｔｅでは、駆動用ＴＦＴ１１７のゲート電極の電位は保持されるため、駆動用ＴＦＴ１１７はＯＦＦし続ける。
【００７０】
非表示期間Ｔｅ３が終了した後、逆方向バイアス期間Ｔｂ３へと移る。逆方向バイアス期間Ｔｂ３は対向電極の電位を図１(Ｃ)に示すように変化させるため、消去期間Ｔｒ３が終了した後に、非発光期間Ｔｅ３を通常のＳＥＳ駆動の時よりも延長し、前記非発光期間中に設ける必要がある。
【００７１】
逆方向バイアス期間Ｔｂ３においては、対向電極の電位を、スイッチ１２０をＶｃ１からＶｃ２に切り替えることによって、画素電極の電位よりも高くし、ＥＬ素子１１８に逆方向バイアスを印加する。
【００７２】
所望の逆方向バイアス期間Ｔｂ３が終了した時点で、対向電極の電位をＶｃ２からＶｃ１へ切り替える。それと同時に、次のアドレス（書き込み）期間Ｔａ４が開始される。以後、ＳＦ３と同様の動作を繰り返し、ＳＦ４が終了すると、１フレームが終了し、次のフレームへと移る。
【００７３】
また、図１(Ｄ)においては、駆動用ＴＦＴ１１７のゲート電極と電流供給線１１４との間に、コンデンサを描いていないが、駆動用ＴＦＴ１１７のゲート電極の電位をある時間保持するコンデンサを設けてもよい。また、駆動用ＴＦＴ１１７のチャネル容量が充分であるなら、コンデンサを設ける必要はない。また、消去用ゲート信号線駆動回路の構成を変更し、非発光期間において、駆動用ＴＦＴ１１７が確実にＯＦＦするようなゲート・ソース間電圧としておけば良い。
【００７４】
また、ここでは、アドレス(書き込み)期間Ｔａがサステイン(発光)期間Ｔｓよりも長いサブフレームのみに消去期間Ｔｒ、非発光期間Ｔｅ、逆方向バイアス期間Ｔｂを設けたが、アドレス(書き込み)期間Ｔａがサステイン(発光)期間Ｔｓよりも短い、あるいは同じ長さのサブフレームにおいても、各期間を設け、ＥＬ素子に逆方向バイアスを印加しても良い。
【００７５】
また、図１(Ａ)では、消去期間Ｔｒが最終行まで完全に終了してから、逆方向バイアス期間Ｔｂが開始されたが、図１(Ｂ)に示すように、消去期間Ｔｅの最終行と逆方向バイアス印加期間Ｔｂ３の開始を重ね、ｄｕｔｙ比を稼ぐことも出来る。
【００７６】
[実施例４]
実施形態２に挙げた画素構成をＳＥＳ駆動し、逆方向バイアスを印加させる場合の書込用ゲート信号線駆動回路を図８(Ａ)、画素構成を図８(Ｂ)、を用いて説明する。
【００７７】
図８(Ａ)のゲート信号線駆動回路は、Ｄ−フリップフロップ８０１を複数段用いてなるシフトレジスタ８０２、レベルシフタ８０３、バッファ８０４、そして、選択回路８０５等を有する。外部より入力される信号は、クロック信号(Ｇ−ＣＫ)、反転クロック信号(Ｇ−ＣＫｂ)、スタートパルス(Ｇ−ＳＰ)、そして、セレクト信号(Ｇ−ＳＥＬ)である。図８(Ａ)におけるスイッチ８２１が図８(Ｂ)の選択回路８０５に相当する。
【００７８】
まず順方向バイアス期間において、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ８０２より、順次パルスが出力される。続いて、レベルシフタ８０３によってパルスの振幅変換を受け、続いて、バッファにおいてパルス波形が整形された後、選択回路８０５に入力される。選択回路８０５において、セレクト信号によって選択されたバッファ８０４からの出力パルスが書込用ゲート信号線Ｇ１〜Ｇｙへと順次出力される。最終行Ｇｙでの選択が終了すると、垂直帰線期間を経たあと、再びシフトレジスタ８０２よりパルスが出力され、順にゲート信号線の選択を行う。
【００７９】
また、逆方向バイアス期間においては、セレクト信号が切り換わり、バッファ出力に関わらず、スイッチング用ＴＦＴ８１５がＯＮになる電位が書込用ゲート信号線Ｇ１〜Ｇｙへ一斉に出力される。この時、同時に全列のソース信号線８１１にはＬレベルの電位が入力されている。よって、全画素のスイッチング用ＴＦＴ８１５が一斉にＯＮし、駆動用ＴＦＴ８１７のゲート電極にＬレベルの電位が入力され、駆動用ＴＦＴ８１７がＯＮする。駆動用ＴＦＴ８１７がＯＮすることによって、画素電極に電流供給線８１４の電位が入力される。
【００８０】
逆方向バイアス期間には、対向電極８１９の電位がスイッチ８２０によってＶｃ１からＶｃ２に切り替えられるため、画素電極の電位よりも、対向電極８１９の電位が高くなり、ＥＬ素子に逆方向バイアスが印加される。
【００８１】
[実施例５]
図７(Ａ)に、実施形態１、２にて示した図１(Ｄ)、図８(Ｂ)の構成を有する画素を実際に作製した場合の素子のレイアウト例を示す。また、図７(Ａ)において、Ｘ−Ｘ‘で示される部分の断面図を図７(Ｂ)に示す。
【００８２】
図７(Ａ)において、７００は絶縁表面を有する基板である。基板７００上には、駆動用ＴＦＴ７０７等が設けられ、駆動用ＴＦＴ７０７のソース・ドレイン領域を形成する不純物領域に接続されるように、配線材料でなるソース・ドレイン電極が形成され、そのうちの一方と、画素電極７０８が、重なり合う部分で接続するように設けられている。画素電極７０８上には、有機導電体膜７１２が設けられ、さらに有機薄膜(発光層)７１３が設けられている。有機薄膜(発光層)７１３上には、対向電極７１４が設けられている。対向電極７１４は、全ての画素で共通に接続されるように、ベタ付けの形で形成される。
【００８３】
うち、本文中でＥＬ素子と表記しているものは、図７(Ｂ)において、画素電極７０８、有機導電体膜７１２、有機薄膜(発光層)７１３、対向電極７１４の積層体に相当し、画素電極７０８と対向電極７１４のうちいずれか一方が陽極、他方が陰極となる。
【００８４】
有機薄膜(発光層)７１３から発せられた光は、画素電極７０８もしくは対向電極７１４のうちいずれかを透過して発せられる。このとき、図７(Ｂ)において、画素電極側、すなわちＴＦＴ等が形成されている側に光が発せられる場合を下面出射、対向電極側に光が発せられる場合を上面出射と呼ぶ。
【００８５】
下面出射の場合、画素電極７０８を透明導電膜によって形成される。逆に、上面出射の場合、対向電極７１４を透明導電膜によって形成される。
【００８６】
なお、本実施例にて示した構成はあくまで一例であり、画素レイアウト、断面構成、ＥＬ素子の電極の積層順等に関してはこの限りではない。
【００８７】
また、カラー表示の発光装置においては、Ｒ・Ｇ・Ｂそれぞれの発光色を持つＥＬ素子を塗り分けても良いし、単色のＥＬ素子をベタ付けの形で塗り、カラーフィルタによってＲ・Ｇ・Ｂの発光を得るようにしても良い。
【００８８】
[実施例６]
本実施例においては、発光層として高分子化合物を適用し、さらに陽極と発光層との間に導電性高分子化合物からなるバッファ層を設けた発光素子において、直流駆動(常に順方向バイアスを印加)と交流駆動(順方向バイアスと逆方向バイアスを一定周期で交互に印加)を行った際の輝度劣化について測定を行った結果について述べる。
【００８９】
図３(Ａ)(Ｂ)は、順方向バイアス：３．７Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６０Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。図３(Ａ)はリニアスケール、図３(Ｂ)はＬＯＧスケールである。初期輝度は約４００cd/cm²であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行った際の信頼性試験の結果も同時に示した。結果、直流駆動においては、４００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、半減には至らなかった。
【００９０】
図３(Ｃ)(Ｄ)は、順方向バイアス：３．８Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６００Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。図３(Ｃ)はリニアスケール、図３(Ｄ)はＬＯＧスケールである。初期輝度は約３００cd/cm²であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行ったさいの信頼性試験の結果も同時に示した。結果、直流駆動においては、５００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、初期輝度の６０％程度を保持していた。
【００９１】
[実施例７]
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが出来る。
【００９２】
本発明の発光装置を用いた電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１０に示す。
【００９３】
図１０(Ａ)はＥＬディスプレイであり、筐体１００１、音声出力部１００２、表示部１００３等を含む。本発明の発光装置は表示部１００３に用いることが出来る。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００９４】
また、図１０(Ｃ)は大型のＥＬディスプレイであり、図１０(Ａ)と同様に、筐体１０２１、音声出力部１０２２、表示部１０２３を含む。本発明の発光装置は表示部１０２３に用いることが出来る。
【００９５】
図１０(Ｂ)はモバイルコンピュータであり、本体１０１１、スタイラス１０１２、表示部１０１３、操作ボタン１０１４、外部インターフェイス１０１５等を含む。本発明の発光装置は表示部１０１３に用いることが出来る。
【００９６】
図１０(Ｄ)はゲーム機であり、本体１０３１、表示部１０３２、操作ボタン１０３３等を含む。本発明の発光装置は表示部１０３２に用いることが出来る。
【００９７】
図１０(Ｅ)は携帯電話であり、本体１０４１、音声出力部１０４２、音声入力部１０４３、表示部１０４４、操作スイッチ１０４５、アンテナ１０４６等を含む。本発明の発光装置は表示部１０４４に用いることが出来る。なお、表示部１０４４は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることが出来る。
【００９８】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００９９】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１００】
また、色鮮やかなため臨場感あふれる大画面テレビにも適している。
【０１０１】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１０２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜５に示したいずれの構成の発光装置を用いても良い。
【０１０３】
【発明の効果】
本発明の発光装置によって、ＳＥＳ駆動において、定電流で駆動しているＥＬ素子に、逆方向バイアスを印加し、信頼性を向上させることが可能となる。また、逆方向バイアスの印加は、対向電極のみを変化させることで行い、電流供給線を大きく変化させる際に問題となるゲート信号線駆動回路の電圧上昇によるＴＦＴの耐圧、消費電力の増大を抑えることが出来る。さらに、逆方向バイアスを順方向バイアスより小さくすることで、信頼性向上を確保しつつ、消費電力の低減も行える。また、逆方向バイアス時の電位をソース信号線駆動回路あるいはゲート信号線駆動回路の電源電位と共通化することで、電源数の増加も抑えることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施形態を説明する図。
【図２】３トランジスタを用いて構成される発光装置の画素構成を示す図。
【図３】ＥＬ素子の信頼性試験結果を示す図。
【図４】発光装置の構成を示すブロック図。
【図５】ソース信号線駆動回路の構成例を示す図。
【図６】ゲート信号線駆動回路の構成例を示す図。
【図７】画素部の素子レイアウト例と断面図。
【図８】ゲート信号線駆動回路の構成例を示す図。
【図９】電子機器に内臓された発光装置の例を示す図。
【図１０】本発明が適用可能な電子機器の例を示す図。
【符号の説明】
１１１ソース信号線
１１２書き込み用ゲート信号線
１１３消去用ゲート信号線
１１４電流供給線
１１５スイッチング用ＴＦＴ
１１６消去用ＴＦＴ
１１７駆動用ＴＦＴ
１１８ＥＬ素子
１１９対向電極
１２０スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting element and a driving method of a light emitting device formed by forming a thin film transistor (hereinafter referred to as TFT) on a substrate. Further, the present invention relates to an electronic device using the light emitting device for a display portion.
[0002]
Note that in this specification, an electroluminescence (EL) element is taken as an example of a typical light emitting element, and the EL element uses light emission (fluorescence) from singlet excitons. Both of those utilizing light emission (phosphorescence) from triplet excitons shall be shown.
[0003]
[Prior art]
In recent years, light-emitting devices having EL elements as self-luminous elements have been actively developed. Unlike the liquid crystal display device, the light emitting device is a self-luminous type. An EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode), and the EL layer usually has a laminated structure. Typically, a laminated structure of “hole transport layer / light emitting layer / electron transport layer” can be given. This structure has very high luminous efficiency, and most EL display devices currently under research and development employ this structure.
[0004]
In addition, a structure in which a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer are stacked in this order on the anode, or a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer / an electron injection. A structure in which layers are stacked may be employed. You may dope a fluorescent pigment | dye etc. with respect to a light emitting layer.
[0005]
In this specification, all layers provided between a cathode and an anode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.
[0006]
Then, a predetermined voltage is applied to the EL layer having the above structure between a pair of electrodes (both electrodes), whereby recombination of carriers occurs in the light emitting layer to emit light. At this time, the light emission luminance of the EL element is proportional to the current flowing through the EL element.
[0007]
There are two types of light-emitting devices: passive matrix type and active matrix type. The active matrix type is suitable for those that require high-speed operation because of the increase in the number of pixels and the display of moving images as resolution increases. ing.
[0008]
[Problems to be solved by the invention]
As a driving method of the EL element, there are a constant voltage driving for applying a constant voltage to the EL element and a constant current driving for supplying a constant current to the EL element. In the constant voltage drive, the electric resistance of the EL element changes due to temperature change, and the amount of current flowing to the EL element also changes. Further, the electrical resistance of the EL element increases due to the change with time, and the amount of current flowing to the EL element decreases. Since the luminance of the EL element is proportional to the current, the luminance also changes as the current changes. Therefore, constant current driving is desirable as a driving method of the EL element.
[0009]
However, apart from the change in the electric resistance of the EL element, there is a deterioration that the luminance of the EL element decreases with time even if a constant current is passed. In particular, the decrease in luminance due to deterioration of the EL element during initial lighting, which is called “initial deterioration”, is remarkable.
[0010]
Therefore, there is a method of applying a reverse bias to the EL element in order to suppress deterioration of the EL element and improve reliability.
[0011]
Japanese Patent Laid-Open No. 8-180972 discloses that as the reverse bias applied voltage, it is desirable that the reverse bias voltage is greater than or equal to the forward bias voltage.
[0012]
As a driving method of the active matrix light emitting device, there is a digital time gray scale method which is not easily affected by variation in characteristics of driving TFTs. This is because each pixel is composed of two transistors, a driving TFT and a switching TFT. One frame period is divided into an address (writing) period and a sustain (light emission) period, and the sum of the length of light emission time. This is to control the gradation.
[0013]
In addition, there is a digital time gray scale method that can realize high-precision multi-gradation display by using three transistors, a driving TFT, a switching TFT, and an erasing TFT for each pixel. In this specification, a digital time gray scale method using these three transistors for each pixel is defined as SES (Simultaneous Erase Scan) drive. The details of this SES drive are disclosed in Japanese Patent Laid-Open No. 2001-343933.
[0014]
Consider applying a reverse bias by SES driving and driving the EL with a constant current. In an active matrix light emitting device, in order to drive an EL element with a constant current, a high voltage is required because the driving TFT and the EL element are connected in series and the driving TFT is operated in a saturation region.
[0015]
Furthermore, when the reverse bias voltage is made larger than the forward bias voltage, a large change in the electrode having a large capacitive load causes a problem of an increase in power consumption. Also, depending on the reverse bias application method, the following problems may occur. A pixel configuration in the case of performing the SES driving method is shown in FIG. The reason will be described with reference to FIG.
[0016]
Each pixel has asource signal line 201, a writegate signal line 202, an erasegate signal line 203, a switchingTFT 204, an erase TFT 205, a drive TFT 206, anEL element 207, and acurrent supply line 208. One is connected to the source electrode or drain electrode (pixel electrode) of the drivingTFT 206, and the other is connected to thecounter electrode 209.
[0017]
Here, the switchingTFT 204 and theerasing TFT 205 are N-channel type, the drivingTFT 206 is P-channel type, and theEL element 207 has a side connected to the drivingTFT 206 as an anode and a side connected to thecounter electrode 209 as a cathode. To do. In order to clarify the explanation, each potential is shown in parentheses as an example. However, these potentials are merely examples, and may be appropriately set to desired potentials when driven by the following method.
[0018]
First, a pulse (8 V) for turning on the switchingTFT 204 is input to the writinggate signal line 202, the switchingTFT 204 is turned on, and the video signal output to thesource signal line 201 is output from the drivingTFT 206. Applied to the gate electrode. Here, since the drivingTFT 206 is a P-channel type, it is turned off when the video signal is at the H level (6 V), and turned on when the video signal is at the L level (0 V).
[0019]
Subsequently, when the drivingTFT 207 is turned on, a current flows from the current supply line 208 (5 V) toward thecounter electrode 209 to theEL element 207 to emit light. The drivingTFT 206 is operated in the saturation region. Further, when the drivingTFT 206 is OFF, no current flows through theEL element 207 and no light is emitted.
[0020]
Subsequently, a pulse (8V) for turning on the erasing TFT is input to the erasinggate signal line 203, and the erasingTFT 205 is turned on. When the erasingTFT 205 is turned on, the potential of thecurrent supply line 208 is input to the gate electrode of the drivingTFT 206, the gate-source voltage of the drivingTFT 206 becomes 0, and the drivingTFT 206 is turned off. Therefore, theEL element 207 does not emit light.
[0021]
Here, a case where a reverse bias period is provided in the non-light emitting period and a reverse bias is applied to theEL element 207 is considered. When applying a reverse bias by changing the potential of thecurrent supply line 208 greatly, the potential when the writegate signal line 202 is OFF must be increased.
[0022]
For example, when the potential of thecurrent supply line 208 is greatly changed (5 V → −22 V), the potential of the gate electrode (−2 V) of the eraseTFT 205 is lower than that of thecurrent supply line 208. Since it is higher than the threshold value, the erasingTFT 205 is turned ON, and the potential of the gate electrode of the drivingTFT 206 becomes the potential (−22V) of thecurrent supply line 208. For this reason, the drivingTFT 206 is also turned on, and the potential of the pixel electrode becomes a potential that is higher than the potential of the gate electrode of the drivingTFT 206 by the threshold voltage of the driving TFT 206 (about −20V). For this reason, a reverse bias voltage (about 10 V) is applied to the EL element.
[0023]
However, paying attention to the switchingTFT 204 at this time, the potential (−2V) of the gate electrode is higher than the threshold value of the switchingTFT 204 than the potential (about −20V) of the gate electrode of the drivingTFT 206. Will turn ON. That is, thecurrent supply line 208 and thesource signal line 201 are short-circuited with the switchingTFT 204 and the erasingTFT 205 interposed therebetween. In this way, by changing the potential of thecurrent supply line 208, in order to prevent the TFT that should not be turned on from being turned on, the potential when the writegate signal line 202 is turned off is lowered (−24V). Degree). However, in such a case, in addition to anxiety about the breakdown voltage of the TFT, there is a problem of an increase in power consumption of the gate driver due to an increase in the signal voltage amplitude.
[0024]
In addition, when the reverse bias voltage is changed greatly, the voltage change is applied to the other portion that is capacitively coupled to the voltage changing portion (thecurrent supply line 208, etc.) when the reverse bias is applied. . As a result, a transistor that should be turned off may be turned on, and power consumption may increase due to charging / discharging of a moving charge.
[0025]
Further, by making the reverse bias voltage (10V) larger than the forward bias voltage (8V), the change (27V) in the potential of thecurrent supply line 208 becomes even larger, and the deterioration of the EL element is suppressed. Disadvantages such as increased power consumption are inevitable.
[0026]
Therefore, the present invention aims at improving the reliability of an EL element while suppressing an increase in power consumption, and an AC driving method for applying a reverse bias to an EL element driven with a constant current in SES driving. Propose.
[0027]
[Means for Solving the Problems]
Japanese Patent Application No. 2002-025065 describes an example of a method for driving EL at a constant current in SES driving. In this SES drive, a reverse bias application period is provided in the non-light emission period.
[0028]
A reverse bias application method is characterized in that an electrode (opposite electrode) opposite to an electrode directly connected to a drain electrode or a source electrode of a driving TFT is changed with an EL element interposed therebetween.
[0029]
Further, the reverse bias voltage is made smaller than the forward bias voltage to reduce power consumption. Even at this time, the effect of improving the reliability by the reverse bias can be obtained.
[0030]
Further, by sharing the power supply when the counter electrode is reversely biased with the driver power supply in the panel, an increase in the number of power supplies in the panel can be prevented. Here, the forward bias voltage gradually increases from the light emission start voltage in order to drive the EL element at a constant current.
[0031]
The configuration of the present invention is shown below.
[0032]
The driving method of the light emitting device of the present invention is as follows:
A driving method of a light emitting device having a plurality of pixels provided with a light emitting element, and expressing gradation by controlling a difference in light emission time of the light emitting element,
A first step of writing a video signal to the pixel;
A second step of causing the light emitting element to emit light or not to emit light based on the written video signal;
After the second step, a third step forcing the light emitting element into a non-light emitting state;
A forward bias voltage V applied between the first electrode and the second electrode of the light emitting element between the first electrode and the second electrode of the light emitting element when the light emitting element emits light.₁ Reverse bias voltage V with the polarity reversed₂ A fourth step of applying
And | V₁ | ≧ | V₂ It is characterized by that.
[0033]
The driving method of the light emitting device of the present invention is as follows:
A driving method of a light emitting device having a plurality of pixels provided with a light emitting element, and expressing gradation by controlling a difference in light emission time of the light emitting element,
One frame period has n (n is a natural number, 2 <n) subframe periods,
Each of the sub-frame periods includes an address period in which a video signal is written to a pixel and a sustain period in which display is performed by controlling light emission or non-light emission of the light emitting element based on the video signal written to the pixel. Have
In each of m (m is a natural number, 0 <m ≦ n−1) subframe periods selected from the n subframe periods, a reset signal is written to the pixel after the end of the sustain period. M reset periods whose periods do not overlap each other and m erasing periods whose periods do not overlap each other forcibly set the light emitting element in a non-light emitting state in the row in which the reset signal is written. ,
The k subframe periods (k is a natural number, 0 <k ≦ m) selected from the m subframe periods are respectively connected to the first electrode and the second electrode of the light emitting element when the light emitting element emits light. Forward bias voltage V applied between the electrodes₁ Reverse bias voltage V with the polarity reversed₂ And k reverse bias application periods whose periods do not overlap each other,
The address period, the sustain period, the reset period, the erase period, the reverse bias period, and the reverse bias application period each have a period that partially overlaps each other,
And | V₁ | ≧ | V₂ It is characterized by that.
[0034]
In the driving method of the light emitting device of the present invention described above,
The light emitting element to which the forward bias voltage is applied is driven with a constant current during a period in which the light emitting element emits light or does not emit light to display a screen.
[0035]
In the driving method of the light emitting device of the present invention described above,
The change from the forward bias voltage to the reverse bias voltage is performed by changing only the counter electrode of the light emitting element.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
A pixel structure for solving the problem and driving thereof will be described with reference to FIG.
[0037]
Each pixel includes asource signal line 111, a writegate signal line 112, an erasegate signal line 113, a switchingTFT 115, an eraseTFT 116, a drive TFT 117, anEL element 118, and acurrent supply line 114. One is connected to the source electrode or drain electrode (pixel electrode) of the driving TFT 117, and the other is connected to thecounter electrode 119. Further, aswitch 120 is connected to thecounter electrode 119, and can be switched to a potential of Vc1 during forward bias and Vc2 during reverse bias.
[0038]
Here, the switchingTFT 115 and the erasingTFT 116 are N-channel type, the driving TFT 117 is P-channel type, and theEL element 118 has a side connected to the driving TFT 117 as an anode and a side connected to thecounter electrode 119 as a cathode. To do. For clarity of explanation, examples of voltage values are shown in parentheses. Note that these potentials are merely examples, and may be appropriately set to desired potentials when driving according to the following method.
[0039]
During the period in which the forward bias is applied to theEL element 118 that emits light in accordance with the video signal, the potential of thecounter electrode 119 is set to the potential of Vc1 (−10 V) by theswitch 120. First, a pulse is input to the writegate signal line 112 and becomes H level (8 V), the switchingTFT 115 is turned on, and the video signal output to thesource signal line 111 is applied to the gate electrode of the drive TFT 117. The Here, since the driving TFT 117 is a P-channel type, it is turned off when the video signal is at the H level (6 V), and turned on when the video signal is at the L level (0 V).
[0040]
Subsequently, when the driving TFT 117 is turned on, a current flows from the current supply line 114 (5 V) to the counter electrode 119 (−10 V) having a potential of Vc1, and light is emitted. At this time, the driving TFT 117 operates in a saturation region. When the driving TFT 117 is OFF, no current flows through theEL element 118 and no light is emitted.
[0041]
Subsequently, a pulse is input to the erasinggate signal line 113 to become H level (8 V), and the erasingTFT 116 is turned on. When the erasingTFT 116 is turned ON, the potential (5V) of thecurrent supply line 114 is input to the gate electrode of the driving TFT 117, the gate-source voltage of the driving TFT 117 becomes 0, and the driving TFT 117 is turned OFF. Therefore, theEL element 118 does not emit light.
[0042]
When the reverse bias period is applied to theEL element 118, the potential of thecounter electrode 119 is switched to the potential of Vc2 (10V) by theswitch 120. This potential is preferably common to the potential of the source signal line driver circuit or the gate signal line driver circuit. Here, the power supply is common to the gate signal line driver circuit. The capacitance between the counter electrode 119 (cathode) and the pixel electrode (anode) is large, and the potential of the pixel electrode is raised in the positive direction by a change (20 V) when the potential of thecounter electrode 119 is switched from Vc1 to Vc2. At this time, since the potential of the gate electrode of the driving TFT 117 is maintained at the voltage (5V) at the time of erasure, the potential of the pixel electrode is set to the potential of the gate electrode of the driving TFT 117 (5V). The threshold voltage (about 2V) is added (about 7V). As a result, a reverse bias voltage (about 3 V) is applied to theEL element 118.
[0043]
Through the above operation, a reverse bias voltage is applied to the EL element. This makes it possible to suppress the initial deterioration of the EL element, which has been considered a problem. Further, since only the counter electrode is changed when applying the reverse bias voltage, the driving TFT and the erasing TFT connected to the current supply line have no influence on the gate-source voltage. Therefore, the power consumption of the gate signal line driving circuit is not greatly increased.
[0044]
[Embodiment 2]
A pixel configuration for solving the problem and driving thereof will be described with reference to FIG.
[0045]
Each of the write gate signal lines has aswitch 121, and Vc3 is selected during forward bias and Vc4 is selected during reverse bias. When Vc3 is selected, an output pulse from the shift register of the gate driver is output to the write gate signal line. When Vc4 is selected, the potential at which the switching TFT is turned on is simultaneously applied to all rows. It is output to the write gate signal line.
[0046]
The operation at the time of forward bias is the same as that of the first embodiment. At the time of reverse bias, the potential of the counter electrode is switched to Vc2 (8V). The power source of Vc2 is preferably shared with the power source of the source signal line driver circuit or the gate signal line driver circuit. Here, it is made common with the power source of the source signal line driver circuit.
[0047]
Next, the source signal line driver circuit is operated so that the potentials of the source signal lines all become L level (0 V).
[0048]
Further, the potentials of the write gate signal lines in all rows are set to Vc4 (10 V) by using theswitch 121. As a result, the switching TFTs are turned on all at once, and the potential of the gate electrode of the driving TFT becomes the same as the potential of the source signal line, that is, the L level (0 V). Therefore, the driving TFT is turned on, the potential of the pixel electrode becomes the potential of the current supply line (5 V), and the reverse bias voltage (3 V) is applied.
[0049]
According to this embodiment, as compared with the first embodiment, the potential of the pixel electrode when the reverse bias is applied is lowered by the threshold voltage of the driving TFT. As a result, when the same reverse bias voltage is applied, the potential of the counter electrode during the reverse bias can be lowered by the threshold voltage of the driving TFT, and power consumption can be reduced.
[0050]
【Example】
Examples of the present invention will be described below.
[0051]
[Example 1]
As shown in FIG. 9, when a light emitting device is used as a display unit of an electronic device such as a mobile phone, thelight emitting device 901 is incorporated. Here, the light-emittingdevice 901 refers to a form in which a panel is connected to a substrate on which a signal processing LSI, a memory, and the like for driving the light-emitting device are mounted.
[0052]
FIG. 4A illustrates the light-emittingdevice 901 as a block diagram. Thelight emitting device 901 includes a panel 450 and a drive circuit 460.
[0053]
The drive circuit 460 includes a signal generation unit 411 and a power supply unit 412. The power supply unit 412 generates and supplies power of a plurality of desired voltage values to the source signal line drive circuit, the gate signal line drive circuit, the light emitting element, the signal generation unit 411, and the like from the power supplied from the external battery. To do. The signal generator 411 receives a power source, a video signal, and a synchronization signal, converts various signals so that the display device 450 can process them, and drives a source signal line driver circuit and a gate signal line driver circuit. For generating a clock signal or the like. A selection unit 413 for switching input power is provided between the drive circuit 460 and the panel 450.
[0054]
The panel 450 includes a pixel portion 401, a source signal line driving circuit 402, a writing gate signal line driving circuit 403, an erasing gate signal line driving circuit 404, a current supply line 405, a counter electrode contact 406, and anFPC 407 on a substrate. Composed of etc. A pixel portion 401 is disposed in the central portion of the substrate, and a source signal line driving circuit 402, a writing gate signal line driving circuit 403, an erasing gate signal line driving circuit 404, and the like are disposed in the periphery thereof. . A signal for driving the source signal line driver circuit 402, the write gate signal line driver circuit 403, and the erase gate signal line driver circuit 404 and power are supplied from the driver circuit 460 through theFPC 407. The counter electrode of the EL element is formed on the entire surface of the pixel portion 401, and a potential is applied through theFPC 407. The potential of the counter electrode can be switched by the selection unit 413 for applying a reverse bias.
[0055]
FIG. 4B shows an example in which the selection unit 413 is integrally formed on the panel 450.
[0056]
Further, the panel 450, the selection unit 413, the signal generation unit 411, and the power supply unit 412 may be integrally formed on the substrate.
[0057]
[Example 2]
FIG. 5 shows a schematic diagram of a source signal line driver circuit and FIG. 6 shows a schematic diagram of a gate signal line driver circuit when displaying an image using a digital video signal.
[0058]
The source signal line driver circuit includes ashift register 502 using a plurality of stages of D flip-flops 501, afirst latch circuit 503 a, asecond latch circuit 503 b, alevel shifter 504, abuffer 505, and the like. Signals input from the outside are a clock signal (S-CK), an inverted clock signal (S-CKb), a start pulse (S-SP), and a digital video signal (Digital Video Data). In the case of the configuration as shown in FIG. 5, the digital video signal is, for example, “first line of the first bit → second line →... → last line, first line of the second bit → second line →. → The last line, the first line of the third bit, the second line,...
[0059]
First, sampling pulses are sequentially output from theshift register 502 in accordance with the timing of the clock signal, the clock inversion signal, and the start pulse. Subsequently, the sampling pulse is input to thefirst latch circuit 503a, and the digital video signal of each column is captured and held at the timing when the sampling pulse is input.
[0060]
When the holding of the digital video signal is completed in thefirst latch circuit 503a in the final stage, a latch pulse is input during the horizontal blanking period. At this timing, the digital video signal held in thefirst latch circuit 503a is Are simultaneously transferred to thesecond latch circuit 503b. Thereafter, the level shifter receives pulse amplitude conversion, and after the video signal waveform is shaped in the buffer, it is output to the respective source signal lines S1 to Sx.
[0061]
On the other hand, the gate signal line driver circuit includes ashift register 602 using a plurality of stages of D-flip-flops 601, alevel shifter 603, abuffer 604, and the like. Signals input from the outside are a clock signal (G-CK), an inverted clock signal (G-CKb), and a start pulse (G-SP).
[0062]
First, pulses are sequentially output from theshift register 602 in accordance with the timing of the clock signal, the clock inversion signal, and the start pulse. Subsequently, the amplitude of the pulse is received by thelevel shifter 603. Subsequently, after the pulse waveform is shaped in the buffer, the pulse is output to each gate signal line as a pulse for sequentially selecting the gate signal lines G1 to Gy. When selection in the last row Gy is completed, a pulse is output from theshift register 602 again after a vertical blanking period, and gate signal lines are selected in order.
[0063]
[Example 3]
The actual drive timing when the pixel configuration described inEmbodiment 1 is SES-driven and a reverse bias is applied will be described with reference to FIG. 1A and 1B are timing charts, FIG. 1C shows the potential of the counter electrode, and FIG. 1D shows a pixel structure.
[0064]
As shown in FIG. 1A, one frame period is divided into four subframe periods SF1 to SF4. Each sub-frame has an address (writing) period Ta and a sustain (light emission) period Ts. In addition, the address (write) period Ta is longer than the sustain (light emission) period Ts, and the subframe (here, SF3 and SF4 correspond) is an erase period in addition to the address (write) period Ta and the sustain (light emission) period Ts. Tr, a non-light emitting period Te, and a reverse bias period Tb are provided.
[0065]
The address (writing) period Ta is a period during which a digital video signal is written to the pixel, and the sustain (light emission) period Ts is a period during which the EL element emits light based on the written digital video signal during the address (writing) period Ta. This is a period during which display is performed in a non-light emitting state. The light emission time of each pixel per frame period is determined depending on which subframe the EL element emits light, and gradation display is performed by the difference in the light emission time.
[0066]
The erasing period Tr is a period in which a signal for forcibly setting the EL element to a non-light emitting state is input to the pixel. It is a period. The reverse bias period Tb is a period during which a reverse bias is applied to the EL element.
[0067]
As an operation, first, in the address (write) period Ta1 of SF1, a pulse is inputted to the writegate signal line 112 in order from the first row, the switchingTFT 115 is turned ON, and the driving TFT 117 is turned ON / OFF. A digital video signal is written to each pixel. In the row where the digital video signal is written, the operation immediately proceeds to the sustain (light emission) period Ts1. When the writing operation is completed from the first line to the last line, the address (writing) period Ta1 ends. After the end of the sustain (light emission) period Ta1, pulses are again input to the writegate signal line 112 in order from the first row, the address (write) period Ta2 of SF2 is started, and the sustain (light emission) period Ts2 starts. Move on.
[0068]
Subsequently, the address (write) period Ta3 of SF3 is started. Here, since the sustain (light emission) period Ts3 is shorter than the address (write) period Ta3, it is not possible to move to the next address (write) period Ta4 immediately after the end of the sustain (light emission) period Ts3. Therefore, when the sustain (light emission) period Ts3 of each row ends, the erase period Tr3 starts. In the erasing period Tr3, pulses are sequentially input to the erasinggate signal line 113 from the first row, the erasingTFT 116 is turned on, and the light emission of theEL element 118 is forcibly stopped. Thereafter, the non-light emitting period Te3 is entered.
[0069]
At this time, in normal SES driving, the length of the non-light emission period is from the end of the first row sustain (light emission) period to the end of the last row address (write) period. In the non-light emitting period Te, the potential of the gate electrode of the driving TFT 117 is held, so that the driving TFT 117 is kept off.
[0070]
After the non-display period Te3 ends, the process proceeds to the reverse bias period Tb3. In the reverse bias period Tb3, the potential of the counter electrode is changed as shown in FIG. 1C. Therefore, after the erasing period Tr3 ends, the non-light emitting period Te3 is extended as compared with the normal SES driving, and the non-emitting period It is necessary to provide it during the light emission period.
[0071]
In the reverse bias period Tb3, the potential of the counter electrode is changed from Vc1 to Vc2 by switching theswitch 120 from Vc1 to Vc2, and a reverse bias is applied to theEL element 118.
[0072]
At the end of the desired reverse bias period Tb3, the potential of the counter electrode is set to Vc.2 ToVc1 Switch to. At the same time, the next address (write) period Ta4 is started. Thereafter, the same operation as SF3 is repeated, and when SF4 is completed, one frame is completed and the process proceeds to the next frame.
[0073]
In FIG. 1D, a capacitor is not drawn between the gate electrode of the driving TFT 117 and thecurrent supply line 114, but a capacitor that holds the potential of the gate electrode of the driving TFT 117 for a certain period of time is provided. Also good. If the channel capacity of the driving TFT 117 is sufficient, it is not necessary to provide a capacitor. In addition, the configuration of the erasing gate signal line driving circuit may be changed so that the gate-source voltage is set so that the driving TFT 117 is surely turned off in the non-light emitting period.
[0074]
Here, only the subframe in which the address (write) period Ta is longer than the sustain (light emission) period Ts is provided with the erasure period Tr, the non-light emission period Te, and the reverse bias period Tb, but the address (write) period Ta However, each period may be provided in a subframe shorter than or equal to the sustain (light emission) period Ts, and a reverse bias may be applied to the EL element.
[0075]
In FIG. 1A, the reverse bias period Tb is started after the erasing period Tr is completely completed until the last row. As shown in FIG. 1B, the last row of the erasing period Te is started. And the reverse bias application period Tb3 can be repeated to increase the duty ratio.
[0076]
[Example 4]
A gate signal line driver circuit for writing when the pixel configuration described in Embodiment 2 is driven by SES and a reverse bias is applied will be described with reference to FIG. 8A and the pixel configuration will be described with reference to FIG. .
[0077]
The gate signal line driver circuit in FIG. 8A includes ashift register 802 using a plurality of stages of D flip-flops 801, alevel shifter 803, abuffer 804, aselection circuit 805, and the like. Signals input from the outside are a clock signal (G-CK), an inverted clock signal (G-CKb), a start pulse (G-SP), and a select signal (G-SEL). Aswitch 821 in FIG. 8A corresponds to theselection circuit 805 in FIG.
[0078]
First, in the forward bias period, pulses are sequentially output from theshift register 802 in accordance with the timing of the clock signal, the clock inversion signal, and the start pulse. Subsequently, the amplitude of the pulse is received by thelevel shifter 803. Subsequently, the pulse waveform is shaped in the buffer and then input to theselection circuit 805. In theselection circuit 805, output pulses from thebuffer 804 selected by the select signal are sequentially output to the write gate signal lines G1 to Gy. When the selection in the last row Gy is completed, a pulse is output from theshift register 802 again after a vertical blanking period, and gate signal lines are selected in order.
[0079]
In the reverse bias period, the select signal is switched, and the potential at which the switchingTFT 815 is turned on is output to the write gate signal lines G1 to Gy all at once regardless of the buffer output. At this time, an L-level potential is simultaneously input to thesource signal lines 811 in all columns. Therefore, the switchingTFTs 815 of all the pixels are turned on all at once, an L level potential is input to the gate electrode of the driving TFT 817, and the driving TFT 817 is turned on. When the driving TFT 817 is turned on, the potential of thecurrent supply line 814 is input to the pixel electrode.
[0080]
In the reverse bias period, since the potential of thecounter electrode 819 is switched from Vc1 to Vc2 by theswitch 820, the potential of thecounter electrode 819 becomes higher than the potential of the pixel electrode, and a reverse bias is applied to the EL element. .
[0081]
[Example 5]
FIG. 7A shows a layout example of an element when a pixel having the configuration of FIGS. 1D and 8B shown inEmbodiment Modes 1 and 2 is actually manufactured. FIG. 7B is a cross-sectional view of a portion indicated by XX ′ in FIG.
[0082]
In FIG. 7A,reference numeral 700 denotes a substrate having an insulating surface. A drivingTFT 707 and the like are provided on thesubstrate 700, and source / drain electrodes made of a wiring material are formed so as to be connected to impurity regions forming the source / drain regions of the drivingTFT 707, Thepixel electrodes 708 are provided so as to be connected at overlapping portions. Anorganic conductor film 712 is provided on thepixel electrode 708, and an organic thin film (light emitting layer) 713 is further provided. On the organic thin film (light emitting layer) 713, acounter electrode 714 is provided. Thecounter electrode 714 is formed in a solid form so as to be commonly connected to all the pixels.
[0083]
Among them, what is described as an EL element in the text corresponds to a stacked body of apixel electrode 708, anorganic conductor film 712, an organic thin film (light emitting layer) 713, and acounter electrode 714 in FIG. One of thepixel electrode 708 and thecounter electrode 714 serves as an anode and the other serves as a cathode.
[0084]
Light emitted from the organic thin film (light emitting layer) 713 is emitted through either thepixel electrode 708 or thecounter electrode 714. At this time, in FIG. 7B, a case where light is emitted to the pixel electrode side, that is, a side where a TFT or the like is formed is referred to as bottom emission, and a case where light is emitted to the counter electrode side is referred to as top emission.
[0085]
In the case of bottom emission, thepixel electrode 708 is formed of a transparent conductive film. Conversely, in the case of top emission, thecounter electrode 714 is formed of a transparent conductive film.
[0086]
Note that the structure shown in this embodiment is merely an example, and the pixel layout, the cross-sectional structure, the stacking order of the electrodes of the EL element, and the like are not limited thereto.
[0087]
In a light emitting device for color display, EL elements having emission colors of R, G, and B may be separately applied, or a monochrome EL element is applied in a solid form, and R, G, and B are applied by a color filter. B light emission may be obtained.
[0088]
[Example 6]
In this example, in a light emitting device in which a polymer compound is applied as a light emitting layer and a buffer layer made of a conductive polymer compound is provided between the anode and the light emitting layer, direct current drive (always applying a forward bias) ) And AC drive (forward bias and reverse bias are alternately applied at a constant period) and the results of measurement of luminance degradation are described.
[0089]
FIGS. 3A and 3B show the results of a reliability test when AC driving is performed at a forward bias of 3.7 V, a reverse bias of 1.7 V, a duty of 50%, and an AC frequency of 60 Hz. . 3A is a linear scale, and FIG. 3B is a LOG scale. Initial brightness is about 400cd / cm² Met. For comparison, the results of a reliability test when DC driving (forward bias: 3.65 V) was performed are also shown. As a result, in the direct current drive, the luminance was reduced by half in about 400 hours, whereas in the alternating current drive, even after about 700 hours, the brightness was not reduced to half.
[0090]
3C and 3D show the results of a reliability test when AC driving is performed at a forward bias of 3.8 V, a reverse bias of 1.7 V, a duty of 50%, and an AC frequency of 600 Hz. . 3C is a linear scale, and FIG. 3D is a LOG scale. Initial brightness is about 300cd / cm² Met. For comparison, the results of a reliability test when DC driving (forward bias: 3.65 V) was performed are also shown. As a result, in the direct current drive, the luminance was reduced by half in about 500 hours, whereas in the alternating current drive, about 60% of the initial luminance was maintained even after about 700 hours had elapsed.
[0091]
[Example 7]
Since a light-emitting device using a light-emitting element is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
[0092]
As an electronic device using the light emitting device of the present invention, a television, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio playback device (car audio, audio component, etc.), a notebook personal computer, a game A device, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a digital versatile disc (DVD)) And a device having a display capable of displaying an image). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.
[0093]
FIG. 10A illustrates an EL display, which includes ahousing 1001, anaudio output portion 1002, adisplay portion 1003, and the like. The light emitting device of the present invention can be used for thedisplay portion 1003. Since the light-emitting device is a self-luminous type, a backlight is not necessary, and a display portion thinner than a liquid crystal display can be obtained. The light emitting element display device includes all information display devices such as a personal computer, a TV broadcast receiver, and an advertisement display.
[0094]
FIG. 10C illustrates a large EL display, which includes ahousing 1021, anaudio output portion 1022, and adisplay portion 1023, as in FIG. The light emitting device of the present invention can be used for thedisplay portion 1023.
[0095]
FIG. 10B illustrates a mobile computer, which includes amain body 1011, astylus 1012, adisplay portion 1013, operation buttons 1014, anexternal interface 1015, and the like. The light emitting device of the present invention can be used for thedisplay portion 1013.
[0096]
FIG. 10D illustrates a game machine, which includes amain body 1031, adisplay portion 1032, operation buttons 1033, and the like. The light emitting device of the present invention can be used for thedisplay portion 1032.
[0097]
FIG. 10E illustrates a mobile phone, which includes amain body 1041, anaudio output portion 1042, anaudio input portion 1043, adisplay portion 1044, operation switches 1045, anantenna 1046, and the like. The light-emitting device of the present invention can be used for thedisplay portion 1044. Note that thedisplay portion 1044 can suppress current consumption of the mobile phone by displaying white characters on a black background.
[0098]
If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used in a front type or rear type projector.
[0099]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the organic light emitting material has a very high response speed, the light emitting device is preferable for displaying moving images.
[0100]
It is also suitable for large-screen TVs that are vivid and vivid.
[0101]
In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0102]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any structure shown inEmbodiments 1 to 5.
[0103]
【The invention's effect】
With the light emitting device of the present invention, in SES driving, it becomes possible to apply a reverse bias to an EL element driven with a constant current and improve reliability. Further, the reverse bias is applied by changing only the counter electrode, and the increase in the breakdown voltage and power consumption of the TFT due to the rise in the voltage of the gate signal line driving circuit, which becomes a problem when the current supply line is greatly changed, is suppressed. I can do it. Furthermore, by making the reverse bias smaller than the forward bias, it is possible to reduce power consumption while ensuring improved reliability. Further, by sharing the potential at the time of reverse bias with the power source potential of the source signal line driver circuit or the gate signal line driver circuit, an increase in the number of power sources can be suppressed.
[Brief description of the drawings]
FIG. 1 illustrates one embodiment of the present invention.
FIG. 2 is a diagram showing a pixel configuration of a light-emitting device configured using three transistors.
FIG. 3 is a view showing a reliability test result of an EL element.
FIG. 4 is a block diagram illustrating a structure of a light emitting device.
FIG. 5 is a diagram showing a configuration example of a source signal line driver circuit.
FIG. 6 is a diagram showing a configuration example of a gate signal line driver circuit.
FIGS. 7A and 7B are an element layout example and a cross-sectional view of a pixel portion. FIGS.
FIG. 8 is a diagram showing a configuration example of a gate signal line driver circuit.
FIG. 9 illustrates an example of a light-emitting device incorporated in an electronic device.
FIG. 10 is a diagram showing an example of an electronic apparatus to which the invention can be applied.
[Explanation of symbols]
111 Source signal line
112 Write gate signal line
113 Erasing gate signal line
114 Current supply line
115 TFT for switching
116 Erase TFT
117 Driving TFT
118 EL element
119 Counter electrode
120 switches

Claims

Translated fromJapanese

請求項１又は請求項２において、
前記スイッチング用薄膜トランジスタ、前記消去用薄膜トランジスタがＮチャネル型薄膜トランジスタであり、
前記駆動用薄膜トランジスタがＰチャネル型薄膜トランジスタであり、
前記発光素子において、前記駆動用薄膜トランジスタのソースまたはドレインと電気的に接続されている一方が陽極であり、前記対向電極と電気的に接続されている他方が陰極であることを特徴とする発光装置の駆動方法。In claim 1or claim 2 ,
The switching thin film transistor and the erasing thin film transistor are N-channel thin film transistors,
The driving thin film transistor is a P-channel thin film transistor;
In the light emitting element, a source or drain iselectrically connected toone and the anode of the driving thin film transistor, light emitting device whereinthe counterelectrode on the attachedother is characterized in that it is a cathode Driving method.

請求項１乃至請求項３のいずれか１項において、In any one of Claims 1 thru | or 3,
前記複数の行に配置された複数の画素全ての前記対向電極はスイッチと電気的に接続されており、The counter electrodes of all of the plurality of pixels arranged in the plurality of rows are electrically connected to a switch,
前記スイッチによって前記対向電極の電位を切り換えることにより前記発光素子に前記逆方向バイアス電圧又は順方向バイアス電圧を印加することを特徴とする発光装置の駆動方法。A driving method of a light emitting device, wherein the reverse bias voltage or the forward bias voltage is applied to the light emitting element by switching the potential of the counter electrode by the switch.

請求項１乃至請求項４のいずれか１項において、In any one of Claims 1 thru | or 4,
前記発光素子が発光するときに前記発光素子に印加される前記順方向バイアス電圧ＶThe forward bias voltage V applied to the light emitting element when the light emitting element emits light._１1と前記順方向バイアス電圧に対して極性の反転した前記逆方向バイアス電圧ＶAnd the reverse bias voltage V with the polarity reversed with respect to the forward bias voltage._２2は、Is
｜Ｖ１｜≧｜Ｖ２｜を満たすことを特徴とする発光装置の駆動方法。| V1 | ≧ | V2 | is satisfied, A driving method of a light emitting device.