JP4192327B2 - Information processing apparatus and method, and providing medium - Google Patents

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、情報処理装置及び方法、並びに提供媒体に関し、特に、画像データの送信時に、画像データとは異なる信号を送信する情報処理装置及び方法、並びに提供媒体に関する。
【０００２】
【従来の技術】
最近のデータ転送技術として、LVDS(Low Voltage Differential Signaling)が、一般的に普及しつつある。LVDSは、低電圧差動方式の信号送信方式であり、高速で大容量（約530Mbps乃至1365Mbps）のデータ転送が可能である。LVDS方式は、低電圧差動方式であるため、EMI(Electro-Magnetic Interference)による影響を小さくできるので、特に、EMIの影響を受けやすいディスプレイへの画像情報の転送などに最適である。
【０００３】
【発明が解決しようとする課題】
ところで、転送する画像情報には、同期信号が含まれており、その伝送方式には、２つの方式がある。伝送方式の１つは、１ビットのイネーブル信号に、水平同期信号と垂直同期信号を多重化して伝送する方式であり、もう１つの伝送方式は、水平同期信号と垂直同期信号を各々分けて２ビットで伝送する方式である。
【０００４】
この同期信号の伝送方式は、システムによって静的に決まるものであるが、LVDSには、水平同期信号、垂直同期信号、およびイネーブル信号のそれぞれについて１ビットずつ確保され、どちらの同期信号の伝送方式にも対応できるようになされている。
【０００５】
このため、例えば、パーソナルコンピュータの本体からLVDS方式で画像情報をディスプレイに転送し、画像を表示させるようにした場合、水平同期信号と垂直同期信号を多重化して１ビットのイネーブル信号で同期信号を伝送する方式を用いると、水平同期信号と垂直同期信号の２ビットの送信されていない余剰ビットが発生し、水平同期信号と垂直同期信号の各々を２ビットで伝送する同期信号の伝送方式を用いると、イネーブル信号の１ビットの送信されていない余剰ビットが発生するという課題があった。
【０００６】
また、例えば、ディスプレイ近傍に、ディスプレイ以外にパーソナルコンピュータによって駆動させる駆動装置があった場合、上述のような余剰ビットがあるにも拘わらず、その駆動装置専用の信号線およびインターフェースを設けなければならないという課題があった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、LVDS方式により画像データを転送する際に、画像データと合わせて、画像データと異なる信号を送信させることにより、効果的に、かつ、省スペースで、データを転送することができるようにするものである。
【０００８】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳手段と、所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送手段とを備え、前記表示手段は、さらに、前記転送手段により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出手段と、前記抽出手段により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整手段とを有する。
【０００９】
請求項２に記載の情報処理方法は、複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳ステップと、所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送ステップと、前記転送ステップの処理により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出ステップと、前記抽出ステップの処理により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整ステップとを含む。
【００１０】
請求項３に記載の提供媒体は、複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳ステップと、所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送ステップと、前記転送ステップの処理により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出ステップと、前記抽出ステップの処理により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供する。
【００１１】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の提供媒体においては、複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号が重畳され、所定の信号線の信号がLCDと前記バックライトを含む表示手段に転送される。また、転送された信号から、前記フラグが付けられた前記調光信号が抽出され、抽出された前記調光信号が前記バックライトに出力され、前記バックライトの明るさが調整される。
【００１２】
【発明の実施の形態】
以下、本発明の情報処理装置の一実施の形態を図面を参照して説明する。
【００１３】
図１乃至図６は、本発明を適用した携帯型パーソナルコンピュータの構成例を表している。このパーソナルコンピュータ１は、ミニノート型のパーソナルコンピュータとされ、基本的に、本体２と、本体２に対して開閉自在とされている表示部３により構成されている。図１は、表示部３を本体２に対して開いた状態を示す外観斜視図、図２は、図１の平面図、図３は、表示部３を本体２に対して閉塞した状態を示す左側側面図、図４は、表示部３を本体２に対して１８０度開いた状態を示す右側側面図、図５は、図３の正面図、図６は、図４の底面図である。 本体２には、各種の文字や記号などを入力するとき操作されるキーボード４、マウスカーソルを移動するさせるときなどに操作されるトラックポイント（商標）５が、その上面に設けられている。また、本体２の上面には、音を出力するスピーカ８と、表示部３に設けられているCCDビデオカメラ２３で撮像するとき操作されるシャッタボタン１０がさらに設けられている。
【００１４】
表示部３の上端部には、ツメ１３が設けられており、図３に示すように、表示部３を本体２に対して閉塞した状態において、ツメ１３に対向する位置における本体２には、ツメ１３が嵌合する孔部６が設けられている。本体２の前面には、スライドレバー７が前面に平行に移動可能に設けられており、スライドレバー７は孔部６に嵌合したツメ１３と係合してロックし、またロック解除することができるようになっている。ロックを解除することにより、表示部３を本体２に対して回動することができる。ツメ１３の隣には、マイクロホン２４が取り付けられている。このマイクロホン２４は、図６にも示すように、背面からの音も収音できるようになされている。
【００１５】
本体２の正面にはまた、プログラマブルパワーキー（PPK）９が設けられている。本体２の右側面には、図４に示すように、排気孔１１が設けられており、本体２の前面下部には、図５に示すように、吸気孔１４が設けられている。さらに、排気孔１１の右側には、PCMCIA（Personal Comuputer Memory Card International Association）カード（PCカード）を挿入するためのスロット１２が設けられている。
【００１６】
表示部３の正面には、画像を表示するLCD（Liquid Crystal Display）２１が設けられており、その上端部には、撮像部２２が、表示部３に対して回動自在に設けられている。すなわち、この撮像部２２は、LCD２１と同一の方向と、その逆の方向（背面の方向）との間の１８０度の範囲の任意の位置に回動することができるようになされている。撮像部２２には、CCDビデオカメラ２３が取り付けられている。
【００１７】
表示部３の下側の本体側には、電源ランプPL、電池ランプBL、メッセージランプML、その他のLEDよりなるランプが設けられている。尚、図３に示す符号３１は、本体２の左側面に設けられた電源スイッチであり、図５に示す符号２５は、CCDビデオカメラ２３のフォーカスを調整する調整リングである。さらに、図６に示す符号２６は、本体２内に増設メモリを取り付けるための開口部を被覆する蓋であり、符号４１は、蓋２６のロックツメを外すためのピンを挿入する小孔である。 図７は、パーソナルコンピュータ１の内部の構成を表している。内部(PCI(Peripheral Componet Interconnect))バス５１には、CPU（Central Processing Unit）５２、必要に応じて挿入されるPCカード５３、RAM（Random Access Memory）５４、およびグラフィックチップ８１が接続されている。この内部バス５１は、外部(ISA(Industrial Standard Architecture))バス５５に接続されており、外部バス５５には、ハードディスクドライブ（HDD）５６、I/O（入出力）コントローラ５７、キーボードコントローラ５８、トラックポイントコントローラ５９、サウンドチップ６０、LCDコントローラ８３、モデム５０などが接続されている。
【００１８】
CPU５２は、各機能を統括するコントローラであり、PCカード５３は、オプションの機能を付加するとき適宜装着される。
【００１９】
RAM５４の中には、起動が完了した時点において、電子メールプログラム（アプリケーションプログラム）５４Ａ、オートパイロットプログラム（アプリケーションプログラム）５４Ｂ、そしてOS（基本プログラム）５４ＣがHDD５６から転送され、記憶される。
【００２０】
電子メールプログラム５４Ａは、電話回線のような通信回線などからネットワーク経由で通信文を授受するプログラムである。電子メールプログラム５４Ａは、特定機能としての着信メール取得機能を有している。この着信メール取得機能は、メールサーバ９３に対して、そのメールボックス９３Ａ内に自分（利用者）宛のメールが着信しているかどうかを確認して、自分宛のメールがあれば取得する処理を実行する。
【００２１】
オートパイロットプログラム５４Ｂは、予め設定された複数の処理（またはプログラム）などを、予め設定された順序で順次起動して、処理するプログラムである。
【００２２】
OS（基本プログラムソフトウェア）５４Ｃは、Windows95あるいはWindows98（商標）に代表される、コンピュータの基本的な動作を制御するものである。
【００２３】
一方、外部バス５５側のハードディスクドライブ（HDD）５６には、電子メールプログラム５６Ａ、オートパイロットプログラム５６Ｂ、OS（基本プログラムソフトウェア）５６Ｃが記憶されている。ハードディスクドライブ５６内のOS５６Ｃ、オートパイロットプログラム５６Ｂ、および電子メールプログラム５６Ａは、起動（ブートアップ）処理の過程で、RAM５４内に順次転送され、格納される。
【００２４】
I/Oコントローラ５７は、マイクロコントローラ６１を有し、このマイクロコントローラ６１には、I/Oインタフェース６２が設けられている。このマイクロコントローラ６１内では、I/Oインタフェース６２、CPU６３、RAM６４、ROM６９が相互に接続されて構成されている。このRAM６４は、キー入力ステイタスレジスタ６５、LED（発光ダイオード）制御レジスタ６６、設定時刻レジスタ６７、レジスタ６８を有している。設定時刻レジスタ６７は、ユーザが予め設定した時刻（起動条件）になると起動シーケンス制御部７６の動作を開始させる際に利用される。レジスタ６８は、予め設定された操作キーの組み合わせ（起動条件）と、起動すべきアプリケーションプログラムの対応を記憶するもので、その記憶された操作キーの組み合わせがユーザにより入力されると、その記憶されたアプリケーションプログラム（例えば電子メール）が起動されることになる。
【００２５】
キー入力ステイタスレジスタ６５は、ワンタッチ操作用のプログラマブルパワーキー（PPK）９が押されると、操作キーフラグが格納されるようになっている。LED制御レジスタ６６は、レジスタ６８に記憶されたアプリケーションプログラム（電子メール）の立上げ状態を表示するメッセージランプMLの点灯を制御するものである。設定時刻レジスタ６７は、所定の時刻を任意に設定することができるものである。
【００２６】
なお、このマイクロコントローラ６１には、バックアップ用のバッテリ７４が接続されており、各レジスタ６５，６６，６７の値は、本体２の電源がオフとされている状態においても保持されるようになっている。
【００２７】
マイクロコントローラ６１内のROM６９の中には、ウェイクアッププログラム７０、キー入力監視プログラム７１、LED制御プログラム７２が予め格納されている。このROM６９は、例えばEEPROM（electrically erasable and programmable read only memory）で構成されている。このEEPROMはフラッシュメモリとも呼ばれている。さらにマイクロコントローラ６１には、常時現在時刻をカウントするRTC（Real-Time Clock）７５が接続されている。
【００２８】
ROM６９の中のウェイクアッププログラム７０は、RTC７５から供給される現在時刻データに基づいて、設定時刻レジスタ６７に予め設定された時刻になったかどうかをチェックして、設定された時刻になると、所定の処理（またはプログラム）などの起動をするプログラムである。キー入力監視プログラム７１は、PPK９が利用者により押されたかどうかを常時監視するプログラムである。LED制御プログラム７２は、メッセージランプMLの点灯を制御するプログラムである。
【００２９】
ROM６９には、さらにBIOS（Basic Input/Output System）７３が書き込まれている。このBIOSとは、基本入出力システムのことをいい、OSやアプリケーションソフトウェアと周辺機器（ディスプレイ、キーボード、ハードディスクドライブなど）の間でのデータの受け渡し（入出力）を制御するソフトウェアプログラムである。
【００３０】
外部バス５５に接続されているキーボードコントローラ５８は、キーボード４からの入力をコントロールする。トラックポイントコントローラ５９は、トラックポイント５の入力を制御する。
【００３１】
サウンドチップ６０は、マイクロホン２４からの入力を取り込み、あるいは内蔵スピーカ８に対して音声信号を供給する。
【００３２】
モデム５０は、公衆電話回線９０、インターネットサービスプロバイダ９１を介して、インターネットなどの通信ネットワーク９２やメールサーバ９３などに接続することができる。
【００３３】
内部バス５１に接続されているグラフィックチップ８１には、CCDビデオカメラ２３で取り込んだ画像データが、処理部８２で処理された後、入力されるようになされている。グラフィックチップ８１は、処理部８２を介してCCDビデオカメラ２３より入力されたビデオデータを、内蔵するVRAM８１Ａに記憶し、適宜、これを読み出して、LCDコントローラ８３に出力する。LCDコントローラ８３は、グラフィックチップ８１より供給された画像データ（TTL(Transistor-Transistor Logic)信号）をLVDSドライバ８５に出力する。また、PWM(Pulse Width Modulation)回路８４は、I/Oコントローラ５７から外部バス５５を介して送られてくるバックライト８８を制御する調光信号を受け取り、これをPWMデータに変換した後、LVDSドライバ８５に出力する。LCDコントローラ８３からの画像データとPWM回路８４からの調光信号をTTL信号で受信したLVDSドライバ８５は、受信したTTL信号を後述するLVDS信号に変換し、表示部３に出力する。
【００３４】
LVDSドライバ８５から送信されたLVDS信号は、表示部３のLVDSレシーバ８６によって再びTTL信号に変換され、変換された画像データは、LCD２１に出力され、表示される。LVDSレシーバ８６から出力された調光信号は、平均値回路８７によってアナログ化された後、バックライト８８に出力され、バックライト８８が、LCD２１を後方から照明するようになされている。
【００３５】
電源スイッチ３１は、電源をオンまたはオフするとき操作される。半押しスイッチ３２は、シャッタボタン１０が半押し状態にされたときオンされ、全押しスイッチ３３は、シャッタボタン１０が全押し状態にされたときオンされる。反転スイッチ３４は、撮像部２２が１８０度回転されたとき（CCDビデオカメラ２３がLCD２１の反対側を撮像する方向に回転されたとき）、オンされるようになされている。
【００３６】
図８は、本体２のLVDSドライバ８５から表示部３のLVDSレシーバ８６に画像データを伝送する部分の詳細な構成例を示している。グラフィックチップ８１は、画像データ（TTL信号）を発生し、LCDコントローラ８３に出力する。画像データには、赤色信号、緑色信号、青色信号、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号が含まれている。
【００３７】
LCDコントローラ８３は、赤色信号、緑色信号、および青色信号について、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３から各々６ビットのデータTxIN０乃至TxIN５，TxIN６乃至TxIN１１，TxIN１２乃至TxIN１７を出力し、並列に（従って、合計１８ビットのデータとして）LVDSドライバ８５に送信する。
【００３８】
また、LCDコントローラ８３は、水平同期信号、垂直同期信号、イネーブル信号、およびクロック信号を、各々水平同期信号発信部１０４、垂直同期信号発信部１０５、イネーブル信号発信部１０６およびクロック信号発信部１０７から１ビットのデータTxIN１８，TxIN１９，TxIN２０として出力し、LVDSドライバ８５に送信する。
【００３９】
LVDSドライバ８５は、信号切替装置１１１、信号変換装置１１２、PLL(Phase Locked Loop)回路１１３、および差動信号発信回路１１４乃至１１７を有している。
【００４０】
信号切替装置１１１は、同期信号の伝送方式によって動作が異なる。同期信号の伝送方式は、水平同期信号と垂直同期信号を多重化し、イネーブル信号１ビットのみで同期信号を伝送する方式か、あるいは水平同期信号と垂直同期信号の各々を２ビットで同期信号を伝送する方式のいずれかである。
【００４１】
同期信号の伝送方式が、上述の前者であった場合（イネーブル信号１ビットのみの場合）、信号切替装置１１１は、イネーブル信号発信部１０６からのイネーブル信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されない水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号線（計２ビット）に、PWM回路８４から送信されてくる調光信号に調光信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４２】
また、同期信号の伝送方式が、上述の後者であった場合（水平同期信号と垂直同期信号の２ビットの場合）、信号切替装置１１１は、水平同期信号発信部１０４および垂直同期信号発信部１０５からの信号をそのまま、信号変換装置１１２に転送すると共に、信号が転送されていないイネーブル信号発信部１０６からの信号線（１ビット）にPWM回路８４から送信されてくる調光信号に調光信号であることを示すフラグを付けて供給し、信号変換装置１１２に送る。
【００４３】
尚、信号切替装置１１１は、水平同期信号発信部１０４、垂直同期信号発信部１０５およびイネーブル信号発信部１０６からの電源投入後最初に入力される信号の有無によって同期信号の伝送方式を判定し、以降はその判定された上記いずれかの同期信号の伝送方式に対応した処理が実行される。
【００４４】
信号変換装置１１２は、赤色信号発信部１０１、緑色信号発信部１０２、青色信号発信部１０３、および信号切替装置１１１から並列に送られてくる合計２１ビットの信号を受信し、３つの信号に変換し、差動信号発信回路１１４乃至１１６に出力する。
【００４５】
PLL回路１１３は、クロック信号発信部１０７から送られてくるクロック信号（TxCLKIN）に対して内部の発振回路の出力位相を同期させ、内部クロックとの間に生じる時間差を回路的に制御して調整し、高速なクロックアクセス時間や高速の動作周波数を実現する。このPLL回路１１３によって、発生されたクロック信号は、差動信号発信回路１１７に供給され、差動信号発信回路１１７は、差動信号としてのクロック信号（R1CLKIN+およびR1CLKIN-）を表示部３に出力する。
【００４６】
差動信号発信回路１１４乃至１１７は、受信した信号を差動信号に変換して出力する。この差動信号は、絶対値が同じで、逆極性の２つの信号とされている。例えば、入力値が１Ｖであった場合、差動信号発信回路１１４乃至１１７は、１Ｖの信号と−１Ｖの信号の２つの信号を発生する。また、受信する場合、後述する差動信号受信回路１２４乃至１２７は、１Ｖの信号と−１Ｖの信号の差をとり、２で除する演算（（１−（−１））／２＝１）を行う。
【００４７】
上述の様に転送することによって、ノイズに対して強い信号の転送が可能となる。すなわち、例えば１Ｖの信号を送信した場合に生じたノイズが、αＶであった場合、受信側は、（１＋α）Ｖと（−１＋α）Ｖの信号を受信することになる。このときに上述のように差をとって２で除する（（（１＋α）−（−１＋α））／２＝１）ことによってノイズは、打ち消されるので、ノイズに対して強い信号の送受信が可能となる。
【００４８】
この様にLVDSドライバ８５は、TxIN０乃至TxIN２０とTxCLKINの合計２２ビットの並列信号を４つの信号として表示部３に出力する。
【００４９】
図９は、信号変換装置１１２が、受信した信号を３つの信号に変換し、差動信号発信回路１１４乃至１１６から出力させる際の送信信号（LVDS信号）に対する入力信号（TTL信号）の配置の例を示している。図９の例では、赤色信号発信部１０１、緑色信号発信部１０２、および青色信号発信部１０３が出力する赤色信号TxIN０乃至TxIN５、緑色信号TxIN６乃至TxIN１１、および青色信号TxIN１２乃至TxIN１７が、それぞれ１クロックの周期内にシリアルに配置されている。
【００５０】
水平同期信号と垂直同期信号がそれぞれ１ビットずつを用いて送られる場合、TxIN１８，TxIN１９が用いられ、最後の１ビットTxIN２０は、余剰ビットとなる。水平同期信号と垂直同期信号が、多重化され、１ビットのイネーブル信号として送られる場合、TxIN２０が用いられ、TxIN１８，TxIN１９の２ビットは余剰ビットとなる。この余剰ビットを用いて、調光信号が送られる。
【００５１】
PWM回路８４は、入力される調光信号をPWMデータにパルス化し、LVDSドライバ８５の信号切替装置１１１に出力する。図１０は、PWM回路８４に入力される信号とクロック信号に基づいて生成され、出力される信号を示している。尚、説明の便宜上、外部バス５５を介して入力される入力信号（図１０（Ａ））は、アナログ信号として示されている。
【００５２】
外部バス５５を介して、図１０（Ａ）に示されるような入力信号が入力されると、クロック信号発信部１０７より入力される。図１０（Ｂ）に示されるクロック信号に同期して、図１０（Ｃ）に示されるように信号が出力される。図１０に示されるように、入力信号のレベルが低い（調光を暗くする）場合は、出力信号のパルス幅が狭くなり、逆に、入力信号レベルが高い（調光を明るくする）場合、出力信号のパルス幅が、広くなる。これによって、後述するバックライト８８の明るさが調整される。
【００５３】
LVDSドライバ８５から送信されてくる４つの信号（実際には８本の信号線からの信号）は、差動信号受信回路１２４乃至１２７によって受信される。受信された信号は、各々の差動信号受信回路で上述のように、対となる信号と差がとられ、２で除された後、信号変換装置１２２およびPLL回路１２３に出力される。
【００５４】
信号変換装置１２２は、受信された３つの信号（LVDS信号）を、TTL信号に変換する。変換されたTTL信号は、LVDSドライバ８５の信号変換装置１１２に入力された信号TxIN０乃至TxIN２０に対応する信号RxOUT０乃至RxOUT２０として出力される。赤色信号として出力された信号RxOUT０乃至RxOUT５は、LCD２１の赤色信号受信部１３１に、緑色信号として出力された信号RxOUT６乃至RxOUT１１は、緑色信号受信部１３２に、青色信号として出力された信号RxOUT１２乃至RxOUT１７は、青色信号受信部１３３に、それぞれ出力される。水平同期信号、垂直同期信号、イネーブル信号、および調光信号として出力される信号RxOUT１８乃至RxOUT２０は、信号切替装置１２１に出力される。
【００５５】
信号切替装置１２１は、受信した信号RxOUT１８乃至RxOUT２０の中から調光信号のフラグのついた調光信号のみを抽出し、平均値回路８７に出力する。それ以外の信号は、垂直同期信号、水平同期信号、またはイネーブル信号とみなして、それぞれを、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力する。
【００５６】
平均値回路８７に入力された調光信号は、平均値回路８７によって、パルス化された信号からアナログ信号に変換され、バックライト８８に出力される。
【００５７】
PLL回路１２３に入力された信号は、LVDSドライバ８５のPLL回路１１３に入力されたクロック信号TxCLKINに対応するクロック信号RxCLKOUTに復調され、クロック信号受信部１３７に出力される。
【００５８】
LCD２１は、上述のように赤色信号受信部１３１、緑色信号受信部１３２、青色信号受信部１３３、水平同期信号受信部１３４、垂直同期信号受信部１３５、イネーブル信号受信部１３６、およびクロック信号受信部１３７のそれぞれで受信されたTTL信号に基づいて、画像データを表示する。
【００５９】
次に、図１１のフローチャートを参照して、本体２のCPU６３（またはCPU５２）が、画像データと共に調光信号を表示部３に送信するときの動作について説明する。CPU６３は、ステップＳ１１において、外部バス５５を介してPWM回路８４に、調光信号を出力する。PWM回路８４は、LCDコントローラ８３のクロック信号発信部１０７からクロック信号を受信すると共に、CPU６３から受信した調光信号を図１０（Ｃ）に示すようにPWMデータにパルス化し、信号切替装置１１１に出力する。
【００６０】
信号切替装置１１１は、ステップＳ１２において、パルス化された調光信号を受信し、ステップＳ１３において、使用されていない信号線に、PWM回路８４から送られてきた調光信号に調光信号のフラグを付けて供給し、信号変換装置１１２に送信する。上述の同期信号の伝送方式によって、使用されていない信号線は、水平同期信号および垂直同期信号の２ビットの信号線か、または、イネーブル信号の１ビットの信号線である。
【００６１】
ステップＳ１４において、信号変換装置１１２は、受信した全てのTTL信号をLVDS信号に変換し、差動信号発信装置１１４乃至１１６を介して表示部３に送信し、本体２の処理は終了する。
【００６２】
次に、図１２を参照して、表示部３の動作について説明する。LVDSドライバ８５からのLVDS信号を受信すると処理が開始され、ステップＳ２１において、信号変換装置１２２は、受信した全てのLVDS信号を、TTL信号に変換し、出力する。ステップＳ２２において、信号切替装置１２１は、信号変換装置１２２から出力されたTTL信号を受信する。
【００６３】
ステップＳ２３において、信号切替装置１２１は、受信したTTL信号の中から、調光信号のフラグを持つ、調光信号を抽出する。そして、信号切替装置１２１は、ステップＳ２４において、この抽出した調光信号だけを平均値回路８７に転送する。尚、調光信号のフラグを持たない信号は、水平同期信号、垂直同期信号、またはイネーブル信号とみなされ、それぞれ、水平同期信号受信部１３４、垂直同期信号受信部１３５、またはイネーブル信号受信部１３６に出力される。
【００６４】
ステップＳ２５において、平均値回路８７は、受信したパルス化された調光信号をアナログ化し、バックライト８８に出力する。バックライト８８は、受信した調光信号に基づいた明るさに調整され、その明るさで、LCD２１を後方から照明し、表示部３の処理は終了される。
【００６５】
尚、この例においては画像情報とは異なる信号として調光信号を送信したが、表示部３に、LCD２１以外に、駆動装置が存在する場合、その駆動装置を駆動させる信号を送信するようにしても良い。
【００６６】
以上の様にして、画像データと共に画像データと異なる信号を送るようにしたので、特別に、画像データと異なる調光信号用のケーブルやインターフェースを必要とせず、バックライト８８への調光信号の高速な送信が可能となる。
【００６７】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００６８】
【発明の効果】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の提供媒体によれば、余剰なビットを無駄なく使用できると共に、所定の信号とは異なる信号用にケーブルやインターフェースを増設することなく、高速な送信をすることができるようになる。
【図面の簡単な説明】
【図１】本発明を適用した携帯型パーソナルコンピュータの表示部を本体に対して開いた状態を示す外観斜視図である。
【図２】図１の携帯型パーソナルコンピュータの平面の構成を示す平面図である。
【図３】図１の携帯型パーソナルコンピュータの表示部を本体に対して閉塞した状態を示す左側面図である。
【図４】図１の携帯型パーソナルコンピュータの表示部を本体に対して１８０度開いた状態を示す右側面図である。
【図５】図３の携帯型パーソナルコンピュータの正面の構成を示す正面図である。
【図６】図４の携帯型パーソナルコンピュータの底面の構成を示す底面図である。
【図７】図１の携帯型パーソナルコンピュータの内部の電気的構成例を示すブロック図である。
【図８】本体のLVDSドライバから表示部のLVDSレシーバに画像データを伝送する部分の詳細な構成を示す図である。
【図９】 LVDS信号の送信におけるTTL信号の配置を説明する図である。
【図１０】図７のPWM回路の入出力信号の波形を示すグラフである。
【図１１】本体が調光信号を画像データと共に送信するときの動作を説明するフローチャートである。
【図１２】画像データと共に調光信号を受信するときの表示部の動作を説明するフローチャートである。
【符号の説明】
１ パーソナルコンピュータ， ２ 本体， ３ 表示部， ６１ マイクロコントローラ， ８１ グラフィックチップ， ８１Ａ VRAM， ８２ 処理部， ８３ LCDコントローラ， ８４ PWM回路， ８５ LVDSドライバ， ８６ LVDSレシーバ， ８７ 平均値回路， ８８ バックライト， １０１ 赤色信号発信部， １０２ 緑色信号発信部， １０３ 青色信号発信部， １０４水平同期信号発信部， １０５ 垂直同期信号発信部， １０６ イネーブル信号発信部， １０７ クロック信号発信部， １１１ 信号切替装置， １１２ 信号変換装置， １１３ PLL回路， １１４乃至１１７ 差動信号発信回路， １２１ 信号切替装置， １２２ 信号変換装置， １２３ PLL回路，１２４乃至１２７ 差動信号受信回路， １３１ 赤色信号受信部， １３２緑色信号受信部， １３３ 青色信号受信部， １３４ 水平同期信号受信部， １３５ 垂直同期信号受信部， １３６ イネーブル信号受信部， １３７クロック信号受信部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an information processing apparatus and method, and a providing medium, and more particularly, to an information processing apparatus and method and a providing medium that transmit a signal different from image data when transmitting image data.
[0002]
[Prior art]
As a recent data transfer technology, LVDS (Low Voltage Differential Signaling) is generally spreading. LVDS is a low-voltage differential signal transmission method, which enables high-speed and large-capacity (about 530 Mbps to 1365 Mbps) data transfer. Since the LVDS method is a low voltage differential method, the influence of EMI (Electro-Magnetic Interference) can be reduced, and is particularly suitable for transferring image information to a display that is susceptible to EMI.
[0003]
[Problems to be solved by the invention]
Incidentally, the image information to be transferred includes a synchronization signal, and there are two transmission methods. One transmission method is a method in which a horizontal synchronization signal and a vertical synchronization signal are multiplexed and transmitted on a 1-bit enable signal, and another transmission method is a method in which the horizontal synchronization signal and the vertical synchronization signal are divided into two. This is a bit transmission method.
[0004]
This synchronization signal transmission method is statically determined by the system. In LVDS, one bit is secured for each of the horizontal synchronization signal, the vertical synchronization signal, and the enable signal. It is made to be able to cope with.
[0005]
For this reason, for example, when image information is transferred from the main body of the personal computer to the display by the LVDS method and an image is displayed, the horizontal synchronizing signal and the vertical synchronizing signal are multiplexed and the synchronizing signal is generated by a 1-bit enable signal. When the transmission method is used, two untransmitted surplus bits of the horizontal synchronization signal and the vertical synchronization signal are generated, and the synchronization signal transmission method is used in which each of the horizontal synchronization signal and the vertical synchronization signal is transmitted by 2 bits. Then, there is a problem that an extra bit of 1 bit of the enable signal is not transmitted.
[0006]
For example, when there is a drive device driven by a personal computer in addition to the display near the display, a signal line and an interface dedicated to the drive device must be provided even though there is a surplus bit as described above. There was a problem.
[0007]
The present invention has been made in view of such a situation, and when transferring image data according to the LVDS method, by transmitting a signal different from the image data together with the image data, and effectively It is possible to transfer data in a space-saving manner.
[0008]
[Means for Solving the Problems]
The information processing apparatus according toclaim 1 isa dimming signal on a predetermined signal line at a time different from a time at whicha signal of aplurality of bits of image data ispredicted to occupy aplurality of predetermined signal lines. A superimposing means for superimposing adimming signal of thebacklight oftheLCDwith a flag representing, and a transfer meansfor transferring a signal of a predetermined signal line to thedisplay means including theLCDand the backlight, the display means Further, the extraction means for extracting the dimming signal with the flag from the signal transferred by the transfer means, and outputting the dimming signal extracted by the extraction means to the backlight, Adjusting means for adjusting the brightness of the backlight.
[0009]
The information processing method according toclaim 2 isa dimming signal on a predetermined signal line at a time different from a time at whicha signal of aplurality of bits of image data ispredicted to occupy aplurality of predetermined signal lines. A superimposing step of superimposing adimming signal of thebacklight oftheLCDwith a flag representing, a transfer stepof transferring a signal of a predetermined signal line to thedisplay means including theLCDand the backlight, and processing of the transfer step An extraction step for extracting the dimming signal with the flag from the transferred signal, and outputting the dimming signal extracted by the processing of the extraction step to the backlight, and the brightness of the backlight Adjusting step.
[0010]
The providing medium according toclaim 3 isa dimming signal on a predetermined signal line at a time different from a time at whicha signal of aplurality of bits of image data ispredicted to occupy aplurality of predetermined signal lines.A superimposing step of superimposing adimming signal ofanLCDbacklightwith a flagindicating, a transfer stepof transferring a signal of a predetermined signal line to thedisplay means including theLCDand the backlight, and transferring bythe processing of the transfer step An extraction step for extracting the dimming signal to which the flag is attached, and the dimming signal extracted by the processing of the extraction step is output to the backlight, and the brightness of the backlight is adjusted. A computer-readable program for executing a process includingan adjustment step for adjustment is provided.
[0011]
The information processing apparatus according toclaim 1, information processing method according toclaim 2, and in the providing medium according toclaim 3, thesignal of the image data of a plurality of bits occupies aplurality of predetermined signal lineprediction at different times, and the time to be, to a predetermined signalline,the dimming signal of theLCDbacklight flagged indicating that the dimming signal is superimposed,the back signal of a predetermined signal line isanLCD Transferred todisplay means including light .Further, the dimming signal with the flag is extracted from the transferred signal, the extracted dimming signal is output to the backlight, and the brightness of the backlight is adjusted.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of an information processing apparatus of the present invention will be described with reference to the drawings.
[0013]
1 to 6 show a configuration example of a portable personal computer to which the present invention is applied. Thepersonal computer 1 is a mini-notebook type personal computer, and basically includes amain body 2 and adisplay unit 3 that can be opened and closed with respect to themain body 2. 1 is an external perspective view showing a state in which thedisplay unit 3 is opened with respect to themain body 2, FIG. 2 is a plan view of FIG. 1, and FIG. 3 shows a state in which thedisplay unit 3 is closed with respect to themain body 2. 4 is a right side view showing a state in which thedisplay unit 3 is opened 180 degrees with respect to themain body 2, FIG. 5 is a front view of FIG. 3, and FIG. 6 is a bottom view of FIG. Themain body 2 is provided with akeyboard 4 that is operated when inputting various characters and symbols, and a track point (trademark) 5 that is operated when moving a mouse cursor. Further, on the upper surface of themain body 2, there are further provided a speaker 8 that outputs sound and ashutter button 10 that is operated when taking an image with the CCD video camera 23 provided in thedisplay unit 3.
[0014]
A claw 13 is provided at the upper end of thedisplay unit 3, and themain body 2 at a position facing the claw 13 in a state where thedisplay unit 3 is closed with respect to themain body 2, as shown in FIG. 3, A hole 6 into which the claw 13 is fitted is provided. A slide lever 7 is provided on the front surface of themain body 2 so as to be movable in parallel with the front surface. The slide lever 7 can be engaged with a claw 13 fitted in the hole 6 to be locked and unlocked. It can be done. Thedisplay unit 3 can be rotated with respect to themain body 2 by releasing the lock. Next to the claw 13, amicrophone 24 is attached. As shown in FIG. 6, themicrophone 24 can collect sound from the back side.
[0015]
A programmable power key (PPK) 9 is also provided on the front surface of themain body 2. As shown in FIG. 4, an exhaust hole 11 is provided on the right side surface of themain body 2, and anintake hole 14 is provided at the lower front surface of themain body 2 as shown in FIG. 5. Furthermore, a slot 12 for inserting a PCMCIA (Personal Computer Memory Card International Association) card (PC card) is provided on the right side of the exhaust hole 11.
[0016]
An LCD (Liquid Crystal Display) 21 for displaying an image is provided on the front surface of thedisplay unit 3, and an imaging unit 22 is provided at an upper end portion thereof so as to be rotatable with respect to thedisplay unit 3. . That is, the imaging unit 22 can be rotated to an arbitrary position within a range of 180 degrees between the same direction as theLCD 21 and the opposite direction (rear direction). A CCD video camera 23 is attached to the imaging unit 22.
[0017]
On the lower main body side of thedisplay unit 3, a power lamp PL, a battery lamp BL, a message lamp ML, and other lamps including LEDs are provided. 3 is a power switch provided on the left side surface of themain body 2, and reference numeral 25 shown in FIG. 5 is an adjustment ring for adjusting the focus of the CCD video camera 23. Further,reference numeral 26 shown in FIG. 6 is a lid that covers an opening for attaching the additional memory in themain body 2, andreference numeral 41 is a small hole for inserting a pin for removing the lock claw of thelid 26. FIG. 7 shows the internal configuration of thepersonal computer 1. To an internal (PCI (Peripheral Componet Interconnect)) bus 51, a CPU (Central Processing Unit) 52, a PC card 53 inserted as necessary, a RAM (Random Access Memory) 54, and agraphic chip 81 are connected. . The internal bus 51 is connected to an external (ISA (Industrial Standard Architecture))bus 55. Theexternal bus 55 includes a hard disk drive (HDD) 56, an I / O (input / output)controller 57, a keyboard controller 58, A track point controller 59, a sound chip 60, anLCD controller 83, a modem 50, and the like are connected.
[0018]
The CPU 52 is a controller that controls each function, and the PC card 53 is appropriately mounted when adding an optional function.
[0019]
In the RAM 54, when the activation is completed, an e-mail program (application program) 54A, an autopilot program (application program) 54B, and an OS (basic program) 54C are transferred from the HDD 56 and stored.
[0020]
The e-mail program 54A is a program for sending and receiving communication texts via a network from a communication line such as a telephone line. The electronic mail program 54A has an incoming mail acquisition function as a specific function. This incoming mail acquisition function checks the mail server 93 to check whether a mail addressed to itself (user) has arrived in the mail box 93A, and if there is a mail addressed to itself, acquires the mail. Execute.
[0021]
The autopilot program 54B is a program for sequentially starting and processing a plurality of preset processes (or programs) in a preset order.
[0022]
The OS (basic program software) 54C controls basic operations of the computer represented by Windows 95 or Windows 98 (trademark).
[0023]
On the other hand, the hard disk drive (HDD) 56 on theexternal bus 55 side stores an e-mail program 56A, an autopilot program 56B, and an OS (basic program software) 56C. The OS 56C, the autopilot program 56B, and the e-mail program 56A in the hard disk drive 56 are sequentially transferred and stored in the RAM 54 in the course of startup (boot-up) processing.
[0024]
The I /O controller 57 has a microcontroller 61, and the microcontroller 61 is provided with an I / O interface 62. In the microcontroller 61, an I / O interface 62, a CPU 63, a RAM 64, and a ROM 69 are connected to each other. The RAM 64 includes a key input status register 65, an LED (light emitting diode) control register 66, a set time register 67, and a register 68. The set time register 67 is used when starting the operation of the activation sequence control unit 76 at a time (activation condition) preset by the user. The register 68 stores correspondences between preset operation key combinations (startup conditions) and application programs to be started. When the stored operation key combinations are input by the user, the register 68 is stored. The application program (for example, electronic mail) is started.
[0025]
The key input status register 65 stores an operation key flag when a programmable power key (PPK) 9 for one-touch operation is pressed. The LED control register 66 controls lighting of the message lamp ML that displays the start-up state of the application program (e-mail) stored in the register 68. The set time register 67 can arbitrarily set a predetermined time.
[0026]
Note that a backup battery 74 is connected to the microcontroller 61, and the values of the registers 65, 66, and 67 are held even when the power of themain body 2 is turned off. ing.
[0027]
In the ROM 69 in the microcontroller 61, a wake-up program 70, a key input monitoring program 71, and an LED control program 72 are stored in advance. The ROM 69 is composed of, for example, an EEPROM (electrically erasable and programmable read only memory). This EEPROM is also called flash memory. Furthermore, an RTC (Real-Time Clock) 75 that always counts the current time is connected to the microcontroller 61.
[0028]
The wake-up program 70 in the ROM 69 checks whether or not the time set in advance in the set time register 67 is reached based on the current time data supplied from the RTC 75. It is a program for starting processing (or program). The key input monitoring program 71 is a program that constantly monitors whether thePPK 9 has been pressed by the user. The LED control program 72 is a program for controlling lighting of the message lamp ML.
[0029]
In the ROM 69, a BIOS (Basic Input / Output System) 73 is further written. The BIOS refers to a basic input / output system, which is a software program that controls data transfer (input / output) between the OS and application software and peripheral devices (display, keyboard, hard disk drive, etc.).
[0030]
A keyboard controller 58 connected to theexternal bus 55 controls input from thekeyboard 4. The track point controller 59 controls the input of the track point 5.
[0031]
The sound chip 60 takes in an input from themicrophone 24 or supplies an audio signal to the built-in speaker 8.
[0032]
The modem 50 can be connected to a communication network 92 such as the Internet, a mail server 93 and the like via a public telephone line 90 and an Internet service provider 91.
[0033]
Image data captured by the CCD video camera 23 is processed by the processing unit 82 and then input to thegraphic chip 81 connected to the internal bus 51. Thegraphic chip 81 stores the video data input from the CCD video camera 23 via the processing unit 82 in the built-inVRAM 81 </ b> A, reads it out as appropriate, and outputs it to theLCD controller 83. TheLCD controller 83 outputs image data (TTL (Transistor-Transistor Logic) signal) supplied from thegraphic chip 81 to theLVDS driver 85. A PWM (Pulse Width Modulation)circuit 84 receives a dimming signal for controlling thebacklight 88 sent from the I /O controller 57 via theexternal bus 55, converts it into PWM data, Output to thedriver 85. TheLVDS driver 85 that has received the image data from theLCD controller 83 and the dimming signal from thePWM circuit 84 as a TTL signal converts the received TTL signal into an LVDS signal described later and outputs the LVDS signal to thedisplay unit 3.
[0034]
The LVDS signal transmitted from theLVDS driver 85 is converted again into a TTL signal by theLVDS receiver 86 of thedisplay unit 3, and the converted image data is output to theLCD 21 and displayed. The dimming signal output from theLVDS receiver 86 is analogized by theaverage value circuit 87 and then output to thebacklight 88. Thebacklight 88 illuminates theLCD 21 from behind.
[0035]
The power switch 31 is operated when the power is turned on or off. The half-press switch 32 is turned on when theshutter button 10 is half-pressed, and the full-press switch 33 is turned on when theshutter button 10 is fully pressed. The reversing switch 34 is turned on when the imaging unit 22 is rotated 180 degrees (when the CCD video camera 23 is rotated in the direction of imaging the opposite side of the LCD 21).
[0036]
FIG. 8 shows a detailed configuration example of a part that transmits image data from theLVDS driver 85 of themain body 2 to theLVDS receiver 86 of thedisplay unit 3. Thegraphic chip 81 generates image data (TTL signal) and outputs it to theLCD controller 83. The image data includes a red signal, a green signal, a blue signal, a horizontal synchronization signal, a vertical synchronization signal, an enable signal, and a clock signal.
[0037]
TheLCD controller 83 receives 6-bit data TxIN0 to TxIN5, TxIN6 to TxIN11, TxIN12 to TxIN12 from the redsignal transmitting unit 101, the greensignal transmitting unit 102, and the bluesignal transmitting unit 103 for red signal, green signal, and blue signal, respectively. TxIN 17 is output and sent to theLVDS driver 85 in parallel (thus as a total of 18 bits of data).
[0038]
In addition, theLCD controller 83 sends a horizontal synchronization signal, a vertical synchronization signal, an enable signal, and a clock signal from the horizontal synchronizationsignal transmission unit 104, the vertical synchronization signal transmission unit 105, the enablesignal transmission unit 106, and the clocksignal transmission unit 107, respectively. 1-bit data TxIN18, TxIN19, and TxIN20 are output and transmitted to theLVDS driver 85.
[0039]
TheLVDS driver 85 includes asignal switching device 111, a signal conversion device 112, a PLL (Phase Locked Loop) circuit 113, and differentialsignal transmission circuits 114 to 117.
[0040]
The operation of thesignal switching device 111 differs depending on the transmission method of the synchronization signal. The synchronization signal transmission method is a method of multiplexing the horizontal synchronization signal and the vertical synchronization signal and transmitting the synchronization signal with only 1 bit of the enable signal, or transmitting the synchronization signal with 2 bits each of the horizontal synchronization signal and the vertical synchronization signal. It is one of the methods to do.
[0041]
When the transmission method of the synchronization signal is the above-mentioned former (when only the enable signal is 1 bit), thesignal switching device 111 transfers the enable signal from the enablesignal transmission unit 106 to the signal conversion device 112 as it is. A flag indicating that the dimming signal is a dimming signal transmitted from thePWM circuit 84 to the signal lines (2 bits in total) from the horizontal synchronizingsignal transmitting unit 104 and the vertical synchronizing signal transmitting unit 105 to which no signal is transferred. Is supplied and sent to the signal converter 112.
[0042]
When the transmission method of the synchronization signal is the latter described above (in the case of 2 bits of the horizontal synchronization signal and the vertical synchronization signal), thesignal switching device 111 includes the horizontal synchronizationsignal transmission unit 104 and the vertical synchronization signal transmission unit 105. And the dimming signal to the dimming signal transmitted from thePWM circuit 84 to the signal line (1 bit) from the enablesignal transmitting unit 106 to which no signal is transferred. Is supplied with a flag indicating that the signal is transmitted to the signal converter 112.
[0043]
Thesignal switching device 111 determines the transmission method of the synchronization signal according to the presence or absence of the first input signal after the power is turned on from the horizontal synchronizationsignal transmission unit 104, the vertical synchronization signal transmission unit 105, and the enablesignal transmission unit 106. Thereafter, a process corresponding to the determined transmission method of the synchronization signal is executed.
[0044]
The signal converter 112 receives a total of 21-bit signals sent in parallel from thered signal transmitter 101, thegreen signal transmitter 102, theblue signal transmitter 103, and thesignal switching device 111, and converts them into three signals. And output to the differentialsignal transmission circuits 114 to 116.
[0045]
The PLL circuit 113 synchronizes the output phase of the internal oscillation circuit with the clock signal (TxCLKIN) sent from the clocksignal transmission unit 107, and adjusts the time difference generated between the internal clock and the circuit by controlling the circuit. In addition, a fast clock access time and a fast operating frequency are realized. The clock signal generated by the PLL circuit 113 is supplied to the differentialsignal transmission circuit 117, and the differentialsignal transmission circuit 117 outputs the clock signals (R1CLKIN + and R1CLKIN−) as differential signals to thedisplay unit 3. To do.
[0046]
The differentialsignal transmission circuits 114 to 117 convert the received signals into differential signals and output them. The differential signals are two signals having the same absolute value and opposite polarities. For example, when the input value is 1V, the differentialsignal transmission circuits 114 to 117 generate two signals, a 1V signal and a -1V signal. In the case of reception, differentialsignal receiving circuits 124 to 127, which will be described later, calculate the difference between the 1V signal and the -1V signal and divide by 2 ((1-(-1)) / 2 = 1). I do.
[0047]
By transferring as described above, it is possible to transfer a signal strong against noise. That is, for example, when the noise generated when a 1V signal is transmitted is αV, the receiving side receives (1 + α) V and (−1 + α) V signals. At this time, the noise is canceled by taking the difference and dividing by 2 (((1 + α) − (− 1 + α)) / 2 = 1) as described above, so that transmission / reception of a signal strong against the noise is possible. It becomes.
[0048]
In this manner, theLVDS driver 85 outputs a total of 22-bit parallel signals of TxIN0 to TxIN20 and TxCLKIN to thedisplay unit 3 as four signals.
[0049]
FIG. 9 shows an arrangement of input signals (TTL signals) with respect to transmission signals (LVDS signals) when the signal converter 112 converts received signals into three signals and outputs them from the differentialsignal transmission circuits 114 to 116. An example is shown. In the example of FIG. 9, the red signals TxIN0 to TxIN5, the green signals TxIN6 to TxIN11, and the blue signals TxIN12 to TxIN17 output by thered signal transmitter 101, thegreen signal transmitter 102, and theblue signal transmitter 103 are each one clock. Are arranged serially within the period.
[0050]
When the horizontal synchronization signal and the vertical synchronization signal are transmitted using 1 bit each, TxIN18 and TxIN19 are used, and the last 1 bit TxIN20 is a surplus bit. When the horizontal synchronizing signal and the vertical synchronizing signal are multiplexed and sent as a 1-bit enable signal, TxIN 20 is used, and 2 bits of TxIN 18 and TxIN 19 are surplus bits. A dimming signal is sent using the surplus bits.
[0051]
ThePWM circuit 84 pulsates the input dimming signal into PWM data and outputs it to thesignal switching device 111 of theLVDS driver 85. FIG. 10 shows a signal generated and output based on a signal input to thePWM circuit 84 and a clock signal. For convenience of explanation, an input signal (FIG. 10A) input via theexternal bus 55 is shown as an analog signal.
[0052]
When an input signal as shown in FIG. 10A is input via theexternal bus 55, the input signal is input from the clocksignal transmission unit 107. A signal is output as shown in FIG. 10C in synchronization with the clock signal shown in FIG. As shown in FIG. 10, when the level of the input signal is low (dimming the dimming), the pulse width of the output signal is narrowed. Conversely, when the input signal level is high (lightening the dimming), The pulse width of the output signal becomes wider. Thereby, the brightness of thebacklight 88 described later is adjusted.
[0053]
Four signals (actually signals from eight signal lines) transmitted from theLVDS driver 85 are received by the differentialsignal receiving circuits 124 to 127. The received signal is differentiated from the pair of signals by each differential signal receiving circuit as described above, divided by 2, and then output to thesignal converter 122 and thePLL circuit 123.
[0054]
Thesignal converter 122 converts the three received signals (LVDS signals) into TTL signals. The converted TTL signal is output as signals RxOUT0 to RxOUT20 corresponding to the signals TxIN0 to TxIN20 input to the signal converter 112 of theLVDS driver 85. Signals RxOUT0 to RxOUT5 output as red signals are output to the redsignal receiving unit 131 of theLCD 21, and signals RxOUT6 to RxOUT11 output as green signals are output to the greensignal receiving unit 132 as signals RxOUT12 to RxOUT17. Are output to theblue signal receiver 133, respectively. The signals RxOUT18 to RxOUT20 output as the horizontal synchronization signal, the vertical synchronization signal, the enable signal, and the dimming signal are output to the signal switching device 121.
[0055]
The signal switching device 121 extracts only the dimming signal with the dimming signal flag from the received signals RxOUT18 to RxOUT20, and outputs the dimming signal to theaverage value circuit 87. The other signals are regarded as a vertical synchronization signal, a horizontal synchronization signal, or an enable signal, and are output to the horizontal synchronizationsignal receiving unit 134, the vertical synchronizationsignal receiving unit 135, or the enable signal receiving unit 136, respectively.
[0056]
The dimming signal input to theaverage value circuit 87 is converted from a pulsed signal to an analog signal by theaverage value circuit 87 and output to thebacklight 88.
[0057]
The signal input to thePLL circuit 123 is demodulated into a clock signal RxCLKOUT corresponding to the clock signal TxCLKIN input to the PLL circuit 113 of theLVDS driver 85 and output to the clocksignal receiving unit 137.
[0058]
As described above, theLCD 21 includes the redsignal receiving unit 131, the greensignal receiving unit 132, the bluesignal receiving unit 133, the horizontal synchronizingsignal receiving unit 134, the vertical synchronizingsignal receiving unit 135, the enable signal receiving unit 136, and the clock signal receiving unit. The image data is displayed based on the TTL signal received at each of 137.
[0059]
Next, an operation when the CPU 63 (or the CPU 52) of themain body 2 transmits a dimming signal together with image data to thedisplay unit 3 will be described with reference to a flowchart of FIG. In step S <b> 11, the CPU 63 outputs a dimming signal to thePWM circuit 84 via theexternal bus 55. ThePWM circuit 84 receives the clock signal from the clocksignal transmission unit 107 of theLCD controller 83, and also pulsates the dimming signal received from the CPU 63 into PWM data as shown in FIG. Output.
[0060]
In step S12, thesignal switching device 111 receives the pulsed dimming signal. In step S13, thesignal switching device 111 adds a dimming signal flag to the dimming signal sent from thePWM circuit 84 to the unused signal line. Are supplied and transmitted to the signal converter 112. The signal lines that are not used according to the above-described transmission method of the synchronization signal are a 2-bit signal line for the horizontal synchronization signal and the vertical synchronization signal, or a 1-bit signal line for the enable signal.
[0061]
In step S14, the signal conversion device 112 converts all received TTL signals into LVDS signals and transmits them to thedisplay unit 3 via the differentialsignal transmission devices 114 to 116, and the processing of themain body 2 ends.
[0062]
Next, the operation of thedisplay unit 3 will be described with reference to FIG. When the LVDS signal is received from theLVDS driver 85, the processing is started. In step S21, thesignal converter 122 converts all received LVDS signals into TTL signals and outputs them. In step S <b> 22, the signal switching device 121 receives the TTL signal output from thesignal conversion device 122.
[0063]
In step S23, the signal switching device 121 extracts a dimming signal having a dimming signal flag from the received TTL signal. Then, the signal switching device 121 transfers only the extracted dimming signal to theaverage value circuit 87 in step S24. A signal having no dimming signal flag is regarded as a horizontal synchronization signal, a vertical synchronization signal, or an enable signal. The horizontalsynchronization signal receiver 134, the verticalsynchronization signal receiver 135, or the enable signal receiver 136, respectively. Is output.
[0064]
In step S <b> 25, theaverage value circuit 87 converts the received pulsed dimming signal into an analog signal and outputs it to thebacklight 88. Thebacklight 88 is adjusted to a brightness based on the received dimming signal, and theLCD 21 is illuminated from the rear with the brightness, and the processing of thedisplay unit 3 is terminated.
[0065]
In this example, the dimming signal is transmitted as a signal different from the image information. However, if there is a driving device other than theLCD 21 on thedisplay unit 3, a signal for driving the driving device is transmitted. Also good.
[0066]
As described above, since a signal different from the image data is sent together with the image data, a cable or interface for the dimming signal different from the image data is not particularly required, and the dimming signal to thebacklight 88 is not required. High-speed transmission is possible.
[0067]
In addition, as a providing medium for providing a user with a computer program for performing the processing as described above, a communication medium such as a network or a satellite can be used in addition to a recording medium such as a magnetic disk, a CD-ROM, or a solid-state memory. .
[0068]
【The invention's effect】
According to the information processing apparatus according toclaim 1 , the information processing method according toclaim 2 , and the providing medium according toclaim 3, a surplus bit can be used without waste and a signal different from a predetermined signal Therefore, it becomes possible to perform high-speed transmission without adding cables and interfaces.
[Brief description of the drawings]
FIG. 1 is an external perspective view showing a state in which a display unit of a portable personal computer to which the present invention is applied is opened with respect to a main body.
FIG. 2 is a plan view showing a planar configuration of the portable personal computer of FIG. 1;
3 is a left side view showing a state in which a display unit of the portable personal computer of FIG. 1 is closed with respect to a main body.
4 is a right side view showing a state where the display unit of the portable personal computer of FIG. 1 is opened 180 degrees with respect to the main body.
5 is a front view showing a front configuration of the portable personal computer of FIG. 3. FIG.
6 is a bottom view showing the configuration of the bottom surface of the portable personal computer of FIG. 4. FIG.
7 is a block diagram showing an example of the internal electrical configuration of the portable personal computer shown in FIG. 1. FIG.
FIG. 8 is a diagram illustrating a detailed configuration of a part that transmits image data from an LVDS driver of a main body to an LVDS receiver of a display unit.
FIG. 9 is a diagram illustrating the arrangement of TTL signals in transmission of LVDS signals.
10 is a graph showing waveforms of input / output signals of the PWM circuit of FIG. 7;
FIG. 11 is a flowchart illustrating an operation when the main body transmits a dimming signal together with image data.
FIG. 12 is a flowchart for explaining the operation of the display unit when a dimming signal is received together with image data.
[Explanation of symbols]
DESCRIPTION OFSYMBOLS 1 Personal computer, 2 Main body, 3 Display part, 61 Microcontroller, 81 Graphic chip, 81A VRAM, 82 Processing part, 83 LCD controller, 84 PWM circuit, 85 LVDS driver, 86 LVDS receiver, 87 Average value circuit, 88 Backlight , 101 Red signal transmitter, 102 Green signal transmitter, 103 Blue signal transmitter, 104 Horizontal sync signal transmitter, 105 Vertical sync signal transmitter, 106 Enable signal transmitter, 107 Clock signal transmitter, 111 Signal switching device, 112 signal conversion device, 113 PLL circuit, 114 to 117 differential signal transmission circuit, 121 signal switching device, 122 signal conversion device, 123 PLL circuit, 124 to 127 differential signal reception circuit, 131 red signal reception unit, 132 green signal Receiver, 133 Blue signal receiver , 134 horizontal sync signal receiver, 135 vertical sync signal receiver, 136 enable signal receiver, 137 clock signal receiver

Claims (3)

Translated fromJapanese

複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、前記所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳手段と、
前記所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送手段と
を備え、
前記表示手段は、さらに、
前記転送手段により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出手段と、
前記抽出手段により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整手段と
を有する情報処理装置。LCDbacklightwith a flag indicating a dimming signal on the predetermined signal line at a time different from the time whenthe signal of the multi-bit image data isexpected to occupy aplurality of predetermined signal lines Superimposing means for superimposingthe dimming signal of
Transfermeans for transferring a signal of the predetermined signal lineto a display means including anLCDand the backlight ;
With
The display means further includes:
Extraction means for extracting the dimming signal with the flag from the signal transferred by the transfer means;
Adjusting means for adjusting the brightness of the backlight by outputting the dimming signal extracted by the extracting means to the backlight;
An information processing apparatus.複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、前記所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳ステップと、
前記所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送ステップと、
前記転送ステップの処理により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出ステップと、
前記抽出ステップの処理により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整ステップと
を含む情報処理方法。LCDbacklightwith a flag indicating a dimming signal on the predetermined signal line at a time different from the time whenthe signal of the multi-bit image data isexpected to occupy aplurality of predetermined signal linesA superimposing step of superimposingthe dimming signal of
A transfer stepof transferring a signal of the predetermined signal lineto a display means including anLCDand the backlight;
An extraction step of extracting the dimming signal with the flag from the signal transferred by the processing of the transfer step;
An adjustment step of adjusting the brightness of the backlight by outputting the dimming signal extracted by the processing of the extraction step to the backlight;
An information processing methodincluding :複数ビットの画像データの信号が複数の所定の信号線を占有すると予測される時刻とは異なる時刻に、前記所定の信号線に、調光信号であることを表すフラグを付けたLCDのバックライトの調光信号を重畳する重畳ステップと、
前記所定の信号線の信号をLCDと前記バックライトを含む表示手段に転送する転送ステップと、
前記転送ステップの処理により転送された信号から、前記フラグが付けられた前記調光信号を抽出する抽出ステップと、
前記抽出ステップの処理により抽出された前記調光信号を前記バックライトに出力し、前記バックライトの明るさを調整する調整ステップと
を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供する提供媒体。LCDbacklightwith a flag indicating a dimming signal on the predetermined signal line at a time different from the time whenthe signal of the multi-bit image data isexpected to occupy aplurality of predetermined signal linesA superimposing step of superimposingthe dimming signal of
A transfer stepof transferring a signal of the predetermined signal lineto a display means including anLCDand the backlight;
An extraction step of extracting the dimming signal with the flag from the signal transferred by the processing of the transfer step;
Aproviding medium for providing a computer-readable program for executing a process includingoutputting the dimming signal extracted by the process of the extraction step to the backlight and adjusting the brightness of the backlight .

Images