JP4019768B2 - Identification point determination method - Google Patents

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、識別回路における識別点決定方式に係り、特に、アイ・パターンの如何にかかわらず識別点を最適に決めることができ、且つ、イン・サービス中でも伝送データに誤りを混入させずに短時間で識別点を最適に決めることができる識別点決定方式に関する。
【０００２】
光海底伝送システムをはじめとする光伝送システムは、伝送容量の大容量化と伝送距離の長距離化の途上にあり、伝送容量の大容量化に対応するために多重数が大きい波長多重伝送システムが導入されており、又、伝送距離の長距離化による符号誤りの増加を避けるために訂正能力が高い誤り訂正符号が導入されている。
【０００３】
図１３は、波長多重光海底伝送システムの例で、ＳＴＭ−６４のフレームを多重化して約１２Ｇｂ／ｓ（ギガ・ビット／秒。ギガは１０⁹を意味する。）で伝送するシステムの概要を、片方向についてのみ示している。
ここで、波長多重光海底伝送システムを例示しているのは、デジタル通信の主要伝送方式を構成する光伝送を行なっていること、大容量化のために波長多重を行なっていること、及び、訂正能力が高い誤り訂正符号を導入していることによって、例示するには最も適した伝送システムであるためである。しかし、本発明の適用領域が波長多重光海底伝送システムに限定されることはなく、光伝送システムに限定されることもなく、本発明は伝送方式を問わないデジタル伝送システムに適用できることを指摘しておく。
【０００４】
図１３において、１０１乃至１０１ｂは、ＳＴＭ−６４のフレームによって変調された光信号を受けて一旦電気信号に変換して多重化すると共に誤り訂正符号等のサービス・ビットを付加して１２Ｇｂ／ｓの信号を生成し、該１２Ｇｂ／ｓの信号によって光信号を変調して出力する送信変換装置である。そして、送信変換装置が出力する光信号の波長は全て異なる。
【０００５】
１０２乃至１０２ｂは、各々の送信変換装置が出力する光信号を増幅する増幅器で、通常はエルビウム・イオン添加光ファイバを用いた光ファイバ増幅器が用いられる。
１０３は、各々の増幅器が出力する異なる波長の光信号を波長多重化する波長多重装置である。
【０００６】
１０４は、波長多重装置１０３が出力する複数波長の光信号が多重化された光信号を増幅する送信増幅器で、通常はエルビウム・イオン添加光ファイバを用いた光ファイバ増幅器が用いられる。
以上の構成要素によって光海底伝送システムにおける海底端局装置が構成される。
【０００７】
１０５は、海底中継器で、海底に敷設された光伝送路における光信号の減衰を補償する。通常はエルビウム・イオン添加光ファイバを用いた光ファイバ増幅器が用いられる。
１０６は、伝送されてきた光信号を増幅する受信増幅器で、通常はエルビウム・イオン添加光ファイバを用いた光ファイバ増幅器が用いられる。
【０００８】
１０７は、波長多重されて伝送されてきた光信号を元の各々の波長の光信号に分離する波長分離装置である。ここで出力される各々の波長の光信号は１２Ｇｂ／ｓの電気信号によって変調されている。
１０８乃至１０８ｂは、波長分離された各々の波長の光信号を増幅する増幅器で、通常はエルビウム・イオン添加光ファイバを用いた光ファイバ増幅器が用いられる。
【０００９】
１０９乃至１０９ｂは、１２Ｇｂ／ｓの電気信号で変調されている光信号を一旦電気信号に変換して多重分離すると共に、誤り訂正を行なうなどしてサービス・ビットを除去してＳＴＭ−６４のフレームで変調された光信号を出力する受信変換装置である。
そして、受信変換装置の中に識別回路が配置されており、最終的には該識別回路における識別確度が伝送品質の評価尺度になる。従って、識別点を如何に最適な点に決定するかが伝送品質を決めることになる。
【００１０】
【従来の技術】
図１１は、理想的なアイ・パターンの形状である。
図１１において、横軸は時間、縦軸は振幅である。
ここで、振幅の最高レベルが論理レベルが“１”のレベル、振幅の最低レベルが論理レベル“０”のレベルである。又、伝送速度に対応した１ビットの時間で伝送情報の論理レベルが変化する可能性があるので、１ビットの時間毎に論理レベルの切り替わり点が生ずる。そして、論理レベルが“１”のレベル、論理レベルが“０”のレベル、及び、切り替わり点前後の過渡状態で囲まれた領域をアイ・パターンという。実際には、ビット毎に論理レベルが“１”のレベル、論理レベルが“０”のレベル、及び、切り替わり点前後の過渡状態が変化するためにアイ・パターンは狭くなるが、図１１では理想的なアイ・パターンを示している。
【００１１】
図１１のようなアイ・パターンの場合には、振幅中点を示す直線と位相中点を示す直線の交点Ｐを識別点とすれば、識別時の符号誤り率が最小になって伝送品質が最高になる。しかし、伝送路の損失変動や光ファイバ増幅器の利得変動によって受信符号に変化をもたらす。
図１２は、識別点の変化を示す図である。
【００１２】
図１２において、破線は理想的なアイ・パターンを示し、実線は伝送路の損失変動や光ファイバ増幅器の利得変動によって受信符号が変化した場合のアイ・パターンである。この場合、振幅が理想的な場合に対して小さくなっており、位相が理想的な場合に対して遅れている。従って、理想的な場合には識別点をＰに設定すればよいが、伝送路の損失変動や光ファイバ増幅器の利得変動によって受信符号が変化した場合は識別点をＱに移動しないと符号誤り率が劣化する。
【００１３】
又、波長多重光伝送システムにおいては、光ファイバ増幅器の利得に波長依存性がある。この波長依存性を光可変等化器を用いて軽減する技術もあるが、長距離伝送路で光ファイバ増幅器の段数が多くなると等化残差が累積して波長毎に符号のレベルがばらつくことが避けられない。従って、このような場合には受信変換装置毎に異なる識別点に制御して識別する必要がある。
【００１４】
更に、アイ・パターンが図１１又は図１２に示したように振幅方向も時間方向も対称になれば、識別点がアイ・パターンの中心になるように制御すれば符号誤り率の劣化を回避できるが、実際にはアイ・パターンの対称性を期待することは困難である。このような場合には最適な識別点に設定することは容易ではない。さて、図１０は、従来の光海底端局受信部の構成で、図１３に示した波長多重光伝送システムに対応したものである。
【００１５】
図１０において、１１１は、入力される１２Ｇｂ／ｓの電気信号で変調された光信号を増幅する前置増幅器（図では単に「ＡＭＰ」とだけ記載している。）、１１２は、前置増幅器１１１が出力する光信号を電気変換して１２Ｇｂ／ｓの電気信号を出力する光／電気変換器（図では「Ｏ／Ｅ」と略記している。ここで、ＯはOptical の頭文字、ＥはElectricalの頭文字である。）である。識別回路はこの中に配置されている。
【００１６】
１１３は、光・電気変換器１１２が出力する１２Ｇｂ／ｓの電気信号を７５１Ｍｂ／ｓ×１６に分解する多重分離器（図では「ＤＭＵＸ」と略記している。これは、De-Multiplexerの主要な英字による略語である。）である。
１１４は、７５１Ｍｂ／ｓ×１６の電気信号を１７８Ｍｂ／ｓ×６４の電気信号に変換する直列・並列変換器（図ではSerialのＳとParallelのＰとによって「Ｓ／Ｐ」と表示している。）である。
【００１７】
１１５は、直列・並列変換器１１４が出力する１７８Ｍｂ／ｓの信号毎に誤り訂正を行なう誤り訂正復号器（図ではForward-acting Error Collecting codeの主な頭文字による略語「ＦＥＣ」と、Decoder の主な英字による略語「ＤＥＣ」の組み合わせで表示している。）である。
１１６は、１２Ｇｂ／ｓ系のフレーム・フォーマットからＳＴＭ−６４系のフレーム・フォーマットに変換する速度変換器（図ではSpeed Converter の主要な英字による略語「ＳＰＤ ＣＯＮＶ」で表示している。）で、この出力は１５５Ｍｂ／ｓ×６４である。
【００１８】
１１７は、１５５Ｍｂ／ｓ×６４の電気信号を６２１Ｍｂ／ｓ×１６の電気信号に変換する並列・直列変換器（図では「Ｐ／Ｓ」と略記している。）である。
１１８は、６２１Ｍｂ／ｓ×１６の電気信号によって光信号を変調する電気・光変換器（図では「Ｅ／Ｏ」と略記している。）である。
又、１１９は、図１０の受信部の監視・制御を司るプロセッサ（図では「ＭＰ」と略記している。これは、Main Proccessor の頭文字による略語である。）、１２０はプロセッサ１１９のコマンドに対応して誤り訂正復号器１１５から誤り符号数を収集してレスポンスする制御バッファ（図ではBufferの主要な英字によって「ＢＵＦＦ」と記載している。）である。
【００１９】
【発明が解決しようとする課題】
図１０に示したように、従来の光海底端局受信部では、識別回路の識別点の制御を行なっていない。
従って、伝送路の損失変動や光ファイバ増幅器の利得変動によって受信符号が変化した場合、又、波長多重光伝送システムのように波長毎に受信符号のレベルが異なる可能性がある場合、更に、アイ・パターンに対称性がない場合に、符号誤り率が劣化するのを回避することができない。
【００２０】
本発明は、かかる問題点に鑑み、識別回路における識別点決定方式に係り、特に、アイ・パターンの如何にかかわらず識別点を最適に決めることができ、且つ、イン・サービス中でも伝送データに誤りを混入させずに短時間で識別点を最適に決めることができる識別点決定方式を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、誤り訂正復号器の識別回路の識別点をサービス動作中に決定する識別点決定方法である。
前記識別回路の識別位相を初期位相に設定し、前記識別回路の識別電圧を初期電圧から所定回数内で所定ステップ順次増加させて識別を行い誤り訂正数を監視し、前記監視した誤り訂正数が所定の値より大きくなった前記識別電圧、あるいは前記識別電圧順次増加時の最終回数での前記識別電圧のいずれか片方の識別電圧を上限識別電圧とし、前記識別回路の識別電圧を前記初期電圧から所定回数内で所定ステップ順次減少させて識別を行い誤り訂正数を監視し、前記監視した誤り訂正数が所定の値より大きくなった前記識別電圧、あるいは前記識別電圧順次減少時の最終回数での前記識別電圧のいずれか片方の識別電圧を下限識別電圧とし、前記上限識別電圧及び下限識別電圧の平均値を平均識別電圧として算出し、前記平均識別電圧を前記識別回路の識別電圧に設定して監視した前記誤り訂正数を第一の誤り訂正数とし、前記識別回路の識別電圧を初期電圧に設定し、前記識別回路の識別位相を初期位相から所定回数内で所定ステップ順次増加させて識別を行い誤り訂正数を監視し、前記監視した誤り訂正数が所定の値より大きくなった前記識別位相、あるいは前記識別位相順次増加時の最終回数での前記識別位相のいずれか片方の識別位相を上限識別位相とし、前記識別回路の識別位相を初期位相から所定回数内で所定ステップ順次減少させて識別を行い誤り訂正数を監視し、前記監視した誤り訂正数が所定の値より大きくなった前記識別位相、あるいは前記識別位相順次減少時の最終回数での前記識別位相のいずれか片方の識別位相を下限識別位相とし、前記上限識別位相及び下限識別位相の平均値を平均識別位相として算出し、前記平均識別位相を前記識別回路の識別位相に設定して監視した前記誤り訂正数を第二の誤り訂正数とし、前記第一の誤り訂正数と前記第二の誤り訂正数の比を誤り訂正数比として算出し、前記誤り訂正数比が所定の範囲内にある場合は、前記平均識別電圧及び前記平均識別位相を前記識別回路の識別点として決定し、
前記誤り訂正数比が所定の範囲を超えている場合は、前記平均識別電圧、平均識別位相を各々前記初期電圧、前記初期位相として前記第一の誤り訂正数の算出及び前記第二の誤り訂正数を算出して前記誤り訂正数比を算出する手順を繰り返し前記識別回路の識別電圧及び識別位相をサービス動作中に決定する。
【００２６】
本発明によれば、誤り訂正復号器の識別位相を１つの位相に設定して、識別回路の識別電圧を変化させて誤りが訂正数が最小となる識別電圧を決定した時の上記誤り訂正復号器の第一の誤り訂正数と、識別電圧を１つの電圧に設定して、識別回路の識別位相を変化させて誤りが訂正数が最小となる識別位相を決定した時の上記誤り訂正復号器の第二の誤り訂正数の比を算出し、該第一の誤り訂正数と該第二の誤り訂正数の比によって識別電圧の決定と識別位相の決定を順次繰り返して誤りが最小となる最適な組み合わせの識別電圧、識別位相を決定するので、該誤り訂正復号器の誤り訂正可能な範囲の誤り訂正数が最小の状態に識別点を設定することができ、しかも、イン・サービス中でも伝送データに誤りを混入させずに行なうことができる。
【００２９】
１１３は、光・電気変換器１１２が出力する１２Ｇｂ／ｓの電気信号を７５１Ｍｂ／ｓ×１６に分解する多重分離器である。
１１４は、７５１Ｍｂ／ｓ×１６の電気信号を１７８Ｍｂ／ｓ×６４の電気信号に変換する直列・並列変換器である。
１１５は、直列・並列変換器１１４が出力する１７８Ｍｂ／ｓの信号毎に誤り訂正を行なう誤り訂正復号器である。
【００３０】
１１６は、１２Ｇｂ／ｓ系のフレーム・フォーマットからＳＴＭ−６４系のフレーム・フォーマットに変換する速度変換器で、この出力は１５５Ｍｂ／ｓ×６４である。
１１７は、１５５Ｍｂ／ｓ×６４の電気信号を６２１Ｍｂ／ｓ×１６の電気信号に変換する並列・直列変換器である。
【００３１】
１１８は、６２１Ｍｂ／ｓ×１６の電気信号によって光信号を変調する電気・光変換器である。
又、１１９は、図１０の受信部の監視・制御を司るプロセッサ、１２０はプロセッサ１１９のコマンドに対応して誤り訂正復号器１１５から誤り符号数を収集してレスポンスする制御バッファである。
【００３２】
更に、１２１は、光・電気変換器１１２に配置されている識別回路の識別電圧や位相調整電圧を制御するコントローラ（図ではControler の主要な英字によって「ＣＯＮＴ」と略記している。）、１２２は、コントローラ１２１が出力するデジタル形式の識別電圧又は位相調整電圧をアナログ変換して光・電気変換器１１２に供給するデジタル・アナログ変換器、１２３は、光・電気変換器１１２が出力するアナログ形式の識別電圧又は位相調整電圧をデジタル変換してコントローラに供給するアナログ・デジタル変換器である。
【００３３】
図１の構成の特徴は、プロセッサ１１９が出力する、識別点を制御するためのコマンドを制御バッファ１２０が中継してコントローラ１２１に転送し、コントローラ１２１が該コマンドを実行して実行結果を収集してコントローラ１２１、制御バッファ１２０を経由してプロセッサにレスポンスし、しかも、誤り訂正復号器１１５が出力する誤り訂正数を参照してコントローラ１２１が該コマンドを実行する点にある。
【００３４】
誤り訂正復号器１１５が出力する誤り訂正数を参照して識別点を制御するためのコマンドを実行することを更に詳細に述べると、光・電気変換器に対して識別電圧又は位相調整電圧を初期値から所定値だけ複数回増減させて識別を行なわせてその結果の誤り訂正数を監視し、基本的には、誤り訂正数が誤り訂正復号器の訂正能力以内で誤り訂正数が増加した電圧を識別電圧又は位相調整電圧の上限及び下限とし、識別電圧又は位相調整電圧の上限及び下限の平均値を識別点の電圧と決定し、識別電圧又は位相調整電圧を初期値から所定値だけ複数回増減させて識別を行なわせてその結果の誤り訂正数を監視し、所定回数増減させても誤り訂正数に変化がない時には所定回数増減させた識別電圧又は位相調整電圧を識別電圧又は位相調整電圧の上限及び下限とし、識別電圧又は位相調整電圧の上限及び下限の平均値を識別点の電圧と決定するという処理を実行するということである。
【００３５】
以降、上記処理の詳細をフローチャートによって説明する。
図２は、識別電圧自動調整の手順（その１）で、図１のプロセッサ１１９が識別電圧を所定値ずつ増やしていって識別電圧の上限を決定するルーチンを示すものである。以降、図１も参照しながら説明する。
Ｓ１．識別電圧を制御する回数をカウントする制御回数カウンタを初期設定する。即ち、カウント値をｉとする時、ｉを０に設定する。
【００３６】
Ｓ２．現状の識別電圧と温度データを取得するように図１の制御バッファ１２０を介してコントローラ１２１に要求するコマンドを出力する。
この時のコマンドのフォーマット例を図９に示している。
図９のフォーマットにおいて、ヘッダはコマンドとその種類を示すもので、１６ビット配分しておけばよい。尚、コマンドの種類は本発明の本質とは違うのでこれ以上の説明は行なわない。
【００３７】
シーケンスＮｏ＃１は、位相調整電圧を指示する場合のシーケンス番号であり、シーケンスＮｏ＃２は、識別電圧を指示する場合のシーケンス番号である。後で詳細に説明するように制御する回数を限定して制御のための時間を短縮できるようにするので、各々８ビットあればよい。
データ＃１は、指示する位相調整電圧であり、データ＃２は、指示する識別電圧である。これは、識別電圧の有効桁をどの位にするかで決まるが、各々９６ビット程度あればよい。
【００３８】
パリティは、ヘッダ以降データ＃２までの２２４ビットについてパリティ・チェックをした結果で、１ビットでよい。
図１のプロセッサ１１９が図９のフォーマットのコマンドを図１の制御バッファ１２０に出力すると、制御バッファ１２０はこれをコントローラ１２１に中継する。中継に使用するコマンドのフォーマットは図９のものでもよいし、図９のものをフォーマット変換したものでもよい。
【００３９】
そして、コントローラ１２１はデジタル・アナログ変換器を介して識別電圧を図１の光・電気変換器１１２に供給する。
コントローラ１２１は上記制御を行なうと制御バッファ１２０を介して制御をおこなった旨のレスポンスをプロセッサ１１９に返送する。該レスポンスには、実行したコマンドのシーケンス番号と光・電気変換器１１２が出力している現状の識別電圧と温度データを搭載して返送するのが好ましい。以降のフローチャートではこれを前提にしている。そして、図１のプロセッサ１１９は、コントローラ１２１からの上記レスポンスを待っている。
【００４０】
Ｓ３．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。尚、待機時間が所定時間を越えた時にはプロセッサ１１９が警報を出力するようにするのが好ましい。
Ｓ４．ステップＳ３で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、レスポンスに搭載されている現状の識別電圧と温度データを格納する。
【００４１】
Ｓ５．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。この場合のコマンドは図９とは異なるフォーマットになるが、本質的には同じことであるので特に図示して説明することはしない。
図１の誤り訂正復号器１１５は常時誤り訂正数を出力しているので、制御バッファ１２０はそれを取得してプロセッサ１１９に対してレスポンスする。プロセッサ１１９は、該レスポンスが到着するのを待機している。
【００４２】
Ｓ６．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。尚、待機時間が所定時間を越えた時にはプロセッサ１１９が警報を出力するようにするのが好ましい。
Ｓ７．ステップＳ７で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、搭載されている現状の誤り訂正数を格納する。
【００４３】
Ｓ８．制御回数のカウンタを歩進させる。
Ｓ９．識別電圧を設定する。
これは、前回設定した識別電圧に所定の電圧を加算した電圧で、一般的に表現すると、
Ｖ（ｉ）＝Ｖ（ｉ−１）＋ΔＶ
となる。ここで、Ｖ（ｉ）はｉ回目の制御時の識別電圧の設定値、ΔＶは識別電圧を変化させる所定の電圧である。今の場合はｉ＝１であるので、
Ｖ（１）＝Ｖ（０）＋ΔＶ
である。ここで、Ｖ（０）はステップＳ４で格納した識別電圧の初期値である。
【００４４】
Ｓ１０．ステップＳ９で設定した識別電圧を光・電気変換器１１２にある識別回路に印加するように、制御バッファ１２０を介してコントローラ１２１に指示を出す。
Ｓ１１．プロセッサは所定時間待機する。これは、ステップＳ３又はステップＳ６と同じである。
【００４５】
Ｓ１２．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
図１の誤り訂正復号器１１５は常時誤り訂正数を出力しているので、制御バッファ１２０はそれを取得してプロセッサ１１９に対してレスポンスする。プロセッサ１１９は、該レスポンスが到着するのを待機しており、誤り訂正数を受信したら格納するが、繰り返しになるのでこれはフローチャート上では省略している。
【００４６】
Ｓ１３．プロセッサ１１９は、受信した誤り訂正数Ｅ（ｉ）が０であるか否か判定する。
Ｓ１４．ステップＳ１３で、受信した誤り訂正数Ｅ（ｉ）が０であった場合（Ｙｅｓ）には、制御回数のカウンタｉが所定回数に達したか否か判定する。今は、該所定回数は５であるものとしている。
【００４７】
制御回数のカウンタｉが５に達していない場合（Ｎｏ）には、ステップＳ８にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
Ｓ１７．一方、カウンタｉが５に達している場合（Ｙｅｓ）には、その時の識別電圧を変化させる識別電圧の上限Ｖｕｐであるとして格納して
Ｓ１８．識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンに移行する。
【００４８】
このように、制御回数のカウンタｉのカウント値に上限を持たせているのは、識別電圧の変化に対して誤り訂正数が広い鍋底で０である場合、制御をこれ以上行なうよりカウント値の上限における識別電圧を上限の電圧であるとする方が制御のための時間を短縮できて有利であるからである。
Ｓ１５．一方、ステップＳ１３で、取得した誤り訂正数Ｅ（ｉ）が０でなかった場合（Ｎｏ）には、Ｅ（ｉ）がＥ（ｉ−１）より小さいか否か判定する。
【００４９】
Ｅ（ｉ）がＥ（ｉ−１）より小さかった場合（Ｙｅｓ）には、ステップＳ８にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
Ｓ１６．ステップＳ１５で、Ｅ（ｉ）がＥ（ｉ−１）より小さくなかった場合（Ｎｏ）には、Ｅ（ｉ）が所定の誤り訂正数より大きいか否か判定する。
ここで、上記所定の誤り訂正数は下記のようにして決めておく。計算しやすいように、１０Ｇｂ／ｓの伝送システムに１０^-3の誤り率までなら誤りを完全に訂正できる誤り訂正符号を適用しているものとすれば、一応誤り訂正数が１０⁷以下であれば完全に誤り訂正を行なうことができるので、上記所定値は１０⁷以下に設定すればよい。
【００５０】
しかし、１０⁷ぎりぎりに設定しておくと識別電圧を変化させていった時に誤り訂正能力をいきなり越えてしまうことがある。従って、１桁程度余裕を持たせて１０⁶に設定するのが妥当であろうと思われる。
Ｓ１７．ステップＳ１６で、 Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ｉ＝1 であるか否か判断する。
【００５１】
ｉ＝1 であると判断した場合（Ｙｅｓ）には、ステップＳ８にジャンプして以降の処理を行なう。
Ｓ１８．ステップＳ１７で、ｉ＝１ではないと判断した場合（Ｎｏ）、即ち、ｉ＞２の場合には、Ｅ（ｉ）がＥ（ｉ−２）より大きいか否か判断する。
この判断は、ｉ回目のエラー数Ｅ（ｉ）が２回前のエラー数Ｅ（ｉ−２）より大きいと、ステップＳ１６で、Ｅ（ｉ）が所定値を越えていなくても次回（（ｉ＋１）回目）には誤り訂正能力を越えるエラー数になる恐れがあるのを回避するためである。
【００５２】
さて、Ｅ（ｉ）がＥ（ｉ−２）より大きくないと判断した場合（Ｎｏ）には、ステップＳ８にジャンプして以降の処理を行なう。
Ｓ１９．ステップＳ８で、Ｅ（ｉ）がＥ（ｉ−２）より大きいと判断した場合（Ｙｅｓ）と、ステップＳ１６で、Ｅ（ｉ）が所定値を越えていた場合（Ｙｅｓ）と、ステップＳ１８で、Ｅ（ｉ）がＥ（ｉ−２）より大きかった場合（Ｙｅｓ）には、その時の識別電圧Ｖ（ｉ）を上限の識別電圧Ｖｕｐとして格納して、
Ｓ２０．識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンに移行する。
【００５３】
このように、取得した誤り訂正数Ｅ（ｉ）が所定の誤り訂正数を越えた時に、その時の識別電圧を識別電圧の上限とするのは、それ以上制御を繰り返すと図１の誤り訂正復号器１１５の訂正能力を越えた符号誤りが生じて、伝送品質が低下して伝送情報を扱うユーザに迷惑をかけることを回避するためである。即ち、上記処理によってイン・サービス中も識別電圧を可変にして識別電圧の最適値を求める処理を行なうことができる。
【００５４】
図３は、識別電圧自動調整の手順（その２）で、図１のプロセッサ１１９が識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンを示すものである。図２のルーチンと類似しているが、若干異なる点もあるので省略をできるだけ避けながら、図１も参照して説明する。
Ｓ２１．識別電圧を制御する回数をカウントする制御回数カウンタを初期設定する。即ち、カウント値をｉとする時、ｉを０に設定する。
【００５５】
Ｓ２２．図２のフローチャートのステップＳ４で格納した識別電圧をＶ（０）とする。
これは、識別電圧を減らしてゆく時の初期値を識別電圧を減らしてゆく時の初期値と合わせる必要があるためである。
Ｓ２３．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
【００５６】
プロセッサ１１９は、該レスポンスが到着するのを待機している。
Ｓ２４．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。尚、待機時間が所定時間を越えた時にはプロセッサ１１９が警報を出力するようにするのが好ましい。
【００５７】
Ｓ２５．ステップＳ２４で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、搭載されている現状の誤り訂正数を格納する。
Ｓ２６．制御回数のカウンタを歩進させる。
Ｓ２７．識別電圧を設定する。
これは、前回設定した識別電圧に所定の電圧を加算した電圧で、一般的に表現すると、
Ｖ（ｉ）＝Ｖ（ｉ−１）−ΔＶ
となる。ここで、Ｖ（ｉ）はｉ回目の制御時の識別電圧の設定値、ΔＶは識別電圧を変化させる所定の電圧である。今の場合はｉ＝１であるので、
Ｖ（１）＝Ｖ（０）−ΔＶ
である。ここで、Ｖ（０）はステップＳ４で格納した識別電圧の初期値である。
【００５８】
Ｓ２８．ステップＳ２７で設定した識別電圧を光・電気変換器１１２にある識別回路に印加するように、制御バッファ１２０を介してコントローラ１２１に指示を出す。
Ｓ２９．プロセッサは所定時間待機する。これは、ステップＳ２４と同じである。
【００５９】
Ｓ３０．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
図１の誤り訂正復号器１１５は常時誤り訂正数を出力しているので、制御バッファ１２０はそれを取得してプロセッサ１１９に対してレスポンスする。プロセッサ１１９は、該レスポンスが到着するのを待機しており、誤り訂正数を受信したら格納するが、繰り返しになるのでこれはフローチャート上では省略している。
【００６０】
Ｓ３１．プロセッサ１１９は、受信した誤り訂正数Ｅ（ｉ）が０であるか否か判定する。
Ｓ３２．ステップＳ３１で、受信した誤り訂正数Ｅ（ｉ）が０であった場合（Ｙｅｓ）には、制御回数のカウンタｉが所定回数に達したか否か判定する。今は、該所定回数は５であるものとしている。
【００６１】
制御回数のカウンタｉが５に達していない場合（Ｎｏ）には、ステップＳ２６にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
Ｓ３３．一方、ステップＳ３１で、取得した誤り訂正数Ｅ（ｉ）が０でなかった場合（Ｎｏ）には、Ｅ（ｉ）がＥ（ｉ−１）より小さいか否か判定する。
Ｅ（ｉ）がＥ（ｉ−１）より小さかった場合（Ｙｅｓ）には、ステップＳ２６にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
【００６２】
Ｓ３４．ステップＳ３３で、Ｅ（ｉ）がＥ（ｉ−１）より小さくなかった場合（Ｎｏ）には、Ｅ（ｉ）が所定の誤り訂正数より大きいか否か判定する。
ここで、上記所定の誤り訂正数は下記のようにして決めておく。計算しやすいように、１０Ｇｂ／ｓの伝送システムに１０^-3の誤り率までなら誤りを完全に訂正できる誤り訂正符号を適用しているものとすれば、一応誤り訂正数が１０⁷以下であれば完全に誤り訂正を行なうことができるので、上記所定値は１０⁷以下に設定すればよい。
【００６３】
しかし、１０⁷ぎりぎりに設定しておくと識別電圧を変化させていった時に誤り訂正能力をいきなり越えてしまうことがある。従って、１桁程度余裕を持たせて１０⁶に設定するのが妥当であろうと思われる。
Ｓ３５．ステップＳ３４で、Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ｉ＝1 であるか否か判断する。
【００６４】
ｉ＝1 であると判断した場合（Ｙｅｓ）には、ステップＳ２６にジャンプして以降の処理を行なう。
Ｓ３６．ステップＳ３５で、ｉ＝１ではないと判断した場合（Ｎｏ）、即ち、ｉ＞２の場合には、Ｅ（ｉ）がＥ（ｉ−２）より大きいか否か判断する。
この判断は、ｉ回目のエラー数Ｅ（ｉ）が２回前のエラー数Ｅ（ｉ−２）より大きいと、ステップＳ１６で、Ｅ（ｉ）が所定値を越えていなくても次回（（ｉ＋１）回目）には誤り訂正能力を越えるエラー数になる恐れがあるのを回避するためである。
【００６５】
さて、Ｅ（ｉ）がＥ（ｉ−２）より大きくないと判断した場合（Ｎｏ）には、ステップＳ２６にジャンプして以降の処理を行なう。
Ｓ３７．一方、ステップＳ３２で、カウンタｉが５に達している場合（Ｙｅｓ）と、ステップＳ３４で、Ｅ（ｉ）が所定値より大きかった場合（Ｙｅｓ）と、ステップＳ３６で、Ｅ（ｉ）がＥ（ｉ−２）より大きかった場合（Ｙｅｓ）には、その時の識別電圧を変化させる識別電圧の下限Ｖｄｗであるとして格納して、Ｓ３８．識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンに移行する。
【００６６】
このように、制御回数のカウンタｉのカウント値に上限を持たせているのは、識別電圧の変化に対して誤り訂正数が広い鍋底で０である場合、制御をこれ以上行なうよりカウント値の上限における識別電圧を上限の電圧であるとする方が制御のための時間を短縮できて有利であるからである。
又、取得した誤り訂正数Ｅ（ｉ）が所定の誤り訂正数を越えた時に、その時の識別電圧を識別電圧の下限とするのは、それ以上制御を繰り返すと図１の誤り訂正復号器１１５の訂正能力を越えた符号誤りが生じて、伝送品質が低下して伝送情報を扱うユーザに迷惑をかけることを回避するためである。即ち、上記処理によってイン・サービス中も識別電圧を可変にして識別電圧の最適値を求める処理を行なうことができる。
【００６７】
図４は、識別電圧自動調整の手順（その３）で、図２及び図３のルーチンによって識別電圧の上限と下限が決定できたので、それらによって識別電圧を決定するルーチンを示している。
Ｓ４１．図１のプロセッサ１１９は、図２のルーチンで決定した識別電圧の上限Ｖｕｐと、図３のルーチンで決定した識別電圧の下限Ｖｄｗとを読み出す。
【００６８】
Ｓ４２．識別電圧として決定する電圧Ｖｔｈを、
Ｖｔｈ＝（Ｖｕｐ＋Ｖｄｗ）／２
によって求める。
Ｓ４３．ステップＳ４１で求めた識別電圧を設定するように、制御バッファ１２０経由コントローラ１２１に指示する。
【００６９】
Ｓ４４．所定時間待機する。
Ｓ４５．制御バッファ１２０にエラー訂正数を要求する。
Ｓ４６．制御バッファ１２０からのレスポンスに搭載されている誤り訂正数を保持して処理を終了する。保持した誤り訂正数をＥ₁とする。このＥ₁は後で説明する識別点の最適化技術において使用する。
【００７０】
上記の３つのルーチンによて識別電圧を最適値に設定することができる。しかも、論理レベルの中点に設定するのとは違って、アイ・パターンの如何にかかわらず識別電圧を誤り訂正数が最小になる電圧に設定することができ、その上、誤り訂正復号器の誤り訂正可能範囲内で上記制御を行なうのでイン・サービス中でも伝送データに誤りを混入させずに識別電圧を最適値に設定することができる。
【００７１】
図５は、位相調整電圧自動調整の手順（その１）で、図１のプロセッサ１１９が位相調整電圧を所定値ずつ増やしていって位相調整電圧の上限を決定する、即ち設定位相の上限を決定するルーチンを示すものである。これは、位相調整電圧を制御する以外は図２のフローチャートと全く同じであるが、全く説明しない訳にはゆかないので補足説明は省略して説明する。
【００７２】
Ｓ５１．位相調整電圧を制御する回数をカウントする制御回数カウンタを初期設定する。即ち、カウント値をｉとする時、ｉを０に設定する。
Ｓ５２．現状の位相調整電圧と温度データを取得するように図１の制御バッファ１２０を介してコントローラ１２１に要求するコマンドを出力する。
そして、図１のプロセッサ１１９は、コントローラ１２１からの上記レスポンスを待っている。
【００７３】
Ｓ５３．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。
Ｓ５４．ステップＳ５３で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、レスポンスに搭載されている現状の位相調整電圧と温度データを格納する。
【００７４】
Ｓ５５．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
プロセッサ１１９は、該レスポンスが到着するのを待機している。
Ｓ５６．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。
【００７５】
Ｓ５７．ステップＳ５６で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、搭載されている現状の誤り訂正数を格納する。
Ｓ５８．制御回数のカウンタを歩進させる。
Ｓ５９．位相調整電圧を設定する。
これは、前回設定した位相調整電圧に所定の電圧を加算した電圧で、一般的に表現すると、
Ｐ（ｉ）＝Ｐ（ｉ−１）＋ΔＰ
となる。ここで、Ｐ（ｉ）はｉ回目の制御時の位相調整電圧の設定値、ΔＰは位相調整電圧を変化させる所定の電圧である。今の場合はｉ＝１であるので、
Ｐ（１）＝Ｐ（０）＋ΔＰ
である。ここで、Ｐ（０）はステップＳ４で格納した位相調整電圧の初期値である。
【００７６】
Ｓ６０．ステップＳ５９で設定した位相調整電圧を光・電気変換器１１２にある識別回路に印加するように、制御バッファ１２０を介してコントローラ１２１に指示を出す。
Ｓ６１．プロセッサは所定時間待機する。これは、ステップＳ５３又はステップＳ５６と同じである。
【００７７】
Ｓ６２．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
プロセッサ１１９は、該レスポンスが到着するのを待機しており、誤り訂正数を受信したら格納するが、繰り返しになるのでこれはフローチャート上では省略している。
【００７８】
Ｓ６３．プロセッサ１１９は、受信した誤り訂正数Ｅ（ｉ）が０であるか否か判定する。
Ｓ６４．ステップＳ６３で、受信した誤り訂正数Ｅ（ｉ）が０であった場合（Ｙｅｓ）には、制御回数のカウンタｉが所定回数に達したか否か判定する。今は、該所定回数は５であるものとしている。
【００７９】
制御回数のカウンタｉが５に達していない場合（Ｎｏ）には、ステップＳ５８にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
Ｓ６５．一方、ステップＳ６３で、取得した誤り訂正数Ｅ（ｉ）が０でなかった場合（Ｎｏ）には、Ｅ（ｉ）がＥ（ｉ−１）より小さいか否か判定する。
Ｅ（ｉ）がＥ（ｉ−１）より小さかった場合（Ｙｅｓ）には、ステップＳ５８にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
【００８０】
Ｓ６６．ステップＳ６５で、Ｅ（ｉ）がＥ（ｉ−１）より小さくなかった場合（Ｎｏ）には、Ｅ（ｉ）が所定の誤り訂正数より大きいか否か判定する。
Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ステップＳ５８にジャンプして以降の処理を実行する。
Ｓ６７．ステップＳ６６で、Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ｉ＝1 であるか否か判断する。
【００８１】
ｉ＝1 であると判断した場合（Ｙｅｓ）には、ステップＳ５８にジャンプして以降の処理を行なう。
Ｓ６８．ステップＳ６７で、ｉ＝１ではないと判断した場合（Ｎｏ）、即ち、ｉ＞２の場合には、Ｅ（ｉ）がＥ（ｉ−２）より大きいか否か判断する。
この判断は、ｉ回目のエラー数Ｅ（ｉ）が２回前のエラー数Ｅ（ｉ−２）より大きいと、ステップＳ１６で、Ｅ（ｉ）が所定値を越えていなくても次回（（ｉ＋１）回目）には誤り訂正能力を越えるエラー数になる恐れがあるのを回避するためである。
【００８２】
さて、Ｅ（ｉ）がＥ（ｉ−２）より大きくないと判断した場合（Ｎｏ）には、ステップＳ２６にジャンプして以降の処理を行なう。
Ｓ６９．一方、ステップＳ６４で、カウンタｉが５に達している場合（Ｙｅｓ）と、ステップＳ６６で、Ｅ（ｉ）が所定値より大きかった場合（Ｙｅｓ）と、ステップＳ６８で、Ｅ（ｉ）がＥ（ｉ−２）より大きかった場合（Ｙｅｓ）には、その時の識別電圧を変化させる識別電圧の下限Ｖｄｗであるとして格納して、
Ｓ７０．識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンに移行する。
【００８３】
このように、制御回数のカウンタｉのカウント値に上限を持たせているのは、識別電圧の変化に対して誤り訂正数が広い鍋底で０である場合、制御をこれ以上行なうよりカウント値の上限における識別電圧を上限の電圧であるとする方が制御のための時間を短縮できて有利であるからである。
又、取得した誤り訂正数Ｅ（ｉ）が所定の誤り訂正数を越えた時に、その時の識別電圧を識別電圧の下限とするのは、それ以上制御を繰り返すと図１の誤り訂正復号器１１５の訂正能力を越えた符号誤りが生じて、伝送品質が低下して伝送情報を扱うユーザに迷惑をかけることを回避するためである。即ち、上記処理によってイン・サービス中も識別電圧を可変にして識別電圧の最適値を求める処理を行なうことができる。
【００８４】
図６は、位相調整電圧自動調整の手順（その２）で、図１のプロセッサ１１９が位相調整電圧を所定値ずつ減らしていって位相調整電圧の下限を決定するルーチンを示すものである。
Ｓ７１．位相調整電圧を制御する回数をカウントする制御回数カウンタを初期設定する。即ち、カウント値をｉとする時、ｉを０に設定する。
【００８５】
Ｓ７２．図５のフローチャートのステップＳ５４で格納した位相調整電圧をＰ（０）とする。
これは、位相調整電圧を減らしてゆく時の初期値を位相調整電圧を減らしてゆく時の初期値と合わせる必要があるためである。
Ｓ７３．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
【００８６】
プロセッサ１１９は、該レスポンスが到着するのを待機している。
Ｓ７４．従って、プロセッサ１１９は、上記レスポンスがあったか否か判定して、レスポンスがなかった場合（Ｎｏ）には待機を継続する。尚、待機時間が所定時間を越えた時にはプロセッサ１１９が警報を出力するようにするのが好ましい。
【００８７】
Ｓ７５．ステップＳ７４で、レスポンスがあった場合（Ｙｅｓ）には、該レスポンスを受信して、搭載されている現状の誤り訂正数を格納する。
Ｓ７６．制御回数のカウンタを歩進させる。
Ｓ７７．位相調整電圧を設定する。
これは、前回設定した位相調整電圧に所定の電圧を加算した電圧で、一般的に表現すると、
Ｐ（ｉ）＝Ｐ（ｉ−１）−ΔＰ
となる。ここで、Ｐ（ｉ）はｉ回目の制御時の位相調整電圧の設定値、ΔＰは位相調整電圧を変化させる所定の電圧である。今の場合はｉ＝１であるので、
Ｐ（１）＝Ｐ（０）−ΔＰ
である。ここで、Ｐ（０）はステップＳ５４で格納した位相調整電圧の初期値である。
【００８８】
Ｓ７８．ステップＳ７７で設定した位相調整電圧を光・電気変換器１１２にある識別回路に印加するように、制御バッファ１２０を介してコントローラ１２１に指示を出す。
Ｓ７９．プロセッサは所定時間待機する。これは、ステップＳ７４と同じである。
【００８９】
Ｓ８０．プロセッサ１１９は、現状のエラー訂正数を制御バッファ１２０に対して要求する。
図１の誤り訂正復号器１１５は常時誤り訂正数を出力しているので、制御バッファ１２０はそれを取得してプロセッサ１１９に対してレスポンスする。プロセッサ１１９は、該レスポンスが到着するのを待機しており、誤り訂正数を受信したら格納するが、繰り返しになるのでこれはフローチャート上では省略している。
【００９０】
Ｓ８１．プロセッサ１１９は、受信した誤り訂正数Ｅ（ｉ）が０であるか否か判定する。
Ｓ８２．ステップＳ８１で、受信した誤り訂正数Ｅ（ｉ）が０であった場合（Ｙｅｓ）には、制御回数のカウンタｉが所定回数に達したか否か判定する。今は、該所定回数は５であるものとしている。
【００９１】
制御回数のカウンタｉが５に達していない場合（Ｎｏ）には、ステップＳ７６にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
Ｓ８３．一方、ステップＳ８１で、取得した誤り訂正数Ｅ（ｉ）が０でなかった場合（Ｎｏ）には、Ｅ（ｉ）がＥ（ｉ−１）より小さいか否か判定する。
Ｅ（ｉ）がＥ（ｉ−１）より小さかった場合（Ｙｅｓ）には、ステップＳ７６にジャンプしてカウンタｉを歩進させて以降の処理を行なう。
【００９２】
Ｓ８４．ステップＳ８３で、Ｅ（ｉ）がＥ（ｉ−１）より小さくなかった場合（Ｎｏ）には、Ｅ（ｉ）が所定の誤り訂正数より大きいか否か判定する。
Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ステップＳ７６にジャンプして以降の処理を実行する。
Ｓ８５．ステップＳ８４で、Ｅ（ｉ）が所定値を越えていない場合（Ｎｏ）には、ｉ＝1 であるか否か判断する。
【００９３】
ｉ＝1 であると判断した場合（Ｙｅｓ）には、ステップＳ５８にジャンプして以降の処理を行なう。
Ｓ８６．ステップＳ８５で、ｉ＝１ではないと判断した場合（Ｎｏ）、即ち、ｉ＞２の場合には、Ｅ（ｉ）がＥ（ｉ−２）より大きいか否か判断する。
この判断は、ｉ回目のエラー数Ｅ（ｉ）が２回前のエラー数Ｅ（ｉ−２）より大きいと、ステップＳ１６で、Ｅ（ｉ）が所定値を越えていなくても次回（（ｉ＋１）回目）には誤り訂正能力を越えるエラー数になる恐れがあるのを回避するためである。
【００９４】
さて、Ｅ（ｉ）がＥ（ｉ−２）より大きくないと判断した場合（Ｎｏ）には、ステップＳ２６にジャンプして以降の処理を行なう。
Ｓ８７．一方、ステップＳ８２で、カウンタｉが５に達している場合（Ｙｅｓ）と、ステップＳ８４で、Ｅ（ｉ）が所定値より大きかった場合（Ｙｅｓ）と、ステップＳ８６で、Ｅ（ｉ）がＥ（ｉ−２）より大きかった場合（Ｙｅｓ）には、その時の識別電圧を変化させる識別電圧の下限Ｖｄｗであるとして格納して、
Ｓ８８．識別電圧を所定値ずつ減らしていって識別電圧の下限を決定するルーチンに移行する。
【００９５】
このように、制御回数のカウンタｉのカウント値に上限を持たせているのは、識別電圧の変化に対して誤り訂正数が広い鍋底で０である場合、制御をこれ以上行なうよりカウント値の上限における識別電圧を上限の電圧であるとする方が制御のための時間を短縮できて有利であるからである。
又、取得した誤り訂正数Ｅ（ｉ）が所定の誤り訂正数を越えた時に、その時の識別電圧を識別電圧の下限とするのは、それ以上制御を繰り返すと図１の誤り訂正復号器１１５の訂正能力を越えた符号誤りが生じて、伝送品質が低下して伝送情報を扱うユーザに迷惑をかけることを回避するためである。即ち、上記処理によってイン・サービス中も識別電圧を可変にして識別電圧の最適値を求める処理を行なうことができる。
【００９６】
図７は、位相調整電圧自動調整の手順（その３）で、図５及び図６のルーチンによって位相調整電圧の上限と下限が決定できたので、それらによって位相調整電圧を決定するルーチンを示している。
Ｓ９１．図１のプロセッサ１１９は、図５のルーチンで決定した位相調整電圧の上限Ｐｕｐと、図６のルーチンで決定した位相調整電圧の下限Ｐｄｗとを読み出す。
【００９７】
Ｓ９２．位相調整電圧として決定する電圧Ｐｔｈを、
Ｐｔｈ＝（Ｐｕｐ＋Ｐｄｗ）／２
によって求める。
Ｓ９３．ステップＳ９１で求めた位相調整電圧を設定するように、制御バッファ１２０経由コントローラ１２１に指示する。
【００９８】
Ｓ９４．所定時間待機する。
Ｓ９５．制御バッファ１２０にエラー訂正数を要求する。
Ｓ９６．制御バッファ１２０からのレスポンスに搭載されている誤り訂正数を保持して処理を終了する。保持した誤り訂正数をＥ₁とする。このＥ₁は後で説明する識別点の最適化技術において使用する。
【００９９】
上記の３つのルーチンによって位相調整電圧を最適値に設定することができる。しかも、論理レベルの中点に設定するのとは違って、アイ・パターンの如何にかかわらず位相調整電圧を誤り訂正数が最小になる電圧に設定することができ、その上、誤り訂正復号器の誤り訂正可能範囲内で上記制御を行なうのでイン・サービス中でも伝送データに誤りを混入させずに位相調整電圧を最適値に設定することができる。
【０１００】
図８は、識別電圧を最適値に導くルーチンと位相調整電圧を最適値に導くルーチンを複合した、複合自動調整の手順である。
Ｓ１０１．制御回数のカウンタｉを初期設定する。
Ｓ１０２．識別電圧を最適値に導くルーチンの結果である誤り訂正数Ｅ₁と、位相調整電圧を最適値に導くルーチンの結果である誤り訂正数Ｅ₂とを読み出す。
【０１０１】
Ｓ１０３．Ｅ₁／Ｅ₂が所定の範囲に入っているか否か判定する。
Ｅ₁／Ｅ₂が所定の範囲に入っている場合（Ｙｅｓ）には、処理を終了する。
Ｓ１０４．ステップＳ１０３で、Ｅ₁／Ｅ₂が所定の範囲に入っていなかった場合（Ｎｏ）には、カウンタｉが５に達しているか否か判定する。
カウンタｉが５に達している場合（Ｙｅｓ）には処理を終了する。
【０１０２】
Ｓ１０５．ステップＳ１０４で、カウンタｉが５に達していなかった場合（Ｎｏ）には、Ｅ₁／Ｅ₂が所定の範囲に入っていないので、識別電圧Ｖｔｈと位相調整電圧Ｐｔｈを求めるルーチンにジャンプして、識別電圧Ｖｔｈと位相調整電圧Ｐｔｈを求めなおすために、制御回数のカウンタｉを歩進して、
Ｓ１０６．識別電圧Ｖｔｈと位相調整電圧Ｐｔｈを求めるルーチンにジャンプして、識別電圧Ｖｔｈと位相調整電圧Ｐｔｈを求めなおした後、ステップＳ１０２にジャンプして、以降の処理を行なう。
【０１０３】
この結果、ステップＳ１０３で、Ｅ₁／Ｅ₂が所定の範囲に入っていると判定された場合、又は、ステップＳ１０４で、カウンタｉが５に達した場合に処理を終了する。
このように、複合自動調整を行なうことによって、アイ・パターンの如何にかかわらず最適な識別電圧で最適な位相において識別できることになり、しかも、誤り訂正復号器の誤り訂正可能範囲内で上記制御を行なうのでイン・サービス中でも伝送データに誤りを混入させずに識別点を最適値に設定することができる。
【０１０４】
尚、最適値として求まった識別電圧で識別した時の誤り訂正復号器における誤り訂正数Ｅ₁と、最適値として求まった位相（位相調整電圧）で識別した時の誤り訂正復号器における誤り訂正数Ｅ₂の比が所定の範囲に入っていなかった時にＶｔｈとＰｔｈを求めるルーチンにジャンプする場合には、識別電圧の初期値や位相調整電圧の初期値を変化させてＶｔｈとＰｔｈを求めなおす必要がある。
【０１０５】
さて、上記制御を行なっている間に光海底端局受信部に障害が生じたことを図１のプロセッサ１１９が検出したり、プロセッサ１１９自体が障害状態になった時には上記制御を継続することは危険である。
図１において、プロセッサ１１９からコントローラ１２１に供給されている「リカバリ」信号は、光海底端局受信部に障害が生じたことを図１のプロセッサ１１９が検出したり、プロセッサ１１９自体が障害状態になった時に制御を停止して、前回設定した識別点に戻して光・電気変換器１１２を動作させるためのものである。
【０１０６】
これによって、上記制御を行なっている間に光海底端局受信部に障害が生じたことを図１のプロセッサ１１９が検出したり、プロセッサ１１９自体が障害状態になった時には前回設定した識別点に戻して光・電気変換器１１２を動作させることができるため、そういう異常時にも光海底端局受信部を安全な状態で動作させることができる。
【０１０７】
尚、プロセッサ１１９が光海底端局受信部に障害が生じたこと検出する技術は従来の監視技術によって可能であり、プロセッサ１１９自体が障害になったことは例えばウォッチ・ドッグ・タイマーなどの技術で検出可能である。従って、図１の「リカバリ」信号は、プロセッサ１１９が障害を検出した警報と、例えばウォッチ・ドッグ・タイマーなどがプロセッサ１１９の障害を検出した警報の論理和によって生成すればよい。
【０１０８】
最後に、波長多重光海底伝送システムを例示して本発明の技術を説明したのは、先にも記載した如く、デジタル通信の主要伝送方式を構成する光伝送を行なっていること、大容量化のために波長多重を行なっていること、及び、訂正能力が高い誤り訂正符号を導入していることによって、例示するには最も適しているためである。しかし、本発明の適用領域が波長多重光海底伝送システムに限定されることはなく、光伝送システムに限定されることもなく、本発明は伝送方式を問わないデジタル伝送システムに適用できる。
【０１０９】
【発明の効果】
以上詳述した如く、本発明により、アイ・パターンの如何にかかわらず誤り訂正復号器の識別電圧、識別位相を最適に決めることができ、且つ、イン・サービス中でも伝送データに誤りを混入させずに識別点を最適に決めることができる識別点決定方式を実現することができる。
【０１１２】
本発明によれば、誤り訂正復号器の識別位相を１つの位相に設定して、識別回路の識別電圧を変化させて誤りが最小となる識別電圧を決定した時の上記誤り訂正復号器の第一の誤り訂正数と、識別電圧を１つの電圧に設定して、識別回路の識別位相を変化させて誤りが最小となる識別位相を決定した時の上記誤り訂正復号器の第二の誤り訂正数の比を算出し、該第一の誤り訂正数と該第二の誤り訂正数の比によって識別電圧の決定と識別位相の決定を順次繰り返して誤りが最小となる最適な組み合わせの識別電圧、識別位相を決定するので、上記誤り訂正復号器の誤り訂正可能な範囲の誤り訂正数が最小の状態に識別点を設定することができ、しかもイン・サービス中でも伝送データに誤りを混入させずに行なうことができる。
【図面の簡単な説明】
【図１】 本発明の技術を適用した光海底端局受信部の構成。
【図２】 識別電圧自動調整の手順（その１）。
【図３】 識別電圧自動調整の手順（その２）。
【図４】 識別電圧自動調整の手順（その３）。
【図５】 位相調整電圧自動調整の手順（その１）。
【図６】 位相調整電圧自動調整の手順（その２）。
【図７】 位相調整電圧自動調整の手順（その３）。
【図８】 複合自動調整の手順。
【図９】 制御バッファが出すコマンドのフォーマット例。
【図１０】 従来の光海底端局受信部の構成。
【図１１】 理想的なアイ・パターンの形状。
【図１２】 識別点の変化を示す図。
【図１３】 波長多重光海底伝送システムの例。
【符号の説明】
１０１、１０１ａ、１０１ｂ 送信変換装置
１０２、１０２ａ、１０２ｂ 増幅器
１０３ 波長多重装置
１０４ 送信増幅器
１０５ 海底中継器
１０６ 受信増幅器
１０７ 波長分離装置
１０８、１０８ａ、１０８ｂ 増幅器
１０９、１０９ａ、１０９ｂ 受信変換装置
１１１ 前置増幅器
１１２ 光・電気変換器
１１３ 多重分離器
１１４ 直列・並列変換器
１１５ 誤り訂正復号器
１１６ 速度変換器
１１７ 並列・直列変換器
１１８ 電気・光変換器
１１９ プロセッサ
１２０ 制御バッファ
１２１ コントローラ
１２２ デジタル・アナログ変換器
１２３ アナログ・デジタル変換器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an identification point determination method in an identification circuit, and in particular, it is possible to optimally determine an identification point regardless of an eye pattern, and to shorten the transmission data without introducing an error even during in-service. The present invention relates to an identification point determination method capable of optimally determining an identification point over time.
[0002]
Optical transmission systems such as optical submarine transmission systems are in the process of increasing transmission capacity and transmission distance, and wavelength multiplexing transmission systems with a large number of multiplexing to cope with the increase in transmission capacity. In addition, an error correction code having a high correction capability is introduced in order to avoid an increase in code error due to an increase in transmission distance.
[0003]
FIG. 13 shows an example of a wavelength division multiplexing optical submarine transmission system. An STM-64 frame is multiplexed to obtain about 12 Gb / s (gigabit / second.⁹ Means. The outline of the transmission system is shown only in one direction.
Here, the wavelength multiplexing optical submarine transmission system is exemplified as performing optical transmission constituting the main transmission system of digital communication, performing wavelength multiplexing for increasing capacity, and This is because the introduction of an error correction code having a high correction capability is the most suitable transmission system for illustration. However, it is pointed out that the application area of the present invention is not limited to the wavelength division multiplexing optical submarine transmission system, and is not limited to the optical transmission system, and that the present invention can be applied to a digital transmission system regardless of the transmission method. Keep it.
[0004]
In FIG. 13, reference numerals 101 to 101b each receive an optical signal modulated by an STM-64 frame, temporarily convert it into an electrical signal, multiplex it, add a service bit such as an error correction code, and add 12 Gb / s. It is a transmission conversion device that generates a signal and modulates and outputs an optical signal with the 12 Gb / s signal. The wavelengths of the optical signals output from the transmission conversion device are all different.
[0005]
Reference numerals 102 to 102b denote amplifiers that amplify optical signals output from the respective transmission converters. Usually, optical fiber amplifiers using erbium-ion doped optical fibers are used.
Reference numeral 103 denotes a wavelength multiplexing device that wavelength-multiplexes optical signals of different wavelengths output from the respective amplifiers.
[0006]
Reference numeral 104 denotes a transmission amplifier that amplifies an optical signal in which optical signals of a plurality of wavelengths output from the wavelength multiplexing device 103 are multiplexed. Usually, an optical fiber amplifier using an erbium ion-doped optical fiber is used.
The above-described components constitute a submarine terminal device in an optical submarine transmission system.
[0007]
Reference numeral 105 denotes a submarine repeater that compensates for attenuation of an optical signal in an optical transmission line laid on the seabed. Usually, an optical fiber amplifier using an erbium ion-doped optical fiber is used.
Reference numeral 106 denotes a receiving amplifier that amplifies the transmitted optical signal. Usually, an optical fiber amplifier using an erbium ion-doped optical fiber is used.
[0008]
Reference numeral 107 denotes a wavelength separation device that separates an optical signal transmitted by wavelength multiplexing into an original optical signal of each wavelength. The optical signal of each wavelength output here is modulated by an electrical signal of 12 Gb / s.
Reference numerals 108 to 108b denote amplifiers that amplify optical signals of wavelengths separated from each other. Usually, optical fiber amplifiers using erbium ion-doped optical fibers are used.
[0009]
109 to 109b convert an optical signal modulated with an electrical signal of 12 Gb / s into an electrical signal, demultiplex it, and perform error correction to remove service bits to remove the STM-64 frame. This is a reception conversion device that outputs an optical signal modulated by the.
An identification circuit is arranged in the reception conversion device, and finally the identification accuracy in the identification circuit becomes an evaluation measure of transmission quality. Therefore, how to determine the optimum identification point determines the transmission quality.
[0010]
[Prior art]
FIG. 11 shows an ideal eye pattern shape.
In FIG. 11, the horizontal axis represents time, and the vertical axis represents amplitude.
Here, the highest level of amplitude is the level of logical level “1”, and the lowest level of amplitude is the level of logical level “0”. Further, since there is a possibility that the logical level of the transmission information changes in one bit time corresponding to the transmission speed, a logical level switching point occurs for every one bit time. An area surrounded by a logic level “1”, a logic level “0”, and a transient state before and after the switching point is referred to as an eye pattern. Actually, the eye pattern becomes narrow because the logic level is “1”, the logic level is “0”, and the transitional state before and after the switching point changes for each bit. A typical eye pattern.
[0011]
In the case of the eye pattern as shown in FIG. 11, if the intersection point P of the straight line indicating the midpoint of the amplitude and the straight line indicating the phase midpoint is used as the discrimination point, the code error rate at the time of discrimination is minimized and the transmission quality is reduced. Become the best. However, the received code changes due to transmission line loss fluctuations and optical fiber amplifier gain fluctuations.
FIG. 12 is a diagram illustrating changes in the identification points.
[0012]
In FIG. 12, a broken line indicates an ideal eye pattern, and a solid line indicates an eye pattern when the received code changes due to transmission path loss fluctuation or optical fiber amplifier gain fluctuation. In this case, the amplitude is smaller than the ideal case, and the phase is delayed from the ideal case. Therefore, in an ideal case, the discrimination point may be set to P. However, if the received code changes due to transmission path loss fluctuation or optical fiber amplifier gain fluctuation, the discrimination error rate must be shifted to Q. Deteriorates.
[0013]
In the wavelength division multiplexing optical transmission system, the gain of the optical fiber amplifier has wavelength dependency. Although there is a technique to reduce this wavelength dependence using a variable optical equalizer, if the number of optical fiber amplifiers increases in a long-distance transmission line, the equalization residual accumulates and the code level varies for each wavelength. Is inevitable. Therefore, in such a case, it is necessary to control and identify different identification points for each reception conversion device.
[0014]
Furthermore, if the eye pattern is symmetric in both the amplitude direction and the time direction as shown in FIG. 11 or FIG. 12, it is possible to avoid deterioration of the code error rate by controlling the discrimination point to be the center of the eye pattern. However, in reality, it is difficult to expect the symmetry of the eye pattern. In such a case, it is not easy to set an optimum discrimination point. FIG. 10 shows a configuration of a conventional optical submarine terminal receiving unit, which corresponds to the wavelength division multiplexing optical transmission system shown in FIG.
[0015]
In FIG. 10, reference numeral 111 denotes a preamplifier for amplifying an optical signal modulated with aninput 12 Gb / s electric signal (denoted simply as “AMP” in the figure), and 112 denotes a preamplifier. An optical / electrical converter that electrically converts the optical signal output by 111 and outputs an electrical signal of 12 Gb / s (abbreviated as “O / E” in the figure. Here, O is an acronym for Optical, E Is an acronym for Electrical.) The identification circuit is arranged in this.
[0016]
Reference numeral 113 denotes a demultiplexer (abbreviated as “DMUX” in the figure) that decomposes the 12 Gb / s electrical signal output from the optical / electrical converter 112 into 751 Mb / s × 16. It is an abbreviation written in English.)
114 is a serial / parallel converter that converts an electrical signal of 751 Mb / s × 16 into an electrical signal of 178 Mb / s × 64 (in the figure, “S / P” is indicated by S of Serial and P of Parallel). .)
[0017]
115 is an error correction decoder that performs error correction for each 178 Mb / s signal output from the serial-to-parallel converter 114 (in the figure, the abbreviation “FEC” for the main acronym of Forward-acting Error Collecting code) It is displayed in combination with the abbreviation “DEC” in main English letters.
Reference numeral 116 denotes a speed converter for converting from a 12 Gb / s frame format to an STM-64 frame format (in the figure, the abbreviation “SPD CONV”, which is the main alphabet of Speed Converter). This output is 155 Mb / s × 64.
[0018]
Reference numeral 117 denotes a parallel / serial converter (abbreviated as “P / S” in the figure) that converts an electric signal of 155 Mb / s × 64 into an electric signal of 621 Mb / s × 16.
Reference numeral 118 denotes an electric / optical converter (abbreviated as “E / O” in the figure) that modulates an optical signal with an electric signal of 621 Mb / s × 16.
Reference numeral 119 denotes a processor that supervises and controls the receiving unit in FIG. 10 (abbreviated as “MP” in the figure. This is an abbreviation by the acronym of Main Proccessor), and 120 is a command of the processor 119. Corresponding to the control buffer that collects the number of error codes from the error correction decoder 115 and responds (in the figure, “BUFF” is indicated by the main alphabetic character of Buffer).
[0019]
[Problems to be solved by the invention]
As shown in FIG. 10, the conventional optical submarine terminal receiving unit does not control the discrimination point of the discrimination circuit.
Therefore, if the received code changes due to transmission path loss fluctuation or optical fiber amplifier gain fluctuation, or if there is a possibility that the received code level varies from wavelength to wavelength as in a wavelength division multiplexing optical transmission system. -When the pattern is not symmetric, it is impossible to avoid deterioration of the code error rate.
[0020]
In view of such problems, the present invention relates to an identification point determination method in an identification circuit. In particular, the present invention can optimally determine an identification point regardless of an eye pattern, and an error occurs in transmission data even in service. It is an object of the present invention to provide an identification point determination method that can optimally determine an identification point in a short time without mixing.
[0021]
[Means for Solving the Problems]
The present invention relates to an identification point determination method for determining an identification point of an identification circuit of an error correction decoder during a service operation.Law It is.
The identification phase of the identification circuit is set to an initial phase, the identification voltage of the identification circuit is increased by a predetermined number of steps within a predetermined number of times from the initial voltage, and identification is performed to monitor the number of error corrections. Either one of the identification voltage that is larger than a predetermined value or the identification voltage at the final number of times when the identification voltage is sequentially increased is set as an upper limit identification voltage, and the identification voltage of the identification circuit is determined from the initial voltage. The number of error corrections is monitored by sequentially decreasing the predetermined number of steps within a predetermined number of times, and the number of error corrections monitored exceeds the predetermined value, or the final number of times when the identification voltage is sequentially decreased. Either one of the identification voltages is set as a lower limit identification voltage, an average value of the upper limit identification voltage and the lower limit identification voltage is calculated as an average identification voltage, and the average identification voltage is The number of error corrections monitored by setting the identification voltage of the identification circuit is the first error correction number, the identification voltage of the identification circuit is set to the initial voltage, and the identification phase of the identification circuit is within a predetermined number of times from the initial phase. The number of error corrections is monitored by sequentially increasing the number of error corrections by a predetermined step in the identification phase when the monitored error correction number is greater than a predetermined value, or the identification phase at the final number of times when the identification phase is sequentially increased. The identification phase of any one of the above is set as the upper limit identification phase, the identification phase of the identification circuit is sequentially decreased by a predetermined number of steps within a predetermined number of times from the initial phase, identification is performed, and the number of error corrections is monitored. Either one of the identification phase that has become larger than a predetermined value or the identification phase at the final number of times when the identification phase is sequentially decreased is set as a lower limit identification phase, and the upper limit identification phase And calculating the average value of the lower limit identification phase as an average identification phase, setting the average identification phase as the identification phase of the identification circuit and monitoring the error correction number as a second error correction number, A ratio between the number of corrections and the second error correction number is calculated as an error correction number ratio. When the error correction number ratio is within a predetermined range, the average identification voltage and the average identification phase are As the identification point,
When the error correction number ratio exceeds a predetermined range, the calculation of the first error correction number and the second error correction are performed using the average identification voltage and the average identification phase as the initial voltage and the initial phase, respectively. The identification voltage and identification phase of the identification circuit are determined during the service operation by repeating the procedure of calculating the number and calculating the error correction number ratio.
[0026]
Book According to the invention,Set the identification phase of the error correction decoder to one phase ,By changing the identification voltage of the identification circuit, the number of errors is minimized. The first error correction number of the error correction decoder when the identification voltage is determinedAnd the identification voltage is set to one voltage, and the identification phase of the identification circuit is changed to minimize the number of errors corrected. Second error correction number of the error correction decoder when the identification phase is determinedThe ratio of The identification voltage and the identification phase are determined by the ratio between the first error correction number and the second error correction number.Sequentially repetitionThe optimal combination that minimizes errors Identification voltage, Discriminating phaseTherefore, the error correction range of the error correction decoder Number of error correctionSmallest An identification point can be set in the state, and transmission can be performed even during in-service without introducing errors.
[0029]
A demultiplexer 113 decomposes the 12 Gb / s electrical signal output from the optical / electrical converter 112 into 751 Mb / s × 16.
Reference numeral 114 denotes a serial / parallel converter that converts an electric signal of 751 Mb / s × 16 into an electric signal of 178 Mb / s × 64.
An error correction decoder 115 performs error correction for each 178 Mb / s signal output from the serial / parallel converter 114.
[0030]
Reference numeral 116 denotes a speed converter for converting a 12 Gb / s frame format to an STM-64 frame format, and its output is 155 Mb / s × 64.
Reference numeral 117 denotes a parallel / serial converter that converts an electric signal of 155 Mb / s × 64 into an electric signal of 621 Mb / s × 16.
[0031]
Reference numeral 118 denotes an electrical / optical converter that modulates an optical signal with an electrical signal of 621 Mb / s × 16.
Reference numeral 119 denotes a processor that monitors and controls the receiving unit in FIG. 10, and reference numeral 120 denotes a control buffer that collects the error code number from the error correction decoder 115 and responds in response to a command from the processor 119.
[0032]
Further, reference numeral 121 denotes a controller for controlling an identification voltage and a phase adjustment voltage of an identification circuit arranged in the optical / electrical converter 112 (in the drawing, abbreviated as “CONT” by the main alphabet of Controller). Is a digital-to-analog converter that converts the digital identification voltage or phase adjustment voltage output from the controller 121 into analog-to-optical converter 112, and 123 is an analog-type output from optical / electrical converter 112. The analog-to-digital converter that digitally converts the identification voltage or phase adjustment voltage and supplies it to the controller.
[0033]
A feature of the configuration of FIG. 1 is that a command for controlling an identification point output from the processor 119 is relayed by the control buffer 120 and transferred to the controller 121. The controller 121 executes the command and collects execution results. The controller 121 then responds to the processor via the control buffer 120, and the controller 121 executes the command with reference to the error correction number output from the error correction decoder 115.
[0034]
In more detail, referring to the number of error corrections output by the error correction decoder 115 and executing a command for controlling the discrimination point, the discrimination voltage or the phase adjustment voltage is initially set to the photoelectric converter. The number of error corrections is monitored by monitoring the number of error corrections as a result. Is the upper limit and lower limit of the identification voltage or phase adjustment voltage, the average value of the upper and lower limits of the identification voltage or phase adjustment voltage is determined as the voltage of the identification point, and the identification voltage or phase adjustment voltage is set to a predetermined value multiple times from the initial value. Increase / decrease identification and monitor the number of error corrections as a result. If there is no change in the number of error corrections even if the number of error corrections is increased / decreased a predetermined number of times, the identification voltage / phase adjustment voltage increased / decreased a predetermined number of times of And limited and the lower limit is that executes a process of determining the voltage of the discrimination point the mean value of upper and lower limits of the identification voltage or phase adjustment voltage.
[0035]
Hereinafter, details of the above processing will be described with reference to flowcharts.
FIG. 2 shows a routine in which the processor 119 of FIG. 1 increases the identification voltage by a predetermined value and determines the upper limit of the identification voltage in the identification voltage automatic adjustment procedure (part 1). Hereinafter, description will be made with reference to FIG.
S1. A control number counter that counts the number of times to control the identification voltage is initialized. That is, when the count value is i, i is set to 0.
[0036]
S2. A command for requesting the controller 121 is output via the control buffer 120 of FIG. 1 so as to acquire the current identification voltage and temperature data.
An example of the command format at this time is shown in FIG.
In the format of FIG. 9, the header indicates a command and its type, and it may be allocated 16 bits. Since the type of command is different from the essence of the present invention, no further explanation will be given.
[0037]
Sequence No. # 1 is a sequence number for indicating a phase adjustment voltage, andSequence No. # 2 is a sequence number for indicating an identification voltage. As will be described in detail later, the number of times of control is limited so that the time for control can be shortened.
Data # 1 is a designated phase adjustment voltage, anddata # 2 is a designated identification voltage. This is determined by how many significant digits of the identification voltage are set, but each may be about 96 bits.
[0038]
The parity may be 1 bit as a result of parity check for 224 bits from the header todata # 2.
When the processor 119 in FIG. 1 outputs the command in the format in FIG. 9 to the control buffer 120 in FIG. 1, the control buffer 120 relays this to the controller 121. The format of the command used for the relay may be the one shown in FIG. 9 or a format converted from that shown in FIG.
[0039]
Then, the controller 121 supplies the identification voltage to the optical / electrical converter 112 in FIG. 1 via the digital / analog converter.
When the controller 121 performs the above control, it returns a response indicating that the control has been performed to the processor 119 via the control buffer 120. The response is preferably returned with the sequence number of the executed command and the current identification voltage and temperature data output from the optical / electrical converter 112. This is assumed in the following flowcharts. Then, the processor 119 in FIG. 1 waits for the response from the controller 121.
[0040]
S3. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by. It is preferable that the processor 119 outputs an alarm when the standby time exceeds a predetermined time.
S4. If there is a response in step S3 (Yes), the response is received, and the current identification voltage and temperature data loaded in the response are stored.
[0041]
S5. The processor 119 requests the control buffer 120 for the current number of error corrections. Although the command in this case has a format different from that in FIG. 9, it is essentially the same and will not be specifically illustrated and described.
Since the error correction decoder 115 in FIG. 1 always outputs the number of error corrections, the control buffer 120 acquires it and responds to the processor 119. The processor 119 is waiting for the response to arrive.
[0042]
S6. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by. It is preferable that the processor 119 outputs an alarm when the standby time exceeds a predetermined time.
S7. If there is a response in step S7 (Yes), the response is received and the current number of error corrections installed is stored.
[0043]
S8. Step the counter of the number of times of control.
S9. Set the identification voltage.
This is a voltage obtained by adding a predetermined voltage to the previously set identification voltage.
V (i) = V (i-1) + ΔV
It becomes. Here, V (i) is a set value of the identification voltage during the i-th control, and ΔV is a predetermined voltage for changing the identification voltage. Since i = 1 in this case,
V (1) = V (0) + ΔV
It is. Here, V (0) is the initial value of the identification voltage stored in step S4.
[0044]
S10. An instruction is issued to the controller 121 via the control buffer 120 so that the identification voltage set in step S9 is applied to the identification circuit in the optical / electrical converter 112.
S11. The processor waits for a predetermined time. This is the same as step S3 or step S6.
[0045]
S12. The processor 119 requests the control buffer 120 for the current number of error corrections.
Since the error correction decoder 115 in FIG. 1 always outputs the number of error corrections, the control buffer 120 acquires it and responds to the processor 119. The processor 119 waits for the response to arrive and stores the number of error corrections when it is received. However, since this is repeated, this is omitted in the flowchart.
[0046]
S13. The processor 119 determines whether or not the received error correction number E (i) is zero.
S14. If the received error correction number E (i) is 0 (Yes) in step S13, it is determined whether or not the control number counter i has reached a predetermined number. Now, it is assumed that the predetermined number is 5.
[0047]
If the control number counter i has not reached 5 (No), the process jumps to step S8 to increment the counter i, and the subsequent processing is performed.
S17. On the other hand, if the counter i has reached 5 (Yes), it is stored as the upper limit Vup of the identification voltage for changing the identification voltage at that time.
S18. The routine proceeds to a routine for determining the lower limit of the identification voltage by decreasing the identification voltage by a predetermined value.
[0048]
Thus, the upper limit of the count value of the counter i of the number of times of control is that when the number of error correction with respect to the change of the identification voltage is 0 at a wide pan bottom, the count value of the counter value i is more than that when the control is further performed. This is because it is advantageous that the identification voltage at the upper limit is the upper limit voltage because the time for control can be shortened.
S15. On the other hand, if the acquired error correction number E (i) is not 0 (No) in step S13, it is determined whether E (i) is smaller than E (i-1).
[0049]
If E (i) is smaller than E (i-1) (Yes), the process jumps to step S8 to increment the counter i and the subsequent processing is performed.
S16. In step S15, if E (i) is not smaller than E (i-1) (No), it is determined whether E (i) is larger than a predetermined error correction number.
Here, the predetermined number of error corrections is determined as follows. 10 Gb / s transmission system for 10^-3 If an error correction code that can completely correct an error is applied up to an error rate of 10%, the number of error corrections is 10⁷ Since the error correction can be performed completely as long as the following, the predetermined value is 10⁷ The following should be set.
[0050]
But 10⁷ If it is set to the limit, the error correction capability may be suddenly exceeded when the identification voltage is changed. Therefore, with a margin of about one digit, 10⁶ It seems reasonable to set to.
S17. In step S16, if E (i) does not exceed the predetermined value (No), it is determined whether i = 1.
[0051]
If it is determined that i = 1 (Yes), the process jumps to step S8 to perform the subsequent processing.
S18. If it is determined in step S17 that i is not 1 (No), that is, if i> 2, it is determined whether E (i) is greater than E (i-2).
This determination is made when the error number E (i) of the i-th time is larger than the error number E (i-2) of the previous two times, even if E (i) does not exceed the predetermined value in step S16 (( This is to avoid the possibility that the number of errors exceeds the error correction capability in the (i + 1) th).
[0052]
If it is determined that E (i) is not greater than E (i-2) (No), the process jumps to step S8 to perform the subsequent processing.
S19. If it is determined in step S8 that E (i) is greater than E (i-2) (Yes), if E (i) exceeds a predetermined value (Yes) in step S16, then in step S18 , E (i) is larger than E (i-2) (Yes), the identification voltage V (i) at that time is stored as the upper limit identification voltage Vup,
S20. The routine proceeds to a routine for determining the lower limit of the identification voltage by decreasing the identification voltage by a predetermined value.
[0053]
As described above, when the acquired error correction number E (i) exceeds the predetermined error correction number, the upper limit of the identification voltage at that time is the upper limit of the identification voltage. This is to avoid the occurrence of a code error exceeding the correction capability of the device 115 and the inconvenience to the user handling the transmission information due to the deterioration of the transmission quality. That is, it is possible to perform the process of obtaining the optimum value of the identification voltage by changing the identification voltage even during in-service by the above process.
[0054]
FIG. 3 shows a routine in which the processor 119 of FIG. 1 decreases the identification voltage by a predetermined value to determine the lower limit of the identification voltage in the identification voltage automatic adjustment procedure (part 2). Although it is similar to the routine of FIG. 2, there are some differences, so that the description will be made with reference to FIG.
S21. A control number counter that counts the number of times to control the identification voltage is initialized. That is, when the count value is i, i is set to 0.
[0055]
S22. The identification voltage stored in step S4 of the flowchart of FIG. 2 is V (0).
This is because it is necessary to match the initial value when the identification voltage is decreased with the initial value when the identification voltage is decreased.
S23. The processor 119 requests the control buffer 120 for the current number of error corrections.
[0056]
The processor 119 is waiting for the response to arrive.
S24. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by. It is preferable that the processor 119 outputs an alarm when the standby time exceeds a predetermined time.
[0057]
S25. If there is a response in step S24 (Yes), the response is received and the current number of error corrections installed is stored.
S26. Step the counter of the number of times of control.
S27. Set the identification voltage.
This is a voltage obtained by adding a predetermined voltage to the previously set identification voltage.
V (i) = V (i−1) −ΔV
It becomes. Here, V (i) is a set value of the identification voltage during the i-th control, and ΔV is a predetermined voltage for changing the identification voltage. Since i = 1 in this case,
V (1) = V (0) −ΔV
It is. Here, V (0) is the initial value of the identification voltage stored in step S4.
[0058]
S28. An instruction is issued to the controller 121 via the control buffer 120 so that the identification voltage set in step S27 is applied to the identification circuit in the optical / electrical converter 112.
S29. The processor waits for a predetermined time. This is the same as step S24.
[0059]
S30. The processor 119 requests the control buffer 120 for the current number of error corrections.
Since the error correction decoder 115 in FIG. 1 always outputs the number of error corrections, the control buffer 120 acquires it and responds to the processor 119. The processor 119 waits for the response to arrive and stores the number of error corrections when it is received. However, since this is repeated, this is omitted in the flowchart.
[0060]
S31. The processor 119 determines whether or not the received error correction number E (i) is zero.
S32. In step S31, when the received error correction number E (i) is 0 (Yes), it is determined whether or not the control number counter i has reached a predetermined number. Now, it is assumed that the predetermined number is 5.
[0061]
If the control number counter i has not reached 5 (No), the process jumps to step S26 to increment the counter i and the subsequent processing is performed.
S33. On the other hand, if the acquired error correction number E (i) is not 0 (No) in step S31, it is determined whether E (i) is smaller than E (i-1).
If E (i) is smaller than E (i-1) (Yes), the process jumps to step S26 to increment the counter i and the subsequent processing is performed.
[0062]
S34. In step S33, when E (i) is not smaller than E (i-1) (No), it is determined whether E (i) is larger than a predetermined error correction number.
Here, the predetermined number of error corrections is determined as follows. 10 Gb / s transmission system for 10^-3 If an error correction code that can completely correct an error is applied up to an error rate of 10%, the number of error corrections is 10⁷ Since the error correction can be performed completely as long as the following, the predetermined value is 10⁷ The following should be set.
[0063]
But 10⁷ If it is set to the limit, the error correction capability may be suddenly exceeded when the identification voltage is changed. Therefore, with a margin of about one digit, 10⁶ It seems reasonable to set to.
S35. In step S34, if E (i) does not exceed the predetermined value (No), it is determined whether i = 1.
[0064]
If it is determined that i = 1 (Yes), the process jumps to step S26 to perform the subsequent processing.
S36. If it is determined in step S35 that i is not 1 (No), that is, if i> 2, it is determined whether E (i) is greater than E (i-2).
This determination is made when the error number E (i) of the i-th time is larger than the error number E (i-2) of the previous two times, even if E (i) does not exceed the predetermined value in step S16 (( This is to avoid the possibility of the number of errors exceeding the error correction capability in the (i + 1) th time).
[0065]
If it is determined that E (i) is not greater than E (i-2) (No), the process jumps to step S26 to perform the subsequent processing.
S37. On the other hand, if the counter i has reached 5 in step S32 (Yes), if E (i) is greater than the predetermined value in step S34 (Yes), E (i) becomes E in step S36. If it is larger than (i-2) (Yes), it is stored as the lower limit Vdw of the identification voltage for changing the identification voltage at that time, and S38. The routine proceeds to a routine for determining the lower limit of the identification voltage by decreasing the identification voltage by a predetermined value.
[0066]
In this way, the upper limit of the count value of the counter i of the number of times of control is such that when the number of error corrections is 0 at a wide pan bottom with respect to the change of the identification voltage, This is because it is advantageous that the identification voltage at the upper limit is the upper limit voltage because the time for control can be shortened.
When the acquired error correction number E (i) exceeds a predetermined error correction number, the identification voltage at that time is made the lower limit of the identification voltage. The error correction decoder 115 in FIG. This is to avoid the occurrence of a code error exceeding the correction capability, and the transmission quality being deteriorated to disturb the user who handles the transmission information. That is, it is possible to perform the process of obtaining the optimum value of the identification voltage by varying the identification voltage even during in-service by the above process.
[0067]
FIG. 4 shows a routine for determining the identification voltage by the upper and lower limits of the identification voltage by the routine of FIGS. 2 and 3 in the procedure (part 3) of automatic identification voltage adjustment.
S41. The processor 119 of FIG. 1 reads the upper limit Vup of the identification voltage determined by the routine of FIG. 2 and the lower limit Vdw of the identification voltage determined by the routine of FIG.
[0068]
S42. The voltage Vth determined as the identification voltage is
Vth = (Vup + Vdw) / 2
Ask for.
S43. The controller 121 via the control buffer 120 is instructed to set the identification voltage obtained in step S41.
[0069]
S44. Wait for a predetermined time.
S45. The control buffer 120 is requested for the number of error corrections.
S46. The number of error corrections mounted in the response from the control buffer 120 is held, and the process is terminated. The number of retained error corrections is E₁ And This E₁ Is used in the discrimination point optimization technique described later.
[0070]
The identification voltage can be set to an optimum value by the above three routines. In addition, unlike setting the midpoint of the logic level, the identification voltage can be set to a voltage that minimizes the number of error corrections regardless of the eye pattern. Since the above control is performed within the error correction possible range, the identification voltage can be set to an optimum value without introducing an error into the transmission data even during in-service.
[0071]
FIG. 5 shows a procedure (part 1) of automatic adjustment of the phase adjustment voltage, in which the processor 119 of FIG. The routine to perform is shown. This is exactly the same as the flow chart of FIG. 2 except that the phase adjustment voltage is controlled. However, since it cannot be explained at all, a supplementary explanation will be omitted.
[0072]
S51. A control number counter that counts the number of times to control the phase adjustment voltage is initialized. That is, when the count value is i, i is set to 0.
S52. A command for requesting the controller 121 is output via the control buffer 120 of FIG. 1 so as to acquire the current phase adjustment voltage and temperature data.
Then, the processor 119 in FIG. 1 waits for the response from the controller 121.
[0073]
S53. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by.
S54. If there is a response in step S53 (Yes), the response is received, and the current phase adjustment voltage and temperature data mounted in the response are stored.
[0074]
S55. The processor 119 requests the control buffer 120 for the current number of error corrections.
The processor 119 is waiting for the response to arrive.
S56. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by.
[0075]
S57. If there is a response in step S56 (Yes), the response is received and the current number of error corrections installed is stored.
S58. Step the counter of the number of times of control.
S59. Set the phase adjustment voltage.
This is a voltage obtained by adding a predetermined voltage to the previously set phase adjustment voltage.
P (i) = P (i−1) + ΔP
It becomes. Here, P (i) is a set value of the phase adjustment voltage during the i-th control, and ΔP is a predetermined voltage for changing the phase adjustment voltage. Since i = 1 in this case,
P (1) = P (0) + ΔP
It is. Here, P (0) is the initial value of the phase adjustment voltage stored in step S4.
[0076]
S60. An instruction is issued to the controller 121 via the control buffer 120 so that the phase adjustment voltage set in step S59 is applied to the identification circuit in the optical / electrical converter 112.
S61. The processor waits for a predetermined time. This is the same as step S53 or step S56.
[0077]
S62. The processor 119 requests the control buffer 120 for the current number of error corrections.
The processor 119 waits for the response to arrive and stores the number of error corrections when it is received. However, since this is repeated, this is omitted in the flowchart.
[0078]
S63. The processor 119 determines whether or not the received error correction number E (i) is zero.
S64. If the received error correction number E (i) is 0 (Yes) in step S63, it is determined whether or not the control number counter i has reached a predetermined number. Now, it is assumed that the predetermined number is 5.
[0079]
If the control number counter i has not reached 5 (No), the process jumps to step S58 to increment the counter i and perform the subsequent processing.
S65. On the other hand, if the acquired error correction number E (i) is not 0 (No) in step S63, it is determined whether E (i) is smaller than E (i-1).
If E (i) is smaller than E (i-1) (Yes), the process jumps to step S58 to increment the counter i and the subsequent processing is performed.
[0080]
S66. In step S65, when E (i) is not smaller than E (i-1) (No), it is determined whether E (i) is larger than a predetermined error correction number.
If E (i) does not exceed the predetermined value (No), the process jumps to step S58 to execute the subsequent processing.
S67. If it is determined in step S66 that E (i) does not exceed the predetermined value (No), it is determined whether i = 1.
[0081]
If it is determined that i = 1 (Yes), the process jumps to step S58 to perform the subsequent processing.
S68. If it is determined in step S67 that i = 1 is not satisfied (No), that is, if i> 2, it is determined whether E (i) is greater than E (i-2).
This determination is made when the error number E (i) of the i-th time is larger than the error number E (i-2) of the previous two times, even if E (i) does not exceed the predetermined value in step S16 (( This is to avoid the possibility that the number of errors exceeds the error correction capability in the (i + 1) th).
[0082]
If it is determined that E (i) is not greater than E (i-2) (No), the process jumps to step S26 to perform the subsequent processing.
S69. On the other hand, if the counter i has reached 5 in step S64 (Yes), if E (i) is greater than the predetermined value in step S66 (Yes), E (i) becomes E in step S68. When it is larger than (i-2) (Yes), it is stored as being the lower limit Vdw of the identification voltage for changing the identification voltage at that time,
S70. The routine proceeds to a routine for determining the lower limit of the identification voltage by decreasing the identification voltage by a predetermined value.
[0083]
In this way, the upper limit of the count value of the counter i of the number of times of control is such that when the number of error corrections is 0 at a wide pan bottom with respect to the change of the identification voltage, This is because it is advantageous that the identification voltage at the upper limit is the upper limit voltage because the time for control can be shortened.
When the acquired error correction number E (i) exceeds a predetermined error correction number, the identification voltage at that time is made the lower limit of the identification voltage. The error correction decoder 115 in FIG. This is to avoid the occurrence of a code error exceeding the correction capability, and the transmission quality being deteriorated to disturb the user who handles the transmission information. That is, it is possible to perform the process of obtaining the optimum value of the identification voltage by changing the identification voltage even during in-service by the above process.
[0084]
FIG. 6 shows a routine in which the processor 119 of FIG. 1 determines the lower limit of the phase adjustment voltage by decreasing the phase adjustment voltage by a predetermined value in the phase adjustment voltage automatic adjustment procedure (part 2).
S71. A control number counter that counts the number of times to control the phase adjustment voltage is initialized. That is, when the count value is i, i is set to 0.
[0085]
S72. The phase adjustment voltage stored in step S54 in the flowchart of FIG. 5 is P (0).
This is because it is necessary to match the initial value when the phase adjustment voltage is decreased with the initial value when the phase adjustment voltage is decreased.
S73. The processor 119 requests the control buffer 120 for the current number of error corrections.
[0086]
The processor 119 is waiting for the response to arrive.
S74. Accordingly, the processor 119 determines whether or not there is a response, and when there is no response (No), continues to stand by. It is preferable that the processor 119 outputs an alarm when the standby time exceeds a predetermined time.
[0087]
S75. If there is a response (Yes) in step S74, the response is received and the current number of error corrections installed is stored.
S76. Step the counter of the number of times of control.
S77. Set the phase adjustment voltage.
This is a voltage obtained by adding a predetermined voltage to the previously set phase adjustment voltage.
P (i) = P (i−1) −ΔP
It becomes. Here, P (i) is a set value of the phase adjustment voltage during the i-th control, and ΔP is a predetermined voltage for changing the phase adjustment voltage. Since i = 1 in this case,
P (1) = P (0) −ΔP
It is. Here, P (0) is the initial value of the phase adjustment voltage stored in step S54.
[0088]
S78. An instruction is issued to the controller 121 via the control buffer 120 so that the phase adjustment voltage set in step S77 is applied to the identification circuit in the optical / electrical converter 112.
S79. The processor waits for a predetermined time. This is the same as step S74.
[0089]
S80. The processor 119 requests the control buffer 120 for the current number of error corrections.
Since the error correction decoder 115 in FIG. 1 always outputs the number of error corrections, the control buffer 120 acquires it and responds to the processor 119. The processor 119 waits for the response to arrive and stores the number of error corrections when it is received. However, since this is repeated, this is omitted in the flowchart.
[0090]
S81. The processor 119 determines whether or not the received error correction number E (i) is zero.
S82. If the received error correction count E (i) is 0 (Yes) in step S81, it is determined whether or not the control count counter i has reached a predetermined count. Now, it is assumed that the predetermined number is 5.
[0091]
If the control number counter i has not reached 5 (No), the process jumps to step S76 to increment the counter i and perform the subsequent processing.
S83. On the other hand, if the acquired error correction number E (i) is not 0 (No) in step S81, it is determined whether E (i) is smaller than E (i-1).
If E (i) is smaller than E (i-1) (Yes), the process jumps to step S76 to increment the counter i and the subsequent processing is performed.
[0092]
S84. In step S83, if E (i) is not smaller than E (i-1) (No), it is determined whether E (i) is larger than a predetermined error correction number.
If E (i) does not exceed the predetermined value (No), the process jumps to step S76 to execute the subsequent processing.
S85. In step S84, if E (i) does not exceed the predetermined value (No), it is determined whether i = 1.
[0093]
If it is determined that i = 1 (Yes), the process jumps to step S58 to perform the subsequent processing.
S86. If it is determined in step S85 that i is not 1 (No), that is, if i> 2, it is determined whether E (i) is greater than E (i-2).
This determination is made when the error number E (i) of the i-th time is larger than the error number E (i-2) of the previous two times, even if E (i) does not exceed the predetermined value in step S16 (( This is to avoid the possibility that the number of errors exceeds the error correction capability in the (i + 1) th).
[0094]
If it is determined that E (i) is not greater than E (i-2) (No), the process jumps to step S26 to perform the subsequent processing.
S87. On the other hand, if the counter i reaches 5 in step S82 (Yes), if E (i) is larger than the predetermined value in step S84 (Yes), E (i) becomes E in step S86. When it is larger than (i-2) (Yes), it is stored as being the lower limit Vdw of the identification voltage for changing the identification voltage at that time,
S88. The routine proceeds to a routine for determining the lower limit of the identification voltage by decreasing the identification voltage by a predetermined value.
[0095]
In this way, the upper limit of the count value of the counter i of the number of times of control is such that when the number of error corrections is 0 at a wide pan bottom with respect to the change of the identification voltage, This is because it is advantageous that the identification voltage at the upper limit is the upper limit voltage because the time for control can be shortened.
When the acquired error correction number E (i) exceeds a predetermined error correction number, the identification voltage at that time is made the lower limit of the identification voltage. The error correction decoder 115 in FIG. This is to avoid the occurrence of a code error exceeding the correction capability, and the transmission quality being deteriorated to disturb the user who handles the transmission information. That is, it is possible to perform the process of obtaining the optimum value of the identification voltage by changing the identification voltage even during in-service by the above process.
[0096]
FIG. 7 shows the routine for determining the phase adjustment voltage using the routine of FIG. 5 and FIG. 6 because the upper and lower limits of the phase adjustment voltage can be determined in the phase adjustment voltage automatic adjustment procedure (part 3). Yes.
S91. The processor 119 of FIG. 1 reads the upper limit Pup of the phase adjustment voltage determined by the routine of FIG. 5 and the lower limit Pdw of the phase adjustment voltage determined by the routine of FIG.
[0097]
S92. The voltage Pth determined as the phase adjustment voltage is
Pth = (Pup + Pdw) / 2
Ask for.
S93. The controller 121 via the control buffer 120 is instructed to set the phase adjustment voltage obtained in step S91.
[0098]
S94. Wait for a predetermined time.
S95. The control buffer 120 is requested for the number of error corrections.
S96. The number of error corrections mounted in the response from the control buffer 120 is held, and the process is terminated. The number of retained error corrections is E₁ And This E₁ Is used in the discrimination point optimization technique described later.
[0099]
The phase adjustment voltage can be set to an optimum value by the above three routines. Moreover, unlike setting the midpoint of the logic level, the phase adjustment voltage can be set to a voltage that minimizes the number of error corrections regardless of the eye pattern, and in addition, an error correction decoder. Therefore, the phase adjustment voltage can be set to an optimum value without introducing errors into the transmission data even during in-service.
[0100]
FIG. 8 shows a combined automatic adjustment procedure in which a routine for deriving the identification voltage to the optimum value and a routine for deriving the phase adjustment voltage to the optimum value are combined.
S101. The control count counter i is initialized.
S102. Number of error corrections E, which is the result of a routine that leads the discrimination voltage to the optimum value₁ And the error correction number E, which is the result of the routine for deriving the phase adjustment voltage to the optimum value.₂ And read.
[0101]
S103. E₁ / E₂ It is determined whether or not is within a predetermined range.
E₁ / E₂ Is within the predetermined range (Yes), the process is terminated.
S104. In step S103, E₁ / E₂ Is not within the predetermined range (No), it is determined whether or not the counter i has reached 5.
If the counter i has reached 5 (Yes), the process ends.
[0102]
S105. In step S104, if the counter i has not reached 5 (No), E₁ / E₂ Is not within the predetermined range, the process jumps to a routine for obtaining the identification voltage Vth and the phase adjustment voltage Pth, and increments the counter i of the number of times of control in order to obtain the identification voltage Vth and the phase adjustment voltage Pth again. ,
S106. After jumping to the routine for obtaining the identification voltage Vth and the phase adjustment voltage Pth and obtaining the identification voltage Vth and the phase adjustment voltage Pth again, the routine jumps to step S102 to perform the subsequent processing.
[0103]
As a result, in step S103, E₁ / E₂ Is determined to be within the predetermined range, or when the counter i reaches 5 in step S104.
In this way, by performing the composite automatic adjustment, it becomes possible to discriminate at the optimum phase with the optimum discrimination voltage regardless of the eye pattern, and the above control is performed within the error correction range of the error correction decoder. As a result, the discrimination point can be set to the optimum value without introducing errors into the transmission data even during in-service.
[0104]
It should be noted that the number E of error corrections in the error correction decoder when discriminated with the discrimination voltage obtained as the optimum value.₁ And the number E of error corrections in the error correction decoder when identified by the phase (phase adjustment voltage) obtained as the optimum value₂ When the ratio jumps to a routine for obtaining Vth and Pth when the ratio is not within the predetermined range, it is necessary to re-determine Vth and Pth by changing the initial value of the identification voltage and the initial value of the phase adjustment voltage. .
[0105]
Now, when the processor 119 in FIG. 1 detects that a fault has occurred in the optical submarine terminal receiving unit during the above control, or when the processor 119 itself enters a fault state, the above control is not continued. It is a danger.
In FIG. 1, the “recovery” signal supplied from the processor 119 to the controller 121 indicates that the processor 119 in FIG. 1 has detected that a fault has occurred in the optical submarine terminal reception unit, or the processor 119 has entered a fault state. In this case, the control is stopped and the optical / electrical converter 112 is operated by returning to the previously set identification point.
[0106]
As a result, the processor 119 in FIG. 1 detects that a fault has occurred in the optical submarine terminal receiving unit during the above-described control, or when the processor 119 itself enters a fault state, the previously set identification point is set. Since the optical / electrical converter 112 can be operated by returning it, the optical submarine terminal receiving unit can be operated in a safe state even in such an abnormality.
[0107]
The technology that the processor 119 detects that the optical submarine terminal receiving unit has failed can be achieved by a conventional monitoring technology, and the failure of the processor 119 itself can be achieved by a technology such as a watch dog timer. It can be detected. Accordingly, the “recovery” signal in FIG. 1 may be generated by a logical sum of an alarm when the processor 119 detects a failure and an alarm when the watch dog timer detects the failure of the processor 119, for example.
[0108]
Lastly, the technology of the present invention has been explained by exemplifying a wavelength division multiplexing optical submarine transmission system, as described above, because optical transmission constituting the main transmission system of digital communication is performed, and the capacity is increased. This is because it is most suitable for illustration by performing wavelength multiplexing for this purpose and introducing an error correction code having a high correction capability. However, the application area of the present invention is not limited to the wavelength division multiplexing optical submarine transmission system, and is not limited to the optical transmission system, and the present invention can be applied to a digital transmission system regardless of the transmission method.
[0109]
【The invention's effect】
As detailed above, according to the present invention, regardless of the eye pattern.Identification voltage and identification phase of error correction decoder It is possible to realize an identification point determination method that can optimally determine the identification point and can determine the identification point optimally without introducing an error into the transmission data even during in-service.
[0112]
Book According to the invention, an error correction decoderSet the identification phase to one phase ,The error is minimized by changing the identification voltage of the identification circuit. The first error correction number of the error correction decoder when the identification voltage is determinedAnd the identification voltage is set to one voltage, and the identification phase of the identification circuit is changed to minimize the error. Ratio of the second error correction number of the error correction decoder when the identification phase is determinedCalculate , By the ratio of the first error correction number and the second error correction numberIdentification voltage Determination and identification phase determinationSequentially repetitionOptimal combination identification voltage that minimizes errors Since the identification phase is determined,Error correction range of the above error correction decoder The identification point can be set in a state where the number of error corrections is minimized, and it can be performed without introducing errors into the transmission data even during in-service.
[Brief description of the drawings]
FIG. 1 shows a configuration of an optical submarine terminal receiving unit to which the technology of the present invention is applied.
FIG. 2 shows an identification voltage automatic adjustment procedure (part 1).
FIG. 3 shows a procedure for automatic identification voltage adjustment (part 2).
FIG. 4 shows an identification voltage automatic adjustment procedure (part 3).
FIG. 5 shows a procedure for automatic phase adjustment voltage adjustment (part 1).
FIG. 6 shows a phase adjustment voltage automatic adjustment procedure (part 2).
FIG. 7 shows a phase adjustment voltage automatic adjustment procedure (part 3).
FIG. 8 shows a procedure for complex automatic adjustment.
FIG. 9 is a format example of a command issued by the control buffer.
FIG. 10 shows a configuration of a conventional optical submarine terminal receiving unit.
FIG. 11 shows an ideal eye pattern shape.
FIG. 12 is a diagram showing a change of identification points.
FIG. 13 shows an example of a wavelength division multiplexing optical submarine transmission system.
[Explanation of symbols]
101, 101a, 101b Transmission conversion device
102, 102a, 102b amplifier
103 Wavelength multiplexing equipment
104 Transmitting amplifier
105 Submarine repeater
106 Receiving amplifier
107 Wavelength separator
108, 108a, 108b Amplifier
109, 109a, 109b Reception conversion device
111 Preamplifier
112 Optical / electrical converter
113 Demultiplexer
114 Series / Parallel Converter
115 Error correction decoder
116 Speed converter
117 Parallel / serial converter
118 Electrical / Optical Converter
119 processor
120 Control buffer
121 controller
122 Digital-analog converter
123 Analog to digital converter

Claims (1)

Translated fromJapanese

誤り訂正復号器の識別回路の識別点をサービス動作中に決定する識別点決定方法であって、
前記識別回路の識別位相を初期位相に設定し、
前記識別回路の識別電圧を初期電圧から所定回数内で所定ステップ順次増加させて識別を行い誤り訂正数を監視し、
前記監視した誤り訂正数が所定の値より大きくなった前記識別電圧、あるいは前記識別電圧順次増加時の最終回数での前記識別電圧のいずれか片方の識別電圧を上限識別電圧とし、
前記識別回路の識別電圧を前記初期電圧から所定回数内で所定ステップ順次減少させて識別を行い誤り訂正数を監視し、
前記監視した誤り訂正数が所定の値より大きくなった前記識別電圧、あるいは前記識別電圧順次減少時の最終回数での前記識別電圧のいずれか片方の識別電圧を下限識別電圧とし、
前記上限識別電圧及び下限識別電圧の平均値を平均識別電圧として算出し、
前記平均識別電圧を前記識別回路の識別電圧に設定して監視した前記誤り訂正数を第一の誤り訂正数とし、
前記識別回路の識別電圧を初期電圧に設定し、
前記識別回路の識別位相を初期位相から所定回数内で所定ステップ順次増加させて識別を行い誤り訂正数を監視し、
前記監視した誤り訂正数が所定の値より大きくなった前記識別位相、あるいは前記識別位相順次増加時の最終回数での前記識別位相のいずれか片方の識別位相を上限識別位相とし、
前記識別回路の識別位相を初期位相から所定回数内で所定ステップ順次減少させて識別を行い誤り訂正数を監視し、
前記監視した誤り訂正数が所定の値より大きくなった前記識別位相、あるいは前記識別位相順次減少時の最終回数での前記識別位相のいずれか片方の識別位相を下限識別位相とし、
前記上限識別位相及び下限識別位相の平均値を平均識別位相として算出し、
前記平均識別位相を前記識別回路の識別位相に設定して監視した前記誤り訂正数を第二の誤り訂正数とし、
前記第一の誤り訂正数と前記第二の誤り訂正数の比を誤り訂正数比として算出し、
前記誤り訂正数比が所定の範囲内にある場合は、前記平均識別電圧及び前記平均識別位相を前記識別回路の識別点として決定し、
前記誤り訂正数比が所定の範囲を超えている場合は、前記平均識別電圧、平均識別位相を各々前記初期電圧、前記初期位相として前記第一の誤り訂正数の算出及び前記第二の誤り訂正数を算出して前記誤り訂正数比を算出する手順を繰り返し前記識別回路の識別電圧及び識別位相の決定を行うことを特徴とする識別回路の識別点をサービス動作中に決定する識別点決定方法。A decision point determinedhow to determine a decision point during the service operation of the identification circuit of the error correction decoder,
Set the identification phase of the identification circuit to the initial phase,
The identification voltage of the identification circuit is sequentially increased by a predetermined number of steps within a predetermined number of times from the initial voltage to perform identification and monitor the number of error corrections,
The identification voltage at which the monitored number of error corrections is greater than a predetermined value or the identification voltage at one of the identification voltages at the final number of times when the identification voltage is sequentially increased is set as an upper limit identification voltage,
The identification voltage of the identification circuit is sequentially decreased by a predetermined number of steps within a predetermined number of times from the initial voltage to perform identification and monitor the number of error corrections,
The identification voltage at which the monitored error correction number is greater than a predetermined value, or the identification voltage at one of the identification voltages at the final number of times when the identification voltage is sequentially reduced is set as a lower limit identification voltage,
An average value of the upper limit identification voltage and the lower limit identification voltage is calculated as an average identification voltage,
The number of error corrections monitored by setting the average identification voltage to the identification voltage of the identification circuit as a first error correction number,
Setting the identification voltage of the identification circuit to the initial voltage;
The identification phase of the identification circuit is sequentially increased by a predetermined number of steps within a predetermined number of times from the initial phase to perform identification and monitor the number of error corrections,
The identification phase in which the monitored error correction number has become larger than a predetermined value, or the identification phase of one of the identification phases at the final number of times when the identification phase is sequentially increased is set as an upper limit identification phase,
The identification phase of the identification circuit is sequentially decreased by a predetermined number of steps within a predetermined number of times from the initial phase to perform identification and monitor the number of error corrections,
The identification phase in which the number of monitored error corrections is greater than a predetermined value, or the identification phase of one of the identification phases at the final number of times when the identification phase is sequentially decreased is set as a lower limit identification phase,
An average value of the upper limit identification phase and the lower limit identification phase is calculated as an average identification phase,
The number of error corrections monitored by setting the average identification phase to the identification phase of the identification circuit is a second error correction number,
Calculating a ratio between the first error correction number and the second error correction number as an error correction number ratio;
When the error correction number ratio is within a predetermined range, the average identification voltage and the average identification phase are determined as identification points of the identification circuit;
When the error correction number ratio exceeds a predetermined range, the calculation of the first error correction and the second error correction are performed using the average identification voltage and the average identification phase as the initial voltage and the initial phase, respectively. A method for determining an identification point for determining an identification point of an identification circuit during a service operation, wherein an identification voltage and an identification phase of the identification circuit are determined repeatedly by calculating a number and calculating the error correction number ratioLaw .

Images