JP3740746B2 - Programmable controller with expansion unit - Google Patents

Description

Translated fromJapanese

【０００１】
【発明の属する技術分野】
本発明は、入出力のための増設ユニットやＣＰＵユニットを補助して高機能化する増設ユニットなどを用いることができる増設ユニットを備えるプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】
従来より、入出力点数を増やすための入出力ユニットや、特定の演算処理（たとえばＰＩＤ制御）のための専用の演算ユニットなどを増設ユニットとしてＣＰＵユニットに接続することができるプログラマブルコントローラ（以下ＰＬＣと略称する）が提供されている。
【０００３】
増設ユニットを設けることができるＰＬＣでは、ＣＰＵユニットが各増設ユニットを個別に識別しなければならない。そこで、増設ユニットにディップスイッチによるユニット番号設定部を設け、各増設ユニットにおいてユニット番号を設定するものが多く提供されている。また、ディップスイッチによるユニット番号設定部では誤設定が生じる可能性が高いから、ＣＰＵユニットが増設ユニットを順次アクセスし、各増設ユニットがデータを順送りにすることによって増設ユニットにユニット番号をデータとして記憶させるものも提案されている（特開平４−１８１４０１号公報など）。さらに、複数のコネクタを設けたマザーボードにＣＰＵユニットとともに増設ユニットを装着することによってＰＬＣを構成するものでは、マザーボード側でユニット番号を識別するものもある。
【０００４】
【発明が解決しようとする課題】
ところで、マザーボードを用いるＰＬＣは大型であるから小型化する目的ではマザーボードを使用しないほうが望ましい。また、ディップスイッチなどの機械的スイッチを用いてユニット番号を設定するものでは誤設定の可能性がある。さらに、ユニット番号をデータとして記憶させるものでは、何らかのノイズによって記憶内容が変更されたときには誤動作が生じ、リセットなどの操作が必要になるという問題がある。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、マザーボードや機械的スイッチを用いず、しかもノイズによるユニット番号の変更が生じることのない増設ユニットを備えるプログラマブルコントローラを提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットが増設ユニットを接続する増設用コネクタを有し、増設ユニットが、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設ユニット内の各識別用信号線をそれぞれプルアップ抵抗を介して電源の高電位側に接続し、増設用コネクタは１ビットを電源の低電位側に接続したことを特徴とする。
【０００７】
この構成によれば、識別用信号線が増設ユニットの内部で循環シフトされるから、１つの増設ユニットの識別用信号線のビット並びが、その増設ユニットに接続される他の増設ユニットでは１ビットだけシフトすることになる。つまり、ＣＰＵユニットにおいて増設ユニットに何らかのビット値を与えるようにすれば、増設ユニットでは各識別用信号線から読み取るビット値が順次シフトすることになる。このような関係をユニット番号識別回路で読み取ることにより、増設ユニットではユニット番号を知ることができるのである。つまり、マザーボードや機械的スイッチは不要になる。しかも、データを順送りにするのではなく、識別用信号線の配線によってユニット番号を識別するから、ノイズなどではユニット番号の変更が生じることはない。
【０００８】
請求項２の発明は、請求項１の発明において、増設用コネクタの最下位ビットと最上位ビットとの一方を電源の低電位側に接続するとともに増設用コネクタの他のビットは他回路を非接続とし、増設ユニットのユニット番号識別回路が子側コネクタのビット値に基づいてユニット番号を識別するものである。
【０００９】
請求項３の発明は、シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設用コネクタの１ビットを電源の低電位側に接続し、他のビットを電源の高電位側に接続したものである。
請求項４の発明は、請求項３の発明において、増設用コネクタの最下位ビットと最上位ビットとの一方を電源の低電位側に接続するとともに増設用コネクタの他のビットはプルアップ抵抗を介して電源の高電位側に接続し、増設ユニットのユニット番号識別回路が子側コネクタのビット値に基づいてユニット番号を識別するものである。
【００１０】
請求項５の発明は、シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設ユニットの各識別用信号線をそれぞれプルアップ抵抗を介して電源の高電位側に接続し、増設用コネクタは１ビットを除いて電源の低電位側に接続したものである。
請求項６の発明は、請求項５の発明において、増設用コネクタの最下位ビットと最上位ビットとの一方は他回路を非接続とするとともに増設用コネクタの他のビットは電源の低電位側に接続し、増設ユニットのユニット番号識別回路が子側コネクタのビット値に基づいてユニット番号を識別するものである。
【００１１】
請求項７の発明は、シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設用コネクタの１ビットを電源の高電位側に接続し、他のビットを電源の低電位側に接続したものである。
請求項８の発明は、請求項７の発明において、増設用コネクタの最下位ビットと最上位ビットとの一方をプルアップ抵抗を介して電源の高電位側に接続するとともに増設用コネクタの他のビットは電源の低電位側に接続し、増設ユニットのユニット番号識別回路が子側コネクタのビット値に基づいてユニット番号を識別するものである。
【００１２】
請求項２ないし請求項９の発明は望ましい実施態様である。
【００１３】
【発明の実施の形態】
（実施形態１）
図１に示すように、本実施形態では増設ユニット２を最大で３台設ける例を示す。ＣＰＵユニット１は、マイクロプロセッサ、システムプログラムを格納したシステムメモリ、シーケンスプログラムを格納するプログラムメモリ、シーケンスプログラム実行時の作業領域や入出力データを保持するデータメモリなどを備えたＰＬＣの基本となるユニットであり、電源は内蔵ないし別途のユニットとして設けられる。この電源は増設ユニット２にも給電する。ＣＰＵユニット１には、増設ユニット２を接続するための増設用コネクタ１１が設けられる。
【００１４】
一方、増設ユニット２は、たとえば外部機器を接続するための入出力ユニットや、外部機器を制御する際の特定の演算（ＰＩＤ演算など）を行なうための演算ユニットや、ＰＬＣによるネットワークを構築する際に用いる通信用ユニットなどであって、ＣＰＵユニット１を単独で用いるよりもＰＬＣの機能を高機能化するものである。増設ユニット２にはＣＰＵユニット１の増設用コネクタ１１に結合される親側コネクタ２１が設けられる。また、他の増設ユニット２の親側コネクタ２１が結合される子側コネクタ２２が設けられる。増設用コネクタ１１、親側コネクタ２１、子側コネクタ２２は、図では要部のみを示しているが、ＣＰＵユニット１と増設ユニット２とを接続するためのバスもこれらのコネクタ１１，２１，２２により接続してもよい。
【００１５】
親側コネクタ２１と子側コネクタ２２との間には３本（つまり３ビット）の識別用信号線２３₁〜２３₃が接続される。ここで、親側コネクタ２１に対して子側コネクタ２２では、ビット値が循環シフトするように識別用信号線２３₁〜２３₃が接続される。いま、図１における親側コネクタ２１および子側コネクタ２２の下端を最下位ビットとすれば、親側コネクタ２１の最下位ビットは子側コネクタ２２では最上位ビットになるように識別用信号線２３₁が接続され、親側コネクタ２１の最上位ビットは識別用信号線２３₂を介して子側コネクタ２２の中央のビットに、親側コネクタ２１の中央のビットは識別用信号線２３₃を介して子側コネクタ２２の最下位ビットにそれぞれ接続される。各識別用信号線２３₁〜２３₃はそれぞれプルアップ抵抗Ｒ₁〜Ｒ₃を介して電源の高電位側（Ｖｃｃ）に接続される。
【００１６】
一方、ＣＰＵユニット１では増設用コネクタ１１の最下位ビットを電源の低電位側（接地側）に接続してあり、残りのビットは他の回路に対して非接続（つまりオープン）にしてある。
上述のような接続関係により、ＣＰＵユニット１と増設ユニット２とを順に接続すると、ＣＰＵユニット１に直接接続されている増設ユニット２では識別用信号線２３₁のみが電源の低電位側に接続され、他の識別用信号線２３₂，２３₃はプルアップ抵抗Ｒ₂，Ｒ₃により電源の高電位側に接続されることになる。要するに、識別用信号線２３₁〜２３₃の論理値（低電位側を０とすれば）は０１１になる。同様にして、２台目の増設ユニット２では論理値は１０１になり、３台目の増設ユニット２では論理値は１１０になる。このように各増設ユニット２において識別用信号線２３₁〜２３₃の論理値が異なるから、各増設ユニット２に設けたマイクロコンピュータにより構成したユニット番号識別回路２４で、識別用信号線２３₁〜２３₃の論理値を読み取れば、各増設ユニット２に各別のユニット番号を持たせることができるのである。
【００１７】
上述の例ではＣＰＵユニット１に３台の増設ユニット２を接続できるものとして３本の識別用信号線２３₁〜２３₃を備える増設ユニット２を説明したが、ＣＰＵユニット１に接続される増設ユニット２の許容最大数は３台に限定されるものではなく、許容最大数がｎであれば、識別用信号線もｎ本にすればよい。
また、上記構成ではＣＰＵユニット１に対して必要台数の増設ユニット２を順次結合するだけで、各増設ユニット２は自身のユニット番号を識別するのであり、マザーボードが不要であって小型であるとともに、ユニット番号を設定するための機械的スイッチも不要である。さらに、各増設ユニット２では識別用信号線２３₁〜２３₃の論理値を読み取ることでユニット番号を認識するのであり、識別用信号線２３₁〜２３₃の論理値はノイズなどによって消去されることはないから、各増設ユニット２にユニット番号を記憶させるものよりも、ノイズに対し強いものである。
【００１８】
（実施形態２）
本実施形態は、図２に示すように、図１に示した実施形態１の構成とほぼ同様の構成を有するが、各増設ユニット２においてプルアップ抵抗Ｒ₁〜Ｒ₃を用いず、また、ＣＰＵユニット１の増設用コネクタ１１において実施形態１ではオープンになっていたビットを、プルアップ抵抗Ｒ₁₁，Ｒ₁₂を介して電源の高電位側に接続している点が異なる。要するに、各増設ユニット２において識別用信号線２３₁〜２３₃にそれぞれプルアップ抵抗Ｒ₁〜Ｒ₃を接続する代わりに、本実施形態ではＣＰＵユニット１においてプルアップ抵抗Ｒ₁₁，Ｒ₁₂を設け、増設ユニット２のプルアップ抵抗Ｒ₁〜Ｒ₃を不要にしたものである。
【００１９】
動作は実施形態１とまったく同様であって、識別用信号線２３₁〜２３₃の論理値は１台目の増設ユニット２では０１１、２台目は１０１、３台目は１１０になる。本実施形態は抵抗の本数が低減する点で実施形態１よりも優れている。
（実施形態３）
本実施形態は、図３に示すように、増設ユニット２は図１に示した実施形態１と同構成のものを用い、ＣＰＵユニット１における論理値の設定を変更したものである。つまり、増設用コネクタ１１の最上位ビットのみをオープンにし、残りは電源の低電位側に接続してある。この構成では識別用信号線２３₁〜２３₃の論理値は、１台目の増設ユニット２で０１０、２台目で００１、３台目で１００になる。つまり、ユニット番号識別回路２４については、実施形態１と判定値の異なるものを用いることになる。他の構成および動作は実施形態１と同様である。
【００２０】
（実施形態４）
本実施形態は、図４に示すように、増設ユニット２としては図２に示した実施形態２と同構成のものを用いる。また、ＣＰＵユニット１では増設用コネクタ１１の最上位ビットをプルアップ抵抗Ｒ₁₁を介して電源の高電位側に接続し、残りのビットは電源の低電位側に接続してある。この構成では、各増設ユニット２の識別用信号線２３₁〜２３₃の論理値は実施形態３と同様に、１台目で０１０、２台目で００１、３台目で１００になる。したがって、ユニット番号識別回路２４の判定値は実施形態３と同様のものを用いることになる。他の構成および動作は実施形態１と同様である。
【００２１】
【発明の効果】
本発明は上述のように、シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットが増設ユニットを接続する増設用コネクタを有し、増設ユニットが、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とすることを特徴とする増設ユニットを備えるものであり、識別用信号線が増設ユニットの内部で循環シフトされるから、１つの増設ユニットの識別用信号線のビット並びが、その増設ユニットに接続される他の増設ユニットでは１ビットだけシフトするのであり、ＣＰＵユニットにおいて増設ユニットに何らかのビット値を与えるようにすれば、増設ユニットでは各識別用信号線から読み取るビット値が順次シフトする。このような関係をユニット番号識別回路で読み取ることにより、増設ユニットではユニット番号を知ることができるから、マザーボードや機械的スイッチは不要になるという利点がある。しかも、データを順送りにするのではなく、識別用信号線の配線によってユニット番号を識別するから、ノイズなどではユニット番号の変更が生じることはないという効果がある。請求項１ないし請求項４の構成では増設用コネクタの１ビットを電源の低電位側に接続し、増設ユニットのユニット番号識別回路では当該１ビット以外を高電位側として論理値を読み取ることでユニット番号を認識し、また、請求項５ないし請求項８の構成では増設用コネクタの１ビットを電源の高電位側に接続し、増設ユニットのユニット番号識別回路では当該１ビット以外を低電位側として論理値を読み取ることでユニット番号を認識する。しかも、請求項３、４、７、８の構成では増設ユニットにプルアップ抵抗が不要である。
【図面の簡単な説明】
【図１】実施形態１を示す回路図である。
【図２】実施形態２を示す回路図である。
【図３】実施形態３を示す回路図である。
【図４】実施形態４を示す回路図である。
【符号の説明】
１ ＣＰＵユニット
２ 増設ユニット
１１ 増設用コネクタ
２１ 親側コネクタ
２２ 子側コネクタ
２３₁〜２３₃ 識別用信号線
２４ ユニット番号識別回路
Ｒ₁〜Ｒ₃ プルアップ抵抗
Ｒ₁₁，Ｒ₁₂ プルアップ抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a programmable controller including an expansion unit that can use an expansion unit for input / output or an expansion unit that supports a CPU unit to enhance its functionality.
[0002]
[Prior art]
Conventionally, a programmable controller (hereinafter referred to as “PLC”) that can connect an input / output unit for increasing the number of input / output points or a dedicated arithmetic unit for specific arithmetic processing (for example, PID control) to the CPU unit as an expansion unit. Abbreviated).
[0003]
In a PLC in which an extension unit can be provided, the CPU unit must identify each extension unit individually. In view of this, many units have been provided in which a unit number setting unit using a DIP switch is provided in the extension unit and the unit number is set in each extension unit. In addition, there is a high possibility that erroneous setting will occur in the unit number setting section using the DIP switch, so the CPU unit accesses the extension units sequentially, and each extension unit forwards the data so that the unit number is stored as data in the extension unit. Some have been proposed (JP-A-4-181401). Further, in the case where a PLC is configured by mounting an extension unit together with a CPU unit on a motherboard provided with a plurality of connectors, there is a unit that identifies a unit number on the motherboard side.
[0004]
[Problems to be solved by the invention]
By the way, since the PLC using the mother board is large, it is desirable not to use the mother board for the purpose of downsizing. In addition, setting a unit number using a mechanical switch such as a dip switch may cause an erroneous setting. Further, in the case where the unit number is stored as data, there is a problem that when the stored contents are changed due to some noise, a malfunction occurs and an operation such as reset is required.
[0005]
The present invention has been made in view of the above-mentioned reasons, and an object thereof is to provide a programmable controller including an expansion unit that does not use a motherboard or a mechanical switch and does not cause a change in unit number due to noise. It is in.
[0006]
[Means for Solving the Problems]
The invention ofclaim 1 is a programmable controller comprising a CPU unit that controls input / output according to a sequence program, and an expansion unit that is connected to the CPU unit and exchanges data with the CPU unit, and the CPU unit connects the expansion unit. The extension unit has a master connector that can be connected to the CPU module extension connector, a slave connector that can be connected to the master connector of another extension unit, a master connector, and a slave connector. How many other extension units are inserted between the CPU unit based on a logical value that combines a plurality of 1-bit identification signal lines connected to the connector and the bit values of the identification signal lines. A unit number identification circuit for identifying the unit number according to the parent connector and the child connector. A part of the signal line for identification is wired so that each bit on one side is cyclically shifted and connected to the other, and one bit of the extension connector is connected to the other bit while the extension unit is connected to the CPU unit. This is aconfiguration with different bit values fromeach other, and each identification signal line in the extension unit is connected to the high potential side of the power supply via a pull-up resistor, and the extension connector has one bit on the low potential side of the power supply It is characterizedby being connected to .
[0007]
According to this configuration, since the identification signal line is cyclically shifted inside the extension unit, the bit arrangement of the identification signal line of one extension unit is 1 bit in the other extension units connected to the extension unit. Will only shift. That is, if a bit value is given to the extension unit in the CPU unit, the bit value read from each identification signal line is sequentially shifted in the extension unit. By reading such a relationship with the unit number identification circuit, the extension unit can know the unit number. That is, no motherboard or mechanical switch is required. In addition, since the unit number is identified by the wiring of the identification signal line instead of sequentially feeding the data, the unit number does not change due to noise or the like.
[0008]
According to a second aspect of the invention, the invention odorTe claim1, the other bits other circuit Expansion connector with connecting one of the least significant bits and most significant bits ofincreasing設用connector to the low potential side of the power supply The unit number identification circuit of the extension unit identifies the unit number based on the bit value of the child connector.
[0009]
The inventionofclaim 3is a programmable controller comprising a CPU unit that controls input / output according to a sequence program, and an expansion unit that is connected to the CPU unit and exchanges data with the CPU unit. The CPU unit connects the expansion unit. The extension unit has a master connector that can be connected to the CPU connector extension connector, a slave connector that can be connected to the master connector of another extension unit, a master connector and a slave connector. How many other extension units are inserted between the CPU unit based on a logical value that combines a plurality of 1-bit identification signal lines connected to the connector and the bit values of the identification signal lines. A unit number identification circuit for identifying the unit number according to the parent connector and the child connector. A part of the signal line for identification is wired so that each bit on one side is cyclically shifted and connected to the other, and one bit of the extension connector is connected to the other bit while the extension unit is connected to the CPU unit. The bit value is different from the above, and one bit of the extension connector is connected to the low potential side of the power supply, and the other bits are connected to the high potential side of the power supply.
According to a fourth aspect of the present invention, in thethird aspect of the present invention, one of the least significant bit and the most significant bit of the extension connector is connected to the low potential side of the power supply, and the other bit of the extension connector has a pull-up resistor. The unit number identification circuit of the extension unit identifies the unit number based on the bit value of the child side connector.
[0010]
The invention ofclaim 5 is aprogrammable controller comprising a CPU unit that controls input / output according to asequence program ,and an expansion unit that is connected to the CPU unit and exchanges data with the CPU unit. The CPU unit connects the expansion unit. The extension unit has a master connector that can be connected to the CPU connector extension connector, a slave connector that can be connected to the master connector of another extension unit, a master connector and a slave connector. How many other extension units are inserted between the CPU unit based on a logical value that combines a plurality of 1-bit identification signal lines connected to the connector and the bit values of the identification signal lines. A unit number identification circuit for identifying the unit number according to the parent connector and the child connector. A part of the signal line for identification is wired so that each bit on one side is cyclically shifted and connected to the other, and one bit of the extension connector is connected to the other bit while the extension unit is connected to the CPU unit. It is configured to have a bit value different from that of the extension unit, and each identification signal line ofthe extension unit is connected to the high potential side of the power supply via a pull-up resistor, and the extension connector is connected to the low potential of the power supply except for 1 bit. Is connected to the side.
According to a sixth aspect of the invention, in thefifth aspect of the invention, one of the least significant bit and the most significant bit of the extension connector is not connected to another circuit, and the other bit of the extension connector is on the low potential side of the power source. The unit number identification circuit of the extension unit identifies the unit number based on the bit value of the slave connector.
[0011]
The invention ofclaim 7 is aprogrammable controller comprising a CPU unit that controls input / output according to asequence program ,and an expansion unit that is connected to the CPU unit to exchange data with the CPU unit. The CPU unit connects the expansion unit. The extension unit has a master connector that can be connected to the CPU connector extension connector, a slave connector that can be connected to the master connector of another extension unit, a master connector and a slave connector. How many other extension units are inserted between the CPU unit based on a logical value that combines a plurality of 1-bit identification signal lines connected to the connector and the bit values of the identification signal lines. A unit number identification circuit for identifying the unit number according to the parent connector and the child connector. A part of the signal line for identification is wired so that each bit on one side is cyclically shifted and connected to the other, and one bit of the extension connector is connected to the other bit while the extension unit is connected to the CPU unit. The bit value is different from the above, and one bit of the extension connector is connected to the high potential side of the power supply, and the other bits are connected to the low potential side of the power supply.
The invention according toclaim 8 is the invention according toclaim 7 , wherein one of the least significant bit and the most significant bit of the extension connector is connected to the high potential side of the power supply through a pull-up resistor and the other extension connector is connected. bit is connected to the low potential side of the power supply,Ru der those unit numbers identification circuit of the extension unit to identify the unit number based on the bit values of the childconnector.
[0012]
The inventions ofclaims 2 to 9 are desirable embodiments.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
As shown in FIG. 1, the present embodiment shows an example in which a maximum of threeextension units 2 are provided. TheCPU unit 1 is a basic unit of a PLC including a microprocessor, a system memory storing a system program, a program memory storing a sequence program, a work area when executing the sequence program, a data memory holding input / output data, and the like. The power source is built-in or provided as a separate unit. This power supply also supplies power to theextension unit 2. TheCPU unit 1 is provided with anexpansion connector 11 for connecting theexpansion unit 2.
[0014]
On the other hand, theextension unit 2 is, for example, an input / output unit for connecting an external device, an arithmetic unit for performing a specific calculation (PID calculation or the like) when controlling the external device, or a network using a PLC. The communication unit used for the above-mentioned is a device that enhances the function of the PLC rather than using theCPU unit 1 alone. Theexpansion unit 2 is provided with aparent connector 21 that is coupled to theexpansion connector 11 of theCPU unit 1. Further, achild side connector 22 to which aparent side connector 21 of anotherextension unit 2 is coupled is provided. Theextension connector 11, theparent side connector 21, and thechild side connector 22 are only shown in the drawing, but the bus for connecting theCPU unit 1 and theextension unit 2 is also connected to theseconnectors 11, 21, 22. You may connect by.
[0015]
Three (that is, 3 bits) identification signal lines 23₁ to 23₃ are connected between the parent-side connector 21 and the child-side connector 22. Here, identification signal lines 23₁ to 23₃ are connected to theparent connector 21 at thechild connector 22 so that the bit values are cyclically shifted. Now, if the lower end of theparent connector 21 and thechild connector 22 in FIG. 1 is the least significant bit, the identification signal line 23 is such that the least significant bit of theparent connector 21 becomes the most significant bit in thechild connector 22.₁ is connected, the most significant bit of theparent connector 21 is connected to the central bit of thechild connector 22 via the identification signal line 23_2, and the central bit of theparent connector 21 is connected to the identification signal line 23₃ . Each is connected to the least significant bit of thechild connector 22. Each of the identification signal lines 23₁ to 23₃ is connected to the high potential side (Vcc) of the power supply via the pull-up resistors R_{1 to} R₃ .
[0016]
On the other hand, in theCPU unit 1, the least significant bit of theextension connector 11 is connected to the low potential side (ground side) of the power supply, and the remaining bits are not connected (that is, open) to other circuits.
When theCPU unit 1 and theextension unit 2 are connected in order according to the connection relation as described above, in theextension unit 2 directly connected to theCPU unit 1, only the identification signal line 23₁ is connected to the low potential side of the power source. The other identification signal lines 23₂ and 23₃ are connected to the high potential side of the power supply by pull-up resistors R₂ and R₃ . In short, the logical values of the identification signal lines 23₁ to 23₃ (if the low potential side is 0) are 011. Similarly, the logical value is 101 for thesecond extension unit 2, and the logical value is 110 for thethird extension unit 2. Thus since the logic value of the identification signal line 23_1-233 at respectiveadditional units 2 are different, the unitnumber identification circuit 24 constituted by a microcomputer provided in theexpansion unit 2, the identification signal line 23₁ - if read the logical value of 23_3, it is possible to have each different unit numbers to eachextension unit 2.
[0017]
In the above example, theextension unit 2 including the three identification signal lines 23₁ to 23₃ has been described as being capable of connecting the_threeextension units 2 to theCPU unit 1. The allowable maximum number of 2 is not limited to three. If the allowable maximum number is n, the number of identification signal lines may be n.
Further, in the above configuration, only the necessary number ofexpansion units 2 are sequentially coupled to theCPU unit 1 so that eachexpansion unit 2 identifies its own unit number, which does not require a motherboard and is compact. A mechanical switch for setting the unit number is also unnecessary. Furthermore, it is to recognize the unit number by reading the logical value of the respectiveadditional units 2, the identification signal line 23_1-233, the logical value of the identification signal line 23_1-233 is deleted or noise Therefore, it is more resistant to noise than the unit number stored in eachextension unit 2.
[0018]
(Embodiment 2)
As shown in FIG. 2, the present embodiment has a configuration substantially similar to the configuration of the first embodiment shown in FIG. 1, but theextension units 2 do not use the pull-up resistors R_{1 to} R₃ , and In theextension connector 11 of theCPU unit 1, the bit that is open in the first embodiment is connected to the high potential side of the power supply via the pull-up resistors R₁₁ and R₁₂ . In short, instead of connecting the pull-up resistors R_{1 to} R₃ to the identification signal lines 23₁ to 23₃ in eachextension unit 2, in the present embodiment, pull-up resistors R₁₁ and R₁₂ are provided in theCPU unit 1. The pull-up resistors R_{1 to} R₃ of theextension unit 2 are unnecessary.
[0019]
The operation is exactly the same as in the first embodiment, and the logical values of the identification signal lines 23₁ to 23₃ are 011 in thefirst extension unit 2, 101 in the second, and 110 in the third. This embodiment is superior to the first embodiment in that the number of resistors is reduced.
(Embodiment 3)
In the present embodiment, as shown in FIG. 3, theextension unit 2 has the same configuration as that of the first embodiment shown in FIG. 1, and the logical value setting in theCPU unit 1 is changed. That is, only the most significant bit of theextension connector 11 is opened, and the rest is connected to the low potential side of the power source. In this configuration, the logical values of the identification signal lines 23₁ to 23₃ are 010 for thefirst extension unit 2, 001 for the second extension unit, and 100 for the third extension unit. That is, the unitnumber identification circuit 24 is different from that of the first embodiment in the determination value. Other configurations and operations are the same as those of the first embodiment.
[0020]
(Embodiment 4)
In the present embodiment, as shown in FIG. 4, theextension unit 2 has the same configuration as that of the second embodiment shown in FIG. Further, the most significant bit of theadditional connector 11 in theCPU unit 1 through a pull-up resistor R₁₁ is connected to the high potential side of the power supply, the remaining bits are connected to the low potential side of the power supply. In this configuration, the logical values of the identification signal lines 23₁ to 23₃ of eachextension unit 2 are 010 for the first unit, 001 for the second unit, and 100 for the third unit, as in the third embodiment. Therefore, the determination value of the unitnumber identification circuit 24 is the same as that of the third embodiment. Other configurations and operations are the same as those of the first embodiment.
[0021]
【The invention's effect】
As described above, the present invention provides a programmable controller comprising a CPU unit that controls input / output according to a sequence program, and an expansion unit that is connected to the CPU unit to exchange data with the CPU unit. Has an extension connector to be connected, and the extension unit can be connected to the extension connector of the CPU unit, the slave connector to which the master connector of another extension unit can be connected, the master connector and the slave connector A number of other extension units are inserted between the CPU unit by a logical value that combines a plurality of 1-bit identification signal lines connected to the side connector and the bit values of the identification signal lines. Unit number identification circuit that identifies the unit number according to whether the parent side connector and the child side A part of the identification signal line is wired so that one bit of the connector is cyclically shifted and connected to the other, and one bit of the extension connector is connected to the other bit with the extension unit connected to the CPU unit. Since the identification signal line is cyclically shifted inside the extension unit, the bit arrangement of the identification signal line of one extension unit is Other extension units connected to the extension unit shift by 1 bit. If a bit value is given to the extension unit in the CPU unit, the extension unit sequentially reads the bit value read from each identification signal line. shift. By reading such a relationship with the unit number identification circuit, the unit number can be known in the extension unit, so that there is an advantage that a mother board and a mechanical switch are unnecessary. In addition, since the unit number is identified by the wiring of the identification signal line rather than the data being sent forward, there is an effect that the unit number is not changed by noise or the like.In the configuration ofclaims 1 to 4, one bit of the extension connector is connected to the low potential side of the power supply, and the unit number identification circuit of the extension unit reads the logical value with the other bits as the high potential side. In the configurations of claims 5 to 8, one bit of the extension connector is connected to the high potential side of the power supply, and the unit number identification circuit of the extension unit sets the other bits as the low potential side. The unit number is recognized by reading the logical value. In addition, in the configurations of claims 3, 4, 7, and 8, no pull-up resistor is required for the extension unit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment.
FIG. 2 is a circuit diagram showing a second embodiment.
FIG. 3 is a circuit diagram showing a third embodiment.
FIG. 4 is a circuit diagram showing a fourth embodiment.
[Explanation of symbols]
1CPU unit 2Extension unit 11Extension connector 21Parent connector 22 Child connector 23₁ to 23₃Identification signal line 24 Unit number identification circuit R_{1 to} R₃ Pull-up resistors R₁₁ and R₁₂ Pull-up resistors

Claims (8)

Translated fromJapanese

シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設ユニット内の各識別用信号線をそれぞれプルアップ抵抗を介して電源の高電位側に接続し、増設用コネクタは１ビットを電源の低電位側に接続したことを特徴とする増設ユニットを備えるプログラマブルコントローラ。In a programmable controller comprising a CPU unit that controls input / output according to a sequence program and an expansion unit that exchanges data with the CPU unit when connected to the CPU unit, the CPU unit has an expansion connector for connecting the expansion unit The extension unit connects between the parent connector that can be connected to the expansion connector of the CPU unit, the child connector that can be connected to the parent connector of another extension unit, and the parent connector and the child connector. The unit number is identified according to the number of other extension units inserted between the CPU unit and the logical value combining the multiple identification signal lines of 1 bit each and the bit value of the identification signal line. Unit number identification circuit for each of the parent side connector and the child side connector. A part of the identification signal line is wired so that it is connected to the other side by cyclic shifting, and one bit of the extension connector is set to a bit value different from the other bits with the extension unit connected to the CPU unit. In thisconfiguration, each identification signal line in the extension unit is connected to the high potential side of the power supply via a pull-up resistor, and the extension connector has one bit connected to the low potential side of the power supply. Programmable controller with an expansion unit.増設用コネクタの最下位ビットと最上位ビットとの一方を電源の低電位側に接続するとともに増設用コネクタの他のビットは他回路を非接続とし、増設ユニットのユニット番号識別回路は子側コネクタのビット値に基づいてユニット番号を識別することを特徴とする請求項１記載の増設ユニットを備えるプログラマブルコントローラ。Connect either the least significant bit or the most significant bit of the extension connector to the low potential side of the power supply, and the other bits of the extension connector are not connected to other circuits. The unit number identification circuit of the extension unit is the slave connector. 2. A programmable controller comprising an extension unit according to claim 1, whereinthe unit number is identified based on the bit value of the unit .シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設用コネクタは１ビットを電源の低電位側に接続し、他のビットを電源の高電位側に接続したことを特徴とする増設ユニットを備えるプログラマブルコントローラ。In a programmable controller comprising a CPU unit that controls input / output according to a sequence program and an expansion unit that exchanges data with the CPU unit when connected to the CPU unit, the CPU unit has an expansion connector for connecting the expansion unit The extension unit connects between the parent connector that can be connected to the expansion connector of the CPU unit, the child connector that can be connected to the parent connector of another extension unit, and the parent connector and the child connector. The unit number is identified according to the number of other extension units inserted between the CPU unit and the logical value combining the multiple identification signal lines of 1 bit each and the bit value of the identification signal line. Unit number identification circuit for each of the parent side connector and the child side connector. A part of the identification signal line is wired so that it is connected to the other side by cyclic shifting, and one bit of the extension connector is set to a bit value different from the other bits with the extension unit connected to the CPU unit. A programmable controllercomprising an expansion unit, wherein the extension connector has one bit connected to the low potential side of the power supply and the other bit connected to the high potential side of the power supply .増設用コネクタの最下位ビットと最上位ビットとの一方を電源の低電位側に接続するとともに増設用コネクタの他のビットはプルアップ抵抗を介して電源の高電位側に接続し、増設ユニットのユニット番号識別回路は子側コネクタのビット値に基づいてユニット番号を識別することを特徴とする請求項３記載の増設ユニットを備えるプログラマブルコントローラ。Connect one of the least significant bit or the most significant bit of the expansion connector to the low potential side of the power supply, and connect the other bit of the expansion connector to the high potential side of the power supply via a pull-up resistor. 4. A programmable controller comprising an extension unit according toclaim 3, wherein the unit number identification circuit identifies the unit number based on the bit value of the child connector .シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設ユニットの各識別用信号線をそれぞれプルアップ抵抗を介して電源の高電位側に接続し、増設用コネクタは１ビットを除いて電源の低電位側に接続したことを特徴とする増設ユニットを備えるプログラマブルコントローラ。In a programmable controller comprising a CPU unit that controls input / output according to a sequence program and an expansion unit that exchanges data with the CPU unit when connected to the CPU unit, the CPU unit has an expansion connector for connecting the expansion unit The extension unit connects between the parent connector that can be connected to the expansion connector of the CPU unit, the child connector that can be connected to the parent connector of another extension unit, and the parent connector and the child connector. The unit number is identified according to the number of other extension units inserted between the CPU unit and the logical value combining the multiple identification signal lines of 1 bit each and the bit value of the identification signal line. Unit number identification circuit for each of the parent side connector and the child side connector. A part of the identification signal line is wired so that it is connected to the other side by cyclic shifting, and one bit of the extension connector is set to a bit value different from the other bits with the extension unit connected to the CPU unit. In this configuration, each identification signal line of the extension unit is connected to the high potential side of the power supply via a pull-up resistor, and the extension connector is connected to the low potential side of the power supply except for 1 bit. Programmable controllerwith a featured extension unit.増設用コネクタの最下位ビットと最上位ビットとの一方は他回路を非接続とするとともに増設用コネクタの他のビットは電源の低電位側に接続し、増設ユニットのユニット番号識別回路は子側コネクタのビット値に基づいてユニット番号を識別することを特徴とする請求項５記載の増設ユニットを備えるプログラマブルコントローラ。Either the least significant bit or the most significant bit of the extension connector is not connected to the other circuit, the other bit of the extension connector is connected to the low potential side of the power supply, and the unit number identification circuit of the extension unit is the slave side. 6. A programmable controller comprising an extension unit according toclaim 5, wherein the unit number is identified based on the bit value of the connector .シーケンスプログラムに従って入出力を制御するＣＰＵユニットと、ＣＰＵユニットに接続されることによりＣＰＵユニットとデータを授受する増設ユニットとからなるプログラマブルコントローラにおいて、ＣＰＵユニットは増設ユニットを接続する増設用コネクタを有し、増設ユニットは、ＣＰＵユニットの増設用コネクタに接続可能な親側コネクタと、他の増設ユニットの親側コネクタが接続可能な子側コネクタと、親側コネクタと子側コネクタとの間を接続する各１ビットの複数本の識別用信号線と、識別用信号線のビット値を組み合わせた論理値によりＣＰＵユニットとの間に他の増設ユニットが何個挿入されているかに応じたユニット番号を識別するユニット番号識別回路とを有し、親側コネクタと子側コネクタとの一方の各ビットを循環シフトさせて他方と接続するように識別用信号線の一部を配線し、ＣＰＵユニットに増設ユニットを接続した状態で増設用コネクタのうちの１ビットを他ビットとは異なるビット値とする構成であって、増設用コネクタは１ビットを電源の高電位側に接続し、他のビットを電源の低電位側に接続したことを特徴とする増設ユニットを備えるプログラマブルコントローラ。In a programmable controller comprising a CPU unit that controls input / output according to a sequence program and an expansion unit that exchanges data with the CPU unit when connected to the CPU unit, the CPU unit has an expansion connector for connecting the expansion unit The extension unit connects between the parent connector that can be connected to the expansion connector of the CPU unit, the child connector that can be connected to the parent connector of another extension unit, and the parent connector and the child connector. The unit number is identified according to the number of other extension units inserted between the CPU unit and the logical value combining the multiple identification signal lines of 1 bit each and the bit value of the identification signal line. Unit number identification circuit for each of the parent side connector and the child side connector. A part of the identification signal line is wired so that it is connected to the other side by cyclic shifting, and one bit of the extension connector is set to a bit value different from the other bits with the extension unit connected to the CPU unit. A programmable controllercomprising an expansion unit, wherein the extension connector has one bit connected to the high potential side of the power supply and the other bit connected to the low potential side of the power supply .増設用コネクタの最下位ビットと最上位ビットとの一方をプルアップ抵抗を介して電源の高電位側に接続するとともに増設用コネクタの他のビットは電源の低電位側に接続し、増設ユニットのユニット番号識別回路は子側コネクタのビット値に基づいてユニット番号を識別することを特徴とする請求項７記載の増設ユニットを備えるプログラマブルコントローラ。Connect one of the least significant bit or the most significant bit of the extension connector to the high potential side of the power supply via a pull-up resistor, and connect the other bit of the extension connector to the low potential side of the power supply. programmablecontrollerunit number identification circuit comprising extension unitsaccording to claim 7, wherein the identifying unit number based on the bit values of the childconnector.

Images