JP3524288B2 - Aspect converter - Google Patents

Description

Translated fromJapanese

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、例えば、アスペク
ト比１６：９に表示可能なテレビジョン受信機に入力さ
れたアスペクト比４：３の映像信号を、アスペクト比
４：３の映像信号に変換するアスペクト変換装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts a video signal having an aspect ratio of 4: 3 input to a television receiver capable of displaying an aspect ratio of 16: 9 into a video signal having an aspect ratio of 4: 3. Aspect conversion device.

【０００２】[0002]

【従来の技術】最近、劇場の臨場感を家庭で実現できる
ワイドテレビが市場で好評を得ている。このワイドテレ
ビは横長テレビとも呼ばれ、アスペクト比が１６：９と
なっている。最近では、ワイドクリアビジョンに代表さ
れる放送波およびＶＴＲ、ＬＤ（レーザーディスク）ソ
フト等、ワイドテレビ対応の映像ソフトが出始めてき
た。2. Description of the Related Art Recently, wide-screen televisions capable of realizing the realism of a theater at home have been popular in the market. This wide television is also called a landscape television and has an aspect ratio of 16: 9. Recently, video software compatible with wide television, such as broadcast waves represented by wide clear vision, VTR, and LD (laser disk) software, has begun to appear.

【０００３】しかし、テレビ受像機全体の数からいって
も、また放送、映像ソフトに於いても、まだアスペクト
比４：３のものが圧倒的に多く、現在発売されているワ
イドテレビのほとんどが現行４：３の互換機能を持たせ
ている。However, in terms of the total number of television receivers, and also in broadcasting and video software, the aspect ratio of 4: 3 is still predominant, and most of the wide televisions currently on sale. Currently, it has a 4: 3 compatibility function.

【０００４】ワイドテレビにおけるアスペクト変換につ
いて、図７を用いて説明する。（ａ）に示すように、
４：３の映像ソフトを４：３表示のテレビ受像機で映す
ときちんと丸として再現される映像信号を、なにも加工
せずにそのままワイドテレビ画面に映すと、（ｂ）に示
すように、ワイド画面で横が伸びた分、映像信号も横に
間延びした形で再現される。Aspect conversion in wide television will be described with reference to FIG. As shown in (a),
When a 4: 3 video software is displayed on a 4: 3 display TV receiver, the video signal reproduced as a neat circle is displayed on a wide TV screen without any processing, as shown in (b). , As the width is extended on the wide screen, the video signal is reproduced in the form of being extended horizontally.

【０００５】そこで、この間延びを解消するため、
（ｃ）に示すように、４：３の映像信号を、水平方向に
３／４倍に圧縮処理をしてワイド画面に映してあげると
丸が丸として再現される。これがアスペクト変換であ
る。Therefore, in order to eliminate this extension,
As shown in (c), when a 4: 3 video signal is compressed 3/4 times in the horizontal direction and displayed on a wide screen, circles are reproduced as circles. This is aspect conversion.

【０００６】また、最近では、ワイドテレビの横長を利
用して１つの画面を半分に分け「ダブルウインドウ」と
称する表示形態がよく見られる。この場合には、片画面
を１／２倍に圧縮処理をするワイドアスペクト変換が必
要になる。Further, recently, a display mode called "double window" is often seen in which one screen is divided into half by utilizing the horizontally long width of a wide television. In this case, wide aspect conversion for compressing one screen by half is required.

【０００７】図４に、従来のアスペクト変換装置の構成
を示す。アスペクト変換は、一般的には輝度信号とベー
スバンドに復調された色信号に分けて処理される。処理
は基本的には同じであるため、今回は輝度信号のみ説明
する。FIG. 4 shows the configuration of a conventional aspect converter. Aspect conversion is generally processed by dividing it into a luminance signal and a color signal demodulated into a base band. Since the processing is basically the same, only the luminance signal will be described this time.

【０００８】輝度信号（以下映像信号という）は、入力
映像信号信号として入力端子１１に供給される。入力端
子１１に供給された映像信号は、アナログ−デジタル変
換回路（Ａ／Ｄ）１３に供給されデジタル信号に変換さ
れる。A luminance signal (hereinafter referred to as a video signal) is supplied to the input terminal 11 as an input video signal signal. The video signal supplied to the input terminal 11 is supplied to the analog-digital conversion circuit (A / D) 13 and converted into a digital signal.

【０００９】デジタル信号に変換された映像信号は、第
１の帯域制限フィルタ１５および第２の帯域制限フィル
タ１７に入力される。今回の例では、３／４に圧縮する
場合と１／２に圧縮する場合について述べる。ここで、
第１の帯域制限フィルタ１５は３／４圧縮用、第２の帯
域制限フィルタ１７は１／２圧縮用である。尚、第１と
第２の帯域制限フィルタ１５、１７の特性を図６に示
す。The video signal converted into a digital signal is input to the first band limiting filter 15 and the second band limiting filter 17. In this example, a case of compressing into 3/4 and a case of compressing into 1/2 will be described. here,
The first band limiting filter 15 is for 3/4 compression, and the second band limiting filter 17 is for ½ compression. The characteristics of the first and second band limiting filters 15 and 17 are shown in FIG.

【００１０】第１又は第２の帯域制限フィルタ１５、１
７を通った映像信号は、セレクト回路１９に入力され、
セレクト信号が０の時は第１の帯域制限フィルタ１５側
が、１の時は第２の帯域制限フィルタ１７側の出力が選
択される。The first or second band limiting filter 15, 1
The video signal passing through 7 is input to the select circuit 19,
When the select signal is 0, the first band limiting filter 15 side is selected, and when the select signal is 1, the second band limiting filter 17 side output is selected.

【００１１】セレクタ回路１９の出力は、補間フィルタ
２１に供給される。補間フィルタ２１は、３／４圧縮ま
たは１／２圧縮によって新たに作られる画素を回りの画
素から演算して補間する。補間フィルタ２１を通った映
像信号は、メモリ回路２３に供給される。The output of the selector circuit 19 is supplied to the interpolation filter 21. The interpolation filter 21 calculates and interpolates pixels newly created by 3/4 compression or ½ compression from surrounding pixels. The video signal that has passed through the interpolation filter 21 is supplied to the memory circuit 23.

【００１２】メモリ回路２３は、入力のサンプリング周
波数であるＷＣＫ（例では６ｆｓｃ相当の周波数のクロ
ック）と第１のライトイネーブルパルス（ＷＥ）（圧縮
率３／４）のハイが同時に供給されたとき、補間フィル
タ２１からの映像信号を書き込む。或いはメモリ回路２
３は、ＷＣＫと第２のライトイネーブルパルス（ＷＥ）
（圧縮率１／２）のハイが同時に供給されたとき、補間
フィルタ２１からの映像信号を書き込む。メモリ回路２
３は、４ｆｓｃ相当の周波数のクロックＲＣＫで映像信
号を読み出す。The memory circuit 23 receives the input sampling frequency WCK (a clock having a frequency corresponding to 6 fsc in the example) and the high level of the first write enable pulse (WE) (compression ratio 3/4) at the same time. The video signal from the interpolation filter 21 is written. Or memory circuit 2
3 is WCK and the second write enable pulse (WE)
When high (compression ratio 1/2) is simultaneously supplied, the video signal from the interpolation filter 21 is written. Memory circuit 2
3 reads the video signal with the clock RCK having a frequency corresponding to 4 fsc.

【００１３】メモリ回路２３の出力映像信号は、デジタ
ル−アナログ変換回路（Ｄ／Ａ）２５に供給され、アナ
ログ信号として出力される。The output video signal of the memory circuit 23 is supplied to a digital-analog conversion circuit (D / A) 25 and output as an analog signal.

【００１４】また、ＷＣＫ、第１と第２のライトイネー
ブルパルス（ＷＥ）、ＲＣＫは、クロック発生回路２７
で生成される。クロック発生回路２７は、テレビジョン
信号から抽出した水平同期信号を入力し、その信号に同
期するようにＰＬＬの逓倍回路で構成されている。Further, WCK, the first and second write enable pulses (WE), and RCK are clock generation circuits 27.
Is generated by. The clock generating circuit 27 is configured by a PLL multiplying circuit so as to receive the horizontal synchronizing signal extracted from the television signal and synchronize with the signal.

【００１５】図５に、メモリ回路２３の動作のタイムチ
ャートを示す。入力映像信号が、ＷＣＫのレートで入力
される。メモリ回路２３通過後のサンプリングレート
は、ＲＣＫのレートになるため、３／４圧縮の場合に
は、図５に示すように、ちょうど、入力映像信号が、１
／２に間引かれた形で出力される。１／２圧縮の場合
は、１／３に間引かれた形で出力される。FIG. 5 shows a time chart of the operation of the memory circuit 23. The input video signal is input at the WCK rate. Since the sampling rate after passing through the memory circuit 23 becomes the rate of RCK, in the case of 3/4 compression, the input video signal is exactly 1 as shown in FIG.
It is output in the form of being thinned to 1/2. In the case of 1/2 compression, the output is thinned out to 1/3.

【００１６】そのため、入力映像信号が６ｆｓｃのサン
プルクロックつまり、３ｆｓｃ相当の帯域を持っている
とすると、図６に示すように３／４圧縮の場合は１．５
ｆｓｃ相当に、１／２圧縮の場合は、ｆｓｃ相当に帯域
制限をしなければならない。Therefore, assuming that the input video signal has a sample clock of 6 fsc, that is, a band corresponding to 3 fsc, it is 1.5 in the case of 3/4 compression as shown in FIG.
In the case of 1/2 compression to fsc, the band must be limited to fsc.

【００１７】[0017]

【発明が解決しようとする課題】上記のように構成した
従来のアスペクト変換装置は、圧縮する種類に応じてす
べて帯域制限フィルタを持っておく必要があり、回路規
模の増大を招く。また、回路規模の問題から、帯域制限
フィルタを１つで実現しようとすると、一番帯域制限し
なければならない第２の帯域制限フィルタ１７になり、
例えば、３／４圧縮の場合には、帯域制限しすぎてしま
い、画質劣化となる欠点があった。The conventional aspect conversion device configured as described above needs to have a band limiting filter according to the type of compression, which causes an increase in circuit scale. Further, due to the problem of the circuit scale, if one band limiting filter is to be realized, the second band limiting filter 17 which has to be band limited most becomes,
For example, in the case of 3/4 compression, there is a drawback that the band is restricted too much and the image quality is deteriorated.

【００１８】そこで本発明は、回路規模を増やすことな
く、また画質劣化のないアスペクト変換装置を提供する
ことを目的とする。Therefore, an object of the present invention is to provide an aspect conversion device without increasing the circuit scale and without image quality deterioration.

【００１９】[0019]

【課題を解決するための手段】本発明のアスペクト変換
装置は、第１のアスペクト比に表示可能なテレビジョン
受信機に入力された第２のアスペクト比を持つ映像信号
を第２又は第３のアスペクト比を持つ映像信号に変換す
るアスペクト変換装置において、前記第２のアスペクト
比を持つ映像信号が入力される入力手段と、前記入力手
段からの前記第２のアスペクト比を持つ映像信号が入力
され、前記第２のアスペクト比と前記第３のアスペクト
比の、圧縮率が小さい方を通過させる特性を持つフィル
タ手段と、アスペクト変換によって新しく作成される画
素を回りの画素から演算して補間する補間手段と、書き
込み用クロック、書き込み許可クロック、第１と第２の
読み出し用クロックを発生するクロック発生手段と、前
記クロック発生手段からの前記第１と第２の読み出し用
クロックのうちのどちらかを選択する選択手段と、前記
書き込み用クロックと前記書き込み用許可クロックが同
時に供給されたとき前記補間手段からの前記映像信号を
記憶し、前記選択手段からの前記第１又は第２の読み出
し用クロックで前記映像信号を読み出す記憶手段とを具
備することを特徴とする。SUMMARY OF THE INVENTION An aspect conversion device of the present invention provides a second or third video signal having a second aspect ratio, which is input to a television receiver capable of displaying a first aspect ratio. In an aspect conversion device for converting a video signal having an aspect ratio, an input unit to which the video signal having the second aspect ratio is input and a video signal having the second aspect ratio from the input unit are input. , The secondaspect ratio and the third aspect ratio
A filtering means having a characteristic of passing the smaller oneof the compression ratios, an interpolation means for calculating and interpolating a pixel newly created by aspect conversion from surrounding pixels, a writing clock, a writing permission clock, a first And a clock generating means for generating a second read clock, a selecting means for selectingone of the first and second read clocks from the clock generating means, the write clock and the write when use permission clock is supplied at the same time storing the video signal from the interpolating means, with said first or second read clock from the selecting meansbe provided with a storage means for reading the video signal Characterize.

【００２０】[0020]

【発明の実施の形態】図１に、本提案のアスペクト変換
装置の実施の形態の構成を示す。図４と同じ構成のもの
は、同じ参照符号を付しており詳細な説明は省略する。FIG. 1 shows the configuration of an embodiment of the proposed aspect conversion device. The same components as those in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.

【００２１】アスペクト変換は、一般的には輝度信号と
ベースバンドに復調された色信号に分けて処理される。
処理は基本的には同じであるため、今回は輝度信号のみ
説明する。The aspect conversion is generally processed by dividing it into a luminance signal and a chrominance signal demodulated into a base band.
Since the processing is basically the same, only the luminance signal will be described this time.

【００２２】輝度信号（以下映像信号という）は、入力
映像信号信号として入力端子１１に供給される。入力端
子１１に供給された映像信号は、アナログ−デジタル変
換回路（Ａ／Ｄ）１３に供給されデジタル信号に変換さ
れる。デジタル信号に変換された映像信号は、圧縮率が
小さい方に合わせた帯域制限フィルタ３１に入力され
る。今回の例では、３／４に圧縮する場合と１／２に圧
縮する場合について述べる。尚、帯域制限フィルタ３１
の特性は、図３に示す。A luminance signal (hereinafter referred to as a video signal) is supplied to the input terminal 11 as an input video signal signal. The video signal supplied to the input terminal 11 is supplied to the analog-digital conversion circuit (A / D) 13 and converted into a digital signal. The video signal converted into a digital signal is input to the band-limiting filter 31 that has a smaller compression rate. In this example, a case of compressing into 3/4 and a case of compressing into 1/2 will be described. The band limiting filter 31
The characteristics of are shown in FIG.

【００２３】帯域制限フィルタ３１の出力は、補間フィ
ルタ２１に供給される。補間フィルタ２１は、３／４圧
縮または１／２圧縮によって新たに作られる画素を回り
の画素から演算して補間する。補間フィルタ２１を通っ
た映像信号は、メモリ回路２３に供給される。メモリ回
路２３は、入力のサンプリング周波数であるＷＣＫ（例
では６ｆｓｃ相当の周波数のクロック）とライトイネー
ブルパルス（ＷＥ）のハイが同時に供給されたとき、補
間フィルタ２１からの映像信号を書き込む。The output of the band limiting filter 31 is supplied to the interpolation filter 21. The interpolation filter 21 calculates and interpolates pixels newly created by 3/4 compression or ½ compression from surrounding pixels. The video signal that has passed through the interpolation filter 21 is supplied to the memory circuit 23. The memory circuit 23 writes the video signal from the interpolation filter 21 when the input sampling frequency WCK (clock having a frequency corresponding to 6 fsc in the example) and the write enable pulse (WE) of high are simultaneously supplied.

【００２４】セレクト回路３３に、ＷＣＫと４ｆｓｃ相
当の周波数のクロックＲＣＫが入力される。セレクト信
号が０（圧縮率３／４）のときＲＣＫを、セレクト信号
が１のとき（圧縮率１／２）のときＷＣＫを、メモリ回
路２３の読み出し制御端子に供給する。メモリ回路２３
からの読み出し動作に関しては、３／４圧縮の場合は従
来例と同様にＲＣＫで、１／２圧縮の場合は、ＷＣＫで
読み出す。WCK and a clock RCK having a frequency corresponding to 4 fsc are input to the select circuit 33. RCK is supplied to the read control terminal of the memory circuit 23 when the select signal is 0 (compression ratio 3/4) and WCK is supplied when the select signal is 1 (compression ratio 1/2). Memory circuit 23
For the read operation from, the RCK is used for the 3/4 compression as in the conventional example, and the WCK is used for the ½ compression.

【００２５】メモリ回路２３の出力は、デジタル−アナ
ログ変換回路（Ｄ／Ａ）２５に供給され、セレクト回路
３３の出力クロックに従ってアナログ信号に変換され出
力される。The output of the memory circuit 23 is supplied to a digital-analog conversion circuit (D / A) 25, converted into an analog signal according to the output clock of the select circuit 33, and output.

【００２６】また、ＷＣＫ、ライトイネーブルパルス
（ＷＥ）、ＲＣＫは、クロック発生回路２７で生成され
る。クロック発生回路２７は、テレビジョン信号から抽
出した水平同期信号を入力し、その信号に同期するよう
にＰＬＬの逓倍回路で構成されている。The WCK, write enable pulse (WE), and RCK are generated by the clock generation circuit 27. The clock generating circuit 27 is configured by a PLL multiplying circuit so as to receive the horizontal synchronizing signal extracted from the television signal and synchronize with the signal.

【００２７】図２に、メモリ回路２３の動作のタイムチ
ャートを示す。入力映像信号が、ＷＣＫのレートで入力
される。メモリ回路２３の通過後のサンプリングレート
は、３／４圧縮の場合には、ＲＣＫレートになるため、
図２に示すように、ちょうど、入力映像信号が、１／２
に間引かれた形で出力される。１／２圧縮の場合は、Ｗ
ＣＫレートになるため、これも１／２に間引かれた形で
出力される。FIG. 2 shows a time chart of the operation of the memory circuit 23. The input video signal is input at the WCK rate. Since the sampling rate after passing through the memory circuit 23 becomes the RCK rate in the case of 3/4 compression,
As shown in FIG. 2, the input video signal is exactly 1/2
It is output in the form thinned out to. W for 1/2 compression
Since it becomes the CK rate, this is also output in a form thinned to 1/2.

【００２８】そのため、入力映像信号が６ｆｓｃのサン
プルクロックつまり、３ｆｓｃ相当の帯域を持っている
とすると、図３に示すように３／４圧縮の場合も１／２
圧縮の場合も、１．５ｆｓｃ相当になる。Therefore, if the input video signal has a sample clock of 6 fsc, that is, a band equivalent to 3 fsc, it is 1/2 even in the case of 3/4 compression as shown in FIG.
Also in the case of compression, it is equivalent to 1.5 fsc.

【００２９】尚、上記発明の実施の形態では、３／４圧
縮と１／２圧縮の例を説明したが、圧縮に関しては、こ
れに限るものではない。In the embodiment of the invention described above, examples of 3/4 compression and 1/2 compression have been described, but the compression is not limited to this.

【００３０】[0030]

【発明の効果】上記のように構成したアスペクト変換装
置は、帯域制限フィルタが共用化でき、なおかつ、メモ
リ回路２３の読み出し用クロックの選び方により、一番
帯域の広いフィルタを選択できるため、画質劣化もな
い。In the aspect conversion device configured as described above, the band limiting filter can be shared, and the widest band filter can be selected depending on how to select the read clock of the memory circuit 23. Nor.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のアスペクト変換装置の実施の形態の構
成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment of an aspect conversion device of the present invention.

【図２】図１のメモリ回路２３の動作のタイムチャート
である。FIG. 2 is a time chart of the operation of the memory circuit 23 of FIG.

【図３】図１の帯域制限フィルタ３１の特性を示す図で
ある。FIG. 3 is a diagram showing characteristics of a band limiting filter 31 of FIG.

【図４】従来のアスペクト変換装置の構成を示すブロッ
ク図である。FIG. 4 is a block diagram showing a configuration of a conventional aspect conversion device.

【図５】図５のメモリ回路２３の動作のタイムチャート
である。5 is a time chart of the operation of the memory circuit 23 of FIG.

【図６】図４の第１と第２の帯域制限フィルタ１５、１
７の特性を示す図である。6 is a diagram showing the first and second band limiting filters 15 and 1 of FIG.
7 is a diagram showing characteristics of No.

【図７】アスペクト比１６：９のテレビジョン受信機に
映した場合のアスペクト変換の例図である。FIG. 7 is an example diagram of aspect conversion when projected on a television receiver having an aspect ratio of 16: 9.

【符号の説明】[Explanation of symbols]

１３・・・アナログ−デジタル変換回路（Ａ／Ｄ）、３
１・・・帯域制限フィルタ、２１・・・補間フィルタ、
２３・・・メモリ回路、２５・・・デジタル−アナログ
変換回路（Ｄ／Ａ）、２７・・・クロック発生回路、３
３・・・セレクタ回路。13 ... Analog-digital conversion circuit (A / D), 3
1 ... band limiting filter, 21 ... interpolation filter,
23 ... Memory circuit, 25 ... Digital-analog conversion circuit (D / A), 27 ... Clock generation circuit, 3
3 ... Selector circuit.

─────────────────────────────────────────────────────フロントページの続き (72)発明者 佐藤 耕一 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内(72)発明者 赤松 直樹 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝 マルチメディア技術研究 所内 (56)参考文献 特開 平７−184138（ＪＰ，Ａ) 特開 平７−123335（ＪＰ，Ａ) 特開 平９−135401（ＪＰ，Ａ) 特開 平７−67046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/38 - 5/46 H04N 7/01─────────────────────────────────────────────────── ─── Continuation of front page (72) Koichi Sato, 3-3-9 Shimbashi, Minato-ku, Tokyo Inside Toshiba Abu E Co., Ltd. (72) Inventor Naoki Akamatsu Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa No. 8 in Toshiba Multimedia Technology Laboratory (56) Reference JP-A-7-184138 (JP, A) JP-A-7-123335 (JP, A) JP-A-9-135401 (JP, A) JP Flat 7-67046 (JP, A) (58) Fields investigated (Int.Cl.⁷ , DB name) H04N 5/38-5/46 H04N 7/01

Claims (2)

Translated fromJapanese

(57)【特許請求の範囲】(57) [Claims]【請求項１】 第１のアスペクト比に表示可能なテレビ
ジョン受信機に入力された第２のアスペクト比を持つ映
像信号を第２又は第３のアスペクト比を持つ映像信号に
変換するアスペクト変換装置において、前記第２のアスペクト比を持つ映像信号が入力される入
力手段と、前記入力手段からの前記第２のアスペクト比を持つ映像
信号が入力され、前記第２のアスペクト比と前記第３の
アスペクト比の、圧縮率が小さい方を通過させる特性を
持つフィルタ手段と、アスペクト変換によって新しく作成される画素を回りの
画素から演算して補間する補間手段と、書き込み用クロック、書き込み許可クロック、第１と第
２の読み出し用クロックを発生するクロック発生手段
と、前記クロック発生手段からの前記第１と第２の読み出し
用クロックのうちのどちらかを選択する選択手段と、前記書き込み用クロックと前記書き込み用許可クロック
が同時に供給されたとき前記補間手段からの前記映像信
号を記憶し、前記選択手段からの前記第１又は第２の読
み出し用クロックで前記映像信号を読み出す記憶手段と
を具備することを特徴とするアスペクト変換装置。1. An aspect conversion device for converting a video signal having a second aspect ratio input to a television receiver capable of displaying at a first aspect ratio into a video signal having a second or third aspect ratio. In the input device, a video signal having the second aspect ratio is inputted, and a video signal having the second aspect ratio is inputted from the input device, and the secondaspect ratio and the third aspect ratio are inputted.
Filter means having a characteristic of passing theaspect ratio with a smallercompression ratio, interpolation means for calculating and interpolating a pixel newly created by aspect conversion from surrounding pixels, write clock, write enable clock, Clock generating means for generating first and second read clocks; selecting means for selectingone of the first and second read clocks from the clock generating means; the write clock and the wherein storing the video signal from the interpolation means, in the first or second read clock from said selecting meansto and a storage means for reading the video signal when the permission clock for writing is supplied simultaneously Aspect conversion device.【請求項２】 前記第１又は第２の読み出し用クロック
が、前記書き込み用クロックで兼用されることを特徴と
する請求項１に記載のアスペクト変換装置。2. The aspect conversion device according to claim 1, wherein the first or second read clock is also used as the write clock.