【０００１】[0001]
【発明の属する技術分野】本発明はキャリアオフセット
補正回路及びキャリアオフセット補正方法に関し、特に
キャリア周波数誤差やキャリア位相誤差を補正するキャ
リアオフセット補正回路及びキャリアオフセット補正方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a carrier offset correction circuit and a carrier offset correction method, and more particularly to a carrier offset correction circuit and a carrier offset correction method for correcting a carrier frequency error and a carrier phase error.
【０００２】[0002]
【従来の技術】パケット通信に代表される、パケット信
号伝送において、伝送効率向上のため、より短いプリア
ンブルによる伝送が要求される。また音声圧縮技術の向
上に伴い、送信電力削減のため、低レート伝送化が進ん
でいるが、その場合、伝送レートと比較して大きな比率
（例えば、伝送シンボルレートの１／４〜１／２）の周
波数オフセットに対するキャリア捕捉が要求される。さ
らには、近年の誤り訂正処理の進歩に伴い、かなり低い
Ｅｂ／Ｎｏでの伝送が行われる。このため、復調器での
キャリア再生捕捉処理において、より早い、より広範囲
のキャリア捕捉範囲を持ちかつ、低Ｅｂ／Ｎｏでもサイ
クルスリップ率の低い安定したキャリア捕捉が要求され
る。ここで、Ｅｂ／Ｎｏ（Ｅｎｅｒｇｙ ｔｏ Ｐｏｗ
ｅｒ Ｄｅｎｓｉｔｙ Ｒａｔｉｏ）は、１ビットあた
りの信号エネルギ対単位周波数あたりの雑音電力密度の
比である。2. Description of the Related Art In packet signal transmission represented by packet communication, transmission with a shorter preamble is required to improve transmission efficiency. Also, with the improvement of audio compression technology, low-rate transmission has been promoted in order to reduce transmission power. In that case, a large ratio (for example, 1/4 to 1/2 of the transmission symbol rate) is compared with the transmission rate. ) Carrier acquisition for the frequency offset is required. Furthermore, with the recent progress in error correction processing, transmission at a considerably low Eb / No is performed. Therefore, in the carrier recovery and capture processing in the demodulator, it is required to have a faster carrier capture range, a wider carrier capture range, and a stable carrier capture with a low cycle slip ratio even at low Eb / No. Here, Eb / No (Energy to Pow)
er Density Ratio) is the ratio of signal energy per bit to noise power density per unit frequency.
【０００３】従来の方式では、高速の引込みと、低Ｅｂ
／Ｎｏにおける低サイクルスリップ率、高安定とを共存
させることは難しい。またキャリア周波数オフセット量
と引込み時間は一般的に比例関係となり、大きなキャリ
ア周波数オフセット時、高速引込みを実現するために
は、かなりの演算量を伴う手法を取らざるを得なかっ
た。In the conventional system, high-speed pull-in and low Eb
It is difficult to coexist with low cycle slip ratio and high stability in / No. Further, the carrier frequency offset amount and the pull-in time are generally in a proportional relationship, and in order to realize high-speed pull-in at the time of a large carrier frequency offset, a method involving a considerable amount of calculation has to be used.
【０００４】例えば図４に示されているようなＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）コスタスルー
プ（Ｃｏｓｔａｓ ｌｏｏｐ）によるキャリア再生回路
が知られている。同図においては、第１ループで周波数
誤差の補正を行い、それと同時に第２ループで位相誤差
の補正を行っている。具体的には、乗算器４１、４２及
び４３、加算器４６並びにＶＣＯ（Ｖｏｌｔａｇｅ Ｃ
ｏｎｔｒｏｌ Ｏｓｃｉｌａｔｏｒ）４８を経由する第
１ループで周波数誤差の補正を行い、それと同時に、乗
算器４１、４２及び４４、加算器４５及び遅延器４７に
よる積分回路、加算器４６並びにＶＣＯ４８を経由する
第２ループで位相誤差の補正を行うのである。同図中の
α１は第１ループの定数、β１は第２ループの定数であ
る。For example, a PLL as shown in FIG.
(Phase Locked Loop) A carrier recovery circuit using a Costas loop is known. In the figure, the frequency error is corrected in the first loop, and at the same time, the phase error is corrected in the second loop. Specifically, the multipliers 41, 42 and 43, the adder 46, and the VCO (Voltage C
The frequency error is corrected by the first loop passing through the control oscillator 48, and at the same time, the second circuit is passed through the integrating circuit by the multipliers 41, 42 and 44, the adder 45 and the delay device 47, the adder 46 and the VCO 48. The loop corrects the phase error. In the figure, α1 is a constant of the first loop, and β1 is a constant of the second loop.
【０００５】なお同図において、「＊」は複素乗算を行
うことを示し、「＃」は実部と虚部とを乗算することを
示しているものとする。以下の各図についての説明にお
いても同様とする。In the figure, "*" indicates that complex multiplication is performed, and "#" indicates that the real part and the imaginary part are multiplied. The same applies to the following description of each drawing.
【０００６】一方、図５に示されているような再変調方
式の回路は、以下のような動作を行う。すなわち、入力
ディジタル信号とＶＣＯ５３の出力とを乗算器５１にお
いて掛け合わせ、識別器５２でデータ判定（再生データ
確定）を行う。この値とＶＣＯ５３とを乗算器５５にお
いて掛け合わせ、更にこの結果と入力ディジタル信号と
を乗算器５６において掛け合わせる。この結果をＬＰＦ
５４に入力し、その出力でＶＣＯ５３を制御する。こう
することにより、位相誤差が零になるように制御を行
う。On the other hand, the circuit of the remodulation system as shown in FIG. 5 operates as follows. That is, the input digital signal and the output of the VCO 53 are multiplied in the multiplier 51, and the discriminator 52 determines the data (decision of the reproduced data). This value is multiplied by the VCO 53 in the multiplier 55, and this result is multiplied by the input digital signal in the multiplier 56. This result is LPF
54, and the output controls the VCO 53. By doing so, control is performed so that the phase error becomes zero.
【０００７】[0007]
【発明が解決しようとする課題】上述した図４に示され
ている回路では、ある程度の搬送波捕捉範囲を期待でき
るものの、引込み速度をそれほど早くすることはできな
い。また、キャリア周波数オフセット量に比例して、引
込み時間が遅くなる特性がある。さらには、キャリア周
波数オフセットが大きくなるにつれ、フォールスロック
（疑似安定点にロックしてしまう現象）に対する対策も
必要である。In the circuit shown in FIG. 4 described above, a certain degree of carrier capture range can be expected, but the pull-in speed cannot be increased so much. Further, there is a characteristic that the pull-in time is delayed in proportion to the carrier frequency offset amount. Furthermore, as the carrier frequency offset increases, it is necessary to take measures against false lock (a phenomenon that locks at a pseudo stable point).
【０００８】一方、上述した図５に示されている回路は
キャリアを再変調するので、ＰＬＬコスタスループによ
るキャリア再生処理方式等と比較して、特にサイクルス
リップ特性の面で良好な特性を示す。しかしながら、キ
ャリア周波数オフセットが大きいと引込みを行うことが
難しく、また特性の劣化も顕著であった。On the other hand, the above-mentioned circuit shown in FIG. 5 re-modulates the carrier, and therefore exhibits excellent characteristics particularly in terms of cycle slip characteristics, as compared with the carrier reproduction processing method using the PLL Costas loop. However, if the carrier frequency offset is large, it is difficult to perform the pull-in, and the characteristic is significantly deteriorated.
【０００９】これらの方式に対し、高速広帯域、低サイ
クルスリップ率、高安定なキャリア再生処理を実現する
案が考案されている。例えば、文献「ＡＣＥ―ＤＥＭＯ
新コヒーレント復調方式」“大津智善 電子情報通信学
会論文誌 ＢII ｖｏｌ．Ｊ７３−ＢII Ｎｏ．１２
ｐ８１９〜８２６ １９９０年１２月”に記載されてい
るような適応フィルタによる方式や、文献「逐次回帰推
定法を用いたＰＳＫ信号の蓄積一括復調方式」“大津智
善 電子情報通信学会論文誌 ＢＩ ｖｏｌ．Ｊ７２−
ＢＩ Ｎｏ．６ ｐ５０４〜５１２ １９８９年６月”
に記載されているような蓄積型キャリア再生タイプのも
のが考案されている。In contrast to these methods, a plan for realizing a high-speed wide band, low cycle slip ratio, and highly stable carrier reproduction processing has been devised. For example, the document “ACE-DEMO”
New Coherent Demodulation System "" Tomoyoshi Otsu, IEICE Transactions BII vol.J73-BII No.12
p819 to 826 December 1990 ", a method using an adaptive filter, and a document" PSK signal accumulated batch demodulation method using a sequential regression estimation method "" Tomoyoshi Otsu, IEICE Transactions BI vol. J72-
BI No. 6 p504-512 June 1989 "
A storage type carrier reproduction type as described in 1) has been devised.
【００１０】しかしながら、これら文献に記載されてい
るものは、共に演算量、回路規模が非常に大きなものと
なり、小型軽量化が要求される機器、高速データに対す
る適用という面で難しいというのが現状であった。However, in the present circumstances, it is difficult to apply the method described in these documents to devices and high-speed data which require a large amount of calculation and a large circuit scale and are required to be small and lightweight. there were.
【００１１】さらに従来より、ＡＦＣ（Ａｕｔｏ Ｆｒ
ｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）回路を付加したキャ
リア再生回路も幾つか提案されている。例えば、特開平
９―１６２９３６号公報に記載されている。しかし、こ
のような回路の場合、キャリア再生回路とＡＦＣ回路と
の応答特性の兼ね合いがあり、ＡＦＣ回路を高速応答な
タイプにすることが難しく、パケット通信のような高速
引込みが要求されるような場合に適応することが困難で
あった。Further, conventionally, AFC (Auto Fr
Some carrier reproducing circuits to which an "equency control" circuit is added have also been proposed. For example, it is described in JP-A-9-162936. However, in the case of such a circuit, there is a trade-off between the response characteristics of the carrier regeneration circuit and the AFC circuit, and it is difficult to make the AFC circuit a high-speed response type, and high-speed pull-in such as packet communication is required. It was difficult to adapt to the case.
【００１２】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は逆変調キャリ
ア再生回路の演算を、特性を劣化させずに行うことがで
き、また広い搬送波捕捉範囲を、キャリア周波数オフセ
ット量にほとんど関係ない引込み時間で、確保すること
のできるキャリアオフセット補正回路及びキャリアオフ
セット補正方法を提供することである。The present invention has been made in order to solve the above-mentioned drawbacks of the prior art, and the purpose thereof is to perform the operation of the inverse modulation carrier regeneration circuit without deteriorating the characteristics and to capture a wide carrier wave. It is an object of the present invention to provide a carrier offset correction circuit and a carrier offset correction method that can secure a range with a pull-in time that is almost unrelated to the carrier frequency offset amount.
【００１３】[0013]
【課題を解決するための手段】本発明によるキャリアオ
フセット補正回路は、入力されるディジタル信号と該信
号から再生されるキャリア信号とについて繰返し周波数
及び位相の誤差を補正するキャリアオフセット補正回路
であって、前記キャリア信号の到着を検出した時に初期
推定を行い、その値を用いて周波数オフセット量をキャ
ンセルする周波数補正手段と、この周波数補正手段によ
る補正完了後に前記キャリア信号についての位相誤差を
補正する位相誤差補正手段とを含むことを特徴とする。A carrier offset correction circuit according to the present invention is a carrier offset correction circuit which corrects errors in repetition frequency and phase between an input digital signal and a carrier signal reproduced from the input digital signal.Initial when the arrival of the carrier signalis detected
Estimate and use that value to estimate the amount of frequency offset.
The present invention is characterized by includinga frequency correcting means forcanceling the frequency and a phase error correcting means for correcting the phase error of the carrier signal after the correction by the frequency correcting means is completed.
【００１４】本発明によるキャリアオフセット補正方法
は、入力されるディジタル信号と該信号から再生される
キャリア信号とについて繰返し周波数及び位相の誤差を
補正するキャリアオフセット補正方法であって、前記キ
ャリア信号の到着を検出した時に初期推定を行い、その
値を用いて周波数オフセット量をキャンセルする周波数
補正ステップと、この周波数補正ステップによる補正完
了後に前記キャリア信号についての位相誤差を補正する
位相誤差補正ステップとを含むことを特徴とする。[0014] Carrier offset correction method according to the invention, the carrier signal is reproduced from the digital signal and the signal to a carrier offset correction method for correcting an error of the repetition frequency and phase of the input,the arrival of the carrier signalWhen it detects
It is characterized by includinga frequency correction stepof canceling the frequency offset amount using the value and a phase error correction step of correcting the phase error of the carrier signal after the correction by the frequency correction step is completed.
【００１５】要するに本発明では、キャリア到着検出時
に初期推定を行い、その値を用いて周波数オフセット量
をほぼキャンセルした後、例えば逆変調キャリア再生処
理を行うのである。そのため、キャリア再生処理の搬送
波捕捉範囲は、今回付加回路として提案しているキャリ
ア周波数オフセット初期補正回路で決まり、一方、サイ
クルスリップ特性については、付加回路の部分によら
ず、キャリア再生回路の部分で特性が決定される。In short, in the present invention, initial estimation is performed when carrier arrival is detected, and the value is used to cancel the amount of frequency offset, and thereafter, for example, inverse modulation carrier reproduction processing is performed. Therefore, the carrier capture range of the carrier regeneration processing is determined by the carrier frequency offset initial correction circuit proposed as the additional circuit this time, while the cycle slip characteristics are determined by the carrier regeneration circuit part regardless of the additional circuit part. The characteristics are determined.
【００１６】また、キャリア周波数オフセット初期補正
回路では、構成的にはデータシンボルレートの±１／２
のキャリア周波数オフセット量を推定することができ、
またキャリア再生回路では、キャリア周波数オフセット
量がほとんどキャンセルされた状態でのキャリア再生処
理となる。このため、ループフィルタには、狭帯域なサ
イクルスリップ特性の優れたものを用いることができ、
広い搬送波捕捉範囲を、しかもキャリア周波数オフセッ
ト量にほとんど関係ない引込み時間で、確保することが
でき、サイクルスリップ特性にも優れたキャリア再生回
路を実現できる。Further, in the carrier frequency offset initial correction circuit, structurally, it is ± 1/2 of the data symbol rate.
It is possible to estimate the carrier frequency offset amount of
Further, in the carrier reproduction circuit, the carrier reproduction processing is performed in a state where the carrier frequency offset amount is almost cancelled. For this reason, it is possible to use, as the loop filter, one having excellent narrow-band cycle slip characteristics,
A wide carrier capture range can be secured with a pull-in time that is almost unrelated to the carrier frequency offset amount, and a carrier recovery circuit with excellent cycle slip characteristics can be realized.
【００１７】[0017]
【発明の実施の形態】次に、本発明の実施の一形態につ
いて図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described with reference to the drawings.
【００１８】図１は本発明によるキャリアオフセット補
正回路の実施の一形態を示すブロック図である。同図に
示されている回路は、キャリア再生処理回路を有するデ
ィジタル復調回路において、キャリア再生処理回路に付
加回路を設け、本来のキャリア再生処理回路特性に加
え、高速広帯域キャリア再生捕捉を実現する機能を提供
するものである。FIG. 1 is a block diagram showing an embodiment of a carrier offset correction circuit according to the present invention. The circuit shown in the figure is a digital demodulation circuit having a carrier reproduction processing circuit, in which an additional circuit is provided in the carrier reproduction processing circuit to realize high-speed broadband carrier reproduction acquisition in addition to the original carrier reproduction processing circuit characteristics. Is provided.
【００１９】同図において、本実施形態によるキャリア
オフセット補正回路は、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆ
ｉｌｔｅｒ）１と、キャリア周波数オフセット量のキャ
ンセル演算処理をするキャリア周波数オフセット初期補
正回路２と、オフセット量を検出するキャリア再生回路
３とを含んで構成されている。In FIG. 1, the carrier offset correction circuit according to the present embodiment is an LPF (Low Pass F
ilter) 1, a carrier frequency offset initial correction circuit 2 that performs cancel calculation processing of the carrier frequency offset amount, and a carrier reproduction circuit 3 that detects the offset amount.
【００２０】ＬＰＦ１の出力は、キャリア再生回路３に
入力され、キャリア再生処理が行われて復調再生データ
が得られる。ＬＰＦ１とキャリア再生回路３との間に
は、キャリア周波数オフセット量のキャンセル演算処理
をするキャリア周波数オフセット初期補正回路２が設け
られている。すなわち、キャリア再生回路３で得られる
復調再生座標成分をもとに、時間差分をとり、ＬＰＦ２
２で平均化する。そして、キャリア到着検出回路２５で
キャリア到着を検出した際、ＬＰＦ２２で平均化した値
をＶＣＯ２１に受渡し、周波数補正複素乗算部２０にお
いてキャリア周波数オフセット量をほぼキャンセルする
ように演算処理を行う。The output of the LPF 1 is input to the carrier reproduction circuit 3 and subjected to carrier reproduction processing to obtain demodulated reproduction data. Between the LPF 1 and the carrier reproduction circuit 3, a carrier frequency offset initial correction circuit 2 that performs cancel calculation processing of the carrier frequency offset amount is provided. That is, the time difference is calculated based on the demodulation reproduction coordinate component obtained by the carrier reproduction circuit 3, and the LPF2
Averaging at 2. Then, when carrier arrival detection circuit 25 detects carrier arrival, the value averaged by LPF 22 is delivered to VCO 21, and frequency correction complex multiplication unit 20 performs arithmetic processing so as to almost cancel the carrier frequency offset amount.
【００２１】そのため、キャリア到着検出後において
は、キャリア再生回路３は、キャリア周波数オフセット
量がほとんどない状態で処理することができ、その結果
キャリア再生回路３のループフィルタ（ＬＰＦ３４）の
帯域を狭帯域にすることができるのである。これによ
り、サイクルスリップ率特性の良好なキャリア再生回路
を実現することができる。また、キャリア周波数オフセ
ット初期補正回路２により、高速の引込み時間で、しか
もキャリア周波数オフセット量にほとんど関係ない引込
み時間で、広い搬送波捕捉範囲を、確保することができ
るのである。Therefore, after the carrier arrival is detected, the carrier regenerating circuit 3 can perform processing with almost no carrier frequency offset amount, and as a result, the band of the loop filter (LPF 34) of the carrier regenerating circuit 3 is narrowed. It can be As a result, it is possible to realize a carrier reproducing circuit having a good cycle slip ratio characteristic. Further, the carrier frequency offset initial correction circuit 2 can secure a wide carrier capture range with a high-speed pull-in time and with a pull-in time that is almost unrelated to the carrier frequency offset amount.
【００２２】ここで、図１に示されているＬＰＦ１の出
力信号は、クロック再生処理が行われた後の信号であ
る。このＬＰＦ１の出力信号に対し、キャリア到着検出
回路２５で、周波数補正複素乗算（回転演算）を行う。
ただし、キャリア到着検出ができていない段階では、ス
ルー（回転角“０”ｄｅｇの演算）処理を行う。Here, the output signal of the LPF 1 shown in FIG. 1 is the signal after the clock reproduction processing is performed. The carrier arrival detection circuit 25 performs frequency correction complex multiplication (rotation calculation) on the output signal of the LPF 1.
However, when the carrier arrival is not detected, the through process (calculation of the rotation angle “0” deg) is performed.
【００２３】キャリア再生回路３は、ここでは、逆変調
キャリア再生回路の一構成例が示されている。このキャ
リア再生回路３においては、まず識別器３２でデータ判
定（再生データ確定）を行う。次に、その値を用いて、
複素乗算演算回路３５において逆変調演算を行い、キャ
リア再生回路３に入力される信号から情報位相成分を除
去し、キャリアオフセット周波数誤差及びキャリア位相
誤差を抽出する。The carrier reproducing circuit 3 is shown here as an example of the structure of an inverse modulation carrier reproducing circuit. In the carrier reproducing circuit 3, first, the discriminator 32 determines the data (decision of the reproduced data). Then, using that value,
An inverse modulation calculation is performed in the complex multiplication calculation circuit 35, the information phase component is removed from the signal input to the carrier reproduction circuit 3, and the carrier offset frequency error and the carrier phase error are extracted.
【００２４】この抽出した値をａｒｃｔａｎテーブル３
６に入力し、角度情報に変換する。ａｒｃｔａｎテーブ
ル３６で変換された角度情報は、ループフィルタである
ＬＰＦ３４に入力されて平均化処理が行われ、その結果
はＶＣＯ３３に入力される。そして、このＶＣＯ３３の
発振出力により、複素乗算回路３１においてキャリア再
生誤差の補正処理が行われる。This extracted value is used as the arctan table 3
Input to 6 and convert to angle information. The angle information converted by the arctan table 36 is input to the LPF 34, which is a loop filter, to perform averaging processing, and the result is input to the VCO 33. Then, by the oscillation output of the VCO 33, the carrier reproduction error is corrected in the complex multiplication circuit 31.
【００２５】キャリア再生回路３で抽出された位相誤差
成分は、キャリア周波数オフセット初期補正回路２にも
入力される。キャリア周波数オフセット初期補正回路２
においては、以下の動作が行われる。The phase error component extracted by the carrier reproduction circuit 3 is also input to the carrier frequency offset initial correction circuit 2. Carrier frequency offset initial correction circuit 2
In, the following operations are performed.
【００２６】まず、キャリア周波数オフセット算出回路
２６で１シンボル前の信号レベルとの差分をとり、ＬＰ
Ｆ２２で平均化処理を行う。一方、キャリア周波数オフ
セット算出回路２６の出力をもとに、キャリア到着検出
回路２５でキャリアの到着検出を行う。First, the carrier frequency offset calculation circuit 26 calculates the difference from the signal level one symbol before, and sets the LP
The averaging process is performed in F22. On the other hand, the carrier arrival detection circuit 25 detects the arrival of carriers based on the output of the carrier frequency offset calculation circuit 26.
【００２７】キャリア到着検出回路２５においてキャリ
アの到着を検出できた時点で、ＬＰＦ２２で平均化処理
されたキャリア周波数オフセット量は、ＶＣＯ２１の前
段の積分回路２３及び２４の初期値として受渡す。具体
的には、スイッチ２７をオン状態にして、オフセット量
を積分回路２３及び２４に入力する。積分回路２４の出
力はＶＣＯ２１の入力データとなり、このＶＣＯ２１の
出力を周波数補正複素乗算部２０に入力して補正処理を
行う。When the carrier arrival detection circuit 25 can detect the arrival of carriers, the carrier frequency offset amount averaged by the LPF 22 is delivered as the initial value of the integrating circuits 23 and 24 in the preceding stage of the VCO 21. Specifically, the switch 27 is turned on and the offset amount is input to the integrating circuits 23 and 24. The output of the integration circuit 24 becomes the input data of the VCO 21, and the output of this VCO 21 is input to the frequency correction complex multiplication unit 20 to perform correction processing.
【００２８】ここで、スイッチ２７がオン状態になった
とき、積分回路２３、２４内の各遅延器（Ｚ）にはオフ
セット量が保持される。積分回路２４内の遅延器に保持
されたオフセット量は積分回路２３に常に入力されるた
め、積分回路２４は、オフセット量を順次累積加算して
出力する。例えば、オフセット量が３０度であった場合
には、３０，６０（＝３０＋３０），９０（＝６０＋３
０），１２０（＝９０＋３０），…となる。Here, when the switch 27 is turned on, the offset amount is held in each delay device (Z) in the integrating circuits 23 and 24. Since the offset amount held in the delay device in the integration circuit 24 is always input to the integration circuit 23, the integration circuit 24 sequentially cumulatively adds the offset amounts and outputs the offset amounts. For example, when the offset amount is 30 degrees, 30, 60 (= 30 + 30), 90 (= 60 + 3)
0), 120 (= 90 + 30), ...
【００２９】このため、乗算部２０からは常にオフセッ
トが補正された出力が送出される。つまり、スイッチ２
７がオン状態になった以後は誤差が補正されるので、乗
算部２０の出力の周波数はキャリアの周波数と等しくな
り、補正回路２に入力される誤差成分はほぼ零となる。Therefore, the multiplier 20 always sends an output whose offset has been corrected. That is, switch 2
Since the error is corrected after 7 is turned on, the frequency of the output of the multiplication unit 20 becomes equal to the frequency of the carrier, and the error component input to the correction circuit 2 becomes almost zero.
【００３０】したがって、本来的にはオフセット量が累
積されていき周波数が徐々にずれていくのであるが、こ
のように積分結果を用いて補正しているので適切に補正
され、周波数がずれることはないのである。すなわち、
積分回路２３の出力に、積分回路２４の出力（上記の例
では、「３０」，「６０」，「９０」…）を順に加えて
いくので、オフセット量を零にすることができるのであ
る。なおＬＰＦ２２は、スイッチ２７がオン状態となっ
て積分回路２４に値を受渡しを行った時点で一度初期化
し、以降の処理を継続する。このＬＰＦ２２の内部構成
については後に詳述する。Therefore, the offset amount is originally accumulated and the frequency gradually shifts. However, since the correction is performed using the integration result as described above, the frequency is appropriately corrected and the frequency is not shifted. There is no. That is,
Since the output of the integrating circuit 24 (“30”, “60”, “90”, ... In the above example) is sequentially added to the output of the integrating circuit 23, the offset amount can be made zero. The LPF 22 is initialized once when the switch 27 is turned on and the value is transferred to the integration circuit 24, and the subsequent processing is continued. The internal configuration of the LPF 22 will be described later in detail.
【００３１】上記の通り、付加回路であるキャリア周波
数オフセット初期補正回路２の演算処理の結果、キャリ
ア再生回路３では、キャリア到着検出時より、キャリア
周波数オフセットがほとんどない状態で、キャリア再生
処理を行うことができる。As described above, as a result of the calculation processing of the carrier frequency offset initial correction circuit 2 which is an additional circuit, the carrier reproduction circuit 3 performs the carrier reproduction processing in the state where there is almost no carrier frequency offset after the carrier arrival is detected. be able to.
【００３２】次に、図１に示されている本実施形態の回
路の動作について、より詳細に説明する。同図において
は、キャリア再生回路として、逆変調方式を例としてい
る。ここで、クロック再生処理が行われた後のＬＰＦ１
の出力信号は、下記のように表すことができる。Next, the operation of the circuit of this embodiment shown in FIG. 1 will be described in more detail. In the figure, an inverse modulation method is used as an example of the carrier reproducing circuit. Here, the LPF 1 after the clock reproduction processing is performed
The output signal of can be expressed as:
【００３３】実部：Ｒ１＝Ａｃｏｓ｛ωａｔ＋θａ＋Ｄ
（φ）｝＋Ｎｏｉｓｅ虚部：Ｉ１＝Ａｓｉｎ｛ωａｔ＋θａ＋Ｄ（φ）｝＋Ｎ
ｏｉｓｅここで、Ａは振幅レベル、ωａはキャリア周波数オフセ
ット量、θａは位相オフセット量である。また、Ｄ
（φ）は座標成分であり、ＢＰＳＫ（ＢｉｎａｒｙＳｈ
ｉｆｔ Ｋｅｙｉｎｇ）の場合には０又はπ、ＱＰＳＫ
（Ｑｕａｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）
の場合には±π／４又は±３π／４である。なお、Ｎｏ
ｉｓｅ分は、以下の説明では省略する。Real part: R1 = Acos {ωat + θa + D
(Φ)} + Noise Imaginary part: I1 = Asin {ωat + θa + D (φ)} + N
oise Here, A is the amplitude level, ωa is the carrier frequency offset amount, and θa is the phase offset amount. Also, D
(Φ) is a coordinate component, and BPSK (BinarySh
0 or π in case of (if Keying), QPSK
(Quad Phase Shift Keying)
In the case of, it is ± π / 4 or ± 3π / 4. Note that No
The amount of “ise” will be omitted in the following description.
【００３４】キャリア到着検出回路２５において、キャ
リア到着検出ができていない段階では、周波数補正複素
乗算部２０はスルー（回転角“０”ｄｅｇの演算）処理
を行う。つまり、周波数補正複素乗算部２０の出力は、 実部：Ｒ２１＝Ｒ１＊ｃｏｓ（ωｂｔ）＋Ｉ１＊ｓｉｎ（ωｂｔ） ＝ｃｏｓ｛ω’ｔ＋θ’＋Ｄ（φ）｝ 虚部：Ｉ２１＝−Ｒ１＊ｓｉｎ（ωｂｔ）＋Ｉ１＊ｃｏｓ（ωｂｔ） ＝ｓｉｎ｛ω’ｔ＋θ’＋Ｄ（φ）｝ ω′＝ωａ−ωｂ θ′＝θａという演算が実施される。キャリア到着が検出できてい
ない段階では、ωｂ＝０で、上記演算が実施される。キ
ャリア再生回路３の複素乗算回路３１においても、上記
と同様に、ＶＣＯ３３の出力であるωｃｔ＋θｃに対
し、という演算を実施する。At the stage where the carrier arrival detection circuit 25 cannot detect the carrier arrival, the frequency correction complex multiplication unit 20 performs through processing (calculation of the rotation angle "0" deg). That is, the output of the frequency correction complex multiplication unit 20 is: real part: R21 = R1 * cos (ωbt) + I1 * sin (ωbt) = cos {ω′t + θ ′ + D (φ)} imaginary part: I21 = −R1 * sin (Ωbt) + I1 * cos (ωbt) = sin {ω′t + θ ′ + D (φ)} ω ′ = ωa−ωb θ ′ = θa. At the stage where carrier arrival has not been detected, ωb = 0 and the above calculation is performed. In the complex multiplication circuit 31 of the carrier reproduction circuit 3, similarly to the above, for the output ωct + θc of the VCO 33, Is performed.
【００３５】通常、キャリアの先頭部分では、キャリア
初期捕捉が行いやすいように、オール“１”パターン
（無変調パターン）が送信される。そのため、ω″、
θ″の値に関わらず、Ｒ３１，Ｉ３１の値に対し、識別
器３２で強制的に再生データを“１”と判定する。識別
器３２の判定データ実部：Ｒ３２＝ｃｏｓ｛Ｄ（φ）｝虚部：Ｉ３２＝ｓｉｎ｛Ｄ（φ）｝と、上記のＲ２１，Ｉ２１との複素乗算により、が得られる。Normally, at the beginning of the carrier, an all "1" pattern (non-modulation pattern) is transmitted so that the initial carrier capture can be easily performed. Therefore, ω ″,
Regardless of the value of θ ″, the discriminator 32 forcibly determines the reproduction data to be “1” for the values of R31 and I31. The determination data real part of the discriminator 32: R32 = cos {D (φ) } Imaginary part: I32 = sin {D (φ)} and the complex multiplication of the above R21 and I21, Is obtained.
【００３６】なお、オール“１”パターン（無変調パタ
ーン）から、クロック成分を持つパターンに移行するこ
ろには、識別器３２は、（Ｒ３１，Ｉ３１）の座標位置
から判定することになる。通常、（Ｒ３５，Ｉ３５）の
値からａｒｃｔａｎテーブル３６等を用い、ω″ｔ＋
θ″を抽出し、ループフィルタ３４でＬＰＦ演算した
後、その値で、キャリア再生演算（複素乗算回路３１に
おいての複素乗算演算）を行い、キャリア補正処理を行
うことになる。しかしながら、キャリア周波数オフセッ
ト成分ω″が大きいと、ループフィルタ３４を狭帯域と
することができず、その結果良好なサイクルスリップ特
性が望めない。Incidentally, when the all "1" pattern (non-modulation pattern) shifts to the pattern having the clock component, the discriminator 32 makes a judgment from the coordinate position of (R31, I31). Normally, from the value of (R35, I35), using the arctan table 36 and the like, ω ″ t +
After extracting θ ″ and performing LPF calculation by the loop filter 34, carrier recovery calculation (complex multiplication calculation in the complex multiplication circuit 31) is performed with the value, and carrier correction processing is performed. However, carrier frequency offset When the component ω ″ is large, the loop filter 34 cannot have a narrow band, and as a result, good cycle slip characteristics cannot be expected.
【００３７】そこで、ａｒｃｔａｎテーブル３６で得ら
れた、ω″ｔ＋θ″の時間差分演算をキャリア周波数オ
フセット算出回路２６で行い、ω″を抽出する。この抽
出されたω″はＬＰＦ２２で平均化される一方、キャリ
ア到着検出回路２５にも入力される。Therefore, the carrier frequency offset calculation circuit 26 performs the time difference calculation of ω ″ t + θ ″ obtained in the arctan table 36 to extract ω ″. The extracted ω ″ is averaged by the LPF 22. On the other hand, it is also input to the carrier arrival detection circuit 25.
【００３８】キャリア到着検出回路２５の構成について
は、各種提案されている。ここでは、ノイズやレベル変
動に対しても比較的良好な特性を示す一構成例が図２に
示されている。同図において、抽出されたω″に対し、
更に差分演算回路２５１で差分演算を行う。この差分演
算された値は、ｃｏｓテーブル２５２に入力され、ここ
でｃｏｓΔω（Δω：差分値）の値が算出される。Various proposals have been made for the configuration of the carrier arrival detection circuit 25. Here, FIG. 2 shows an example of a configuration showing relatively good characteristics with respect to noise and level fluctuation. In the figure, for the extracted ω ″,
Further, the difference calculation circuit 251 performs difference calculation. This difference-calculated value is input to the cos table 252, and the value of cos Δω (Δω: difference value) is calculated here.
【００３９】キャリアが存在しない状態では、本値は、
−１〜＋１のランダムな値をとり、その値の平均値は
“０”である。一方、キャリア成分が存在する場合、本
値は、＋１近辺の値をとる。よって、この性質を利用
し、ｃｏｓΔωの値をＬＰＦ２５３でＬＰＦ演算し、比
較回路２５４で閾値と比較し、キャリア到着の検出を行
う。With no carrier present, this value is
It takes a random value from -1 to +1 and the average value is "0". On the other hand, when the carrier component exists, this value takes a value near +1. Therefore, using this property, the value of cos Δω is LPF-calculated by the LPF 253, and the comparison circuit 254 compares it with the threshold value to detect the arrival of the carrier.
【００４０】キャリア到着検出回路２５においては、キ
ャリア到着を検出した段階で、ＬＰＦ２２の出力ωｂ
（＝ω″を平均化した値）を積分回路２４の初期値とす
る。そして、以後、上記に示したように、実部：Ｒ２１＝ Ｒ１＊ｃｏｓ（ωｂｔ）＋Ｉ１＊ｓｉ
ｎ（ωｂｔ）虚部：Ｉ２１＝一Ｒ１＊ｓｉｎ（ωｂｔ）＋Ｉ１＊ｃｏ
ｓ（ωｂｔ）の複素乗算演算を、複素乗算回路２１で実施する。こう
することにより、キャリア周波数オフセットをほぼ取除
くことができるのである。In the carrier arrival detection circuit 25, when the carrier arrival is detected, the output ωb of the LPF 22 is detected.
Let (= ω ″ averaged value) be the initial value of the integration circuit 24. Then, as shown above, the real part: R21 = R1 * cos (ωbt) + I1 * si.
n (ωbt) Imaginary part: I21 = one R1 * sin (ωbt) + I1 * co
The complex multiplication circuit 21 executes the complex multiplication operation of s (ωbt). By doing so, the carrier frequency offset can be almost removed.
【００４１】なお、スイッチ２７をオンした際、ＬＰＦ
２２のフィードバック値は“０”に初期化し、以後、動
作を継続し、以後のキャリア周波数オフセットの変動に
対応追従させる。When the switch 27 is turned on, the LPF
The feedback value of 22 is initialized to "0", the operation is continued thereafter, and the subsequent variation of the carrier frequency offset is followed and followed.
【００４２】ここで、ＬＰＦ２２の内部構成例について
図３を参照して説明する。同図に示されているように、
ＬＰＦ２２は、入力信号に対して係数を乗算する乗算器
２２１及び２２４と、加算器２２２と、入力データを１
シンボル遅延させる遅延器（Ｚ）２２３とを含んで構成
されている。Here, an example of the internal configuration of the LPF 22 will be described with reference to FIG. As shown in the figure,
The LPF 22 multiplies input signals by a coefficient, multipliers 221 and 224, an adder 222, and input data to 1
And a delay device (Z) 223 for delaying the symbol.
【００４３】かかる構成において、乗算器２２１では、
入力信号に対して係数γを乗算する。この係数γは、１
未満の数とする。例えば、０．１や０．０５とする。In such a configuration, the multiplier 221
The input signal is multiplied by the coefficient γ. This coefficient γ is 1
The number is less than. For example, it is set to 0.1 or 0.05.
【００４４】遅延器２２３は、入力信号を１シンボル分
遅延させるため、１シンボル分のデータを一時保持する
（ラッチする）。具体的には、フリップフロップ（以
下、ＦＦと呼ぶ）を用いて構成する。この遅延器２２３
によって１シンボル遅延された信号が乗算器２２４に入
力され、乗算器２２４は（１−γ）を乗算する。乗算器
２２４では、係数γ＝０．１のとき０．９を入力信号に
掛け、係数γ＝０．０５のとき０．９５を入力信号に掛
けることになる。The delay device 223 temporarily holds (latches) data for one symbol in order to delay the input signal by one symbol. Specifically, a flip-flop (hereinafter referred to as FF) is used. This delay device 223
The signal delayed by 1 symbol is input to the multiplier 224, and the multiplier 224 multiplies (1-γ). The multiplier 224 multiplies the input signal by 0.9 when the coefficient γ = 0.1 and multiplies the input signal by 0.95 when the coefficient γ = 0.05.
【００４５】加算器２２２においては、乗算器２２１の
出力と乗算器２２４の出力とを加算する。したがって、
乗算器２２１への入力信号に変化がなければ、加算器２
２２の出力、すなわち１シンボル前の信号に（１−γ）
を乗算した信号を加えた結果には変化がない。一方、乗
算器２２１への入力信号にわずかな変化があれば、その
変化に応じて加算器２２２の出力がわずかに変化する。
このように、ＬＰＦ２２は、ディジタルデータに対して
低周波濾波器として動作することになる。The adder 222 adds the output of the multiplier 221 and the output of the multiplier 224. Therefore,
If there is no change in the input signal to the multiplier 221, the adder 2
22 output, that is, (1-γ) for the signal one symbol before
There is no change in the result of adding the signal multiplied by. On the other hand, if there is a slight change in the input signal to the multiplier 221, the output of the adder 222 changes slightly according to the change.
In this way, the LPF 22 operates as a low frequency filter for digital data.
【００４６】キャリアの到着が検出され、スイッチ２７
がオンされたときには、そのオン制御信号で遅延器２２
３を構成するＦＦをリセットする。このリセットを行う
ことにより、キャリアの到着が検出された以後は、キャ
リア周波数オフセットの変動が補正されることになる。When the arrival of the carrier is detected, the switch 27
When is turned on, the delay device 22 is turned on by the ON control signal.
The FFs that compose 3 are reset. By performing this reset, the fluctuation of the carrier frequency offset will be corrected after the arrival of the carrier is detected.
【００４７】なお、キャリア再生回路３の構成は、図１
に示されているものに限定されることはない。すなわ
ち、キャリア再生回路３を、上述した図４に示されてい
るＰＬＬコスタスループの構成や図５に示されている再
変調方式の構成によるキャリア再生回路等に置き換えて
も、図１の場合と全く同様の効果が期待できる。The structure of the carrier reproducing circuit 3 is shown in FIG.
It is not limited to those shown in. That is, even if the carrier regenerating circuit 3 is replaced with the carrier regenerating circuit having the configuration of the PLL Costas loop shown in FIG. 4 or the re-modulation method shown in FIG. The same effect can be expected.
【００４８】したがって、図１〜図３に示されている回
路構成に限らず、種々の回路構成を採用することができ
る。すなわち、入力されるディジタル信号と該信号から
再生されるキャリア信号とについて繰返し周波数及び位
相の誤差を補正するキャリアオフセット補正方法におい
て、キャリア信号についての繰返し周波数の誤差を補正
し、この補正完了後にキャリア信号についての位相誤差
を補正すれば、図１の場合と全く同様の効果が期待でき
るのである。Therefore, not only the circuit configurations shown in FIGS. 1 to 3 but also various circuit configurations can be adopted. That is, in the carrier offset correction method for correcting the error of the repetition frequency and the phase of the input digital signal and the carrier signal reproduced from the signal, the error of the repetition frequency of the carrier signal is corrected, and the carrier signal is corrected after the correction is completed. If the phase error of the signal is corrected, the same effect as in the case of FIG. 1 can be expected.
【００４９】以上のように本発明によれば、キャリア再
生回路によるキャリア再生処理を、周波数オフセット量
がほとんどとり払われた状態で実行することができるの
である。その結果、例えば、サイクルスリップ等の特性
は良いものの、キャリア周波数オフセット量が大きいと
引込み性能が大きく劣化する逆変調キャリア再生回路の
演算を、特性を劣化させることなく処理させることがで
きるのである。また、周波数オフセット初期補正回路に
より、広い搬送波捕捉範囲を、しかもキャリア周波数オ
フセット量にほとんど関係ない引込み時間で、確保する
ことができるのである。As described above, according to the present invention, the carrier reproduction processing by the carrier reproduction circuit can be executed in a state where the frequency offset amount is almost removed. As a result, for example, although the characteristics such as cycle slip are good, the operation of the inverse modulation carrier regenerating circuit, in which the pull-in performance is greatly deteriorated when the carrier frequency offset amount is large, can be processed without deteriorating the characteristics. Further, the frequency offset initial correction circuit can secure a wide carrier capture range and a pull-in time that is almost unrelated to the carrier frequency offset amount.
【００５０】要するに、本発明では、周波数誤差を補正
した後に、位相誤差を補正しているのである。このよう
に、誤差補正を２段階に分けて行うことによって、位相
誤差を補正する回路においては、狭帯域のＬＰＦを使用
することができるのである。このため、高周波ノイズを
除去（キャンセル）することができ、ノイズに強い回路
を構成することができるのである。In short, in the present invention, the phase error is corrected after the frequency error is corrected. Thus, by performing the error correction in two stages, the narrow band LPF can be used in the circuit for correcting the phase error. Therefore, high frequency noise can be removed (cancelled), and a circuit resistant to noise can be configured.
【００５１】また、そのＬＰＦには、狭帯域なサイクル
スリップ特性の優れたものを用いることができる。この
ため、広い搬送波捕捉範囲を、しかもキャリア周波数オ
フセット量にほとんど関係ない引込み時間で、確保する
ことができ、サイクルスリップ特性にも優れた回路を実
現できる。Further, as the LPF, one having an excellent narrow band cycle slip characteristic can be used. For this reason, a wide carrier capture range can be secured with a pull-in time that is almost unrelated to the carrier frequency offset amount, and a circuit excellent in cycle slip characteristics can be realized.
【００５２】請求項の記載に関連して本発明は更に次の
態様をとりうる。The present invention may further have the following aspects in connection with the description of the claims.
【００５３】（１）前記位相誤差補正手段は、逆変調キ
ャリア再生回路によって前記位相の誤差を補正すること
を特徴とする請求項１〜３のいずれかに記載のキャリア
オフセット補正回路。(1) The carrier offset correction circuit according to any one of claims 1 to 3, wherein the phase error correction means corrects the phase error by an inverse modulation carrier reproduction circuit.
【００５４】（２）前記位相誤差補正手段は、ＰＬＬコ
スタスループによって前記位相の誤差を補正することを
特徴とする請求項１〜３のいずれかに記載のキャリアオ
フセット補正回路。(2) The carrier offset correction circuit according to any one of claims 1 to 3, wherein the phase error correction means corrects the phase error by a PLL Costas loop.
【００５５】（３）前記位相誤差補正手段は、キャリア
再変調回路によって前記位相の誤差を補正することを特
徴とする請求項１〜３のいずれかに記載のキャリアオフ
セット補正回路。(3) The carrier offset correction circuit according to any one of claims 1 to 3, wherein the phase error correction means corrects the phase error by a carrier remodulation circuit.
【００５６】（４）前記位相誤差補正ステップは、逆変
調キャリア再生回路によって前記位相の誤差を補正する
ことを特徴とする請求項４〜６のいずれかに記載のキャ
リアオフセット補正方法。(4) The carrier offset correcting method according to any one of claims 4 to 6, wherein in the phase error correcting step, the phase error is corrected by an inverse modulation carrier reproducing circuit.
【００５７】（５）前記位相誤差補正ステップは、ＰＬ
Ｌコスタスループによって前記位相の誤差を補正するこ
とを特徴とする請求項４〜６のいずれかに記載のキャリ
アオフセット補正方法。(5) The phase error correction step is PL
7. The carrier offset correction method according to claim 4, wherein the phase error is corrected by an L Costas loop.
【００５８】（６）前記位相誤差補正ステップは、キャ
リア再変調回路によって前記位相の誤差を補正すること
を特徴とする請求項４〜６のいずれかに記載のキャリア
オフセット補正回路。(6) The carrier offset correction circuit according to any one of claims 4 to 6, wherein the phase error correction step corrects the phase error by a carrier remodulation circuit.
【００５９】[0059]
【発明の効果】以上説明したように本発明は、周波数誤
差を補正した後に、位相誤差を補正するように、誤差補
正を２段階に分けて行うことにより、周波数誤差を補正
する回路において狭帯域のＬＰＦを使用でき、高周波ノ
イズを除去して、ノイズに強い回路を構成することがで
きるという効果がある。また、ループフィルタには、狭
帯域なサイクルスリップ特性の優れたものを用いること
ができ、広い搬送波捕捉範囲を、しかもキャリア周波数
オフセット量にほとんど関係ない引込み時間で、確保す
ることができ、サイクルスリップ特性にも優れたキャリ
ア再生回路を実現できるという効果がある。As described above, according to the present invention, after the frequency error is corrected, the error correction is performed in two steps so that the phase error is corrected. The LPF can be used, and there is an effect that high frequency noise can be removed and a circuit resistant to noise can be configured. In addition, a loop filter with excellent narrow-band cycle slip characteristics can be used, and a wide carrier capture range can be secured with a pull-in time that is almost independent of the carrier frequency offset amount. There is an effect that a carrier reproducing circuit excellent in characteristics can be realized.
【図１】本発明の実施の一形態によるキャリアオフセッ
ト補正回路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a carrier offset correction circuit according to an embodiment of the present invention.
【図２】図１中のキャリア到着検出回路の内部構成例を
示す図である。FIG. 2 is a diagram showing an internal configuration example of a carrier arrival detection circuit in FIG.
【図３】図１中のＬＰＦの内部構成例を示す図である。FIG. 3 is a diagram showing an internal configuration example of an LPF in FIG.
【図４】ＰＬＬコスタスループの構成によるキャリア再
生回路を示す図である。FIG. 4 is a diagram showing a carrier reproducing circuit having a PLL Costas loop configuration.
【図５】再変調方式の構成によるキャリア再生回路を示
す図である。FIG. 5 is a diagram showing a carrier recovery circuit having a remodulation system configuration.
１，３４，２２ ＬＰＦ２ キャリア周波数オフセット初期補正回路３ キャリア再生回路２０ 周波数補正複素乗算部２１，３３ ＶＣＯ２３，２４ 積分回路２５ キャリア到着検出回路２６ キャリア周波数オフセット算出回路２７ スイッチ３１ 複素乗算回路３２ 識別器３５ 複素乗算演算回路３６ ａｒｃｔａｎテーブル1,34,22 LPF2 Carrier frequency offset initial correction circuit3 Carrier regeneration circuit20 Frequency correction complex multiplication unit21,33 VCO23, 24 Integrator circuit25 Carrier arrival detection circuit26 Carrier Frequency Offset Calculation Circuit27 switch31 Complex multiplication circuit32 discriminator35 Complex multiplication operation circuit36 arctan table
フロントページの続き (56)参考文献 特開 平４−227359（ＪＰ，Ａ) 特開 平８−107434（ＪＰ，Ａ) 特開 平９−74431（ＪＰ，Ａ) 特開 平10−32617（ＪＰ，Ａ) 特開 平11−225124（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00Continuation of the front page (56) Reference JP-A-4-227359 (JP, A) JP-A-8-107434 (JP, A) JP-A-9-74431 (JP, A) JP-A-10-32617 (JP , A) JP-A-11-225124 (JP, A) (58) Fields investigated (Int.Cl.7 , DB name) H04L 27/00
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00522298AJP3404276B2 (en) | 1998-01-14 | 1998-01-14 | Carrier offset correction circuit and carrier offset correction method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00522298AJP3404276B2 (en) | 1998-01-14 | 1998-01-14 | Carrier offset correction circuit and carrier offset correction method |
| Publication Number | Publication Date |
|---|---|
| JPH11205405A JPH11205405A (en) | 1999-07-30 |
| JP3404276B2true JP3404276B2 (en) | 2003-05-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00522298AExpired - Fee RelatedJP3404276B2 (en) | 1998-01-14 | 1998-01-14 | Carrier offset correction circuit and carrier offset correction method |
| Country | Link |
|---|---|
| JP (1) | JP3404276B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5422924B2 (en) | 2008-06-05 | 2014-02-19 | 富士通株式会社 | Oscillator, receiver, and oscillation control method |
| JP2011109472A (en)* | 2009-11-18 | 2011-06-02 | Toshiba Corp | Demodulator |
| Publication number | Publication date |
|---|---|
| JPH11205405A (en) | 1999-07-30 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (en) | Demodulator | |
| US5566211A (en) | Automatic frequency control method and apparatus therefor | |
| JP3031922B2 (en) | Coherent demodulation of digitally modulated signals with continuous phase and constant envelope | |
| JP3144457B2 (en) | Automatic frequency adjustment method and device | |
| JPH03236652A (en) | Adaptive phase detection synchronization system | |
| JP3286907B2 (en) | Timing phase synchronization detection circuit and demodulator | |
| JP3077881B2 (en) | Demodulation method and demodulation device | |
| JPH082060B2 (en) | Carrier recovery system and digital phase demodulator | |
| JPH11163957A (en) | Hierarchical transmission digital demodulator | |
| US6021157A (en) | Fast phase estimation in digital communication systems | |
| JP2932861B2 (en) | Phase synchronization detection circuit | |
| US5914985A (en) | Digital demodulator | |
| US20070192048A1 (en) | System and method for estimating phase offset in a communication system | |
| JP3404276B2 (en) | Carrier offset correction circuit and carrier offset correction method | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| US20020071502A1 (en) | Carrier recovery circuit and lock detection circuit for mixed PSK signals | |
| US7388902B2 (en) | Method for receiving spectrum spreading signals with frequency shift correction | |
| JP3006382B2 (en) | Frequency offset correction device | |
| JP3498600B2 (en) | Carrier phase estimator and demodulator using carrier phase estimator | |
| JP2910695B2 (en) | Costas loop carrier recovery circuit | |
| Simon et al. | Iterative information-reduced carrier synchronization using decision feedback for low SNR applications | |
| CN116389210B (en) | FSK carrier frequency deviation blind estimation method, system and medium based on L&R algorithm | |
| JP4019958B2 (en) | Communication system, transmitter and receiver thereof | |
| JPH11103326A (en) | Demodulator | |
| JP3404326B2 (en) | Carrier recovery circuit, carrier recovery method and quadrature detection circuit, quadrature detection method |
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile | Free format text:JAPANESE INTERMEDIATE CODE: R313531 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080229 Year of fee payment:5 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090228 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100228 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100228 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110228 Year of fee payment:8 | |
| LAPS | Cancellation because of no payment of annual fees |