Movatterモバイル変換


[0]ホーム

URL:


JP3319397B2 - 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法 - Google Patents

半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法

Info

Publication number
JP3319397B2
JP3319397B2JP20860898AJP20860898AJP3319397B2JP 3319397 B2JP3319397 B2JP 3319397B2JP 20860898 AJP20860898 AJP 20860898AJP 20860898 AJP20860898 AJP 20860898AJP 3319397 B2JP3319397 B2JP 3319397B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
epitaxial
oxide film
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20860898A
Other languages
English (en)
Other versions
JP2000031071A (ja
Inventor
紀通 田中
豊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co LtdfiledCriticalShin Etsu Handotai Co Ltd
Priority to JP20860898ApriorityCriticalpatent/JP3319397B2/ja
Priority to US09/332,090prioritypatent/US6239045B1/en
Publication of JP2000031071ApublicationCriticalpatent/JP2000031071A/ja
Priority to US09/818,597prioritypatent/US20010014544A1/en
Application grantedgrantedCritical
Publication of JP3319397B2publicationCriticalpatent/JP3319397B2/ja
Anticipated expirationlegal-statusCritical
Expired - Fee Relatedlegal-statusCriticalCurrent

Links

Classifications

Landscapes

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンエピタキシ
ャルウェーハの製造に用いられる半導体製造装置とこれ
を用いたエピタキシャルウェーハの製造方法に関し、特
にエピタキシャル成長前後の徹底した微粒子の付着防止
により高品質のエピタキシャル層を得る技術に関する。
【0002】
【従来の技術】半導体集積回路の微細化度と高集積度の
飛躍的な向上に伴い、サブクォーターミクロン・ルール
で加工が行われるようになったシリコンウェーハの表面
については、0.1μm程度の大きさの微粒子の数を1
00個/cm2以下に抑え、また、原子オーダの平坦度
を有することが要求されている。そして、今後のシリコ
ンウェーハとしては、鏡面研磨されたシリコン単結晶基
板の表面に同じくシリコン単結晶の薄膜を気相成長させ
たシリコンエピタキシャルウェーハがますます利用され
るようになるものと予想される。これは、微細化によっ
て取扱い電荷量の低減した近年の半導体デバイスにとっ
て、シリコンウェーハ表面近傍の微小欠陥がデバイス特
性に致命的な影響を与えるおそれが今まで以上に大きく
なるのに対し、融液から引き上げられたシリコン単結晶
インゴットをスライス・鏡面研磨して製造されるシリコ
ンウェーハでは、結晶に起因するかかる微小欠陥を十分
に低減することが困難となっているからである。
【0003】シリコンエピタキシャルウェーハの製造に
おいては、エピタキシャル成長前後の微粒子除去が特に
重要である。エピタキシャル成長前のウェーハ表面への
微粒子付着は、形成されるシリコンエピタキシャル層の
膜質に直接影響する。シリコンエピタキシャル層に形成
される積層欠陥や突起状欠陥が、その典型例である。
【0004】従来、この微粒子除去は洗浄により行われ
ており、中でも1970年代に提案されたいわゆるRCA洗
浄法が改良を重ねながら今日まで広く用いられている。
RCA洗浄とは、一般にパーティクルと呼ばれるシリコ
ン系微粒子とウェーハとの間のアルカリ溶液中における
静電気的反発を利用してシリコン系微粒子を除去するた
めのアンモニア−過酸化水素水混合溶液による洗浄(S
C1洗浄)、金属微粒子をイオン化して除去するための
塩酸−過酸化水素水混合溶液による洗浄(SC2洗
浄)、シリコン表面の自然酸化膜を除去するための希フ
ッ酸洗浄(DHF)を目的に応じて組み合わせる方法で
ある。これに、さらに必要に応じて金属および有機物を
除去するための硫酸−過酸化水素水混合溶液による洗浄
が組み合わせられることもある。
【0005】図6に、一般的なエピタキシャルウェーハ
の製造フローを示す。まず、鏡面研磨後に自然酸化膜N
が形成されたシリコン単結晶基板Sを、ステップS11
にて洗浄装置へ搬入する。シリコン単結晶基板S上に
は、自然酸化膜Nを介して一般にパーティクルと呼ばれ
るシリコン系微粒子Pや金属微粒子Mが付着している。
ステップS12では、SC1洗浄とSC2洗浄をこの順
に行うRCA洗浄により、これらの付着物を除去する。
そして、ステップS13で上記シリコン単結晶基板Sを
洗浄装置外へ取り出し、気相成長チャンバ(chamb
er)へ搬送する。ただしこの搬送の間に、若干のシリ
コン系微粒子Pや金属微粒子Mの付着は免れない。
【0006】気相成長チャンバへ搬入されたシリコン単
結晶基板Sは、まずステップS14にてプリベーク(p
re−bake;前熱処理)される。このプリベーク
は、H2雰囲気中、1100℃以上の温度で熱処理を行
うことで自然酸化膜N、およびシリコン系微粒子Pや金
属微粒子M等の表面付着異物を除去するために行われ
る。続いて、ステップS15でエピタキシャル成長を行
い、シリコンエピタキシャル層Eを形成する。得られた
エピタキシャルウェーハEPWは、ステップS16で気
相成長チャンバから搬出され、ステップS17の測定,
検査工程へ送られる。ここでは、一例として膜厚測定、
平坦度測定、外観検査が行われる。上記各測定および検
査に合格したエピタキシャルウェーハEPWは、続くス
テップS18のRCA洗浄を経て出荷される。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
ような製造フローでは、ステップS12の洗浄後、およ
びステップS15のエピタキシャル成長後に、シリコン
単結晶基板SまたはエピタキシャルウェーハEPWが外
部搬送されるため、この外部搬送中に何らかの汚染が発
生することがある。たとえば、ステップS13において
シリコン系微粒子Pや金属微粒子Mの付着量が多く、ス
テップS14のプリベークでこれらを十分に除去するこ
とができなかった場合、ステップS15で成長されるシ
リコンエピタキシャル層Eの表面に突起状欠陥PDが発
生するため平坦度が悪化したり、あるいはシリコンエピ
タキシャル層Eの内部に積層欠陥SFが発生したりす
る。
【0008】また、気相成長チャンバから搬出されたエ
ピタキシャルウェーハEPWは通常、そのまま外部搬送
されてステップS17の測定や検査に供されるため、そ
の間に、シリコンエピタキシャル層Eの表面にシリコン
系微粒子Pや金属微粒子Mが付着するおそれがある。本
発明者らは、この金属微粒子Mのイオンの酸化還元電位
がシリコン(Si)の酸化還元電位よりも高く、かつ水
素イオン(H+)のそれよりも高い場合、ステップS1
8でRCA洗浄を行う際にシリコンエピタキシャル層E
の表面に直径0.2μmよりも小さいピットPitが発
生してしまうことを見出した。金(Au)と銅(Cu)
は、かかるピット発生の原因となる代表的な金属であ
る。
【0009】Auは、半導体集積回路の電極や配線に通
常用いられる。またCuは、たとえば縦型炉を有するエ
ピタキシャル成長装置において高周波誘導加熱コイルの
構成材料に用いられる。このように、AuとCuは半導
体デバイスの製造現場では常時使用されているので、A
uやCuの金属微粒子Mはクリーンルーム内に常時浮遊
しているのである。
【0010】シリコンエピタキシャルウェーハの製造に
おいては、突起状欠陥や積層欠陥のない高品質なシリコ
ンエピタキシャル層を形成し、かつエピタキシャル成長
後にはピットを発生させないような高度な製造方法が要
望されている。本発明は、この要望に対して有効な対策
となり得る半導体製造装置と、これを用いたエピタキシ
ャルウェーハの製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明者らは、エピタキ
シャル成長前の鏡面研磨ウェーハをオゾン添加水を用い
て洗浄し、洗浄後のウェーハを外部環境に接触させるこ
となく直ちにシリコンエピタキシャル成長工程へ移送
し、かつエピタキシャル成長後のエピタキシャルウェー
ハも外部環境に接触させることなく直ちに化学的シリコ
ン酸化膜でパッシベート(passivate)するこ
とで上述の目的を達成可能であることを見出し、本発明
を提案するに至ったものである。なお、本発明で述べる
ところの化学的シリコン酸化膜とは、自然酸化膜と異な
り、化学反応を用いて人為的に形成されたものである。
【0012】すなわち、本発明の半導体製造装置は、シ
リコンウェーハをオゾン添加水を用いて洗浄するための
前処理チャンバと、このシリコンウェーハ上にシリコン
エピタキシャル層を成長させるための気相成長チャンバ
と、このシリコンエピタキシャル層の表面に化学的シリ
コン酸化膜を形成するための後処理チャンバのうちの少
なくとも隣接するもの同士が、外部環境から遮断された
雰囲気に制御された少なくともひとつの搬送路によって
相互に接続された構成を有し、この搬送路を通じ、チャ
ンバ間でシリコンウェーハを移送するようになされたも
のである。上記前処理チャンバは、オゾン添加水に超音
波振動を印加する手段を備えることが特に好適である。
また、上記後処理チャンバは、酸化剤を含む溶液を前記
シリコンエピタキシャル層の表面に供給する溶液供給手
段を備えることが好適である。
【0013】かかる装置を利用したエピタキシャルウェ
ーハの製造方法では、まずシリコンウェーハの表面を前
処理チャンバ内でオゾン添加水を用いて洗浄し(第1工
程)、次に該シリコンウェーハを外部環境から遮断され
た雰囲気に制御された搬送路を通じて気相成長チャンバ
へ搬送し(第2工程)、次に上記気相成長チャンバ内で
前記シリコンウェーハ上にシリコンエピタキシャル層を
成長させてエピタキシャルウェーハを得(第3工程)、
次に該エピタキシャルウェーハを外部環境から遮断され
た雰囲気に制御された搬送路を通じ、該搬送路に備えら
れたウェーハ移送手段を用いて後処理チャンバへ搬送し
(第4工程)、最後に該エピタキシャル層の表面に化学
的シリコン酸化膜を形成する(第5工程)。
【0014】上記第1工程では、オゾン添加水に超音波
振動を印加しながら前記シリコンウェーハを洗浄するこ
とが特に好適である。また上記第5工程では、エピタキ
シャル層を酸化剤を含む溶液に接触させることにより前
記化学的シリコン酸化膜を形成することが好適である。
このときの溶液としては、オゾン添加水もしくはアンモ
ニア−過酸化水素水混合溶液(いわゆるSC1洗浄液)
を用いることができる。さらに、上記搬送路の雰囲気は
クラス10、もしくはこれより高い清浄度に保つことが
特に好適である。
【0015】
【発明の実施の形態】本発明では、まずエピタキシャル
成長を行う前にオゾン添加水を用いた洗浄(以下、O3
水洗浄と称する。)を行い、O3の強力な酸化力を利用
してエピタキシャル成長前にシリコンウェーハ表面へ付
着しているシリコン系微粒子Pや金属微粒子Mを除去す
る。O3水洗浄の原理については、たとえば日経マイク
ロデバイス1997年3月号p.90〜95(日経BP
社刊)に詳述されている。O3は、Cu2+のようにH+
よりも酸化還元電位が高い金属イオンがSiと共存する
場合であっても、Si表面の方から優先的に電子を引き
抜く。このため、金属はイオン化された状態のまま水相
中に安定に存在し続け、一方のSi表面は薄い化学的シ
リコン酸化膜で被覆されることになる。この化学的シリ
コン酸化膜は、Siとその周囲に存在する金属イオンと
間の電子交換を阻害し、金属イオンが金属微粒子として
エピタキシャル層の表面に付着することを防止する働き
をする。
【0016】本発明では、気相成長の直前に前処理チャ
ンバにおいて洗浄され、かかる化学的シリコン酸化膜で
被覆されたシリコンウェーハが、外部環境から遮断され
清浄な雰囲気に制御された搬送路を通って気相成長チャ
ンバに搬入されるので、シリコンウェーハは表面付着異
物の極めて少ない状態でプリベークに供され、清浄なS
i表面を露出させることになる。したがって、続くエピ
タキシャル成長時に積層欠陥や突起状欠陥のない高品質
なシリコンエピタキシャル層が形成される。
【0017】また、得られたエピタキシャルウェーハは
エピタキシャル成長を終了した直後に、外部環境から遮
断され清浄な雰囲気に制御された搬送路を通って後処理
チャンバへ搬入されるので、エピタキシャルウェーハは
やはり表面付着異物の極めて少ない状態で直ちに化学的
シリコン酸化膜により被覆される。エピタキシャル層の
表面が一旦このように化学的シリコン酸化膜で被覆され
てしまえば、クリーンルーム内に多少の間放置されても
汚染されにくくなる。かかる化学的シリコン酸化膜によ
り高活性なSi表面への金属微粒子の付着が防止されれ
ば、金属微粒子の近傍におけるSi表面の酸化も起こり
得ず、したがってRCA洗浄を行っても金属微粒子の付
着場所に直径0.1μm以上のピットが形成されること
がなくなる。これにより、デザインルールが0.1μm
までの次世代半導体プロセスに最適なシリコンエピタキ
シャルウェーハが提供可能となる。
【0018】エピタキシャルウェーハはこの後外部搬送
され、化学的シリコン酸化膜で被覆された状態で次工程
に送られることになる。ここで想定される次工程とは、
典型的には膜厚測定、平坦度測定、外観検査である。実
際の半導体製造現場では各工程のタクト時間が異なるた
めに、ウェーハによっては次工程に搬入される前の待ち
時間が非常に長くなることがある。本発明は、このよう
な場合のエピタキシャルウェーハの汚染防止に極めて効
果的である。
【0019】エピタキシャル層上の化学的シリコン酸化
膜は、前処理と同様にO3水洗浄を行うか、あるいはS
C1洗浄により形成することができる。つまり、従来一
般に微粒子の除去を目的として行われてきた洗浄を、パ
ッシベーションの手段として利用するのである。これら
の方法により形成される化学的シリコン酸化膜は、自然
酸化膜とは異なり膜厚が均一で、かつ非常に薄く形成し
得るものである。膜厚は0.3〜1nmもあれば十分で
ある。ただし、SC1洗浄には金属イオンそのものを除
去する作用はないので、SC1洗浄により化学的シリコ
ン酸化膜を形成した場合には、金属イオンを除去するこ
とが可能なSC2洗浄も組み合わせておくことが望まし
い。一方のO3水洗浄は、有機付着物の除去も可能であ
り、有機付着物の分解によってCO2とO2を発生させ
る。また、リンス用の超純水の所要量が少ないこと、ク
リーンルームの空調の負担を軽減できる等のメリットも
ある。
【0020】O3添加水の調製方法としては、たとえば
超純水の電気分解やO2ガスの交流無声放電で発生させ
たO3を気体透過膜あるいはバブリングを通じて超純水
に導入する方法や、溶存酸素を含む超純水に紫外線照射
を行って水中にO3を直接的に生成させる方法がある。
なお、O3添加水には超音波振動を印加してもよく、特
にエピタキシャル成長前のO3水洗浄時にはこれが一層
効果的である。エピタキシャル成長後の化学的シリコン
酸化膜もO3水洗浄により形成する場合には、ここで超
音波振動を併用してももちろん構わない。超音波振動の
周波数は、通常用いられる範囲でよい。ただし、周波数
によって除去可能な微粒子の大きさは異なる。おおよそ
100kHz以下の比較的低い周波数領域では、洗浄液
内部に発生するキャビテーション(cavitatio
n=微小な空洞)の働きにより直径10μm以上の比較
的大きな微粒子を剥離可能である。これに対し、おおよ
そ500kHz、あるいは1MHz以上のいわゆるメガ
ソニックと呼ばれる高い周波数領域では、洗浄液中の振
動伝搬に伴って発生する衝撃波がエピタキシャルウェー
ハに衝突し、直径2μm以下の微粒子も除去することが
できる。
【0021】
【実施例】実施例1 本実施例では、本発明の半導体製造装置の一例として、
前処理チャンバ、気相成長チャンバ、後処理チャンバが
それぞれ個別の搬送路を介してインライン配列された装
置の構成を図1および図2を参照しながら説明する。図
1の構成では、向かって左側から搬送路(T)4a、O
3洗浄を行うための前処理チャンバ(PreP)1、搬
送路(T)4b、気相成長チャンバ(Epi)2、搬送
路(T)4c、エピタキシャルウェーハの表面を化学的
シリコン酸化膜で保護するための後処理チャンバ(Po
stP)3、および搬送路(T)4dが、それぞれゲー
トバルブ6を介してインライン配列されている。各搬送
路4a,4b,4c,4dはウェーハ移送手段であるハ
ンドラ5a,5b,5c,5dを備えており、隣接する
チャンバ間でウェーハを移送できるようになされてい
る。なお、上記搬送路(T)内部の雰囲気は、米国連邦
規格209Bによるクラス10、あるいはこれより高い
清浄度に保つことにより、64MDRAMおよびそれ以
降の世代の高集積化半導体デバイスの製造に使用可能な
エピタキシャルウェーハを製造することができる。
【0022】上記前処理チャンバ(PreP)1とし
て、たとえば枚葉式スピン洗浄機を備えたチャンバの模
式的断面図を図2に示す。上記枚葉式スピン洗浄機は、
円形の洗浄カップ11の内部に鏡面研磨されたシリコン
単結晶基板Sを載置するためのウェーハステージ13が
収容され、該ウェーハステージ13の上方にはO3水を
導入するための給液管15が配され、該給液管15の末
端にはノズル14が接続されている。上記ノズル14に
は超音波振動板16が内蔵されており、吐出される直前
のO3添加水にメガソニック帯域の超音波振動が印加さ
れるようになされている。かかる構成により、上記ウェ
ーハステージ13を図示されない駆動手段により回転さ
せながら、上記ノズル14から供給されるO3水を用い
てシリコン単結晶基板Sのメガソニック洗浄が行われ
る。ウェーハステージ13の縁部から溢れたO3水は、
洗浄カップ11の底面に開口されたドレイン12から排
水される。
【0023】なお、後処理チャンバ(PostP)3も
上述の前処理チャンバ(PreP)1と同様に構成すれ
ば、エピタキシャルウェーハに対してO3水によるメガ
ソニック洗浄を行うことができる。なお、後処理チャン
バ3においては、ノズル14に必ずしも超音波振動板1
6が内蔵されていなくてもよい。一方、後処理チャンバ
3でSC1洗浄を行う場合には、上記の給液管15から
アンモニア−過酸化水素水混合溶液を導入させる構成と
することができる。
【0024】実施例2 本実施例では、本発明の半導体製造装置の他の例とし
て、前処理チャンバ、気相成長チャンバ、後処理チャン
バが1本の長尺状の搬送路に沿って配列された装置の構
成を図3を参照しながら説明する。図3の構成では、1
本の長い搬送路4eの長辺に対し、向かって左側から前
処理チャンバ(PreP)1、気相成長チャンバ(Ep
i)2、および後処理チャンバ(PostP)3が、そ
れぞれゲートバルブ6を介して接続されている。チャン
バ間におけるシリコン単結晶基板Sまたはエピタキシャ
ルウェーハEPWの移送は、ウェーハカセット7に収容
された状態で図示されないウェーハ移送手段によって行
われる。
【0025】なお、図3では各チャンバにおいてバッチ
処理が行われることを想定し、ウェーハカセット7を用
いて複数枚のウェーハが一括搬送される様子を示した
が、各チャンバにおいて枚葉処理が行われる場合には、
搬送路4eの複数箇所に前掲の図1に示したようなハン
ドラを設置しておき、これを用いてウェーハを1枚ずつ
搬送するようにしてもよい。また、図3の構成では各チ
ャンバが長い搬送路4eの片側のみに配されているが、
これらを搬送路4eの両側に配しても構わない。
【0026】実施例3 本実施例では、本発明の半導体製造装置のさらに他の例
として、前処理チャンバ、気相成長チャンバ、後処理チ
ャンバ、およびウェーハ搬出入用のロードロックチャン
バが1個の搬送路の周囲に放射状配列された装置の構成
を図4を参照しながら説明する。図4の構成では、5角
形の搬送路(T)4fの各辺に沿って時計回りに、ウェ
ーハ搬入用のロードロックチャンバ(LLin)8a、前
処理チャンバ(PreP)1、気相成長チャンバ(Ep
i)2、後処理チャンバ(PostP)3、およびウェ
ーハ搬出用のロードロックチャンバ(LLout )8bが
この順に配されており、各チャンバはそれぞれゲートバ
ルブ6を介して該搬送路4fに接続されている。チャン
バ間におけるシリコン単結晶基板Sまたはエピタキシャ
ルウェーハEPWの移送は、搬送路4fに設置されたハ
ンドラ5fを用いて行われる。
【0027】これは、枚葉処理を前提とした装置構成で
あり、マルチチャンバ、あるいはクラスターツールとも
称される構成である。すなわち、複数のシリコン単結晶
基板Sを収容したカセットをロードロックチャンバ(L
Lin)8aへ搬入し、そこからシリコン単結晶基板Sを
1枚ずつ取り出して隣のチャンバへ送りながら所定の処
理を順次行い、最終的に完成したエピタキシャルウェー
ハをロードロックチャンバ(LLout )8b内のウェー
ハカセットに収容し、複数枚のエピタキシャルウェーハ
が溜まったところでこのウェーハカセットを搬出する。
【0028】実施例4 本実施例では、上述のような各半導体製造装置を用いて
エピタキシャルウェーハを製造するプロセスについて、
図5を参照しながら説明する。まずステップS1で鏡面
研磨された後に自然酸化膜Nが形成された直径200m
mのp型のシリコン単結晶基板Sを前処理チャンバ1に
搬入する。この段階では、シリコン単結晶基板Sの表面
上にはシリコン系微粒子Pや金属微粒子Mが付着してい
る可能性がある。次に、ステップS2において、このチ
ャンバ内で濃度7ppmのO3水を用いたメガソニック
洗浄を行う。ここで、上記シリコン系微粒子Pや金属微
粒子Mを効率的に除去すると共に、シリコン単結晶基板
Sの表面上に化学的シリコン酸化膜Cを形成する。次
に、ステップS3で装置内搬送を行い、シリコン単結晶
基板Sを気相成長チャンバ2へ搬入する。この装置内搬
送は、クラス10、あるいはこれより高い清浄度に保た
れた図1の搬送路4b、図3の搬送路4e、あるいは図
4の搬送路4fの内部で行われるので、ウェーハ表面に
異物はほとんど付着することがない。
【0029】次に、ステップS4で1130℃の水素雰
囲気中、45秒間のプリベークを行う。このプリベーク
時の高温還元雰囲気により化学的シリコン酸化膜Cが除
去され、清浄なSi表面が露出する。次に、ステップS
5で層厚15μmのp型のシリコンエピタキシャル層E
を気相成長させ、エピタキシャルウェーハEPWを作製
する。この時、エピタキシャル成長は高度に清浄化され
たSi表面上で進行するので、得られるシリコンエピタ
キシャル層Eは平坦性に優れ、膜厚が均一で、かつ突起
状欠陥や積層欠陥もほとんど認められない良好なものと
なる。
【0030】次に、ステップS6で装置内搬送を行い、
エピタキシャルウェーハEPWを後処理チャンバ3へ搬
入する。この装置内搬送は、クラス10、あるいはこれ
より高い清浄度に保たれた図1の搬送路4c、図3の搬
送路4e、あるいは図4の搬送路4fの内部で行われる
ので、ウェーハ表面に異物はほとんど付着することがな
い。次に、ステップS7において、直ちに濃度7ppm
のO3水、または29重量%NH3:30重量%H2
2:H2O=1:1:5(体積比)の混合比率によるア
ンモニア−過酸化水素水混合溶液を用い、シリコンエピ
タキシャル層Eの表面に厚さ約1nmの化学的シリコン
酸化膜Cを形成する。次に、ステップS8において、エ
ピタキシャルウェーハEPWを外部搬送し、後工程へ送
る。この外部搬送は、図1では搬送路4dからエピタキ
シャルウェーハEPWを取り出す際の搬送、図3では搬
送路4eからウェーハカセット7を取り出す際の搬送、
図4ではロードロックチャンバ(LLout )8bから図
示されないウェーハカセットを取り出す際の搬送にそれ
ぞれ相当するものである。
【0031】化学的シリコン酸化膜Cでパッシベートさ
れたエピタキシャルウェーハEPWは、この後のステッ
プS9において膜厚測定、平坦度測定、外観検査を順次
経る。この間にシリコン系微粒子Pや金属微粒子Mが付
着する可能性もあるが、化学的シリコン酸化膜Cに対す
るこれらの微粒子の付着力は弱いので、次のステップS
10におけるRCA洗浄で除去されてしまう。つまり、
従来のようにシリコンエピタキシャル層Eの上に直接に
金属微粒子Mが接触していないので、金属−Si間の酸
化還元反応が起こらず、したがってシリコンエピタキシ
ャル層Eにピットが発生するおそれがないのである。
【0032】以上、本発明を4例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、O3水洗浄を行う前処理チャ
ンバとしては図2に枚葉式のスピン洗浄機を備えたもの
を示したが、これはバッチ式洗浄槽に替えてもよい。バ
ッチ式洗浄槽を用いる場合は、超純水を満たした洗浄槽
の底面に散気管を配設し、ここからO3を水中に供給す
ることによりO3添加水を調製し、このO3添加水中に
適当なキャリアに収容された複数枚のシリコン単結晶基
板Sを縦置き式に一括して浸漬させればよい。ただし、
このような装置構成ではシリコン単結晶基板Sの面内の
うち、散気管に近い側から徐々に化学的酸化シリコン酸
化膜が成長するので、ウェーハ全面がこの化学的シリコ
ン酸化膜で被覆されるように洗浄時間を設定する必要が
ある。この他、各チャンバにおける枚葉処理とバッチ処
理の組み合わせ等の細部については、適宜変更、選択、
組合せが可能である。
【0033】
【発明の効果】以上の説明からも明らかなように、本発
明の半導体製造装置およびこれを用いたエピタキシャル
ウェーハの製造方法によれば、「O3水洗浄によるエピ
タキシャル成長直前のシリコンウェーハの清浄化→エピ
タキシャル成長→エピタキシャル成長直後のパッシベー
ション」の一連の工程を、ウェーハを外部環境から遮断
された清浄な雰囲気中で連続的に行うことができるた
め、表面付着異物の影響を排した高品質のシリコンエピ
タキシャル層を形成可能であると同時に、得られたエピ
タキシャルウェーハの再汚染ならびにこれに起因するピ
ットの形成も防止することができる。O3水洗浄時に
は、超音波振動を印加することで微粒子の除去効率を高
めることができる。後処理においては、前処理と同様に
3水洗浄を行うか、あるいはSC1洗浄を行うことに
より均一かつ容易に化学的シリコン酸化膜を形成するこ
とができる。本発明によれば高品質のシリコンエピタキ
シャルウェーハを優れた品質、歩留り、均一性、再現性
をもって供給することが可能となり、これによってウェ
ーハの大口径化やデザインルールの一層の微細化にも対
応することが可能となるので、本発明の産業上の価値は
極めて大きい。
【図面の簡単な説明】
【図1】前処理チャンバと気相成長チャンバと後処理チ
ャンバとが搬送路を介してインライン配列された本発明
の半導体製造装置の一構成例を示す模式図である。
【図2】図1の前処理チャンバが枚葉式スピン洗浄機を
備える場合の構成例を示す模式的断面図断面図である。
【図3】前処理チャンバと気相成長チャンバと後処理チ
ャンバとが1本の長い搬送路に接続された本発明の半導
体製造装置の他の構成例を示す模式図である。
【図4】前処理チャンバ、気相成長チャンバ、後処理チ
ャンバおよびロードロックチャンバが多角形状のひとつ
の搬送路に放射状に接続された本発明の半導体製造装置
のさらに他の構成例を示す模式図である。
【図5】本発明のエピタキシャルウェーハの製造方法の
基本的な手順を示すフロー図である。
【図6】従来のエピタキシャルウェーハ製造の基本的な
手順を示すフロー図である。
【符号の説明】 S…シリコン単結晶基板 E…シリコンエピタキシャル層 M…金属微粒子 C…化学的シリコン酸化膜 N…自然酸化膜 P…シリコン系微粒子 EPW…エピタキシャルウェーハ 1…前処理チャンバ(PreP) 2…気相成長チャンバ(Epi) 3…後処理チャンバ(PostP) 4a,4b,4c,4d,4e,4f…搬送路(T) 5a,5b,5c,5d,5f…ハンドラ 6…ゲートバルブ 7…ウェーハカセット 8a…(ウェーハ搬入用の)ロードロックチャンバ(L
Lin) 8b…(ウェーハ搬出用の)ロードロックチャンバ(L
Lout ) 11…洗浄カップ 13…ウェーハステージ 14…ノズル 16…超音波振動板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−14222(JP,A) 特開 平5−275344(JP,A) 特開 平9−321016(JP,A) 特開 平10−135161(JP,A) 特開 平5−55148(JP,A) 特開 平9−260328(JP,A) 大見忠弘,機構解明したRCA洗浄を 基に新しい枚葉式洗浄法を提案,日経マ イクロデバイス,日本,1997年3月号, p.90−p.95 (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01L 21/304 643 H01L 21/31

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 オゾン添加水を用いた洗浄を行って、シ
    リコンウェーハの表面に付着している微粒子を除去する
    とともに、シリコンウェーハの表面を化学的シリコン酸
    化膜で被覆するための前処理チャンバと、 前記シリコンウェーハ上にシリコンエピタキシャル層を
    成長させるための気相成長チャンバと、 前記シリコンエピタキシャル層の表面に化学的シリコン
    酸化膜を形成するための後処理チャンバとが、 外部環境から遮断された雰囲気に制御された少なくとも
    ひとつの搬送路によって相互に接続されてなることを特
    徴とする半導体製造装置。
  2. 【請求項2】 前記前処理チャンバが、前記オゾン添加
    水に超音波振動を印加する手段を備えることを特徴とす
    る請求項1記載の半導体製造装置。
  3. 【請求項3】 前記後処理チャンバが、酸化剤を含む溶
    液を前記シリコンエピタキシャル層の表面に供給する溶
    液供給手段を備えることを特徴とする請求項1記載の半
    導体装置。
  4. 【請求項4】 前記搬送路の雰囲気がクラス10、もし
    くはこれより高い清浄度を有することを特徴とする請求
    項1記載の半導体装置。
  5. 【請求項5】 オゾン添加水を用いた洗浄を行って、シ
    リコンウェーハの表面に付着している微粒子を除去する
    とともに、シリコンウェーハの表面を化学的シリコン酸
    化膜で被覆する第1工程と、 前記シリコンウェーハを外部環境から遮断された雰囲気
    に制御された搬送路を通じ、気相成長チャンバ内へ搬送
    する第2工程と、 前記気相成長チャンバ内で、プリベークにより前記化学
    的シリコン酸化膜を除去した後に、前記シリコンウェー
    ハ上にシリコンエピタキシャル層を気相成長させてエピ
    タキシャルウェーハを得る第3工程と、 前記エピタキシャルウェーハを外部環境から遮断された
    雰囲気に制御された搬送路を通じ、後処理チャンバへ搬
    送する第4工程と、 前記シリコンエピタキシャル層の表面に前記後処理チャ
    ンバ内で化学的シリコン酸化膜を形成する第5工程とを
    有することを特徴とするエピタキシャルウェーハの製造
    方法。
  6. 【請求項6】 前記第1工程では、前記オゾン添加水に
    超音波振動を印加しながら前記シリコンウェーハを洗浄
    することを特徴とする請求項5記載のエピタキシャルウ
    ェーハの製造方法。
  7. 【請求項7】 前記第5工程では、前記シリコンエピタ
    キシャル層を酸化剤を含む溶液に接触させることにより
    前記化学的シリコン酸化膜を形成することを特徴とする
    請求項5記載のエピタキシャルウェーハの製造方法。
  8. 【請求項8】 前記溶液としてオゾン添加水もしくはア
    ンモニア−過酸化水素水混合溶液を用いることを特徴と
    する請求項7記載のエピタキシャルウェーハの製造方
    法。
  9. 【請求項9】 前記搬送路の雰囲気をクラス10、ある
    いはそれより高い清浄度に保つことを特徴とする請求項
    5記載のエピタキシャルウェーハの製造方法。
  10. 【請求項10】 洗浄を行ってシリコンウェーハの表面
    に付着している微粒子を除去するとともに、シリコンウ
    ェーハの表面を化学的シリコン酸化膜で被覆する前処理
    工程と、 プリベークにより前記化学的シリコン酸化膜を除去し、
    続いて前記シリコンウェーハ上にシリコンエピタキシャ
    ル層をエピタキシャル成長させてエピタキシャルウェー
    ハを得るエピタキシャル成長工程と、 前記エピタキシャルウェーハを直ちに化学的シリコン酸
    化膜で被覆する後処理工程とを有し、前記ウェーハは、前記各工程間を外部環境から遮断さ
    れ、制御された清浄な雰囲気中で移送される ことを特徴
    とするエピタキシャルウェーハの製造方法。
  11. 【請求項11】 前記前処理工程では、シリコンウェー
    ハの表面を、オゾン添加水を用いて洗浄することを特徴
    とする請求項10記載のエピタキシャルウェーハの製造
    方法。
  12. 【請求項12】 前記前処理工程では、前記オゾン添加
    水に超音波振動を印加しながら前記シリコンウェーハを
    洗浄することを特徴とする請求項11記載のエピタキシ
    ャルウェーハの製造方法。
  13. 【請求項13】 前記後処理工程では、前記エピタキシ
    ャルウェーハを、酸化剤を含む溶液に接触させることに
    より、前記化学的シリコン酸化膜を形成することを特徴
    とする請求項10記載のエピタキシャルウェーハの製造
    方法。
  14. 【請求項14】 前記溶液としてオゾン添加水もしくは
    アンモニア−過酸化水素水混合溶液を用いることを特徴
    とする請求項13記載のエピタキシャルウェーハの製造
    方法。
  15. 【請求項15】 前記清浄な雰囲気は、クラス10ある
    いはそれより高い清浄度であることを特徴とする請求項
    10記載のエピタキシャルウェーハの製造方法。
JP20860898A1998-07-071998-07-07半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法Expired - Fee RelatedJP3319397B2 (ja)

Priority Applications (3)

Application NumberPriority DateFiling DateTitle
JP20860898AJP3319397B2 (ja)1998-07-071998-07-07半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
US09/332,090US6239045B1 (en)1998-07-071999-06-14Semiconductor producing apparatus and producing method for epitaxial wafer using same
US09/818,597US20010014544A1 (en)1998-07-072001-03-28Semiconductor producing apparatus and producing method for epitaxial wafer using same

Applications Claiming Priority (1)

Application NumberPriority DateFiling DateTitle
JP20860898AJP3319397B2 (ja)1998-07-071998-07-07半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法

Publications (2)

Publication NumberPublication Date
JP2000031071A JP2000031071A (ja)2000-01-28
JP3319397B2true JP3319397B2 (ja)2002-08-26

Family

ID=16559037

Family Applications (1)

Application NumberTitlePriority DateFiling Date
JP20860898AExpired - Fee RelatedJP3319397B2 (ja)1998-07-071998-07-07半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法

Country Status (2)

CountryLink
US (2)US6239045B1 (ja)
JP (1)JP3319397B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
WO2001048810A1 (fr)*1999-12-242001-07-05Shin-Etsu Handotai Co., Ltd.Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette
JP3751246B2 (ja)2001-11-132006-03-01大日本スクリーン製造株式会社薄膜形成装置および搬送方法
JP4543617B2 (ja)*2002-04-222010-09-15セイコーエプソン株式会社アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
US7212499B2 (en)*2002-09-302007-05-01Ipr Licensing, Inc.Method and apparatus for antenna steering for WLAN
US7071077B2 (en)*2003-03-262006-07-04S.O.I.Tec Silicon On Insulator Technologies S.A.Method for preparing a bonding surface of a semiconductor layer of a wafer
WO2005057640A1 (ja)*2003-12-112005-06-23Sumco Corporationエピタキシャルウェーハおよびその製造方法
US7306681B2 (en)*2004-05-122007-12-11United Microelectronics Corp.Method of cleaning a semiconductor substrate
JP4711167B2 (ja)*2004-08-252011-06-29信越半導体株式会社シリコンエピタキシャルウェーハの製造方法
US7833834B2 (en)*2004-09-302010-11-16Sharp Kabushiki KaishaMethod for producing nitride semiconductor laser light source and apparatus for producing nitride semiconductor laser light source
TWI277461B (en)*2004-12-242007-04-01Dainippon Screen MfgSubstrate treating apparatus
US20080315349A1 (en)*2005-02-282008-12-25Shin-Etsu Handotai Co., Ltd.Method for Manufacturing Bonded Wafer and Bonded Wafer
FR2884647B1 (fr)*2005-04-152008-02-22Soitec Silicon On InsulatorTraitement de plaques de semi-conducteurs
CN101140868B (zh)*2006-09-062010-06-09胜高股份有限公司外延晶片及其制造方法
JP5029234B2 (ja)2006-09-062012-09-19株式会社Sumcoエピタキシャルウェーハの製造方法
JP5795461B2 (ja)*2009-08-192015-10-14株式会社Sumcoエピタキシャルシリコンウェーハの製造方法
JP2011129803A (ja)*2009-12-212011-06-30Elpida Memory Incシリコン層の形成方法、半導体装置の製造方法
JP5758111B2 (ja)*2010-12-022015-08-05株式会社ディスコ切削装置
US9646858B2 (en)2011-06-232017-05-09Brooks Automation, Inc.Semiconductor cleaner systems and methods
KR101271248B1 (ko)*2011-08-022013-06-07주식회사 유진테크에피택셜 공정을 위한 반도체 제조설비
US9044793B2 (en)*2011-11-222015-06-02Semiconductor Energy Laboratory Co., Ltd.Method for cleaning film formation apparatus and method for manufacturing semiconductor device
JP2013125904A (ja)*2011-12-152013-06-24Shin Etsu Handotai Co Ltd埋め込み領域付エピタキシャルウエーハの製造方法
KR101878754B1 (ko)2012-09-132018-07-17삼성전자주식회사대면적 갈륨 나이트라이드 기판 제조방법
JP6152829B2 (ja)2014-06-172017-06-28信越半導体株式会社Soiウェーハの製造方法
JP2018164006A (ja)*2017-03-272018-10-18信越半導体株式会社貼り合わせウェーハの製造方法及び貼り合わせウェーハ
WO2019046453A1 (en)*2017-08-302019-03-07Applied Materials, Inc. REMOVAL OF HIGH TEMPERATURE CONTAMINANTS FROM AN INTEGRATED EPITAXIS SYSTEM

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication numberPriority datePublication dateAssigneeTitle
US5828080A (en)*1994-08-171998-10-27Tdk CorporationOxide thin film, electronic device substrate and electronic device
JP3292101B2 (ja)*1997-07-182002-06-17信越半導体株式会社珪素単結晶基板表面の平滑化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
大見忠弘,機構解明したRCA洗浄を基に新しい枚葉式洗浄法を提案,日経マイクロデバイス,日本,1997年3月号,p.90−p.95

Also Published As

Publication numberPublication date
US6239045B1 (en)2001-05-29
JP2000031071A (ja)2000-01-28
US20010014544A1 (en)2001-08-16

Similar Documents

PublicationPublication DateTitle
JP3319397B2 (ja)半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
US7432186B2 (en)Method of surface treating substrates and method of manufacturing III-V compound semiconductors
KR100471704B1 (ko)기판의세정방법
JP4951625B2 (ja)シリコン表面の調製
JP2007165935A (ja)スクラバ中の金属を除去する方法
JP5037241B2 (ja)半導体装置の製造方法及び半導体装置の製造装置
JP2009543344A (ja)液体メニスカスによるポストエッチウエハ表面洗浄
JP3279532B2 (ja)半導体装置の製造方法
CN110718448A (zh)半导体晶片的洗涤方法、及使用该洗涤方法的半导体晶片的制造方法
JP4484639B2 (ja)基板処理方法および基板処理装置
US7731801B2 (en)Semiconductor wafer treatment method and apparatus therefor
JP3595681B2 (ja)エピタキシャルウェーハの製造方法
JP3329199B2 (ja)半導体装置の製造方法及び製造装置
JPH02183531A (ja)半導体ウエーハの洗浄方法
JP2007150196A (ja)半導体ウエーハの洗浄方法および製造方法
JP2004063513A (ja)半導体基板の洗浄乾燥方法
JP2001213696A (ja)エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JP2005051101A (ja)基板の洗浄方法
JP2005051099A (ja)基板の洗浄方法
JP2013084723A (ja)基板の洗浄方法及び、基板の洗浄装置
JPH11265867A (ja)基板処理方法および基板処理装置
EP4239659A1 (en)Method for cleaning epitaxial wafer
JP2000040682A (ja)半導体基板の洗浄方法及び洗浄装置
JPH09298180A (ja)シリコンウエハーの洗浄方法
JPWO2002075798A1 (ja)シリコンウエーハの保管用水及び保管方法

Legal Events

DateCodeTitleDescription
LAPSCancellation because of no payment of annual fees

[8]ページ先頭

©2009-2025 Movatter.jp