【０００１】[0001]
【産業上の利用分野】本発明は、入力信号を任意の出力
に切り替えて出力するスイッチ回路に関し、特に主信号
と不要信号（漏洩信号）とのアイソレーション特性の良
好なスイッチ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit for switching an input signal to an arbitrary output and outputting the signal, and more particularly to a switch circuit having good isolation characteristics between a main signal and an unnecessary signal (leakage signal). .
【０００２】[0002]
【従来の技術】図９は従来のスイッチ回路のうち、多入
力多出力スイッチ回路の回路構成を示すもので、（ａ）
は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿う断面
図であり、（ｃ）は（ａ）のＣＣ′線に沿う断面図であ
る。2. Description of the Related Art FIG. 9 shows a circuit configuration of a multi-input multi-output switch circuit among conventional switch circuits.
3A is a plan view, FIG. 3B is a cross-sectional view taken along the line BB ′ in FIG. 3A, and FIG. 3C is a cross-sectional view taken along the line CC ′ in FIG.
【０００３】まず、図９の（ａ）を参照しながら、従来
の多入力多出力スイッチ回路の信号切り替え動作を説明
する。図９の（ａ）には入力端子数が２、出力端子数が
２の場合のスイッチ回路が示されている。First, a signal switching operation of a conventional multi-input multi-output switch circuit will be described with reference to FIG. FIG. 9A shows a switch circuit when the number of input terminals is two and the number of output terminals is two.
【０００４】第１の入力端子１から入力される信号は、
第１の１入力多出力スイッチ１０に入力され、第１の出
力端子２に接続された第１の多入力１出力スイッチ２０
への接続経路か、または第２の出力端子４に接続された
第２の多入力１出力スイッチ２１の接続経路が選択され
る。The signal input from the first input terminal 1 is
A first multi-input one-output switch 20 which is input to the first one-input multi-output switch 10 and is connected to the first output terminal 2
Or the connection path of the second multi-input / one-output switch 21 connected to the second output terminal 4 is selected.
【０００５】第１の出力端子２が選択された場合には、
第１の多入力１出力スイッチ２０が第１の１入力多出力
スイッチ１０の接続経路を選択する。また、第２の出力
端子４が選択された場合には、第２の多入力１出力スイ
ッチ２１が第１の１入力多出力スイッチ１０を選択す
る。このように第１の入力端子１に入力される信号は、
第１の出力端子２または第２の出力端子４に出力され
る。When the first output terminal 2 is selected,
The first multiple-input single-output switch 20 selects a connection path of the first single-input multiple-output switch 10. When the second output terminal 4 is selected, the second multi-input one-output switch 21 selects the first one-input multi-output switch 10. Thus, the signal input to the first input terminal 1 is:
The signal is output to the first output terminal 2 or the second output terminal 4.
【０００６】一方、第２の入力端子２から入力される信
号は、第２の１入力多出力スイッチ１１に入力され、第
１の出力端子２に接続された第１の多入力１出力スイッ
チ２０の接続経路か、または第２の出力端子４に接続さ
れた第２の多入力１出力スイッチ２１の接続経路が選択
される。On the other hand, a signal input from the second input terminal 2 is input to a second one-input multiple-output switch 11, and a first multiple-input one-output switch 20 connected to the first output terminal 2. Or the connection path of the second multi-input / one-output switch 21 connected to the second output terminal 4 is selected.
【０００７】第１の出力端子２が選択された場合には、
第１の多入力１出力スイッチ２０が第２の１入力多出力
スイッチ１１を選択する。また、第２の出力端子４が選
択された場合には、第２の多入力１出力スイッチ２１が
第２の１入力多出力スイッチ１１を選択する。このよう
に第２の入力端子３に入力される信号も第１の出力端子
２または第２の出力端子４に出力される。When the first output terminal 2 is selected,
The first multiple-input multiple-output switch 20 selects the second multiple-input multiple-output switch 11. When the second output terminal 4 is selected, the second multi-input one-output switch 21 selects the second one-input multi-output switch 11. Thus, the signal input to the second input terminal 3 is also output to the first output terminal 2 or the second output terminal 4.
【０００８】上述の説明では、１つの入力端子に入力す
る信号が１つの出力端子にのみ出力される場合を説明し
たが、１つの入力端子に入力する信号を複数の出力端子
に出力するために１入力多出力スイッチ１０または１１
が複数の１入力多出力スイッチの出力端子を選択する場
合もあり、また複数の入力端子に入力する信号を１つの
出力端子に出力するために多入力１出力スイッチ２０ま
たは２１が複数の入力端子を選択する場合もある。In the above description, the case where a signal input to one input terminal is output to only one output terminal has been described. However, in order to output a signal input to one input terminal to a plurality of output terminals, 1 input multiple output switch 10 or 11
May select the output terminals of a plurality of one-input / multi-output switches, and the multi-input / one-output switch 20 or 21 may be connected to a plurality of input terminals to output signals input to the plurality of input terminals to one output terminal. May be selected.
【０００９】さらに、複数の入力端子に入力する信号を
複数の出力端子に出力するために、上記１入力多出力ス
イッチ１０または１１が複数の出力端子を選択し、かつ
上記多入力１出力スイッチ２０または２１が複数の入力
端子を選択する場合もある。Further, in order to output signals input to a plurality of input terminals to a plurality of output terminals, the one-input / multi-output switch 10 or 11 selects a plurality of output terminals, and the multi-input / one-output switch 20 Alternatively, there is a case where 21 selects a plurality of input terminals.
【００１０】入力端子数が３以上で出力端子数が３以上
の場合、またはｍ≠ｎの場合の多入力多出力スイッチ回
路の動作も上記と同様である。When the number of input terminals is 3 or more and the number of output terminals is 3 or more, or when m ≠ n, the operation of the multi-input multi-output switch circuit is the same as described above.
【００１１】次に、図９の（ｂ）および（ｃ）を参照し
ながら従来の多入力多出力スイッチ回路の構造を説明す
る。Next, the structure of a conventional multi-input multi-output switch circuit will be described with reference to FIGS. 9 (b) and 9 (c).
【００１２】多くのトランジスタを半導体製造プロセス
により集積化して１つの基板上に多入力多出力スイッチ
回路を構成する場合には、図９の（ｂ）および（ｃ）に
示すように、例えばシリコン基板等の基板１０１上にト
ランジスタ層１０２が形成され、さらにその上には第１
の配線層１０３および第２の配線層１０４が形成されて
いる。配線層は少なくとも１層以上形成されている。When many transistors are integrated by a semiconductor manufacturing process to form a multi-input multi-output switch circuit on one substrate, as shown in FIGS. 9B and 9C, for example, as shown in FIG. A transistor layer 102 is formed on a substrate 101 such as
Wiring layer 103 and the second wiring layer 104 are formed. At least one wiring layer is formed.
【００１３】基板１０１上のトランジスタ層１０２には
単体スイッチ（１入力多出力スイッチまたは多入力１出
力スイッチ）１０，１１，２０および２１が形成されて
おり、これらは、単体スイッチを構成する複数のトラン
ジスタが集合したものとも考えられる。On the transistor layer 102 on the substrate 101, single switches (one-input multiple-output switches or multiple-input one-output switches) 10, 11, 20, and 21 are formed. It is also considered that transistors are assembled.
【００１４】図９の（ｂ）には単体スイッチを構成して
いる複数のトランジスタのうちの１つが例に拡大して詳
細に示されている。通常、トランジスタ製造プロセスに
より基板１０１上にコレクタ層１２２、ベース層１２１
およびエミッタ層１２０の順に積層されてトランジスタ
を構成する。このトランジスタが複数個集まって各単体
スイッチ１０，１１，２０および２１を構成する。FIG. 9B shows one of a plurality of transistors constituting a single switch in detail in an enlarged manner. Usually, the collector layer 122 and the base layer 121 are formed on the substrate 101 by a transistor manufacturing process.
And an emitter layer 120 to form a transistor. A plurality of these transistors form a single switch 10, 11, 20, and 21.
【００１５】ところで、入力端子に入力される１つの入
力信号レベルに対して、該入力信号が目的外（選択した
以外）の出力端子に出力されることにより生じる漏洩信
号レベルとの比は「アイソレーション値」として定義さ
れ、このアイソレーション値（＝漏洩信号レベル１入力
信号レベル）が小さい程、アイソレーション特性は良好
であると評価される。By the way, the ratio of the level of one input signal input to the input terminal to the level of the leakage signal caused by the output of the input signal to an unintended (other than selected) output terminal is "isolated". It is evaluated that the smaller the isolation value (= leakage signal level 1 input signal level) is, the better the isolation characteristic is.
【００１６】多くのトランジスタを半導体製造プロセス
により集積化して１つの基板上に構成した多入力多出力
スイッチ回路においては、トランジスタ間の距離が小さ
いために、１つの経路に使用する単体スイッチを構成す
るトランジスタから、隣接する単体スイッチを構成する
トランジスタ、または他の経路に使用する単体スイッチ
を構成するトランジスタへ、トランジスタ層を介して信
号が漏洩する。このため、他の経路に主信号が漏洩する
ことにより目的外の出力端子から主信号が出力されるこ
とになるため、多入力多出力スイッチ回路のアイソレー
ション特性が劣化するという欠点があった。In a multi-input multi-output switch circuit in which many transistors are integrated on a single substrate by a semiconductor manufacturing process, a single switch used for one path is formed because the distance between the transistors is small. A signal leaks from the transistor to a transistor forming an adjacent single switch or a transistor forming a single switch used for another path via the transistor layer. For this reason, since the main signal is output from an unintended output terminal due to the leakage of the main signal to another path, the isolation characteristic of the multi-input multi-output switch circuit is deteriorated.
【００１７】これを改善してアイソレーション特性を向
上させるためには、各入出力経路に使用する単体スイッ
チ間隔を広げなくてはならず、多入力多出力スイッチ回
路全体の大きさが大きくなり、かつ製造コストが増加す
るという欠点があった。In order to improve this and improve the isolation characteristics, it is necessary to increase the interval between the individual switches used for each input / output path, and the overall size of the multi-input multi-output switch circuit increases. In addition, there is a disadvantage that the manufacturing cost increases.
【００１８】このため、単体スイッチ間のトランジスタ
層内に埋め込んだ導体により漏洩信号を遮断することに
より、単体スイッチ間の間隔を広げずにアイソレーショ
ン特性を向上させようとする試みもあるが、導体をトラ
ンジスタ層の中深くまで埋め込むことは高度なプロセス
技術を要する不都合がある。For this reason, there is an attempt to improve the isolation characteristics without increasing the interval between the individual switches by interrupting the leakage signal with the conductor embedded in the transistor layer between the individual switches. Has a disadvantage that it requires advanced process technology.
【００１９】[0019]
【発明が解決しようとする課題】本発明の目的は、上記
の欠点を解決し、従来よりも主信号と漏洩信号との比
（アイソレーション値）を向上させると共に、容易に製
造でき、小型化が可能なスイッチ回路を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks, to improve the ratio (isolation value) between a main signal and a leakage signal and to make it easier to manufacture and to reduce the size. It is an object of the present invention to provide a switch circuit which can perform the following.
【００２０】[0020]
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、スイッチ回路であって、複
数の入力端子と、複数の出力端子と、前記入力端子に入
力させる信号を、前記出力端子のいずれかからも出力可
能に入出力状態を切り替える複数の単体スイッチと、該
単体スイッチ間に設けられるとともに、コレクタ層とベ
ース層とエミッタ層と、配線層を介して前記各層の各々
に接続されたコレクタ電極とベース電極とエミッタ電極
とからなるトランジスタ構造の漏洩信号遮断手段を備
え、前記各電極に接地電位を与えて漏洩信号を遮断する
ことを特徴とする。According to one aspect of the present invention, there is provided a switch circuit comprising a plurality of input terminals, a plurality of output terminals, and a signal input to the input terminal.A plurality of single switches for switching the input / output state so that output can be performed from any of the output terminals, anda collector layer and a base provided between the single switches.
Each of the above layers via a source layer, an emitter layer, and a wiring layer.
Collector, base and emitter electrodes connected to
Bei leakage signal blocking meansof a transistor structure comprising a
The present invention is characterized in thata leakage potential is cut off by applyinga ground potential to each of the electrodes .
【００２１】また、請求項２記載の発明は、スイッチ回
路であって、前記複数の入力端子側の前記単体スイッチ
間、及び前記複数の出力端子側の前記単体スイッチ間に
前記漏洩信号遮断手段を設けたことを特徴とする。ま
た、請求項３記載の発明は、スイッチ回路であって、前
記複数の入力端子のうち１つの入力端子に入力させる信
号を、前記複数の出力端子のいずれかからも出力可能に
入出力状態を切り替えるようにしたことを特徴とする。
また、請求項４記載の発明は、スイッチ回路であって、
前記複数の入力端子に入力させる信号を、前記複数の出
力端子のうち１つに出力端子のいずれかからも出力可能
に入出力状態を切り替えるようにしたことを特徴とす
る。また、請求項５記載の発明は、スイッチ回路であっ
て、前記出力端子側の前記単体スイッチを合成器に代え
たことを特徴とする。また、請求項６記載の発明は、ス
イッチ回路であって、前記入力端子側の前記単体スイッ
チを分配器に代えたことを特徴とする。According to a second aspect of the present invention, there is provided a switch circuit,wherein the single switch on the side of the plurality of input terminals is provided.
And between the single switches on the side of the plurality of output terminals.
It is characterized in that the leak signal blocking means is provided. Ma
The invention according to claim 3 is a switch circuit,
A signal to be input to one of the plurality of input terminals.
Signal can be output from any of the plurality of output terminals.
The input / output state is switched.
The invention according to claim 4 is a switch circuit,
A signal input to the plurality of input terminals is output to the plurality of output terminals.
Output to one of the output terminals from any of the output terminals
The input / output state is switched to
You. The invention according to claim 5 is a switch circuit.
Then, the single switch on the output terminal side is replaced with a synthesizer.
It is characterized by having. Further, the invention described in claim 6 is
A switch circuit on the input terminal side.
The switch is replaced by a distributor.
【００２２】さらに、請求項７記載の発明は、スイッチ
回路であって、前記漏洩信号遮断手段は、隣接する接続
経路間を遮断するように、長尺の遮蔽体であることを特
徴とする。さらに、請求項８記載の発明は、スイッチ回
路であって、前記複数の入力端子側の前記単体スイッチ
と前記複数の出力端子側の前記単体スイッチとの間に前
記漏洩信号遮断手段を設けたことを特徴とする。さら
に、請求項９記載の発明は、スイッチ回路であって、前
記漏洩信号遮断手段は、前記単体スイッチの周囲を囲む
ように設けられた遮蔽体であることを特徴とする。Further, according to aseventh aspect of the present invention, there is provided the switch
A circuit, wherein the leakage signal blocking means comprises an adjacent connection
Specially, it is a long shield so as to block between routes.
Sign. Further, the invention according to claim 8 is characterized in that the switch
Road, the unitary switch on the side of the plurality of input terminals
And between the single switches on the side of the plurality of output terminals.
A leakage signal cutoff means is provided. Further
The invention according to claim 9 is a switch circuit, wherein
The leak signal blocking means surrounds the unit switch.
It is characterized by being a shield provided as described above.
【００２３】ここで、前記単体スイッチは、前記１つの
入力端子から入力する信号を複数の経路に切り替え接続
する１入力多出力スイッチと、該１入力多出力スイッチ
により複数の経路に接続される信号を前記１つの出力端
子に切り替え接続する多入力１出力スイッチとを含むも
のでもよい。Here, the single switch includes a one-input multi-output switch for switching and connecting a signal input from the one input terminal to a plurality of paths, and a signal connected to a plurality of paths by the one-input multi-output switch. And a multi-input / one-output switch for switching and connecting to the one output terminal.
【００２４】さらに、前記複数の単体スイッチは同一の
基板上に設けられていてもよい。Further, the plurality of single switches may be provided on the same substrate.
【００２５】[0025]
【作用】本発明においては、トランジスタ構造層に形成
された単体スイッチ間に配したトランジスタ構造からな
る遮蔽体により、トランジスタ構造層を介して漏洩する
信号を遮断し、この漏洩信号による他経路に使用される
単体スイッチへの影響を抑制することができる。遮蔽体
により、主信号はトランジスタ構造層を介して選択外経
路へ漏洩することがないため、多入力多出力スイッチ回
路のアイソレーション特性およびＯＮ−ＯＦＦ比を向上
させることができる。According to the present invention, the shield comprising a transistorstructure arranged between a single switch that is formed in the transistorstructure layer, blocking the signal leaking through the transistorstructure layer, used for other pathway by the leakage signal The effect on the single switch that is performed can be suppressed. With the shield, the main signal does not leak to the non-selected path via the transistorstructure layer, so that the isolation characteristics and the ON-OFF ratio of the multi-input multi-output switch circuit can be improved.
【００２６】ここで、ＯＮ−ＯＦＦ比とは、主信号を１
つの出力端子に出力した場合の信号レベルと他の出力端
子に出力した場合の該１つの出力端子に現われる信号レ
ベルとの比をいう。Here, the ON-OFF ratio means that the main signal is 1
It refers to the ratio between the signal level when output to one output terminal and the signal level appearing at one output terminal when output to another output terminal.
【００２７】[0027]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２８】（実施例１）図１は本発明の多入力多出力
スイッチ回路の第１の実施例の構成を示す図であり、
（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿
う断面図である。また、図２は図１に示す本実施例の動
作原理を説明するためのもので、（ａ）は平面図であ
り、（ｂ）は（ａ）のＢＢ′線に沿う断面図である。(Embodiment 1) FIG. 1 is a diagram showing a configuration of a first embodiment of a multi-input multi-output switch circuit according to the present invention.
(A) is a plan view, and (b) is a cross-sectional view along the BB 'line in (a). 2A and 2B are diagrams for explaining the operation principle of the present embodiment shown in FIG. 1, wherein FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along line BB 'of FIG.
【００２９】本実施例に係る多入力多出力スイッチ回路
（以下、単にスイッチ回路ともいう）の各構成要素が図
９に示した従来のスイッチ回路の各構成要素と共通する
場合には、同一符号を付し、その部分の説明を省略す
る。When each component of the multi-input / multi-output switch circuit (hereinafter also simply referred to as a switch circuit) according to the present embodiment is common to each component of the conventional switch circuit shown in FIG. And a description of that portion will be omitted.
【００３０】本実施例の特徴は、図１の（ｂ）に示すよ
うに単体スイッチ１０と単体スイッチ１１との間、およ
び単体スイッチ２０と単体２１との間のトランジスタ層
１０２にそれぞれトランジスタからなる遮蔽体１００が
設けられている点にある。この遮蔽体１００は、上記各
単体スイッチを構成するトランジスタと同一の製造プロ
セスにより形成されたトランジスタ構造を有し、コレク
タ層１２２、ベース層１２１およびエミッタ層１２０か
ら概略構成されている。これら各層は第１の配線層１０
３に置かれたコレクタ電極１３２、ベース電極１３１お
よびエミッタ電極１３０にそれぞれ接続されている。As shown in FIG. 1B, this embodiment is characterized in that transistors are provided in the transistor layer 102 between the single switch 10 and the single switch 11 and between the single switch 20 and the single switch 21. The point is that the shield 100 is provided. The shield 100 has a transistor structure formed by the same manufacturing process as the transistors constituting the individual switches, and is generally composed of a collector layer 122, a base layer 121, and an emitter layer 120. These layers are the first wiring layer 10
3 are connected to a collector electrode 132, a base electrode 131, and an emitter electrode 130, respectively.
【００３１】本実施例の特徴である遮蔽体の存在により
生じる構成および効果上の差違を除いて、本実施例の動
作原理は図９に示した従来の回路と基本的に共通であ
る。The operating principle of this embodiment is basically the same as that of the conventional circuit shown in FIG. 9 except for the difference in configuration and effect caused by the presence of the shield, which is a feature of this embodiment.
【００３２】次に、図２の（ａ）および（ｂ）を参照し
て本実施例の遮蔽体による漏洩信号の遮蔽効果について
説明する。Next, with reference to FIGS. 2A and 2B, a description will be given of the effect of shielding the leaked signal by the shield of this embodiment.
【００３３】本実施例では、図９に示した従来例と同
様、入力端子数が２であり、出力端子数が２であるスイ
ッチ回路に関する。This embodiment relates to a switch circuit having two input terminals and two output terminals, similarly to the conventional example shown in FIG.
【００３４】多入力多出力スイッチ回路においては、単
体スイッチから他の信号切り替え経路に使用する単体ス
イッチの方向に信号が漏洩する。例えば、図１（ｂ）で
は、単体スイッチ１０から単体スイッチ１１へ、または
単体スイッチ１１から単体スイッチ１０へ、トランジス
タ層１０２を介して信号が漏洩する。しかし、上記単体
スイッチ間にも存在する遮蔽体１００により漏洩した信
号は遮蔽される。この漏洩信号の流れは図２中に破線で
示されている。In a multi-input multi-output switch circuit, a signal leaks from a single switch to a single switch used for another signal switching path. For example, in FIG. 1B, a signal leaks from the single switch 10 to the single switch 11 or from the single switch 11 to the single switch 10 via the transistor layer 102. However, the leaked signal is shielded by the shield 100 existing between the single switches. The flow of the leak signal is shown by a broken line in FIG.
【００３５】遮蔽体１００は、エミッタ電極１３０、ベ
ース電極１３１、コレクタ電極１３２に接地電位を与え
ることにより接地電位になるため、漏洩信号は遮蔽体１
００により遮蔽または吸収され、他経路に使用する単体
スイッチへの信号の漏洩を阻止することができる。The shield 100 is grounded by applying a ground potential to the emitter electrode 130, the base electrode 131, and the collector electrode 132.
00 prevents or leaks a signal to a single switch used for another path.
【００３６】遮蔽体として用いたトランジスタは単体ス
イッチと同一の半導体製造プロセスにより形成可能であ
るため、単体スイッチとは異なる製造プロセスにより形
成される従来の導体の場合と比べて容易に製造すること
ができる利点がある。上記遮蔽体１００は、同一の半導
体製造プロセスにより形成可能であるので、単体スイッ
チの厚さと同程度の厚さで形成可能である。導体よりも
厚く大きく形成可能であるため、遮蔽体１００の遮蔽効
果は導体に比べて大きい。従って、第１の出力端子２ま
たは第２の出力端子４にはトランジスタ層１０２を介し
て漏洩する信号は出力されず、スイッチ回路のアイソレ
ーション特性の向上を図れる。Since the transistor used as the shield can be formed by the same semiconductor manufacturing process as that of the single switch, it can be manufactured more easily than a conventional conductor formed by a manufacturing process different from that of the single switch. There are advantages that can be done. Since the shield 100 can be formed by the same semiconductor manufacturing process, it can be formed with a thickness approximately equal to the thickness of a single switch. Since the shield 100 can be formed larger and thicker than the conductor, the shielding effect of the shield 100 is greater than that of the conductor. Therefore, no signal leaking through the transistor layer 102 is output to the first output terminal 2 or the second output terminal 4, and the isolation characteristics of the switch circuit can be improved.
【００３７】また、本実施例におけるスイッチ回路の構
成では、信号漏洩が大きい部分でかつ多入力多出力スイ
ッチ回路のアイソレーション特性を劣化させる部分につ
いてのみ、限定的に遮蔽体１００を設けることにより漏
洩信号を効率よく遮蔽することができる。In the configuration of the switch circuit according to the present embodiment, the shield 100 is provided in a limited manner only in the portion where the signal leakage is large and the isolation characteristic of the multi-input / multi-output switch circuit is deteriorated. Signals can be efficiently shielded.
【００３８】なお、上記実施例では、入力端子数および
出力端子数が共に２であるスイッチ回路を例にとって説
明したが、入力端子数および出力端子数が共に３以上の
場合、またはｍ≠ｎであるｍ入力ｎ出力スイッチ回路の
場合でも同様である。In the above embodiment, the switch circuit in which the number of input terminals and the number of output terminals are both 2 has been described as an example. However, when both the number of input terminals and the number of output terminals are 3 or more, or m ≠ n The same applies to a certain m-input n-output switch circuit.
【００３９】（実施例２）図３は、本発明のスイッチ回
路の第２の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。(Embodiment 2) FIGS. 3A and 3B show the configuration of a switch circuit according to a second embodiment of the present invention. FIG. 3A is a plan view, and FIG. 3B is a BB 'line of FIG. FIG.
【００４０】本実施例の特徴は、縦続接続した単体スイ
ッチ１０と２０との間、および単体スイッチ１１と２１
との間にそれぞれ遮蔽体１００が設けられている点にあ
る。This embodiment is characterized in that the single switches 10 and 20 and the single switches 11 and 21 are connected in cascade.
And the shields 100 are provided between them.
【００４１】このような構成においては、遮蔽体１００
により単体スイッチ１０と２０との間、および単体スイ
ッチ１１と２１との間においてトランジスタ層１０２を
介して流れる漏洩信号を遮蔽することができる。In such a configuration, the shield 100
Accordingly, a leakage signal flowing through the transistor layer 102 between the single switches 10 and 20 and between the single switches 11 and 21 can be shielded.
【００４２】また、本実施例の構成と先の実施例の構成
とを組み合わせることにより、上記四つの単体スイッチ
間の漏洩信号の遮蔽をより確実なものとすることができ
る。Further, by combining the configuration of the present embodiment with the configuration of the previous embodiment, it is possible to more reliably shield the leakage signal between the four single switches.
【００４３】（実施例３）図４は、本発明のスイッチ回
路の第３の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。(Embodiment 3) FIGS. 4A and 4B show the configuration of a third embodiment of the switch circuit of the present invention. FIG. 4A is a plan view, and FIG. 4B is a BB 'line of FIG. FIG.
【００４４】本実施例の特徴は、先の実施例１の構成を
多入力多出力スイッチ回路に拡張し、複数の接続経路の
うち、隣接する接続経路の単体スイッチ間にそれぞれ遮
蔽体１００が設けられた点にある。The feature of the present embodiment is that the configuration of the first embodiment is extended to a multi-input multi-output switch circuit, and shields 100 are provided between the individual switches of adjacent connection paths among a plurality of connection paths. It is in the point given.
【００４５】このような大型のスイッチ回路であって
も、上記のように単体スイッチ間に遮蔽体１００を配し
たことにより、単体スイッチ間の間隔を小さくして漏洩
信号の影響を排除することができる。Even in such a large-sized switch circuit, by arranging the shield 100 between the individual switches as described above, it is possible to reduce the interval between the individual switches and eliminate the influence of the leakage signal. it can.
【００４６】（実施例４）図５は、本発明のスイッチ回
路の第４の実施例の構成を示す平面図である。(Embodiment 4) FIG. 5 is a plan view showing the configuration of a fourth embodiment of the switch circuit of the present invention.
【００４７】本実施例の特徴は、先の実施例１の基本的
構成のうち、出力端子側の単体スイッチ２０および２１
を合成器３０および３１に代えて配置した点にある。This embodiment is characterized in that, of the basic configuration of the first embodiment, the single switches 20 and 21 on the output terminal side are provided.
Is arranged in place of the combiners 30 and 31.
【００４８】合成器３０および３１は、入力してくる信
号を１つの合成器出力端子に合成して出力するため、信
号の接続の流れとしては複数の信号を同時に出力する。Since the combiners 30 and 31 combine and output the input signals to one combiner output terminal, a plurality of signals are simultaneously output as a signal connection flow.
【００４９】本実施例では、入力端子数が２で、出力端
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。In this embodiment, a switch circuit having two input terminals and two output terminals has been described as an example. However, any number of terminals can be realized as in the third embodiment.
【００５０】（実施例５）図６は、本発明のスイッチ回
路の第５の実施例の構成を示す平面図である。(Embodiment 5) FIG. 6 is a plan view showing the configuration of a switch circuit according to a fifth embodiment of the present invention.
【００５１】本実施例の特徴は、先の実施例１の基本的
構成のうち、入力端子側の単体スイッチ１０および１１
を分配器４０および４１に代えて配置した点にある。This embodiment is characterized in that, of the basic configuration of the first embodiment, the single switches 10 and 11 on the input terminal side are used.
Is arranged in place of the distributors 40 and 41.
【００５２】分配器４０および４１は、入力してくる信
号を複数の分配器出力端子に分配して出力するため、信
号の接続の流れとしては１つの信号を同時に複数の接続
経路に出力する。Each of the distributors 40 and 41 distributes an input signal to a plurality of distributor output terminals and outputs the signal. Therefore, as a signal connection flow, one signal is simultaneously output to a plurality of connection paths.
【００５３】本実施例では、入力端子数が２で、出力端
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。In this embodiment, a switch circuit having two input terminals and two output terminals has been described as an example. However, any number of terminals can be realized as in the third embodiment.
【００５４】（実施例６）図７は、本発明のスイッチ回
路の第６の実施例の構成を示す平面図である。(Embodiment 6) FIG. 7 is a plan view showing a configuration of a switch circuit according to a sixth embodiment of the present invention.
【００５５】本実施例の特徴は、隣接する接続経路間を
遮断するように、単体スイッチ１０および２０と、単体
スイッチ１１および２１との間に１つの長尺の遮蔽体１
００が設けられている点にある。The feature of this embodiment is that one long shield 1 is provided between the single switches 10 and 20 and the single switches 11 and 21 so as to cut off between adjacent connection paths.
00 is provided.
【００５６】（実施例７）図８は、本発明のスイッチ回
路の第７の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
り、（ｃ）は（ａ）のＣＣ′線に沿う断面図である。(Embodiment 7) FIGS. 8A and 8B show the configuration of a switch circuit according to a seventh embodiment of the present invention. FIG. 8A is a plan view, and FIG. 8B is a BB 'line of FIG. (C) is a cross-sectional view taken along line CC ′ of (a).
【００５７】本実施例の特徴は、図８の（ａ）に示すよ
うに各単体スイッチ１０，１１，２０および２１の周囲
を囲むように遮蔽体１００が設けられている点にある。The feature of this embodiment is that a shield 100 is provided so as to surround the individual switches 10, 11, 20, and 21, as shown in FIG.
【００５８】本実施例においては、単体スイッチから他
の単体スイッチへの漏洩信号を阻止できるので、多入力
多出力スイッチ回路のアイソレーション特性を向上させ
ることができる。In this embodiment, since a leakage signal from a single switch to another single switch can be prevented, the isolation characteristics of a multi-input multi-output switch circuit can be improved.
【００５９】[0059]
【発明の効果】以上説明したように、本発明によれば、
複数の入力端子と、複数の出力端子と、前記入力端子に
入力させる信号を、前記出力端子のいずれかからも出力
可能に入出力状態を切り替える複数の単体スイッチと、
該単体スイッチ間に設けられるとともに、コレクタ層と
ベース層とエミッタ層と、配線層を介して前記各層の各
々に接続されたコレクタ電極とベース電極とエミッタ電
極とからなる（トランジスタ構造の）漏洩信号遮断手段
を備え、前記各電極に接地電位を与えて漏洩信号を遮断
するようにしたので、単体スイッチ間にトランジスタ構
造で構成した遮蔽体を配置することにより、トランジス
タ構造層を介して単体スイッチ間を漏洩する信号を遮断
することができるので、高いアイソレーション特性を有
する多入力多出力スイッチ回路を実現することができ
る。As described above, according to the present invention,
A plurality of input terminals, a plurality of output terminals, and
Output the signal to be input from any of the output terminals
A plurality of single switches that switch the input / output state as possible,
The collector layer is provided between the single switches and
A base layer, an emitter layer, and each of the above-described layers via a wiring layer.
Collector electrode, base electrode and emitter electrode
Leakage signal blocking means (of transistor structure) consisting of poles
And a ground potential is applied to each of the electrodes to block a leakage signal.
The transistorconfiguration betweenthe single switches.
By arranging the shield is constituted byconcrete, it is possible to cut off the signal leaking between single switch via a transistorstructure layer, is possible to realize a multi-input multi-output switching circuit having a high isolation characteristic it can.
【００６０】また、本発明によれば、遮蔽体により単体
スイッチ間の漏洩信号を効率よく遮蔽できるので、単体
スイッチ間の間隔を小さくでき、多入力多出力スイッチ
回路を小型化することできる利点も有する。Further, according to the present invention, since the leakage signal between the individual switches can be efficiently shielded by the shield, the interval between the individual switches can be reduced, and the multi-input multi-output switch circuit can be downsized. Have.
【００６１】さらに、本発明では、漏洩信号遮蔽手段と
してトランジスタ構造からなる遮蔽体を用いているの
で、同じくトランジスタ構造からなる単体スイッチ等と
共に同一工程で容易に製造することができる。この点、
トランジスタ構造層の中深くまで製造するのに高度の製
造技術を要する従来の導体を用いた場合と比べると、そ
の製造上の有利性は明らかである。Further, in the present invention, since the shield having the transistorstructure is used as the leakage signal shielding means, it can be easily manufactured in the same process together with a single switch having the same transistorstructure . In this regard,
The manufacturing advantages are clear as compared with the case of using a conventional conductor which requires a high level of manufacturing technology to manufacture deep into the transistorstructure layer.
【図１】本発明のスイッチ回路の第１の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。FIGS. 1A and 1B show a configuration of a first embodiment of a switch circuit of the present invention, wherein FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along the line BB ′ of FIG.
【図２】図１に示した第１の実施例の動作時における漏
洩信号の流れおよびその遮蔽効果を説明するものであ
り、（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線
に沿う断面図である。FIGS. 2A and 2B are views for explaining the flow of a leakage signal and its shielding effect during the operation of the first embodiment shown in FIG. 1, wherein FIG. 2A is a plan view, and FIG. It is sectional drawing which follows the BB 'line.
【図３】本発明のスイッチ回路の第２の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。FIGS. 3A and 3B show the configuration of a second embodiment of the switch circuit of the present invention, wherein FIG. 3A is a plan view and FIG. 3B is a cross-sectional view taken along the line BB ′ of FIG.
【図４】本発明のスイッチ回路の第３の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。FIGS. 4A and 4B show the configuration of a third embodiment of the switch circuit of the present invention, wherein FIG. 4A is a plan view and FIG. 4B is a cross-sectional view taken along the line BB ′ of FIG.
【図５】本発明のスイッチ回路の第４の実施例の構成を
示す平面図である。FIG. 5 is a plan view showing a configuration of a fourth embodiment of the switch circuit of the present invention.
【図６】本発明のスイッチ回路の第５の実施例の構成を
示す平面図である。FIG. 6 is a plan view showing a configuration of a fifth embodiment of the switch circuit of the present invention.
【図７】本発明のスイッチ回路の第６の実施例の構成を
示す平面図である。FIG. 7 is a plan view showing a configuration of a sixth embodiment of the switch circuit of the present invention.
【図８】本発明のスイッチ回路の第７の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。8A and 8B show a configuration of a seventh embodiment of the switch circuit of the present invention, wherein FIG. 8A is a plan view, FIG. 8B is a cross-sectional view taken along the line BB ′ of FIG. (C) is (a)
5 is a sectional view taken along line CC ′ of FIG.
【図９】従来の多入力多出力スイッチ回路の回路構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。9 (a) is a plan view, FIG. 9 (b) is a sectional view taken along the line BB 'of FIG. 9 (a), and FIG. ) Is (a)
5 is a sectional view taken along line CC ′ of FIG.
１，３，５．．．ｍ 入力端子 ２，４，６．．．ｎ 出力端子 １０，１１，１２．．．１ｎ １入力多出力スイッチ
（単体スイッチ） ２０，２１，２２．．．２ｎ 多入力１出力スイッチ
（単体スイッチ） ３０，３１ 合成器 ４０，４１ 分配器 １００ 遮蔽体（漏洩信号遮蔽手段） １０１ 基板層 １０２ トランジスタ層 １０３ 第１の配線層 １０４ 第２の配線層 １２０ エミッタ層 １２１ ベース層 １２２ コレクタ層 １３０ エミッタ電極 １３１ ベース電極 １３２ コレクタ電極 ２００ スイッチ回路1,3,5. . . m input terminal 2, 4, 6. . . n output terminals 10, 11, 12. . . 1n 1-input multi-output switch (single switch) 20, 21, 22,. . . 2n Multiple-input one-output switch (single switch) 30, 31 Combiner 40, 41 Divider 100 Shield (leakage signal shielding means) 101 Substrate layer 102 Transistor layer 103 First wiring layer 104 Second wiring layer 120 Emitter layer 121 Base layer 122 Collector layer 130 Emitter electrode 131 Base electrode 132 Collector electrode 200 Switch circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/73 Ｈ０３Ｋ 17/62 (56)参考文献 特開 平２−137245（ＪＰ，Ａ) 特開 平４−46414（ＪＰ，Ａ) 特開 昭62−12147（ＪＰ，Ａ) 特開 昭56−90320（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 - 27/06 H01L 21/82 H01L 29/73 H03K 17/62────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl.7 Identification symbol FI H01L 29/73 H03K 17/62 (56) References JP-A-2-137245 (JP, A) JP-A-4-46414 (JP) JP-A-62-12147 (JP, A) JP-A-56-9320 (JP, A) (58) Fields investigated (Int. Cl.7 , DB name) H01L 27/04-27/06 H01L 21/82 H01L 29/73 H03K 17/62
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599195AJP3317320B2 (en) | 1995-02-02 | 1995-02-02 | Switch circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599195AJP3317320B2 (en) | 1995-02-02 | 1995-02-02 | Switch circuit |
| Publication Number | Publication Date |
|---|---|
| JPH08213472A JPH08213472A (en) | 1996-08-20 |
| JP3317320B2true JP3317320B2 (en) | 2002-08-26 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01599195AExpired - LifetimeJP3317320B2 (en) | 1995-02-02 | 1995-02-02 | Switch circuit |
| Country | Link |
|---|---|
| JP (1) | JP3317320B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298305A (en) | 2002-03-28 | 2003-10-17 | Fujitsu Quantum Devices Ltd | High-frequency switch and electronic device using the same |
| US7633357B2 (en) | 2004-03-24 | 2009-12-15 | Mitsubishi Electric Corporation | SPST switch, SPDT switch and MPMT switch |
| CN110352485B (en)* | 2017-02-28 | 2023-11-14 | 株式会社村田制作所 | switchgear |
| WO2022163437A1 (en) | 2021-01-28 | 2022-08-04 | 株式会社村田製作所 | Variable circuit |
| Publication number | Publication date |
|---|---|
| JPH08213472A (en) | 1996-08-20 |
| Publication | Publication Date | Title |
|---|---|---|
| US4495498A (en) | N by M planar configuration switch for radio frequency applications | |
| KR100260329B1 (en) | Semiconductor device | |
| US6677688B2 (en) | Scalable N×M, RF switching matrix architecture | |
| JP3317320B2 (en) | Switch circuit | |
| JP3681658B2 (en) | Matrix switch device | |
| CA1210088A (en) | Ultra-high frequency signal switching matrix | |
| US4081792A (en) | Monolithically integrated semiconductor circuit arrangement | |
| KR100701139B1 (en) | Semiconductor devices | |
| US3500140A (en) | Multichannel integrated devices consisting of darlington circuits | |
| JP3177876B2 (en) | Multi-input multi-output switch circuit | |
| KR100742067B1 (en) | Semiconductor device | |
| US11050680B2 (en) | Non-blocking switch matrix for multi-beam antenna | |
| JP2003218724A (en) | Semiconductor device | |
| JP3143821B2 (en) | Multi-input multi-output switch circuit | |
| JP3234113U (en) | Chip type switching device | |
| JP3913326B2 (en) | Single-pole double-throw semiconductor switch integrated circuit | |
| JP3284435B2 (en) | Multi-input multi-output switch circuit | |
| JP2009231583A (en) | Compound semiconductor switch circuit device | |
| JP2000031799A (en) | Signal selection circuit | |
| JP2025008917A (en) | Semiconductor Device | |
| JPH0425760B2 (en) | ||
| JPH04313995A (en) | switcher circuit | |
| CN119906401A (en) | RF Switch | |
| CN119834783A (en) | Split switch structure and electronic product | |
| JPS61180467A (en) | Stacked semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090614 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090614 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100614 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100614 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110614 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120614 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130614 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20140614 Year of fee payment:12 | |
| S531 | Written request for registration of change of domicile | Free format text:JAPANESE INTERMEDIATE CODE: R313531 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| EXPY | Cancellation because of completion of term |