【０００１】[0001]
【産業上の利用分野】本発明は、たとえば液晶表示装置
のスイッチング素子等に用いられる薄膜トランジスタお
よびその製造方法、並びに液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor used as a switching element of a liquid crystal display device, a method of manufacturing the same, and a liquid crystal display device.
【０００２】[0002]
【従来の技術】上記薄膜トランジスタ（ＴＦＴ）として
は、種々のタイプのものが存在する。たとえば、スタガ
型ＴＦＴは、低抵抗な半導体層を挟んで一方側にソース
およびドレイン電極部が設けられ、他方側には間にゲー
ト絶縁膜を介してゲート電極が設けられ、上記ソースお
よびドレイン電極部が絶縁性基板側に配された構造とな
っている。2. Description of the Related Art There are various types of thin film transistors (TFTs). For example, in a staggered TFT, a source and drain electrode portion is provided on one side of a low-resistance semiconductor layer, and a gate electrode is provided on the other side via a gate insulating film. The portion is arranged on the insulating substrate side.
【０００３】このようなスタガ型ＴＦＴにおける低抵抗
な半導体層は、プラズマＣＶＤ（Ｐ−ＣＶＤ）装置内で
ＰＨ3ガスをプラズマ放電により分解させて、透明電極
である上記ソースおよびドレイン電極部の上に第１の半
導体層を選択的に形成し、更にその上に第２の半導体層
として、アモルファスシリコン（ａ−Ｓｉ）層を成膜す
ることにより作製している。The low-resistance semiconductor layer in such a staggered TFT is formed by decomposing PH3 gas by plasma discharge in a plasma CVD (P-CVD) apparatus to form a transparent electrode on the source and drain electrode portions. Is formed by selectively forming a first semiconductor layer, and further forming an amorphous silicon (a-Si) layer thereon as a second semiconductor layer.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来方
法による場合は、第１の半導体層をパターニングするた
めの露光工程を減らすことができるという利点を有する
反面、得られる第１の半導体層の抵抗が高く、また、ソ
ース−ドレイン間のリーク電流が大きくなり、ＴＦＴ特
性が他の構造のＴＦＴに比べて良くないという難点があ
った。However, the conventional method has an advantage that the number of exposure steps for patterning the first semiconductor layer can be reduced, but the obtained first semiconductor layer has a low resistance. In addition, there is a disadvantage that the leakage current between the source and the drain is large, and the TFT characteristics are not good as compared with TFTs of other structures.
【０００５】また、上記難点を解消すべく、ソースおよ
びドレイン電極部となる低抵抗な第１の半導体層を成膜
により形成しても、ソースおよびドレイン領域とゲート
電極とを自己整合した状態に作製できないという問題が
あった。また、このようなＴＦＴをスイッチング素子と
して液晶表示装置に用いた場合には、ステッパの露光領
域毎に表示上のブロック別れが生じたり、引き込み電圧
のバラツキによる焼き付きや残像が発生するという問題
があった。In order to solve the above problem, even if a low-resistance first semiconductor layer serving as a source and drain electrode portion is formed by film formation, the source and drain regions and the gate electrode are kept in a self-aligned state. There was a problem that it could not be manufactured. In addition, when such a TFT is used as a switching element in a liquid crystal display device, there is a problem in that a block on a display may be separated for each exposure area of a stepper, or burn-in or an afterimage may occur due to a variation in a pull-in voltage. Was.
【０００６】本発明は、このような従来技術の課題を解
決すべくなされたものであり、低抵抗なソース領域およ
びドレイン領域を形成してＴＦＴ特性を良好にできると
共に、ソース領域およびドレイン領域とゲート電極とを
自己整合的に形成して良好な表示が得られるＴＦＴ、そ
の製造方法および液晶表示装置を提供することを目的と
する。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art, and can improve the TFT characteristics by forming a low-resistance source region and a drain region. It is an object of the present invention to provide a TFT capable of obtaining a good display by forming a gate electrode in a self-aligned manner, a manufacturing method thereof, and a liquid crystal display device.
【０００７】[0007]
【課題を解決するための手段】本発明のＴＦＴは、透明
基板上にパターニングされた遮光膜を覆って形成された
絶縁膜の上に、低抵抗な第１の半導体層からなるソース
領域およびドレイン領域が互いに離隔した状態で形成さ
れ、該ソース領域上およびドレイン領域上にわたって形
成された第２の半導体層の上に間にゲート絶縁膜を介し
て透明導電膜からなるゲート電極が形成され、該ソース
領域にソース電極が電気的に接続されると共に該ドレイ
ン領域にドレイン電極が電気的に接続されており、該ソ
ース領域及び該ドレイン領域が、該ソース領域及び該ド
レイン領域となる第１の半導体層上に塗布されたネガレ
ジストに対して裏面露光することにより該遮光膜と自己
整合的に形成されたレジストを使用して自己整合的に形
成され、該ゲート電極が、該ゲート電極となる透明導電
膜上に塗布されたポジレジストに対して裏面露光するこ
とにより該遮光膜と自己整合的に形成されたレジストを
使用して自己整合的に形成され、該ソース領域及び該ド
レイン領域と該ゲート電極とが自己整合した状態になっ
ており、そのことにより上記目的が達成される。According to the TFT of the present invention, a source region and a drain made of a low-resistance first semiconductor layer are formed on an insulating film formed by covering a light-shielding film patterned on a transparent substrate. Regions are formed apart from each other, anda gate electrode made of atransparent conductive film is formed on a second semiconductor layer formed over the source region and the drain region with a gate insulating film interposed therebetween. a drain electrode to the drain region with the source electrode in the source region is electrically connectedare electricallyconnected,該So
The source region and the drain region.
Negative applied on the first semiconductor layer to be a rain region
The light-shielding film and the self
Use self-aligned resist to form
Wherein the gate electrode is a transparent conductive material serving as the gate electrode.
Back exposure of the positive resist applied on the film
The resist formed in a self-aligned manner with the light shielding film
Formed in a self-aligned manner using the source region and the
The rain region and the gate electrode are self-aligned.
As a result, the above object is achieved.
【０００８】前記第１の半導体層が微結晶半導体または
多結晶半導体からなっていてもよい。[0008] The first semiconductor layer may be made of a microcrystalline semiconductor or a polycrystalline semiconductor.
【０００９】前記ゲート電極が透明電極、または透明電
極と金属電極とを組み合わせたものからなっていてもよ
い。The gate electrode may be formed of a transparent electrode or a combination of a transparent electrode and a metal electrode.
【００１０】[0010]
【００１１】前記第２の半導体層がアモルファスシリコ
ン、アモルファスシリコンゲルマニウムまたはアモルフ
ァスシリコンカーボンからなっていてもよく、多結晶シ
リコン、多結晶シリコンゲルマニウムまたは多結晶シリ
コンカーボンからなっていてもよく、微結晶シリコン、
微結晶シリコンゲルマニウムまたは微結晶シリコンカー
ボンからなっていてもよい。The second semiconductor layer may be made of amorphous silicon, amorphous silicon germanium or amorphous silicon carbon, or may be made of polycrystalline silicon, polycrystalline silicon germanium or polycrystalline silicon carbon. ,
It may be made of microcrystalline silicon germanium or microcrystalline silicon carbon.
【００１２】本発明のＴＦＴの製造方法は、透明基板上
に遮光膜を形成してパターニングし、該遮光膜を覆って
絶縁膜を形成する工程と、該絶縁膜上に低抵抗な第１の
半導体層を形成する工程と、該第１の半導体層上にネガ
レジストを塗布して基板裏面側から露光することによ
り、遮光膜と自己整合的に互いに離隔したソース領域お
よびドレイン領域をパターニングする工程と、該ソース
領域およびドレイン領域の上に渡って第２の半導体層を
形成し、該第２の半導体層の上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上に透明導電膜を形成する工
程と、該透明導電膜上にポジレジストを塗布して基板裏
面側から露光することにより、遮光膜と自己整合的にゲ
ート電極をパターニングする工程と、該ソース領域に接
続してソース電極を、該ドレイン領域に接続してドレイ
ン電極を形成する工程とを含み、そのことにより上記目
的が達成される。According to the method of manufacturing a TFT of the present invention, a light-shielding film is formed and patterned on a transparent substrate, an insulating film is formed to cover the light-shielding film, and a low-resistance first film is formed on the insulating film. Forming a semiconductor layer, and patterning a source region and a drain region separated from each other in a self-aligned manner with the light-shielding film by applying a negative resist on the first semiconductor layer and exposing the substrate from the back surface side Forming a second semiconductor layer over the source region and the drain region, forming a gate insulating film on the second semiconductor layer, and forming a transparent conductive film on the gate insulating film. Forming, applying a positive resist on the transparent conductive film and exposing from the back side of the substrate to pattern the gate electrode in a self-aligned manner with the light-shielding film; and connecting the source electrode to the source region. To And forming a drain electrode connected to the drain region, the object is achieved.
【００１３】本発明の液晶表示装置は、一対の基板間隙
に液晶層が設けられ、該一対の基板の一方に前記ＴＦＴ
がスイッチング素子として形成されており、そのことに
より上記目的が達成される。In the liquid crystal display device of the present invention, a liquid crystal layer is provided between a pair of substrates, and the TFT is provided on one of the pair of substrates.
Are formed as switching elements, thereby achieving the above object.
【００１４】[0014]
【作用】本発明のＴＦＴは、成膜により第１の半導体層
が形成されているので、低抵抗なソース領域およびドレ
イン領域が得られ、また、ソース−ドレイン間のリーク
電流を低くすることができる。In the TFT of the present invention, since the first semiconductor layer is formed by film formation, a low-resistance source region and a drain region can be obtained, and a source-drain leakage current can be reduced. it can.
【００１５】第１の半導体層のパターニングの際にネガ
レジストを用い、ゲート電極となる透明電極のパターニ
ングの際にポジレジストを用いて、基板裏面側から露光
すると、パターニング形成された遮光膜と自己整合的に
ソース領域、ドレイン領域およびゲート電極を形成する
ことができる。When a negative resist is used for patterning the first semiconductor layer and a positive resist is used for patterning a transparent electrode serving as a gate electrode, exposure is performed from the back side of the substrate. The source region, the drain region, and the gate electrode can be formed in a consistent manner.
【００１６】上記ゲート電極として透明電極と金属電極
とを組み合わせたものを用いると、より大型の液晶表示
装置に対応できる。When a combination of a transparent electrode and a metal electrode is used as the gate electrode, a larger liquid crystal display device can be used.
【００１７】上記遮光膜を補助容量用電極またはブラッ
クマトリクスとして用いると、液晶表示装置の開口率を
高くすることができる。When the light-shielding film is used as an auxiliary capacitance electrode or a black matrix, the aperture ratio of a liquid crystal display device can be increased.
【００１８】[0018]
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１９】（実施例１） 図１（ｅ）に、本実施例のスタガ型ＴＦＴを示す。この
ＴＦＴは、透明基板１上にパターニングされた遮光膜２
を覆って絶縁膜３が形成されている。絶縁膜３上にはソ
ース電極４およびドレイン電極４が形成され、その上に
ソース電極４およびドレイン電極４に接続して、低抵抗
な第１の半導体層からなるソース領域５およびドレイン
領域５が互いに離隔した状態で形成されている。その上
には、ソース領域５およびドレイン領域５に渡って第２
の半導体層６が形成され、第２の半導体層６上にゲート
絶縁膜７を間に介してゲート電極８が形成されている。
さらにその上を覆って、保護膜９が形成されている。ソ
ース領域５、ドレイン領域５およびゲート電極８は遮光
膜２と自己整合的に形成されている。Embodiment 1 FIG. 1E shows a staggered TFT of this embodiment. This TFT comprises a light-shielding film 2 patterned on a transparent substrate 1.
An insulating film 3 is formed to cover. A source electrode 4 and a drain electrode 4 are formed on the insulating film 3. A source region 5 and a drain region 5 made of a low-resistance first semiconductor layer are connected to the source electrode 4 and the drain electrode 4. They are formed separated from each other. On top of that, the second region extends over the source region 5 and the drain region 5.
Is formed, and a gate electrode 8 is formed on the second semiconductor layer6 with a gate insulating film 7 interposed therebetween.
Further, a protective film 9 is formed so as to cover it. The source region 5, the drain region 5, and the gate electrode 8 are formed in self-alignment with the light shielding film 2.
【００２０】このＴＦＴは、以下のようにして作製する
ことができる。まず、ガラスなどからなる透明基板１上
に、スパッタリングによりタンタル、チタン等を厚み約
２５０ｎｍに成膜し、図１（ａ）に示すように島状にパ
ターニングして遮光膜２を形成する。この遮光膜２の幅
は、後工程でチャネル長を決定することになるので精度
よくパターニングする必要があり、４μｍから１５μｍ
が望ましい。次に、パターニングした遮光膜２を覆うよ
うに、スパッタリングまたはＰ−ＣＶＤ法により、厚み
約２５０ｎｍのＳｉＯ2等からなる絶縁膜３を成膜す
る。This TFT can be manufactured as follows. First, on a transparent substrate 1 made of glass or the like, a film of tantalum, titanium or the like is formed to a thickness of about 250 nm by sputtering, and is patterned into an island shape as shown in FIG. The width of the light-shielding film 2 needs to be accurately patterned because the channel length is determined in a later step.
Is desirable. Next, an insulating film 3 made of SiO2 or the like having a thickness of about 250 nm is formed by sputtering or P-CVD so as to cover the patterned light shielding film 2.
【００２１】次に、スパッタリングにより厚み約３００
ｎｍのタンタルを成膜し、図１（ｂ）に示すようにパタ
ーニングしてソース電極４およびドレイン電極４を形成
する。続いて、Ｐ−ＣＶＤ装置にＳｉＨ4ガス、Ｈ2ガス
およびＰＨ3ガスを導入して成膜することにより、不純
物を添加した低抵抗な第１の半導体層として導電率が
０．０１Ωｃｍ-1〜１００Ωｃｍ-1のｎ型微結晶シリコ
ンを成膜する。この第１の半導体層上にネガレジストを
塗布し、基板１側から露光マスクと共に裏面露光するこ
とにより遮光膜２と自己整合的にレジスト膜を形成す
る。これをマスクとして第１の半導体層をエッチングす
ることにより、遮光膜２と自己整合的にソース領域５お
よびドレイン領域５を形成する。Next, the thickness is about 300 by sputtering.
A tantalum film having a thickness of nm is formed and patterned as shown in FIG. 1B to form a source electrode 4 and a drain electrode 4. Subsequently, by introducing a SiH4 gas, an H2 gas and a PH3 gas into a P-CVD apparatus to form a film, the conductivity is 0.01 Ωcm−1 as a low-resistance first semiconductor layer to which impurities are added. An n-type microcrystalline silicon film having a thickness of about 100 Ωcm-1 is formed. A negative resist is applied on the first semiconductor layer, and the back surface is exposed together with an exposure mask from the substrate 1 side to form a resist film in a self-aligned manner with the light shielding film 2. Using this as a mask, the first semiconductor layer is etched to form the source region 5 and the drain region 5 in self-alignment with the light shielding film 2.
【００２２】その上に、Ｐ−ＣＶＤ法によりｉ型のアモ
ルファスシリコンを成膜し、図１（ｃ）に示すように島
状にパターニングして第２の半導体層６を形成する。そ
の上に、Ｐ−ＣＶＤ法により厚み約２５０ｎｍのＳｉ3
Ｎ4またはＳｉＯ2等からなるゲート絶縁膜７を成膜す
る。An i-type amorphous silicon film is formed thereon by a P-CVD method, and is patterned into an island shape as shown in FIG. 1C to form a second semiconductor layer 6. On top of that, an Si3 layer having a thickness of about 250 nm is formed by a P-CVD method.
A gate insulating film 7 made of N4 or SiO2 is formed.
【００２３】続いて、スパッタリングにより厚み約２０
０ｎｍの酸化インジウムまたは酸化錫等からなる透明導
電膜を成膜する。この透明導電膜を、ポジレジストを用
いて遮光膜２より少し太めにパターニングした後、基板
１側から裏面露光することにより遮光膜２と自己整合的
にレジスト膜を形成する。これをマスクとして透明導電
膜をエッチングすることにより、遮光膜２と自己整合的
にゲート電極８を形成する。なお、上述したように遮光
膜２より少し太めに透明導電膜をパターニングすると、
以下の利点がある。すなわち、ゲート電極８の幅が低抵
抗層であるソース領域５とドレイン領域５との間よりも
狭くなると、ゲート電極８の下に形成されるチャネル層
へ低抵抗層（ソース領域やドレイン領域）５から電流が
流れるものの、抵抗の高い半導体層６を流れることから
電圧降下を起こし特性が低下する。このとき、数μｍ流
れると特性的には不良となる。逆に、少し太く（幅広）
すると、低抵抗層（ソース領域やドレイン領域）５から
数百オングストローム程度、半導体層６を流れて、抵抗
の低いチャネル層へ流れるため、特性低下を起こりにく
くできる。Subsequently, a thickness of about 20 was obtained by sputtering.
A transparent conductive film made of 0 nm indium oxide or tin oxide is formed. After patterning this transparent conductive film to be slightly thicker than the light-shielding film 2 using a positive resist, the back surface is exposed from the substrate 1 side to form a resist film in self-alignment with the light-shielding film 2. Using this as a mask, the transparent conductive film is etched to form the gate electrode 8 in a self-aligned manner with the light shielding film 2. When the transparent conductive film is patterned slightly thicker than the light shielding film 2 as described above,
There are the following advantages. In other words, when the width of the gate electrode 8 is smaller than that between the source region 5 and the drain region 5 which are low resistance layers, the low resistance layer (source region or drain region) is added to the channel layer formed below the gate electrode 8. Although the current flows from 5, the voltage drops due to the flow through the semiconductor layer 6 having a high resistance, and the characteristics are deteriorated. At this time, if a few μm flows, the characteristics are poor. Conversely, a little thick (wide)
Then, the semiconductor layer 6 flows from the low-resistance layer (source region or drain region) 5 to the semiconductor layer 6 by about several hundred angstroms, and flows to the channel layer having low resistance.
【００２４】その後、Ｐ−ＣＶＤ法により厚み約２５０
ｎｍのＳｉ3Ｎ4またはＳｉＯ2等からなる保護膜９を成
膜する。Thereafter, a thickness of about 250 is obtained by the P-CVD method.
A protective film 9 made of Si3 N4 or SiO2 having a thickness of nm is formed.
【００２５】このようにして得られるスタガ型ＴＦＴ
は、低抵抗なソース領域５およびドレイン領域５が得ら
れ、また、ソース−ドレイン間のリーク電流を低くでき
るため、特性を良好なものにできる。The staggered TFT thus obtained
Since the source region 5 and the drain region 5 having low resistance can be obtained and the leakage current between the source and the drain can be reduced, the characteristics can be improved.
【００２６】上記ＴＦＴ基板と、カラーフィルターおよ
びブラックマトリクスが形成された対向側基板とを貼り
合わせてから、両基板間隙に液晶を注入して分断するこ
とにより液晶パネルが形成できる。この液晶パネルにド
ライバ用の集積回路等を取り付けることにより液晶モジ
ュールが完成する。このようにして得られる液晶表示装
置は、ＴＦＴのソース領域５およびドレイン領域５とゲ
ート電極８とが自己整合的に形成されているので、表示
上のブロック別れの発生、引き込み電圧のバラツキによ
る焼き付きや残像の発生を防ぐことができる。A liquid crystal panel can be formed by laminating the above-mentioned TFT substrate and an opposing substrate on which a color filter and a black matrix are formed, and then injecting liquid crystal into a gap between the two substrates and dividing the liquid crystal panel. A liquid crystal module is completed by attaching a driver integrated circuit or the like to the liquid crystal panel. In the liquid crystal display device thus obtained, the source region 5 and the drain region 5 of the TFT and the gate electrode 8 are formed in a self-aligned manner. And afterimages can be prevented from occurring.
【００２７】（実施例２）図２（ｅ）に、本実施例の改
良型コプラナ構造のＴＦＴを示す。このＴＦＴは、ソー
ス電極４およびドレイン電極４が絶縁膜３上ではなく、
ゲート電極８を覆って形成された層間絶縁膜１０の上に
形成されており、ゲート絶縁膜７および層間絶縁膜１０
に形成されたコンタクトホールを介してソース領域５お
よびドレイン領域５に接続されている。それ以外は、実
施例１と同様な構成となっている。このＴＦＴの製造に
おいては、ソース電極４およびドレイン電極４の形成
を、第１の半導体層の形成前ではなく、ゲート電極８の
形成後に行う。Embodiment 2 FIG. 2E shows a TFT having an improved coplanar structure according to this embodiment. In this TFT, the source electrode 4 and the drain electrode 4 are not on the insulating film 3,
The gate insulating film 7 and the interlayer insulating film 10 are formed on the interlayer insulating film 10 formed so as to cover the gate electrode 8.
Is connected to the source region 5 and the drain region 5 through the contact hole formed in the first region. Otherwise, the configuration is the same as that of the first embodiment. In the manufacture of the TFT, the source electrode 4 and the drain electrode 4 are formed not before the formation of the first semiconductor layer but after the formation of the gate electrode 8.
【００２８】まず、ソース電極４およびドレイン電極４
を形成しないこと以外は実施例１と同様にして図２
（ａ）〜（ｄ）の工程を行う。First, the source electrode 4 and the drain electrode 4
2 in the same manner as in Example 1 except that
Steps (a) to (d) are performed.
【００２９】次に、ゲート電極８を覆うように、材質が
ＳｉＯ2等からなる層間絶縁膜１０をＰ−ＣＶＤ法によ
り成膜する。次に、パターニングおよびエッチング工程
により、ソース領域５およびドレイン領域５に達するよ
うに、ゲート絶縁膜７および層間絶縁膜１０にコンタク
トホールを形成する。その後、スパッタリングによりア
ルミニウム合金、チタン等の金属膜を成膜し、パターニ
ングすることによりソース領域５およびドレイン領域５
に電気的に接続されたソース電極４およびドレイン電極
４を形成する。Next, an interlayer insulating film 10 made of SiO2 or the like is formed by P-CVD so as to cover the gate electrode 8. Next, contact holes are formed in the gate insulating film 7 and the interlayer insulating film 10 so as to reach the source region 5 and the drain region 5 by a patterning and etching process. Thereafter, a metal film such as an aluminum alloy or titanium is formed by sputtering, and is patterned to form a source region 5 and a drain region 5.
To form a source electrode 4 and a drain electrode 4 which are electrically connected to the substrate.
【００３０】このようにして得られる改良コプラナ構造
のＴＦＴは、実施例１と同様に良好な特性が得られ、表
示上のブロック別れの発生、引き込み電圧のバラツキに
よる焼き付きや残像の発生を防ぐことができる。また、
この構造のＴＦＴは、ゲート電極８、ソース電極５およ
びドレイン電極５を全て最後の方の工程で形成できるの
で、ヒロック等の影響が少なく、低抵抗なアルミニウム
合金等を使用し易いという利点を有する。さらに信頼性
および良品率を向上させるためには、この上に保護膜を
形成しても良い。The TFT having the improved coplanar structure obtained in this manner has good characteristics as in the first embodiment, and prevents the occurrence of block separation on display and the occurrence of image sticking and afterimage due to variations in the pull-in voltage. Can be. Also,
The TFT having this structure has an advantage that the gate electrode 8, the source electrode 5 and the drain electrode 5 can be all formed in the last step, so that there is little influence of hillocks and the like and it is easy to use a low-resistance aluminum alloy or the like. . In order to further improve the reliability and the yield rate, a protective film may be formed thereon.
【００３１】上記実施例においては、低抵抗な第１の半
導体層５としてｎ型微結晶半導体を用いたが、固相成長
法またはレーザーアニール法により形成したｎ型多結晶
半導体を用いてもよい。この場合、シリコン以外に、多
結晶シリコンゲルマニウムや多結晶シリコンカーボンを
使用できる。また、本発明に用いることができる、上述
した微結晶半導体や多結晶半導体としては、ｎ型に限ら
ず、ｐ型のものを使用することが可能である。In the above embodiment, an n-type microcrystalline semiconductor was used as the low-resistance first semiconductor layer 5, but an n-type polycrystalline semiconductor formed by a solid phase growth method or a laser annealing method may be used. . In this case, besides silicon, polycrystalline silicon germanium or polycrystalline silicon carbon can be used. In addition, as the above-described microcrystalline semiconductor or polycrystalline semiconductor that can be used in the present invention, not only an n-type semiconductor but also a p-type semiconductor can be used.
【００３２】上記ゲート電極８として透明電極を用いた
が、透明電極と金属電極とを組み合わせてもよく、その
場合、より大型の液晶表示装置に対応することもでき
る。Although a transparent electrode is used as the gate electrode 8, a combination of a transparent electrode and a metal electrode may be used. In this case, a larger liquid crystal display device can be used.
【００３３】上記パターニングされた遮光膜２は、補助
容量用電極またはブラックマトリクスとして用いると、
液晶表示装置の開口率を高くすることができる。When the patterned light-shielding film 2 is used as an auxiliary capacitance electrode or a black matrix,
The aperture ratio of the liquid crystal display device can be increased.
【００３４】上記第２の半導体層６としてアモルファス
シリコンを用いたが、アモルファス半導体（アモルファ
スシリコン、アモルファスシリコンゲルマニウムまたは
アモルファスシリコンカーボンなど）、多結晶半導体
（多結晶シリコン、多結晶シリコンゲルマニウムまたは
多結晶シリコンカーボンなど）、微結晶半導体（微結晶
シリコン、微結晶シリコンゲルマニウムまたは微結晶シ
リコンカーボンなど）等、種々のものを用いることがで
きる。Although amorphous silicon is used for the second semiconductor layer 6, amorphous semiconductor (such as amorphous silicon, amorphous silicon germanium or amorphous silicon carbon), polycrystalline semiconductor (polycrystalline silicon, polycrystalline silicon germanium or polycrystalline silicon) is used. Various materials such as carbon, a microcrystalline semiconductor (microcrystalline silicon, microcrystalline silicon germanium, microcrystalline silicon carbon, or the like) can be used.
【００３５】[0035]
【発明の効果】以上の説明から明らかなように、本発明
によれば、成膜により低抵抗なソース領域およびドレイ
ン領域が得られ、ソース−ドレイン間のリーク電流を低
くすることができるので、良好な特性のＴＦＴが得られ
る。As is apparent from the above description, according to the present invention, a source region and a drain region having low resistance can be obtained by film formation, and a leak current between the source and the drain can be reduced. A TFT having good characteristics can be obtained.
【００３６】また、パターニングされた遮光膜と自己整
合的にソース領域、ドレイン領域およびゲート電極を形
成することができるので、表示上のブロック別れの発
生、引き込み電圧のバラツキによる焼き付きや残像の発
生を防ぐことができる。よって、液晶表示装置に好適に
用いることができる。Further, since the source region, the drain region and the gate electrode can be formed in a self-aligned manner with the patterned light-shielding film, the occurrence of block separation on the display and the occurrence of image sticking and afterimage due to variations in the pull-in voltage can be prevented. Can be prevented. Therefore, it can be suitably used for a liquid crystal display device.
【００３７】さらに、ゲート電極として透明電極と金属
電極とを組み合わせたものを用いると、より大型の液晶
表示装置に対応できる。パターニングされた遮光膜を補
助容量用電極またはブラックマトリクスとして用いる
と、液晶表示装置の開口率を高くすることができる。Further, when a combination of a transparent electrode and a metal electrode is used as the gate electrode, it is possible to cope with a larger liquid crystal display device. When the patterned light-shielding film is used as an auxiliary capacitance electrode or a black matrix, the aperture ratio of the liquid crystal display device can be increased.
【図１】（ａ）〜（ｅ）は実施例１のＴＦＴの製造工程
を示す断面図である。FIGS. 1A to 1E are cross-sectional views illustrating manufacturing steps of a TFT according to a first embodiment.
【図２】（ａ）〜（ｅ）は実施例２のＴＦＴの製造工程
を示す断面図である。FIGS. 2A to 2E are cross-sectional views illustrating steps of manufacturing a TFT according to a second embodiment.
１ 透明基板 ２ 遮光膜 ３ 絶縁膜 ４ ソース電極およびドレイン電極 ５ 低抵抗な第１の半導体層（ソース領域およびドレイ
ン領域） ６ 第２の半導体層 ７ ゲート絶縁膜 ８ ゲート電極 ９ 保護膜 １０ 層間絶縁膜Reference Signs List 1 transparent substrate 2 light-shielding film 3 insulating film 4 source electrode and drain electrode 5 low-resistance first semiconductor layer (source region and drain region) 6 second semiconductor layer 7 gate insulating film 8 gate electrode 9 protective film 10 interlayer insulation film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 G02F 1/1368 H01L 21/336──────────────────────────────────────────────────続 き Continuation of the front page (58) Field surveyed (Int.Cl.7 , DB name) H01L 29/786 G02F 1/1368 H01L 21/336
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389895AJP3215287B2 (en) | 1995-04-19 | 1995-04-19 | Thin film transistor, method of manufacturing the same, and liquid crystal display |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389895AJP3215287B2 (en) | 1995-04-19 | 1995-04-19 | Thin film transistor, method of manufacturing the same, and liquid crystal display |
| Publication Number | Publication Date |
|---|---|
| JPH08288519A JPH08288519A (en) | 1996-11-01 |
| JP3215287B2true JP3215287B2 (en) | 2001-10-02 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9389895AExpired - Fee RelatedJP3215287B2 (en) | 1995-04-19 | 1995-04-19 | Thin film transistor, method of manufacturing the same, and liquid crystal display |
| Country | Link |
|---|---|
| JP (1) | JP3215287B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9919913D0 (en)* | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| KR100759977B1 (en)* | 2001-08-20 | 2007-09-18 | 삼성전자주식회사 | Thin film transistor substrate with light leakage prevention structure |
| KR101488927B1 (en)* | 2008-07-14 | 2015-02-09 | 삼성디스플레이 주식회사 | Display substrate |
| US8946066B2 (en)* | 2011-05-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| Publication number | Publication date |
|---|---|
| JPH08288519A (en) | 1996-11-01 |
| Publication | Publication Date | Title |
|---|---|---|
| US6011274A (en) | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween | |
| US5990491A (en) | Active matrix device utilizing light shielding means for thin film transistors | |
| US6204520B1 (en) | Thin film transistor, liquid crystal display and fabricating methods thereof | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| US6359672B2 (en) | Method of making an LCD or X-ray imaging device with first and second insulating layers | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| US20030201436A1 (en) | Thin-film transistor display devices | |
| JPH09127551A (en) | Semiconductor device and active matrix substrate | |
| JP2000002892A (en) | Liquid crystal display device, matrix array substrate and method of manufacturing the same | |
| JP2780673B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JP2003347556A (en) | Thin film transistor plane display panel and manufacturing method therefor | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JPH10290012A (en) | Active matrix liquid crystal display unit and its manufacture | |
| JPH09318975A (en) | Thin film field effect transistor element array and method of manufacturing the same | |
| KR100272266B1 (en) | Thin film transistor and method of manufacturing same | |
| JP3602279B2 (en) | Active matrix type display circuit and manufacturing method thereof | |
| JP3215287B2 (en) | Thin film transistor, method of manufacturing the same, and liquid crystal display | |
| JPH0824185B2 (en) | Thin film transistor device and manufacturing method thereof | |
| JPH06204247A (en) | Manufacture of thin film transistor | |
| JP2004013003A (en) | Liquid crystal display | |
| TW400653B (en) | Thin film transistor, LCD having thin film transistors, and method for making TFT array board | |
| JPH10170951A (en) | Manufacturing method of liquid crystal display device | |
| JP3419073B2 (en) | Thin film transistor, method of manufacturing the same, and active matrix liquid crystal display device | |
| US5889290A (en) | Thin film transistor and manufacturing method thereof | |
| JPH0677486A (en) | Thin-film transistor element |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20010717 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20070727 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080727 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080727 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090727 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100727 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110727 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110727 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120727 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120727 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130727 Year of fee payment:12 | |
| LAPS | Cancellation because of no payment of annual fees |