【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
等のスイッチング素子を備えた液晶表示装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a switching element such as a thin film transistor.
【０００２】[0002]
【従来の技術】周辺駆動回路が一対の基板の一方に形成
されている従来の液晶表示装置を図４〜６を参照しなが
ら説明する。2. Description of the Related Art A conventional liquid crystal display device in which a peripheral driving circuit is formed on one of a pair of substrates will be described with reference to FIGS.
【０００３】図４は周辺駆動回路が形成されている基板
の平面図であり、図５は画素１個分のレイアウトを示す
図である。また、図６は、図５のＡ−Ａ線に沿った断面
図である。FIG. 4 is a plan view of a substrate on which a peripheral driving circuit is formed, and FIG. 5 is a diagram showing a layout for one pixel. FIG. 6 is a sectional view taken along line AA of FIG.
【０００４】図４に示すように、液晶表示装置の一方の
基板である絶縁性基板６１０上には、ゲート駆動回路３
２、ソース駆動回路３３、およびＴＦＴアレイ部３４が
形成されている。絶縁性基板６１０としては、ガラス基
板、石英基板等が用いられる。ゲート駆動回路３２は、
シフトレジスタ３２ａおよびバッファ３２ｂから構成さ
れる。ソース駆動回路３３は、シフトレジスタ３３ａお
よびバッファ３３ｂ、ならびに外部からビデオライン３
８に入力される映像信号のサンプリングを行うアナログ
スイッチ３９から構成される。As shown in FIG. 4, a gate drive circuit 3 is provided on an insulating substrate 610 which is one substrate of a liquid crystal display device.
2, a source drive circuit 33 and a TFT array section 34 are formed. As the insulating substrate 610, a glass substrate, a quartz substrate, or the like is used. The gate drive circuit 32
It comprises a shift register 32a and a buffer 32b. The source drive circuit 33 includes a shift register 33a and a buffer 33b, and a video line 3 from the outside.
8 comprises an analog switch 39 for sampling a video signal input to the switch 8.
【０００５】ＴＦＴアレイ部３４には、ゲート駆動回路
３２から延びる多数の平行なゲートバス配線６１６が配
されている。またソース駆動回路３２からは、多数のソ
ースバス配線６２０がゲートバス配線６１６に直交する
ように配設されている。これらのソースバス配線６２０
のそれぞれに、アナログスイッチ３９が接続されてい
る。さらに、ＴＦＴアレイ部３４には、ゲートバス配線
６１６に平行に付加容量共通配線６１４が配設されてい
る。In the TFT array section 34, a number of parallel gate bus lines 616 extending from the gate drive circuit 32 are arranged. Further, from the source drive circuit 32, a number of source bus lines 620 are provided so as to be orthogonal to the gate bus lines 616. These source bus lines 620
Is connected to an analog switch 39. Further, an additional capacitance common line 614 is provided in the TFT array section 34 in parallel with the gate bus line 616.
【０００６】２本のゲートバス配線６１６、２本のソー
スバス配線６２０、および付加容量共通配線６１４に囲
まれた矩形の領域には、薄膜トランジスタ（以下、単に
ＴＦＴと称する）３５、画素３６、および付加容量３７
が設けられている。ＴＦＴ３５は、画素３６とゲートバ
ス配線６１６およびソースバス配線６２０とを電気的に
接続するスイッチング素子として機能し、そのゲートは
ゲートバス配線６１６に、ソースはソースバス配線６２
０に接続されている。また、ＴＦＴ３５のドレインに
は、画素３６の画素電極が接続されている。画素電極、
絶縁基板６１０に対向する対向基板上に設けられた対向
電極（いずれも図示せず）、および画素電極と対向電極
との間に封入された液晶層とによって、画素３６が構成
される。また、付加容量共通配線６１４は、対向電極と
同じ電位の電極に接続されている。In a rectangular area surrounded by two gate bus lines 616, two source bus lines 620, and an additional capacitance common line 614, a thin film transistor (hereinafter simply referred to as a TFT) 35, a pixel 36, Additional capacity 37
Is provided. The TFT 35 functions as a switching element for electrically connecting the pixel 36 to the gate bus line 616 and the source bus line 620. The gate of the TFT 35 is connected to the gate bus line 616, and the source is set to the source bus line 62.
Connected to 0. The pixel electrode of the pixel 36 is connected to the drain of the TFT 35. Pixel electrode,
The pixel 36 is constituted by a counter electrode (none is shown) provided on the counter substrate facing the insulating substrate 610, and a liquid crystal layer sealed between the pixel electrode and the counter electrode. The additional capacitance common line 614 is connected to an electrode having the same potential as the counter electrode.
【０００７】次に、図５および６を参照しながら、図４
のＴＦＴアレイ部３４の構成をより詳細に説明する。絶
縁基板６１０上には、まず、ＴＦＴ３５の活性層として
用いられる多結晶シリコン薄膜６１１が例えば４０ｎｍ
〜８０ｎｍの厚さに形成され、次いでゲート絶縁膜６１
３がスパッタリングもしくはＣＶＤ法を用いて例えば８
０ｎｍ〜１５０ｎｍの厚さに形成される。続いて、後に
付加容量が形成される部分（図５および図６において斜
線で示されている部分）、つまり付加容量共通配線６１
４の下方に位置する部分に、リンイオンを１×１０
15（ｃｍ-2）の濃度で注入する。Next, referring to FIGS. 5 and 6, FIG.
The structure of the TFT array section 34 will be described in more detail. First, a polycrystalline silicon thin film 611 used as an active layer of the TFT 35 has a thickness of, for example, 40 nm on the insulating substrate 610.
To 80 nm in thickness, and then the gate insulating film 61
3 is, for example, 8 using sputtering or CVD.
It is formed to a thickness of 0 nm to 150 nm. Subsequently, a portion where an additional capacitance is to be formed later (a portion indicated by oblique lines in FIGS. 5 and 6), that is, an additional capacitance common wiring 61
In the portion located below 4, 4 × 10
Inject at a concentration of15 (cm-2 ).
【０００８】次に、ゲートバス配線６１６および付加容
量共通配線６１４として用いられる金属もしくは低抵抗
の多結晶シリコンの層を基板６１０上に形成し、これを
所定の形状にパターニングする。ゲートバス配線６１６
は図５に示すように突起部分を有しており、この突起部
分がＴＦＴ３５のゲート電極として機能する。次に、Ｔ
ＦＴ３５の導電型を決定するために、ゲート電極の上方
からリンイオンを１×１０15（ｃｍ-2）の濃度で注入
し、それによりシリコン薄膜６１１のゲート電極の下部
に位置する部分をＴＦＴ３５のチャネル部６１２とす
る。Next, a metal or low-resistance polycrystalline silicon layer used as the gate bus wiring 616 and the additional capacitance common wiring 614 is formed on the substrate 610 and is patterned into a predetermined shape. Gate bus wiring 616
Has a protruding portion as shown in FIG. 5, and the protruding portion functions as a gate electrode of the TFT 35. Next, T
In order to determine the conductivity type of the FT 35, phosphorus ions are implanted from above the gate electrode at a concentration of 1 × 1015 (cm−2 ). The unit is 612.
【０００９】次に、基板６１０上の全面にわたって、Ｓ
ｉＯ2もしくはＳｉＮxを用いて第１の層間絶縁膜６１５
を形成し、コンタクトホール６１８および６１９を設け
る。このコンタクトホール６１８および６１９を介し
て、ＴＦＴ３５のソースおよびドレインとそれぞれ接続
されるように、ソースバス配線６２０および積み上げ電
極６２１をＡｌ等の低抵抗の金属を用いて形成する。続
いて、第１の層間絶縁膜６１５と同様にＳｉＯ2もしく
はＳｉＮxを用いて第２の層間絶縁膜６２４を基板６１
０の全面に形成してから、コンタクトホール６２３の形
成を行い、次いでＩＴＯ等の透明導電膜を用いて画素電
極６２５を形成する。積み上げ電極６２１と画素電極６
２５とのオーミックコンタクトをとるために、ＴｉＷ等
の金属をバリアメタル６２６として使用してもよい。Next, S over the entire surface of the substrate 610
First interlayer insulating film 615 using SiO2 or SiNx
Is formed, and contact holes 618 and 619 are provided. The source bus wiring 620 and the stacked electrode 621 are formed using a low-resistance metal such as Al so as to be connected to the source and the drain of the TFT 35 via the contact holes 618 and 619, respectively. Subsequently, similarly to the first interlayer insulating film 615, the second interlayer insulating film 624 is formed on the substrate 61 using SiO2 or SiNx.
After the contact hole 623 is formed on the entire surface of the pixel electrode 0, a pixel electrode 625 is formed using a transparent conductive film such as ITO. Stacked electrode 621 and pixel electrode 6
A metal such as TiW may be used as the barrier metal 626 in order to make ohmic contact with the metal 25.
【００１０】このような構成を有する従来の液晶表示装
置においては、通常、点順次駆動が行われている。他の
駆動法として線順次駆動があるが、線順次駆動を行う場
合には、サンプリングされた１行分の信号をホールドす
るサンプリングコンデンサが必要であり、かつ、このコ
ンデンサに蓄えられた信号を一斉にホールドコンデンサ
に出力するトランスファー信号を印加する必要があるの
で、回路構成が複雑になる。点順次駆動は、それらを必
要とせず、単純な回路構成で実現することができるの
で、通常用いられている。なお、点順次駆動は、線順次
駆動に比べてＴＦＴの画素への書き込み速度を高速にす
ることが要求される。このため、画素ＴＦＴとしてａ−
ＳｉＴＦＴを用いた場合には点順次駆動は行われず、ｐ
−ＳｉＴＦＴを用いた場合に可能となる。In a conventional liquid crystal display device having such a structure, dot sequential driving is usually performed. As another driving method, there is line-sequential driving. In the case of performing line-sequential driving, a sampling capacitor for holding a sampled signal for one row is required, and signals stored in this capacitor are simultaneously transmitted. It is necessary to apply a transfer signal to be output to the hold capacitor, and the circuit configuration becomes complicated. Point-sequential driving is generally used because it does not require them and can be realized with a simple circuit configuration. Note that the dot sequential driving requires a higher writing speed of the TFT to the pixel than the line sequential driving. For this reason, a-
When the SiTFT is used, dot sequential driving is not performed, and pT
-It becomes possible when a Si TFT is used.
【００１１】点順次駆動では、図４に示すビデオライン
３８に入力された映像信号は、ソース駆動回路３３のア
ナログスイッチ３９によって順次サンプリングされ、ソ
ースバス配線６２０に書き込まれる。その後ゲート駆動
回路３２からの信号によってＴＦＴ３５がオン状態にな
ると、ソースバス配線６２０に書き込まれた映像信号は
画素３６に書き込まれる。したがって、ソースバス配線
６２０のそれぞれに書き込まれた映像信号に相当する電
荷は、少なくとも全てのソースバス配線６２０への書き
込みが終了するまで、確実にホールドされている必要が
ある。In the dot sequential driving, a video signal input to a video line 38 shown in FIG. 4 is sequentially sampled by an analog switch 39 of a source driving circuit 33 and written to a source bus wiring 620. Thereafter, when the TFT 35 is turned on by a signal from the gate drive circuit 32, the video signal written to the source bus line 620 is written to the pixel 36. Therefore, it is necessary that the electric charge corresponding to the video signal written to each of the source bus lines 620 is reliably held until at least the writing to all the source bus lines 620 is completed.
【００１２】[0012]
【発明が解決しようとする課題】ここで、ソースバス配
線６２０の容量が小さい場合には、アナログスイッチ３
９を介して書き込まれる電荷量が少ないために、画素３
６への書き込みが不十分となり、コントラスト不足とな
ってしまう。特に、層間絶縁膜として比誘電率が小さ
く、膜厚の厚いものを用いた場合には、ソースバス配線
６２０とそれに交差している配線との交差部に形成され
る容量も小さくなり、ますますソースバス配線６２０の
容量は小さくなる。Here, if the capacity of the source bus wiring 620 is small, the analog switch 3
9 because the amount of charge written through the pixel 9 is small.
6 becomes insufficient, resulting in insufficient contrast. In particular, when a relatively thick dielectric film is used as the interlayer insulating film, the capacitance formed at the intersection between the source bus wiring 620 and the wiring crossing the source bus wiring 620 becomes smaller. The capacity of the source bus wiring 620 becomes smaller.
【００１３】ソースバス配線６２０の容量不足に起因す
るコントラスト不足を防止するための方法として、例え
ば特開昭６２−１７８２９６号公報には、ソースバス配
線６２０に、ＴＦＴ３５と同一構造のＭＯＳ型キャパシ
タによるサンプルホールド容量を形成することが提案さ
れている。しかしながら、このようなＭＯＳ型キャパシ
タは、ＴＦＴ３５が設けられる側の基板の作製工程後に
行われる配向膜へのラビング処理において、静電気によ
る絶縁破壊を起こしやすい。ＭＯＳ型キャパシタの絶縁
破壊は、それが設けられているソースバス配線６２０に
接続されている画素に本来の信号を書き込むことができ
なくなるので、ライン欠陥となる。As a method for preventing insufficient contrast due to insufficient capacity of the source bus wiring 620, for example, Japanese Unexamined Patent Publication No. Sho 62-178296 discloses that a source bus wiring 620 is provided with a MOS capacitor having the same structure as the TFT 35. It has been proposed to form a sample and hold capacitor. However, such a MOS capacitor is liable to cause dielectric breakdown due to static electricity in a rubbing process on an alignment film performed after a manufacturing process of a substrate on which the TFT 35 is provided. The dielectric breakdown of the MOS capacitor causes a line defect because an original signal cannot be written to a pixel connected to the source bus line 620 provided with the MOS capacitor.
【００１４】このようなライン欠陥は、例えば特開平７
−１７５０８２号公報に示されているように、サンプル
ホールド容量を複数個並列に形成して、絶縁破壊が起こ
ったときに不良となった容量を切り放すことにより修正
することもできる。しかし、この場合、欠陥修正のため
の工程が新たに加わることになる。Such a line defect is described in, for example,
As disclosed in JP-A-175082, a plurality of sample-and-hold capacitors can be formed in parallel, and correction can be made by cutting off a capacitor that has become defective when dielectric breakdown occurs. However, in this case, a step for defect correction is newly added.
【００１５】本発明はこのような現状に鑑みてなされた
ものであり、その目的は、欠陥を引き起こすことのない
構成の容量をソースバス配線に形成し、それにより十分
な電荷を保持し、画素に書き込むことができる液晶表示
装置を提供することである。The present invention has been made in view of such a situation, and an object of the present invention is to form a capacitor having a configuration that does not cause a defect on a source bus line, thereby holding a sufficient charge, and It is an object of the present invention to provide a liquid crystal display device that can write data into a liquid crystal display.
【００１６】[0016]
【課題を解決するための手段】本発明の液晶表示装置
は、一対の基板と、該一対の基板に挟まれた液晶層とを
備えており、複数の画素から構成される表示部を有する
液晶表示装置であって、該一対の基板の一方には、該複
数の画素にそれぞれ設けられた複数の画素電極と、該複
数の画素を駆動するための複数のゲートバス配線および
複数のソースバス配線と、該ゲートバス配線および該ソ
ースバス配線を覆う層間絶縁膜と、該ゲートバス配線と
該ソースバス配線との交点に設けられたスイッチング素
子とが形成されており、該ソースバス配線の該表示部の
外部に位置する部分の上方には、該層間絶縁膜に設けら
れたコンタクトホールを介して該ソースバス配線の部分
と接続されている被覆電極が形成されており、前記一対
の基板の他方には、前記被覆電極および前記画素電極と
対向する対向電極が形成されており、該被覆電極、該対
向電極および前記液晶層は、前記ソースバス配線に書き
込まれた電荷を保持するための容量を形成しており、そ
のことにより上記目的が達成される。A liquid crystal display device according to the present invention comprises a pair of substrates and a liquid crystal layer sandwiched between the pair of substrates, and has a liquid crystal display having a display section composed of a plurality of pixels. In a display device, one of the pair of substrates includes a plurality of pixel electrodes provided in the plurality of pixels, a plurality of gate bus lines for driving the plurality of pixels, and a plurality of source bus lines. And an interlayer insulating film covering the gate bus wiring and the source bus wiring, and a switching element provided at an intersection of the gate bus wiring and the source bus wiring. above the portion located outside parts,and coated electrode via a contact hole provided in the interlayer insulating film is connected to a portion of the source bus lines areformed, the pair
The other of the substrates, the covering electrode and the pixel electrode
A facing counter electrode is formed, and the coated electrode and the pair are formed.
The counter electrode and the liquid crystal layer are written on the source bus wiring.
A capacitor is formed to hold the stored charge.
Thus, the above object is achieved .
【００１７】前記被覆電極は、前記画素電極と同じ材料
から形成されていてもよい。The covering electrode may be formed from the same material as the pixel electrode.
【００１８】前記層間絶縁膜は、感光性アクリル樹脂で
あってもよい。The interlayer insulating film may be made of a photosensitive acrylic resin.
【００１９】[0019]
【００２０】前記液晶表示装置は、点順次駆動が行われ
てもよい。The liquid crystal display device may be driven in a dot-sequential manner.
【００２１】前記スイッチング素子は、ｐ−ＳｉＴＦＴ
であってもよい。The switching element is a p-Si TFT
It may be.
【００２２】前記被覆電極は、前記ソースバス配線の幅
よりも広い幅を有していてもよい。[0022] The covering electrode may have a width wider than a width of the source bus wiring.
【００２３】以下、作用について説明する。The operation will be described below.
【００２４】本発明の液晶表示装置では、上述したよう
に、ソースバス配線の表示部の外部に位置する部分の上
方の層間絶縁膜にコンタクトホールを設け、ソースバス
配線のその部分を覆うように被覆電極を形成している。
このため、一対の基板を貼り合わせる際に、シール樹脂
を塗布した部分でソースバス配線が断線するというよう
な事態を防ぐことができる。In the liquid crystal display device of the present invention, as described above, a contact hole is provided in the interlayer insulating film above a portion of the source bus line located outside the display section, so as to cover that portion of the source bus line. A coated electrode is formed.
For this reason, when bonding a pair of substrates, it is possible to prevent a situation in which the source bus wiring is disconnected at a portion where the seal resin is applied.
【００２５】層間絶縁膜として感光性アクリル樹脂を用
いることにより、製造プロセスを単純にすることができ
る。By using a photosensitive acrylic resin as the interlayer insulating film, the manufacturing process can be simplified.
【００２６】また、被覆電極と対向電極との間で液晶材
料により容量を形成することにより、わざわざゲート絶
縁膜を利用して容量を形成する必要がなくなり、静電破
壊によるライン欠陥は起こらない。Further, by forming a capacitor between the covering electrode and the counter electrode using a liquid crystal material, it is not necessary to use a gate insulating film to form the capacitor, and line defects due to electrostatic breakdown do not occur.
【００２７】さらに、本発明の液晶表示装置ではソース
バス配線の容量を大きくとることができるので、点順次
駆動が行われたとしても、アナログスイッチから書き込
まれる電荷量が少なくなることを防ぐことができる。し
たがって、画素への電荷の書き込みが不十分であること
に起因するコントラスト不足が生じることはない。Further, in the liquid crystal display device of the present invention, since the capacity of the source bus wiring can be increased, it is possible to prevent the amount of charge written from the analog switch from being reduced even when the dot sequential driving is performed. it can. Therefore, insufficient contrast does not occur due to insufficient writing of charges to the pixels.
【００２８】[0028]
【発明の実施の形態】以下、図面を参照しながら、本発
明の液晶表示装置を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display device according to the present invention will be described with reference to the drawings.
【００２９】図１は、本発明の液晶表示装置の構成を模
式的に示す図である。この液晶表示装置は、ＴＦＴ基板
１０１および対向基板１０７を有している。ＴＦＴ基板
１０１上には、複数の画素がマトリクス状に配置されて
いる表示部１０２が設けられており、さらに画素を駆動
するためのゲート駆動回路１０３およびソース駆動回路
１０４が表示部１０２の周辺に形成されている。ゲート
駆動回路１０３からはゲートバス配線１０５が、またソ
ース駆動回路１０４からはソースバス配線１０６が表示
部１０２内に延びている。ゲートバス配線１０５とソー
スバス配線１０６とは互いに直交するように配置されて
いる。さらに、図１には示していないが、表示部１０２
には付加容量共通配線がゲートバス配線１０５と平行に
設けられている。FIG. 1 is a diagram schematically showing the configuration of the liquid crystal display device of the present invention. This liquid crystal display device has a TFT substrate 101 and a counter substrate 107. A display portion 102 in which a plurality of pixels are arranged in a matrix is provided over a TFT substrate 101, and a gate drive circuit 103 and a source drive circuit 104 for driving the pixels are provided around the display portion 102. Is formed. A gate bus wiring 105 extends from the gate driving circuit 103 and a source bus wiring 106 extends from the source driving circuit 104 into the display unit 102. The gate bus wiring 105 and the source bus wiring 106 are arranged to be orthogonal to each other. Further, although not shown in FIG.
, An additional capacitance common line is provided in parallel with the gate bus line 105.
【００３０】ＴＦＴ基板１０１と対向基板１０７とはシ
ール樹脂１０８によって貼り合わせられており、その間
には液晶材料が封入され、液晶層１１１（図２参照）が
形成されている。対向基板１０７上に形成された対向電
極１１０と各画素の画素電極とによって液晶層１１１に
選択的に電圧を印加することにより、表示が行われる。The TFT substrate 101 and the counter substrate 107 are bonded to each other with a seal resin 108, and a liquid crystal material is sealed between them to form a liquid crystal layer 111 (see FIG. 2). Display is performed by selectively applying a voltage to the liquid crystal layer 111 by the counter electrode 110 formed on the counter substrate 107 and the pixel electrode of each pixel.
【００３１】各画素のレイアウトは、図５に示す従来の
液晶表示装置のレイアウトと同様である。本発明の液晶
表示装置における、図５のＡ−Ａ線に沿った断面を図３
に示す。The layout of each pixel is the same as the layout of the conventional liquid crystal display device shown in FIG. FIG. 3 is a sectional view taken along line AA of FIG. 5 in the liquid crystal display device of the present invention.
Shown in
【００３２】以下、本発明の液晶表示装置の製造方法の
例を説明する。Hereinafter, an example of a method for manufacturing a liquid crystal display device of the present invention will be described.
【００３３】まず、先に説明した従来の液晶表示装置と
同様に、ＴＦＴ基板１０１上に活性層となる多結晶シリ
コン薄膜１１を４０ｎｍ〜８０ｎｍの厚さに形成し、そ
の上にゲート絶縁膜１３をスパッタリングもしくはＣＶ
Ｄ法により形成する。ゲート絶縁膜１３としてはＳｉＯ
2膜またはＳｉＮx膜を用いることができる。本実施の形
態では、ＴＦＴ基板１０１としてガラス基板を用い、そ
の上に、多結晶シリコン薄膜１１を５０ｎｍの厚さに形
成し、次いでＳｉＯ2膜をＣＶＤ法を用いて８０ｎｍの
厚さに形成した。次いで、後に付加容量が形成される部
分（図３における斜線の部分）、すなわち付加容量共通
配線１１４の下方に位置することになる部分に、リンイ
オンを注入し、低抵抗化する。First, similarly to the above-described conventional liquid crystal display device, a polycrystalline silicon thin film 11 serving as an active layer is formed on a TFT substrate 101 to a thickness of 40 nm to 80 nm, and a gate insulating film 13 is formed thereon. Sputtering or CV
Formed by Method D. The gate insulating film 13 is made of SiO
Two films or SiNx films can be used. In this embodiment, a glass substrate is used as the TFT substrate 101, a polycrystalline silicon thin film 11 is formed thereon with a thickness of 50 nm, and then a SiO2 film is formed with a thickness of 80 nm using a CVD method. . Next, phosphorus ions are implanted into the portion where the additional capacitance is to be formed later (the hatched portion in FIG. 3), that is, the portion located below the additional capacitance common wiring 114, to reduce the resistance.
【００３４】続いて、ゲートバス配線１０５および付加
容量共通配線１１４として用いられるＡｌ膜もしくは多
結晶シリコン膜を形成し、所定の形状にパターニングす
る。このときゲート絶縁膜１３も同時にパターニングさ
れる。上述した従来の液晶表示装置と同様に、本発明の
液晶表示装置においてもゲートバス配線１０５は突起部
分を有しており、この突起部分が図３に示すＴＦＴのゲ
ート電極１０５ａとして用いられる。本実施の形態で
は、スパッタリング法を用いてＡｌ膜を３００ｎｍの厚
さに形成した。パターニング後、ＴＦＴの導電型を決定
するために、ゲート電極１０５ａの上方からゲート電極
１０５ａをマスクとして、多結晶シリコン薄膜１１にリ
ンイオンを注入する。これにより、多結晶シリコン薄膜
１１に、ノンドープのチャネル領域１２を形成し、チャ
ネル領域１２以外の領域は高濃度不純物領域とする。本
実施の形態ではリンイオンを１×１０15（ｃｍ-2）の濃
度で注入した。なお、活性層１１において、チャネル領
域１２の近傍に、低濃度不純物領域もしくはノンドープ
領域を設けて、ＴＦＴのオフ時にリーク電流が少なくな
るような構成としてもよい。Subsequently, an Al film or a polycrystalline silicon film used as the gate bus wiring 105 and the additional capacitance common wiring 114 is formed and patterned into a predetermined shape. At this time, the gate insulating film 13 is simultaneously patterned. Similar to the above-described conventional liquid crystal display device, the liquid crystal display device of the present invention also has a gate bus line 105 having a projecting portion, and this projecting portion is used as the gate electrode 105a of the TFT shown in FIG. In this embodiment mode, the Al film is formed to a thickness of 300 nm by a sputtering method. After patterning, phosphorus ions are implanted into the polycrystalline silicon thin film 11 from above the gate electrode 105a using the gate electrode 105a as a mask to determine the conductivity type of the TFT. As a result, a non-doped channel region 12 is formed in the polycrystalline silicon thin film 11, and the region other than the channel region 12 is made a high-concentration impurity region. In this embodiment mode, phosphorus ions are implanted at a concentration of 1 × 1015 (cm−2 ). In the active layer 11, a low-concentration impurity region or a non-doped region may be provided in the vicinity of the channel region 12, so that the leakage current is reduced when the TFT is turned off.
【００３５】次に、ＴＦＴ基板１０１の全面にわたっ
て、第１の層間絶縁膜１５を形成し、これにコンタクト
ホール１８および１９を設ける。この層間絶縁膜１５の
厚さは２μｍ以上とするのが好ましい。この場合には、
層間絶縁膜１５の表面を、層間絶縁膜１５の下部に位置
する各構成要素の有無・形状の影響を受けない平坦な表
面とすることができる。本実施の形態では、第１の層間
絶縁膜１５として感光性アクリル樹脂を用い、これをス
ピンコート法により２．５μｍの厚さに塗布し、その
後、露光・現像を行ってコンタクトホール１８および１
９を形成した。感光性の絶縁材料を用いることにより、
露光および現像工程のみでコンタクトホールの形成が可
能となり、製造プロセスが単純になる。Next, a first interlayer insulating film 15 is formed over the entire surface of the TFT substrate 101, and contact holes 18 and 19 are provided in the first interlayer insulating film 15. It is preferable that the thickness of the interlayer insulating film 15 be 2 μm or more. In this case,
The surface of the interlayer insulating film 15 can be a flat surface that is not affected by the presence / absence and shape of each component located below the interlayer insulating film 15. In the present embodiment, a photosensitive acrylic resin is used as the first interlayer insulating film 15, which is applied to a thickness of 2.5 μm by a spin coating method, and then exposed and developed to form contact holes 18 and 1.
9 was formed. By using a photosensitive insulating material,
The contact hole can be formed only by the exposure and development steps, and the manufacturing process is simplified.
【００３６】次に、ソースバス配線１０６および積み上
げ電極２１として用いられるＡｌ等の低抵抗金属膜を形
成し、これを所定の形状にパターニングしてソースバス
配線１０６および積み上げ電極２１を得る。本実施の形
態では、Ａｌ膜を３００ｎｍの厚さに形成した。Next, a low-resistance metal film such as Al used as the source bus wiring 106 and the stacked electrode 21 is formed, and this is patterned into a predetermined shape to obtain the source bus wiring 106 and the stacked electrode 21. In this embodiment, the Al film is formed to a thickness of 300 nm.
【００３７】続いて、ＴＦＴ基板１０１の全面にわたっ
て、第２の層間絶縁膜２４を形成し、これにコンタクト
ホール２３を設ける。さらに、その上に透明導電膜を形
成し、所定の形状にパターニングすることにより画素電
極２５を形成する。本実施の形態では、第１の層間絶縁
膜１５と同様に、層間絶縁膜２４の材料として感光性ア
クリル樹脂を用い、これをスピンコート法により２．５
μｍの厚さに塗布した後、露光工程および現像工程によ
りコンタクトホール２３を形成した。また、画素電極２
５として、厚さ１５０ｎｍに形成したＩＴＯ膜を用い
た。なお、積み上げ電極２１と画素電極２５とのコンタ
クトのオーミック性が問題となる場合には、コンタクト
ホール２３にバリアメタルを形成してもよい。以上のよ
うにして、ＴＦＴ基板１０１上に、表示部１０２が形成
される。Subsequently, a second interlayer insulating film 24 is formed over the entire surface of the TFT substrate 101, and a contact hole 23 is provided in the second interlayer insulating film 24. Further, a pixel electrode 25 is formed by forming a transparent conductive film thereon and patterning it into a predetermined shape. In this embodiment, like the first interlayer insulating film 15, a photosensitive acrylic resin is used as a material of the interlayer insulating film 24, and the photosensitive acrylic resin is formed by a spin coating method.
After coating to a thickness of μm, a contact hole 23 was formed by an exposure step and a development step. Also, the pixel electrode 2
As No. 5, an ITO film formed to a thickness of 150 nm was used. If ohmic contact between the stacked electrode 21 and the pixel electrode 25 becomes a problem, a barrier metal may be formed in the contact hole 23. As described above, the display unit 102 is formed on the TFT substrate 101.
【００３８】このように本実施形態においては、層間絶
縁膜１５および２４として、比誘電率が小さく、かつ膜
厚の厚い有機材料の膜を用いている。このため、ソース
バス配線の容量は小さくなってしまい、コントラスト不
足になりかねない。これを防ぐために、本発明の液晶表
示装置では、表示部１０２とソース駆動回路１０４との
間のソースバス配線１０６を利用して、ソースバス配線
１０６に容量を設けている。以下、本発明の液晶表示装
置の表示部１０２とソース駆動回路１０４との間の部分
の構成を図２を参照しながら説明する。As described above, in the present embodiment, as the interlayer insulating films 15 and 24, a film of an organic material having a small relative dielectric constant and a large film thickness is used. For this reason, the capacity of the source bus wiring becomes small, and the contrast may be insufficient. In order to prevent this, in the liquid crystal display device of the present invention, a capacitance is provided in the source bus wiring 106 by using the source bus wiring 106 between the display unit 102 and the source driving circuit 104. Hereinafter, a configuration of a portion between the display unit 102 and the source driving circuit 104 of the liquid crystal display device of the present invention will be described with reference to FIG.
【００３９】図２は、図１のｇ−ｇ線に沿った断面図で
ある。図２に示すように、表示部１０２とソース駆動回
路１０４との間の部分では、ソースバス配線１０６は、
平坦な表面を有する第１の層間絶縁膜１５上に形成され
ており、その上に第２の層間絶縁膜２４がＴＦＴ基板１
０１の全面にわたって形成されている。層間絶縁膜２４
の表示部１０２内の部分には、上述したようにＴＦＴの
ドレインと画素電極２５とを接続するためのコンタクト
ホール２３が形成されているが、表示部１０２とソース
駆動回路１０４との間の部分では、図２に示すようにコ
ンタクトホール１１２が各ソースバス配線１０６の上方
に形成される。本実施形態では、層間絶縁膜２４として
感光性アクリル樹脂の膜を用いるので、コンタクトホー
ル１１２は、露光工程および現像工程のみによって形成
される。FIG. 2 is a sectional view taken along the line gg of FIG. As shown in FIG. 2, in a portion between the display unit 102 and the source driving circuit 104, the source bus wiring 106
The TFT substrate 1 is formed on a first interlayer insulating film 15 having a flat surface, and a second interlayer insulating film 24 is formed thereon.
01 is formed over the entire surface. Interlayer insulating film 24
The contact hole 23 for connecting the drain of the TFT and the pixel electrode 25 is formed in the portion inside the display section 102 as described above, but the portion between the display section 102 and the source drive circuit 104 is formed. In FIG. 2, a contact hole 112 is formed above each source bus wiring 106 as shown in FIG. In the present embodiment, since a photosensitive acrylic resin film is used as the interlayer insulating film 24, the contact holes 112 are formed only by the exposure step and the development step.
【００４０】次に、表示部１０２とソース駆動回路１０
４との間のソースバス配線１０６を覆うように被覆電極
１０９を形成する。図１では、図面を簡略にするために
一部の被覆電極１０９しか示していないが、実際にはソ
ースバス配線１０６の全ての上に設けられている。被覆
電極１０９は、画素電極２５となる透明導電膜をパター
ニングすることによって画素電極２５と同時に形成され
る。この被覆電極１０９の幅Ｌ２をソースバス配線１０
６の幅Ｌ１よりも広くすれば、効果的に容量を形成する
ことができる。本実施形態では、ソースバス配線の幅Ｌ
１を５μｍ、被覆電極１０９の幅Ｌ２を２０μｍとし
た。この被覆電極１０９は、対向基板１０７上に形成さ
れる対向電極１１０と、液晶層１１１を挟んで対向し、
容量を形成する。この容量によって、ソースバス配線１
０６に書き込まれた電荷が保持される。本実施形態にお
いては、コントラスト不足という問題を防ぐためには、
被覆電極１０９と対向電極１１０とによって形成される
容量を２ｐＦとした。電荷を保持するのに十分な容量を
確保するように、被覆電極１０９の幅Ｌ２が決定され
る。Next, the display section 102 and the source drive circuit 10
4, a covering electrode 109 is formed so as to cover the source bus wiring 106. FIG. 1 shows only a part of the covered electrodes 109 for simplification of the drawing, but is actually provided on all of the source bus lines 106. The covering electrode 109 is formed at the same time as the pixel electrode 25 by patterning the transparent conductive film to be the pixel electrode 25. The width L2 of the covering electrode 109 is determined by the source bus wiring 10
If the width is wider than the width L1, the capacitance can be effectively formed. In the present embodiment, the width L of the source bus wiring is
1 was 5 μm, and the width L2 of the covered electrode 109 was 20 μm. The covering electrode 109 faces a counter electrode 110 formed on the counter substrate 107 with the liquid crystal layer 111 interposed therebetween.
Form capacitance. This capacitance causes the source bus wiring 1
The electric charge written in 06 is held. In the present embodiment, in order to prevent the problem of insufficient contrast,
The capacitance formed by the covered electrode 109 and the counter electrode 110 was 2 pF. The width L2 of the covering electrode 109 is determined so as to secure a sufficient capacity to hold the electric charge.
【００４１】以上述べたように、本発明の液晶表示装置
では、複数の画素が配置される表示部１０２とソース駆
動回路１０４との間にソースバス配線１０６に書き込ま
れた電荷を保持するための容量を形成している。したが
って、層間絶縁膜として比誘電率が小さいものを用いた
場合でも、十分なコントラストの表示を行うことができ
る。As described above, in the liquid crystal display device of the present invention, between the display section 102 in which a plurality of pixels are arranged and the source drive circuit 104, the charge written in the source bus wiring 106 is held. Forming a capacitance. Therefore, even when an interlayer insulating film having a small relative dielectric constant is used, a display with a sufficient contrast can be performed.
【００４２】また、本発明の液晶表示装置では、表示部
１０２とソース駆動回路１０４との間の配線は、配線１
０６と被覆電極１０９との２層構造である。この２層構
造は、ＴＦＴ基板１０１と対向基板１０７とを貼り合わ
せる際に生じ得る、シール樹脂１０８が塗布された部分
における断線を防ぐのにも有効である。ゲートバス配線
のシール部に被覆電極を設けてゲートバス配線の断線を
防ぐこともできる。In the liquid crystal display device of the present invention, the wiring between the display section 102 and the source driving circuit 104 is the wiring 1
6 and a covered electrode 109. This two-layer structure is also effective for preventing disconnection at a portion where the seal resin 108 is applied, which may occur when the TFT substrate 101 and the counter substrate 107 are bonded to each other. A covering electrode may be provided on the seal portion of the gate bus wiring to prevent disconnection of the gate bus wiring.
【００４３】さらに、本発明の液晶表示装置では、ソー
スバス配線１０６は、表示部１０２内でも、表示部１０
２とソース駆動回路１０４との間の部分でも透明導電膜
によって覆うことが可能である。この場合、透明導電膜
をエッチングして画素電極２５および被覆電極１０９を
形成する際に、ソースバス配線１０６がエッチャントに
よってダメージを受けることはなく、透明導電膜をエッ
チングする際のソースバス配線１０６の断線を防ぐこと
ができる。Further, in the liquid crystal display device of the present invention, the source bus wiring 106
2 and the source drive circuit 104 can be covered with the transparent conductive film. In this case, when the transparent conductive film is etched to form the pixel electrode 25 and the covering electrode 109, the source bus wiring 106 is not damaged by the etchant, and the source bus wiring 106 is not etched when the transparent conductive film is etched. Disconnection can be prevented.
【００４４】[0044]
【発明の効果】以上説明したように、本発明の液晶表示
装置では、表示部とソース駆動回路との間の部分におい
て、ソースバス配線を覆うように被覆電極を形成し、こ
の被覆電極と対向基板上の対向電極との間に形成される
容量を、ソースバス配線に書き込まれた電荷を保持する
のに用いる。このため、層間絶縁膜として、比誘電率が
小さく、かつ膜厚の厚い膜、例えば有機材料等を用いら
れたとしても、十分な電荷を保持することができる。し
たがって点順次駆動を行う場合であっても、画素への電
荷の書き込みが不十分であることに起因するコントラス
ト不足を防ぐことができる。As described above, in the liquid crystal display device of the present invention, a covering electrode is formed so as to cover the source bus wiring in a portion between the display section and the source drive circuit, and the covering electrode is opposed to the covering electrode. The capacitance formed between the substrate and the counter electrode is used to hold the electric charge written to the source bus wiring. For this reason, even if a film having a small relative dielectric constant and a large film thickness, for example, an organic material or the like is used as the interlayer insulating film, a sufficient charge can be held. Therefore, even in the case of performing the dot sequential driving, it is possible to prevent insufficient contrast due to insufficient writing of electric charge to the pixel.
【００４５】また、このような被覆電極を設けることに
より、表示部とソース駆動回路との間の配線は２層構造
となり、一対の基板を貼り合わせる際のシール部におけ
る断線を防ぐことができる。Further, by providing such a covering electrode, the wiring between the display portion and the source drive circuit has a two-layer structure, and it is possible to prevent disconnection at the seal portion when a pair of substrates are bonded.
【００４６】さらに、層間絶縁膜として感光性アクリル
樹脂を用いることにより、製造プロセスを簡略化するこ
とができる。Further, by using a photosensitive acrylic resin as the interlayer insulating film, the manufacturing process can be simplified.
【００４７】また、従来のようにわざわざゲート絶縁膜
を利用してソースバス配線に容量を形成する必要がなく
なる。したがって、静電破壊によるライン欠陥は起こら
ない。Further, it is not necessary to form a capacitance on the source bus wiring by using the gate insulating film as in the conventional case. Therefore, no line defect due to electrostatic breakdown occurs.
【図１】本発明の実施の形態による液晶表示装置の模式
図である。FIG. 1 is a schematic diagram of a liquid crystal display device according to an embodiment of the present invention.
【図２】本発明の実施の形態によるソースバス配線の断
面図である。FIG. 2 is a sectional view of a source bus wiring according to the embodiment of the present invention;
【図３】本発明の実施の形態における画素の断面図であ
る。FIG. 3 is a cross-sectional view of a pixel according to the embodiment of the present invention.
【図４】周辺駆動回路を一体に形成した従来の液晶表示
装置の構成を模式的に示す図である。FIG. 4 is a diagram schematically showing a configuration of a conventional liquid crystal display device in which a peripheral drive circuit is formed integrally.
【図５】図４の液晶表示装置の画素１個分のレイアウト
を示す図である。FIG. 5 is a diagram showing a layout for one pixel of the liquid crystal display device of FIG. 4;
【図６】図５のＡ−Ａ線に沿った断面図である。FIG. 6 is a sectional view taken along the line AA of FIG. 5;
１１ 多結晶シリコン薄膜 １２ チャネル領域 １３ ゲート絶縁膜 １５ 第１の層間絶縁膜 １８、１９、２３ コンタクトホール ２４ 第２の層間絶縁膜 ２５ 画素電極 １０１ ＴＦＴ基板 １０２ 表示部 １０３ ゲート駆動回路 １０４ ソース駆動回路 １０５ ゲートバス配線 １０６ ソースバス配線 １０７ 対向基板 １０８ シール樹脂 １０９ 被覆電極 １１０ 対向電極 １１１ 液晶層 １１２ コンタクトホール Reference Signs List 11 Polycrystalline silicon thin film 12 Channel region 13 Gate insulating film 15 First interlayer insulating film 18, 19, 23 Contact hole 24 Second interlayer insulating film 25 Pixel electrode 101 TFT substrate 102 Display unit 103 Gate drive circuit 104 Source drive circuit Reference Signs List 105 gate bus wiring 106 source bus wiring 107 opposing substrate 108 sealing resin 109 covering electrode 110 opposing electrode 111 liquid crystal layer 112 contact hole
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15272996AJP3212252B2 (en) | 1996-06-13 | 1996-06-13 | Liquid crystal display |
| US08/718,051US5917563A (en) | 1995-10-16 | 1996-09-13 | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| US09/233,168US6141066A (en) | 1995-10-16 | 1999-01-19 | Liquid crystal display device with active matrix substrate using source/drain electrode as capacitor conductor |
| US09/648,553US6359665B1 (en) | 1995-10-16 | 2000-08-28 | Switching element substrate having additional capacity and manufacturing method thereof |
| US10/052,345US6806932B2 (en) | 1995-10-16 | 2002-01-23 | Semiconductor device |
| US10/839,215US7057691B2 (en) | 1995-10-16 | 2004-05-06 | Semiconductor device |
| US11/292,357US7190418B2 (en) | 1995-10-16 | 2005-12-02 | Semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15272996AJP3212252B2 (en) | 1996-06-13 | 1996-06-13 | Liquid crystal display |
| Publication Number | Publication Date |
|---|---|
| JPH09329801A JPH09329801A (en) | 1997-12-22 |
| JP3212252B2true JP3212252B2 (en) | 2001-09-25 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15272996AExpired - LifetimeJP3212252B2 (en) | 1995-10-16 | 1996-06-13 | Liquid crystal display |
| Country | Link |
|---|---|
| JP (1) | JP3212252B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973787B2 (en) | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | Liquid crystal display device and manufacturing method thereof |
| TW588171B (en) | 2001-10-12 | 2004-05-21 | Fujitsu Display Tech | Liquid crystal display device |
| Publication number | Publication date |
|---|---|
| JPH09329801A (en) | 1997-12-22 |
| Publication | Publication Date | Title |
|---|---|---|
| US6806932B2 (en) | Semiconductor device | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| US5825449A (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100209995B1 (en) | Thin film transistor liquid crystal display device and its manufacturing method | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| JP2007294709A (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| JP2005077822A (en) | Transistor array substrate manufacturing method and transistor array substrate | |
| KR19980027502A (en) | Liquid crystal display device and manufacturing method | |
| JPH09171196A (en) | Liquid crystal display | |
| JPH1039297A (en) | Reflection type liquid crystal display element and its production | |
| JP2735070B2 (en) | Active matrix liquid crystal display panel | |
| JP3111944B2 (en) | Active matrix liquid crystal display | |
| JP3245527B2 (en) | Liquid crystal display | |
| JP2660528B2 (en) | Driving method of liquid crystal display device | |
| JP3212252B2 (en) | Liquid crystal display | |
| JP5148032B2 (en) | Active matrix display device | |
| KR100493380B1 (en) | Method for manufacturing liquid crystal display device | |
| JP3294509B2 (en) | Liquid crystal display | |
| JPH05216067A (en) | Thin-film transistor array | |
| JPH09325360A (en) | Liquid crystal display | |
| JPH0618922A (en) | Liquid crystal display device | |
| JPH04268536A (en) | Active matrix substrate and its manufacturing method | |
| JPH10282518A (en) | Liquid crystal display |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20010709 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20070719 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080719 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080719 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090719 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100719 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110719 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110719 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120719 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120719 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130719 Year of fee payment:12 | |
| RD04 | Notification of resignation of power of attorney | Free format text:JAPANESE INTERMEDIATE CODE: R3D04 | |
| EXPY | Cancellation because of completion of term |