【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びリードフレーム及びその製造方法に係り、
特にリードレス表面実装型でかつ樹脂封止型の半導体装
置及びその製造方法、及びこの半導体装置を製造するた
めに用いるリードフレーム及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and a lead frame and a method of manufacturing the same.
In particular, the present invention relates to a leadless surface mount type and resin-encapsulated semiconductor device and a method of manufacturing the same, and a lead frame used for manufacturing the semiconductor device and a method of manufacturing the same.
【０００２】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造及び製造方法が必要となる。2. Description of the Related Art In recent years, the pitch of leads provided in a resin-encapsulated semiconductor device has tended to be reduced due to miniaturization of electronic equipment. Therefore, a new structure and a new manufacturing method are required for a resin-sealed semiconductor device.
【０００３】[0003]
【従来の技術】図３５は、従来の樹脂封止型半導体装置
の断面を示す図である。図３５において、１は樹脂，２
は半導体素子，３はアウターリード，４はボンディング
ワイヤ，５はダイパッドを示す。この半導体装置はＳＳ
ＯＰ(ShrinkSmall Outoline Package) と呼ばれるパッ
ケージ構造のものであり、アウターリード３がガルウイ
ング状に曲げられて基板に実装される構成とされいる。2. Description of the Related Art FIG. 35 is a diagram showing a cross section of a conventional resin-encapsulated semiconductor device. In FIG. 35, 1 is resin, 2
Denotes a semiconductor element, 3 denotes an outer lead, 4 denotes a bonding wire, and 5 denotes a die pad. This semiconductor device is SS
It has a package structure called an OP (Shrink Small Outoline Package), in which the outer leads 3 are bent in a gull wing shape and mounted on a substrate.
【０００４】しかるに、図３５に示すＳＳＯＰタイプの
半導体装置では、樹脂１内に示すインナーリード８から
アウターリード３への引き回し部分９の面積や、アウタ
ーリード３自身の占める面積が大きく、実装面積が大き
くなってしまうという問題点があった。そこで出願人は
先に、上記の問題点を解決しうる半導体装置として、特
開平９−１６２３４８号（特願平７−３２２８０３号）
を提案した。図３６は、上記出願に係る半導体装置１１
０を示している。同図に示されるように、半導体装置１
１０は、半導体素子１１１，樹脂パッケージ１１２，及
び金属膜１１３等からなる極めて簡単な構成とされてお
り、樹脂パッケージ１１２の実装面１１６に一体的に形
成された樹脂突起１１７に金属膜１１３を被膜形成した
ことを特徴としている。However, in the SSOP type semiconductor device shown in FIG. 35, the area of the lead-out portion 9 in the resin 1 from the inner lead 8 to the outer lead 3 and the area occupied by the outer lead 3 itself are large, and the mounting area is small. There was a problem of becoming large. Therefore, the applicant has previously disclosed Japanese Patent Application Laid-Open No. Hei 9-162348 (Japanese Patent Application No. 7-322803) as a semiconductor device capable of solving the above-mentioned problems.
Suggested. FIG. 36 shows a semiconductor device 11 according to the above application.
0 is shown. As shown in FIG.
Reference numeral 10 denotes an extremely simple structure including a semiconductor element 111, a resin package 112, a metal film 113, and the like. The resin protrusion 117 formed integrally on the mounting surface 116 of the resin package 112 is coated with the metal film 113. It is characterized by being formed.
【０００５】上記構成とされた半導体装置１１０は、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１１０の小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１１０のコスト低減を図ることができる。更に、樹
脂突起１１７及び金属膜１１３は、協働してＢＧＡ(Bal
l Grid Array) タイプの半導体装置の半田バンプと同等
の機能を奏するため、実装性を向上することができる。[0005] The semiconductor device 110 having the above structure does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead or the area of the outer lead itself. Thus, the size of the semiconductor device 110 can be reduced. Further, since it is not necessary to use a mounting substrate for forming a solder ball like a conventional BGA, the cost of the semiconductor device 110 can be reduced. Further, the resin protrusion 117 and the metal film 113 cooperate to form a BGA (Bal
l Grid Array) type semiconductor devices have the same function as the solder bumps, so that the mountability can be improved.
【０００６】[0006]
【発明が解決しようとする課題】ところで、上記の半導
体装置１１０を製造するには、先ず樹脂突起１１７の形
成位置に対応する位置に凹部が形成されると共に、この
凹部に金属膜１１３が膜形成されたリードフレームを用
意し、次にこのリードフレームに半導体素子１１１を搭
載し金属膜１１３との間にワイヤ１１８を配設し、その
上で樹脂パッケージ１１２の形成処理を行う。半導体装
置１１０は小型化を図るためリードを用いない半導体装
置であるため、リードフレームは後に除去される。In manufacturing the semiconductor device 110, first, a concave portion is formed at a position corresponding to a position where the resin protrusion 117 is formed, and a metal film 113 is formed in the concave portion. Then, a semiconductor element 111 is mounted on the lead frame, a wire 118 is arranged between the lead frame and the metal film 113, and a resin package 112 is formed thereon. Since the semiconductor device 110 is a semiconductor device that does not use leads for downsizing, the lead frame is removed later.
【０００７】この際、上記した半導体装置１１０は、樹
脂パッケージ１１２の形成を各半導体素子１１１毎に行
なっているため、リードフレームを除去すると、除去前
においては整列状態であった樹脂パッケージ１１２（半
導体装置１１０）が個々バラバラとなってしまう。この
ように樹脂パッケージ１１２が個々バラバラとなった状
態では、次工程における取り扱いが不便となり製造効率
が低下するため、これを整列させる処理が必要となる。At this time, in the semiconductor device 110, since the resin package 112 is formed for each semiconductor element 111, when the lead frame is removed, the resin package 112 (the semiconductor The devices 110) are individually separated. In a state where the resin packages 112 are separated as described above, handling in the next step is inconvenient and manufacturing efficiency is reduced, so that a process of aligning the resin packages is required.
【０００８】この整列処理の具体例としては、樹脂パ
ッケージ１１２の形成時にゲートを残しておき、このゲ
ートによりリードフレーム除去後も樹脂パッケージ１１
２の整列状態を維持する方法、リードフレーム除去前
に樹脂パッケージに粘着テープを粘着し、この粘着テー
プによりリードフレーム除去後も樹脂パッケージ１１２
の整列状態を維持する方法等が考えられる。As a specific example of the alignment process, a gate is left when the resin package 112 is formed, and the resin package 11 is removed by the gate even after the lead frame is removed.
2, the adhesive tape is adhered to the resin package before the lead frame is removed, and the adhesive package is used to remove the resin package 112 even after the lead frame is removed.
And the like can be considered as a method of maintaining the alignment state of.
【０００９】しかるに、上記のの方法では、半導体装
置が完成する前に最終的にゲートを除去する工程が必要
となり、ゲートカットのための設備が必要となり、また
製造工程が複雑化してしまうという問題点がある。更
に、ゲート分だけ樹脂を多く必要とし、樹脂歩留りが悪
いという問題点もある。また、上記のの方法では、粘
着テープが別個必要となり部品点数が増大すると共に、
やはり半導体装置が完成する前に粘着テープを除去する
工程が必要となり製造工程が複雑化してしまう。However, the above-mentioned method requires a step of finally removing the gate before the semiconductor device is completed, requiring facilities for gate cutting, and complicating the manufacturing process. There is a point. Further, there is also a problem that a large amount of resin is required for the gate and the resin yield is low. In addition, the above method requires an adhesive tape separately, increases the number of parts, and
Again, a step of removing the adhesive tape is required before the semiconductor device is completed, which complicates the manufacturing process.
【００１０】一方、製造される半導体装置１１０は、適
正に動作するか否か、また所定の信頼性を維持している
か否か等を調べる試験が実施される。この試験は各半導
体装置１１０の金属膜１１３に接触ピンを接続して行な
うが、上記のように樹脂パッケージ１１２（半導体装置
１１０）が個々バラバラの状態では、微細ピッチを有し
た各金属膜１１３に接触ピンを接続するのが困難とな
り、試験効率が悪いという問題点もあった。On the other hand, a test is performed to check whether the manufactured semiconductor device 110 operates properly and whether or not a predetermined reliability is maintained. This test is performed by connecting a contact pin to the metal film 113 of each semiconductor device 110. However, when the resin packages 112 (semiconductor device 110) are individually scattered as described above, the metal package 113 has a fine pitch. There is also a problem that it is difficult to connect the contact pins and the test efficiency is low.
【００１１】本発明は上記の点に鑑みてなさたれもので
あり、製造効率及び試験効率の向上を図りうる半導体装
置及びその製造方法及びリードフレーム及びその製造方
法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor device, a method of manufacturing the same, a lead frame, and a method of manufacturing the same, which can improve the manufacturing efficiency and the test efficiency.
【００１２】[0012]
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、前記
半導体素子を封止する樹脂パッケージと、前記樹脂パッ
ケージの実装面から下方に向け突出形成された樹脂突起
と、前記樹脂突起に配設された金属膜と、前記半導体素
子上の電極パッドと前記金属膜とを電気的に接続する接
続手段とを具備し、かつ、前記樹脂パッケージの外周側
面が垂立した切断面であることを特徴とするものであ
る。The above objects can be attained by taking the following means. Claim 1
In the semiconductor device according to the described invention, the semiconductor element, a resin package for sealing the semiconductor element, a resin projection formed to project downward from a mounting surface of the resin package, and the resin projection are provided. A metal film, and connection means for electrically connecting the electrode pad on the semiconductor element to the metal film, and wherein the outer peripheral side surface of the resin package is a vertical cut surface. Things.
【００１３】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を銀（Ａ
ｇ）及びパラジウム（Ｐｄ）のうち一つにより形成した
ことを特徴とするものである。また、請求項３記載の発
明では、前記請求項１記載の半導体装置において、前記
金属膜を、外層よりパラジウム（Ｐｄ）層，金（Ａｕ）
層の二層膜、または、外層より金（Ａｕ）層，パラジウ
ム（Ｐｄ）層の二層膜により形成したことを特徴とする
ものである。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of silver (A).
g) and palladium (Pd). According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of a palladium (Pd) layer and a gold (Au) layer from an outer layer.
It is characterized by being formed of a two-layer film of a layer or a two-layer film of a gold (Au) layer and a palladium (Pd) layer from the outer layer.
【００１４】また、請求項４記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜、外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の三
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、及び外層より半田層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜のうち一つの三
層膜により形成したことを特徴とするものである。According to a fourth aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed by three layers of a gold (Au) layer, a nickel (Ni) layer, and a gold (Au) layer from an outer layer. Palladium (Pd) layer, nickel (N
i) layer, a three-layer film of a palladium (Pd) layer, an outer layer of a gold (Au) layer, a palladium (Pd) layer, a three-layer film of gold (Au) layer, and an outer layer of a solder layer, a nickel (Ni) layer, and gold (A
u) layer and a solder layer, nickel (N
and i) a palladium (Pd) layer.
【００１５】また、請求項５記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の四層膜、外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜、外層より金（Ａｕ）層，パラジ
ウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層の四層膜、外層よりパラジウム（Ｐｄ）層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層
の四層膜、及び外層より半田層，ニッケル（Ｎｉ）層，
金（Ａｕ）層，パラジウム（Ｐｄ）層の四層膜のうち一
つの四層膜により形成したことを特徴とするものであ
る。According to a fifth aspect of the present invention, in the semiconductor device of the first aspect, the metal film is formed of an outer layer such as a solder layer, a nickel (Ni) layer, and palladium (Pd).
Layer, gold (Au) layer, palladium (P)
d) layer, nickel (Ni) layer, palladium (Pd) layer,
Four layers of gold (Au) layers, gold (Au) layer, palladium (Pd) layer, nickel (Ni) layer, palladium (P
d) a four-layer film, a palladium (Pd) layer, a nickel (Ni) layer, a gold (Au) layer, a palladium (Pd) layer from the outer layer, and a solder layer, nickel (Ni) layer from the outer layer,
It is characterized by being formed by one of four layers of a gold (Au) layer and a palladium (Pd) layer.
【００１６】また、請求項６記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、外
層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の五層
膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）
層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム
（Ｐｄ）層の五層膜、外層より金（Ａｕ）層，ニッケル
（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，金
（Ａｕ）層，の五層膜、及び外層より金（Ａｕ）層，パ
ラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）
層，パラジウム（Ｐｄ）層の五層膜のうち一つの五層膜
により形成したことを特徴とするものである。According to a sixth aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of a gold (Au) layer, a palladium (Pd) layer, and a nickel (N
i) layer, palladium (Pd) layer, five layers of gold (Au) layer, solder layer, nickel (Ni) layer, gold (Au) from the outer layer
, A palladium (Pd) layer, a gold (Au) layer, and a palladium (Pd) layer, a nickel (Ni) layer, a gold (Au) layer, a palladium (Pd) layer, and a gold (Au) layer. Five layers, solder layer, nickel (Ni) layer, gold (A)
u) layer, a palladium (Pd) layer, a five-layer film of gold (Au) layer, a palladium (Pd) layer from the outer layer, nickel (Ni)
Layer, a copper (Cu) layer, a nickel (Ni) layer, a five-layer film of a palladium (Pd) layer, a gold (Au) layer, a nickel (Ni) layer, a copper (Cu) layer, a nickel (Ni) layer from an outer layer, Five layers of gold (Au) layer, and gold (Au) layer, palladium (Pd) layer, nickel (Ni) layer, gold (Au)
And a palladium (Pd) layer formed of one five-layer film.
【００１７】また、請求項７記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
ｕ）層の六層膜、外層より金（Ａｕ）層，パラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッ
ケル（Ｎｉ）層，パラジウム（Ｐｄ）層の六層膜、外層
よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，銅
（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の六層膜のうち一つの六層膜により形
成したことを特徴とするものである。According to a seventh aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of a gold (Au) layer, a palladium (Pd) layer, and a nickel (N
i) layer, gold (Au) layer, palladium (Pd) layer, gold (A) layer
u) layer, a gold (Au) layer, a palladium (Pd) layer, a nickel (Ni) layer, a copper (Cu) layer, a nickel (Ni) layer, and a palladium (Pd) layer. Palladium (Pd) layer, nickel (Ni) layer, copper (Cu) layer, nickel (Ni) layer, palladium (Pd)
And a gold (Au) layer.
【００１８】また、請求項８記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の六層膜により形成したこ
とを特徴とするものである。Further, in the invention according to claim 8, in the semiconductor device according to claim 1, the metal film is formed of a gold (Au) layer, a palladium (Pd) layer, and a nickel (N
It is formed of a six-layer film of an i) layer, a copper (Cu) layer, a nickel (Ni) layer, a palladium (Pd) layer, and a gold (Au) layer.
【００１９】また、請求項９記載の発明では、前記請求
項１乃至８のいずれかに記載の半導体装置を製造する際
に用いるリードフレームであって、前記樹脂突起と対応
する位置に形成された凹部と、前記凹部に形成された金
属膜とを具備することを特徴とするものである。According to a ninth aspect of the present invention, there is provided a lead frame used in manufacturing the semiconductor device according to any one of the first to eighth aspects, wherein the lead frame is formed at a position corresponding to the resin protrusion. It has a concave portion and a metal film formed in the concave portion.
【００２０】また、請求項１０記載の発明では、前記請
求項９記載のリードフレームの製造方法であって、基材
の両面にエッチングレジストを配設するエッチングレジ
スト配設工程と、前記エッチングレジストの凹部形成位
置に対応する部位を除去して所定のエッチングレジスト
パターンを形成するエッチングレジストパターン形成工
程と、前記基板の前記凹部形成位置に凹部を形成するエ
ッチング工程と、前記エッチング工程で形成された凹部
内に、金属膜を形成する金属膜形成工程と、前記エッチ
ングレジストを除去するエッチングレジスト除去工程と
を具備することを特徴とするものである。According to a tenth aspect of the present invention, in the method for manufacturing a lead frame according to the ninth aspect, an etching resist arranging step of arranging an etching resist on both surfaces of the base material; An etching resist pattern forming step of removing a portion corresponding to the concave portion forming position to form a predetermined etching resist pattern; an etching step of forming a concave portion at the concave portion forming position of the substrate; and a concave portion formed in the etching step And a metal film forming step of forming a metal film, and an etching resist removing step of removing the etching resist.
【００２１】また、請求項１１記載の発明では、基材に
形成された凹部と、該凹部に形成された金属膜とを具備
するリードフレームの製造方法であって、前記基材の両
面にエッチングレジストを配設するエッチングレジスト
配設工程と、前記エッチングレジストの凹部形成位置に
対応する部位を除去して所定のエッチングレジストパタ
ーンを形成するエッチングレジストパターン形成工程
と、前記基板の前記凹部形成位置に凹部を形成するエッ
チング工程と、前記エッチングレジストを除去するエッ
チングレジスト除去工程と、前記レジスト除去工程の終
了後、前記基材の両面にメッキレジストを配設するメッ
キレジスト配設工程と、前記メッキレジストの凹部形成
位置に対応する部位を除去して所定のメッキレジストパ
ターンを形成するメッキレジストパターン形成工程と、
前記エッチング工程で形成された凹部内に、金属膜を形
成する金属膜形成工程と、前記メッキレジストを除去す
るメッキレジスト除去工程とを具備することを特徴とす
るものである。According to the eleventh aspect of the present invention, there is provided a method for manufacturing a lead frame including a concave portion formed in a base material and a metal film formed in the concave portion, wherein both surfaces of the base material are etched. An etching resist disposing step of disposing a resist, an etching resist pattern forming step of forming a predetermined etching resist pattern by removing a portion corresponding to the concave part forming position of the etching resist; An etching step of forming a concave portion, an etching resist removing step of removing the etching resist, a plating resist arranging step of arranging a plating resist on both surfaces of the base material after completion of the resist removing step, A part for forming a predetermined plating resist pattern by removing a portion corresponding to the concave portion forming position of And · The resist pattern forming step,
The method includes a metal film forming step of forming a metal film in a concave portion formed in the etching step, and a plating resist removing step of removing the plating resist.
【００２２】また、請求項１２記載の発明では、前記請
求項１１記載のリードフレームの製造方法において、前
記メッキレジスト配設工程では、続いて実施される金属
膜形成工程で前記金属膜を形成する前記凹部以外の少な
くとも位置決め孔を覆うことを特徴とするものである。According to a twelfth aspect of the present invention, in the method for manufacturing a lead frame according to the eleventh aspect, in the plating resist arranging step, the metal film is formed in a metal film forming step performed subsequently. At least the positioning hole other than the concave portion is covered.
【００２３】また、請求項１３記載の発明では、前記請
求項９に記載されたリードフレームに複数の半導体素子
を搭載する素子搭載工程と、前記半導体素子と、前記リ
ードフレームに形成されている前記金属膜とを電気的に
接続する接続工程と、前記リードフレーム上に、前記複
数の半導体素子を一括して封止する樹脂封止体を形成す
る封止工程と、前記リードフレームから前記樹脂封止体
を前記金属膜と共に分離する分離工程と、前記樹脂封止
体を分割して個々の樹脂パッケージを形成する分割工程
とを具備することを特徴とするものである。According to a thirteenth aspect of the present invention, there is provided an element mounting step of mounting a plurality of semiconductor elements on the lead frame according to the ninth aspect, wherein the semiconductor element is formed on the lead frame. A connection step of electrically connecting to a metal film; a sealing step of forming a resin sealing body for collectively sealing the plurality of semiconductor elements on the lead frame; and The method includes a separating step of separating the stopper with the metal film, and a dividing step of dividing the resin sealing body to form individual resin packages.
【００２４】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜にワイヤの一
端を接続し、続いて前記金属膜から前記電極パッドにワ
イヤを引き出した上でワイヤの他端部を前記電極パッド
に接続することを特徴とするものである。According to a fourteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the thirteenth aspect, in the connecting step, an electrode pad formed on the semiconductor element is electrically connected to the metal film. Using a wire bonding method as a method, first connecting one end of the wire to the metal film, then drawing out the wire from the metal film to the electrode pad, and then connecting the other end of the wire to the electrode pad. It is characterized by the following.
【００２５】また、請求項１５記載の発明では、前記請
求項１３記載の半導体装置の製造方法において、前記接
続工程では前記半導体素子に形成された電極パッドと前
記金属膜とを電気的に接続する方法としてワイヤボンデ
ィング法を用いると共に、先ず前記金属膜上にキャピラ
リを移動してスタッドバンプを形成し、次に前記キャピ
ラリを前記電極パッド上に移動させてファーストボンデ
ィングを行い、次に前記キャピラリを前記金属膜上に移
動させ、前記電極パッドから前記金属膜にワイヤを引き
出した上で、前記ワイヤを先に形成されている前記スタ
ッドバンプにセカンドボンディングすることを特徴とす
るものである。According to a fifteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the thirteenth aspect, in the connecting step, an electrode pad formed on the semiconductor element is electrically connected to the metal film. While using a wire bonding method as a method, first, a capillary is moved on the metal film to form a stud bump, then the capillary is moved on the electrode pad to perform first bonding, and then the capillary is After being moved onto a metal film, a wire is drawn from the electrode pad to the metal film, and the wire is second-bonded to the stud bump formed earlier.
【００２６】また、請求項１６記載の発明では、前記請
求項１５記載の半導体装置の製造方法において、前記ス
タッドバンプは、先ず前記キャピラリにより前記金属膜
上にボールボンディングを行なうことによりボールを形
成し、次に前記キャピラリを前記ボールから上動させた
上で水平方向に移動させ、次に前記水平移動位置におい
て前記キャピラリを下動させ、前記キャピラリにより前
記ボールを潰し、次に前記キャピラリを上動させてワイ
ヤを切断することにより形成されることを特徴とするも
のである。According to a sixteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fifteenth aspect, the stud bump is formed by first performing ball bonding on the metal film by the capillary. Next, the capillary is moved upward from the ball and then moved horizontally, and then the capillary is moved down at the horizontal movement position, the ball is crushed by the capillary, and the capillary is moved upward. The wire is formed by cutting the wire.
【００２７】また、請求項１７記載の発明では、前記請
求項１３乃至１６のいずれかに記載の半導体装置の製造
方法において、前記分離工程では前記樹脂封止体を前記
リードフレームから引き剥がすことにより分離すること
を特徴とするものである。また、請求項１８記載の発明
では、前記請求項１３乃至１６のいずれかに記載の半導
体装置の製造方法において、前記分離工程では前記リー
ドフレームを前記金属膜を残して溶解して前記樹脂封止
体を分離することを特徴とするものである。According to a seventeenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to sixteenth aspects, in the separating step, the resin sealing body is peeled off from the lead frame. It is characterized by being separated. Also, in the invention according to claim 18, in the method of manufacturing a semiconductor device according to any one of claims 13 to 16, in the separating step, the lead frame is dissolved while leaving the metal film, and the resin sealing is performed. It is characterized by separating the body.
【００２８】また、請求項１９記載の発明では、前記請
求項１８記載の半導体装置の製造方法において、前記分
離工程では、前記リードフレームと接合した状態の前記
樹脂封止体をエッチング槽内のエッチング液内に浸漬
し、前記リードフレームを前記金属膜を残して溶解して
前記樹脂封止体を分離することを特徴とするものであ
る。According to a nineteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the eighteenth aspect, in the separating step, the resin sealing body joined to the lead frame is etched in an etching bath. The resin sealing body is separated by dipping in a liquid and dissolving the lead frame while leaving the metal film.
【００２９】また、請求項２０記載の発明では、前記請
求項１３乃至１９のいずれかに記載の半導体装置の製造
方法において、前記封止工程では、トランスファーモー
ルドにて前記樹脂封止体を形成することを特徴とするも
のである。また、請求項２１記載の発明では、前記請求
項１３乃至１９のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、液状樹脂を用いポッテ
ィング法または印刷マスクを用いた印刷法にて前記樹脂
封止体を形成することを特徴とするものである。According to a twentieth aspect of the invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, in the sealing step, the resin sealing body is formed by transfer molding. It is characterized by the following. According to a twenty-first aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, in the sealing step, a liquid resin is used for a potting method or a printing method using a printing mask. To form the resin sealing body.
【００３０】また、請求項２２記載の発明では、前記請
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程では、前記樹脂封止体から
露出した前記金属膜または前記樹脂封止体の外形を基準
として分割位置を決めて分割処理を行なうことを特徴と
するものである。According to a twenty-second aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, in the dividing step, in the dividing step, the metal film or the metal film exposed from the resin sealing body The dividing process is performed by determining a dividing position based on the outer shape of the resin sealing body.
【００３１】また、請求項２３記載の発明では、前記請
求項１３乃至２１のいずれかに記載の半導体装置の製造
方法において、前記分割工程を前記分離工程より前に実
施すると共に、前記分割工程では、前記リードフレーム
を基準として分割位置を決めて分割処理を行なうことを
特徴とするものである。According to a twenty-third aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, the dividing step is performed before the separating step. The dividing process is performed by determining a dividing position with reference to the lead frame.
【００３２】また、請求項２４記載の発明では、前記請
求項１３乃至２２のいずれかに記載の半導体装置の製造
方法において、前記分割工程を実施する前に、個々の半
導体素子に対し試験を行なう試験工程を実施することを
特徴とするものである。また、請求項２５記載の発明で
は、前記請求項１３乃至２１のいずれかに記載の半導体
装置の製造方法において、前記分割工程を実施する前
に、前記樹脂封止体に粘着テープを配設するテープ配設
工程を実施すると共に、前記分割工程を実施した後に、
前記樹脂パッケージが前記粘着テープに粘着された状態
で個々の半導体素子に対し試験を行なう試験工程を実施
することを特徴とするものである。According to a twenty-fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to twenty-second aspects, a test is performed on each semiconductor element before performing the dividing step. A test process is performed. According to a twenty-fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, an adhesive tape is provided on the resin sealing body before performing the dividing step. After performing the tape arranging step and after performing the dividing step,
A test step of performing a test on each semiconductor element in a state where the resin package is adhered to the adhesive tape is performed.
【００３３】更に、請求項２６記載の発明に係る半導体
装置では、半導体素子或いは電子素子の少なくとも一方
を複数個含む素子群と、前記素子群を封止する樹脂パッ
ケージと、前記樹脂パッケージの実装面から下方に向け
突出形成された樹脂突起と、前記樹脂突起に配設された
金属膜と、前記半導体素子上の電極パッドと前記金属膜
とを電気的に接続する接続手段とを具備し、かつ、前記
樹脂パッケージの外周側面が垂立した切断面であること
を特徴とするものである。Further, in the semiconductor device according to the twenty-sixth aspect, an element group including at least one of a semiconductor element and an electronic element, a resin package for sealing the element group, and a mounting surface of the resin package A resin protrusion protruding downward from the substrate, a metal film disposed on the resin protrusion, and connection means for electrically connecting an electrode pad on the semiconductor element to the metal film; and The outer peripheral side surface of the resin package is a vertical cut surface.
【００３４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、インナーリードやアウター
リードが不要となり、樹脂突起に形成された金属膜を外
部端子として実装することができるため実装面積を小さ
くできる。また、半導体装置内にリードフレームが配設
されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。Each of the above means operates as follows. According to the first aspect of the present invention, the inner lead and the outer lead become unnecessary, and the mounting area can be reduced because the metal film formed on the resin projection can be mounted as the external terminal. Further, since no lead frame is provided in the semiconductor device, cost can be reduced. Further, since the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, the mountability can be improved.
【００３５】更に、樹脂パッケージの外周側面は垂立し
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。Further, since the outer peripheral side surface of the resin package is an upright cut surface, unlike the outer peripheral side surface of the resin molded resin package, there is no resin burr. Therefore, the semiconductor device can be positioned at the time of mounting, testing, or the like, using the outer peripheral side surface of the resin package as a reference surface. This eliminates the need to form separate positioning markers on the resin package,
The structure and the manufacturing process can be simplified.
【００３６】また、請求項２乃至８記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。According to the second to eighth aspects of the present invention, when the metal film is a single layer, the connecting means (for example,
A metal having good bonding and soldering properties in both wire bonding is used as the metal film. In the case of a metal film in which a plurality of layers are laminated, the innermost layer is made of a metal having good bonding in the connection means, and Since the outer layer is made of a metal having good solderability, both the electrical connection between the semiconductor element and the metal film and the electrical connection between the metal substrate and the mounting substrate can be improved.
【００３７】また、請求項９記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。According to the ninth aspect of the present invention, the semiconductor device according to any one of the first to eighth aspects is manufactured by a lead frame having a simple structure in which only the concave portion and the metal film are formed. Can be. According to the tenth aspect of the present invention, the lead frame can be formed by simple steps such as resist coating, resist pattern formation, etching, metal film formation, and resist removal.
【００３８】また、請求項１１記載の発明によれば、エ
ッチングレジスト配設工程，エッチングレジストパター
ン形成工程，エッチング工程，及びエッチングレジスト
除去工程を実施することにより、基材に凹部をエッチン
グ形成した後、エッチングレジストとは別個にメッキレ
ジストを配設する構成とされている。According to the eleventh aspect of the present invention, by performing the etching resist disposing step, the etching resist pattern forming step, the etching step, and the etching resist removing step, the concave portion is formed on the base material by etching. The plating resist is provided separately from the etching resist.
【００３９】即ち、レジスト除去工程の終了後、メッキ
レジスト配設工程において基材の両面にメッキレジスト
を配設し、続くメッキレジストパターン形成工程におい
てメッキレジストの凹部形成位置に対応する部位を除去
して所定のメッキレジストパターンを形成する。この
際、エッチングレジストとメッキレジストとを異ならせ
ることにより、エッチングレジストパターンとメッキレ
ジストパターンとを異なるパターンとすることができ
る。That is, after completion of the resist removing step, a plating resist is provided on both sides of the base material in a plating resist providing step, and a portion corresponding to a concave portion forming position of the plating resist is removed in a subsequent plating resist pattern forming step. To form a predetermined plating resist pattern. At this time, by making the etching resist and the plating resist different, the etching resist pattern and the plating resist pattern can be made different patterns.
【００４０】これにより、続いて実施される金属膜形成
工程では、エッチングに拘わらず、金属膜を形成したい
部位のみ形成することができる。また、請求項１２記載
の発明によれば、メッキレジスト配設工程において、凹
部以外の少なくとも位置決め孔をメッキレジストにより
覆う構成としたため、精度を必要とする位置決め孔に金
属膜が形成されることを防止でき、その後の工程におい
て精度の高い処理を行なうことが可能となる。Thus, in the subsequent metal film forming step, only the portion where the metal film is to be formed can be formed regardless of the etching. According to the twelfth aspect of the present invention, in the plating resist disposing step, at least the positioning holes other than the concave portions are covered with the plating resist, so that the metal film is formed in the positioning holes requiring accuracy. This makes it possible to perform highly accurate processing in the subsequent steps.
【００４１】また、請求項１３記載の発明によれば、リ
ードフレーム上に搭載された複数の半導体素子は、封止
工程において樹脂封止体により一括して封止される。即
ち、この封止工程では個々の樹脂パッケージを形成する
のではなく、一つの樹脂封止体により複数の半導体素子
を一括的に封止する。よって、従来のような個々の樹脂
パッケージを形成するためのゲート等も形成されない。
この樹脂封止体は、分割工程において個々の樹脂パッケ
ージに分割される。According to the thirteenth aspect, the plurality of semiconductor elements mounted on the lead frame are collectively sealed by the resin sealing body in the sealing step. That is, in this sealing step, a plurality of semiconductor elements are collectively sealed by one resin sealing body instead of forming individual resin packages. Therefore, a gate and the like for forming individual resin packages as in the related art are not formed.
This resin sealing body is divided into individual resin packages in a dividing step.
【００４２】従って、封止工程で使用する金型に、従来
のように樹脂パッケージに対応したキャビティ及びゲー
トを形成する必要はなくなり、金型の構成を簡単化する
ことができる。また、ゲートが不要となることにより各
半導体チップを近接する事が可能となり、金型の小型化
及び多数個取りのより一層の効率化を図ることができ
る。Therefore, it is not necessary to form a cavity and a gate corresponding to the resin package in the mold used in the sealing step as in the prior art, and the structure of the mold can be simplified. Further, the elimination of the gate makes it possible to bring each semiconductor chip close to each other, so that the size of the mold can be reduced and the efficiency of multi-cavity can be further improved.
【００４３】更に、樹脂パッケージの大きさに変更が発
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、先ず金属膜にワイヤの
一端を接続し、続いて金属膜から電極パッドにワイヤを
引き出した上でワイヤの他端部を電極パッドに接続す
る、いわゆる逆打ちのワイヤボンディング法を用いたこ
とにより、ワイヤループの低背化を図ることができ、こ
れに伴い半導体装置の低背化を図ることができる。Furthermore, even if the size of the resin package is changed, it is not necessary to change the structure of the mold, but can be dealt with only by changing the dividing position. It can respond flexibly. Also,
According to the invention of claim 14, one end of the wire is first connected to the metal film, and then the wire is drawn out from the metal film to the electrode pad, and then the other end of the wire is connected to the electrode pad. By using the wire bonding method, the height of the wire loop can be reduced, and accordingly, the height of the semiconductor device can be reduced.
【００４４】また、電極パッドの配設ピッチは金属膜の
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。The arrangement pitch of the electrode pads is smaller than the arrangement pitch of the metal films. In the wire bonding process, the bonding area of the first bonding is wider than the bonding area of the second bonding. Therefore, by performing the first bonding to the metal film having a large arrangement pitch and performing the second bonding to the electrode pad having a small arrangement pitch, the wires can be arranged at a high density.
【００４５】また、請求項１５記載の発明によれば、先
ず金属膜上にスタッドバンプを形成し、電極パッドにワ
イヤをファーストボンディングした上でワイヤを金属膜
上のスタッドバンプに引出し、金属膜上ではなくスタッ
ドバンプにワイヤをセカンドボンディングすることによ
り、金属膜上に直接ワイヤをボンディングする構成に比
べてワイヤを確実にボンディングすることができる。According to the fifteenth aspect of the present invention, first, a stud bump is formed on the metal film, the wire is first bonded to the electrode pad, and then the wire is drawn out to the stud bump on the metal film. Rather, the second bonding of the wire to the stud bump allows the wire to be bonded more securely than the configuration in which the wire is bonded directly on the metal film.
【００４６】また、請求項１６記載の発明によれば、請
求項１５記載のスタッドバンプは、ボールボンディング
により金属膜上にボールを形成した後、キャピラリをこ
のボールから上動させた上で水平方向に移動させ、更に
キャピラリを下動させてボールを潰す処理を行なうた
め、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
きる。よって、ワイヤと金属膜とのボンディングを確実
に行なうことができる。According to the sixteenth aspect of the present invention, in the stud bump according to the fifteenth aspect, after a ball is formed on a metal film by ball bonding, the capillary is moved upward from the ball, and then the horizontal direction is obtained. To further collapse the ball by moving the capillary downward, so that the bonding between the formed stud bump and the metal film can be strengthened, and the bonding area at the time of the second bonding of the wire to be performed later is increased. be able to. Therefore, bonding between the wire and the metal film can be reliably performed.
【００４７】また、ボールを潰した後にキャピラリは上
動されてワイヤを切断するが、この上動位置は上記のよ
うにキャピラリを水平移動した位置であるため、ボール
中心位置よりずれた位置となっている。このため、ワイ
ヤをリスタッドバンプにセカンドボンディングする際、
ワイヤ切断位置に形成される突起がボンディングの邪魔
になるようなことはない。After the ball is crushed, the capillary is moved upward to cut the wire. However, since the upward movement position is the position where the capillary is horizontally moved as described above, the position is shifted from the ball center position. ing. For this reason, when the wire is second bonded to the restad bump,
The projection formed at the wire cutting position does not hinder the bonding.
【００４８】また、請求項１７記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。According to the seventeenth aspect of the present invention, the resin package can be easily separated from the lead frame by separating the resin package from the lead frame in the separation step.
According to the eighteenth aspect of the present invention, in the separating step, the lead frame is dissolved while leaving the metal film to separate the resin package, whereby the resin package can be reliably and easily separated from the lead frame. it can.
【００４９】また、請求項１９記載の発明によれば、分
離工程において、リードフレームと接合した状態の樹脂
封止体をエッチング槽内のエッチング液内に浸漬するこ
とによりリードフレームを金属膜を残して溶解し、これ
によりリードフレームと樹脂封止体とを分離したことに
より、複数個のリードフレームに対し分離処理を一括的
に行なうことができ、分離処理の効率化を図ることがで
きる。According to the nineteenth aspect of the present invention, in the separating step, the lead seal is bonded to the lead frame and immersed in an etching solution in an etching bath to leave the lead frame with the metal film. Thus, the lead frame and the resin sealing body are separated from each other, so that the separation processing can be collectively performed on a plurality of lead frames, and the efficiency of the separation processing can be improved.
【００５０】また、請求項２０記載の発明によれば、封
止工程においてトランスファーモールドを用いて樹脂封
止体を形成することにより、周知の樹脂成型方法により
樹脂封止体を形成できるため、低コストで高い信頼性を
もって樹脂封止体を形成することができる。また、請求
項２１記載の発明によれば、封止工程において液状樹脂
を用いポッティング法または印刷マスクを用いた印刷法
にて樹脂封止体を形成することにより、金型等の高額の
設備を必要とすることなく、低コストで樹脂封止体を形
成することができる。According to the twentieth aspect of the present invention, since the resin sealing body is formed by using a transfer mold in the sealing step, the resin sealing body can be formed by a well-known resin molding method. The resin sealing body can be formed with high reliability at a low cost. According to the twenty-first aspect of the present invention, in a sealing step, a resin sealing body is formed by a potting method using a liquid resin or a printing method using a printing mask, so that expensive equipment such as a mold can be provided. The resin sealing body can be formed at low cost without requiring.
【００５１】また、請求項２２記載の発明によれば、分
割工程では、樹脂封止体から露出した金属膜または樹脂
封止体の外形を基準として分割位置を決めて分割処理を
行なうことにより、明確な基準に基づき分離処理を行な
えるため、精度の高い分割処理を行なうことができる。
また、請求項２３記載の発明によれば、分割工程を分離
工程より前に実施すると共に、分割工程においてリード
フレームを基準として分割位置を決めて分割処理を行な
うことにより、樹脂成型時に膨張・収縮が発生する樹脂
封止体を基準として分割処理を行なう場合に比べ、精度
の高い分割処理を行なうことができる。According to the twenty-second aspect, in the dividing step, the dividing process is performed by determining the dividing position with reference to the outer shape of the metal film or the resin sealing body exposed from the resin sealing body. Since the separation process can be performed based on a clear criterion, a highly accurate division process can be performed.
According to the twenty-third aspect of the present invention, the dividing step is performed before the separating step, and the dividing process is performed by determining the dividing position on the basis of the lead frame in the dividing step, thereby expanding and contracting during resin molding. It is possible to perform the dividing process with higher accuracy as compared with the case where the dividing process is performed on the basis of the resin sealing body in which is generated.
【００５２】また、請求項２４記載の発明によれば、分
割工程を実施する前に個々の半導体素子に対し試験を行
なう試験工程を実施することにより、分割工程実施した
後に試験を行なう構成に比べ、試験工程を容易に行なう
ことができる。即ち、分割工程実施すると、樹脂封止体
は個々の樹脂パッケージ（半導体装置）に分割されるた
め、この個々の半導体装置に対し試験を行なうには、こ
れを試験装置に個々整列させて装着したり、また個々の
半導体装置に設けられた金属膜と試験装置のコンタクト
ピンとを位置合わせする必要があり試験工程が面倒とな
る。According to the twenty-fourth aspect of the present invention, by performing a test step of performing a test on each of the semiconductor elements before performing the dividing step, a test is performed after performing the dividing step. And the test process can be easily performed. That is, when the dividing step is performed, the resin sealing body is divided into individual resin packages (semiconductor devices). Therefore, in order to perform a test on the individual semiconductor devices, they are individually aligned and mounted on a test device. In addition, it is necessary to align a metal film provided on each semiconductor device with a contact pin of a test device, which makes the test process complicated.
【００５３】これに対し、分割工程を実施する前に試験
工程を実施することにより、分割工程前では個々の半導
体素子及び金属膜は樹脂封止体に整列した状態を維持し
ており、よって整列処理は不要となり、かつ位置合わせ
処理を一括して行なうことができるため、試験工程を容
易に行なうことができる。また、請求項２５記載の発明
によれば、分割工程を実施する前にテープ配設工程を実
施し、樹脂封止体に粘着テープを配設することにより、
分割工程を実施した後においても分割された個々の半導
体パッケージ（半導体装置）は整列した状態を維持す
る。On the other hand, by performing the test step before the division step, the individual semiconductor elements and the metal films are kept aligned with the resin sealing body before the division step. Since the processing is unnecessary and the alignment processing can be performed collectively, the test process can be easily performed. According to the invention of claim 25, by performing the tape arranging step before performing the dividing step, and arranging the adhesive tape on the resin sealing body,
Even after the division step is performed, the divided individual semiconductor packages (semiconductor devices) remain aligned.
【００５４】そして、この樹脂パッケージが粘着テープ
に粘着された状態で個々の半導体素子に対し試験を行な
う試験工程を実施することにより、整列処理は不要とな
り、また位置合わせ処理を一括して行なうことができる
ため、試験工程を容易に行なうことができる。更に、請
求項２６記載の発明によれば、インナーリードやアウタ
ーリードが不要となり、樹脂突起に形成された金属膜を
外部端子として実装することができるため実装面積を小
さくできる。また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。By performing a test process for testing each semiconductor element in a state where the resin package is adhered to the adhesive tape, the alignment process becomes unnecessary, and the alignment process is performed collectively. Therefore, the test process can be easily performed. Furthermore, according to the twenty-sixth aspect, the inner lead and the outer lead become unnecessary, and the mounting area can be reduced because the metal film formed on the resin protrusion can be mounted as an external terminal. Further, since no lead frame is provided in the semiconductor device, cost can be reduced. Further, since the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, the mountability can be improved.
【００５５】また、樹脂パッケージの外周側面は垂立し
た切断面とされているため、樹脂成型された樹脂パッケ
ージの外周側面と異なり、樹脂バリが存在することはな
い。このため、この樹脂パッケージの外周側面を基準面
として実装時或いは試験時等において半導体装置の位置
決めを行なうことができる。これにより、樹脂パッケー
ジに別個位置決め用の標識を形成する必要はなくなり、
構成の簡単化及び製造工程の簡単化を図ることができ
る。Since the outer peripheral side surface of the resin package is a vertical cut surface, unlike the outer peripheral side surface of the resin molded resin package, there is no resin burr. Therefore, the semiconductor device can be positioned at the time of mounting, testing, or the like, using the outer peripheral side surface of the resin package as a reference surface. This eliminates the need to form separate positioning markers on the resin package,
The structure and the manufacturing process can be simplified.
【００５６】更に、樹脂パッケージ内に半導体素子或い
は電子素子の少なくとも一方を複数個含む素子群が内設
された構成となるため、半導体装置をいわゆるＭＣＭ
（マルチ・チップ・モジュール）とすることができ、集
積度の向上及び低コスト化を図ることができる。Further, since a device group including a plurality of at least one of a semiconductor element and an electronic element is provided in a resin package, the semiconductor device is so-called MCM.
(Multi-chip module), and the degree of integration and cost can be reduced.
【００５７】[0057]
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１及び図２は本発明の第１実施
例である半導体装置１０Ａを示している。図１は半導体
装置１０Ａの断面図であり、図２は半導体装置１０Ａの
底面図である。この第１実施例に係る半導体装置１０Ａ
は、大略すると半導体素子１１，樹脂パッケージ１２，
及び金属膜１３とからなる極めて簡単な構成とされてい
る。Embodiments of the present invention will now be described with reference to the drawings. 1 and 2 show a semiconductor device 10A according to a first embodiment of the present invention. FIG. 1 is a cross-sectional view of the semiconductor device 10A, and FIG. 2 is a bottom view of the semiconductor device 10A. Semiconductor device 10A according to the first embodiment
Are roughly the semiconductor element 11, the resin package 12,
And a metal film 13.
【００５８】半導体素子１１は、その上面に複数の電極
パッド１４が形成されており、素子固定樹脂１５上に搭
載された構成とされている。また、樹脂パッケージ１２
は、例えばエポキシ樹脂を後述するようにトランスファ
ーモールド（ポッティングも可能である）することによ
り形成されるものであり、その実装面１６の所定位置に
は樹脂突起１７が一体的に形成されている。この樹脂突
起１７は、樹脂パッケージ１２の実装面１６から下方に
向け突出形成されている。尚、この樹脂突起１７の配設
ピッチは、例えば０．８ｍｍ程度とすることが可能であ
る。The semiconductor element 11 has a plurality of electrode pads 14 formed on its upper surface, and is mounted on an element fixing resin 15. Also, the resin package 12
Is formed, for example, by transfer molding (potting is also possible) of an epoxy resin as described later, and a resin projection 17 is integrally formed at a predetermined position on the mounting surface 16. The resin protrusion 17 is formed to protrude downward from the mounting surface 16 of the resin package 12. The arrangement pitch of the resin protrusions 17 can be, for example, about 0.8 mm.
【００５９】ここで、樹脂パッケージ１２の外周側面１
２ａに注目すると、樹脂パッケージ１２の側面１２ａは
垂立した切断面とされている。図３６に示すように、個
々の樹脂パッケージ１１２を金型に形成されたキャビテ
ィにより形成する場合には、金型からの抜き性を良好と
するため、その側面はテーパ（傾斜）を有した形状とな
っている。Here, the outer peripheral side surface 1 of the resin package 12
Focusing on 2a, the side surface 12a of the resin package 12 is a vertical cut surface. As shown in FIG. 36, when each resin package 112 is formed by a cavity formed in a mold, the side surface thereof has a tapered (inclined) shape in order to improve the removability from the mold. It has become.
【００６０】しかるに、本実施例に係る半導体装置１０
Ａは、後に詳述するようにカットソー３７（図２９参
照）を用いて樹脂封止体２７を切断することにより形成
される構成であるため、その側面は垂立した切断面とな
る。また、金属膜１３は、樹脂パッケージ１２に形成さ
れた樹脂突起１７を覆うように形成されている。この金
属膜１３と前記した電極パッド１４との間にはワイヤ１
８が配設されており、これにより金属膜１３と半導体素
子１１は電気的に接続した構成となっている。尚、金属
膜１３の詳細については、説明の便宜上、後述するもの
とする。However, the semiconductor device 10 according to the present embodiment
A is a structure formed by cutting the resin sealing body 27 using a cut-saw 37 (see FIG. 29), as described in detail later, and thus the side surface is a vertical cut surface. The metal film 13 is formed so as to cover the resin protrusion 17 formed on the resin package 12. A wire 1 is provided between the metal film 13 and the electrode pad 14 described above.
8, the metal film 13 and the semiconductor element 11 are electrically connected to each other. The details of the metal film 13 will be described later for convenience of description.
【００６１】上記構成とされた半導体装置１０Ａは、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１０Ａの小型化を図ることがで
きる。また、従来のＢＧＡのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置１０Ａのコスト低減を図ることができる。また、樹
脂突起１７及び金属膜１３は、協働してＢＧＡタイプの
半導体装置の半田バンプと同等の機能を奏するため、実
装性を向上することができる。The semiconductor device 10A having the above structure does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead and the area of the outer lead itself. Thus, the size of the semiconductor device 10A can be reduced. Further, since there is no need to use a mounting substrate for forming a solder ball like a conventional BGA, the cost of the semiconductor device 10A can be reduced. In addition, the resin protrusion 17 and the metal film 13 cooperate to perform the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved.
【００６２】更に、先に述べたように、樹脂パッケージ
１２の外周側面１２ａは垂立した切断面とされているた
め、金型を用いて成型された樹脂パッケージ１１２の外
周側面（図３６参照）と異なり、樹脂バリが存在するこ
とはない。このため、半導体装置１０Ａの実装時或いは
試験時等において、この樹脂パッケージ１２の側面１２
ａを基準面として半導体装置１０Ａの位置決めを行なう
ことができる。Further, as described above, since the outer peripheral side surface 12a of the resin package 12 is a vertical cut surface, the outer peripheral side surface of the resin package 112 molded using a mold (see FIG. 36). Unlike this, there is no resin burr. Therefore, when mounting or testing the semiconductor device 10A, the side surface 12 of the resin package 12 is
The semiconductor device 10A can be positioned using a as a reference plane.
【００６３】これにより、樹脂パッケージ１２に別個位
置決め用の標識を形成する必要はなくなり、半導体装置
１０Ａの構成の簡単化及び製造工程の簡単化を図ること
ができる。続いて、金属膜１３について図３乃至図８を
用いて説明する。各図は、金属膜１３の配設位置近傍を
拡大して示す図である。As a result, it is not necessary to form a separate positioning marker on the resin package 12, and the structure of the semiconductor device 10A and the manufacturing process can be simplified. Subsequently, the metal film 13 will be described with reference to FIGS. Each figure is an enlarged view showing the vicinity of the disposition position of the metal film 13.
【００６４】金属膜１３は、前記のように樹脂突起１７
を被覆するよう配設されると共に、ワイヤ１８により半
導体素子１１と電気的に接続する構成とされている。ま
た、この金属膜１３は半導体装置１０Ａの外部接続端子
として機能するものであり、前記したように半導体装置
１０Ａを実装基板に実装する時には、金属膜１３は実装
基板に形成された接続電極に半田付けされる。As described above, the metal film 13 is
And is electrically connected to the semiconductor element 11 by the wire 18. The metal film 13 functions as an external connection terminal of the semiconductor device 10A. When the semiconductor device 10A is mounted on the mounting substrate as described above, the metal film 13 is soldered to the connection electrode formed on the mounting substrate. Attached.
【００６５】この金属膜１３は、単層の金属層により形
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図３は単層の金属層により金属膜１３Ａを形
成したものであり、図４乃至図８は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｅを形成したものである。ま
た、金属膜１３（１３Ａ〜１３Ｄ）の材質を選定するに
際し、前記のように金属膜１３はその内側にワイヤ１８
が接続されると共に外側は実装基板に半田付けが行われ
るため、金属膜１３の最内層はボンディング性が良好で
あることが要求され、また最外層は半田付け性が良好で
あることが要求される（以下、この金属膜１３に要求さ
れる条件を金属膜要求特性という）。この金属膜要求特
性を満たす金属膜１３（１３Ａ〜１３Ｅ）の材質として
は、次のようなものが考えられる。The metal film 13 may be formed by a single metal layer or may be formed by laminating a plurality of metal layers. FIG. 3 shows the case where the metal film 13A is formed by a single metal layer, and FIGS. 4 to 8 show the case where the metal films 13B to 13E are formed by laminating a plurality of metal layers. When selecting the material of the metal film 13 (13A to 13D), as described above, the metal film 13 has the wire 18 inside.
Are connected and the outside is soldered to the mounting board, so that the innermost layer of the metal film 13 is required to have good bonding properties, and the outermost layer is required to have good solderability. (Hereinafter, conditions required for the metal film 13 are referred to as required metal film characteristics). As the material of the metal film 13 (13A to 13E) satisfying the required characteristics of the metal film, the following materials can be considered.
【００６６】図３に示される単層の金属膜１３Ａでは、
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図４に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせ、また外層１３Ｂ-1を金（Ａ
ｕ）により形成し、内層１３Ｂ-2をパラジウム（Ｐｄ）
により形成する組み合わせが考えられる。In the single-layer metal film 13A shown in FIG.
It is necessary to select a material having good bonding and soldering properties as the material of the metal film 13A. Materials satisfying this include, for example, silver (Ag) or palladium (Pd). The outer layer 1 as shown in FIG.
Metal film 1 having a two-layer structure in which 3B-1 and inner layer 13B-2 are laminated.
3B, the outer layer 13B-1 is formed of palladium (Pd) and the inner layer 13B-2 is formed of gold (Au) as a combination of the outer layer 13B-1 and the inner layer 13B-2 satisfying the required characteristics of the metal film.
And the outer layer 13B-1 is formed of gold (A
u), and the inner layer 13B-2 is made of palladium (Pd).
Can be considered.
【００６７】また、図５に示されるような外層１３Ｃ-
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせが考えられる。上記した各組み合わせにより金属
膜１３Ｃを構成することにより、金属膜要求特性を満た
すと共に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１
３Ｃ-3との接合性を向上することができる。The outer layer 13C- as shown in FIG.
1, in the metal film 13C having a three-layer structure in which the intermediate layer 13C-2 and the inner layer 13C-3 are laminated, the outer layer 13C-1 is formed of gold (Au), and the intermediate layer 13C-2 is formed of nickel (Ni). A combination in which the inner layer 13C-3 is formed of gold (Au) is conceivable. Other combinations include: palladium (Pd) on the outer layer 13C-1 and an intermediate layer 13C-2.
Nickel (Ni) and palladium (P
Combination using d)-Combination using gold (Au) for outer layer 13C-1, palladium (Pd) for intermediate layer 13C-2, and gold (Au) for inner layer 13C-3-Solder for outer layer 13C-1 and intermediate layer 13C -2 to nickel (N
i) Combination using gold (Au) for the inner layer 13C-3. Solder for the outer layer 13C-1 and nickel (N
i), a combination using palladium (Pd) for the inner layer 13C-3 is conceivable. By configuring the metal film 13C by the above-described combinations, the required characteristics of the metal film are satisfied, and the outer layer 13C-1 and the inner layer 1
The bondability with 3C-3 can be improved.
【００６８】また、図６に示されるような外層１３Ｄ-
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。The outer layer 13D- as shown in FIG.
1, first intermediate layer 13D-2, second intermediate layer 13D-3, inner layer 1
In the metal film 13D having a four-layer structure in which 3D-4 and 3D-4 are laminated, the outer layer 13D-1 is formed by solder, the first intermediate layer 13D-2 is formed by nickel (Ni), and the second intermediate layer 13D-3 is formed. The inner layer 13D-4 is formed of palladium (Pd), and the inner layer 13D-4 is formed of gold (A
The combination formed by u) is conceivable.
【００６９】また、他の組み合わせとしては、 ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3にパラジ
ウム（Ｐｄ），内層１３Ｄ-4に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｄ-1に金（Ａｕ），第１中間層１３Ｄ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｄ-3にニッケル（Ｎ
ｉ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3に金（Ａ
ｕ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1に半田，第１中間層１３Ｄ-2にニッケル
（Ｎｉ），第２中間層１３Ｄ-3に金（Ａｕ），内層１３
Ｄ-4にパラジウム（Ｐｄ）を用いる組み合わせが考えら
れる。Other combinations include: palladium (Pd) on the outer layer 13D-1 and the first intermediate layer 13
Combination using nickel (Ni) for D-2, palladium (Pd) for second intermediate layer 13D-3, and gold (Au) for inner layer 13D-4. Gold (Au) for outer layer 13D-1 and first intermediate layer 13D. -2 for palladium (Pd) and second intermediate layer 13D-3 for nickel (N
i), a combination using palladium (Pd) for the inner layer 13D-4, palladium (Pd) for the outer layer 13D-1 and the first intermediate layer 13
D-2 is nickel (Ni), and the second intermediate layer 13D-3 is gold (A
u), a combination using palladium (Pd) for the inner layer 13D-4. Solder for the outer layer 13D-1, nickel (Ni) for the first intermediate layer 13D-2, gold (Au) for the second intermediate layer 13D-3, inner layer. 13
A combination using palladium (Pd) for D-4 is conceivable.
【００７０】また、図７に示されるような外層１３Ｅ-
1，第１中間層１３Ｅ-2, 第２中間層１３Ｅ-3, 第３中
間層１３Ｅ-4, 内層１３Ｅ-5とを積層した５層構造の金
属膜１３Ｅでは、外層１３Ｅ-1を金（Ａｕ）により形成
し、第１中間層１３Ｅ-2をパラジウム（Ｐｄ）により形
成し、第２中間層１３Ｅ-3をニッケル（Ｎｉ）により形
成し、第３中間層１３Ｅ-4をパラジウム（Ｐｄ）により
形成し、内層１３Ｅ-5を金（Ａｕ）により形成する組み
合わせが考えられる。The outer layer 13E- as shown in FIG.
In the five-layer metal film 13E in which the first intermediate layer 13E-2, the second intermediate layer 13E-3, the third intermediate layer 13E-4, and the inner layer 13E-5 are laminated, the outer layer 13E-1 is formed of gold ( Au), the first intermediate layer 13E-2 is formed of palladium (Pd), the second intermediate layer 13E-3 is formed of nickel (Ni), and the third intermediate layer 13E-4 is palladium (Pd). And the inner layer 13E-5 is formed of gold (Au).
【００７１】また、他の組み合わせとしては、 ・外層１３Ｅ-1に半田，第１中間層１３Ｅ-2にニッケル
（Ｎｉ），第２中間層１３Ｅ-3に金（Ａｕ），第３中間
層１３Ｅ-4にパラジウム（Ｐｄ），内層１３Ｅ-5に金
（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に金（Ａ
ｕ），第３中間層１３Ｅ-4にパラジウム（Ｐｄ），内層
１３Ｅ-5に金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃ
ｕ），第３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１
３Ｅ-5にパラジウム（Ｐｄ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にニ
ッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃｕ），第
３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１３Ｅ-5に
金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｅ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｅ-4に金（Ａｕ），内層１３Ｅ-5
にパラジウム（Ｐｄ）を用いる組み合わせが考えられ
る。Other combinations include: solder on the outer layer 13E-1, nickel (Ni) on the first intermediate layer 13E-2, gold (Au) on the second intermediate layer 13E-3, and third intermediate layer 13E. Combination using palladium (Pd) for -4 and gold (Au) for inner layer 13E-5 ・ Palladium (Pd) for first layer 13 and outer layer 13E-1
E-2 is nickel (Ni), and the second intermediate layer 13E-3 is gold (A
u), palladium (Pd) for the third intermediate layer 13E-4, and gold (Au) for the inner layer 13E-5. ・ Palladium (Pd) for the outer layer 13E-1 and the first intermediate layer 13
E-2 is nickel (Ni), and second intermediate layer 13E-3 is copper (C
u), nickel (Ni) on the third intermediate layer 13E-4, inner layer 1
Combination using palladium (Pd) for 3E-5 Gold (Au) for outer layer 13E-1, nickel (Ni) for first intermediate layer 13E-2, copper (Cu) for second intermediate layer 13E-3, third A combination using nickel (Ni) for the intermediate layer 13E-4 and gold (Au) for the inner layer 13E-5. Gold (Au) for the outer layer 13E-1; palladium (Pd) for the first intermediate layer 13E-2; Nickel (N
i), gold (Au) on the third intermediate layer 13E-4, inner layer 13E-5
A combination using palladium (Pd) is considered.
【００７２】また、図８（Ａ）に示されるような外層１
３Ｆ-1，第１中間層１３Ｆ-2, 第２中間層１３Ｆ-3, 第
３中間層１３Ｆ-4, 第４中間層１３Ｆ-5, 内層１３Ｆ-6
とを積層した６層構造の金属膜１３Ｆでは、外層１３Ｆ
-1を金（Ａｕ）により形成し、第１中間層１３Ｆ-2をパ
ラジウム（Ｐｄ）により形成し、第２中間層１３Ｆ-3を
ニッケル（Ｎｉ）により形成し、第３中間層１３Ｆ-4を
金（Ａｕ）により形成し、第４中間層１３Ｆ-5をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｆ-6を金（Ａｕ）
により形成する組み合わせが考えられる。The outer layer 1 shown in FIG.
3F-1, first intermediate layer 13F-2, second intermediate layer 13F-3, third intermediate layer 13F-4, fourth intermediate layer 13F-5, inner layer 13F-6
Are laminated on the metal film 13F having a six-layer structure.
-1 is formed of gold (Au), the first intermediate layer 13F-2 is formed of palladium (Pd), the second intermediate layer 13F-3 is formed of nickel (Ni), and the third intermediate layer 13F-4 is formed. Is formed of gold (Au), the fourth intermediate layer 13F-5 is formed of palladium (Pd), and the inner layer 13F-6 is formed of gold (Au).
Can be considered.
【００７３】また、他の組み合わせとしては、 ・外層１３Ｆ-1に金（Ａｕ），第１中間層１３Ｆ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｆ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｆ-4に銅（Ｃｕ），第４中間層１
３Ｆ-5にニッケル（Ｎｉ），内層１３Ｆにをパラジウム
（Ｐｄ）を用いる組み合わせ ・外層１３Ｆ-1にパラジウム（Ｐｄ），第１中間層１３
Ｆ-2にニッケル（Ｎｉ），第２中間層１３Ｆ-3に銅（Ｃ
ｕ），第３中間層１３Ｆ-4にニッケル（Ｎｉ），第４中
間層１３Ｆ-5にパラジウム（Ｐｄ），内層１３Ｆにを金
（Ａｕ）を用いる組み合わせが考えられる。Other combinations include: gold (Au) for the outer layer 13F-1, palladium (Pd) for the first intermediate layer 13F-2, and nickel (Nd) for the second intermediate layer 13F-3.
i) Copper (Cu) on the third intermediate layer 13F-4, fourth intermediate layer 1
Combination using nickel (Ni) for 3F-5 and palladium (Pd) for inner layer 13F. Palladium (Pd) for first layer 13 and outer layer 13F-1.
F-2 is nickel (Ni), and second intermediate layer 13F-3 is copper (C
u), nickel (Ni) for the third intermediate layer 13F-4, palladium (Pd) for the fourth intermediate layer 13F-5, and gold (Au) for the inner layer 13F.
【００７４】また、図８（Ｂ）に示されるような外層１
３Ｇ-1，第１中間層１３Ｇ-2, 第２中間層１３Ｇ-3, 第
３中間層１３Ｇ-4, 第４中間層１３Ｇ-5, 第５中間層１
３Ｇ-6, 内層１３Ｇ-7とを積層した６層構造の金属膜１
３Ｇでは、外層１３Ｇ-1を金（Ａｕ）により形成し、第
１中間層１３Ｇ-2をパラジウム（Ｐｄ）により形成し、
第２中間層１３Ｇ-3をニッケル（Ｎｉ）により形成し、
第３中間層１３Ｇ-4を銅（Ｃｕ）により形成し、第４中
間層１３Ｇ-5をニッケル（Ｎｉ）により形成し、第５中
間層１３Ｇ-6をパラジウム（Ｐｄ）により形成し、内層
１３Ｇ-7を金（Ａｕ）により形成する組み合わせが考え
られる。The outer layer 1 as shown in FIG.
3G-1, first intermediate layer 13G-2, second intermediate layer 13G-3, third intermediate layer 13G-4, fourth intermediate layer 13G-5, fifth intermediate layer 1
6-layer metal film 1 in which 3G-6 and inner layer 13G-7 are laminated.
In 3G, the outer layer 13G-1 is formed of gold (Au), the first intermediate layer 13G-2 is formed of palladium (Pd),
Forming a second intermediate layer 13G-3 of nickel (Ni);
The third intermediate layer 13G-4 is formed of copper (Cu), the fourth intermediate layer 13G-5 is formed of nickel (Ni), the fifth intermediate layer 13G-6 is formed of palladium (Pd), and the inner layer 13G is formed. -7 is formed of gold (Au).
【００７５】上記した各組み合わせにより金属膜１３を
構成することにより、金属膜要求特性を満たすと共に外
層，各中間層，及び外層の接合性を向上することができ
る。続いて、上記した第１実施例に係る半導体装置１０
Ａの製造方法について説明する。尚、以下の説明では、
金属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2,内層
１３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた
構成を例に挙げて説明するものとする。By forming the metal film 13 by the above combinations, it is possible to satisfy the required characteristics of the metal film and to improve the bonding property of the outer layer, each intermediate layer and the outer layer. Subsequently, the semiconductor device 10 according to the first embodiment described above
A method for producing A will be described. In the following description,
A description will be given by taking as an example a configuration in which a metal film 13C having a three-layer structure in which an outer layer 13C-1, an intermediate layer 13C-2, and an inner layer 13C-3 are stacked as the metal film 13.
【００７６】半導体装置１０Ａは、図１５に示されるリ
ードフレーム２０を用いて製造される。このリードフレ
ーム２０は、導電性金属基材２１に複数の凹部２２が形
成されると共に、この凹部２２に金属膜１３Ｃが形成さ
れた構成とされている。凹部２２の形成位置は、半導体
装置１０Ａに形成された樹脂突起１７の形成位置と対応
するよう構成されており、また金属膜１３Ｃは樹脂突起
１７に嵌入しうるよう形成されている。The semiconductor device 10A is manufactured using the lead frame 20 shown in FIG. The lead frame 20 has a configuration in which a plurality of recesses 22 are formed in a conductive metal base 21 and a metal film 13C is formed in the recesses 22. The formation position of the concave portion 22 is configured to correspond to the formation position of the resin protrusion 17 formed on the semiconductor device 10A, and the metal film 13C is formed so as to fit into the resin protrusion 17.
【００７７】また後述するように、リードフレーム２０
は複数の半導体装置１０Ａを一括的に形成できるよう
（即ち、いわゆる複数個取りができるよう）構成されて
おり、従って凹部２２及び金属膜１３Ｃも１枚の金属基
材２１に複数組形成されている。また本実施例では、隣
接する１個の半導体装置１０Ａの領域が極めて近接して
形成されており、よって高密度化が図られた構成とされ
ている。尚、図中２３は、例えばリードフレーム２０を
後の工程において位置決めする際に用いる位置決め孔で
ある。As described later, the lead frame 20
Is configured so that a plurality of semiconductor devices 10A can be formed collectively (that is, a plurality of semiconductor devices 10A can be formed). Therefore, a plurality of sets of recesses 22 and metal films 13C are formed on one metal base 21. I have. Further, in the present embodiment, the region of one adjacent semiconductor device 10A is formed extremely close to each other, and therefore, the configuration is designed to increase the density. In the drawing, reference numeral 23 denotes a positioning hole used for positioning the lead frame 20 in a later step, for example.
【００７８】ここで、半導体装置１０Ａの製造方法を説
明する前に、先ずリードフレーム２０の製造方法につい
て図９乃至図１５を用いて説明する。リードフレーム２
０を製造するには、先ず図９に示すように、導電材料
（例えば銅）よりなる平板状の金属基材２１を用意し、
この金属基材２１の上下両面にエッチングレジスト２４
を塗布する（エッチングレジスト塗布工程）。このエッ
チングレジスト２４は、例えば感光性樹脂であり、ドラ
イフィルムを貼着した後に液状の感光性樹脂を塗布する
ことにより所定膜厚に形成される。Here, before describing the method of manufacturing the semiconductor device 10A, first, the method of manufacturing the lead frame 20 will be described with reference to FIGS. Lead frame 2
First, as shown in FIG. 9, a flat metal substrate 21 made of a conductive material (for example, copper) is prepared as shown in FIG.
An etching resist 24 is provided on both upper and lower surfaces of the metal base 21.
Is applied (etching resist application step). The etching resist 24 is, for example, a photosensitive resin, and is formed to have a predetermined thickness by applying a liquid photosensitive resin after attaching a dry film.
【００７９】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図１０
に示すエッチングレジストパターン２４ａを形成する
（エッチングレジストパターン形成工程）。エッチング
レジストパターン形成工程が終了すると、エッチングレ
ジストパターン２４ａが形成された金属基材２１に対し
エッチング処理が実施される（エッチング工程）。この
エッチング工程では、凹部２２の形成位置においては金
属基材２１の上面からのみのハーフエッチングが実施さ
れ、位置決め孔２３の形成位置においては両面エッチン
グが実施される。尚、金属基材２１の材料として銅（Ｃ
ｕ）が用いられた場合には、エッチング液としては、例
えば塩化第２鉄等が用いられる。Subsequently, an exposure process is performed on the etching resist 24 using a mask (not shown), and a developing process is thereafter performed to remove portions of the etching resist 24 corresponding to the concave portion forming position and the jig hole forming position. FIG.
Is formed (etching resist pattern forming step). When the etching resist pattern forming step is completed, an etching process is performed on the metal base 21 on which the etching resist pattern 24a is formed (etching step). In this etching step, half-etching is performed only from the upper surface of the metal base 21 at the position where the concave portion 22 is formed, and double-sided etching is performed at the position where the positioning hole 23 is formed. In addition, copper (C
When u) is used, for example, ferric chloride or the like is used as an etchant.
【００８０】これにより、図１１に示されるように、金
属基材２１の凹部形成位置には凹部２２が形成されると
共に、位置決め孔形成位置には位置決め孔２３が形成さ
れる。この際、ハーフエッチングにより形成される凹部
２２の深さは、金属基材２１の板厚に対し６０％程度の
深さとすることが可能である。上記のエッチング工程が
終了すると、エッチングレジストパターン２４ａを除去
する処理（エッチングレジスト除去工程）が実施され、
図１２に示されるように、凹部２２及び位置決め孔２３
が形成された金属基材２１のみの状態となる。As a result, as shown in FIG. 11, a concave portion 22 is formed in the concave portion forming position of the metal base 21 and a positioning hole 23 is formed in the positioning hole forming position. At this time, the depth of the concave portion 22 formed by half-etching can be about 60% of the thickness of the metal base 21. When the above etching process is completed, a process of removing the etching resist pattern 24a (etching resist removal process) is performed.
As shown in FIG. 12, the recess 22 and the positioning hole 23
Is formed only on the metal substrate 21 on which is formed.
【００８１】続いて、図１２に示す状態の金属基材２１
には、その上下両面にメッキレジスト２５が塗布される
（メッキレジスト塗布工程）。そして、図示しないマス
クを用いてこのメッキレジスト２５に露光処理を行い、
その後に現像処理を行うことにより、エッチングレジス
ト２４の凹部形成位置に対応する部位のみを除去し、図
１３に示すメッキレジストパターン２５ａを形成する
（メッキレジストパターン形成工程）。Subsequently, the metal base 21 in the state shown in FIG.
, A plating resist 25 is applied to both upper and lower surfaces (a plating resist application step). Then, an exposure process is performed on the plating resist 25 using a mask (not shown),
Thereafter, by performing a developing process, only the portion corresponding to the concave portion forming position of the etching resist 24 is removed, and a plating resist pattern 25a shown in FIG. 13 is formed (plating resist pattern forming step).
【００８２】上記のように、メッキレジストパターン形
成工程では、図１０に示したエッチングレジスト形成工
程と異なり、メッキレジストパターン２５ａは凹部２２
の形成位置のみを露出させ、金属基材２１の他の部分は
位置決め孔２３の形成位置を含め全て覆う構成としてい
る。メッキレジストパターン形成工程が終了すると、続
いて図１４に示されるように、金属膜形成工程が実施さ
れ金属膜１３Ｃが形成される。本実施例においては、金
属膜１３Ｃの形成にメッキ法を用いている。本実施例に
係る金属膜１３Ｃは、外層１３Ｃ-1, 中間層１３Ｃ-2,
及び内層１３Ｃ-3を積層した３層構造とされているた
め、各層毎にメッキ処理を行う。As described above, the plating resist pattern forming step differs from the etching resist forming step shown in FIG.
Is exposed, and the other portion of the metal base 21 is entirely covered including the position where the positioning hole 23 is formed. When the plating resist pattern forming step is completed, subsequently, as shown in FIG. 14, a metal film forming step is performed to form a metal film 13C. In this embodiment, a plating method is used for forming the metal film 13C. The metal film 13C according to this embodiment includes an outer layer 13C-1, an intermediate layer 13C-2,
And a three-layer structure in which the inner layer 13C-3 is laminated, plating is performed for each layer.
【００８３】具体的には、外層１３Ｃ-1として金（Ａ
ｕ）, 中間層１３Ｃ-2としてパラジウム（Ｐｄ）, 内層
１３Ｃ-3として金（Ａｕ）を用いた場合には、先ず内層
１３Ｃ-3となる金メッキを行い、続いて中間層１３Ｃ-2
となるパラジウムメッキを行い、最後に外層１３Ｃ-1と
なる金メッキを行う。この金属膜１３Ｃを構成する各層
１３Ｃ-1〜１３Ｃ-3の厚さは、メッキ時間を制御するこ
とにより任意に設定することができる。Specifically, gold (A) is used as the outer layer 13C-1.
u), when palladium (Pd) is used for the intermediate layer 13C-2 and gold (Au) is used for the inner layer 13C-3, first, gold plating for the inner layer 13C-3 is performed, and then the intermediate layer 13C-2 is used.
Palladium plating, and finally gold plating to form the outer layer 13C-1. The thickness of each of the layers 13C-1 to 13C-3 constituting the metal film 13C can be arbitrarily set by controlling the plating time.
【００８４】上記の処理を実施することにより金属膜１
３Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１３Ｃは樹脂パッケージ１２をリードフレーム２０から
分離する際に樹脂パッケージ１２と共にリードフレーム
２０から離脱する必要がある。このため、金属膜１３Ｃ
は金属基材２１に対しある程度の分離性も要求される。By performing the above processing, the metal film 1
3C is formed on the metal base 21, but the metal film 13 </ b> C formed on the metal base 21 leads together with the resin package 12 when separating the resin package 12 from the lead frame 20 in a separation step, as described later. It is necessary to separate from the frame 20. Therefore, the metal film 13C
Is also required to have a certain degree of separation from the metal substrate 21.
【００８５】従って、金属膜１３Ｃを凹部２２に形成す
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。また、上記した金属膜形成工程では、メッキ
法を用いて金属膜１３Ｃを形成する方法を説明したが、
金属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。Therefore, prior to forming the metal film 13C in the concave portion 22, in order to secure the above-mentioned separability, a member such as a conductive paste for improving the separability is applied to the inside of the concave portion 22, and the upper portion thereof is formed. A configuration in which the metal film 13C is formed on the substrate may be adopted. In the above-described metal film forming step, a method of forming the metal film 13C using a plating method has been described.
The formation of the metal film 13C is not limited to the plating method, and may be formed by using another film forming technique such as an evaporation method or a sputtering method.
【００８６】また本実施例では、エッチングレジスト配
設工程，エッチングレジストパターン形成工程，エッチ
ング工程，及びエッチングレジスト除去工程を実施する
ことにより、先ず金属基材２１に凹部２２をエッチング
形成した後、エッチングレジスト２４とは別個にメッキ
レジスト２５を配設する構成としている。即ち、レジス
ト除去工程が終了した後、メッキレジスト配設工程を実
施することにより金属基材２１の両面にメッキレジスト
２５を配設し、続くメッキレジストパターン形成工程に
おいてメッキレジスト２５の凹部２２の形成位置に対応
する部位のみを除去して所定のメッキレジストパターン
２５ａを形成している。この際、上記のようにエッチン
グレジスト２４とメッキレジスト２５とを異ならせるこ
とにより、エッチングレジストパターン２４ａとメッキ
レジストパターン２４ｂとを異なるパターンとすること
ができる。In this embodiment, the recess 22 is first formed in the metal base 21 by performing the etching resist arranging step, the etching resist pattern forming step, the etching step, and the etching resist removing step. A plating resist 25 is provided separately from the resist 24. That is, after the resist removing step is completed, a plating resist disposing step is performed to dispose the plating resist 25 on both surfaces of the metal base material 21, and to form the concave portions 22 of the plating resist 25 in the subsequent plating resist pattern forming step. Only a portion corresponding to the position is removed to form a predetermined plating resist pattern 25a. At this time, by making the etching resist 24 and the plating resist 25 different as described above, the etching resist pattern 24a and the plating resist pattern 24b can be made different patterns.
【００８７】これにより、続いて実施される金属膜形成
工程では、エッチングに拘わらず、金属膜１３Ｃを形成
したい部位のみ形成することができる。特に、本実施例
では、メッキレジスト配設工程において、位置決め孔２
３をメッキレジスト２５により覆う構成としたため、精
度を必要とする位置決め孔２３に金属膜１３が形成され
ることを防止できる。Thus, in the subsequent metal film forming step, only the portion where the metal film 13C is to be formed can be formed regardless of the etching. In particular, in this embodiment, the positioning holes 2
3 is covered with the plating resist 25, it is possible to prevent the metal film 13 from being formed in the positioning hole 23 that requires precision.
【００８８】位置決め孔２３は、その形成時において高
精度に位置決めが行なわれているため、その後に金属膜
１３を形成すると、その位置精度が低下してしまう。よ
って、メッキレジスト配設工程において位置決め孔２３
をメッキレジスト２５で覆う構成とし、金属膜１３が被
膜されるのを防止することにより、その後の工程におい
て精度の高い処理を行なうことが可能となる。Since the positioning hole 23 is positioned with high precision at the time of its formation, if the metal film 13 is subsequently formed, the positional precision will be reduced. Therefore, in the plating resist disposing step, the positioning holes 23 are formed.
Is covered with the plating resist 25 to prevent the metal film 13 from being coated, so that highly accurate processing can be performed in the subsequent steps.
【００８９】上記のように金属膜形成工程において凹部
２２内に金属膜１３Ｃが形成されると、続いてメッキレ
ジストパターン２５ａを除去するメッキレジスト除去工
程、及び金属基材２１の表面平滑化工程が実施され、図
１５に示されるリードフレーム２０が形成される。上記
したリードフレーム２０の製造方法では、各レジスト塗
布，各レジストパターン形成，エッチング，金属膜形
成，及び各レジスト除去等の簡単な工程によりリードフ
レーム２０を形成することができる。尚、上記下実施例
では、メッキレジスト２５をエッチングレジスト２４と
別個に配設する構成としたが、エッチング工程において
エッチングする部位とメッキ工程においてメッキする部
位が同一である場合には、メッキレジスト２５を配設す
る工程及びこれに関連する工程を省略することも可能で
ある。As described above, when the metal film 13C is formed in the concave portion 22 in the metal film forming step, the plating resist removing step of removing the plating resist pattern 25a and the surface smoothing step of the metal substrate 21 are performed. Then, the lead frame 20 shown in FIG. 15 is formed. In the above-described method for manufacturing the lead frame 20, the lead frame 20 can be formed by simple steps such as applying each resist, forming each resist pattern, etching, forming a metal film, and removing each resist. In the above embodiment, the plating resist 25 is provided separately from the etching resist 24. However, if the portion to be etched in the etching step and the portion to be plated in the plating step are the same, the plating resist 25 It is also possible to omit the step of disposing and the step related thereto.
【００９０】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置１０Ａを製造する製造
方法について説明する。半導体装置１０Ａを製造するに
は、図１６に示すように、リードフレーム２０の所定素
子搭載位置に素子固定樹脂１５を塗布すると共に、素子
固定樹脂１５の上部に半導体素子１１を搭載する（素子
搭載工程）。素子固定樹脂１５は絶縁性を有すると共に
接着剤として機能し、よって半導体素子１１はリードフ
レーム２０上に素子固定樹脂１５の接着力により搭載さ
れた状態となる。Next, a method of manufacturing the semiconductor device 10A using the lead frame 20 manufactured as described above will be described. In order to manufacture the semiconductor device 10A, as shown in FIG. 16, the element fixing resin 15 is applied to a predetermined element mounting position of the lead frame 20, and the semiconductor element 11 is mounted on the element fixing resin 15 (element mounting). Process). The element fixing resin 15 has an insulating property and also functions as an adhesive, so that the semiconductor element 11 is mounted on the lead frame 20 by the adhesive force of the element fixing resin 15.
【００９１】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１７に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層１３Ｃ-3）との間にワイヤ１
８を配設し、半導体素子１１と金属膜１３Ｃとを電気的
に接続する（接続工程）。この際、前記したように、位
置決め孔２３は金属膜１３Ｃが形成されないことによ
り、この位置決め孔２３を用いてリードフレーム２０を
ワイヤボンディング装置に高精度に位置決めされた状態
で装着することができる。When the element mounting process is completed, the lead frame 20 is mounted on a wire bonding apparatus, and as shown in FIG. 17, the electrode pads 14 formed on the semiconductor element 11 and the metal pads formed on the lead frame 20 are formed. Between the film 13C (specifically, the inner layer 13C-3) and the wire 1
8 are provided to electrically connect the semiconductor element 11 and the metal film 13C (connection step). At this time, as described above, since the metal film 13C is not formed in the positioning hole 23, the lead frame 20 can be mounted to the wire bonding apparatus with high precision using the positioning hole 23.
【００９２】また、ワイヤ１８を電極パッド１４と金属
膜１３Ｃとの間でワイヤボンディングする際、図１７に
示す例では、先ず電極パッド１４にワイヤ１８の一端を
ボンディングし（ファーストボンディング）し、続いて
ワイヤ１８の他端を金属膜１３Ｃにボンディング（セカ
ンドボンディング）する方法を採用した。しかるに、図
１８に示すように、先ず金属膜１３Ｃにワイヤ１８の一
端を接続し、続いて金属膜１３Ｃから電極パッド１４に
ワイヤ１８を引き出した上で、ワイヤ１８の他端部を電
極パッド１４に接続する方法を採用してもよい。When the wire 18 is wire-bonded between the electrode pad 14 and the metal film 13C, in the example shown in FIG. 17, one end of the wire 18 is first bonded to the electrode pad 14 (first bonding), and then, Then, a method of bonding (second bonding) the other end of the wire 18 to the metal film 13C was adopted. However, as shown in FIG. 18, first, one end of the wire 18 is connected to the metal film 13C, and then the wire 18 is pulled out from the metal film 13C to the electrode pad 14, and then the other end of the wire 18 is connected to the electrode pad 14. May be adopted.
【００９３】このように、先ず金属膜１３Ｃにワイヤ１
８の一端を接続し、その後にワイヤ１８の他端部を電極
パッド１４に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いたことにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置１０Ａの低背化
を図ることができる。また、一般に電極パッド１４の配
設ピッチは金属膜１３Ｃの配設ピッチに比べて狭く、ま
たワイヤボンディング処理においてファーストボンディ
ングのボンディング領域はセカンドボンディングのボン
ディング領域よりも広い。よって、配設ピッチの広い金
属膜１３Ｃにファーストボンディングを行い、配設ピッ
チの狭い電極パッド１４にセカンドボンディングを行う
構成とすることにより、高密度にワイヤ１８の配設を行
うことが可能となる。As described above, first, the wire 1 is attached to the metal film 13C.
8 is connected, and then the other end of the wire 18 is connected to the electrode pad 14, that is, the so-called reverse wire bonding method is used, so that the wire loop can be reduced in height. Accordingly, the height of the semiconductor device 10A can be reduced. Generally, the arrangement pitch of the electrode pads 14 is narrower than the arrangement pitch of the metal films 13C, and the bonding area of the first bonding in the wire bonding process is wider than the bonding area of the second bonding. Therefore, the first bonding is performed on the metal film 13C having a large arrangement pitch, and the second bonding is performed on the electrode pad 14 having a small arrangement pitch, whereby the wires 18 can be arranged at a high density. .
【００９４】更に、他のワイヤボンディング方法とし
て、予め金属膜１３Ｃにスタッドバンプ４５を形成して
おき、このスタッドバンプ４５にワイヤ１８をセカンド
ボンディングする方法が考えられる。以下、このワイヤ
ボンディング方法について図１９乃至図２１を用いて説
明する。図１９（Ａ）は、素子搭載工程が終了した状態
を示している。この状態において、先ずリードフレーム
２０の凹部２２に形成されている金属膜１３Ｃに、キャ
ピラリ４６を用いてスタッドバンプ４５を形成する。図
１９（Ｂ）は、金属膜１３Ｃにスタッドバンプ４５が形
成された状態を示している。尚、スタッドバンプ４５の
形成方法の詳細については、図２１を用いて後述するも
のとする。Further, as another wire bonding method, a method in which a stud bump 45 is formed in advance on the metal film 13C and the wire 18 is second-bonded to the stud bump 45 can be considered. Hereinafter, this wire bonding method will be described with reference to FIGS. FIG. 19A shows a state in which the element mounting step has been completed. In this state, first, a stud bump 45 is formed using a capillary 46 on the metal film 13C formed in the concave portion 22 of the lead frame 20. FIG. 19B shows a state where the stud bump 45 is formed on the metal film 13C. The method of forming the stud bump 45 will be described later in detail with reference to FIG.
【００９５】スタッドバンプ４５が形成されると、キャ
ピラリ４６は半導体チップ１１に形成されている電極パ
ッド１４上に移動し、図１９（Ｃ）に示されるように、
電極パッド１４に対しワイヤ１８をボンディング（ファ
ーストボンディング）する。電極パッド１４に対するボ
ンディング処理が終了すると、キャピラリ４６はスタッ
ドバンプ４５の上部位置まで移動し、これに伴いワイヤ
１８もスタッドバンプ４５の上部位置まで引き出され
る。When the stud bumps 45 are formed, the capillaries 46 move onto the electrode pads 14 formed on the semiconductor chip 11, and as shown in FIG.
The wire 18 is bonded to the electrode pad 14 (first bonding). When the bonding process for the electrode pad 14 is completed, the capillary 46 moves to the position above the stud bump 45, and accordingly, the wire 18 is also drawn out to the position above the stud bump 45.
【００９６】次に、図２０（Ｄ）に示されるように、キ
ャピラリ４６はスタッドバンプ４５に押圧されてワイヤ
１８とスタッドバンプ４５とがボンディング（セカンド
ボンディング）される。続いて、同様の処理が他方の電
極パッド１４に対しても実施され、よって図２０（Ｅ）
に示されるように、電極パッド１４と金属膜１３Ｃとの
間にワイヤ１８が配設された状態となる。Next, as shown in FIG. 20D, the capillary 46 is pressed by the stud bump 45, and the wire 18 and the stud bump 45 are bonded (second bonding). Subsequently, the same processing is performed on the other electrode pad 14, and therefore, the same processing as in FIG.
As shown in FIG. 7, the wire 18 is provided between the electrode pad 14 and the metal film 13C.
【００９７】上記したワイヤボンディング方法では、先
ず金属膜１３Ｃ上にスタッドバンプ４５を形成してお
き、その後に電極パッド１４にワイヤ１８をファースト
ボンディングした上でワイヤ１８を金属膜１３Ｃ上のス
タッドバンプ４５に引出し、金属膜１３Ｃ上ではなくス
タッドバンプ４５にセカンドボンディングするため、金
属膜１３Ｃ上に直接ワイヤ１８をボンディングする構成
に比べてワイヤ１８を確実にボンディングすることがで
きる。In the above-described wire bonding method, first, the stud bump 45 is formed on the metal film 13C, and then the wire 18 is first bonded to the electrode pad 14, and then the wire 18 is connected to the stud bump 45 on the metal film 13C. Then, the wire 18 is secondly bonded to the stud bump 45 instead of on the metal film 13C, so that the wire 18 can be bonded more reliably than the configuration in which the wire 18 is bonded directly on the metal film 13C.
【００９８】即ち、セカンドボンディングでは、ファー
ストボンディングと異なりワイヤ１８にボールが形成さ
れていない状態でボンディング処理が実施される。ま
た、セカンドボンディングでは、ワイヤ１８がキャピラ
リ４６により押圧されつつ溶接されるため、その接合部
分の機械的強度はどうしてもファーストボンディングに
比べて低くなってしまう。That is, in the second bonding, unlike the first bonding, the bonding process is performed in a state where no ball is formed on the wire 18. Further, in the second bonding, the wire 18 is welded while being pressed by the capillary 46, so that the mechanical strength of the joined portion is inevitably lower than that of the first bonding.
【００９９】しかるに、予めセカンドボンディング位置
である金属膜１３Ｃ上にワイヤ１８と同一材料のスタッ
ドバンプ４５を形成しておき、このスタッドバンプ４５
に対しワイヤ１８をセカンドボンディングすることによ
り、ワイヤ１８を確実に金属膜１３Ｃと接続させること
ができる。続いて、図２１を用いて、上記したスタッド
バンプ４５の形成方法について説明する。尚、以下の説
明ではワイヤ１８として金（Ａｕ）線を用いた場合につ
いて説明する。また図示の便宜上、同図には金属膜１３
Ｃ近傍のみを図示し、他の構成の図示は省略している。However, a stud bump 45 made of the same material as that of the wire 18 is formed on the metal film 13C, which is the second bonding position, in advance.
By performing the second bonding of the wire 18, the wire 18 can be reliably connected to the metal film 13C. Subsequently, a method for forming the above-described stud bump 45 will be described with reference to FIG. In the following description, a case where a gold (Au) wire is used as the wire 18 will be described. For convenience of illustration, FIG.
Only the vicinity of C is shown, and illustration of other components is omitted.
【０１００】スタッドバンプ４５を形成するには、先ず
図２１（Ａ）に示すように、キャピラリ４５を金属膜１
３Ｃの上部位置に移動させ、ワイヤボンディング装置に
設けられているスパークロッド（図示せず）を放電させ
て、ワイヤ１８の先端にボール４７（例えば、φ９０μ
ｍ）を形成する。次に、図２１（Ｂ）に示されるよう
に、キャピラリ４５を下動させて金属膜１３Ｃに対しボ
ール４７を押圧し、この状態で例えば超音波溶接により
ボール４７を金属膜１３Ｃにボンディングする。ボール
４７はキャピラリ４５に押し潰されるため、このボンデ
ィング処理が終了した状態においてボール４７の形状
は、ボール径１０〜１２０μｍ，高さ３０〜４０μｍと
なっている。In order to form the stud bump 45, first, as shown in FIG.
3C, and discharges a spark rod (not shown) provided in the wire bonding apparatus.
m). Next, as shown in FIG. 21 (B), the ball 45 is pressed against the metal film 13C by moving the capillary 45 downward, and in this state, the ball 47 is bonded to the metal film 13C by, for example, ultrasonic welding. Since the ball 47 is crushed by the capillary 45, the ball 47 has a ball diameter of 10 to 120 μm and a height of 30 to 40 μm after the completion of the bonding process.
【０１０１】上記のボンディング処理が終了すると、続
いて図２１（Ｃ）に示されるように、キャピラリ４６を
ボール４７より上方に向け約３００μｍ引き上げる。続
いて、図２１（Ｄ）に示されるように、キャピラリ４６
を水平方向に約４０〜５０μｍ移動させる。上記動作に
より、キャピラリ４６はボール４７の中心位置から水平
方向に若干量ずれたところに位置することとなる。When the above bonding process is completed, the capillary 46 is pulled upward by about 300 μm above the ball 47, as shown in FIG. Subsequently, as shown in FIG.
Is moved in the horizontal direction by about 40 to 50 μm. By the above operation, the capillary 46 is located at a position slightly shifted in the horizontal direction from the center position of the ball 47.
【０１０２】次に、図２１（Ｅ）に示されるように、ボ
ール４７の中心位置から水平方向に若干量ずれた位置を
維持しつつキャピラリ４６を下動させ、ボール４７を潰
す処理を行なう。続いて、ワイヤ１８をクランプした状
態（即ち、ワイヤ１８の送りが行なわれないようにした
状態）として、図２１（Ｆ）に示されるように、キャピ
ラリ４６を上動させる。これにより、ワイヤ１８は切断
されてスタッドバンプ４５が形成される。Next, as shown in FIG. 21E, the capillary 46 is moved downward while maintaining a position slightly shifted in the horizontal direction from the center position of the ball 47, and a process of crushing the ball 47 is performed. Subsequently, in a state where the wire 18 is clamped (that is, a state in which the wire 18 is not fed), the capillary 46 is moved upward as shown in FIG. Thereby, the wire 18 is cut to form the stud bump 45.
【０１０３】上記したスタッドバンプ４５の形成方法に
よれば、図２１（Ｅ）に示す処理において、キャピラリ
４５はボール４７を押し潰すため、形成されるスタッド
バンプ４５と金属膜１３Ｃとを強固に接合させることが
できる。また、同様の理由によりスタッドバンプ４５の
形成面積は広くなる。よって、図２１（Ｇ）〜（Ｉ）に
示されるように、ワイヤ１８をセカンドボンディングす
る際、スタッドバンプ４５上のボンディング面積が広い
ため、確実にボンディング処理を行なうことができる。
また、ワイヤ１８とスタッドバンプ４５とは同一材質
（金）であるためその接合性は良好であり、よってこれ
によってもワイヤ１８とスタッドバンプ４５との接合力
を向上させることができる。According to the method of forming the stud bump 45 described above, the capillary 45 crushes the ball 47 in the process shown in FIG. 21E, so that the formed stud bump 45 and the metal film 13C are firmly joined. Can be done. Further, for the same reason, the formation area of the stud bump 45 is increased. Therefore, as shown in FIGS. 21 (G) to (I), when the second bonding of the wire 18 is performed, the bonding area on the stud bump 45 is large, so that the bonding process can be performed reliably.
In addition, since the wire 18 and the stud bump 45 are made of the same material (gold), the bondability thereof is good. Therefore, the bonding strength between the wire 18 and the stud bump 45 can be improved.
【０１０４】また、図２１（Ｆ）を用いて説明したよう
に、ボール４７を潰した後にキャピラリ４６は上動して
ワイヤ１８を切断するが、この上動位置は上記のように
キャピラリ４６を水平移動した位置（即ち、ボール中心
位置よりずれた位置）となっている。よって、ワイヤ１
８をリスタッドバンプ４５にセカンドボンディングする
際、ワイヤ切断位置に形成される突起４８がボンディン
グの邪魔になるようなことはない。Further, as described with reference to FIG. 21F, after the ball 47 is crushed, the capillary 46 moves upward to cut the wire 18, and the upward movement position is determined by moving the capillary 46 as described above. The position is a horizontal movement (that is, a position shifted from the ball center position). Therefore, wire 1
When the second 8 is second-bonded to the rest bump 45, the projection 48 formed at the wire cutting position does not hinder the bonding.
【０１０５】尚、上記した接続工程においては、ワイヤ
１８として金線を用いた例を示したが、ワイヤ１８とし
て金線を被覆するよう絶縁材が配設された被覆金線を用
いた構成としてもよい。この被覆金線は、絶縁材により
被覆されていることにより、隣接するワイヤ１８が接触
してもショートするようなことはない。よって、特に高
密度にワイヤ１８を配設する必要がある場合に有利であ
る。In the above connection step, an example in which a gold wire is used as the wire 18 has been described, but a configuration using a coated gold wire provided with an insulating material so as to cover the gold wire is used as the wire 18. Is also good. Since the coated gold wire is covered with the insulating material, short-circuiting does not occur even when the adjacent wires 18 come into contact with each other. Therefore, it is advantageous particularly when it is necessary to arrange the wires 18 at high density.
【０１０６】上記した接続工程が終了すると、続いてリ
ードフレーム２０上に形成された複数の半導体素子１１
を封止するよう樹脂封止体２７を形成する封止工程を実
施する。本実施例では、樹脂封止体２７をトランスファ
ーモールドにより成形する方法について説明するが、樹
脂封止体２７はポッティング等の他の樹脂形成方法によ
り形成することも可能である。このポッティングを行な
う場合には、リードフレーム２０上にポッティングする
樹脂の流れを阻止するダムとなる枠体を配設しておき、
この枠体内に樹脂をポッティングする構成とすることが
望ましい。When the above connection step is completed, a plurality of semiconductor elements 11 formed on lead frame 20 are successively formed.
A sealing step of forming a resin sealing body 27 is performed so as to seal the resin. In the present embodiment, a method of molding the resin sealing body 27 by transfer molding will be described. However, the resin sealing body 27 can be formed by another resin forming method such as potting. When performing this potting, a frame serving as a dam for preventing the flow of the resin to be potted is provided on the lead frame 20,
It is desirable that the resin be potted in the frame.
【０１０７】トランスファーモールドにより樹脂封止体
２７を形成する場合には、低コストでかつ高い信頼性を
もって樹脂封止体２７を形成することができ、またポッ
ティングにより樹脂封止体２７を形成する場合には、製
造設備の簡単化，低コスト化を図ることができる。図２
２は、接続工程が終了したリードフレーム２０を示して
いる。図２２（Ａ）はリードフレーム２０の断面図であ
り、図２２（Ｂ）はリードフレーム２０の平面図であ
る。尚、図２２（Ｂ）では、ワイヤ１８の図示は省略し
ている。In the case where the resin sealing body 27 is formed by transfer molding, the resin sealing body 27 can be formed with low cost and high reliability, and when the resin sealing body 27 is formed by potting. Therefore, simplification of the manufacturing equipment and cost reduction can be achieved. FIG.
Reference numeral 2 denotes the lead frame 20 after the connection step has been completed. FIG. 22A is a cross-sectional view of the lead frame 20, and FIG. 22B is a plan view of the lead frame 20. In FIG. 22B, illustration of the wire 18 is omitted.
【０１０８】このリードフレーム２０は、図２３（Ａ）
に示されるように、金型２８に装着され、トランスファ
ーモールドが行なわれる。本実施例で用いる金型２８
は、上型２９と下型３０とにより構成されている。下型
３０は、リードフレーム２０と対向するものであるた
め、その上面は平坦面とされたキャビティ構造とされて
いる。また、上型に注目すると、上型２９には従来のよ
うな個々の樹脂パッケージの形状に対応したキャビティ
は設けられておらず、平坦面とされたキャビティ構造と
されているこのように、本実施例では、上型２９には個
々の樹脂パッケージの形状に対応したキャビティが設け
られていないため、リードフレーム２０上に搭載された
複数の半導体素子１１は、封止工程において樹脂封止体
２７により一括して封止される。即ち、この封止工程で
は個々の樹脂パッケージを形成するのではなく、一つの
樹脂封止体２７により複数の半導体素子１１を一括的に
封止する。図２３（Ｂ）は、樹脂封止体２７が形成され
たリードフレーム２０を平面視した状態を示している。This lead frame 20 is similar to that shown in FIG.
As shown in (2), it is mounted on a mold 28 and transfer molding is performed. Mold 28 used in this embodiment
Is composed of an upper mold 29 and a lower mold 30. Since the lower mold 30 is opposed to the lead frame 20, its upper surface has a cavity structure with a flat surface. Also, focusing on the upper mold, the upper mold 29 is not provided with a cavity corresponding to the shape of each resin package as in the related art, but has a cavity structure with a flat surface. In the embodiment, since the upper mold 29 is not provided with a cavity corresponding to the shape of each resin package, the plurality of semiconductor elements 11 mounted on the lead frame 20 are sealed with the resin sealing body 27 in the sealing step. Are sealed at once. That is, in this sealing step, a plurality of semiconductor elements 11 are collectively sealed by one resin sealing body 27 instead of forming individual resin packages. FIG. 23B shows a state in plan view of the lead frame 20 on which the resin sealing body 27 is formed.
【０１０９】上記構成とされた金型２８を用いて封止工
程実施することにより、金型２８に従来のような樹脂パ
ッケージに対応したキャビティ及びゲートを形成する必
要はなくなり、金型２８の構成を簡単化することができ
る。また、ゲートが不要となることにより各半導体チッ
プ１１を近接する事が可能となり、金型２８の小型化及
び多数個取りのより一層の効率化を図ることができる。
また、後工程において、ゲートを除去する工程が不要と
なり、半導体装置１０Ａの製造工程の簡単化を図ること
ができる。By performing the sealing process using the mold 28 having the above-described structure, it is not necessary to form a cavity and a gate corresponding to a resin package in the mold 28 as in the related art. Can be simplified. Further, the elimination of the gate makes it possible to bring the semiconductor chips 11 close to each other, so that the size of the mold 28 can be reduced and the efficiency of multi-cavity can be further improved.
Further, in a later step, a step of removing the gate is not required, and the manufacturing process of the semiconductor device 10A can be simplified.
【０１１０】また、樹脂封止体２７となる樹脂の通路を
広く確保することができるため、樹脂封止体２７を形成
した際にボイドが内部に発生することを抑制することが
できる。更に、樹脂パッケージ１２の大きさに変更が生
じても、金型２８の構造を変更する必要はなく、樹脂封
止体２７の分割位置を変更するのみで対応することがで
き、樹脂パッケージ１２の大きさの変更に柔軟に対応す
ることができる。尚、この樹脂封止体２７を分割処理す
る分割工程については、後に詳述する。Further, since a wide passage for the resin serving as the resin sealing body 27 can be ensured, it is possible to suppress the occurrence of voids inside when the resin sealing body 27 is formed. Further, even if the size of the resin package 12 changes, the structure of the mold 28 does not need to be changed, and can be dealt with only by changing the dividing position of the resin sealing body 27. It is possible to flexibly respond to a change in size. The dividing step of dividing the resin sealing body 27 will be described later in detail.
【０１１１】上記した封止工程が終了すると、続いて樹
脂封止体２７をリードフレーム２０から分離する分離工
程が実施される。図２４は分離工程を示しており、同図
に示す例ではリードフレーム２０にエッチング液を噴射
させて溶解することにより、樹脂封止体２７をリードフ
レーム２０から分離させる方法を示している。この分離
工程で用いられるエッチング液は、リードフレーム２０
のみを溶解し、金属膜１３Ｃは溶解しない性質を有する
エッチング液を選定している。従って、リードフレーム
２０が完全に溶解されることにより樹脂封止体２７はリ
ードフレーム２０から分離される。このように、リード
フレーム２０を溶解することにより樹脂封止体２７をリ
ードフレーム２０から分離する方法を用いることによ
り、リードフレーム２０からの樹脂封止体２７の分離処
理を確実かつ容易に行うことができ、歩留りを向上する
ことができる。When the above sealing step is completed, a separating step for separating the resin sealing body 27 from the lead frame 20 is subsequently performed. FIG. 24 shows a separation step. In the example shown in FIG. 24, a method of separating the resin sealing body 27 from the lead frame 20 by spraying and dissolving an etching solution on the lead frame 20 is shown. The etching solution used in this separation step is
An etching solution having a property of dissolving only the metal film 13C but not dissolving the metal film 13C is selected. Accordingly, the resin sealing body 27 is separated from the lead frame 20 by completely dissolving the lead frame 20. As described above, by using the method of separating the resin sealing body 27 from the lead frame 20 by melting the lead frame 20, the separation processing of the resin sealing body 27 from the lead frame 20 can be performed reliably and easily. And yield can be improved.
【０１１２】図２５及び図２６は、分離工程の変形例を
示している。図２５に示す変形例では、リードフレーム
２０と接合した状態の樹脂封止体２７をエッチング槽３
１に装填されたエッチング液３２内に浸漬することによ
り、リードフレーム２０を溶解するよう構成したもので
ある。この構成とした場合、複数個（図２５に示す例で
は４個）のリードフレーム２０に対し分離処理を一括し
て行なうことができ、分離処理の効率化を図ることがで
きる。FIGS. 25 and 26 show a modification of the separation step. In the modification shown in FIG. 25, the resin sealing body 27 joined to the lead frame 20 is removed from the etching bath 3.
The lead frame 20 is dissolved by being immersed in the etching solution 32 loaded in 1. With this configuration, the separation processing can be performed on a plurality of (four in the example shown in FIG. 25) lead frames 20 at a time, and the efficiency of the separation processing can be increased.
【０１１３】また、図２６に示す変形例では、樹脂封止
体２７をリードフレーム２０から分離するのに、リード
フレーム２０を溶解することなく、樹脂封止体２７をリ
ードフレーム２０から引き剥がすことにより、機械的に
樹脂封止体２７をリードフレーム２０から分離すること
を特徴とする。この分離方法では、前記した実施例に係
る方法に比べて、エッチング液が不要となりまた分離工
程に要する時間を短縮することができる。しかるに、機
械的に樹脂封止体２７をリードフレーム２０から分離す
るため、金属膜１３Ｃがリードフレーム２０から確実に
樹脂突起１７に移動するかどうかに問題点があるが、こ
の点はリードフレーム２０の製造工程の金属膜形成工程
において、予め凹部２２内に金属膜１３Ｃの分離性を向
上させる部材（薬剤）を配設した上で金属膜１３Ｃを形
成することにより解決することができる。In the modification shown in FIG. 26, the resin sealing body 27 is separated from the lead frame 20 without dissolving the lead frame 20 to separate the resin sealing body 27 from the lead frame 20. Thereby, the resin sealing body 27 is mechanically separated from the lead frame 20. In this separation method, an etching solution is not required and the time required for the separation step can be reduced as compared with the method according to the above-described embodiment. However, since the resin sealing body 27 is mechanically separated from the lead frame 20, there is a problem in whether the metal film 13C surely moves from the lead frame 20 to the resin protrusion 17, but this is a problem. In the metal film forming step of the manufacturing process, the problem can be solved by arranging a member (chemical) for improving the separability of the metal film 13C in the recess 22 in advance and then forming the metal film 13C.
【０１１４】図２７は、分離工程が終了した状態の樹脂
封止体２７を示している。図２７（Ａ）は分離工程が終
了した状態の樹脂封止体２７の断面図であり、図２７
（Ｂ）は樹脂封止体２７の底面図である。同図に示すよ
うに、本実施例では分離工程が終了した状態のにおい
も、個々の半導体装置１０Ａの単位に樹脂封止体２７は
分割されてはいない。よって、この樹脂封止体２７を取
り扱うことにより、複数の半導体素子１１を一括して同
時に取り扱うことができ、また半導体素子１１及び金属
膜１３Ｃは整列した状態を維持している。FIG. 27 shows the resin sealing body 27 in a state where the separation step has been completed. FIG. 27A is a cross-sectional view of the resin sealing body 27 after the separation step has been completed.
(B) is a bottom view of the resin sealing body 27. As shown in the drawing, in the present embodiment, the resin sealing body 27 is not divided into the units of the individual semiconductor devices 10A even in the state where the separation step is completed. Therefore, by handling this resin sealing body 27, a plurality of semiconductor elements 11 can be handled simultaneously in a lump, and the semiconductor element 11 and the metal film 13C maintain an aligned state.
【０１１５】本実施例では、図２７に示す状態の樹脂封
止体２７に対し、後述する分割工程を実施する前に試験
構成を実施する構成としている。この試験工程では、樹
脂封止体２７に内設された半導体素子１１が適正動作を
行なうか否かの試験等が実施される。図２８は試験工程
を示しており、同図に示されるように、半導体素子１１
の動作試験はテスターコンタクト３３を用いて行なわれ
る。このテスターコンタクト３３は、１個の半導体装置
１０Ａに設けられる複数の金属膜１３Ｃの形成位置と対
応するよう複数のコンタクトピン３４が設けられてお
り、図示しない移動装置により樹脂封止体２７上を三次
元的に移動しうる構成とされている。In the present embodiment, a test configuration is performed on the resin sealing body 27 in the state shown in FIG. 27 before performing a dividing step described later. In this test step, a test is performed to determine whether or not the semiconductor element 11 provided in the resin sealing body 27 performs an appropriate operation. FIG. 28 shows a test process, and as shown in FIG.
Is performed using the tester contact 33. The tester contact 33 is provided with a plurality of contact pins 34 so as to correspond to the formation positions of the plurality of metal films 13C provided on one semiconductor device 10A. It is configured to be three-dimensionally movable.
【０１１６】よって、樹脂封止体２７に設けられた複数
の半導体素子１１の全てに対して試験を行いうる構成と
なっている。また、テスターコンタクト３３には試験装
置（テスター）に接続された複数のケーブル３５が接続
されており、このケーブル３５は夫々対応するコンタク
トピン３４に接続されている。上記構成とされたテスタ
ーコンタクト３３は、移動装置により移動させることに
より、１個の半導体装置１０Ａに対応する複数の金属膜
１３にコンタクトピン３４を接触させ、個々の半導体素
子１１に対し所定の動作試験を行なう。ここで得られた
試験結果は、テスター内に設けられている記憶装置にマ
ップデータとして保存区され、多工程試験（例えば、２
工程試験，再試験）を行なった後、分類収納される構成
とされている。Therefore, the configuration is such that the test can be performed on all of the plurality of semiconductor elements 11 provided in the resin sealing body 27. A plurality of cables 35 connected to a test device (tester) are connected to the tester contacts 33, and the cables 35 are connected to corresponding contact pins 34, respectively. The tester contact 33 having the above-described configuration is moved by a moving device so that the contact pins 34 are brought into contact with the plurality of metal films 13 corresponding to one semiconductor device 10A, and a predetermined operation is performed on each semiconductor element 11. Perform the test. The test results obtained here are stored in a storage device provided in the tester as map data and stored in a multi-step test (for example, 2
(Process test, retest), and then classified and stored.
【０１１７】本実施例のように、樹脂封止体２７を個々
の樹脂パッケージ１２に分割する分割工程を実施する前
に、個々の半導体素子１１に対し試験を行なうことによ
り、分割工程実施した後に試験を行なう構成に比べ、試
験工程を容易に行なうことができる。即ち、分割工程実
施すると、樹脂封止体２７は個々の樹脂パッケージ１２
（半導体装置１０Ａ）に分割されるため、この個々の半
導体装置１０Ａに対し試験を行なうには、これを例えば
テスト台等に個々整列させて装着したり、また個々の半
導体装置１０Ａに設けられた金属膜１３Ｃとコンタクト
ピン３４とを位置合わせする必要があり試験工程が面倒
となる。As in the present embodiment, a test is performed on each of the semiconductor elements 11 before performing the dividing step of dividing the resin sealing body 27 into the individual resin packages 12, and after performing the dividing step, The test process can be easily performed as compared with the configuration for performing the test. That is, when the dividing step is performed, the resin sealing body 27 becomes an individual resin package 12.
(Semiconductor device 10A). To perform a test on each of the semiconductor devices 10A, the semiconductor devices 10A are individually mounted on a test stand or the like, or provided on each of the semiconductor devices 10A. It is necessary to align the metal film 13C and the contact pins 34, and the test process becomes complicated.
【０１１８】これに対し、分割工程を実施する前に試験
工程を実施することにより、分割工程前では個々の半導
体素子１１及び金属膜１３Ｃは樹脂封止体２７に整列し
た状態を維持しており、よって整列処理は不要となり、
かつ位置合わせ処理を一括して行なうことができるた
め、試験工程を容易に行なうことができる。上記の試験
工程が終了すると、続いて分割工程が実施される。この
分割工程では、樹脂封止体２７を切断することにより、
個々の樹脂パッケージ１２（半導体装置１０Ａ）を形成
する。On the other hand, by performing the test step before the division step, the individual semiconductor elements 11 and the metal films 13C are kept aligned with the resin sealing body 27 before the division step. Therefore, the alignment process is unnecessary,
In addition, since the alignment process can be performed collectively, the test process can be easily performed. When the above test process is completed, a division process is subsequently performed. In this dividing step, by cutting the resin sealing body 27,
The individual resin package 12 (semiconductor device 10A) is formed.
【０１１９】本実施例では、図２９に示すように、樹脂
封止体２７を切断分割する治具としてカットソー３７を
用いている。このカットソー３７は、ウェーハを切断す
る時に用いるダイシングソーと同一構成とれさており、
極めて狭い切断しろをもって高精度に切断処理を行なう
ことができる。尚、カットソー３７以外にも、例えばレ
ーザ光，電子ビーム等を利用して分離処理を行なうこと
も可能である。In this embodiment, as shown in FIG. 29, a cut-saw 37 is used as a jig for cutting and dividing the resin sealing body 27. This cut saw 37 has the same configuration as the dicing saw used when cutting the wafer,
The cutting process can be performed with high precision with an extremely narrow cutting margin. Note that, other than the cut-and-sew 37, the separation processing can be performed using, for example, laser light, an electron beam, or the like.
【０１２０】ところで、上記のように樹脂封止体２７は
半導体素子１１及び金属膜１３Ｃが高密度に配設されて
おり、よって隣接する１個の半導体装置１０Ａの領域が
極めて近接して形成されている。従って、カットソー３
７による切断位置（カットライン３６）を高精度に位置
決めする必要がある。そこで、本実施例では、樹脂封止
体２７から露出した金属膜１３Ｃを基準として分割位置
（カットライン３６）を決め、このカットライン３６に
沿ってカットソー３７を移動させることにより分割処理
を行なう構成としている。この金属膜１３Ｃの位置認識
は、例えばＣＣＤカメラ等を用い、画像処理を利用して
行なうことができる。By the way, as described above, in the resin sealing body 27, the semiconductor elements 11 and the metal films 13C are arranged at high density, so that the region of one adjacent semiconductor device 10A is formed very close. ing. Therefore, cutsaw 3
7, the cutting position (cut line 36) needs to be positioned with high precision. Therefore, in the present embodiment, the dividing position (cut line 36) is determined based on the metal film 13C exposed from the resin sealing body 27, and the dividing process is performed by moving the cut saw 37 along the cut line 36. And The position recognition of the metal film 13C can be performed by using, for example, a CCD camera or the like and utilizing image processing.
【０１２１】金属膜１３Ｃは、元々はリードフレーム２
０に形成されているものであるためその位置精度は高
い。よって、樹脂成型時に膨張・収縮が発生する樹脂封
止体（例えば、その外形縁）を基準としてカットライン
３６を決めるのに比べ、金属膜１３Ｃに基づきカットラ
イン３６を決めた方が切断位置を高精度に定めることが
できる。また、金属膜１３Ｃは、光を照射した場合に周
囲に存在する樹脂封止体２７（通常は、黒色樹脂）に比
べて光の反射率が高い。よって、これによってもカット
ライン３６を高精度に決めることができる。The metal film 13C is originally formed of the lead frame 2
Since it is formed at 0, its position accuracy is high. Therefore, when the cut line 36 is determined based on the metal film 13C, the cutting position is determined as compared with the case where the cut line 36 is determined based on the resin sealing body (for example, the outer edge thereof) where expansion and contraction occur during resin molding. It can be determined with high accuracy. In addition, the metal film 13C has a higher light reflectance than the resin sealing body 27 (usually, a black resin) existing around when the light is irradiated. Therefore, the cut line 36 can also be determined with high accuracy.
【０１２２】このように、金属膜１３Ｃを基準としてカ
ットライン３６を決め、このカットライン３６に沿って
カットソー３７を移動させ分割処理を行なうことによ
り、精度の高い分割を行なうことができ、分割工程にお
ける半導体素子１１及び金属膜１３Ｃの損傷発生を確実
に防止することができる。図３０は、樹脂封止体２７が
分割され、個々の樹脂パッケージ１２が形成された状態
を示している。以上説明してきた各工程を実施すること
により、図１に示す半導体装置１０Ａが製造される。As described above, the cut line 36 is determined on the basis of the metal film 13C, and the cut saw 37 is moved along the cut line 36 to perform the dividing process. Can reliably prevent the semiconductor element 11 and the metal film 13C from being damaged. FIG. 30 shows a state in which the resin sealing body 27 is divided and individual resin packages 12 are formed. By performing the steps described above, the semiconductor device 10A shown in FIG. 1 is manufactured.
【０１２３】図３１は、上記した半導体装置の製造方法
の変形例を示している。尚、同図では、半導体装置を製
造する際行なわれる各工程の内、試験工程を例に挙げて
示している。本変形例では、分割工程を実施する前に粘
着テープ３９（ＵＶテープでも可能）を樹脂封止体２７
に添着するテープ配設工程を実施することを特徴とする
ものである。このように、分割工程を実施する前に樹脂
封止体２７に粘着テープ３９を配設することにより、分
割工程を実施した後においても分割された個々の半導体
パッケージ１２（半導体装置１１Ａ）は整列した状態を
維持する。FIG. 31 shows a modification of the above-described method of manufacturing a semiconductor device. In the figure, a test step is shown as an example among the steps performed when manufacturing the semiconductor device. In the present modification, the adhesive tape 39 (UV tape is also possible) is applied to the resin sealing body 27 before performing the dividing step.
A tape arranging step for attaching to the tape. As described above, by arranging the adhesive tape 39 on the resin sealing body 27 before performing the dividing step, the divided individual semiconductor packages 12 (semiconductor devices 11A) are aligned even after performing the dividing step. Maintain state.
【０１２４】以下、この製造方法について説明する。粘
着テープ３９は、リング状の枠体３８に予め配設されて
おり、図中上面が粘着面とされている。封止工程及び分
離工程が実施されることにより、図２７に示す状態とな
った樹脂封止体２７は、枠体３８の略中央位置に金属膜
１３Ｃの形成面と半体側の面を下にして粘着テープ３９
に添着される。Hereinafter, this manufacturing method will be described. The adhesive tape 39 is provided in advance on the ring-shaped frame 38, and the upper surface in the drawing is an adhesive surface. By performing the sealing step and the separating step, the resin sealing body 27 in the state shown in FIG. 27 is positioned substantially at the center of the frame 38 with the surface on which the metal film 13C is formed and the surface on the half body side facing downward. Adhesive tape 39
Attached to
【０１２５】上記のように粘着テープ３９に樹脂封止体
２７が添着されると、続いて分割工程が実施される。
尚、この分割工程の際、粘着テープ３９は切断されない
よう切断条件は設定されている。この分離構成を実施す
ることにより、樹脂封止体２７は個々の樹脂パッケージ
１２に分割されるが、樹脂封止体２７は粘着テープ３９
に添着されているため、樹脂封止体２７を分割し個々の
樹脂パッケージ１２を形成しても、各樹脂パッケージ１
２も粘着テープ３９に添着された状態を維持する（以
下、これをキャリア４９という）。よって、キャリア４
９内において、分割工程後においても個片化された各樹
脂パッケージ１２は整列した状態を維持している。従っ
て、本変形例の構成とすることにより、分割処理を実施
した後であっても、整列処理及び位置合わせ処理を行な
うことなく、試験工程を行なうことが可能となる。When the resin sealing body 27 is attached to the adhesive tape 39 as described above, a dividing step is subsequently performed.
In this division step, cutting conditions are set so that the adhesive tape 39 is not cut. By performing this separation configuration, the resin sealing body 27 is divided into individual resin packages 12, but the resin sealing body 27 is
Therefore, even if the resin sealing body 27 is divided and individual resin packages 12 are formed,
2 also maintains a state of being attached to the adhesive tape 39 (hereinafter, this is referred to as a carrier 49). Therefore, carrier 4
In FIG. 9, the individualized resin packages 12 remain aligned even after the dividing step. Therefore, by adopting the configuration of the present modified example, it is possible to perform the test process without performing the alignment process and the alignment process even after the division process is performed.
【０１２６】ところで、分割工程は機械加工であるた
め、半導体素子１１に損傷が発生することが考えられ
る。よって、信頼性の高い試験工程を実施するために
は、なるべく後工程において試験を実施することが望ま
しい。本変形例では、上記のように分割工程を実施した
後に試験工程を実施するため、分割工程において発生す
る半導体素子１１の異常についても試験工程において検
知することが可能となり、試験の信頼性を向上させるこ
とができる。Incidentally, since the dividing step is mechanical processing, it is considered that the semiconductor element 11 is damaged. Therefore, in order to carry out a highly reliable test process, it is desirable to carry out the test in a later process as much as possible. In this modification, since the test step is performed after the division step is performed as described above, it is also possible to detect the abnormality of the semiconductor element 11 occurring in the division step in the test step, thereby improving the test reliability. Can be done.
【０１２７】続いて、粘着テープ３９に添着された状態
の半導体装置１０Ａに対し、試験を行なう方法について
図３１に加え図３２を用いて説明する。尚、図３２は、
粘着テープ３９に添着された状態の半導体装置１０Ａに
対して試験を行なう試験装置５０を示している。先ず、
試験装置５０の構成について説明する。試験装置５０
は、大略するとテスタコンタクト３３Ａ，ＣＣＤカメラ
４０，キャリアホルダ５２，カメラ移動装置５３，反転
装置５４，ハンドリングロボット５６等により構成され
ている。これらの各構成要素５２，５３，５６は、基台
５１の上部に配設されている。Next, a method for testing the semiconductor device 10A attached to the adhesive tape 39 will be described with reference to FIGS. In addition, FIG.
5 shows a test apparatus 50 that performs a test on the semiconductor device 10A attached to the adhesive tape 39. First,
The configuration of the test device 50 will be described. Test equipment 50
Comprises a tester contact 33A, a CCD camera 40, a carrier holder 52, a camera moving device 53, a reversing device 54, a handling robot 56, and the like. These components 52, 53, and 56 are disposed above the base 51.
【０１２８】キャリアホルダ５２は、上記のキャリア４
９を複数個収納するものである。カメラ移動装置５３
は、アーム先端部にＣＣＤカメラ４０が配設されてお
り、図中矢印Ｘ，Ｙ方向、及び図面に対し垂直方向（以
下、Ｚ方向という）にＣＣＤカメラ４０を移動する構成
とされている。反転装置５４は、試験台４１に載置され
たキャリア４９を上下反転させる動作を行なう。また、
ハンドリングロボット５６は、アーム５７にキャリア４
９を把持すると共に、これを基台５１上を矢印Ｘ，Ｙ，
Ｚ方向に移動させる構成とされている。The carrier holder 52 holds the carrier 4
9 are stored. Camera moving device 53
Is provided with a CCD camera 40 at the end of the arm, and is configured to move the CCD camera 40 in the directions of arrows X and Y in the figure and in the direction perpendicular to the figure (hereinafter, referred to as Z direction). The reversing device 54 performs an operation of reversing the carrier 49 placed on the test table 41 upside down. Also,
The handling robot 56 mounts the carrier 4 on the arm 57.
9 while holding it on the base 51 with arrows X, Y,
It is configured to move in the Z direction.
【０１２９】続いて、キャリア４９に配設された半導体
装置１０Ａに対し試験を実施する際の、上記構成とされ
た試験装置５０の動作について説明する。先ず、ハンド
リングロボット５６は、キャリアホルダ５２から試験を
実施しようとする複数の半導体装置１０Ａが列設された
キャリア４９を取り出し、試験台４１上に載置する。続
いて、カメラ移動装置５３が起動し、ＣＣＤカメラ４０
により半導体装置１０Ａの外観試験を行なう。Next, the operation of the test apparatus 50 having the above-described configuration when a test is performed on the semiconductor device 10A provided on the carrier 49 will be described. First, the handling robot 56 takes out the carrier 49 in which a plurality of semiconductor devices 10A to be tested are arranged from the carrier holder 52, and places the carrier 49 on the test table 41. Subsequently, the camera moving device 53 is activated, and the CCD camera 40
Performs an appearance test of the semiconductor device 10A.
【０１３０】図３１に示されるように、キャリア４９に
添着された状態で、各半導体装置１０Ａは金属膜１３Ｃ
が上方に位置する構成となっている。よって、ＣＣＤカ
メラ４０により半導体装置１０Ａを撮像することによ
り、金属膜１３Ｃの不良を検出することができる。上記
の外観検査が終了すると、ＣＣＤカメラ４０は試験台４
１の上部から退避し、続いて反転装置５４が起動する。
反転装置５４は、キャリア４９を上下反転させる。これ
により、半導体装置１０Ａの金属膜１３Ｃは、基台５１
と対向した状態となる。ハンドリングロボット５６は、
この上下が反転したキャリア４９を把持し、テスターコ
ンタクト３３Ａの配設位置まで移動させる。As shown in FIG. 31, each semiconductor device 10A is attached to the carrier 49 and the metal film 13C
Are located above. Therefore, by imaging the semiconductor device 10A with the CCD camera 40, a defect of the metal film 13C can be detected. When the above visual inspection is completed, the CCD camera 40 is moved to the test table 4
1 and then the reversing device 54 is activated.
The reversing device 54 reverses the carrier 49 up and down. As a result, the metal film 13C of the semiconductor device 10A is
And it is in a state of facing. The handling robot 56
The carrier 49 upside down is gripped and moved to the position where the tester contact 33A is provided.
【０１３１】このテスターコンタクト３３Ａは、図３１
に示されるように（図示の便宜上、ＣＣＤカメラ４０の
配設側と同一側に図示している）、金属膜１３Ｃの配設
位置に対応して設けられたたコンタクトピン３４を有し
ている。ハンドリングロボット５６は、半導体装置１０
Ａの金属膜１３Ｃがこのコンタクトピン３４と接触する
ようキャリア４９を移動させる。これにより、各半導体
装置１０Ａはテスターコンタクト３３Ａと夫々接続し、
動作試験が行なわれる。This tester contact 33A is shown in FIG.
(Shown on the same side as the side on which the CCD camera 40 is disposed for convenience of illustration), there are provided contact pins 34 provided corresponding to the positions where the metal films 13C are disposed. . The handling robot 56 includes the semiconductor device 10
The carrier 49 is moved so that the metal film 13C of A contacts the contact pin 34. Thereby, each semiconductor device 10A is connected to the tester contact 33A, respectively.
An operation test is performed.
【０１３２】上記の試験が終了すると、良品である半導
体装置１０Ａは良品トレイ５８に収納され、不良品であ
る半導体装置１０Ａは不良品トレイ５９に収納され、更
に再試験を必要とする半導体装置１０Ａは再試験用トレ
イ６０に収納される。また、良品トレイ５８に収納され
た半導体装置１０Ａは、続いてテーピング装置６１（エ
ンボステーピング機）に搬送され、出荷処理が行なわれ
る。また、再試験トレイ６０に収納された半導体装置１
０Ａは、再度測定部に搬送されて再試験が行なわれる。When the above test is completed, the non-defective semiconductor device 10A is stored in the non-defective product tray 58, the defective semiconductor device 10A is stored in the defective product tray 59, and the semiconductor device 10A requiring a retest. Is stored in the retest tray 60. The semiconductor device 10A stored in the non-defective product tray 58 is subsequently transported to a taping device 61 (emboss taping machine), and a shipping process is performed. The semiconductor device 1 stored in the retest tray 60
OA is again conveyed to the measuring section and retested.
【０１３３】尚、上記した試験工程では、良品と判断さ
れた半導体装置１０Ａは、テーピング装置６１を用いて
出荷処理が行なわれる構成としたが、コンテナに収納し
ても、また粘着テープ３９に添着した状態のままで出荷
する構成としてもよい。また、上記した試験工程では、
半導体素子１１に対する動作試験のみを行なう構成とし
たが、試験装置５０の構成をバーンイン試験対応の構成
とすることにより、信頼性及び耐久性試験をも行いうる
構成としてもよい。In the above-described test process, the semiconductor device 10A determined to be non-defective is configured to be shipped using the taping device 61. However, the semiconductor device 10A may be stored in a container or attached to the adhesive tape 39. It is also possible to adopt a configuration in which the product is shipped as it is. Also, in the above test process,
Although only the operation test on the semiconductor element 11 is performed, the configuration of the test apparatus 50 may be a configuration capable of performing a reliability and durability test by making the configuration of the test apparatus 50 compatible with the burn-in test.
【０１３４】続いて、本発明の第２実施例に係る半導体
装置について説明する。図３３は、第２実施例に係る半
導体装置１０Ｂ〜１０Ｄを説明するための図である。上
記した実施例では、分割工程において樹脂封止体２７を
分割する際、１個の樹脂パッケージ１２に対し１個の半
導体素子１１が内設された構成となるよう切断位置を設
定していた。Next, a semiconductor device according to a second embodiment of the present invention will be described. FIG. 33 is a diagram for explaining the semiconductor devices 10B to 10D according to the second embodiment. In the above-described embodiment, when the resin sealing body 27 is divided in the dividing step, the cutting position is set so that one semiconductor element 11 is provided inside one resin package 12.
【０１３５】しかるに図２３に示すように、カットライ
ン３６を適宜選定することにより、１個の樹脂パッケー
ジ１２に複数の半導体素子１１を搭載した半導体装置を
製造することができる。同図において、半導体装置１２
Ａは１個の樹脂パッケージ１２Ａに４個の半導体素子１
１を配設した構成のものである。また、半導体装置１２
Ｂ，１２Ｃは１個の樹脂パッケージ１２Ｂ，１２Ｃに２
個の半導体素子１１を配設した構成のものである。この
ように、カットライン３６を適宜選定することにより、
種々の構成の半導体装置１２Ａ〜１２Ｃを容易に形成す
ることが可能となる。However, as shown in FIG. 23, a semiconductor device in which a plurality of semiconductor elements 11 are mounted on one resin package 12 can be manufactured by appropriately selecting the cut line 36. In FIG.
A represents four semiconductor elements 1 in one resin package 12A.
1 is provided. In addition, the semiconductor device 12
B and 12C are two in one resin package 12B and 12C.
This is a configuration in which semiconductor elements 11 are arranged. Thus, by appropriately selecting the cut line 36,
It is possible to easily form semiconductor devices 12A to 12C having various configurations.
【０１３６】続いて、本発明の第３実施例に係る半導体
装置について説明する。図３４は、第３実施例に係る半
導体装置１０Ｅを示している。図３４（Ａ）は半導体装
置１０Ｅの横断面図であり、図３４（Ｂ）は半導体装置
１０Ｅの側面図である。上記した各実施例では、樹脂パ
ッケージ１２内に同一の半導体素子１１を単数或いは複
数配設した構成とされていた。これに対し、本実施例に
係る半導体装置１０Ｅは、樹脂パッケージ１２内に多種
の素子１１，１２を配設したことを特徴とするもであ
る。具体的には、半導体装置１０Ｅは、樹脂パッケージ
１２内に２個の半導体素子１１と、２個の電子素子１９
（例えば、発振素子等）を配設した構成とされている。Next, a semiconductor device according to a third embodiment of the present invention will be described. FIG. 34 shows a semiconductor device 10E according to the third embodiment. FIG. 34A is a cross-sectional view of the semiconductor device 10E, and FIG. 34B is a side view of the semiconductor device 10E. In each of the above-described embodiments, one or a plurality of the same semiconductor elements 11 are provided in the resin package 12. On the other hand, the semiconductor device 10E according to the present embodiment is characterized in that various elements 11 and 12 are provided in the resin package 12. Specifically, the semiconductor device 10E includes two semiconductor elements 11 and two electronic elements 19 inside the resin package 12.
(For example, an oscillation element or the like).
【０１３７】このように、樹脂パッケージ１２内に多種
の素子１１，１２を配設することにより、半導体装置１
０ＥをいわゆるＭＣＭ（マルチ・チップ・モジュール）
化することができ、集積度の向上及び低コスト化を図る
ことが可能となる。尚、上記した各実施例では、分割工
程を分離工程の後に行なう製造方法を示したが、分割工
程を分離工程より前に実施することも可能である。By arranging various kinds of elements 11 and 12 in the resin package 12 as described above, the semiconductor device 1
0E for so-called MCM (multi-chip module)
It is possible to improve the degree of integration and reduce the cost. In each of the above-described embodiments, the manufacturing method in which the dividing step is performed after the separating step has been described. However, the dividing step may be performed before the separating step.
【０１３８】この場合には、分割工程においてリードフ
レーム２０を基準として分割位置（カットライン３６）
を決めて分割処理を行なうことができる。前記したよう
に、樹脂封止体２７は、その樹脂成型時に膨張・収縮が
発生するため、この樹脂封止体２７（例えば、樹脂封止
体２７の外周縁）を基準として分割処理を行なうと、カ
ットライン３６に膨張・収縮に起因したずれが発生する
おそれがある。In this case, in the dividing step, the dividing position (cut line 36) with respect to the lead frame 20 is used.
And the division processing can be performed. As described above, since the resin sealing body 27 expands and contracts at the time of molding the resin, if the dividing process is performed based on the resin sealing body 27 (for example, the outer peripheral edge of the resin sealing body 27). In addition, there is a possibility that the cut line 36 may be shifted due to expansion and contraction.
【０１３９】しかるに、リードフレーム２０は樹脂成型
前後における膨張・収縮は少なく、よってリードフレー
ム２０を基準としてカットライン３６を設定し分割処理
を行なうことにより、精度の高い分割処理を行なうこと
ができる。However, the lead frame 20 undergoes little expansion and contraction before and after resin molding. Therefore, by setting the cut line 36 based on the lead frame 20 and performing the dividing process, a highly accurate dividing process can be performed.
【０１４０】[0140]
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１記載の発明に
よれば、インナーリードやアウターリードが不要とな
り、樹脂突起に形成された金属膜を外部端子として実装
することができるため、実装面積を小さくできる。According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, the inner lead and the outer lead become unnecessary, and the metal film formed on the resin protrusion can be mounted as an external terminal, so that the mounting area can be reduced.
【０１４１】また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。更に、樹脂パッケージの外周側面を
基準面として実装時或いは試験時等において半導体装置
の位置決めを行なうことができるため、樹脂パッケージ
に別個位置決め用の標識を形成する必要はなくなり、構
成の簡単化及び製造工程の簡単化を図ることができる。Further, since no lead frame is provided in the semiconductor device, the cost can be reduced. Further, since the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, the mountability can be improved. Further, since the semiconductor device can be positioned at the time of mounting or testing using the outer peripheral side surface of the resin package as a reference surface, it is not necessary to form a separate positioning mark on the resin package, which simplifies the structure and manufactures the device. The process can be simplified.
【０１４２】また、請求項２乃至８記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。According to the invention of claims 2 to 8, when the metal film is a single layer, the connecting means (for example,
A metal having good bonding and soldering properties in both wire bonding is used as the metal film. In the case of a metal film in which a plurality of layers are laminated, the innermost layer is made of a metal having good bonding in the connection means, and Since the outer layer is made of a metal having good solderability, both the electrical connection between the semiconductor element and the metal film and the electrical connection between the metal substrate and the mounting substrate can be improved.
【０１４３】また、請求項９記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至８のいずれかに記載の半導体装
置を製造することができる。また、請求項１０記載の発
明によれば、レジスト塗布，レジストパターン形成，エ
ッチング，金属膜形成，及びレジスト除去等の簡単な工
程によりリードフレームを形成することができる。According to the ninth aspect of the present invention, the semiconductor device according to any one of the first to eighth aspects is manufactured by a lead frame having a simple structure in which only the concave portion and the metal film are formed. Can be. According to the tenth aspect of the present invention, the lead frame can be formed by simple steps such as resist coating, resist pattern formation, etching, metal film formation, and resist removal.
【０１４４】また、請求項１１記載の発明によれば、エ
ッチングレジストとメッキレジストとを異ならせること
により、エッチングレジストパターンとメッキレジスト
パターンとを異なるパターンとすることができるため、
金属膜形成工程ではエッチングに拘わらず金属膜を形成
したい部位のみに金属膜を形成することができる。ま
た、請求項１２記載の発明によれば、精度を必要とする
位置決め孔に金属膜が形成されることを防止でき、その
後の工程において精度の高い処理を行なうことが可能と
なる。According to the eleventh aspect of the present invention, since the etching resist and the plating resist are different from each other, the etching resist pattern and the plating resist pattern can be different from each other.
In the metal film forming step, the metal film can be formed only on the portion where the metal film is to be formed irrespective of the etching. According to the twelfth aspect of the present invention, it is possible to prevent a metal film from being formed in a positioning hole requiring accuracy, and to perform a highly accurate process in a subsequent process.
【０１４５】また、請求項１３記載の発明によれば、封
止工程で使用する金型に、従来のように樹脂パッケージ
に対応したキャビティ及びゲートを形成する必要はなく
なり、金型の構成を簡単化することができる。また、ゲ
ートが不要となることにより各半導体チップを近接する
事が可能となり、金型の小型化及び多数個取りのより一
層の効率化を図ることができる。According to the thirteenth aspect of the present invention, it is not necessary to form a cavity and a gate corresponding to a resin package in a mold used in a sealing step as in the related art, and the structure of the mold can be simplified. Can be Further, the elimination of the gate makes it possible to bring each semiconductor chip close to each other, so that the size of the mold can be reduced and the efficiency of multi-cavity can be further improved.
【０１４６】更に、樹脂パッケージの大きさに変更が発
生しても、金型の構造を変更する必要はなく、分割位置
を変更するのみで対応することができ、樹脂パッケージ
の大きさの変更に柔軟に対応することができる。また、
請求項１４記載の発明によれば、ワイヤループの低背化
を図ることができ、これに伴い半導体装置の低背化を図
ることができる。また、配設ピッチの広い金属膜にファ
ーストボンディングを行い、配設ピッチの狭い電極パッ
ドにセカンドボンディングを行う構成とすることによ
り、高密度にワイヤの配設を行うことが可能となる。Further, even if the size of the resin package is changed, it is not necessary to change the structure of the mold, but can be dealt with only by changing the dividing position. It can respond flexibly. Also,
According to the fourteenth aspect, the height of the wire loop can be reduced, and accordingly, the height of the semiconductor device can be reduced. In addition, by performing the first bonding on the metal film having a large arrangement pitch and performing the second bonding on the electrode pad having a small arrangement pitch, it is possible to arrange the wires at high density.
【０１４７】また、請求項１５記載の発明によれば、金
属膜上ではなくスタッドバンプにワイヤをセカンドボン
ディングすることにより、金属膜上に直接ワイヤをボン
ディングする構成に比べてワイヤを確実にボンディング
することができる。また、請求項１６記載の発明によれ
ば、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
き、よってワイヤと金属膜とのボンディングを確実に行
なうことができる。According to the fifteenth aspect of the present invention, the second bonding of the wire to the stud bump instead of the metal film allows the wire to be bonded more securely than the configuration in which the wire is directly bonded to the metal film. be able to. According to the invention of claim 16, the bonding between the formed stud bump and the metal film can be strengthened, and the bonding area at the time of the second bonding of the wire to be performed later can be increased. Bonding with the metal film can be reliably performed.
【０１４８】また、請求項１７記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１８記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。According to the seventeenth aspect of the invention, the resin package can be easily separated from the lead frame by separating the resin package from the lead frame by separating the resin package from the lead frame in the separating step.
According to the eighteenth aspect of the present invention, in the separating step, the lead frame is dissolved while leaving the metal film to separate the resin package, whereby the resin package can be reliably and easily separated from the lead frame. it can.
【０１４９】また、請求項１９記載の発明によれば、複
数個のリードフレームに対し分離処理を一括的に行なう
ことができ、分離処理の効率化を図ることができる。ま
た、請求項２０記載の発明によれば、周知の樹脂成型方
法であるトランスファーモールドを用いることにより樹
脂封止体を形成できるため、低コストで高い信頼性をも
って樹脂封止体を形成することができる。According to the nineteenth aspect of the present invention, the separation processing can be collectively performed on a plurality of lead frames, and the efficiency of the separation processing can be improved. According to the twentieth aspect of the present invention, the resin molded body can be formed by using a transfer molding method, which is a well-known resin molding method, so that the resin molded body can be formed with low cost and high reliability. it can.
【０１５０】また、請求項２１記載の発明によれば、ポ
ッティング法を用いて樹脂封止体を形成することによ
り、金型等の高額の設備を必要とすることなく、低コス
トで樹脂封止体を形成することができる。また、請求項
２２記載の発明によれば、樹脂封止体から露出した金属
膜または樹脂封止体の外形を基準として分割位置を決め
て分割処理を行なうことにより、明確な基準に基づき分
離処理を行なえるため、精度の高い分割処理を行なうこ
とができる。According to the twenty-first aspect of the present invention, the resin sealing body is formed by using a potting method, so that expensive resin equipment such as a mold is not required, and the resin sealing is performed at low cost. Body can be formed. According to the invention described in claim 22, the dividing process is performed by determining the dividing position based on the metal film exposed from the resin sealing body or the outer shape of the resin sealing body, so that the separating process is performed based on a clear criterion. , It is possible to perform highly accurate division processing.
【０１５１】また、請求項２３記載の発明によれば、分
割工程においてリードフレームを基準として分割位置を
決めて分割処理を行なうことにより、樹脂成型時に膨張
・収縮が発生する樹脂封止体を基準として分割処理を行
なう場合に比べ、精度の高い分割処理を行なうことがで
きる。また、請求項２４記載の発明によれば、分割工程
を実施する前に個々の半導体素子に対し試験を行なう試
験工程を実施することにより、分割工程実施した後に試
験を行なう構成に比べ、試験工程を容易に行なうことが
できる。According to the twenty-third aspect of the present invention, in the dividing step, the dividing position is determined with reference to the lead frame, and the dividing process is performed. As compared with the case where the division processing is performed, the division processing with higher accuracy can be performed. According to the twenty-fourth aspect of the present invention, the test step of performing a test on each semiconductor element before the execution of the dividing step is performed. Can be easily performed.
【０１５２】また、請求項２５記載の発明によれば、樹
脂パッケージが粘着テープに粘着された状態で個々の半
導体素子に対し試験を行なう試験工程が実施されるた
め、整列処理は不要となり、また位置合わせ処理を一括
して行なうことができるため、試験工程を容易に行なう
ことができる。更に、請求項２６記載の発明によれば、
前記した請求項１記載の効果に加え、樹脂パッケージ内
に半導体素子或いは電子素子の少なくとも一方を複数個
含む素子群が内設された構成となるため、半導体装置を
いわゆるＭＣＭ（マルチ・チップ・モジュール）とする
ことができ、集積度の向上及び低コスト化を図ることが
できる。According to the twenty-fifth aspect of the present invention, a test step of performing a test on each semiconductor element in a state where the resin package is adhered to the adhesive tape is performed. Since the alignment process can be performed collectively, the test process can be easily performed. Furthermore, according to the invention described in claim 26,
In addition to the effect of the above-mentioned claim 1, in addition to a configuration in which an element group including a plurality of at least one of a semiconductor element and an electronic element is provided in a resin package, a semiconductor device is a so-called MCM (multi-chip module). ), So that the degree of integration and the cost can be reduced.
【図１】本発明の第１実施例である半導体装置の断面図
である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第１実施例である半導体装置の底面図
である。FIG. 2 is a bottom view of the semiconductor device according to the first embodiment of the present invention.
【図３】金属膜（１層）を拡大して示す図である。FIG. 3 is an enlarged view showing a metal film (one layer).
【図４】金属膜（２層）を拡大して示す図である。FIG. 4 is an enlarged view showing a metal film (two layers).
【図５】金属膜（３層）を拡大して示す図である。FIG. 5 is an enlarged view showing a metal film (three layers).
【図６】金属膜（４層）を拡大して示す図である。FIG. 6 is an enlarged view of a metal film (four layers).
【図７】金属膜（５層）を拡大して示す図である。FIG. 7 is an enlarged view showing a metal film (five layers).
【図８】金属膜（６層）を拡大して示す図である。FIG. 8 is an enlarged view of a metal film (six layers).
【図９】リードフレームの形成方法の一実施例を説明す
るための図である（エッチングレジスト塗布工程）。FIG. 9 is a view for explaining one embodiment of a method for forming a lead frame (etching resist coating step).
【図１０】リードフレームの形成方法の一実施例を説明
するための図である（エッチングレジストパターン形成
工程）。FIG. 10 is a view for explaining one embodiment of a method for forming a lead frame (etching resist pattern forming step).
【図１１】リードフレームの形成方法の一実施例を説明
するための図である（エッチング工程）。FIG. 11 is a view for explaining one embodiment of a method for forming a lead frame (etching step).
【図１２】リードフレームの形成方法の一実施例を説明
するための図である（エッチングレジスト除去工程）。FIG. 12 is a diagram for explaining one embodiment of a method for forming a lead frame (etching resist removing step).
【図１３】リードフレームの形成方法の一実施例を説明
するための図である（メッキレジスト塗布工程及びメッ
キレジストパターン形成工程）。FIG. 13 is a view for explaining one embodiment of a method for forming a lead frame (a plating resist applying step and a plating resist pattern forming step).
【図１４】リードフレームの形成方法の一実施例を説明
するための図である（金属膜形成工程及びメッキレジス
ト除去工程）。FIG. 14 is a view for explaining one embodiment of a method for forming a lead frame (a metal film forming step and a plating resist removing step).
【図１５】完成したリードフレームを示す断面図であ
る。FIG. 15 is a sectional view showing a completed lead frame.
【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。FIG. 16 is a view for explaining one embodiment of a method for manufacturing a semiconductor device (element mounting step).
【図１７】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。FIG. 17 is a drawing for explaining one embodiment of a method for manufacturing a semiconductor device (connection step).
【図１８】半導体装置の製造方法における接続工程の変
形例を説明するための図である。FIG. 18 is a view illustrating a modification of the connection step in the method for manufacturing a semiconductor device.
【図１９】半導体装置の製造方法における接続工程の変
形例を説明するための図（その１）である。FIG. 19 is a view (No. 1) for describing a modified example of the connection step in the method for manufacturing a semiconductor device.
【図２０】半導体装置の製造方法における接続工程の変
形例を説明するための図（その２）である。FIG. 20 is a view (No. 2) for describing a modified example of the connection step in the method for manufacturing a semiconductor device.
【図２１】スタッドバンプの形成方法を説明するための
図である。FIG. 21 is a diagram illustrating a method of forming a stud bump.
【図２２】接続工程が終了した状態のリードフレームを
示す図である。FIG. 22 is a diagram showing the lead frame in a state where the connecting step has been completed.
【図２３】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。FIG. 23 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (sealing step).
【図２４】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。FIG. 24 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (separation step).
【図２５】半導体装置の製造方法における分離工程の変
形例を説明するための図である（その１）。FIG. 25 is a view for explaining a modification of the separation step in the method of manufacturing a semiconductor device (part 1).
【図２６】半導体装置の製造方法における分離工程の変
形例を説明するための図である（その２）。FIG. 26 is a view for explaining a modification of the separation step in the method for manufacturing a semiconductor device (part 2).
【図２７】分離工程が終了した状態の樹脂封止体を示す
図である。FIG. 27 is a view showing the resin sealing body in a state where the separation step has been completed.
【図２８】半導体装置の製造方法の一実施例を説明する
ための図である（試験工程）。FIG. 28 is a view illustrating an example of a method of manufacturing a semiconductor device (test step).
【図２９】半導体装置の製造方法の一実施例を説明する
ための図である（分割工程）。FIG. 29 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (dividing step).
【図３０】分割工程が終了した状態の樹脂パッケージを
示す図である。FIG. 30 is a view showing the resin package in a state where the dividing step has been completed.
【図３１】半導体装置の製造方法における試験工程の変
形例を説明するための図である。FIG. 31 is a view illustrating a modified example of the test step in the method for manufacturing a semiconductor device.
【図３２】図３１で示す試験を行なう際に用いる試験装
置を説明するための図である。FIG. 32 is a view for explaining a test apparatus used when performing the test shown in FIG. 31.
【図３３】本発明の第２実施例である半導体装置を説明
するための図である。FIG. 33 is a view illustrating a semiconductor device according to a second embodiment of the present invention;
【図３４】本発明の第３実施例である半導体装置を説明
するための図である。FIG. 34 is a diagram illustrating a semiconductor device according to a third embodiment of the present invention.
【図３５】従来の半導体装置の一例を説明するための図
である。FIG. 35 is a diagram illustrating an example of a conventional semiconductor device.
【図３６】従来の半導体装置の一例を説明するための図
である。FIG. 36 is a diagram illustrating an example of a conventional semiconductor device.
１０Ａ〜１０Ｅ 半導体装置 １１ 半導体素子 １２ 樹脂パッケージ １３，１３Ａ〜１３Ｇ 金属膜 １３Ｂ-1，１３Ｃ-1，１３Ｄ-1，１３Ｅ-1，１３Ｆ-1，
１３Ｇ-1外層 １３Ｃ-2 中間層 １３Ｄ-2，１３Ｅ-2，１３Ｆ-2，１３Ｇ-2 第１中間層 １３Ｄ-3，１３Ｅ-3，１３Ｆ-3，１３Ｇ-3 第２中間層 １３Ｅ-4，１３Ｆ-4，１３Ｇ-4 第３中間層 １３Ｆ-5，１３Ｇ-5 第４中間層 １３Ｇ-6 第５中間層 １３Ｂ-2，１３Ｃ-3，１３Ｄ-4，１３Ｅ-5, １３Ｆ-6，
１３Ｇ-7 内層 １４ 電極パッド １７ 樹脂突起 １８ ワイヤ ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２３ 位置決め孔 ２４ エッチングレジスト ２４ａ エッチングレジストパターン ２５ メッキレジスト ２５ａ メッキレジストパターン ２７ 樹脂封止体 ２８ 金型 ３１ エッチング槽 ３２ エッチング液 ３３，３３Ａ テスターコンタクト ３４ コンタクトピン ３６ カットライン ３７ カットソー ３８ 枠体 ３９ 粘着テープ ４０ ＣＣＤカメラ ４５ スタッドバンプ ４６ キャピラリ ４７ ボール ４９ キャリア ５０ 試験装置 ５３ カメラ移動装置 ５４ 反転装置 ５６ ハンドリングロボット ５８ 良品トレイ ５９ 不良品トレイ ６０ 再検査用トレイ10A to 10E Semiconductor device 11 Semiconductor element 12 Resin package 13, 13A to 13G Metal film 13B-1, 13C-1, 13D-1, 13E-1, 13F-1,
13G-1 outer layer 13C-2 intermediate layer 13D-2, 13E-2, 13F-2, 13G-2 first intermediate layer 13D-3, 13E-3, 13F-3, 13G-3 second intermediate layer 13E-4 , 13F-4, 13G-4 Third intermediate layer 13F-5, 13G-5 Fourth intermediate layer 13G-6 Fifth intermediate layer 13B-2, 13C-3, 13D-4, 13E-5, 13F-6,
13G-7 Inner layer 14 Electrode pad 17 Resin protrusion 18 Wire 20 Lead frame 21 Metal substrate 22 Depression 23 Positioning hole 24 Etching resist 24a Etching resist pattern 25 Plating resist 25a Plating resist pattern 27 Resin sealing body 28 Mold 31 Etching tank 32 Etching liquid 33, 33A Tester contact 34 Contact pin 36 Cut line 37 Cut saw 38 Frame 39 Adhesive tape 40 CCD camera 45 Stud bump 46 Capillary 47 Ball 49 Carrier 50 Testing device 53 Camera moving device 54 Inverting device 56 Handling robot 58 Good tray 59 Defective product tray 60 Re-inspection tray
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/12 Ｌ (72)発明者 辻 和人 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 板坂 健治 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (72)発明者 上福元 輝己 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (56)参考文献 特開 平９−162348（ＪＰ，Ａ) 特開 平４−340731（ＪＰ，Ａ) 特開 平９−134982（ＪＰ，Ａ) 特開 平９−252014（ＪＰ，Ａ) 特開 平３−240260（ＪＰ，Ａ) 特開 平３−94459（ＪＰ，Ａ) 特開 平10−242189（ＪＰ，Ａ) 特開 平10−22339（ＪＰ，Ａ) 特開 平10−163405（ＪＰ，Ａ) 特開 平８−8278（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 23/12──────────────────────────────────────────────────の Continuing on the front page (51) Int.Cl.7 Identification symbol FI H01L 23/50 H01L 23/12 L (72) Inventor Kazuto Tsuji 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Inside (72) Inventor Junichi Kasai 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Toshimi Kawahara 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (72) Inventor Eiji Sakota 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Fujitsu Limited (72) Inventor Kenji Itasaka 5950 Firita, Iriki-cho, Satsuma-gun, Kagoshima Kyushu K.K. Within Fujitsu Electronics (72) Inventor Teruki Kamifukumoto 5950 Soeda, Iriki-cho, Satsuma-gun, Kagoshima Kyushu Fujitsu Electronics Limited (56) References JP-A-9-162348 (JP, A) JP-A-4-340731 (JP, A) JP-A-9-134982 (JP, A) JP-A-9-252014 (JP, A) JP-A-3-240260 (JP, A) JP-A-3-94459 (JP, A) JP-A-10-242189 (JP, A) JP-A-10-22339 (JP, A) JP-A-10-163405 ( JP, A) JP-A-8-8278 (JP, A) (58) Fields investigated (Int. Cl.7 , DB name) H01L 21/60 301 H01L 23/12
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09315323AJP3074264B2 (en) | 1997-11-17 | 1997-11-17 | Semiconductor device and its manufacturing method, lead frame and its manufacturing method |
| US09/192,201US6376921B1 (en) | 1995-11-08 | 1998-11-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US09/809,105US6573121B2 (en) | 1995-11-08 | 2001-03-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09315323AJP3074264B2 (en) | 1997-11-17 | 1997-11-17 | Semiconductor device and its manufacturing method, lead frame and its manufacturing method |
| Publication Number | Publication Date |
|---|---|
| JPH11150143A JPH11150143A (en) | 1999-06-02 |
| JP3074264B2true JP3074264B2 (en) | 2000-08-07 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09315323AExpired - Fee RelatedJP3074264B2 (en) | 1995-11-08 | 1997-11-17 | Semiconductor device and its manufacturing method, lead frame and its manufacturing method |
| Country | Link |
|---|---|
| JP (1) | JP3074264B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10004410A1 (en)* | 2000-02-02 | 2001-08-16 | Infineon Technologies Ag | Semiconductor component with contacts located on the underside and method for production |
| JP2001230345A (en)* | 2000-02-17 | 2001-08-24 | Sumitomo Metal Mining Co Ltd | Semiconductor device, manufacturing method thereof, and lead frame used for manufacturing the same |
| KR20020031881A (en)* | 2000-10-24 | 2002-05-03 | 최종언 | A semiconductor package and it's manufacture method |
| EP1798767A3 (en)* | 2001-01-11 | 2010-04-21 | Panasonic Corporation | Circuit board and production method therefor |
| JP3436253B2 (en) | 2001-03-01 | 2003-08-11 | 松下電器産業株式会社 | Resin-sealed semiconductor device and method of manufacturing the same |
| JP3718131B2 (en) | 2001-03-16 | 2005-11-16 | 松下電器産業株式会社 | High frequency module and manufacturing method thereof |
| JP3759131B2 (en) | 2003-07-31 | 2006-03-22 | Ｎｅｃエレクトロニクス株式会社 | Leadless package semiconductor device and manufacturing method thereof |
| JP3789443B2 (en)* | 2003-09-01 | 2006-06-21 | Ｎｅｃエレクトロニクス株式会社 | Resin-sealed semiconductor device |
| JP2007109914A (en)* | 2005-10-14 | 2007-04-26 | Sony Corp | Manufacturing method of semiconductor device |
| JP2007129068A (en)* | 2005-11-04 | 2007-05-24 | Toshiba Corp | Semiconductor device, manufacturing method thereof, and substrate used for manufacturing the same |
| KR100780196B1 (en) | 2006-02-27 | 2007-11-27 | 삼성전기주식회사 | LED package, circuit board for LED package and manufacturing method thereof |
| US8093707B2 (en)* | 2009-10-19 | 2012-01-10 | National Semiconductor Corporation | Leadframe packages having enhanced ground-bond reliability |
| US9437458B2 (en)* | 2013-11-12 | 2016-09-06 | Infineon Technologies Ag | Method of electrically isolating leads of a lead frame strip |
| Publication number | Publication date |
|---|---|
| JPH11150143A (en) | 1999-06-02 |
| Publication | Publication Date | Title |
|---|---|---|
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| US6376921B1 (en) | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame | |
| US5496775A (en) | Semiconductor device having ball-bonded pads | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| JP2001156217A (en) | Method for manufacturing semiconductor device | |
| US20020031867A1 (en) | Semiconductor device and process of production of same | |
| KR20010090540A (en) | Semiconductor device and process of prodution of same | |
| JP3074264B2 (en) | Semiconductor device and its manufacturing method, lead frame and its manufacturing method | |
| JP2002009236A (en) | Multiple layer semiconductor device and its manufacturing method | |
| KR20030008616A (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP2007311378A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2007221139A (en) | System for an integrated circuit package system having a die on a base package | |
| US7939925B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6130110A (en) | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device | |
| JP2000040676A (en) | Manufacture of semiconductor device | |
| JPH10150069A (en) | Semiconductor package and its manufacture | |
| JP3181229B2 (en) | Semiconductor device, its manufacturing method, its mounting method, and lead frame and its manufacturing method | |
| JP4232613B2 (en) | Manufacturing method of semiconductor device | |
| JPH09181215A (en) | Semiconductor device, manufacturing method thereof, and mounting method thereof | |
| JP4948035B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| KR950014120B1 (en) | Manufacturing method of semiconductor package | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JP5308464B2 (en) | Manufacturing method of semiconductor device | |
| JP5592526B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| TWI778918B (en) | Manufacturing method of semiconductor device and semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20000523 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090602 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090602 Year of fee payment:9 | |
| S111 | Request for change of ownership or part of ownership | Free format text:JAPANESE INTERMEDIATE CODE: R313111 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090602 Year of fee payment:9 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100602 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110602 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110602 Year of fee payment:11 | |
| S531 | Written request for registration of change of domicile | Free format text:JAPANESE INTERMEDIATE CODE: R313531 | |
| S533 | Written request for registration of change of name | Free format text:JAPANESE INTERMEDIATE CODE: R313533 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110602 Year of fee payment:11 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110602 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120602 Year of fee payment:12 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120602 Year of fee payment:12 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130602 Year of fee payment:13 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20140602 Year of fee payment:14 | |
| S111 | Request for change of ownership or part of ownership | Free format text:JAPANESE INTERMEDIATE CODE: R313111 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| LAPS | Cancellation because of no payment of annual fees |