【０００１】[0001]
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法及びその薄膜トランジスタを用いた液晶表示装置に
関し、特に薄膜トランジスタの閾電圧制御方法に関する
ものであり、アクティブマトリックス型液晶ディスプレ
イやイメージセンサ、あるいは半導体メモリー素子等に
応用可能なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor and a liquid crystal display device using the thin film transistor, and more particularly to a method of controlling a threshold voltage of the thin film transistor, which is an active matrix type liquid crystal display, an image sensor, or a semiconductor memory device. And so on.
【０００２】[0002]
【従来の技術】従来薄膜トランジスタの製造方法、特に
閾電圧制御（チャネルドーピング）には、極微量の不純
物を半導体薄膜中に制御性良く導入するイオン注入法が
用いられている。（図３）に閾電圧制御の従来例をトッ
プゲート構造を有する薄膜トランジスタの製造方法を例
にとって説明する。2. Description of the Related Art Conventionally, for a method of manufacturing a thin film transistor, particularly, a threshold voltage control (channel doping), an ion implantation method for introducing a very small amount of impurities into a semiconductor thin film with good controllability has been used. FIG. 3 shows a conventional example of threshold voltage control, taking as an example a method of manufacturing a thin film transistor having a top gate structure.
【０００３】（図３）（ａ）に示すように減圧気相成長
法（ＬＰＣＶＤ法）により多結晶シリコン薄膜３１を形
成し、チャネルドーピング用にボロンを１０12/cm2程度
イオン注入する。上記多結晶シリコン薄膜を熱酸化しゲ
ート絶縁膜３２を形成する。ゲート絶縁膜上に多結晶シ
リコン薄膜を用いてゲート電極３３を形成した後、ソー
ス・ドレイン領域形成のため燐を１０15/cm2程度イオン
注入する（図３）（ｂ）。導入した不純物の活性化アニ
ール及び層間絶縁膜３４を形成後、ソース・ドレイン電
極３５を形成して薄膜トランジスタが完成する。（図
３）（ｃ）(FIG. 3) As shown in FIG. 3A, a polycrystalline silicon thin film 31 is formed by a low pressure chemical vapor deposition (LPCVD) method, and boron ions are implanted at about 1012 / cm2 for channel doping. The gate insulating film 32 is formed by thermally oxidizing the polycrystalline silicon thin film. After the gate electrode 33 is formed on the gate insulating film using a polycrystalline silicon thin film, phosphorus ions are implanted at about 1015 / cm2 to form source / drain regions (FIG. 3B). After the activation annealing of the introduced impurities and the formation of the interlayer insulating film 34, the source / drain electrodes 35 are formed to complete the thin film transistor. (FIG. 3) (c)
【０００４】[0004]
【発明が解決しようとする課題】（図３）に示したよう
に通常薄膜トランジスタの閾電圧制御は半導体薄膜に導
入する極微量不純物の厳密な制御が要求されるためイオ
ン注入法以外では実現困難である。ところがイオン注入
法は液晶ディスプレイに用いる薄膜トランジスタアレイ
のような絶縁性の大面積基板への均一なドーピングが困
難でありスループットにも課題を有している。またソー
ス及びドレイン領域形成に用いられるイオン注入条件
［１０15/cm2程度］と閾電圧制御（チャネルドーピン
グ）に用いられるイオン注入条件［１０12/cm2程度］は
大きく異なるため使用するイオン注入装置の共有化を図
ることも困難である。As shown in FIG. 3, it is difficult to control the threshold voltage of a thin film transistor by strict control of a trace amount of impurities introduced into a semiconductor thin film. is there. However, in the ion implantation method, it is difficult to uniformly dope an insulating large-area substrate such as a thin film transistor array used for a liquid crystal display, and there is a problem in throughput. In addition, the ion implantation conditions used for forming the source and drain regions [about 1015 / cm2 ] and the ion implantation conditions used for controlling the threshold voltage (channel doping) [about 1012 / cm2 ] are greatly different, so the ion implantation used is It is also difficult to share devices.
【０００５】ゲート電極が基板上に形成した半導体活性
層の下側すなわち基板側に形成される薄膜トランジスタ
の構成（ボトムゲート構造）では、半導体層の膜厚が非
常に薄い（通常５０ｎｍ程度）ため、半導体薄膜の下地
に影響を与えないためには注入する不純物のプロファイ
ルの広がりを半導体薄膜と同程度に急峻にする必要があ
る。ところが、注入イオンの種類によってはこのような
浅い不純物プロファイルを実現することが困難である。In a thin-film transistor configuration (bottom gate structure)in which a gate electrode isformed belowa semiconductor active layerformed on a substrate, thatis, on the substrate side , the thickness ofthe semiconductor layer is extremely small (typically about 50 nm). In order not to affect the underlayer of the semiconductor thin film, it is necessary to make the profile of the impurity to be implanted as steep as that of the semiconductor thin film.However, it is difficult to realizesuch a shallow impurity profile depending on the type of implanted ions.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に本発明の薄膜トランジスタの製造方法は、ゲート電極
が基板上に形成した半導体活性層の下側すなわち基板側
に形成される構造を有する薄膜トランジスタの製造方法
において、半導体活性層上に絶縁膜を形成し、前記絶縁
膜上より不純物をイオン化して半導体活性層中に導入す
ることにより薄膜トランジスタの活性層中に不純物を微
量導入し、閾電圧を制御することを特徴とするものであ
る。[MEANS FOR SOLVING THE PROBLEMS]
Manufacturing method of a thin film transistor ofthe present invention, in the thin film transistormanufacturing method <br/> the gate electrode tohave a lowerThat structure formed onthe substrate side <br/> semiconductor activelayer formed onthe substrate, a semiconductorForming an insulating film on the active layer, ionizing impurities from the insulating film and introducing the impurities into the semiconductor active layer, thereby introducing a small amount of impurities into the active layer of the thin film transistor, and controlling a threshold voltage. Is what you do.
【０００７】さらに本発明の上記製造方法を用いた液晶
表示装置は、薄膜トランジスタを液晶表示用アクティブ
マトリックスアレイの少なくとも一部に用いることを特
徴とするものである。Further, a liquid crystal display device using the above manufacturing method of the present invention is characterized in that a thin film transistor is used in at least a part of an active matrix array for liquid crystal display.
【０００８】[0008]
【作用】上記薄膜トランジスタ上に形成した絶縁膜上か
ら不純物をイオン化して半導体薄膜中に注入することに
より注入した不純物の大部分は絶縁膜中でエネルギーを
失い停止し電気的に不活性化する。これにより半導体活
性層へは注入不純物プロファイルのテール部分の微量不
純物のみが導入され、かつ、絶縁膜の膜厚を変化させる
ことにより半導体活性層中への不純物の到達深さ及び到
達量を任意に変化させることが可能となる。When the impurity is ionized from the insulating film formed on the thin film transistor and injected into the semiconductor thin film, most of the injected impurity loses energy in the insulating film and stops and is electrically inactivated. As a result, only a small amount of impurity in the tail portion of the implanted impurity profile is introduced into the semiconductor active layer, and the depth and amount of the impurity reaching the semiconductor active layer can be arbitrarily adjusted by changing the thickness of the insulating film. It can be changed.
【０００９】ゲート電極が半導体活性層の下側（基板
側）に存在する構成の薄膜トランジスタ（ボトムゲート
構造）においては、極めて薄い活性層（通常は５０ｎｍ
程度）の下に存在するゲート絶縁膜にダメージを与える
ことなくイオン注入が可能になる。さらに本発明を用い
ることによりイオン注入時の総ドーズ量が大きくとも実
際に半導体活性層中に導入される不純物濃度は絶縁膜の
膜厚により任意に制御可能であるためソース及びドレイ
ン領域形成時に近いイオン注入条件で閾電圧制御のイオ
ン注入が行え、装置の共用化も可能となる。また低ドー
ズ量の注入制御が困難である、不純物のイオン生成から
基板への導入課程において不純物イオンの質量分離を行
わないイオン・ドーピング装置等を用いての閾電圧制御
が可能となる。In a thin film transistor (bottom gate structure) in which a gate electrode exists below a semiconductor active layer (substrate side), an extremely thin active layer (typically 50 nm) is used.
) Can be implanted without damaging the underlying gate insulating film. Furthermore, by using the present invention, even if the total dose amount during ion implantation is large, the impurity concentration actually introduced into the semiconductor active layer can be arbitrarily controlled by the thickness of the insulating film, so that it is close to the time of forming the source and drain regions. Threshold voltage controlled ion implantation can be performed under ion implantation conditions, and the device can be shared. In addition, it is possible to control the threshold voltage by using an ion doping apparatus or the like that does not perform mass separation of impurity ions during the process of introducing impurities into the substrate from the generation of ions of impurities, in which it is difficult to control the implantation at a low dose.
【００１０】[0010]
【実施例】以下に本発明の実施例を図面に基づいて説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【００１１】（図１）は本発明の薄膜トランジスタの製
造方法の実施例の一例である。まず（図１）(ａ)に示す
ように透光性基板（ガラス基板）上にゲート電極１１を
形成し、ゲート電極１１上にプラズマ気相成長法（ＰＣ
ＶＤ法）によりゲート絶縁膜１２（窒化シリコン薄膜
４００ｎｍ厚）及び活性層１３（非晶質シリコン薄膜５
０ｎｍ厚）を形成する。FIG. 1 shows an example of an embodiment of a method for manufacturing a thin film transistor according to thepresent invention . First, as shown in FIG. 1A, a gate electrode 11 is formed on a translucent substrate (glass substrate), and a plasma vapor deposition (PC) is formed on the gate electrode11.
VD method) to form a gate insulating film 12 (silicon nitride thin film)
400 nm thick) and the active layer 13 (amorphous silicon thin film 5)
(Thickness of 0 nm).
【００１２】そして前記非晶質シリコン薄膜を６００度
程度の熱処理により結晶化させて多結晶シリコン薄膜１
３とする。ついでドーピングマスク１４を形成したのち
注入イオンの質量分離を行わないことを特徴とする大面
積イオンドーピング装置を用いてソース領域及びドレイ
ン領域の不純物（ここでは燐を用いた）をイオン注入
し、不純物導入領域１４ａを形成し、ドーピングマスク
１４の下は真性領域１４ｂとする。ここでは注入条件と
して加速電圧１０ＫＶ，ドーズ量１ｘ１０15/cm2を用い
た。Then, the amorphous silicon thin film iscrystallized by a heat treatment of about 600 °C.
3 isassumed. Then, after forming the doping mask 14, impurities (in this case, phosphorus) in the sourceregion and the drain region are ion-implanted by using a large-area ion doping apparatus characterized in that mass separation of implanted ions is not performed. An introduction region 14a is formed, and below the doping mask 14 is an intrinsic region14b . Here, an acceleration voltage of 10 KV and a dose of 1 × 1015 / cm2 were used as implantation conditions.
【００１３】注入した不純物の活性化処理を行ったのち
に多結晶シリコン薄膜を島状に加工しソース電極１５及
びドレイン電極１７を半導体活性層の不純物を導入しな
い領域すなわち真性領域１４ｂと直接的に接触しないよ
うに形成する[（図１）(ｂ)]。（図１）(ｃ)に示すよう
に薄膜トランジスタ上に保護絶縁膜１６（酸化シリコン
膜 ２００ｎｍ厚）を形成し、閾電圧制御のためボロン
のイオン注入を行い薄膜トランジスタが完成する。閾電
圧制御のイオン注入条件は加速電圧３５ＫＶ，ドーズ量
１ｘ１０14/cm2である。After activating the implanted impurities, the polycrystalline silicon thin film is processed into an island shape, and the source electrode 15 and the drain electrode 17 are notdoped with impurities in the semiconductor active layer.
Do not come into direct contact with the intrinsic region, ie, the intrinsic region 14b.
Uni form [(FIG 1) (b)]. (FIG. 1) As shown in FIG. 1C, a protective insulating film 16 (a silicon oxide film having a thickness of 200 nm) is formed on the thin film transistor, and boron ions are implanted for controlling the threshold voltage, thereby completing the thin film transistor. The ion implantation conditions for threshold voltage control are an acceleration voltage of 35 KV and a dose of 1 × 1014 / cm2 .
【００１４】本発明の製造方法を用いることによりボト
ムゲート構造の薄膜トランジスタの閾電圧が制御可能と
なった。さらに不純物の多くは酸化シリコン薄膜中で不
活性な状態であるため活性層へは不純物分布の裾の部分
のみが注入されるため、活性層への注入深さはイオン注
入時の加速電圧と薄膜トランジスタ上の絶縁膜の膜厚に
より任意に制御可能となった。本発明のチャネルドーピ
ング条件においては閾電圧が約５Ｖ変動した。チャネル
ドーピング時のドーズ量に関してもソース・ドレイン領
域の高濃度ドーピングに近いため装置の共用化が図れ装
置コストが低減した。By using the manufacturing method of the present invention, the threshold voltage of a thin film transistor having a bottom gate structure can be controlled. Furthermore, since most of the impurities are inactive in the silicon oxide thin film, only the foot of the impurity distribution is implanted into the active layer, so that the implantation depth into the active layer depends on the acceleration voltage at the time of ion implantation and the thin film transistor. Arbitrary control is possible by the thickness of the upper insulating film. Under the channel doping conditions of the present invention, the threshold voltage fluctuated by about 5V. The dose at the time of channel doping is close to the high concentration doping of the source / drain regions, so that the device can be shared and the device cost is reduced.
【００１５】なお、本実施例では、ｎチャネル薄膜トラ
ンジスタの製造方法に関して説明したが、ｐチャネル薄
膜トランジスタに応用しても同様の効果が得られる。さ
らに（図１）に記載の実施例では、結晶化や導入した不
純物の活性化の工程に熱アニールを用いているが、レー
ザーアニールや高速熱処理（ＲＴＡプロセス）を用いて
も同様の効果が得られる。In this embodiment, the method of manufacturingan n-channel thin film transistorhas been described.However, the same effect can be obtained by applyingthe present invention to a p-channel thin film transistor.In yet embodiment according to(1), is used to process the thermal annealing of the activation of the crystallization and introduced impurity, the same effect be used laser annealing and rapid thermal annealing to (RTA process) can get.
【００１６】次に本発明の液晶表示装置の実施例を（図
２）に基づいて説明する。（図２）（ａ）は液晶表示装
置の一絵素の等価回路の例である。薄膜トランジスタ２
１は（図１）に示した製造方法を用いて形成されてお
り、薄膜トランジスタの走査電極（ゲート電極）に書き
込み信号（走査信号ｎ）が入力されることにより薄膜ト
ランジスタがＯＮ状態となりデータ線ｎを通じて液晶を
充電することにより画像情報が液晶に書き込まれる。補
助容量Ｃｓは次の書き込み時間まで画像情報を保持する
ため液晶容量ＣLCと並列に形成されている。Next, an embodiment of the liquid crystal display device of the present invention will be described with reference to FIG. (FIG. 2) (a) is an example of an equivalent circuit of one picture element of the liquid crystal display device. Thin film transistor 2
1 is formed by using the manufacturing method shown in FIG. 1 (FIG. 1), and when a write signal (scan signal n) is input to the scan electrode (gate electrode) of the thin film transistor, the thin film transistor is turned on and the data line n Image information is written into the liquid crystal by charging the liquid crystal. The auxiliary capacitance Cs is formed in parallel with the liquid crystal capacitance CLC to hold image information until the next writing time.
【００１７】（図２）（ａ）に示した絵素をマトリック
ス状に集積化することにより液晶ディスプレイが形成さ
れる。（図２）（ｂ）は液晶ディスプレイ用アクティブ
マトリックスアレイの一例であるが各絵素はｎチャネル
薄膜トランジスタを用いて形成されており、これに加え
て走査線駆動回路２２及びデータ線駆動回路２３をｎチ
ャネル及びｐチャネル薄膜トランジスタを組み合わせた
Ｃ−ＭＯＳ構造により同一基板上に作成している。(FIG. 2) A liquid crystal display is formed by integrating the picture elements shown in FIG. (FIG. 2) (b) shows an example of an active matrix array for a liquid crystal display. Each picture element is formed by using an n-channel thin film transistor. In addition, a scanning line driving circuit 22 and a data line driving circuit 23 are provided. It is formed on the same substrate by a C-MOS structure combining n-channel and p-channel thin film transistors.
【００１８】これにより従来必要であった液晶ディスプ
レイ駆動用のＩＣを外部に実装する必要がなくなり大幅
なコスト低減が可能となった。なお本発明の実施例では
すべての薄膜トランジスタを上記の製造方法を用いて作
成したが、すべての薄膜トランジスタを同製造方法を用
いて作成する必要はなく周辺駆動回路等の必要な部分に
のみ用いれば同等な結果を得ることが可能である。As a result, it is not necessary to mount an IC for driving a liquid crystal display, which has been conventionally required, externally, and it is possible to greatly reduce costs. In the embodiment of the present invention, all the thin film transistors are formed by using the above manufacturing method. However, it is not necessary to form all the thin film transistors by using the same manufacturing method. Results can be obtained.
【００１９】また上記閾電圧制御を行った薄膜トランジ
スタを組み合わせて相補型（Ｃ−ＭＯＳ）液晶駆動回路
を形成する場合においては，閾電圧制御はｎチャネルあ
るいはｐチャネル薄膜トランジスタのどちらに用いても
よい。When a complementary (C-MOS) liquid crystal drive circuit is formed by combining thin film transistors that have undergone the above-described threshold voltage control, the threshold voltage control may be applied to either an n-channel or p-channel thin film transistor.
【００２０】[0020]
【発明の効果】本発明の閾電圧制御方法を用いることに
よりボトムゲート構造の薄膜トランジスタの閾電圧が任
意に制御可能となった。薄膜トランジスタの活性層上に
形成する絶縁膜の膜厚を適切に設定することによりゲー
ト絶縁膜にダメージを与えない非常に急峻なドーピング
が可能となった。また注入イオンの大部分は絶縁膜中で
不活性であり、活性層中には注入イオンの極微量しか到
達しないため従来のチャネルドーピング条件に比べて大
きなドーズ量での注入が可能となり制御性の向上や装置
の共有化による装置コストの低減が実現できた。The threshold voltage of the thin film transistor having the bottom gate structure can be arbitrarily controlled by using the threshold voltage control method of the present invention. By setting the thickness of the insulating film formed on the active layer of the thin film transistor appropriately, it is possible to perform very steep doping without damaging the gate insulating film. In addition, most of the implanted ions are inactive in the insulating film, and only a very small amount of the implanted ions reach the active layer. The improvement and the reduction of the equipment cost by sharing the equipment were realized.
【００２１】液晶駆動回路を同一基板内に集積化するこ
とにより駆動ＩＣや駆動ＩＣの実装工程が不要となり高
性能な液晶表示装置を低コストで実現可能となった。By integrating the liquid crystal driving circuit on the same substrate, a driving IC and a mounting process of the driving IC become unnecessary, and a high-performance liquid crystal display device can be realized at low cost.
【図１】本発明の薄膜トランジスタの製造方法の一実施
例を示した工程図である。FIG. 1 showsone embodiment of amethod formanufacturing athin film transistor according to the present invention.
FIG. 3 is aprocess chart showing anexample .
【図２】本発明の製造方法による薄膜トランジスタを用
いた液晶表示装置の一実施例の回路図である。FIG. 2 shows amethod using a thin film transistor according to themanufacturing method of the present invention.
FIG. 2 is acircuit diagram ofan embodiment ofa liquid crystal display device.
【図３】従来の薄膜トランジスタの製造方法の一例を示
した工程図である。FIG. 3 showsan example of a conventionalmethod for manufacturing a thin film transistor .
FIG.
１１ ゲート電極 １２ ゲート絶縁膜 １３ 多結晶シリコン １４ ドーピングマスク １４ａ 不純物導入領域 １４ｂ 真性領域 １５ソース電極 １６ 保護絶縁膜 ２１ 薄膜トランジスタ ２２ 走査線駆動回路 ２３ データ線駆動回路 ２４ 画素 ３１ 多結晶シリコン ３２ ゲート絶縁膜 ３３ ゲート電極 ３４ 層間絶縁膜 ３５ソース電極DESCRIPTION OF SYMBOLS 11 Gate electrode 12 Gate insulating film 13 Polycrystalline silicon 14 Doping mask 14a Impurity introduction region 14b Intrinsic region 15Source electrode 16 Protective insulating film 21 Thin film transistor 22 Scanning line drive circuit 23 Data line drive circuit 24 Pixel 31 Polycrystalline silicon 32 Gate insulating film 33 gate electrode 34 interlayer insulating film 35source electrode
フロントページの続き (72)発明者 佐野 浩 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平１−276768（ＪＰ，Ａ) 特開 平１−235383（ＪＰ，Ａ) 特開 昭64−53462（ＪＰ，Ａ) 特開 昭63−194326（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/265 G02F 1/136 500Continued on the front page (72) Inventor Hiroshi Sano 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. (72) Inventor Yutaka Miyata 1006 Odaka Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co. References JP-A-1-276768 (JP, A) JP-A-1-235383 (JP, A) JP-A-64-53462 (JP, A) JP-A-63-194326 (JP, A) (58) Field surveyed (Int.Cl.6 , DB name) H01L 29/786 H01L 21/336 H01L 21/265 G02F 1/136 500
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3466092AJP2970176B2 (en) | 1992-02-21 | 1992-02-21 | Method of manufacturing thin film transistor and liquid crystal display device using the thin film transistor |
| EP93102520AEP0566838A3 (en) | 1992-02-21 | 1993-02-18 | Manufacturing method of thin film transistor |
| US08/019,682US5397718A (en) | 1992-02-21 | 1993-02-19 | Method of manufacturing thin film transistor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3466092AJP2970176B2 (en) | 1992-02-21 | 1992-02-21 | Method of manufacturing thin film transistor and liquid crystal display device using the thin film transistor |
| Publication Number | Publication Date |
|---|---|
| JPH05235355A JPH05235355A (en) | 1993-09-10 |
| JP2970176B2true JP2970176B2 (en) | 1999-11-02 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3466092AExpired - Fee RelatedJP2970176B2 (en) | 1992-02-21 | 1992-02-21 | Method of manufacturing thin film transistor and liquid crystal display device using the thin film transistor |
| Country | Link |
|---|---|
| JP (1) | JP2970176B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3195157B2 (en)* | 1994-03-28 | 2001-08-06 | シャープ株式会社 | Semiconductor device manufacturing method and its manufacturing apparatus |
| JP3516424B2 (en)* | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | Thin film semiconductor device |
| KR100399291B1 (en) | 1997-01-27 | 2004-01-24 | 가부시키가이샤 아드반스트 디스프레이 | Liquid crystal display device using semiconductor thin film transistor, manufacturing method thereof, semiconductor thin film transistor array substrate and corresponding semiconductor thin film transistor array substrate |
| KR101484297B1 (en)* | 2007-08-31 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and method of manufacturing display device |
| Publication number | Publication date |
|---|---|
| JPH05235355A (en) | 1993-09-10 |
| Publication | Publication Date | Title |
|---|---|---|
| KR970002119B1 (en) | Thin film transistor devices | |
| US7635861B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6433361B1 (en) | Semiconductor integrated circuit and method for forming the same | |
| CN100559246C (en) | Active Matrix Liquid Crystal Display Device | |
| US6765231B2 (en) | Semiconductor device and its manufacturing method | |
| KR19980081122A (en) | Thin film transistor, manufacturing method thereof and liquid crystal display device using the same | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| JP2970176B2 (en) | Method of manufacturing thin film transistor and liquid crystal display device using the thin film transistor | |
| US20120164801A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08116067A (en) | Semiconductor device, display device and manufacture of display device | |
| JPH0142146B2 (en) | ||
| JPH0611729A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3516166B2 (en) | Method for manufacturing thin film transistor | |
| JP3056813B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP5128767B2 (en) | Display device and manufacturing method thereof | |
| JP4104888B2 (en) | Method for manufacturing thin film transistor device | |
| JPH0653507A (en) | Method of manufacturing thin film transistor and semiconductor device using the thin film transistor | |
| JP2917925B2 (en) | Method of manufacturing thin film transistor and active matrix array for liquid crystal display device | |
| JPH01302768A (en) | Inverted staggered silicon thin film transistor | |
| JPH0334433A (en) | Manufacturing method of thin film transistor | |
| JP3345756B2 (en) | Method for manufacturing semiconductor device | |
| JPH0582552A (en) | Method of manufacturing thin film transistor | |
| JPH0772821B2 (en) | Liquid crystal display manufacturing method | |
| JP2000004021A (en) | Active matrix array for thin film transistor and liquid crystal display device and method for manufacturing the same | |
| JP2000269508A (en) | Method for manufacturing thin film transistor |
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership | Free format text:JAPANESE INTERMEDIATE CODE: R313113 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20070827 Year of fee payment:8 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080827 Year of fee payment:9 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090827 Year of fee payment:10 | |
| S533 | Written request for registration of change of name | Free format text:JAPANESE INTERMEDIATE CODE: R313533 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090827 Year of fee payment:10 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100827 Year of fee payment:11 | |
| LAPS | Cancellation because of no payment of annual fees |