JP2891264B2 - Method for manufacturing semiconductor device - Google Patents

Description

Translated fromJapanese

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、ダイオード、トランジスタ、IC等の半導
体装置の製造方法に関し、詳しく言えばウェハの分割不
良防止に関する。The present invention relates to a method for manufacturing a semiconductor device such as a diode, a transistor, and an IC, and more particularly, to prevention of a wafer division failure.

（ロ）従来の技術 従来の半導体装置の製造方法を、ダイオードの場合を
例に取り、第２図（ａ）〜（ｅ）を参照しながら説明す
る。第２図（ａ）では、N⁺のシリコンウェハ11に、熱拡
散等の手段により、Ｎ層12b、P⁺層12aを順に形成し、Ｐ
−Ｎ接合を得た状態を示している。13は、シリコン酸化
膜である。(B) Conventional technology A conventional semiconductor device manufacturing method will be described with reference to FIGS. 2 (a) to 2 (e), taking a diode as an example. In FIG. 2A, an N layer 12b and a P⁺ layer 12a are sequentially formed on an N⁺ silicon wafer 11 by means such as thermal diffusion.
This shows a state where an -N junction is obtained. 13 is a silicon oxide film.

シリコンウェハ11の表面11a、裏面11bには、それぞれ
電極15a、15bが形成される〔第２図（ｂ）参照〕。これ
ら電極15a、15bは、金属材料を真空蒸着、スパッタ、印
刷あるいはめっきにより成膜したものである。電極15
a、15bの形成されたシリコンウェハ11は、ダイシングラ
インに沿って、表面11aより裏面11bに向けてハーフダイ
シングされる〔第２図（ｃ）参照〕。ハーフダイシング
とは、シリコンウェハ11の裏面11b側を切断しないで少
し残すことであり、ダイシング溝16aにより、ウェハの
形態を保ったままで、各ダイオードが電気的に分離され
る。従って、この状態で各ダイオードの特性を順次チェ
ックして行く。なお、ハーフダイシングは、上述のよう
に、シリコンウェハ裏面側の電極が比較的薄く形成され
ている場合に適用されるダイシング方法である。Electrodes 15a and 15b are formed on the front surface 11a and the back surface 11b of the silicon wafer 11, respectively (see FIG. 2 (b)). The electrodes 15a and 15b are formed by depositing a metal material by vacuum deposition, sputtering, printing or plating. Electrode 15
The silicon wafer 11 on which a and 15b are formed is half-diced along the dicing line from the front surface 11a to the back surface 11b (see FIG. 2 (c)). The half dicing means that the back surface 11b side of the silicon wafer 11 is left slightly without being cut, and the diodes are electrically separated by the dicing grooves 16a while maintaining the shape of the wafer. Therefore, in this state, the characteristics of each diode are checked sequentially. Half dicing is a dicing method applied when the electrode on the back surface side of the silicon wafer is formed relatively thin as described above.

さらに、シリコンウェハ裏面11bには延伸性を有する
ウェハシート17が貼着される〔第２図（ｄ）参照〕。ウ
ェハシート17を貼着した状態で、シリコンウェハ11をク
ラッキングして、シリコンウェハ11を各チップ18に分割
する。そして、ウェハシート17を引き伸ばすと、各チッ
プ18が一つ一つ分離する〔第２図（ｅ）参照〕。こうし
て分離されたチップ18を、コレット等で吸着し、リード
上にダイボンディングする。Further, an extensible wafer sheet 17 is adhered to the silicon wafer back surface 11b (see FIG. 2 (d)). While the wafer sheet 17 is adhered, the silicon wafer 11 is cracked to divide the silicon wafer 11 into chips 18. Then, when the wafer sheet 17 is stretched, the chips 18 are separated one by one [see FIG. 2 (e)]. The chip 18 thus separated is sucked by a collet or the like, and is die-bonded on a lead.

（ハ）発明が解決しようとする課題 上記従来の半導体装置の製造方法では、シリコンウェ
ハ11をクラッキングして、ウェハシート17を引き伸ばす
際、電極15bを構成する金属のじん性により、チップ18
同志が完全に分離せず、第２図（ｆ）に示すようにつな
がった状態となることがある。このようにチップ18がつ
ながっていると、ダイボンディングの前に手で切り離す
必要があり、製品不良にもつながる。(C) Problems to be Solved by the Invention In the conventional method for manufacturing a semiconductor device described above, when the silicon wafer 11 is cracked and the wafer sheet 17 is stretched, the chip 18 is formed due to the toughness of the metal constituting the electrode 15b.
In some cases, the comrades are not completely separated from each other and are connected as shown in FIG. 2 (f). If the chips 18 are connected in this way, it is necessary to separate them by hand before die bonding, which leads to product failure.

この発明は、上記に鑑みなされたもので、ウェハの分
割不良を防止できる、半導体装置の製造方法の提供を目
的としている。The present invention has been made in view of the above, and an object of the present invention is to provide a method for manufacturing a semiconductor device, which can prevent defective division of a wafer.

（ニ）課題を解決するための手段 上記課題を解決するため、この発明の半導体装置の製
造方法は、ウェハの表面及び裏面のそれぞれに電極を形
成し、このウェハを表面より裏面に向けてハーフダイシ
ングし、このウェハ裏面にシートを貼着したのち、この
ウェハをクラッキングし、前記シートを引き伸ばしてウ
ェハを個々のチップに分離する方法において、前記ウェ
ハ裏面に電極を形成する前に、この裏面にダイシングラ
インに沿ってマスクを形成し、このマスク以外のウェハ
裏面部分に電極を形成した後に且つシート貼着前に、前
記マスクを除去することを特徴とするものである。(D) Means for Solving the Problems In order to solve the above problems, the method for manufacturing a semiconductor device of the present invention forms electrodes on each of the front surface and the back surface of the wafer, and halves the wafer from the front surface to the back surface. Dicing, after adhering a sheet to the back surface of the wafer, cracking the wafer, stretching the sheet and separating the wafer into individual chips, before forming electrodes on the back surface of the wafer, A mask is formed along a dicing line, and the mask is removed after forming electrodes on the back surface of the wafer other than the mask and before attaching the sheet.

（ホ）作用 この発明の半導体装置の製造方法では、マスクがあっ
た所には電極が形成されない。従って、ウェハ裏面で
は、ダイシングラインに沿って電極が形成されていない
ことにより、クラッキングの際に、電極金属のじん性に
より生じる分割不良を防止することが可能となる。(E) Function In the method of manufacturing a semiconductor device according to the present invention, no electrode is formed where the mask is located. Therefore, since no electrode is formed along the dicing line on the back surface of the wafer, it is possible to prevent division failure caused by the toughness of the electrode metal during cracking.

（ヘ）実施例 この発明の一実施例を第１図に基づいて以下に説明す
る。(F) Embodiment One embodiment of the present invention will be described below with reference to FIG.

第１図（ａ）は、シリコンウェハ１の断面を示してい
る。このシリコンウェハ１は、例えばN⁺型のシリコン
で、その表面1a側には、Ｎ層2b、P⁺層2aが熱拡散層等の
手段により形成され、Ｐ−Ｎ接合が構成される。３は、
シリコン酸化膜（SiO₂）であり、P⁺層2a表面を除いてシ
リコンウェハ表面1aを被覆する。FIG. 1A shows a cross section of the silicon wafer 1. The silicon wafer 1 is, for example, N⁺ type silicon, and an N layer 2b and a P⁺ layer 2a are formed on the surface 1a side thereof by means such as a heat diffusion layer, thereby forming a PN junction. 3 is
It is a silicon oxide film (SiO₂ ) and covers the silicon wafer surface 1a except for the surface of the P⁺ layer 2a.

シリコンウェハ１の表面1a、裏面1bには、それぞれレ
ジスト4a、4bが形成される〔第１（ｂ）参照〕。レジス
ト4aは、表面1aの電極をパターン付けするものである。
また、レジスト4bは、ダイシングラインｌに沿って帯状
に形成される。これらレジスト4a、4bは、例えばホトレ
ジストを表面1a、裏面1bにそれぞれスピンコートし、ホ
トマスクを用いて露光した後、現像して不要部分を除去
するホトリソグラフィーを適用して形成する。Resists 4a and 4b are formed on the front surface 1a and the back surface 1b of the silicon wafer 1, respectively (refer to 1 (b)). The resist 4a is for patterning the electrode on the surface 1a.
The resist 4b is formed in a strip shape along the dicing line l. The resists 4a and 4b are formed by applying photolithography, for example, in which a photoresist is spin-coated on the front surface 1a and the back surface 1b, exposed using a photomask, and then developed to remove unnecessary portions.

シリコンウェハ表面1a、裏面1bには、真空蒸着、スパ
ッタリング、印刷等の手段を適用して、それぞれ電極5
a、5bが形成される〔第１図（ｃ）参照〕。Means such as vacuum deposition, sputtering, and printing are applied to the front surface 1a and the back surface 1b of the silicon wafer, respectively.
a and 5b are formed (see FIG. 1 (c)).

そして、レジスト4a、4bをそれぞれ剥離する〔第１図
（ｄ）参照〕。シリコンウェハ裏面1bでは、ダイシング
ラインｌに沿って、帯状に電極の形成されていない部分
が現れる〔第１図（ｄ）参照〕。なお、レジスト5a、5b
には、その上に電極が形成されにくい材質が好ましい。
これはレジスト剥離時に電極部分が一緒に剥がれるのを
防止するためである。Then, the resists 4a and 4b are respectively stripped (see FIG. 1 (d)). On the back surface 1b of the silicon wafer, a portion where no electrode is formed appears in a strip shape along the dicing line 1 (see FIG. 1 (d)). The resists 5a, 5b
Is preferably a material on which an electrode is not easily formed.
This is to prevent the electrode portions from peeling off together when the resist is peeled off.

シリコンウェハ１は、表面1aより裏面1bに向けて、ダ
イシングソウ６を用いてハーフダイシングする。このハ
ーフダイシングは、ダイシングラインｌに沿って行わ
れ、シリコンウェハ１の裏面1b側の部分1cは切断せずに
残しておく。ダイシングソウ６によるダイシング溝6aに
よりシリコンウェハ１上のダイオードがそれぞれ電気的
に分離される。この状態で、各ダイオードにプローブを
あてて、その特性を検査し、不良のあるダイオードには
マークを付しておく。The silicon wafer 1 is half-diced using the dicing saw 6 from the front surface 1a to the back surface 1b. This half dicing is performed along the dicing line l, and the portion 1c on the back surface 1b side of the silicon wafer 1 is left uncut. The diodes on the silicon wafer 1 are electrically separated by the dicing grooves 6a formed by the dicing saw 6. In this state, a probe is applied to each diode to inspect its characteristics, and a mark is attached to a defective diode.

次に、シリコンウェハ裏面1bに、延伸性を有するウェ
ハシート７が貼着される〔第１図（ｅ）参照〕。このウ
ェハシート７は、第１図（ｅ）には示してないが、シリ
コンウェハ１の外形よりも大きくされている。Next, an extensible wafer sheet 7 is adhered to the silicon wafer back surface 1b (see FIG. 1 (e)). Although not shown in FIG. 1E, the wafer sheet 7 is larger than the outer shape of the silicon wafer 1.

この状態でシリコンウェハ１をクラッキングして、個
々のチップ８に分割する。すなわち、シリコンウェハ１
のダイシングせずに残した部分1cにクラックを入れる。
そして、ウェハシート７を引き伸ばせば、シリコンウェ
ハ１がチップ８に分離する〔第１図（ｆ）参照〕。In this state, the silicon wafer 1 is cracked and divided into individual chips 8. That is, the silicon wafer 1
Crack the part 1c left without dicing.
Then, when the wafer sheet 7 is stretched, the silicon wafer 1 is separated into the chips 8 (see FIG. 1 (f)).

電極5bは、ダイシングラインｌに沿う部分には形成さ
れていないから、電極5bにクラックを入れて分割する必
要がなくなり、チップ８がつながったままになる分割不
良は生じない。従って、チップ８を手で分割する手間が
省け、製品不良も生じにくくなる。Since the electrode 5b is not formed in the portion along the dicing line 1, there is no need to split the electrode 5b by making a crack, and there is no division failure in which the chip 8 remains connected. Therefore, the labor of dividing the chip 8 by hand can be omitted, and the product defect hardly occurs.

分離されたチップ８は、不良のものを除いて、コレッ
ト等に吸着され、図示しないリード等の上にダイボンデ
ィングされる。Except for the defective chips, the separated chips 8 are attracted to a collet or the like, and are die-bonded on leads (not shown).

なお、上記実施例では、ダイオードについて説明して
いるが、この発明はトランジスタ、IC等、ウェハをチッ
プに分割する工程を擁する、すべての半導体装置の製造
に適用可能である。In the above embodiment, a diode is described. However, the present invention is applicable to the manufacture of all semiconductor devices including a step of dividing a wafer into chips, such as transistors and ICs.

（ト）発明の効果 以上説明したように、この発明の半導体装置の製造方
法は、ウェハ裏面に電極を形成する前に、この裏面にダ
イシングラインに沿ってマスクを形成し、このマスク以
外のウェハ裏面部分に電極を形成した後に且つシート貼
着前に、前記マスクを除去することを特徴とするもので
あるから、ウェハの分割不良を有効に防止することがで
きる。又、電極形成時に電極をマスク上には形成しない
ので、ウェハ裏面全体に電極を形成する場合に比べて、
電極材が無駄にならない。(G) Effects of the Invention As described above, in the method of manufacturing a semiconductor device according to the present invention, before forming an electrode on the back surface of a wafer, a mask is formed on the back surface along a dicing line. Since the mask is removed after the electrodes are formed on the back surface and before the sheet is attached, defective division of the wafer can be effectively prevented. Also, since the electrodes are not formed on the mask when forming the electrodes, compared to the case where the electrodes are formed on the entire back surface of the wafer,
The electrode material is not wasted.

【図面の簡単な説明】 第１図（ａ）、第１図（ｂ）、第１図（ｃ）、第１図
（ｄ）、第１図（ｅ）及び第１図（ｆ）は、それぞれこ
の発明の一実施例に係るダイオードの製造工程を順に説
明する図、第２図（ａ）、第２図（ｂ）、第２図
（ｃ）、第２図（ｄ）及び第２図（ｅ）は、それぞれ従
来のダイオードの製造工程を順に説明する図、第２図
（ｆ）は、この従来のダイオードの製造工程の問題点を
説明する図である。 1:シリコンウェハ、4a・4b:レジスト、 5a・5b:電極、7:ウェハシート、 8:チップ、l:ダイシングライン。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (a), 1 (b), 1 (c), 1 (d), 1 (e) and 1 (f) 2 (a), 2 (b), 2 (c), 2 (d), and 2 (a), 2 (a), 2 (b), 2 (c), 2 (d), and 2 (d), which sequentially illustrate the steps of manufacturing a diode according to an embodiment of the present invention. (E) is a diagram for sequentially explaining the conventional manufacturing process of the diode, and FIG. 2 (f) is a diagram for explaining the problem of the conventional diode manufacturing process. 1: Silicon wafer, 4a and 4b: resist, 5a and 5b: electrode, 7: wafer sheet, 8: chip, l: dicing line.

フロントページの続き (56)参考文献 特開 平１−225131（ＪＰ，Ａ) 特開 昭61−287241（ＪＰ，Ａ) 実開 昭58−34736（ＪＰ，Ｕ)Continuation of the front page (56) References JP-A-1-225131 (JP, A) JP-A-61-287241 (JP, A) JP-A-58-34736 (JP, U)

Claims (1)

Translated fromJapanese

(57)【特許請求の範囲】(57) [Claims]【請求項１】ウェハの表面及び裏面のそれぞれに電極を
形成し、このウェハを表面より裏面に向けてハーフダイ
シングし、このウェハ裏面にシートを貼着したのち、こ
のウェハをクラッキングし、前記シートを引き伸ばして
ウェハを個々のチップに分離する半導体装置の製造方法
において、 前記ウェハ裏面に電極を形成する前に、この裏面にダイ
シングラインに沿ってマスクを形成し、このマスク以外
のウェハ裏面部分に電極を形成した後に且つシート貼着
前に、前記マスクを除去することを特徴とする半導体装
置の製造方法。1. An electrode is formed on each of a front surface and a back surface of a wafer, the wafer is half-diced from the front surface to the back surface, a sheet is attached to the back surface of the wafer, and the wafer is cracked. In a method of manufacturing a semiconductor device in which a wafer is separated into individual chips by stretching, a mask is formed on a back surface of the wafer along a dicing line before forming an electrode on the back surface of the wafer. A method for manufacturing a semiconductor device, comprising: removing the mask after forming electrodes and before attaching a sheet.