【０００１】[0001]
【産業上の利用分野】本発明は、データ転送装置に係
り、とくに情報処理装置におけるデータ転送装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer device, and more particularly, to a data transfer device in an information processing device.
【０００２】[0002]
【従来の技術】従来のデータ転送装置は、図２に示され
るように、中央処理装置１０と、主記憶装置２０と、入
出力処理装置３０が複数ワード幅のシステムバス７０で
接続されている。そして、入出力処理装置３０にはチャ
ネル装置４０が１ワード幅のデータバス８０で接続され
ている。さらにチャネル装置４０は、Ｉ／Ｏインターフ
ェース９０を介して入出力装置６０と接続されている。2. Description of the Related Art In a conventional data transfer apparatus, as shown in FIG. 2, a central processing unit 10, a main storage unit 20, and an input / output processing unit 30 are connected by a system bus 70 having a plurality of word widths. . The channel device 40 is connected to the input / output processing device 30 via a data bus 80 having a width of one word. Further, the channel device 40 is connected to the input / output device 60 via the I / O interface 90.
【０００３】また、入出力処理装置３０には、主記憶装
置２からのデータを一時的に蓄えるデータレジスタ３０
Ａと、データレジスタ３０Ａからのデータを１ワードに
分割し複数回に分けてチャネル装置４０に転送するセレ
クタ３０Ｂとを装備している。The input / output processing device 30 has a data register 30 for temporarily storing data from the main storage device 2.
A and a selector 30B for dividing the data from the data register 30A into one word and transferring the data to the channel device 40 in a plurality of times.
【０００４】チャネル装置４０には、入出力処理装置３
０からのデータを一時的に蓄えるデータレジスタ４０Ａ
を装備している。The channel device 40 includes an input / output processing device 3
Data register 40A for temporarily storing data from 0
Equipped.
【０００５】中央処理装置１０から入出力処理装置３０
に入出力命令が発行されると、入出力処理装置３０はチ
ャネル装置４０に対し起動をかける。入出力処理装置３
０は主記憶装置２０に転送データを取りに行き、一時的
にデータレジスタ３０Ａに蓄えた後、セレクタ３０Ｂに
より１ワードに分割し複数回に分けてチャネル装置４０
に転送する。チャネル装置４０に転送されたデータは、
一時的にデータレジスタ４０Ａに蓄えられ、Ｉ／Ｏイン
ターフェース９０を介して入出力装置６０に転送され
る。[0005] From the central processing unit 10 to the input / output processing unit 30
Is issued, the input / output processing device 30 activates the channel device 40. I / O processor 3
0, the transfer data is fetched to the main storage device 20, temporarily stored in the data register 30A, then divided into one word by the selector 30B, and divided into plural times by the channel device 40A.
Transfer to The data transferred to the channel device 40 is
The data is temporarily stored in the data register 40A and transferred to the input / output device 60 via the I / O interface 90.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来例においては、主記憶装置と入出力処理装置を結ぶシ
ステムバスの幅が複数ワードであるのに対し入出力処理
装置とチャネル装置を結ぶデータバスの幅が１ワードで
あるため、ワード内の有効データ数が小さい転送を連続
して行うと、入出力処理装置とチャネル装置を結ぶデー
タバスの使用効率が低下するという不都合があった。However, in the above-mentioned conventional example, the width of the system bus connecting the main storage device and the input / output processing device is a plurality of words, whereas the data bus connecting the input / output processing device and the channel device. Since the width of a word is one word, if transfer with a small number of valid data in a word is continuously performed, there is a disadvantage that the efficiency of use of a data bus connecting an input / output processing device and a channel device is reduced.
【０００７】[0007]
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに主記憶装置と入出力処理装置を
結ぶバスの幅が複数ワードであるのに対し入出力処理装
置とチャネル装置を結ぶバスの幅が１ワードである情報
処理システムにおいて、入出力処理装置とチャネル装置
を結ぶデータバスの使用効率を向上させることができる
データ転送装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to improve the disadvantages of the prior art. In particular, the width of a bus connecting a main storage device and an input / output processing device is a plurality of words, while the input / output processing device and a channel device are provided. An object of the present invention is to provide a data transfer device capable of improving the use efficiency of a data bus connecting an input / output processing device and a channel device in an information processing system in which the width of a bus connecting the I / Os is one word.
【０００８】[0008]
【課題を解決するための手段】本発明では、中央処理装
置と、主記憶装置と、入出力処理装置と、複数のチャネ
ル装置とを備えている。主記憶装置と入出力処理装置と
の間では複数ワード幅の第１のバスを介してデータの入
出力を行い、入出力処理装置とチャネル装置との間では
１ワード幅の第２のバスを介してデータの入出力を行う
ようになっている。更に、入出力処理装置が主記憶装置
からの複数ワードデータ内の有効データ数が第２のバス
における最大有効データ数よりも小さい場合に複数ワー
ドデータを１ワードデータに圧縮する機能を具備し、チ
ャネル装置が入出力処理装置からの圧縮データとワード
内有効データ数とに基づいて圧縮データを復元するデー
タ復元機能を具備するという構成を採っている。これに
よって前述した目的を達成しようとするものである。According to the present invention, there is provided a central processing unit, a main memory, an input / output processing unit, and a plurality of channel devices. Data is input / output between the main storage device and the input / output processing device via a first bus having a plurality of word widths, and a one-word wide second bus is provided between the input / output processing device and the channel device. The input and output of data are performed via the PC. Further, the input / output processing device has a function of compressing the plurality of word data into one word data when the number of valid data in the plurality of word data from the main storage device is smaller than the maximum number of valid data in the second bus. The channel device has a data decompression function of decompressing the compressed data based on the compressed data from the input / output processing device and the number of valid data in a word. This aims to achieve the above-mentioned object.
【０００９】[0009]
【作用】中央処理装置から入出力処理装置に入出力命令
が発行されると、入出力処理装置はチャネル装置に起動
をかける。入出力処理装置は第１のバスを介して主記憶
装置にデータの転送を要求する。複数ワード幅の第１の
バスからの転送データはワード単位で入出力処理装置に
取り込まれる。このときワード単位で持っているワード
内有効データもあわせて取り込まれる。When an input / output command is issued from the central processing unit to the input / output processing unit, the input / output processing unit starts the channel unit. The input / output processing device requests the main storage device to transfer data via the first bus. Transfer data from the first bus having a plurality of word widths is taken into the input / output processing device in word units. At this time, the valid data in the word held in word units is also taken in.
【００１０】入出力処理装置は、主記憶装置からの複数
ワードデータ内の有効データ数の合計値が第２のバスに
おける最大有効データ数よりも小さければ複数ワードデ
ータを１ワードデータに圧縮し、第２のバスに出力す
る。If the total value of the number of valid data in the plurality of word data from the main storage device is smaller than the maximum number of valid data on the second bus, the input / output processing device compresses the plurality of word data into one word data; Output to the second bus.
【００１１】チャネル装置は、第２のバスを介して入出
力処理装置からのワードデータとワード内有効データ数
とを入力する。入力されたデータは、ワード内有効デー
タ数にしたがって２つのワードに分割され、交互に２回
に分けて出力される。The channel device inputs the word data and the number of valid data in the word from the input / output processing device via the second bus. The input data is divided into two words according to the number of valid data in the word, and is alternately output twice.
【００１２】[0012]
【発明の実施例】以下、本発明の一実施例を図１に基づ
いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG.
【００１３】図１の実施例は、中央処理装置１と、主記
憶装置２と、主記憶装置２からのデータを圧縮する入出
力処理装置３と、入出力処理装置３からのデータを第１
のＩ／Ｏインターフェース９Ａを介して第１の入出力装
置６Ａに出力する第１のチャネル装置４と、入出力処理
装置３からのデータを復元し第２のＩ／Ｏインターフェ
ース９Ｂを介して第２の入出力装置６Ｂに出力する第２
のチャネル装置５とを装備している。In the embodiment shown in FIG. 1, a central processing unit 1, a main storage unit 2, an input / output processing unit 3 for compressing data from the main storage unit 2, and a data from the input / output processing unit 3
The first channel device 4 for outputting to the first input / output device 6A via the I / O interface 9A and the data from the input / output processing device 3 are restored to the second channel device 4 via the second I / O interface 9B. Output to the second input / output device 6B
Channel device 5.
【００１４】そして、中央処理装置１と主記憶装置２と
入出力処理装置３は複数ワード幅のシステムバス７で接
続されている。The central processing unit 1, main storage unit 2, and input / output processing unit 3 are connected by a system bus 7 having a plurality of word widths.
【００１５】また入出力処理装置３と第１のチャネル装
置４および第２のチャネル装置５は１ワード幅のデータ
バス８で接続されている。The input / output processing device 3, the first channel device 4 and the second channel device 5 are connected by a data bus 8 of one word width.
【００１６】ここで、入出力処理装置３は、主記憶装置
２からのワードデータと各ワードデータ内の有効データ
数を保持する第１のデータレジスタ３Ａと、第１のデー
タレジスタ３Ａのワード０とワード１のいずれかを選択
する第１のセレクタ３Ｂと、第１のデータレジスタ３Ａ
のワード０とワード１のデータを合成する圧縮回路３Ｃ
と、第１のデータレジスタ３Ａのワード０のワード内有
効データ数とワード１のワード内有効データ数の和を求
めデータバス８におけるワード内最大有効データ数と比
較する比較回路３Ｄと、この比較回路３Ｄからの比較結
果に基づいて圧縮回路３Ｃの出力と第１のセレクタ３Ｂ
の出力のいずれかを選択する第２のセレクタ３Ｅとを具
備している。Here, the input / output processing device 3 includes a first data register 3A for holding the word data from the main storage device 2 and the number of valid data in each word data, and a word 0 of the first data register 3A. And a first selector 3B for selecting any of word 1 and a first data register 3A.
Compression circuit 3C for synthesizing the data of word 0 and word 1
And a comparison circuit 3D for obtaining the sum of the number of valid data in the word of word 0 and the number of valid data in the word of word 1 of the first data register 3A and comparing the sum with the maximum number of valid data in the word on the data bus 8; Based on the comparison result from the circuit 3D, the output of the compression circuit 3C and the first selector 3B
And a second selector 3E for selecting any one of the outputs.
【００１７】第１のチャネル装置４は、入出力処理装置
３からのデータを一時的に蓄える第２のデータレジスタ
４Ａを具備している。The first channel device 4 includes a second data register 4A for temporarily storing data from the input / output processing device 3.
【００１８】第２のチャネル装置５は、入出力処理装置
３からのデータを一時的に蓄える第３のデータレジスタ
５Ａと、第３のデータレジスタ５Ａからのデータを２つ
のワードに分割する分割回路５Ｂと、分割回路５Ｂで分
割されたデータを一時的に保持する第４のデータレジス
タ５Ｃおよび第５のデータレジスタ５Ｄと、第４のデー
タレジスタ５Ｃの出力と第５のデータレジスタ５Ｄの出
力のうちいずれかを選択する第３のセレクタ５Ｅとを具
備している。The second channel device 5 includes a third data register 5A for temporarily storing data from the input / output processing device 3, and a dividing circuit for dividing the data from the third data register 5A into two words. 5B, a fourth data register 5C and a fifth data register 5D that temporarily hold the data divided by the division circuit 5B, and an output of the fourth data register 5C and an output of the fifth data register 5D. And a third selector 5E for selecting one of them.
【００１９】次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.
【００２０】中央処理装置１から入出力処理装置３に入
出力命令が発行されると、入出力処理装置３は第１のチ
ャネル装置４と第２のチャネル装置５に起動をかける。When an input / output command is issued from the central processing unit 1 to the input / output processing unit 3, the input / output processing unit 3 starts the first channel device 4 and the second channel device 5.
【００２１】第１のチャネル装置４は第１の入出力装置
６Ａに起動をかけ、第２のチャネル装置５は第２の入出
力装置６Ｂに起動をかける。The first channel device 4 activates the first input / output device 6A, and the second channel device 5 activates the second input / output device 6B.
【００２２】入出力処理装置３はシステムバス７を介し
て主記憶装置２にデータの転送を要求する。複数ワード
幅のシステムバス７からの転送データは信号線３００を
介してワード単位で第１のデータレジスタ３Ａに取り込
まれる。このときワード単位で持っているワード内有効
データもあわせて取り込まれる。The input / output processing device 3 requests the main storage device 2 to transfer data via the system bus 7. Transfer data from the system bus 7 having a plurality of word widths is taken into the first data register 3A in word units via the signal line 300. At this time, the valid data in the word held in word units is also taken in.
【００２３】比較回路３Ｄは、第１のデータレジスタ３
Ａのワード０の有効データ数と第１のデータレジスタ３
Ａのワード１の有効データ数の和と、ワード内最大有効
データ数を比較し、その比較結果を第２のセレクタ３Ｅ
に出力する。The comparison circuit 3D includes a first data register 3
Number of valid data of word 0 of A and first data register 3
A is compared with the maximum number of valid data in word 1 of A and the maximum number of valid data in the word.
Output to
【００２４】圧縮回路３Ｃは、信号線３０３と信号線３
０４を介して第１のデータレジスタ３Ａから出力される
２ワードのデータを１ワードに合成し、信号線３０６を
介して第２のセレクタ３Ｅに出力する。The compression circuit 3C includes a signal line 303 and a signal line 3
The data of two words output from the first data register 3A via the first data register 04 are combined into one word, and output to the second selector 3E via the signal line 306.
【００２５】第１のセレクタ３Ｂは、信号線３０３と信
号線３０４を介して第１のデータレジスタ３Ａから出力
されるワード０とワード１を交互に２回に分けて信号線
３０５を介して第２のセレクタ３Ｅに出力する。The first selector 3B alternately divides the word 0 and the word 1 output from the first data register 3A via the signal line 303 and the signal line 304 into two times and outputs the word 0 and the word 1 via the signal line 305. 2 selector 3E.
【００２６】第２のセレクタ３Ｅは、比較回路３Ｄから
の比較結果データに基づいて、もし有効データ数の和の
方が最大有効データ数より小さければ圧縮回路３Ｃから
のデータを選択し、有効データ数の和の方が最大有効デ
ータ数より大きければ第１のセレクタ３Ｂからのデータ
を選択し信号線３０８を介してデータバス８に出力す
る。The second selector 3E selects data from the compression circuit 3C based on the comparison result data from the comparison circuit 3D if the sum of the number of valid data is smaller than the maximum number of valid data. If the sum of the numbers is larger than the maximum valid data number, the data from the first selector 3B is selected and output to the data bus 8 via the signal line 308.
【００２７】第１のチャネル装置４は、データバス８か
らのワードデータとワード内有効データ数とを信号線４
００を介して入力し、第２のデータレジスタ４Ａに格納
する。格納されたデータは信号線４０１と、第１のＩ／
Ｏインターフェース９Ａを介して第１の入出力装置６Ａ
に転送される。The first channel device 4 transmits the word data from the data bus 8 and the number of valid data in the word to the signal line 4.
00 and stored in the second data register 4A. The stored data is connected to the signal line 401 and the first I / O
First input / output device 6A via O interface 9A
Is forwarded to
【００２８】第２のチャネル装置５は、データバス８か
らのワードデータとワード内有効データ数とを信号線５
００を介して入力し、第３のデータレジスタ５Ａに格納
する。The second channel device 5 transmits the word data from the data bus 8 and the number of valid data in the word to the signal line 5.
00 and stored in the third data register 5A.
【００２９】格納されたデータは、分割回路５Ｂにてワ
ード内有効データ数にしたがって２つのワードに分割さ
れる。分割された一方のデータは信号線５０２を介して
第４のデータレジスタ５Ｃに格納され、分割された他方
のデータは信号線５０３を介して第５のデータレジスタ
５Ｄに格納される。The stored data is divided into two words by the dividing circuit 5B according to the number of valid data in a word. One of the divided data is stored in the fourth data register 5C via the signal line 502, and the other divided data is stored in the fifth data register 5D via the signal line 503.
【００３０】第４のデータレジスタ５Ｃからのデータは
信号線５０４を介して第３のセレクタ５Ｅに入力され、
第５のデータレジスタ５Ｄからのデータは信号線５０５
を介して第３のセレクタ５Ｅに入力される。The data from the fourth data register 5C is input to a third selector 5E via a signal line 504,
The data from the fifth data register 5D is connected to a signal line 505.
Is input to the third selector 5E via the.
【００３１】第３のセレクタ５Ｅは、第４のデータレジ
スタ５Ｃからのデータと第５のデータレジスタ５Ｄから
のデータを、交互に２回に分けて信号線５０６および第
２のＩ／Ｏインターフェース９Ｂを介して第２の入出力
装置６Ｂに転送する。The third selector 5E divides the data from the fourth data register 5C and the data from the fifth data register 5D alternately and twice into a signal line 506 and a second I / O interface 9B. Through the second input / output device 6B.
【００３２】[0032]
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、入出力処理装置でデータ圧縮を行
うことができ、これがため、主記憶装置と入出力処理装
置を結ぶバスの幅が複数ワードであるのに対し入出力処
理装置とチャネル装置を結ぶバスの幅が１ワードである
場合でも、入出力処理装置とチャネル装置を結ぶバスの
使用効率を向上させることができるという従来にない優
れたデータ転送装置を提供することができる。Since the present invention is constructed and functions as described above, according to the present invention, data compression can be performed by the input / output processing device, and therefore, a bus connecting the main storage device and the input / output processing device can be used. Conventionally, it is possible to improve the efficiency of use of a bus connecting an input / output processing device and a channel device even when the width of the bus connecting the input / output processing device and the channel device is one word while the width is a plurality of words. An excellent data transfer device can be provided.
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.
【図２】従来例を示す構成図である。FIG. 2 is a configuration diagram showing a conventional example.
【符号の説明】 １：中央処理装置 ２：主記憶装置 ３：入出力処理装置 ３Ａ：第１のデータレジスタ ３Ｂ：第１のセレクタ ３Ｃ：圧縮回路 ３Ｄ：比較回路 ３Ｅ：第２のセレクタ ４：第１のチャネル装置 ４Ａ：第２のデータレジスタ ５：第２のチャネル装置 ５Ａ：第３のデータレジスタ ５Ｂ：分割回路 ５Ｃ：第４のデータレジスタ ５Ｄ：第５のデータレジスタ ５Ｅ：第３のセレクタ ６Ａ：第１の入出力装置 ６Ｂ：第２の入出力装置 ７：システムバス ８：データバス ９Ａ：第１のＩ／Ｏインターフェース ９Ｂ：第２のＩ／Ｏインターフェース[Description of Signs] 1: Central processing unit 2: Main storage unit 3: Input / output processing unit 3A: First data register 3B: First selector 3C: Compression circuit 3D: Comparison circuit 3E: Second selector 4: First channel device 4A: Second data register 5: Second channel device 5A: Third data register 5B: Divider 5C: Fourth data register 5D: Fifth data register 5E: Third selector 6A: first input / output device 6B: second input / output device 7: system bus 8: data bus 9A: first I / O interface 9B: second I / O interface
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−288953（ＪＰ，Ａ) 特開 昭62−99848（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 13/12 330────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-288953 (JP, A) JP-A-62-99848 (JP, A) (58) Fields investigated (Int. Cl.6 , DB name) G06F 13/12 330
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13798792AJP2786055B2 (en) | 1992-04-30 | 1992-04-30 | Data transfer device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13798792AJP2786055B2 (en) | 1992-04-30 | 1992-04-30 | Data transfer device |
| Publication Number | Publication Date |
|---|---|
| JPH05307515A JPH05307515A (en) | 1993-11-19 |
| JP2786055B2true JP2786055B2 (en) | 1998-08-13 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13798792AExpired - LifetimeJP2786055B2 (en) | 1992-04-30 | 1992-04-30 | Data transfer device |
| Country | Link |
|---|---|
| JP (1) | JP2786055B2 (en) |
| Publication number | Publication date |
|---|---|
| JPH05307515A (en) | 1993-11-19 |
| Publication | Publication Date | Title |
|---|---|---|
| JP3490346B2 (en) | Texture data retrieval method | |
| US5237460A (en) | Storage of compressed data on random access storage devices | |
| JPS63109653A (en) | Information registration search device | |
| US5805086A (en) | Method and system for compressing data that facilitates high-speed data decompression | |
| US6986029B2 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
| JPS6063678A (en) | Image processor | |
| JP2786055B2 (en) | Data transfer device | |
| US6654867B2 (en) | Method and system to pre-fetch compressed memory blocks using pointers | |
| US6215558B1 (en) | Data processing apparatus and method | |
| WO1992005494A1 (en) | System equipped with processor and method of converting addresses in said system | |
| JP2020201948A (en) | Decompression system for compressed data, memory system, and data decompression method | |
| US20250299648A1 (en) | Processor access to compressed multimedia data in a mobile system on a chip | |
| JP3182000B2 (en) | Extended storage device in complex information processing system | |
| JP2514473B2 (en) | Parallel processor | |
| JP2511173B2 (en) | Discrete Cosine Forward Transform / Inverse Transform Device | |
| JP3176319B2 (en) | Data processing device | |
| JPS5991560A (en) | Microprocessor | |
| CN115470896A (en) | Semiconductor device | |
| JPH0774986B2 (en) | Data bus connection system | |
| JPS59121541A (en) | Accumulating device | |
| CN113128658A (en) | Neural network processing method, accelerator and storage medium | |
| JPH01205234A (en) | Data flow processor | |
| KR20200142447A (en) | Method for reducing read ports and accelerating decompression in memory systems | |
| JPH0770229B2 (en) | Read-only memory device | |
| JPS59114657A (en) | Memory interface circuit of microcomputer |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:19980421 |