【発明の詳細な説明】［発明の目的］（産業上の利用分野） 本発明はマイクロプロセッサが持つ性能を有効に使用
することの出来るマルチCPU制御方式に関する。（従来の技術） 従来、機能分散の観点より複数のマイクロプロセッサ
を用いてシステム性能を向上させる方式がいくつかあ
る。その多くは１つがメインプロセッサとして動作、他
の１つはサブプロセッサとして、例えば画面制御等、専
用プロセッサとして機能するものである。 具体的にグラフィックシステムを例示しよう。この様
なシステムにてグラフィックデータを表示する場合、そ
のドットパターンデータをメモリに展開し端末へ転送す
る必要がある。従って、主プロセッサとグラフィックプ
ロセッサを独立させ、両者間をグラフィックコマンドの
受け渡しを行なうコモンメモリで仲介させる機能分散ア
ーキテクチャを採っている。（発明が解決しようとする問題点） 近年、半導体技術の進歩に伴ないマイクロプロセッサ
の性能も格段に向上しているにもかかわらず、上記機能
分散システムにおいては、メインとなるプロセッサは別
として、サブとなるプロセッサが持つ性能を充分に生か
しているとは言い難く、又、柔軟性のある使い方が出来
なかった。 本発明は上記事情に鑑みてなされたものであり、プロ
セッサが持つ性能を有効に活用しつつ、柔軟性のある使
用法を実現するマルチCPU制御方式を提供することを目
的とする。［発明の構成］（問題点を解決するための手段） 本発明は２つのマイクロプロセッサの接続方式をプロ
グラマブルに変え、マイクロプロセッサが持つ性能を有
効に利用すると共に、システムの機能拡張を容易に実現
するものである。 このため、従来この種システムが持つコンポーネント
に更にシステムに接続されるマイクロプロセッサにより
アクセスがなされ、その動作モードが設定されるモード
制御レジスタを付加し、更に、マイクロプロセッサが持
つそれぞれのバスとはドライバ／レシーバを介してシス
テムバスを接続することによりモード制御レジスタに設
定された内容に従がいいずれか一方のドライバ／レシー
バを有効とし、いずれか一方のマイクロプロセッサをメ
インとして機能させる構成としたものである。（作用） 上記構成においても、モード制御レジスタは初期状態
のとき、いずれか一方のマイクロプロセッサのモードと
なっており、従って、そのマイクロプロセッサが持つバ
スに接続されたドライバ／レシーバを有効とし、システ
ムバスに接続された主メモリ及び入出力デバィスをアク
セスすることが出来る。このとき、他方のCPUはサブプ
ロセッサとして動作し、自身で持つローカルメモリを用
い、例えば画面制御を行なう。一方上記マイクロプロセ
ッサがモード制御レジスタをアクセスし、モード変更を
行なうと、他方のドライバ／レシーバが有効となって、
先にサブプロセッサとして機能していたマイクロプロセ
ッサがシステムバスと接続され、このバスに接続される
主メモリ、入出力デバィスをアクセス出来る。 尚、モード制御レジスタはシステムに接続される全て
のマイクロプロセッサによってもアクセスすることが出
来、両モードをプログラマブルに切替えられる。 本発明方式によりシステムに異なるマイクロプロセッ
サが接続されていた場合には１システムにて複数のオペ
レーティングシステムを動作させることが出来る。（実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。 第１図は本発明の実施例を示すブロック図である。参
考のため、第２図に従来例も示されており、同一番号が
付されたブロックは第１図のそれと同じものとする。図
において１はプロセッサ（CPU1）、2,7はそのバス、３
はプロセッサ１と、プロセッサ（CPU2）６とのメイルボ
ックスとなるコモンメモリである。４は本発明により付
加されるモード制御レジスタであり、プロセッサ1,6の
両方からアクセスできる構成となっている。５はCPU1の
バス２のドライバ／レシーバ（D/R）である。６は他方
のプロセッサ（CPU2）であり、７はそのバス、８はCPU2
用のローカルメモリである。9,10はそれぞれ画面制御部
と表示装置（CRT）である。11はCPU2が持つバス７のド
ライバ／レシーバ（D/R）である。12はシステムバスで
あり、主メモリ13、入出力装置14が接続される。 以下、従来例と対比しながら本発明実施例の動作につ
いて詳細に説明する。 従来は第２図に示すようにCPU1はメインプロセッサと
して動作し、オペレーティングシステム（Ｓ）はこの
CPU1上で動作する。CPU1の負荷を軽減するために、例え
ば画面制御などは専用サブプロセッサCPU2（６）に任
せ、その間の情報はコモンメモリ３で行なわれていた。
近年、半導体技術の進歩よりマイクロプロセッサが持つ
性能は格段に向上したが、従来の方式ではサブプロセッ
サ６は画面制御など専用プロセッサのみに従事し、性能
は生かしきっていなかったことは上述したとおりであ
る。 第１図は本発明実施例である初期状態のとき、モード
制御レジスタ４はCPU1モードとなっており、このモード
ではドライバ／レシーバ５が有効となり、CPU1のバス２
がシステムバス12と接続されてCPU1が主メモリ13、入出
力装置14をアクセスする事ができる。 即ち、ＳはCPU1のプロセッサ上にて動作する。その
とき、CPU2はサブプロセッサとして動作しローカルメモ
リ８を使って画面制御部９をコントロールする。CPU1
（１）とCPU2（６）の情報はコモンメモリ３によって交
換される。CPU1上のプログラムにより、モード制御レジ
スタ４をアクセスし、モードを変更すると、ドライバ／
レシーバ５は無効となる。そのかわりにドライバ／レシ
ーバ11が有効となり、CPU2が持つバス７がシステムバス
12と接続されて、CPU2（６）が主メモリ13、入出力装置
14をアクセスできるようになる。このモードではCPU1
（１）は動作せず全てのシステムの制御はCPU2（６）に
よって行なわれる。モード制御レジスタ４はCPU2（６）
によってもアクセスする事ができ、両モードをプログラ
マブルに切り替えることができる。 尚、本発明方式により、CPU1とCPU2が異なるタイプの
マイクロプロセッサで構成されるならば、１システムで
２つのＳを動作させることもできる。［発明の効果］ 以上説明の様に本発明方式に従えば、モード１に関
し、CPU1をメインプロセッサに、CPU2をサブプロセッサ
として動作させる機能分散モードとし、一方、モード２
に関し、CPU2のみメインプロセッサとして働くモードと
することにより、もし、CPU1とCPU2が異なるタイプのマ
イクロプロセッサで構成されるならば、２つの異なる
Ｓを１つのシステムで動作させることができる。このよ
うに機能分散をはかってシステム性能の向上をねらいな
がらモードを切換えることにより２つのＳを動かすと
いった柔軟性のある使い方が可能となる。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a multi-CPU control method capable of effectively using the performance of a microprocessor. (Prior Art) Conventionally, there are several methods for improving system performance by using a plurality of microprocessors from the viewpoint of functional distribution. Many of them operate as a main processor and the other functions as a sub-processor, for example, a function as a dedicated processor such as a screen control. Let us specifically illustrate a graphic system. When displaying graphic data in such a system, it is necessary to develop the dot pattern data in a memory and transfer it to a terminal. Therefore, a function distribution architecture is adopted in which the main processor and the graphic processor are made independent, and the two are mediated by a common memory that exchanges graphic commands. (Problems to be Solved by the Invention) In recent years, in spite of the remarkable improvement in the performance of microprocessors accompanying the progress of semiconductor technology, apart from the main processor in the above-mentioned function distribution system, It is hard to say that the performance of the sub-processor has been fully utilized, and it has not been possible to use it flexibly. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multi-CPU control method that realizes flexible usage while effectively utilizing the performance of a processor. [Structure of the Invention] (Means for Solving the Problems) The present invention changes the connection method of two microprocessors in a programmable manner, makes effective use of the performance of the microprocessors, and easily realizes function expansion of the system. Is what you do. Therefore, the components of the conventional system are accessed by a microprocessor connected to the system, a mode control register for setting the operation mode is added, and each bus of the microprocessor is connected to a driver. By connecting the system bus via a // receiver, one of the drivers / receivers is enabled according to the contents set in the mode control register, and one of the microprocessors functions as a main. is there. (Operation) In the above configuration, the mode control register is in the mode of one of the microprocessors in the initial state. Therefore, the driver / receiver connected to the bus of the microprocessor is enabled, and the system is controlled. The main memory and input / output devices connected to the bus can be accessed. At this time, the other CPU operates as a sub-processor and uses its own local memory to perform, for example, screen control. On the other hand, when the microprocessor accesses the mode control register and changes the mode, the other driver / receiver becomes valid,
The microprocessor, which previously functioned as a sub-processor, is connected to the system bus and can access the main memory and input / output devices connected to this bus. The mode control register can be accessed by all microprocessors connected to the system, and both modes can be switched programmably. When different microprocessors are connected to the system according to the method of the present invention, a plurality of operating systems can be operated in one system. (Example) Hereinafter, an example of the present invention is described in detail using drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. For reference, FIG. 2 also shows a conventional example, and the blocks with the same numbers are the same as those in FIG. In the figure, 1 is a processor (CPU1), 2 and 7 are buses, 3
Is a common memory serving as a mailbox between the processor 1 and the processor (CPU 2) 6. Reference numeral 4 denotes a mode control register added according to the present invention, which is configured to be accessible from both the processors 1 and 6. Reference numeral 5 denotes a driver / receiver (D / R) for the bus 2 of the CPU 1. 6 is the other processor (CPU2), 7 is its bus, 8 is CPU2
Local memory for 9 and 10 are a screen control unit and a display device (CRT), respectively. Reference numeral 11 denotes a driver / receiver (D / R) of the bus 7 of the CPU 2. Reference numeral 12 denotes a system bus to which a main memory 13 and an input / output device 14 are connected. Hereinafter, the operation of the embodiment of the present invention will be described in detail in comparison with the conventional example. Conventionally, the CPU 1 operates as a main processor as shown in FIG.
Runs on CPU1. In order to reduce the load on the CPU 1, for example, screen control and the like are left to the dedicated sub-processor CPU 2 (6), and information during that time is performed in the common memory 3.
In recent years, the performance of microprocessors has been significantly improved due to advances in semiconductor technology. is there. FIG. 1 shows the mode control register 4 in the CPU1 mode in the initial state according to the embodiment of the present invention. In this mode, the driver / receiver 5 is enabled and the bus 2 of the CPU1 is activated.
Is connected to the system bus 12 so that the CPU 1 can access the main memory 13 and the input / output device 14. That is, S operates on the processor of CPU1. At that time, the CPU 2 operates as a sub-processor and controls the screen controller 9 using the local memory 8. CPU1
The information of (1) and the information of the CPU 2 (6) are exchanged by the common memory 3. When the mode control register 4 is accessed by the program on the CPU 1 and the mode is changed, the driver /
The receiver 5 becomes invalid. Instead, the driver / receiver 11 becomes effective, and the bus 7 of the CPU 2 becomes the system bus.
12 connected to CPU2 (6) as main memory 13, input / output device
14 will be accessible. In this mode, CPU1
(1) does not operate, and control of all systems is performed by the CPU 2 (6). Mode control register 4 is CPU2 (6)
And both modes can be switched programmably. According to the method of the present invention, if the CPU 1 and the CPU 2 are constituted by different types of microprocessors, two S can be operated by one system. [Effects of the Invention] As described above, according to the method of the present invention, the mode 1 is a function distribution mode in which the CPU 1 operates as the main processor and the CPU 2 operates as the sub-processor.
Regarding the above, by setting the mode in which only the CPU 2 operates as the main processor, if the CPU 1 and the CPU 2 are constituted by different types of microprocessors, two different S can be operated by one system. As described above, by switching modes while aiming at improving system performance by distributing functions, a flexible usage such as moving two Ss becomes possible.
【図面の簡単な説明】第１図は本発明の実施例を示すブロック図、第２図は従
来例を示すブロック図である。1,6…プロセッサ（CPU）、2,7…CPUバス、３…コモンメ
モリ、４…モード制御レジスタ、８…ローカルメモリ、
5,11…ドライバ／レシーバ、12…システムバス。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional example. 1,6 processor (CPU), 2,7 CPU bus, 3 common memory, 4 mode control register, 8 local memory,
5, 11: Driver / receiver, 12: System bus.